CN1953023A - 显示装置及其驱动方法 - Google Patents

Abstract

提供了一种显示装置及其驱动方法，其中可补偿晶体管阈电压的变化并由此抑制发光元件的亮度变化。在第一周期中，进行初始化；在第二周期中，将基于第一晶体管的阈电压的电压保持在第一和第二存储电容器中；在第三周期中，将基于视频信号电压和第一晶体管的阈电压的电压保持在第一和第二存储电容器中；且在第四周期中，将保持在第一和第二存储电容器中的电压施加到第一晶体管的栅极端子以向发光元件提供电流，以使发光元件发光。通过该操作过程，可将通过补偿第一晶体管阈电压的变化而得到的电流提供给发光元件，由此可抑制亮度变化。

Description

显示装置及其驱动方法

技术领域

本发明涉及一种具有晶体管的显示装置的结构。具体而言，本发明涉及具有在诸如玻璃或塑料等绝缘体上制造的薄膜晶体管的有源矩阵显示装置的结构。本发明还涉及使用这一显示装置作为显示部分的电子设备。

背景技术

近年来，一种所谓的自发光显示装置吸引了人们的注意，该装置具有各自包括诸如发光二极管(LED)等发光元件的像素。作为用于这一自发光显示装置的发光元件，有机发光二极管(也称为OLED(Organic Light-Emitting Diode)、有机EL元件、电致发光(Electro Luminescence：EL)元件等)正吸引了人们的注意力，该器件正变得越来越频繁地用于EL显示器等。由于诸如OLED等发光元件是自发光类型的，因此EL显示器与液晶显示器相比，具有像素的可见性更高、不需要背光、响应速度更快等优点。发光元件的亮度用流过其的电流量来控制。

另外，近年来，开发了这样一种有源矩阵显示装置，它具有各自配备了发光元件和用于控制发光元件的发光的晶体管的像素。期望有源矩阵显示装置能够投入实际使用，因为它可实现用无源矩阵显示装置难以实现的大屏幕上的高分辨率显示，并且实现了用比无源矩阵显示装置更低的功耗进行的操作，且具有高可靠性。

当有源矩阵显示装置的像素的驱动方法根据输入信号的种类来分类时，可给出电压编程方法和电流编程方法作为示例。前一电压编程方法是通过将要被传递到像素的视频信号(电压)输入到驱动元件的栅电极，用驱动元件来控制发光元件的亮度的方法。另一方面，后一电流编程方法是通过使已编程的信号电流流入发光元件来控制发光元件的发光的方法。

将参考图64描述采用电压编程方法的显示装置的示例性像素构造及其驱动方法。注意，将通过使用EL显示装置作为典型的显示装置来进行描述。

图64是示出采用电压编程方法的显示装置(见参考文献1：日本专利申请公布第2001-147659号)的示例性像素构造的图示。图64所示的像素包括驱动晶体管6401、开关晶体管6402、存储电容器6403、信号线6404、扫描线6405、第一电源线6406、第二电源线6407以及发光元件6408。

注意，在本说明书中，对“晶体管导通”的描述意味着晶体管的栅-源电压高于其阈电压，且由此电流在源极和漏极之间流动的状态，而对“晶体管截止”的描述意味着晶体管的栅-源电压低于或等于其阈电压，且由此没有电流在源极和漏极之间流动的状态。

当开关晶体管6402响应于扫描线6405的电位改变而导通时，输入到信号线6404的视频信号被传递到驱动晶体管6401的栅极。驱动晶体管6401的栅-源电压由视频信号输入的电位来确定，且相应地确定在驱动晶体管6401的源极和漏极之间流动的电流。该电流被提供给发光元件6408，且由此发光元件6408发光。

以此方式，该电压编程方法是一种用视频信号的电位来设置驱动晶体管6401的栅-源电压，且由此设置了在驱动晶体管6401的源极和漏极之间流动的电流，以使发光元件6408以对应于电流的亮度发光的方法。

作为用于驱动发光元件的半导体元件，使用多晶硅(p-Si)晶体管。然而，由于晶粒边界缺陷，多晶硅晶体管的诸如阈电压、导通电流和迁移率等电特性易于发生变化。参考图64所示的像素，当驱动晶体管6401的特性在各个像素之间不同时，其漏电流甚至在输入同一视频信号时也会发生变化。相应地，发光元件6408的亮度变化。

另外，在常规的像素电路(图64)中，存储电容器连接在驱动晶体管的栅极和源极之间。假定该存储电容器是由MOS晶体管形成的，则当MOS晶体管的栅-源电压变为基本上等于其阈电压时，无法引入MOS晶体管的沟道区。因此，MOS晶体管无法担当存储电容器。结果，无法在其中准确地保持视频信号。

以此方式，在常规的电压编程方法中，发光元件的亮度由于晶体管电特性的变化而变化。

发明内容

鉴于上述问题，本发明的一个目的是提供一种显示装置及其驱动方法，其中可补偿晶体管阈电压的变化，由此可减少发光元件的亮度变化。

本发明的一个特征是一种显示装置，包括具有发光元件、第一晶体管、第二晶体管、存储电容器、电源线和电容线的像素。第一晶体管的栅极端子连接到存储电容器的第一电极；第一晶体管的第一端子连接到电源线。存储电容器的第二电极连接到电容线。第一晶体管具有向发光元件提供电流的功能，而第二晶体管具有用于将第一晶体管设为二极管连接状态的开关的功能。第一晶体管通过导通第二晶体管而被设为二极管连接状态，以使基于第一晶体管的阈电压的电压被保持在存储电容器中。

本发明的一个特征是一种显示装置，包括具有发光元件、第一晶体管、第二晶体管、存储电容器、第一电源线、第二电源线、扫描线和电容线的像素。第一晶体管的栅极端子连接到第二晶体管的第一端子和存储电容器的第一电极；第一晶体管的第一端子连接到第一电源线；第一晶体管的第二端子连接到第二晶体管的第二端子和发光元件的第一电极。第二晶体管的栅极端子连接到扫描线；存储电容器的第二电极连接到电容线；且发光元件的第二电极连接到电源线。第一晶体管具有向发光元件提供电流的功能，而第二晶体管具有用于将第一晶体管设为二极管连接状态的开关的功能。第一晶体管通过导通第二晶体管而被设为二极管连接状态，以使基于第一晶体管的阈电压的电压被保持在存储电容器中。

本发明的一个特征是一种显示装置，包括具有发光元件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一存储电容器、第二存储电容器、第一电源线、第二电源线、信号线和电容线的像素。第一晶体管的栅极端子连接到第一存储电容器的第一电极和第二存储电容器的第一电极；第一晶体管的第一端子连接到第一电源线。第二存储电容器的第二电极连接到电容线；发光元件的第二电极连接到第二电源线。第一晶体管具有向发光元件提供电流的功能；第二晶体管具有用于将第一存储电容器的第二电极连接到信号线的开关的功能；第三晶体管具有用于将第一存储电容器的第二电极连接到电容线的开关的功能；第四晶体管具有用于将第一晶体管设为二极管连接状态的开关的功能；第五晶体管具有用于控制对发光元件的电流供给的开关的功能。第一晶体管通过导通第四晶体管而被设为二极管连接状态，以使基于第一晶体管的阈电压的电压被保持在第一存储电容器和第二存储电容器中。

本发明的一个特征是一种显示装置，包括具有发光元件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一存储电容器、第二存储电容器、第一电源线、第二电源线、第一扫描线、第二扫描线、第三扫描线、第四扫描线、信号线以及电容线的像素。第一晶体管的栅极端子连接到第四晶体管的第二端子、第一存储电容器的第一电极和第二存储电容器的第一电极；第一晶体管的第一端子连接到第一电源线；且第一晶体管的第二端子连接到第四晶体管的第一端子和第五晶体管的第一端子。第二晶体管的栅极端子连接到第一扫描线；第二晶体管的第一端子连接到第一存储电容器的第二电极和第三晶体管的第一端子；且第二晶体管的第二端子连接到信号线。第三晶体管的栅极端子连接到第二扫描线；且第三晶体管的第二端子连接到电容线。第四晶体管的栅极端子连接到第三扫描线。第五晶体管的栅极端子连接到第四扫描线；且第五晶体管的第二端子连接到发光元件的第一电极。第二存储电容器的第二电极连接到电容线；且发光元件的第二电极连接到第二电源线。第一晶体管具有向发光元件提供电流的功能；第二晶体管具有用于将第一存储电容器的第二电极连接到信号线的开关的功能；第三晶体管具有用于将第一存储电容器的第二电极连接到电容线的开关的功能；第四晶体管具有用于将第一晶体管设为二极管连接状态的开关的功能；且第五晶体管具有用于控制向发光元件的电流供给的开关的功能。第一晶体管通过导通第四晶体管而被设为二极管连接状态，以使基于第一晶体管的阈电压的电压被保持在第一存储电容器和第二存储电容器中。

本发明的一个特征是一种显示装置，包括具有发光元件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一存储电容器、第二存储电容器、第一电源线、第二电源线、信号线和电容线的像素。第一晶体管的栅极端子连接到第一存储电容器的第一电极和第二存储电容器的第二电极；第一晶体管的第一端子连接到第一电源线；且第一晶体管的第二端子连接到发光元件的第一电极。第二存储电容器的第二电极连接到电源线；且发光元件的第二电极连接到第二电源线。第一晶体管具有向发光元件提供电流的功能；第二晶体管具有用于将第一存储电容器的第二电极连接到信号线的开关的功能；第三晶体管具有用于将第一存储电容器的第二电极连接到电容线的开关的功能；且第四晶体管具有用于将第一晶体管设为二极管连接状态的开关的功能。第一晶体管通过导通第四晶体管而被设为二极管连接状态，以使基于第一晶体管的阈电压的电压被保持在第一存储电容器和第二存储电容器中。施加到第二电源线的电压随时间改变。

本发明的一个特征是一种显示装置，包括具有发光元件、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一存储电容器、第二存储电容器、第一电源线、第二电源线、第一扫描线、第二扫描线、信号线以及电容线的像素。第一晶体管的栅极端子连接到第四晶体管的第二端子、第一存储电容器的第一电极和第二存储电容器的第一电极；第一晶体管的第一端子连接到第一电源线；第一晶体管的第二端子连接到第四晶体管的第一端子和发光元件的第一电极。第二晶体管的栅极端子连接到第一扫描线；第二晶体管的第一端子连接到第一存储电容器的第二电极和第三晶体管的第一端子；且第二晶体管的第二端子连接到信号线。第三晶体管的栅极端子连接到第二扫描线；且第三晶体管的第二端子连接到电容线。第四晶体管的栅极端子连接到第三扫描线；第二存储电容器的第二电极连接到电容线；且发光元件的第二电极连接到第二电源线。第一晶体管具有向发光元件提供电流的功能；第二晶体管具有用于将第一存储电容器的第二电极连接到信号线的开关的功能；第三晶体管具有用于将第一存储电容器的第二电极连接到电容线的开关的功能；第四晶体管具有用于将第一晶体管设为二极管连接状态的开关的功能。第一晶体管通过导通第四晶体管而被设为二极管连接状态，以使基于第一晶体管的阈电压的电压被保持在第一存储电容器和第二存储电容器中。施加到第二电源线的电压随时间改变。

注意，根据本发明的显示装置还可包括第六晶体管，在这一情况下，第六晶体管可具有用于向第一晶体管的第二端子施加初始电位的开关的功能。另外，第六晶体管的第二端子可连接到像素中包括的引线。此外，该显示装置还可包括初始化线，以使第六晶体管的第二端子连接到该初始化线，并且作为初始化电位施加到初始化线的电位被施加到第一晶体管的第二端子。

另外，第六晶体管的栅极端子可连接到第五扫描线；第六晶体管的第一端子可连接到第一晶体管的第二端子、第四晶体管的第一端子和第五晶体管的第一端子；且第六晶体管的第二端子可连接到第二晶体管的第二端子、第三晶体管的第一端子和第一存储电容器的第二电极。

或者，第六晶体管的栅极端子可连接到第五扫描线；第六晶体管的第一端子可连接到第一晶体管的栅极端子、第四晶体管的第二端子、第一存储电容器的第一电极、第四晶体管的第一端子和第二存储电容器的第二电极；且第六晶体管的第二端子可连接到第二晶体管的第二端子、第三晶体管的第一端子和第一存储电容器的第二电极。

或者，第六晶体管的栅极端子可连接到第五扫描线；第六晶体管的第一端子可连接到第一晶体管的第二端子、第四晶体管的第一端子和第五晶体管的第一端子；且第六晶体管的第二端子可连接到电容线。

或者，第六晶体管的栅极端子可连接到第五扫描线；第六晶体管的第一端子可连接到第一晶体管的第二端子、第四晶体管的第一端子和第五晶体管的第一端子；且第六晶体管的第二端子可连接到第二扫描线或第三扫描线。

注意，根据本发明的显示装置还可包括参考线，且该参考线可连接到第三晶体管的第二端子。

还要注意，在根据本发明的显示装置中，电容线可用另一引线来代替。

在根据本发明的显示装置中，第一晶体管被形成为在所有晶体管中具有最大的W/L(沟道宽度W与沟道长度L之比)值。

在根据本发明的显示装置中，第三晶体管和第四晶体管可具有相同的导电类型。

在根据本发明的显示装置中，第四晶体管可以是n沟道晶体管。

根据本发明的显示装置可包括多根扫描线，且各晶体管的栅电极可连接到彼此不同的扫描线。或者，所有晶体管中至少两个晶体管的栅电极可连接到同一扫描线。

本发明的一个特征是一种包括具有发光元件的像素的显示装置的驱动方法，包括以下步骤：在第一周期向发光元件提供电流以将存储电容器的对置电极之间的电压设为初始电压；在第二周期中导通第二晶体管以将第一晶体管设为二极管连接状态，以使存储电容器的对置电极之间的电压被设为基于第一晶体管的阈电压的电压；在第三周期中向信号线施加视频信号电压以使存储电容器的对置电极之间的电压被设为基于施加给信号线的视频信号电压和第一晶体管的阈电压的电压；以及在第四周期中向第一晶体管的栅极端子施加保持在存储电容器中的电压以通过第一晶体管向发光元件提供电流，以使发光元件在第四周期中发光。

本发明的一个特征是一种包括具有发光元件的像素的显示装置的驱动方法，包括以下步骤：在第一周期中向发光元件提供电流以将存储电容器的对置电极之间的电压设为初始电压；在第二周期中导通第二晶体管以将第一晶体管设为二极管连接状态，以使存储电容器的对置电极之间的电压被设为基于第一晶体管的阈电压的电压；在第三周期中向信号线施加视频信号电压，以使存储电容器的对置电极之间的电压被设为基于施加到信号线的视频信号电压和第一晶体管的阈电压的电压；以及在第四周期中向第一晶体管的栅极端子施加保持在存储电容器中的电压以通过第一晶体管向发光元件提供电流，以使发光元件发光。

本发明的一个特征是一种包括具有发光元件的像素的显示装置的驱动方法，包括以下步骤：在第一周期中导通第三晶体管以向第一晶体管的第二端子施加初始电位；在第二周期中导通第四晶体管以将第一晶体管设为二极管连接状态，以使第一和第二存储电容器的对置电极之间的电压被设为基于第一晶体管的阈电压的电压；在第三周期中向信号线施加视频信号，以使第一和第二存储电容器的对置电极之间的电压被设为基于施加给信号线的视频信号电压和第一晶体管的阈电压的电压；以及在第四周期中向第一晶体管的栅极端子施加保持在第一和第二存储电容器中的电压以通过第一晶体管向发光元件提供电流，以使发光元件发光。

本发明的一个特征是一种包括具有发光元件的像素的显示装置的驱动方法，包括以下步骤：在第一周期中导通第三晶体管以向第一晶体管的第二端子施加初始电位；在第二周期中导通第四晶体管以将第一晶体管设为二极管连接状态，以使第一和第二存储电容器的对置电极之间的电压被设为基于第一晶体管的阈电压的电压；在第三周期中向信号线施加视频信号电压，以使第一和第二存储电容器的对置电极之间的电压被设为基于施加给信号线的视频信号电压和第一晶体管的阈电压的电压；以及在第四周期中向第一晶体管的栅极端子施加保持在第一和第二存储电容器中的电压以通过第一晶体管向发光元件提供电流，以使发光元件发光。

注意，在根据本发明的显示装置的驱动方法中，在第一和第四周期中施加给第二电源线的电压可以与在第二和第三周期中施加给第二电源线的电压不同。

本发明的一个特征是一种包括具有发光元件的像素的显示装置的驱动方法，包括以下步骤：在第一周期中导通第三晶体管以向第一晶体管的第二端子施加初始电位；在第二周期中导通第四晶体管以将第一晶体管设为二极管连接状态，以使第一和第二存储电容器的对置电极之间的电压被设为基于第一晶体管的阈电压的电压；在第三周期中向信号线施加视频信号电压，以使第一和第二存储电容器的对置电极之间的电压被设为基于施加给信号线的视频信号电压和第一晶体管的阈电压的电压；以及在第四周期中向第一晶体管的栅极端子施加保持在第一和第二存储电容器中的电压以通过第一晶体管向发光元件提供电流，以使发光元件发光。另外，在第一和第四周期中施加给第二电源线的电压可以与在第二和第三周期中施加给第二电源线的电压不同。

本发明的一个特征是一种包括具有发光元件的像素的显示装置的驱动方法，包括以下步骤：在第一周期中导通第三晶体管以向第一晶体管的第二端子施加初始电位；在第二周期中导通第二晶体管以将第一晶体管设为二极管连接状态，以使第一和第二存储电容器的对置电极之间的电压被设为基于第一晶体管的阈电压的电压；在第三周期中向信号线施加视频信号电压以使第一和第二存储电容器的对置电极之间的电压被设为施加给信号线的视频信号电压和第一晶体管的阈电压的电压；以及在第四周期中向第一晶体管的栅极端子施加保持在第一和第二存储电容器中的电压以通过第一晶体管向发光元件提供电流，以使发光元件发光。另外，在第一和第四周期中施加给第二电源线的电压可以与在第二和第三周期中施加给第二电源线的电压不同。

注意，在根据本发明的显示装置的驱动方法中，像素还可包括初始化线，且第三晶体管的第二端子可连接到该初始化线，以使作为初始化电位施加给初始化线的电位在第一周期中被给第一晶体管的第二端子。

还要注意，由于其结构，难以将晶体管的源极和漏极互相区分。此外，其电位电平可以取决于电路的操作而切换。因此，在本说明书中，未指定源极和漏极，且将它们描述为第一端子和第二端子。例如，当第一端子是源极时，第二端子指漏极，反之亦然，当第一端子是漏极时，第二端子指源极。

在本发明中，像素意味着一个色彩元件。由此，在具有R(红)、G(绿)和B(蓝)色彩元件的彩色显示装置的情况下，最小图像单元由R像素、G像素和B像素这三个像素组成。注意，色彩元件不限于三种颜色，且可采用具有三种以上颜色的色彩元件，或者可采用具有除RGB之外的颜色的色彩元件。例如，可通过向RGB增加白(W)来使用RGBW。，另外，可向RGB增加例如选自黄、青、洋红等的一种或多种颜色。

此外，可增加类似于R、G和B的至少一个的另一种颜色。例如，可形成R、G、B1和B2这四个色彩元件。尽管B1和B2都是蓝颜色，但它们具有彼此不同的波长。通过使用这些色彩元件，可用更接近真实图像的颜色来进行显示，并且可减少功耗。注意，每一色彩元件可通过使用多个区域来进行亮度控制。在这一情况下，一个色彩元件用作一个像素，且像素内其亮度受到控制的每一区域用作一子像素。因此，例如在使用区域灰度级方法进行显示的情况下，一个色彩元件具有其亮度受到控制的多个区域，以使所有区域用于表达灰度级。在这一情况下，其亮度受到控制的每一区域对应于一个子像素。因此，在这一情况下，一个色彩元件由多个子像素组成。此外，可以有每一子像素具有带不同区域尺寸的对显示作出贡献的区域的情况。另外，可通过向一个色彩元件中其亮度受到控制的多个区域，即构成一个色彩元件的多个子像素提供略微不同的信号来加宽视角。

在本发明中，像素可按矩阵来设置(排列)。此处，对“像素按矩阵设置(排列)”的描述包括像素在纵向方向或横向方向上直线或非直线设置的情况。例如，在用三个色彩元件(例如，RGB)进行全色显示的情况下，可以有三个色彩元件的点按条文或按品字形图案排列的情况。此外，可以有三个色彩元件的点按Bayer排列来设置的情况。

注意，可将各种类型的晶体管用作本发明的晶体管。因此，可使用的晶体管的类型不限于某一特定类型。例如，可使用包括以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)。因此，可提供这些晶体管可在低温下制造、可以低成本制造、可在大衬底以及透明衬底上形成、且这些晶体管可透光的各种优点。另外，晶体管可通过使用半导体衬底或SOI衬底来形成。另外，可使用MOS晶体管、结型晶体管、双极晶体管等作为本说明书中的晶体管。因此，可制造具有极少变异的晶体管、具有高电流供给能力的晶体管以及具有小尺寸的晶体管，且由此可通过使用这些晶体管来构成具有低功耗的电路。

此外，可采用包括诸如ZnO、a-InGaZnO、SiGe或GaAs等化合物半导体的晶体管或通过薄化这一化合物半导体来获得的薄膜晶体管。因此，这些晶体管可在低温下制造、可在室温下制造、且可直接在诸如塑料衬底或膜衬底等耐热不高的衬底上形成。另外，也可采用通过喷墨法或印刷法形成的晶体管。因此，这些晶体管可在室温下制造、可在低真空中制造、并且可在大衬底上制造。另外，由于这些晶体管可在不采用掩模(光罩)的情况下制造，因此可容易地改变晶体管的布局。也可使用包括有机半导体或碳纳米管的晶体管或其它晶体管。因此，可在能弯曲的衬底上形成晶体管。

注意，非单晶半导体膜可包含氢或卤素。另外，可使用各种类型的衬底作为其上形成晶体管的衬底，而不限于某一特定类型。因此，晶体管可形成于例如单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石衬底、不锈钢衬底、由不锈钢箔制成的衬底等上。另外，在于衬底上形成晶体管之后，可将晶体管转移到另一衬底。通过使用这些衬底，可形成具有卓越特性且具有低功耗的晶体管，并且可形成具有高耐久性和高耐热性的器件。

还要注意，可使用各种类型的元件作为本说明书中所示的开关。给出了电气开关、机械开关等作为示例。即，可使用可控制电流的任何东西，且由此可使用各种类型的元件而不限于某一特定元件。例如，它可以是晶体管、二极管(例如，PN结二极管、PIN二极管、肖特基(Schottky)二极管、二极管连接晶体管等)、晶闸管(thyristor)或组合了这些元件的逻辑电路。因此，在使用晶体管作为开关的情况下，晶体管的极性(导电类型)并不特别限于某一特定类型，因为它仅仅作为开关来操作。然而，当截止电流较佳地要小时，理想地采用具有小截止电流的极性的晶体管。作为具有小截止电流的晶体管，存在设有LDD区的晶体管、设有多栅极结构的晶体管的等。

另外，当作为开关操作的晶体管的源极端子的电位更接近低电位侧电源(例如，Vss、GND、OV等)时理想的是采用n沟道晶体管，而当源极端子的电位更接近高电位侧电源(例如，Vdd等)时理想的是采用p沟道晶体管。这有助于开关有效地操作，因为可增加晶体管的栅-源电压的绝对值。也可通过使用n沟道和p沟道晶体管来使用CMOS开关。通过采用CMOS开关，该开关可有效地作为开关来操作，因为当p沟道晶体管或n沟道晶体管中的任一个导通时电流可流过其中。例如，可适当地输出电压而不管开关的输入信号的电压是高还是低。此外，由于可抑制导通或截止开关的信号的电压幅度，因此可减少功耗。

在本发明中，对于一个对象形成于另一对象“上”或“之上”的描述不一定意味着该对象直接与另一对象接触。该描述包括了两个对象不直接相互接触的情况，即，两者之间夹有另一对象的情况。因此，当描述层B形成于层A上(之上)时，意味着层B直接与层A接触而形成的情况，或者形成另一层(例如，层C、层D等)直接与层A接触，然后层B直接与层C或D接触而形成的情况。另外，对于一个对象形成于另一对象“之上”的描述不一定意味着该对象直接与另一对象接触，且可在两者之间夹有另一对象。因此，例如，当描述层B形成于层A之上时，意味着层B直接与层A接触而形成的情况，或者另一层(例如，层C、层D等)直接与层A接触而形成，然后层B直接与层C或D接触而形成的情况。类似地，当描述一个对象形成于另一对象下或之下时，意味着或者这些对象直接相互接触的情况，或者这些对象不相互接触的情况。

本发明的显示装置可以采用各种模式，或者可包括各种显示元件。例如，可使用其对比度通过电磁作用而改变的显示介质，诸如EL元件(例如，有机EL元件、无机EL元件或同时包含有机和无机材料两者的EL元件)；电子发射元件；液晶元件；电子墨水；光栅阀(GLV)；等离子显示器(PDP)；数字微镜装置(DMD)；压电陶瓷元件；或碳纳米管。另外，使用EL元件的显示装置包括EL显示器；使用电子发射元件的显示装置包括场致发射显示器(FED)、SED型平板显示器(SED：表面传导电子发射显示器)等；使用液晶元件的显示装置包括液晶显示器、透射型液晶显示器、半透射型液晶显示器、以及反射型液晶显示器；且使用电子墨水的显示装置包括电子纸。

注意，本发明中的发光元件意味着其亮度可用流过元件的电流量来控制的元件。通常，可使用EL元件。除EL元件之外，可使用诸如用于场致发射显示器(FED)和SED(表面传导电子发射显示器)(这是FED的一种)的元件等发光元件。

在本发明中，连接意味着电连接。因此，可向本发明的结构中公开的预定连接关系添加允许电连接的元件(例如，其它元件、开关等)。

在本发明的显示装置中，流入发光元件的电流是独立于晶体管的阈电压而确定的。因此，可补偿晶体管的阈电压的变化，且可减少发光元件的亮度变化，从而导致提高的图像质量。

附图说明

在附图中，

图1示出了本发明的显示装置中的像素的示例性基本构造；

图2示出了本发明的显示装置中的像素的示例性基本构造；

图3示出了本发明的显示装置的示例性像素构造；

图4示出了本发明的显示装置中的像素电路的操作；

图5示出了本发明的显示装置中的像素电路的操作；

图6示出了本发明的显示装置中的像素电路的操作；

图7示出了本发明的显示装置中的像素电路的操作；

图8示出了本发明的显示装置中的像素电路的操作；

图9示出了本发明的显示装置的示例性像素构造；

图10示出了本发明的显示装置中的像素电路的操作；

图11示出了本发明的显示装置的示例性像素构造；

图12示出了本发明的显示装置的示例性像素构造；

图13示出了本发明的显示装置的示例性像素构造；

图14示出了本发明的显示装置示例性像素构造；

图15示出了本发明的显示装置的示例性像素构造；

图16示出了本发明的显示装置的示例性像素构造；

图17示出了本发明的显示装置的示例性像素构造；

图18示出了本发明的显示装置中的像素电路的操作；

图19示出了本发明的显示装置的示例性像素构造；

图20示出了本发明的显示装置中的像素电路的操作；

图21示出了本发明的显示装置的示例性像素构造；

图22示出了本发明的显示装置中的像素电路的操作；

图23示出了本发明的显示装置的示例性像素构造；

图24示出了本发明的显示装置中的像素电路的操作；

图25示出了本发明的显示装置中的像素电路的操作；

图26示出了本发明的显示装置的示例性像素构造；

图27示出了本发明的显示装置的示例性像素构造；

图28示出了本发明的显示装置的示例性像素构造；

图29示出了本发明的显示装置中的像素电路的操作；

图30示出了本发明的显示装置的示例性像素构造；

图31示出了本发明的显示装置的示例性像素构造；

图32示出了本发明的显示装置中的像素电路的操作；

图33示出了本发明的显示装置的示例性像素构造；

图34示出了本发明的显示装置中的像素电路的操作；

图35示出了本发明的显示装置中的示例性像素构造；

图36示出了本发明的显示装置的示例性像素构造；

图37示出了本发明的显示装置的像素构造的示例性布局；

图38示出了本发明的显示装置的示例性构造；

图39A和39B示出了本发明的显示装置中的信号线驱动电路的示例性构造；

图40示出了本发明的显示装置中的扫描线驱动电路的示例性构造；

图41示出了本发明的显示装置的示例性构造；

图42示出了本发明的显示装置的示例性构造；

图43A和43B示出了本发明的显示装置的示例性结构；

图44A和44B示出了本发明的显示装置的示例性结构；

图45A和45B示出了本发明的显示装置的示例性结构；

图46A到46C示出了本发明的显示装置中使用的晶体管的结构；

图47A到47D示出了本发明的显示装置中使用的晶体管的制造方法；

图48A到48C示出了本发明的显示装置中使用的晶体管的制造方法；

图49A到49D示出了本发明的显示装置中使用的晶体管的制造方法；

图50A到50D示出了本发明的显示装置中使用的晶体管的制造方法；

图51A到51D示出了本发明的显示装置中使用的晶体管的制造方法；

图52A到52B示出了本发明的显示装置中使用的晶体管的制造方法；

图53示出了本发明的显示装置中使用的晶体管的横截面结构；

图54A到54E是本发明的显示装置中使用的晶体管的俯视图；

图55A和55B示出了本发明的显示装置中使用的晶体管的示例性掩模图案；

图56A和56B示出了本发明的显示装置中使用的晶体管的示例性掩模图案；

图57A和57B示出了本发明的显示装置中使用的晶体管的示例性掩模图案；

图58示出了用于控制本发明的驱动方法的示例性硬件；

图59示出了使用本发明的驱动方法的示例性EL模块；

图60示出了使用本发明的驱动方法的显示面板的示例性构造；

图61示出了使用本发明的驱动方法的显示面板的示例性构造；

图62示出了使用本发明的驱动方法的示例性EL电视接收器；

图63A到63H示出了向其应用本发明的驱动方法的示例性电子器件；

图64示出了常规的像素构造；

图65示出了本发明的显示装置的示例性像素构造；

图66示出了本发明的显示装置的示例性像素构造；

图67A和67B示出了用于本发明的显示装置的显示面板的示例性结构；

图68示出了用于本发明的显示装置的发光元件的示例性结构；

图69A到69C示出了本发明的显示装置的示例性结构；

图70示出了本发明的显示装置的示例性结构；

图71A和71B示出了本发明的显示装置的示例性结构；

图72A和72B示出了本发明的显示装置的示例性结构；

图73A和73B示出了本发明的显示装置的示例性结构。

具体实施方式

尽管将参考附图通过实施方式来完整地描述本发明，但是可以理解，本领域的技术人员可以清楚各种改变和修改。因此除非这些改变和修改脱离了本发明的范围，否则它们应被解释为包括在其中。由此，本发明不限于以下实施方式中的描述。

[实施方式1]

首先，将参考图1描述本发明的显示装置中的像素电路的基本构造。注意，将通过使用EL元件作为示例性发光元件来进行描述。

图1是示出用于获得本实施方式的像素构造中的晶体管的阈电压的最小电路构造。图1包括第一晶体管101、第二晶体管102、存储电容器103、扫描线104、第一电源线105、第二电源线106、电容线107以及发光元件108。

注意，在图1中，第一晶体管101和第二晶体管102是p沟道晶体管。

第一晶体管101的栅极端子连接到第二晶体管102的第二端子和存储电容器103的第一电极；第一晶体管101的第一端子连接到第一电源线105；且第一晶体管101的第二端子连接到第二晶体管102的第一端子。第二晶体管102的栅极端子连接到扫描线104。存储电容器103的第二电极连接到电容线107。发光元件108的第二电极连接到第二电源线106。

向第一电源线105施加电源电位VDD，向第二电源线106施加电源电位VSS，且向电容线107施加电位V_CL。注意，电位关系是VDD＞VSS且VDD＞V_CL。

此处的第一晶体管101具有向发光元件108提供电流的功能。第二晶体管102具有用于将第一晶体管101设为二极管连接状态的开关的功能。

注意，在本说明书中，“二极管连接”意味着晶体管的栅极端子连接到其第一或第二端子的状态。

在图1所示的像素电路中，通过导通第二晶体管102使第一晶体管101进入二极管连接状态，以使电流流入存储电容器103，且由此对存储电容器103充电。存储电容器103的充电持续到存储电容器103中保持的电压达到VDD-|V_th|-V_CL(通过从电源电位VDD中减去第一晶体管101的阈电压|V_th|和电容线107的电位V_CL得到的电位)。当存储电容器中保持的电压达到VDD-|V_th|-V_CL时，第一晶体管101截止，电流停止流入存储电容器103。

通过上述操作，基于第一晶体管101的阈电压|V_th|的电压可被保持在存储电容器103中。

图2示出了在第一晶体管是n沟道晶体管的情况下，用于获得第一晶体管的阈电压的最小电路构造。

图2包括第一晶体管201、第二晶体管202、存储电容器203、扫描线204、第一电源线205、第二电源线206、电容线207以及发光元件208。

注意，在图2中，第二晶体管202是n沟道晶体管。

向第一电源线205施加电源电位VSS，向第二电源线206施加电源电位VDD，且向电容线207施加电位V_CL。注意，电位关系是VDD＞VSS且V_CL＞VSS。

在图2所示的像素电路中，通过导通第二晶体管202而使第一晶体管201进入二极管连接状态，以使电流流入存储电容器203，且由此对存储电容器203充电。存储电容器203的充电持续到存储电容器203中保持的电压达到V_CL-VSS-|V_th|(通过从电容线207的电位V_CL中减去电源电位VSS和第一晶体管201的阈电压|V_th|得到的电位)。当存储电容器203中保持的电压达到V_CL-VSS-|V_th|时，第一晶体管201截止，且电流停止流入存储电容器203。

通过上述操作，基于第一晶体管201的阈电压|V_th|的电压可被保持在存储电容器203中。

接着，将参考图3描述具有图1或图2的基本电路构造的本实施例的像素构造。注意，将通过使用EL元件作为示例性发光元件来进行描述。

图3是示出本实施方式的像素电路的图。本实施方式的像素电路包括第一晶体管301到第五晶体管305、第一存储电容器306、第二存储电容器307、信号线308、第一扫描线309到第四扫描线312、第一电源线313、第二电源线314、电容线315以及发光元件316。

此处的第一晶体管301用作用于向发光元件316提供电流的晶体管，而第二晶体管302到第五晶体管305的每一个用作用于选择引线连接的开关。

第一晶体管301的栅极端子连接到第四晶体管304的第二端子、存储电容器306的第一电极、以及第二电容器307的第一电极；第一晶体管301的第一端子连接到第一电源线313；且第一晶体管301的第二端子连接到第四晶体管304的第一端子和第五晶体管305的第一端子。第二晶体管302的栅极端子连接到第一扫描线309；第二晶体管302的第一端子连接到信号线308；且第二晶体管302的第二端子连接到第三晶体管303的第一端子和第一存储电容器306的第二电极。第三晶体管303的栅极端子连接到第二扫描线310，且第三晶体管303的第二端子连接到第三扫描线311。第五晶体管305的栅极端子连接到第四扫描线312，且第五晶体管305的第二端子连接到发光元件316的第一电极。第二存储电容器307的第二电极连接到电容线315。发光元件316的第二电极连接到第二电源线314。

向第一电源线313施加电源电位VDD，向第二电源线314施加电源电位VSS，且向电容线315施加电位V_CL。注意，电位关系是VDD＞VSS且VDD＞V_CL。

注意，在图3所示的像素电路中，第一晶体管301到第五晶体管305全部是p沟道晶体管。

还要注意，图3中的第四晶体管对应于图1中的第二晶体管102，图3中的第二存储电容器307对应于图1中的存储电容器103。

接着，将参考图4到图8描述本实施方式中的像素电路的操作。

图4示出了输入到信号线308和第一扫描线309到第四扫描线312的视频信号电压和脉冲的时序图。整个周期被划分成四个周期，包括与图5到8所示的像素电路的每一操作相一致的第一周期T1到第四周期T4。

图5到8示出了每一周期中本实施例中的像素电路的连接状态。在图5到8中，由实线示出的部分是电连接的，而由虚线示出的部分不是电连接的。

首先，将参考图5描述第一周期T1中的像素电路的操作、图5是示出第一周期T1中的像素电路的连接状态的图。在第一周期T1中，第二扫描线310到第四扫描线312处于L电平，且第三晶体管303到第五晶体管305导通。同时，第一扫描线309处于H电平，且第二晶体管302截止。因此，第一晶体管301具有二极管连接状态，且由此电流流入发光元件316。结果，第一晶体管301的第二端子、第一存储电容器306的第一电极、以及第二存储电容器307的第一电极的电位下降，由此初始化电压被保持在第一存储电容器306和第二存储电容器307中。

通过上述操作，在第一周期T1中，初始化电压被保持在第一存储电容器306和第二存储电容器307中。在本说明书中，该操作称为初始化。

接着，将参考图6描述第二周期T2中的像素电路的操作。图6是示出第二周期T2中的像素电路的连接状态的图。在第二周期T2中，第二扫描线310和第三扫描线311处于L电平，且第三晶体管303和第四晶体管304导通。同时，第一扫描线309和第四扫描线312处于H电平，且第二晶体管302和第五晶体管305截止。因此，第一晶体管301具有二极管连接状态，以使电流流入并联连接的第一存储电容器306和第二存储电容器307，且由此对第一存储电容器306和第二存储电容器307充电。第一存储电容器306和第二存储电容器307的充电持续到第一存储电容器306和第二存储电容器307中保持的电压达到VDD-|V_th|-V_CL(通过从电源电位VDD中减去第一晶体管301的阈电压|V_th|和电容线315的电位V_CL得到的电位)。当第一存储电容器306和第二存储电容器307中保持的电压达到VDD-|V_th|-V_CL时，第一晶体管301截止，且电流停止流入第一存储电容器306和第二存储电容器307。

通过上述操作，在第二周期T2中，基于第一晶体管301的阈电压|V_th|的电压被保持在第一存储电容器306和第二存储电容器307中。

注意，为在第二周期T2中将基于第一晶体管301的阈电压|V_th|的电压保持在第一存储电容器306和第二存储电容器307中，要求将第一晶体管301的第二端子设在低于VDD-|V_th|(电源电位VDD和第一晶体管301的阈电压|V_th|之差)的电位。因此，通过在第一周期T1中使电流流入发光元件316，可确保将第一晶体管301的第二端子设为低于VDD-|V_th|的电位，且由此可确保获得阈电压。

接着，将参考图7描述第三周期T3中像素电路的操作。图7是示出第三周期T3中像素电路的连接状态。在第三周期T3中，第一扫描线309处于L电平且第二晶体管302导通。同时，第二扫描线310到第四扫描线312处于H电平，且第三晶体管303到第五晶体管305截止。向信号线308施加视频信号电压V_data。因此，第一存储电容器306和第二存储电容器307串联连接，且由此，根据其电容比，电压被保持在第一存储电容器306和第二存储电容器307中。此时，假定保持在第一存储电容器306和第二存储电容器307中的电压分别是V_C1(T3)和V_C2(T3)，则V_C1(T3)和V_C2(T3)可分别用以下公式(1)和(2)表示：

公式(1)： $V_{C1}\left(T3\right)=\mathrm{VDD}-\left|V_{\mathrm{th}}\right|-\frac{C_2}{C_1+C_2}{V}_{\mathrm{data}}-\frac{C_1}{C_1+C_2}{V}_{\mathrm{CL}}$

公式(2)： $V_{C2}\left(T3\right)=\mathrm{VDD}-\left|V_{\mathrm{th}}\right|-\frac{C_2}{C_1+C_2}{V}_{\mathrm{data}}-\frac{{2C}_1+C_2}{C_1+C_2}{V}_{\mathrm{CL}}$

注意，C₁是第一存储电容器306的电容值，而C₂是第二存储电容器307的电容值。

通过上述操作，在第三周期T3中，基于视频信号电压V_data和第一晶体管301的阈电压|V_th|的电压被保持在第一存储电容器306和第二存储电容器307中。

接着，将参考图8描述第四周期T4中像素电路的操作。图8示出第四周期T4中像素电路的连接状态。在第四周期T4中，第四扫描线312处于L电平且第五晶体管305导通。同时，第一扫描线309到第三扫描线311处于H电平，且第二晶体管302到第四晶体管304截止。因此，向第一晶体管301的栅极端子施加V_C2(T3)+V_CL(保持在第二存储电容器307中的电压V_C2(T3)和电容线315的电位V_CL之和)。由此，假定第四周期T4中第一晶体管301的栅-源电压为V_gs(T4)，则V_gs(T4)可用以下公式(3)来表示。

公式(3)： $\left|V_{\mathrm{gs}}\left(T4\right)\right|=\mathrm{VDD}-V_{C2}\left(T3\right)-V_{\mathrm{CL}}=\left|V_{\mathrm{th}}\right|-\frac{C_1}{C_1+C_2}(V_{\mathrm{data}}-V_{\mathrm{CL}})$

因此，在第一晶体管301的漏极和源极之间流动的电流I_OLED可由以下公式(4)表示，且该电流通过第五晶体管305流入发光元件316，以使发光元件316发光。

公式(4)： $I_{\mathrm{OLED}}=\frac{\mathrm{\β}}{2}{\left(\right|V_{\mathrm{gs}}\left(T4\right)|-|V_{\mathrm{th}}\left|\right)}^2=\frac{\mathrm{\β}}{2}{\left(\frac{C_1}{C_1+C_2}\right)}^2{(V_{\mathrm{data}}-V_{\mathrm{CL}})}^2$

注意，β是由晶体管的迁移率或尺寸、氧化膜的电容等确定的常量。

通过上述操作，取决于视频信号电压V_data的电流I_OLED在第四周期T4中流入发光元件316，以使发光元件316发光。

现在，在图3所示的像素电路的操作过程中，详细描述第一晶体管301到第五晶体管305的功能。

第一晶体管301具有在第三周期T3中向发光元件316提供电流的功能。

第二晶体管302担当用于将第一存储电容器306的第二电极连接到信号线308以在第三周期T3中将视频信号电压V_data输入到像素的开关。

第三晶体管303担当用于将第一存储电容器306的第二电极连接到电容线315以在第二周期T2中将基于第一晶体管301的阈电压|V_th|的电压保持在第一存储电容器306中的开关。

第四晶体管304担当用于将第一晶体管301设为二极管连接状态以在第二周期T2中将基于第一晶体管301的阈电压|V_th|的电压保持在第一存储电容器306和第二存储电容器307中的开关。

第五晶体管305担当用于控制电流在第二周期T2和第三周期T3中不流入发光元件316，并控制电流在第一周期T1和第四周期T4中流入发光元件316的开关。即，第五晶体管305担当用于控制向发光元件316的电流提供的开关。

通过上述操作过程，电流I_OLED被提供给发光元件316，以使发光元件316能以对应于电流I_OLED的亮度发光。此时，如可在公式(4)中见到的，流入发光元件316的电流I_OLED独立于第一晶体管301的阈电压|V_th|。因此，可补偿晶体管阈电压的变化。

注意，视频信号电压V_data设为低于或等于电容线315的电位V_CL，以在第四周期T4中导通第一晶体管301。

还要注意，电容线315的电位V_CL仅需低于VDD-|V_th|(电源线VDD和第一晶体管301的阈电压|V_th|之差)。还要注意，电容线315的电压V_CL理想地尽可能低，以使基于第一晶体管301的阈电压|V_th|、视频信号电压V_data等的电压可确保被保持在第一存储电容器306和第二存储电容器307中。然而，由于视频信号电压V_data被设为低于或等于电容线315的电位V_CL，假定电容线315的电位V_CL被设置得过低，则要求视频信号电压V_data进一步减小。因此，更理想的是将电容线315的电位V_CL设置在一最优范围内。例如，电容线315的电位V_CL的范围可被设置为-(VDD+VSS)/2≤V_CL≤(VDD+VSS)/2。

尽管图3所示的像素电路中的第一晶体管301是p沟道晶体管，第一晶体管301也可以是n沟道晶体管。图9示出了在第一晶体管是n沟道晶体管的情况下的电路构造。

图9中的像素电路包括第一晶体管901到第五晶体管905、第一存储电容器906、第二存储电容器907、信号线908、第一扫描线909到第四扫描线912、第一电源线913、第二电源线914、电容线915以及发光元件916。

注意，在图9的像素电路中，第二晶体管902到第五晶体管905全部都是n沟道晶体管。

此处的第一晶体管901用作用于向发光元件916提供电流的晶体管，而第二晶体管902到第五晶体管905的每一个用作用于选择引线连接的开关。

第一晶体管901的栅极端子连接到第四晶体管904的第二端子、第一存储电容器906的第一电极和第二存储电容器907的第一电极；第一晶体管901的第一端子连接到第一电源线913；且第一晶体管901的第二端子连接到第四晶体管904的第一端子和第五晶体管905的第一端子。第二晶体管902的栅极端子连接到第一扫描线909；第二晶体管902的第一端子连接到信号线908；且第二晶体管902的第二端子连接到第三晶体管903的第一端子和存储电容器906的第二电极。第三晶体管903的栅极端子连接到第二扫描线910，且第三晶体管903的第二端子连接到电容线915。第四晶体管904的栅极端子连接到第三扫描线911。第五晶体管905的栅极端子连接到第四扫描线912，且第五晶体管905的第二端子连接到发光元件916的第二电极。第二存储电容器907的第二电极连接到电容线915。发光元件916的第一电极连接到第二电源线914。

向第一电源线913施加电源电位VSS，向第二电源线914施加电源电位VDD，且向电容线915施加电位V_CL。注意，电位关系是VDD＞VSS且V_CL＞VSS。

注意，图9中的第四晶体管904对应于图2中的第二晶体管202，且图9中的第二存储电容器907对应于图2中的存储电容器203。

接着，将参考图10描述本实施方式中的像素电路的操作。

图10示出了输入到第一扫描线909到第四扫描线912的视频信号电压和脉冲的时序图。由于第一到第五晶体管全部都是n沟道晶体管，因此对第一扫描线909到第四扫描线912的脉冲(H电平/L电平)的输入时序从晶体管全部都是p沟道晶体管的情况(图4)中的反转。另外，整个周期被划分成四个周期，包括与像素电路的每一操作相一致的第一周期T1到第四周期T4。

图9中的像素电路在第一周期T1到第四周期T4中的操作与图3所示的像素电路的操作相同。即，在第一周期T1中，初始电压被保持在第一存储电容器906和第二存储电容器907中。即，执行初始化。接着，在第二周期T2中，基于第一晶体管901的阈电压|V_th|的电压被保持在第一存储电容器906和第二存储电容器907中。然后，在第三周期中，基于视频信号电压V_data和第一晶体管901的阈电压|V_th|的电压被保持在第一存储电容器906和第二存储电容器907中。最后，在第四周期T4中，取决于视频信号电压V_data的电流I_OLED流入发光元件916，以使发光元件916发光。注意，流入发光元件916的电流I_OLED可由与图3中的像素电路类似的公式(4)来表示。

还要注意，为了在第二周期T2中将基于第一晶体管901的阈电压|V_th|的电压保持在第一存储电容器906和第二存储电容器907中，要求第一晶体管901的第二端子事先被设为高于VSS+|V_th|(电源电位VSS和第一晶体管901的阈电压|V_th|之和)的电位。因此，可通过在第一周期T1中使电流流入发光元件916来确保将第一晶体管901的第二端子设为高于VSS+|V_th|的电位，且由此可确保获得并补偿阈电压。

注意，在图9所示的像素电路的操作过程中，第一晶体管901到第五晶体管905的功能与图3所示的像素电路中第一晶体管301到第五晶体管305的功能相同。

通过上述操作过程，将电流I_OLED提供给发光元件916，以使发光元件916能以对应于电流I_OLED的亮度发光。此时，流入发光元件916的电流I_OLED独立于第一晶体管901的阈电压|V_th|，如可在公式(4)中见到的。因此，可补偿晶体管阈电压的变化。

注意，视频信号电压V_data被设为高于或等于电容线915的电位V_CL，以在第四周期T4中导通第一晶体管901。

还要注意，电容线915的电位V_CL只需高于VSS+|V_th|(电源电位VSS和第一晶体管901的阈电压|V_th|之和)。还要注意，电容线915的电压V_CL理想地尽可能高，以使基于第一晶体管901的阈电压|V_th|、视频信号电压V_data等的电压可确保被保持在第一存储电容器906和第二存储电容器907中。然而，由于视频信号电压V_data被设为高于或等于电容线915的电位V_CL，假定电容线315的电位V_CL被设得过高，则要求视频信号电压V_data进一步增大。因此，更理想的是将电容线915的电位V_CL设在一最优范围之内。例如，电容线915的电位V_CL的范围可以被设为(VDD+VSS)/2≤V_CL≤3×(VDD+VSS)/2。

如上所述，本实施方式中的像素构造可补偿晶体管阈电压的变化，由此可减小发光元件的亮度变化。因此，可提高图像质量。

另外，在本实施方式的像素电路中，流入发光元件的电流I_OLED取决于第一存储电容器与第二存储电容器的电容比，如由公式(4)表示的。因此，只要电容比恒定，I_OLED就是常量。第一存储电容器和第二存储电容器通常是通过同一工艺形成的。因此，即使在制造过程中掩模图案没有对齐，第一存储电容器和第二存储电容器之间的电容误差也可以基本上是一个相等的量。由此，即使发生制造误差，也可将[C₁/(C₁+C₂)]的值维持在基本上恒定的值，因此，可将I_OLED维持在基本恒定的值。

当许多像素同时发光时，由于向其施加电源电位VDD的电源线处的电压降的效应，施加到电源线的电源电位VDD的电平在不同位置上的各像素之间不同。然而，在本实施方式的像素电路中，流入发光元件的电流I_OLED独立于电源电位VDD，如可从公式(4)中见到的。因此，可消除由于电源线处的电压降而引起的电源电位VDD变化的效应。

注意，在本实施方式中，第一存储电容器和第二存储电容器的每一个可由金属或MOS晶体管中的任一个形成。

例如，图11和12示出了在图3所示的像素电路中，第一存储电容器和第二存储电容器的每一个都是由MOS晶体管形成的情况。

图11示出了第一存储电容器306和第二存储电容器307由p沟道晶体管形成的情况。在从p沟道晶体管形成存储电容器的情况下，要求将p沟道晶体管的栅极端子设为低于其第一和第二端子的电位，以在p沟道晶体管中引入用于保持电荷的沟道区。在图3所示的像素电路的情况下，第一存储电容器306的第一电极具有高于其第二电极的电位，且第二存储电容器307的第一电极也具有高于其第二电极的电位。因此，为使p沟道晶体管担当存储电容器，将p沟道晶体管的第一端子和第二端子分别作为第一存储器306和第二存储电容器307的第一电极来连接，而将p沟道晶体管的栅极端子分别作为第一存储电容器306和第二存储电容器307的第二电极来连接。

图12示出了第一存储电容器306和第二存储电容器307由n沟道晶体管形成的情况。在从n沟道晶体管形成存储电容器的情况下，要求将n沟道晶体管的栅极端子设为高于其第一和第二端子的电位，以在n沟道晶体管中引入用于保持电荷的沟道区。因此，为使n沟道晶体管担当存储电容器，将n沟道晶体管的栅极端子分别作为第一存储电容器306和第二存储电容器307的第一电极来连接，而将n沟道晶体管的第一端子和第二端子分别作为第一存储电容器306和第二存储电容器307的第二电极来连接。

作为另一示例，图13和图14示出了图9的像素电路中第一和第二存储电容器由MOS晶体管形成的情况。

图13示出了第一存储电容器906和第二存储电容器907由n沟道晶体管形成的情况。在图9中的像素电路的情况下，第一存储电容器906的第二电极具有高于其第一电极的电位，且第二存储电容器907的第二电极也具有高于其第一电极的电位。因此，为了使n沟道晶体管担当存储电容器，将n沟道晶体管的第一和第二端子分别作为第一存储电容器906和第二存储电容器907的第一电极连接，而将n沟道晶体管的栅极端子分别作为第一存储电容器906和第二存储电容器907的第二电极连接。

图14示出了第一存储电容器906和第二存储电容器907由p沟道晶体管形成的情况。为了使p沟道晶体管担当存储电容器，将p沟道晶体管的栅极端子分别作为第一存储电容器906和第二存储电容器907的第一电极连接，而将p沟道晶体管的第一和第二端子分别作为第一存储电容器906和第二存储电容器907的第二电极连接。

注意，尽管在图11至14中，第一和第二存储电容器是由具有相同导电类型的晶体管形成的，但是本发明不限于此，也可使用具有不同导电类型的晶体管。

通过如本实施方式中那样将第一和第二存储电容器连接在第一晶体管的栅极端子和电容线之间，假定第一和第二存储电容器的每一个都是从MOS晶体管形成的，在MOS晶体管的栅极和源极之间恒定地施加了高于MOS晶体管阈电压的电压。因此，可在MOS晶体管中恒定地引入一沟道区，以使它能恒定地担当存储电容器。由此，在像素电路的操作过程中，可将期望的电压准确地保持在存储电容器中。

另外，在本实施方式的像素构造中，当第一晶体管被形成为在第一到第五晶体管中具有最大W/L(沟道宽度W与沟道长度L之比)值时，可进一步增大在第一晶体管的漏极和源极之间流动的电流。因此，可用较大的电流来进行第一周期T1中对基于第一晶体管的阈电压|V_th|的电压的获取操作，这导致更快的操作。此外，可进一步增大在第四周期T4中流入发光元件的电流I_OLED，这导致更高的亮度。

注意，在本实施方式中，将脉冲输入到第二扫描线和第三扫描线的定时是相同的；因此，第三晶体管和第四晶体管可以用第二扫描线或第三扫描线中的任一个来控制。

例如，图15示出了图3中所示的像素电路中的第三晶体管303和第四晶体管304用第二扫描线310来控制的一个示例。注意，在图15中，第三晶体管303和第四晶体管304的栅极端子连接到第二扫描线310。

另外，图16示出了图9中所示的像素电路中的第三晶体管903和第四晶体管904用第二扫描线910来控制的另一示例。注意，在图16中，第三晶体管903和第四晶体管904的栅极端子连接到第二扫描线910。

以此方式，通过用同一扫描线来控制第三晶体管和第四晶体管，可减少扫描线的数量，由此可提高像素的孔径比。

注意，尽管本实施方式示出了第二到第五晶体管全部都是诸如p沟道晶体管或n沟道晶体管中的任一类具有相同导电类型的晶体管的示例，但本发明不限于此。该电路可通过同时使用p沟道晶体管和n沟道晶体管来构造。

例如，在图3中，第四晶体管304可以是n沟道晶体管，而除第四晶体管304之外的其它晶体管可以是p沟道晶体管。图17示出了这一情况的像素电路。另外，图18示出了输入到信号线308和第一扫描线309到第四扫描线312的视频信号电压和脉冲的时序图。

以此方式，当对第四晶体管304使用n沟道晶体管时，与使用p沟道晶体管的情况相比，可以减小第四晶体管304的漏电流。因此，减小了保持在第一存储电容器306和第二存储电容器307中保持的电荷的泄漏，这导致保持在第一存储电容器306和第二存储电容器307中的电压的更小波动。因此，特别是在发光周期(T4)中，连续地向第一晶体管301的栅极端子施加了恒定的电压。由此，可以向发光元件316提供恒定电流。结果，发光元件316能以恒定亮度发光，由此可降低亮度不均匀性。

注意，第二晶体管到第五晶体管的导电类型不限于以上描述。

[实施方式2]

尽管在实施方式1中单独提供了电容线，但是它可以用像素中已提供的另一引线来代替。例如，可通过使用第一到第四扫描线中的任一个来省略电容线。本实施方式描述了第一到第四扫描线之一用作电容线的替代的情况。注意，将通过使用EL元件作为示例性发光元件来进行描述。

例如，图19示出了在图3中的电容线用前一行中的第一扫描线来代替的情况中的一个示例性像素电路。在图19中，第(i-1)行中像素(i-1)的第一扫描线1909用作第i行中像素(i)的电容线，且第i行中像素(i)中的第三晶体管1923的第二端子和第二存储电容器1927的第二电极连接到第(i-1)行中像素(i-1)的第一扫描线1909。

图20示出了输入到第(i-1)行中像素(i-1)的信号线1980、第一扫描线1909到第四扫描线1912，以及第i行中像素(i)的第一扫描线1929到第四扫描线1932的视频信号电压和脉冲的时序图。注意，图20中的周期T1到T4对应于第i行中像素(i)的操作。

当采用图19中所示的像素构造时，施加到第(i-1)行中像素(i-1)的第一扫描线1909的电位被施加到第i行中像素(i)的第三晶体管1923的第二端子和第二存储电容器1927的第二电极。由此，在第二周期T2中，向第i行中的像素(i)的第三晶体管1923的第二端子和第二存储电容器1927的第二电极施加L电平电位，而在第一周期T1、第三周期T3和第四周期T4中，向其施加H电平电位。因此，可在每一周期中向第i行中像素(i)的第三晶体管1923的第二端子和第二存储电容器1927的第二电极施加恒定电位，由此可进行如实施方式1中所描述的像素电路的操作。注意，图19的第(i-1)中的像素(i-1)包括第一晶体管1901到第五晶体管1905、第一存储电容器1906、第二存储电容器1907、第一扫描线1909到第四扫描线1912、第一电源线1913、第二电源线1914和发光元件1916。并且，图19的第i行中的像素(i)包括第一晶体管1921到第五晶体管1925、第一存储电容器1926、第二存储电容器1927、第一电源线1913、第二电源线1914、第一扫描线1929到第四扫描线1932和发光元件1936。

作为另一示例，图21示出了图9中的电容线用前一行中的第一扫描线来代替的情况。在图21中，第(i-1)行中像素(i-1)的第一扫描线2109用作第i行中像素(i)的电容线，且第i行中像素(i)的第三晶体管2123的第二端子和第二存储电容器2127的第二电极连接到第(i-1)行中像素(i-1)的第一扫描线2109。

图22示出了输入到第(i-1)行中像素(i-1)的信号线2108、第一扫描线2109到第四扫描线2112，以及第i行中像素(i)的第一扫描线2129到第四扫描线2132的视频信号电压和脉冲的时序图。注意，图22中的周期T1到T4对应于第i行中像素(i)的操作。

采用当图21所示的像素构造时，施加到第(i-1)行中像素(i-1)的第一扫描线2109的电位被施加到第i行中像素(i)的第三晶体管2123的第二端子和第二存储电容器2127的第二电极。由此，在第二周期T2中，向第i行中像素i的第三晶体管2123的第二端子和第二存储电容器2127的第二电极施加H电平，而在第一周期T1、第三周期T3和第四周期T4中，向其施加L电平电位。因此，可在每一周期中向第i行中像素(i)的第三晶体管2123的第二端子和第二存储电容器2127的第二电极施加恒定电位，且由此可进行实施方式1所描述的像素电路的操作。注意，图21的第(i-1)行中的像素(i-1)包括第一晶体管2101到第五晶体管2105、第一存储电容器2106、第二存储电容器2107、第一扫描线2109到第四扫描线2112、第一电源线2113、第二电源线2114和发光元件2116。并且，图21的第i行中的像素(i)包括第一晶体管2121到第五晶体管2125、第一存储电容器2126、第二存储电容器2127、第一电源线2113、第二电源线2114、第一扫描线2129到第四扫描线2132和发光元件2136。

以此方式，通过使用第一扫描线作为电容线的替代，无需额外的电容线。因此，可减少引线的数量，且可增大像素的孔径比。此外，由于无需生成要施加到电容线的电压，因此可省略用于生成该电压的电路，这导致功耗的降低。

注意，用作电容线的替代的扫描线不限于第一扫描线。可使用前一行中第二到第四扫描线的任一根作为电容线的替代。或者，可使用后一行中第二到第四扫描线的任一根作为电容线的替代。还要注意，在当前行中的像素的发光周期(T4)期间，向前一行中的第一扫描线和前一行中的第四扫描线施加恒定电位；因此，在当前行中的像素的发光周期期间流入发光元件的电流可被维持在一恒定值，且由此发光元件能以恒定亮度发光。由此，理想的是使用前一行中的第一扫描线或前一行中的第四扫描线的任一根作为电容线的替代。

注意，本实施方式可与实施方式1自由组合。

[实施方式3]

尽管在实施方式1和实施方式2中向发光元件提供用于进行初始化的电流，但是初始化可通过在迄今为止所示出的像素电路中添加初始化晶体管来进行。在本实施方式中，将对使用初始化晶体管来初始化的方法进行描述。注意，将通过使用EL元件作为示例性发光元件来进行描述。

为了进行初始化，要求第一晶体管的第二端子被设为初始化电位。此时，通过将第一晶体管的第二端子通过初始化晶体管连接到另一元件的一个电极或另一引线，然后导通该初始化晶体管，第一晶体管的第二端子可被设为该另一元件的电极或另一引线的电位。

即，初始化晶体管担当用于将第一晶体管的第二端子连接到另一元件的一个电极或另一引线以将第一晶体管的第二端子设为初始化电位的开关。

例如，在图3所示的像素电路的情况下，为了将基于第一晶体管301的阈电压|V_th|的电压保持在第一存储电容器306和第二存储电容器307中，要求第一晶体管301的第二端子设为低于VDD-|V_th|(电源电位VDD和第一晶体管301的阈电压|V_th|之差)的电位。由此，在第一周期T1中，通过将第一晶体管301的第二端子经由初始化晶体管连接到另一元件的一个电极或另一引线，第一晶体管301的第二端子可被设为低于VDD-|V_th|的初始化电位。

图23示出了在图3中所示的像素电路中设置初始化晶体管的一个示例。在图23中，在图3所示的像素电路中额外设置了作为初始化晶体管的第六晶体管2317和第五扫描线2318。注意，第六晶体管2317的栅极端子连接到第五扫描线2318；第六晶体管2317的第一端子连接到第一晶体管301的第二端子、第四晶体管304的第一端子和第五晶体管305的第一端子；且第六晶体管2317的第二端子连接到第二晶体管302的第二端子、第三晶体管303的第一端子和第一存储电容器306的第二电极。

将参考图24和图25来描述图23所示的像素电路的操作。

图24示出了输入到信号线308和第一扫描线309到第五扫描线2318的视频信号电压和脉冲的时序图。另外，整个周期被划分成四个周期，包括与像素电路的每一操作相对应的第一周期T1到第四周期T4。

将参考图25描述第一周期T1中像素电路的操作。在第一周期T1中，第二扫描线210、第三扫描线311和第五扫描线2318处于L电平，且第三晶体管303、第四晶体管304和第六晶体管2317导通。同时，第一扫描线309和第四扫描线312处于H电平，且第二晶体管302和第五晶体管305截止。因此，第一晶体管301的第二端子连接到电容线215，且由此第一晶体管301的第二端子、第一存储电容器306的第一电极和第二存储电容器307的第一电极具有与电容线315的电位V_CL相同的电位。

通过上述操作，第一晶体管301的第二端子、第一存储电容器306的第一电极和第二存储电容器307的第一电极被设为电容线315的电位V_CL，作为第一周期T1中的初始化电位。

以此方式，通过在第一周期T1中将第一晶体管301的第二端子设为电容线315的电位V_CL(低于VDD-|V_th|)，第一晶体管301的第二端子可确保被设为低于VDD-|V_th|的电位，由此可确保获得阈电压。

注意，在第二周期T2到第四周期T4中，第五扫描线2318被设为H电平以截止第六晶体管2317。然后，进行与图3所示的像素电路相同的操作。

还要注意，第六晶体管2317只需被连接为使第一晶体管301的第二端子在第一周期T1中被设为低于VDD-|V_th|的电位以进行初始化。

例如，如图26所示，第六晶体管2317的第一端子可连接到第一晶体管301的栅极端子、第四晶体管304的第二端子、第一存储电容器306的第一电极和第二存储电容器307的第一电极。或者，第六晶体管2317的第二端子可如图27所示地连接到电容线315。作为再一替换，第六晶体管2317的第二端子可如图65所示地连接到第二扫描线310，或如图66所示地连接到第三扫描线311。

另外，可设置一初始化线(初始化电源线)以将第一晶体管301的第二端子设为初始化电位。

例如，图28示出了在图3所示的像素电路中设置初始化晶体管和初始化线的一个示例。在图28中，在图3所示的像素电路中额外设置了作为初始化晶体管的第六晶体管2317、第五扫描线2318和初始化线2819。注意，第六晶体管2317的栅极端子连接到第五扫描线2318；第六晶体管2317的第一端子连接到第一晶体管301的第二端子、第四晶体管304的第一端子和第五晶体管305的第一端子；且第六晶体管2317的第二端子连接到初始化线2819。

向初始化线2819施加初始化电位V_ini。注意，电位关系是V_ini＜VDD-|V_th|。

图29示出了图28所示的像素电路在第一周期T1中的操作。在第一周期T1中，第一晶体管301具有二极管连接状态，且电流流过初始化线2819。结果，第一晶体管301的第二端子、第一存储电容器306的第一电极和第二存储电容器307的第一电极具有与初始化线2819相同的电位，且由此V_ini-V_CL(初始化电位V_ini与电容线315的电位V_CL之差)被保持在第一存储电容器306和第二存储电容器307中。

通过上述操作，对应于初始化线2819的电位和电容线315的电位之差的电压作为初始化电压被保持在第一存储电容器306和第二存储电容器307中。

以此方式，通过设置初始化线2819以将第一晶体管301的第二端子设为低于VDD-|V_th|的V_ini-V_CL(初始化电位V_ini与电容线315的电位V_CL之差)，第一晶体管301的第二端子可确保被设为低于VDD-|V_th|的电位，由此可确保获得阈电压。

注意，第六晶体管2317只需被连接成使第一晶体管301的第二端子被设为初始化电位V_ini。例如，如图30所示，第六晶体管2317的第一端子可连接到第一晶体管301的栅极端子、第四晶体管304的第二端子、第一存储电容器306的第一电极和第二存储电容器307的第一电极。

以此方式，通过额外设置初始化晶体管和初始化线来进行初始化，可更准确地获得和补偿第一晶体管的阈电压。

另外，与实施方式1中所描述的在进行初始化期间电流流入发光元件，以使发光元件在第一周期T1中发光的初始化方法不同，本实施方式中所描述的方法可抑制发光元件在除发光周期之外的其它周期中发光，因为在进行初始化期间没有电流流入发光元件，且由此发光元件在第一周期T1中不发光。

注意，尽管在本实施方式中作为初始化晶体管的第六晶体管是p沟道晶体管，但本发明不限于此，且由此，第六晶体管可以是n沟道晶体管。

还要注意，尽管本实施方式示出了第一晶体管是p沟道晶体管的一个示例(图3)，但本实施方式可类似地应用于如图9中所示的像素电路中第一晶体管是n沟道晶体管的情况。

在图9所示的像素电路中额外设置初始化晶体管的情况下，初始化晶体管被连接为使第一晶体管的第二端子被设为高于VSS+|V_th|(电源电位VSS和第一晶体管的阈电压|V_th|之和)的电位。类似地，在额外地设置了初始化线的情况下，施加到初始化线的电位V_ini被设为高于VSS+|V_th|(电源电位VSS和第一晶体管的阈电压|V_th|之和)的电位。

尽管在本实施方式中单独提供了初始化线，但是可将像素中已提供的另一引线用作初始化线。例如，可将第一扫描线到第五扫描线中的任一根用作初始化线。注意，用作初始化线的引线不限于当前行的像素中提供的引线之一，且由此可以是另一行中提供的任一引线。因此，无需额外提供初始化线，由此可减少引线的数量，且可增大像素的孔径比。

本实施方式可与实施方式1或实施方式2自由组合。

[实施方式4]

尽管第二电源线的电位在实施方式1到实施方式3中为固定电位，但是第二电源线的电位可与第一周期至第四周期相应地改变。在本实施方式中，将对第二电源线的电位与第一周期到第四周期相应地改变的情况进行描述。注意，将通过使用EL元件作为示例性发光元件来进行描述。

例如，尽管图3所示的像素电路中的第五晶体管305在第二周期T2和第三周期T3中截止以使没有电流流入发光元件316，但提供给发光元件316的电流可通过例如移除第五晶体管305并将第一晶体管301的第二端子直接连接到发光元件316的第一电极来停止，以使第二电源线314的电位在第二周期T2和第三周期T3中可以高于发光元件316的第一电极的电位。这是因为通过将第二电源线314的电位设为高于发光元件316的第一电极的电位而向发光元件316施加了一反偏压。

在图31中，与图3中所示的像素电路不同，第一晶体管301的第二端子连接到发光元件316的第一电极。另外，图32示出了输入到信号线308、第一扫描线309到第三扫描线311和第二电源线314的视频信号电压和脉冲的时序图。注意，将脉冲输入到第一扫描线309到第三扫描线311的定时与图3所示的像素电路的定时相同。

注意，在第二周期T2和第三周期T3中，通过将第二电源线314的电位设为高于或等于VDD-|V_th|(电源电位VDD和第一晶体管301的阈电压|V_th|之差)的电位而向发光元件316施加一反偏压，以使提供给发光元件316的电流可在第二周期T2和第三周期T3中暂停。

还要注意，作为一种初始化方法，可使用利用实施方式3中所述的初始化晶体管来进行初始化的方法。在这一情况下，可通过在第一周期T1中将第二电源线314的电位设为高于第一晶体管301的第二端子的电位，在不向发光元件316提供电流的情况下进行初始化。

另外，作为另一种初始化方法，可使用利用实施方式3中所描述的初始化晶体管和初始化线的初始化方法。在该情况下，可通过在第一周期T1中将第二电源线314的电位设为高于或等于初始化电位V_ini，在不向发光元件316提供电流的情况下进行初始化。

图33和图34示出了在图9所示的像素电路中，第二电源线的电位改变的示例。

在图33中，第一晶体管901的第二端子连接到图9所示的像素电路中的发光元件916的第二电极。另外，图34示出了输入到信号线908、第一扫描线909到第三扫描线911和第二电源线914的视频信号电压和脉冲的时序图。注意，将脉冲输入到第一扫描线909到第三扫描线911的定时与图9所示的像素电路的定时相同。

注意，在第二周期T2和第三周期T3中，通过将第二电源线914的电位设为低于发光元件926的第二电极而向发光元件916施加一反偏压，以使提供给发光元件916的电流可在第二周期T2和第三周期T3中暂停。

还要注意，上述操作可通过在第二周期T2和第三周期T3中将第二电源线914的电位设为低于或等于VSS+|V_th|(电源电位VSS和第一晶体管901的阈电压|V_th|之和)来进行。

还要注意，作为一种初始化方法，可使用实施方式3中描述的利用初始化晶体管的初始化方法。在该情况下，可通过在第一周期T1中将第二电源线914的电位设为低于第一晶体管901的第二端子的电位，在不向发光元件916提供电流的情况下进行初始化。

另外，作为另一种初始化方法，可使用实施方式3中描述的利用初始化晶体管和初始化线的初始化方法。在该情况下，可通过在第一周期T1中将第二电源线914的电位设为低于或等于初始化电位V_ini，在不向开关元件916提供电流的情况下进行初始化。

以此方式，通过在每一周期中改变第二电源线的电位，提供给发光元件的电流可在除发光周期(T4)之外的其它周期中暂停；因此，可抑制发光元件在除发光周期之外的其它周期中发光。此外，由于无需提供第五晶体管和第四扫描线，因此可增大像素的孔径比，且可减少扫描线驱动电路的数量，由此可降低功耗。

本实施方式可与实施方式1到3中的任一个自由组合。

[实施方式5]

尽管在实施方式1到实施方式4中第三晶体管的第二端子和第二存储电容器的第二电极连接到一公共的电容线，但是它们可以连接到不同的引线。在本实施方式中，将对另外设置一参考线以使第二存储电容器的第二电极连接到电容线，而第三晶体管的第二端子连接到该参考线的情况进行描述。注意，将使用EL元件作为示例性发光元件来进行描述。

例如，图35示出了图3中所示的像素电路的一个示例，其中第二存储电容器的第二电极连接到电容线，而第三晶体管的第二端子连接到参考线。在图35中，在图3所示的像素电路中额外设置了参考线3517。然后，第二存储电容器307的第二电极连接到电容线315，且第三晶体管303的第二端子连接到参考线3517。

另外，向参考线3517施加参考电位V_ref。

图35所示的像素电路的操作过程几乎与图3所示的像素电路的操作过程一样。与图3所示的像素电路的操作过程的不同之处在于保持在第一存储电容器306和第二存储电容器307中的电压的电平以及流入发光元件316的电流I_OLED的量。

首先，在第一周期T1中进行初始化。

接着，在第二周期T2中，基于第一晶体管301的阈电压|V_th|的电压被保持在第一存储电容器306和第二存储电容器307中。此时，第一存储电容器306保持VDD-|V_th|-V_ref(从电源电位VDD中减去第一晶体管301的阈电压|V_th|和参考电位V_ref所得的电位)。同时，第二存储电容器307保持VDD-|V_th|-V_CL(从电源电位VDD中减去第一晶体管301的阈电压|V_th|和电容线315的电位V_CL所得的电位)。

接着，在第三周期T3中，基于视频信号电压V_data和第一晶体管301的阈电压|V_th|的电压被保持在第一存储电容器306和第二存储电容器307中。此时，假定保持在第一存储电容器306和第二存储电容器307中的电压分别为V_C1(T3)和V_C2(T3)，则V_C1(T3)和V_C2(T3)可分别由以下公式(5)和公式(6)来表示。

公式(5)： $V_{C1}\left(T3\right)=\mathrm{VDD}-\left|V_{\mathrm{th}}\right|-\frac{C_2}{C_1+C_2}{V}_{\mathrm{data}}-\frac{C_1}{C_1+C_2}{V}_{\mathrm{ref}}$

公式(6)： $V_{C2}\left(T3\right)=\mathrm{VDD}-\left|V_{\mathrm{th}}\right|-\frac{C_2}{C_1+C_2}(V_{\mathrm{data}}-V_{\mathrm{ref}})-V_{\mathrm{CL}}$

接着，在第四周期T4中，依赖于视频信号电压V_data的电流I_OLED流入发光元件316，以使发光元件316发光。此时，假定第一晶体管的栅-源电压为V_gs(T4)，则V_gs(T4)可由以下公式(7)来表示。由此，流入发光元件316的电流I_OLED可由以下公式(8)来表示。

公式(7)： $\left|V_{\mathrm{gs}}\left(T4\right)\right|=\mathrm{VDD}-V_{C2}\left(T3\right)-V_{\mathrm{CL}}=\left|V_{\mathrm{th}}\right|-\frac{C_1}{C_1+C_2}(V_{\mathrm{data}}-V_{\mathrm{ref}})$

公式(8)： $I_{\mathrm{OLED}}=\frac{\mathrm{\β}}{2}{\left(\right|V_{\mathrm{gs}}\left(T4\right)|-|V_{\mathrm{th}}\left|\right)}^2=\frac{\mathrm{\β}}{2}{\left(\frac{C_1}{C_1+C_2}\right)}^2{(V_{\mathrm{data}}-V_{\mathrm{ref}})}^2$

注意，为在第四周期T4中导通第一晶体管301，视频信号电压V_data被设为低于或等于参考电位V_ref。

另外，作为另一示例，图36示出了图9所示的像素电路的一个示例，其中第二存储电容器的第二电极连接到电容线，而第三晶体管的第二端子连接到参考线。在图36中，在图9所示的像素电路中额外设置了参考线3617。然后，第二存储电容器907的第二电极连接到电容线915，且第三晶体管903的第二端子连接到参考线3617。

另外，向参考线3617施加参考电位V_ref。

图36所示的像素电路的操作过程几乎与图9所示的像素电路的操作过程一样。与图9所示的像素电路的操作过程的不同之处在于第一存储电容器906和第二存储电容器907中保持的电压的电平以及在发光周期T4中流入发光元件的电流I_OLED的量。在发光周期T4中流入发光元件916的电流I_OLED的量可与图35所示的像素电路相类似地由公式(8)来表示。

接着，在第四周期T4中，将视频信号电压V_data设为高于或等于参考电位V_ref以导通第一晶体管901。

以此方式，在图35和图36所示的像素电路中，如可从公式(8)中所见，流入发光元件的电流I_OLED依赖于视频信号电压V_data和参考电位V_ref之差。

注意，在图35和36所示的像素电路中，未特别限制参考电位V_ref的电位范围。

以此方式，通过单独提供电容线和参考线，可单独控制电容线和参考线的电位。另外，尽管在实施方式1到实施方式4所示的像素构造中，视频信号电压V_data的电位范围依赖于电容线的电位V_CL，但在本实施方式所示的像素构造中，视频信号电压V_data的电位范围依赖于参考电位V_ref。因此，可通过将电容线的电位V_CL固定在适当的电平并将参考电位V_ref设在一最优范围内，而将视频信号电压V_data的电位设在最优范围内。

注意，尽管在本实施方式中单独提供了参考线，但是参考线可由像素中已提供的另一引线来代替。例如，可使用第一到第五扫描线中的任一根作为参考线。还要注意，用作参考线的引线不限于当前行的像素中提供的引线之一，且由此它可以是另一行的像素中提供的任何引线。因此，无需另外设置初始化线，由此可减少引线数量，并增大像素的孔径比。

本实施方式可与实施方式1到4自由组合。

[实施方式6]

在本实施方式中，将描述本发明的显示装置的像素布局。例如，图37示出了图3所示的像素电路的布局。注意，图37和图3共同的部分用共用的参考标号来表示。还要注意，布局不限于图37。

图3所示的像素电路包括第一晶体管301到第五晶体管305、第一存储电容器306、第二存储电容器307、信号线308、第一扫描线309到第四扫描线312、第一电源线313、第二电源线314、电容线315和发光元件316。

第一扫描线319到第四扫描线312由第一引线形成，而信号线308、第一电源线313、第二电源线314和电容线315由第二引线形成。

在上栅极结构的情况下，按衬底、半导体层、栅绝缘膜、第一引线、层间绝缘膜和第二引线的次序依次堆叠各膜。另一方面，在下栅极结构的情况下，按衬底、第一引线、栅绝缘膜、半导体层、层间绝缘膜和第二引线的次序依次堆叠各膜。

注意，在本实施方式的像素构造中，当第一晶体管301被形成为在第一晶体管301到第五晶体管305之中具有最大W/L(沟道宽度W与沟道长度L之比)值时，可进一步增大在第一晶体管301的漏极和源极之间流动的电流。因此，可在第三周期T3中用较大的电流来进行获得基于视频信号电压V_data和第一晶体管301的阈电压|V_th|的电压的操作，这导致更快的操作。此外，可进一步增大在第四周期T4中流入发光元件的电流I_OLED，这导致更高的亮度。为获得在所有晶体管中具有最大W/L值的第一晶体管301，第一晶体管301被形成为在图37中的第一晶体管301到第五晶体管305中具有最大沟道宽度W。

还要注意，尽管本实施方式示出了第一晶体管301到第五晶体管305具有单栅极结构，但是本发明不限于此。第一晶体管301到第五晶体管305的结构可以是各种模式。例如，可采用具有两个或多个栅电极的多栅极结构。当采用多栅极结构时，提供了沟道区串联连接的结构；因此，提供了多个晶体管串联连接的结构。通过采用多栅极结构，可减小截止电流，并且可增大耐受电压以提高晶体管的可靠性，且即使在晶体管于饱和区中工作时漏-源电压波动，也可在不导致漏-源电流有很大波动的情况下提供平坦特性。另外，可采用在沟道之上和之下形成栅电极的结构。通过使用在沟道之上和之下形成栅电极的结构，扩大了沟道区以增大流过其中的电流量，并且可容易地形成耗尽层以增大S值。当在沟道之上和之下形成栅电极时，提供了其中多个晶体管并联连接的结构。

另外，可采用以下结构的任一种：在沟道之上形成栅电极的结构；在沟道之下形成栅电极的结构；交错结构；反向交错结构；以及沟道区被划分成多个区域，且所划分的区域并联或串联连接的结构。另外，沟道(或其一部分)可与源电极或漏电极重叠。通过形成沟道(或其一部分)与源电极或漏电极重叠的结构，可防止电荷在沟道一部分中局部累积，否则这会导致不稳定的操作。另外，可设置一LDD(轻掺杂漏极)区。通过设置LDD区，可减小截止电流并且可增大耐受电压以提高晶体管的可靠性，且即使在晶体管于饱和区中工作时漏-源电压发生波动，也可在不导致漏-源电流有很大波动的情况下提供平坦特性。

注意，引线和电极通过使用从以下各项中选择的一个或多个元素来形成：铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、银(Ag)、铜(Cu)、镁(Mg)、钪(Sc)、钴(Co)、锌(Zn)、铌(Nb)、硅(Si)、磷(P)、硼(B)、砷(As)、镓(Ga)、铟(In)、锡(Sn)和氧(O)；含有这些元素的一种或多种的化合物或合金(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、掺杂了氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、铝-钕(Al-Nd)、镁-银(Mg-Ag)等)；通过组合这些化合物得到的衬底；等等。或者，可使用硅和上述材料的化合物(硅化物)(例如，硅化铝、硅化钼、硅化镍等)或氮和上述材料的化合物(例如，氮化钛、氮化钽、氮化钼等)。

还要注意，硅(Si)可含有大量n型杂质(磷等)或p型杂质(硼等)。当硅含有这些杂质时，可提高导电性，以使硅以类似于普通导体的方式来表现；因此，它可被容易地用作引线或电极。硅可具有单晶态、多晶态(多晶硅)、或非晶态(非晶硅)中的任一种。通过使用单晶硅或多晶硅，可减小电阻。另一方面，通过使用非晶硅，可通过简单的工艺来制造引线或电极。注意，由于铝和银具有高导电性，因此可通过使用它们来减小信号延迟。此外，由于铝和银可被容易地蚀刻，因此它们可被容易地形成图案以允许进行微制造。

还要注意，铜具有高导电性；因此，可通过使用铜来减小信号延迟。使用钼也是合乎需要的，因为即使在它接触硅或诸如ITO或IZO等氧化物半导体时，也可在不引起诸如材料缺陷等问题的情况下来制造，同时，它可被容易地形成图案并蚀刻，且具有高耐热性。使用钛也是合乎需要的，因为即使在它接触硅或诸如ITO或IZO等氧化物半导体时也可在不引起诸如材料缺陷等问题的情况下来制造，且同时它可被容易地形成图案并蚀刻，且具有高耐热性。使用钨或钕也是合乎需要的，因为它们都具有高耐热性。具体地，当采用钕和铝的合金时，提高了耐热性，以使铝几乎没有凸起物(hillock)，这是合乎需要的。还要注意，氧化铟锡(ITO)、氧化铟锌(IZO)、掺杂了氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)和硅(Si)具有透光特性；因此，它们可用于透光部分，这是合乎需要的。例如，这些材料可用作像素电极或公共电极。

还要注意，这些材料可在单层或叠层中形成以形成引线或电极。当采用单层时，可简化制造过程以减少制造时间，由此降低成本。另一方面，当采用多层结构时，可有效地利用每一材料的优点，同时可减小每一材料的缺点，由此可形成具有高性能的引线或电极。例如，当形成多层结构以包含低电阻材料(例如，铝等)时，可减小引线的电阻。另外，当形成多层结构以包含高耐热性材料，诸如将具有缺点的低耐热性材料夹在高耐热性材料之间的叠层结构，可整体提高引线或电极的耐热性。

例如，形成将含有铝的层夹在含有钼或钛的层之间的叠层结构是合乎需要的。另外，在引线或电极具有与由另一材料制成的另一引线或电极直接接触的部分等的情况下，它们会不利地彼此影响。例如，存在一种材料混合到另一种材料中，由此改变材料特性，进而阻碍原始目的或引起制造过程中的问题以使无法实现正常制造的情况。在这一情况下，问题可通过将一层夹在其它层之间或用另一层覆盖一层来解决。例如，当使氧化铟锡(ITO)和铝彼此接触时，理想的是在它们之间夹有钛或钼。另外，当使硅和铝彼此接触时，理想的是在它们之间夹有钛或钼。

根据本实施方式的像素，假定类似于图3所示的像素电路，对第四晶体管304使用n沟道晶体管，则与使用p沟道晶体管的情况相比，可减小第四晶体管304的漏电流。因此，可减小保持在第一存储电容器306和第二存储电容器307中的电荷的泄漏，这导致保持在第一存储电容器306和第二存储电容器307中的电压的更小波动。因此，特别是在发光周期中，向第一晶体管301的栅极端子连续施加了恒定电压。由此，可向发光元件提供恒定电流。结果，发光元件能以恒定亮度发光，由此降低了亮度不均匀性。

注意，本实施方式可与实施方式1到5中的任一个自由组合。

[实施方式7]

在本实施方式中，将对显示装置的信号线驱动电路、扫描线驱动电路等的构造和操作进行描述。

例如，具有其操作用图3和图9所示的信号线和第一到第四扫描线来控制的像素电路的显示装置具有如图38所示的构造。图38所示的显示装置包括像素部分3801、第一扫描线驱动电路3802到第四扫描线驱动电路3805、以及信号线驱动电路3806。

此处，第一扫描线驱动电路3802到第四扫描线驱动电路3805是分别用于向第一扫描线3807到第四扫描线3810顺序输出选择信号的驱动电路。

首先，将对信号线驱动电路进行描述。信号线驱动电路3806向像素部分3801顺序输出视频信号。在像素部分3801中，通过控制像素响应于视频信号的发光状态来显示图像。

图39A和39B示出了信号线驱动电路3806的示例性构造。图39A示出了在用行顺序驱动(line sequential drive)向像素提供信号的情况下信号线驱动电路3806的示例。本情况下的信号线驱动电路3806包括移位寄存器3901、第一锁存电路3902、第二锁存电路3903和放大器电路3904作为主要部件。注意，放大器电路3904可具有将数字信号转换成模拟信号的功能或伽马纠正的功能。

此处，将简要描述图39A所示的信号线驱动电路3806的操作。时钟信号(S-CLK)、起始脉冲(S-SP)和反向时钟信号(S-CLKB)被输入到移位寄存器3901，且采样脉冲根据这些信号的定时顺序输出。

从移位寄存器3901输出的采样脉冲被输入到第一锁存电路3902。第一锁存电路3902从视频信号线接收具有电压V_data的视频信号，并根据采样脉冲的输入定时将视频信号保持在第一锁存电路3902的相应级中。

当完成了在第一锁存电路3902的相应级中对视频信号的保持时，在水平回扫周期中从锁存控制线输入锁存信号，以使保持在第一锁存电路3902中的视频信号一次全部传送到第二锁存电路3903。之后，保持在第二锁存电路3903中的一行视频信号并发地输入到放大器电路3904。然后，在放大器电路3904中放大视频信号电压V_data的幅度，并且将视频信号从相应的信号线输入到像素部分3801。

在保持在第二锁存电路3903中的视频信号输入到放大器电路3904并随后输入到像素部分3801的同时，移位寄存器3901再一次输出采样脉冲。即，同时执行两个操作。因此，可执行行顺序驱动。之后，重复这些操作。

注意，存在用点顺序驱动(dot sequential drive)向像素提供信号的情况。图39B示出了这一情况下的信号线驱动电路3806的示例。这一情况下的信号线驱动电路3806包括移位寄存器3901和采样电路3905。采样脉冲从移位寄存器3901输出到采样电路3905。另外，采样电路3905从视频信号线接收具有电压V_data的视频信号，并响应于采样脉冲顺序地向像素部分3801输出视频信号。因此，可执行点顺序驱动。

接着，将描述扫描线驱动电路。第一扫描线驱动电路3802到第四扫描线驱动电路3805向像素部分3801顺序地输出选择信号。图40示出了第一扫描线驱动电路3802到第四扫描线驱动电路3805的一个示例性构造。扫描线驱动电路包括移位寄存器4001、放大器电路4002等作为主要部件。

接着，将简要描述图40所示的第一扫描线驱动电路3802到第四扫描线驱动电路3805的操作。时钟信号(G-CLK)、起始脉冲(G-SP)和反向时钟信号(G-CLKB)被输入到移位寄存器4001，并且根据这些信号的定时顺序地输出采样脉冲。输出的采样脉冲在放大器电路4002中放大，并通过相应的扫描线输入到像素部分3801。

注意，放大器电路4002可包括缓冲电路或电平移位电路。另外，除移位寄存器4001和放大器电路4002之外，扫描线驱动电路还可包括脉宽控制电路等。

通过使用如上所述的信号线驱动电路和扫描线驱动电路，可驱动本发明的像素电路。

注意，在例如图17所示的像素电路那样第三晶体管和第四晶体管具有不同类型的导电性的情况下，彼此反向的选择信号被输入到第二和第三扫描线。因此，可通过使用第二扫描线驱动电路或第三扫描线驱动电路中的任一个来控制输入到第二或第三扫描线中的任一根的选择信号，而可向其它扫描线输入其反向的信号。图41示出了这一情况下的显示装置的示例性构造。在图41中，输入到第二扫描线3808的选择信号用第二扫描线驱动电路3803来控制。另外，通过反向输入到第二扫描线3808的选择信号而获得的信号是通过使用反相器3812来产生的，该信号被输入到第三扫描线3809。

另外，在例如图3和图9所示的像素电路那样第三晶体管和第四晶体管具有相同的导电类型的情况下，相同的选择信号被输入到第二和第三扫描线。因此，可如图15和图16所示的像素电路那样用相同的扫描线来控制第三和第四晶体管。图42示出了这一情况下的显示装置的示例性构造。在图42中，第三晶体管和第四晶体管用第二扫描线3808来控制，且第二扫描线3808用第二扫描线驱动电路3803来控制。

注意，信号线驱动电路、扫描线驱动电路等的构造不限于图38到图42所示的那些。

还要注意，本发明的晶体管可以是任何类型的晶体管，并且可以在任何衬底上形成。因此，图38到图42所示的所有电路都可在玻璃衬底、塑料衬底、单晶衬底、SOI衬底或任何其它衬底上形成。或者，图38到图42所示的电路的一部分可在一个衬底上形成，而图38到图42所示的电路的另一部分可在另一衬底上形成。即，并不要求图38到图42所示的所有电路都在同一衬底上形成。例如，在图38到图42中，像素部分和扫描线驱动电路可在玻璃衬底上形成，而信号线驱动电路(或其一部分)可在单晶衬底上形成，以使IC芯片通过COG(玻璃上芯片)接合而连接到玻璃衬底。或者，IC芯片可通过TAB(载带自动接合)或印刷板而连接到玻璃衬底。

注意，本实施方式可与实施方式1到6中的任一个自由组合。

[实施方式8]

在本实施方式中，将参考图67等对用于本发明显示装置的显示面板进行描述。注意，图67A示出了显示面板的俯视图，图67B示出了沿图67A中的线A-A’所取的横截面。该显示面板包括信号线驱动电路6701、像素部分6702、第一扫描线驱动电路6703和第二扫描线驱动电路6706，它们用虚线示出。该显示面板还包括密封衬底6704和密封剂6705，且密封剂6705内侧是空间6707。

注意，引线6708是用于发送要输入到第一扫描线驱动电路6703、第二扫描线驱动电路6706和信号线驱动电路6701的信号，且用于从担当外部输入端子的FPC6709(柔性印刷电路)接收视频信号、时钟信号、起始信号等的引线。IC芯片6719和6720(结合了存储器电路、缓冲电路等的半导体芯片)通过COG(玻璃上芯片)接合等安装在相应FPC6709和显示面板之间的连接部分上。尽管图中仅示出了一个FPC，但是可将印刷线路板(PWB)附连到FPC。

接着，将参考图67B描述横截面结构。尽管像素部分6702及其外围驱动电路(第一扫描线驱动电路6703、第二扫描线驱动电路6706和信号线驱动电路6701)实际形成于衬底6710上，但此处仅示出了信号线驱动电路6701和像素部分6702。

注意，信号线驱动电路6701是由诸如晶体管6721和晶体管6722等多个晶体管构造的。另外，尽管本实施方式示出了像素部分和外围驱动电路形成于同一衬底上的显示面板，但本发明不必限于此，且部分或全部外围驱动电路可形成于IC芯片中，以使它通过COG接合等而安装到显示面板上。

像素部分6702包括构成各自包括开关晶体管6711和驱动晶体管6712的像素的多个电路。注意，驱动晶体管6712的源电极连接到第一电极6713。另外，形成覆盖第一电极6713的边缘的绝缘体6714。此处，绝缘体6714是通过使用正型光敏丙烯酸树脂膜来形成的。

为获得卓越的覆盖，将绝缘体6714的上边缘或下边缘形成为具有带曲率的弯曲表面。例如，在使用正型光敏丙烯酸作为绝缘体6714的材料的情况下，较佳的是仅将绝缘体6714的上边缘形成为具有一曲率半径(0.2到3μm)。或者，可通过使用通过光在蚀刻剂中变为不溶的负型光刻胶或通过光在蚀刻剂中变为可溶的正型光刻胶来形成绝缘体6714。

含有有机化合物的层6716和第二电极6717形成于第一电极6713上。此处，作为用于担当阳极的第一电极6713的材料，理想地使用具有高功函数的材料。例如，第一电极6703可用诸如ITO(氧化铟锡)膜、氧化铟锌(IZO)膜、氮化钛膜、铬膜、钨膜、Zn膜或Pt膜等单膜；氮化钛膜和含有铝作为其主要成分的膜的叠层；氮化钛膜、含有铝作为其主要成分的膜、以及氮化钛膜的三层结构；等等来形成。当第一电极6703被形成为具有叠层结构时，可获得作为引线的低电阻，可形成卓越的欧姆接触，并且第一电极6703还可担当阳极。

含有有机化合物的层6716是通过使用汽相沉积掩模的汽相沉积法或喷墨法来形成的。含有有机化合物的层6712的一部分是通过使用周期表中第4组的金属配合物来形成的，该金属配合物可与低分子材料或高分子材料的任一种组合。一般而言，用于含有有机化合物的层的材料通常是单层或叠层的有机化合物；然而，也可使用其中部分地由有机化合物制成的膜含有无机化合物的结构。此外，可使用已知的三重态材料。

作为用于形成于含有有机化合物的层6716上的担当阴极的第二电极6717的材料，可使用具有低功函数(例如，Al、Ag、Li或Ca；诸如MgAg、MgIn、AlLi、CaF₂或氮化钙等其合金)的材料。注意，在使含有有机化合物的层6716中产生的光穿过第二电极6717的情况下，第二电极6717较佳地由金属薄膜和透明导电膜(例如，ITO(氧化铟和氧化锡的合金)、氧化铟和氧化锌的合金(In₂O₃-ZnO)、氧化锌(ZnO)等)的叠层形成。

此外，通过将密封衬底6704用密封剂6705附连到衬底6710，形成了在由衬底6710、密封衬底6704和密封剂6705围绕的空间6707中设置发光元件6718的结构。注意，空间6707可以用惰性气体(例如，氮、氩等)来填充，或用密封剂6705来填充。

还要注意，密封剂6705较佳地用环氧树脂来形成。另外，这一材料理想地传导尽可能少的湿气和氧气。作为用于密封衬底6704的材料，除玻璃衬底或石英衬底之外，还可使用由FRP(玻璃纤维加固的塑料)、PVF(聚氟乙烯)、迈拉(Mylar)、聚酯丙烯酸等制成的塑料衬底。

以此方式，可获得具有本发明的像素构造的显示面板。

通过如图67A和67B所示在同一衬底上形成信号线驱动电路6701、像素部分6702、第一扫描线驱动电路6703和第二扫描线驱动电路6706，可实现显示装置的成本降低。另外，在这一情况下，当通过使用同一导电类型的晶体管来形成信号线驱动电路6701、像素部分6702、第一扫描线驱动电路6703和第二扫描线驱动电路6706时，可简化制造过程，这导致进一步的成本降低。此外，通过对用于信号线驱动电路6701、像素部分6702、第一扫描线驱动电路6703和第二扫描线驱动电路6706的晶体管的半导体层使用非晶硅，可实现进一步的成本降低。

注意，显示面板的结构不限于如图67A所示的信号线驱动电路6701、像素部分6702、第一扫描线驱动电路6703和第二扫描线驱动电路6706形成于同一衬底上的结构，并且可使用信号线驱动电路6701形成于IC芯片中以使其通过COG接合等安装在显示面板上的结构。

即，仅将进行高速操作所需的信号线驱动电路使用CMOS等形成于IC芯片中以实现低功耗。另外，通过使用诸如硅晶片等半导体芯片来形成IC芯片，可实现更高速的操作和更低的功耗。

通过在同一衬底上形成扫描线驱动电路和像素部分，可实现成本降低。注意，当扫描线驱动电路和像素部分是通过使用同一导电类型的晶体管来形成的时候，可实现进一步的成本降低。作为包括在像素部分中的像素的构造，可使用实施方式3所示的构造。另外，通过对晶体管的半导体层使用非晶硅，可简化制造过程，这可导致进一步的成本降低。

以此方式，可实现高清晰度显示装置的成本降低。另外，通过将结合了功能电路(例如，存储器或缓冲器)的IC芯片安装在FPC6709和衬底6710之间的连接部分上，可有效地利用衬底面积。

或者，当在IC芯片中形成了图67A中的信号线驱动电路6701、第一扫描线驱动电路6703和第二扫描线驱动电路6706之后，可通过COG接合等将IC芯片安装在显示面板上。以此方式，可进一步降低高清晰度显示装置的功耗。因此，为获得具有更低功耗的显示装置，对像素部分中使用的晶体管的半导体层使用多晶硅。

另外，通过对像素部分6702中的晶体管的半导体层使用非晶硅，可实现进一步的成本降低。此外，可制造大型显示面板。

注意，扫描线驱动电路的位置不限于像素的行方向，且信号线驱动电路的位置不限于像素的列方向。

图68示出了可应用于发光元件6718的发光元件的一个示例。

图68所示的发光元件具有这样的结构，其中衬底6801、阳极6802、由空穴注入材料制成的空穴注入层6803、由空穴输运材料制成的空穴输运层6804、发光层6805、由电子输运材料制成的电子输运层6806、由电子注入材料制成的电子注入层6807和阴极6808依次层叠。此处，发光层6805有时是由一种发光材料形成的，但是它可由两种或更多种发光材料形成。另外，本发明的元件结构不限于此。

除图68所示的层叠每一功能层的层叠结构之外，可采用各种各样的元件结构，诸如使用高分子化合物的元件以及利用在从三重态激发态返回时发光的三重态发光材料作为发光层的高效元件。本发明的发光元件也可应用于可通过使用空穴阻挡层来控制载流子的重组区并将发光区划分成两个区域来获得的发白光的元件。

接着，将描述图68所示的本发明的元件的制造方法。首先，在具有阳极6802(ITO：氧化铟锡)的衬底6801上依次沉积空穴注入材料、空穴输运材料和发光材料。接着，沉积电子输运材料和电子注入材料，最后通过汽相沉积形成阴极6808。

接着，将描述适用于空穴注入材料、空穴输运材料、电子输运材料、电子注入材料和发光材料的材料。

作为空穴注入材料，可有效地使用诸如卟啉基化合物、酞菁(缩写：H₂Pc)或酞菁铜(缩写：CuPc)等有机化合物。另外，可使用具有比空穴输运材料更低的电离电位且具有空穴输运功能的材料作为空穴注入材料。也存在化学地掺杂的导电高分子化合物，诸如用聚苯乙烯磺酸酯(缩写：PSS)掺杂的聚苯胺和聚亚乙基二氧噻吩(polyethylene dioxythiophene)(缩写：PEDOT)或聚苯胺。另外，绝缘高分子化合物在平坦化方面也是有效的，且通常使用聚酰亚胺(缩写：PI)作为这一材料。此外，也可使用无机化合物，包括金、银等的金属薄膜、氧化铝(缩写：矾土)的超薄膜等等。

作为最广泛用作空穴输运材料的材料，存在芳族胺化合物(具有苯环-氮键的材料)。作为最广泛使用的材料，存在4，4′-二(苯基氨基)-联苯(缩写：TAD)、诸如4，4′-二[N-(3-甲基苯基)N-苯基-氨基]-联苯(缩写：TPD)和4，4′-二[N-(1-萘基)-N-苯基-氨基]-联苯(缩写：α-NPD)等其衍生物。此外，也可给出星型爆炸式(star burst)芳族胺化合物作为示例，包括4，4′，4″-三(N，N-二苯基-氨基)-三苯胺(缩写：TDATA)或4，4′，4″-三[N-(3-甲基苯基)-N-苯基-氨基]三苯胺(缩写：MTDATA)。

作为电子输运材料，通常使用金属配合物，包括具有喹啉骨架或苯并喹啉骨架的金属配合物，诸如三(8-羟基喹啉)铝(缩写：Alq₃)、BAlq、三(4-甲基-8-羟基喹啉)铝(缩写：Almq)或二(10-羟基苯并[h]-羟基喹啉)铍(缩写：BeBq)。除此之外，也可使用具有噁唑基或噻唑基配体的金属配合物，如二[2-(2-羟基苯基)-benzoxazolato]锌(缩写：Zn(BOX)₂)或二[2-(2-羟基苯基)-benzothiazolato]锌(缩写：Zn(BTZ)₂)。此外，除金属配合物之外，可使用以下具有电子输运特性的材料：诸如2-(4-联苯基基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(缩写：PBD)或OXD-7等噁二唑衍生物；诸如TAZ或3-(4-叔丁基苯基)-4-(4-乙苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)等三唑衍生物；以及诸如红菲绕啉(缩写：BPhen)或BCP等菲咯啉衍生物。

作为电子注入材料，可使用上述电子输运材料。另外，通常使用诸如氟化钙、氟化锂或氟化铯等金属卤化物以及诸如氧化锂等碱金属氧化物。此外，诸如乙酰丙酮锂(缩写：Li(acac))或8-羟基喹啉锂(缩写：Liq)等碱金属配合物也是有效的。

作为发光材料，除上述诸如Alq₃、Almq、BeBq、BAlq、Zn(BOX)₂、或Zn(BTZ)₂等金属配合物之外，各种荧光颜料是有效的。作为荧光颜料，存在发蓝光的4，4′-二(2，2′-二苯基-乙烯基)-联苯、发橙红光的4-(二氰基亚甲基)-2-甲基-6-(p-二甲基氨基苯乙烯基)-4H-吡喃等。另外，也可使用三重态发光材料，它们主要是具有铂或铱作为中心金属的配合物。作为三重态发光材料，已知有以下材料：三(2-苯基吡啶)铱、二(2-(4′-tryl)吡啶-N，C²′)乙酰丙酮铱(缩写：acacIr(tpy)₂”)、2，3，7，8，12，13，17，18-八乙基-21H，23H卟啉-铂等。

通过组合具有相应功能的上述材料，可制造高度可靠的发光元件。

另外，可使用具有按与图68所示的顺序相反的顺序层叠的层的发光元件。即这样一种结构，其中衬底6801、阴极6808、由电子注入材料制成的电子注入层6807、由电子输运材料制成的电子输运层6806、发光层6805、由空穴输运材料制成的空穴输运层6804、由空穴注入材料制成的空穴注入层6803和阳极6802依次层叠。

为萃取从发光元件发出的光，要求阳极和阴极中的至少一个是透明的。在衬底上形成TFT和发光元件。作为发光元件的结构，存在通过衬底的相对侧萃取光的上发光结构(top-emission structure)、通过衬底侧来萃取光的下发光结构(bottom-emission structure)以及通过衬底侧和其相对侧两者来萃取光的双发光结构(dual-emission structure)。本发明的像素布局可应用于具有上述发光结构中的任一种的发光元件。

将参考图69A描述具有上发光结构的发光元件。

在衬底6900上形成驱动晶体管6901，并且与驱动晶体管6901的源电极相接触地形成第一电极6902。在其上形成含有有机化合物的层6903和第二电极6904。

注意，第一电极6902是发光元件的阳极，而第二电极6904是发光元件的阴极。即，发光元件对应于含有有机化合物的层6903夹在第一电极6902和第二电极6904之间的区域。

作为担当阳极的第一电极6902的材料，理想地使用具有高功函数的材料。例如，第一电极6902可通过使用诸如氮化钛膜、铬膜、钨膜、Zn膜或Pt膜等单层膜；氮化钛膜和含有铝作为其主要成分的膜的叠层；氮化钛膜、含有铝作为其主要成分的膜、以及氮化钛膜的三层结构；等来形成。注意，当第一电极6902被形成为具有叠层结构时，可获得作为引线的低电阻，可形成卓越的欧姆接触，并且第一电极6902还可担当阳极。通过使用反光金属膜，可形成不透光的阳极。

作为担当阴极的第二电极6904的材料，较佳地使用由具有低功函数的材料(Al、Ag、Li或Ca，或诸如MgAg、MgIn、AlLi、CaF₂或氮化钙等其合金)制成的金属薄膜和透明导电膜(氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(Zno)等)的叠层。通过以此方式使用金属薄膜和透明导电膜，可形成能透光的阴极。

由此，可如图69A中的箭头所示的通过上表面来萃取从发光元件发出的光。即，在对图67A和67B所示的显示面板使用这一发光元件的情况下，光发射到密封衬底6704的一侧。因此，当对显示装置使用具有上发光结构的发光元件时，对密封衬底6704使用透光衬底。

另外，在设置了光学膜的情况下，该光学膜可被设置在密封衬底6704上。

注意，第一电极6902也可通过使用诸如MgAg、MgIn或AlLi等具有低功函数的材料制成的金属膜来形成，以担当阴极。在这一情况下，第二电极6904可通过使用诸如氧化铟锡(ITO)膜或氧化铟锌(IZO)膜等透明导电膜来形成。因此，该结构可提高可穿过上表面发射的光的透射比。

接着，将参考图69B描述具有下发光结构的发光元件。由于除发光结构之外的其它全部结构都与图69A的相同，因此在图69A和69B中使用相同的参考标号。

作为担当阳极的第一电极5902的材料，理想地使用具有高功函数的材料。例如，第一电极6902可通过使用诸如氧化铟锡(ITO)膜或氧化铟锌(IZO)膜等透明导电膜来形成。通过使用具有透光性的透明导电膜，可形成能透光的阳极。

作为担当阴极的第二电极6904的材料，可使用由具有低功函数的材料(Al、Ag、Li或Ca，或诸如MgAg、MgIn、AlLi、CaF₂或氮化钙等其合金)制成的金属膜。通过以此方式使用反光金属膜，可形成不透光的阴极。

由此，可如图69B中的箭头所示的那样通过下表面萃取发光元件发出的光。即，在对图67A和67B所示的显示面板使用这一发光元件的情况下，朝着衬底6710的一侧发光。由此，当对显示装置使用具有下发光结构的发光元件时，使用透光衬底作为衬底6710。

另外，在设置光学膜的情况下，可将光学膜设置在衬底6710上。

接着，将参考图69C描述具有双发光结构的发光元件。由于除发光结构之外的其它全部结构都与图69A的相同，因此将在图69A和图69C中使用相同的参考标号。

作为担当阳极的第一电极6902的材料，理想地使用具有高功函数的材料。例如，第一电极6902可通过使用诸如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜等透明导电膜来形成。通过使用透光导电膜，可形成能透光的阳极。

作为担当阴极的第二电极6904的材料，较佳的是使用由具有低功函数的材料(Al、Ag、Li或Ca，或诸如MgAg、MgIn、AlLi、CaF₂或氮化钙等其合金)制成的金属薄膜和透明导电膜(ITO：氧化铟锡、氧化铟和氧化锌的合金(In₂O₃-ZnO)、氧化锌(ZnO)等)的叠层。通过以此方式使用具有透光性的金属薄膜和透明导电膜，可形成能透光的阴极。

由此，可如图69C中的箭头所示的那样通过两个表面来萃取发光元件发出的光。即，在对图67A和67B所示的显示面板使用这一发光元件的情况下，朝着衬底6710和密封衬底6704的两侧发光。由此，当对显示装置使用具有双发光结构的发光元件时，衬底6710和密封衬底6704两者都是通过使用透光衬底来形成的。

另外，在设置光学膜的情况下，可将光学膜分别设置在衬底6710和密封衬底6704上。

此外，本发明可应用于通过使用发白光的元件和滤色片来进行全色显示的显示装置。

如图70所示，在衬底7000上形成基膜7002，在基膜7002上形成驱动晶体管7001，且与驱动晶体管7001的源电极相接触地形成第一电极7003。另外，在其上形成含有有机化合物的层7004和第二电极7005。

注意，第一电极7003是发光元件的阳极，而第二电极7005是发光元件的阴极。即，发光元件对应于其中含有有机化合物的层7004夹在第一电极7003和第二电极7005之间的区域。采用图70所示的结构，获得了白光发射。在发光元件之上设置了红滤色片7006R、绿滤色片7006G和蓝滤色片7006B，由此可进行全色显示。另外，设置了黑底(black matrix)(也称为“BM”)7007来隔离这些滤色片。

上述发光元件的结构可组合使用，并且可适当地应用于本发明的显示装置。注意，以上所描述的显示面板和发光元件的结构仅是说明性的，且由此本发明可应用于具有其它结构的显示装置。

接着，将描述显示面板的像素部分的部分横截面。

首先，将参考图71A、71B、72A、72B、73A和73B对使用多晶硅(p-Si:H)膜作为晶体管的半导体层的情况进行描述。

此处，通过例如用已知的膜沉积法在衬底上形成非晶硅(a-Si)膜而获得半导体层。注意，半导体膜不限于非晶硅膜，并且可使用具有非晶结构的任何半导体膜(包括微晶半导体膜)。此外，可使用诸如非晶硅锗膜等具有非晶结构的复合半导体膜。

然后，通过激光结晶、利用RTA或退火炉的热结晶、利用促进结晶的金属元素的热结晶等来使非晶硅膜结晶。无需说，这些结晶可组合进行。

作为上述结晶的结果，在非晶半导体膜的一部分中形成结晶区。

接着，对具有局部提高的结晶度的结晶半导体膜形成图案为期望的图形，并且用结晶区来形成岛形半导体膜。该半导体膜用作晶体管的半导体层。

如图71A所示，在衬底7101上形成基膜7102，并且在其上形成半导体层。半导体层包括担当驱动晶体管7118的源极或漏极区的沟道形成区7103、LDD区7104以及杂质区7105。半导体层还包括联合担当电容器7119的下电极的沟道形成区7106、LDD区7107和杂质区7108。注意，可对沟道形成区7103和沟道形成区7106进行沟道掺杂。

作为衬底，可使用玻璃衬底、石英衬底、陶瓷衬底等。作为基膜7102，可使用氮化铝(AlN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层，或其叠层。

栅电极7110和电容器7119的上电极7111形成于半导体层上，且栅绝缘膜7109夹在这两者之间。

形成第一层间绝缘膜7112以覆盖驱动晶体管7118和电容器7119。然后，在第一层间绝缘膜7112上形成引线7113，以使引线7113通过接触孔与杂质区7105接触。与引线7113相接触地形成像素电极7114，并且形成绝缘体7115以覆盖像素电极7114和引线7113的边缘。此处，用正型光敏丙烯酸树脂膜来形成像素电极7114。然后，在像素电极7114上形成含有有机化合物的层7116和对置电极7117。由此，在其中含有有机化合物的层7116夹在像素电极7114和对置电极7117之间的区域中形成发光元件7120。

另外，如图71B所示，可通过将形成电容器7119的下电极的一部分的LDD区延伸到内侧来提供与电容器7119的上电极7111的一部分重叠的区域7121。注意，与图71A中共同的部分用相同的参考标号来表示，且省略其描述。

另外，如图72A所示，可提供第二上电极7122，它在与同驱动晶体管7118的杂质区7105有接触的引线7113相同的层中形成。注意，与图71A共同的部分用相同的参考标号来表示，且由此省略其描述。另外，由于第二上电极7122与杂质区7108有接触，因此具有其中栅绝缘膜7109夹在上电极7111和沟道形成区7106之间的结构的第一电容器，以及具有其中层间绝缘膜7112夹在上电极7111和第二上电极7122之间的结构的第二电容器并联连接，从而获得具有第一电容器和第二电容器的电容器7123。由于电容器7123具有第一电容器和第二电容器的总电容，因此可在小面积中形成具有高电容的电容器。即，可通过使用这一电容器作为本发明的像素构造中的电容器来进一步增大孔径比。

或者，可采用图72B所示的电容器的结构。在衬底7201上形成基膜7202，并且在其上形成半导体层。半导体层包括担当驱动晶体管7218的源极或漏极的沟道形成区7203、LDD区7204和杂质区7205。注意，可对沟道形成区7203进行沟道掺杂。

作为衬底，可使用玻璃衬底、石英衬底、陶瓷衬底等。作为基膜7202，可使用氮化铝(AlN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层，或其叠层。

在半导体层上形成栅电极7207和第一电极7208，且栅绝缘膜7206夹在这两者之间。

形成第一层间绝缘膜7209以覆盖驱动晶体管7218和第一电极7208。然后，在第一层间绝缘膜7209上形成引线7210，以使引线7210通过接触孔与杂质区7205接触。另外，在与引线7210的同一层中且用与其相同的材料形成第二电极7211。

此外，形成第二层间绝缘膜7212以覆盖引线7210和第二电极7211。然后，在第二层间绝缘膜7212上形成像素电极7213，以使像素7213通过接触孔与引线7210接触。在与像素电极7213同一层中且用与其相同的材料形成第三电极7214。因此，用第一电极7208、第二电极7211和第三电极7214形成电容器7219。注意，参考标号7215是第三层间绝缘膜。

在像素电极7213上形成含有有机化合物的层7216和对置电极7217。由此，在其中含有有机化合物的层7216夹在像素电极7213和对置电极7217之间的区域中形成发光元件7220。

如上所述，可给出图71A、71B、72A和72B中所示的每一结构作为使用结晶半导体膜作为半导体层的晶体管的示例性结构。注意，具有图71A、71B、72A和72B所示的结构的晶体管是具有上栅极结构的晶体管的示例。即，LDD区可被形成为与栅电极重叠或不重叠，并且LDD区的一部分也可被形成为与栅电极重叠。此外，栅电极可具有锥形，且LDD区可用自对准的方式被设置在栅电极的锥形部分之下。另外，栅电极的数量不限于二，且可采用具有三个或更多栅电极的多栅极结构，或者也可采用单栅极结构。

通过使用结晶半导体膜作为本发明的像素中包括的晶体管的半导体层(例如，沟道形成区、源极区和漏极区等)，易于在与像素部分相同的衬底上形成扫描线驱动电路和信号线驱动电路。另外，可如图67A和67B的显示面板所示采用其中信号线驱动电路的一部分形成于与像素部分相同的衬底上，而该电路的另一部分形成于要通过COG接合等安装在衬底上的IC芯片中的结构。采用该结构，可降低制造成本。

作为使用多晶硅(p-Si:H)作为半导体层的晶体管的结构，也可采用其中栅电极形成于衬底和半导体层之间的结构，即具有其中栅电极位于半导体层之下的下栅极结构的晶体管。图73A和73B示出了使用具有下栅极结构的晶体管的显示面板的像素部分的部分横截面。

如图73A所示，在衬底7301上形成基膜7302。然后，在基膜7302上形成栅电极7303。在与栅电极7303同一层中并用与其相同的材料形成第一电极7304。作为栅电极7303的材料，可使用掺杂了磷的多晶硅。不仅可使用多晶硅，而且还可使用作为金属和硅的化合物的硅化物。

形成栅绝缘膜7305以覆盖栅电极7303和第一电极7304。栅绝缘膜7305是通过使用氧化硅膜、氮化硅膜等来形成的。

在栅绝缘膜7305上形成半导体层。半导体层包括担当驱动晶体管7322的源极或漏极区的沟道形成区7306、LDD区7307和杂质区7308。半导体层还包括联合担当电容器7323的第二电极的沟道形成区7309、LDD区7310和杂质区7311。注意，可对沟道形成区7306和沟道形成区7309进行沟道掺杂。

作为衬底，可使用玻璃衬底、石英衬底、陶瓷衬底等。作为基膜7202，可使用氮化铝(AlN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层，或其叠层。

形成第一层间绝缘膜7312以覆盖半导体层。然后，在第一层间绝缘膜7312上形成引线7313，以使引线7313通过接触孔与杂质区7308接触。在与引线7313同一层中并用与其相同的材料形成第三电极7314。用第一电极7304、第二电极和第三电极7314形成电容器7323。

另外，在第一层间绝缘膜7312中形成开口7315。形成第二层间绝缘膜7316以覆盖驱动晶体管7322、电容器7323和开口7315。然后，在第二层间绝缘膜7316上形成像素电极7317，以使像素电极7317填充接触孔。然后，形成绝缘体7318以覆盖像素电极7317的边缘。例如，可使用正型光敏丙烯酸树脂膜作为绝缘体7318。随后，在像素电极7317上形成含有有机化合物的层7319和对置电极7320。由此，在其中含有有机化合物的层7319夹在像素电极7317和对置电极7320之间的区域中形成发光元件7321。开口7315位于发光元件7321之下。即，在从衬底一侧萃取从发光元件7321发出的光的情况下，由于设置了开口7315，可提高透光率。

此外，在图73A中，在与像素电极7317同一层中且用与其相同的材料形成第四电极7324，以获得图73B所示的结构。在这一情况下，可用第一电极7304、第二电极、第三电极7314和第四电极7324来形成电容器7325。

接着，将对使用非晶硅(a-Si:H)膜作为晶体管的半导体层的情况进行描述。将参考图43A、43B、44A、44B、45A和45B进行描述。

图43A示出了使用非晶硅作为半导体层的上栅极晶体管的横截面。如图43A所示，在衬底4301上形成基膜4302。此外，在基膜4302上形成像素电极4303。另外，在与像素电极4303同一层中且用与其相同的材料形成第一电极4304。

作为衬底，可使用玻璃衬底、石英衬底、陶瓷衬底等。作为基膜4302，可使用氮化铝(AlN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层，或其叠层。

在基膜4302上形成引线4305和引线4306，并且用引线4305覆盖像素电极4303的边缘。在引线4305和4306上分别形成具有n型导电性的半导体层4307和4308。另外，在基膜4302上、引线4305和引线4306之间形成半导体层4309，且延伸半导体层4309的一部分以覆盖n型半导体层4307和4308。注意，该半导体层是用诸如非晶硅(a-Si:H)等非晶半导体膜或多晶半导体(μ-Si:H)膜来形成的。然后，在半导体层4309上形成栅绝缘膜4310，并且在第一电极4304上，在与栅绝缘膜4310同一层中并用与其相同的材料形成绝缘膜4311。注意，栅绝缘膜4310是使用氧化硅膜、氮化硅膜等来形成的。

在栅绝缘膜4310上形成栅电极4312。另外，在第一电极4304上，在与栅电极4312同一层中且用与其相同的材料形成第二电极4313，且绝缘膜4311夹在这两者之间。在其中绝缘膜4311夹在第一电极4304和第二电极4313之间的区域中形成电容器4319。形成层间绝缘膜4313以覆盖像素电极4303、驱动晶体管4318和电容器4319的边缘。

在层间绝缘膜4314和位于层间绝缘膜4314的开口中的像素电极4303上形成含有有机化合物的层4315和对置电极4316。由此，在其中含有有机化合物的层4315夹在像素电极4303和对置电极4316之间的区域中形成发光元件4317。

图43A所示的第一电极4304可被形成为与图43B中所示的第一电极4320类似。第一电极4320是在与引线4305和4306同一层中且用与其相同的材料形成的。

图44A和44B示出了具有使用非晶硅作为半导体层的下栅极晶体管的显示装置的面板的部分横截面。

在衬底4401上形成栅电极4403。另外，在与栅电极4403同一层中并用与其相同的材料形成第一电极4404。作为栅电极4403的材料，可使用掺杂了磷的多晶硅。不仅可使用多晶硅，而且还可使用作为金属和硅的化合物的硅化物。作为衬底4401，可使用玻璃衬底、石英衬底、陶瓷衬底等。

然后，形成栅绝缘膜4405以覆盖栅电极4403和第一电极4404。栅绝缘膜4405是通过使用氧化硅膜、氮化硅膜等来形成的。

在栅绝缘膜4405上形成半导体层4406。另外，在与半导体层4406同一层中并用与其相同的材料形成半导体层4407。

在半导体层4406上形成具有n型导电性的n型半导体层4408和4409，并且在半导体层4407上形成n型半导体层4410。

在n型半导体层4408和4409上分别形成引线4411和4412，并且在n型半导体层4410上，在与引线4411和4412同一层中并用与其相同的材料形成导电层4413。

由此，用半导体层4407、n型半导体层4410和导电层4413形成第二电极、注意，电容器4420被形成为具有其中栅绝缘膜4405夹在第二电极和第一电极4404之间的结构。

延伸引线4411的边缘之一，并将像素电极4414形成为与引线4411的延伸部分接触。

另外，形成绝缘体4415以覆盖像素电极4414、驱动晶体管4419和电容器4420的边缘。

然后，在像素电极4414和绝缘体4415上形成含有有机化合物的层4416和对置电极4417。由此，在其中含有有机化合物的层4416夹在像素电极4414和对置电极4417之间的区域中形成发光元件4418。

担当电容器的第二电极的一部分的半导体层4407和n型半导体层4410不是必需的。即，仅用导电层4413形成第二电极，以使电容器具有其中栅绝缘膜夹在第一电极4404和导电层4413之间的结构。

注意，可在形成图44A中的引线4411之前形成像素电极4414，从而获得图44B所示的电容器4422，它具有其中栅绝缘膜4405夹在由像素电极4414形成的第二电极4421和第一电极4404之间的结构。

尽管图44A和44B示出了反相交错的沟道蚀刻晶体管，但是也可使用沟道保护晶体管。以下将参考图45A和45B对沟道保护晶体管进行描述。

图45A所示的沟道保护晶体管与图44A所示的沟道蚀刻驱动晶体管4419的不同之处在于担当蚀刻掩模的绝缘体4501被设置在半导体层4406中的沟道形成区之上。除该处之外的其它共同部分用相同的参考标号来表示。

类似地，图45B所示的沟道保护晶体管与图44B所示的沟道蚀刻驱动晶体管4419的不同之处在于担当蚀刻掩模的绝缘体4501被设置在半导体层4406中的沟道形成区之上。除该处之外的其它共同部分用相同的参考标号来表示。

通过使用非晶半导体膜作为本发明的像素中包括的晶体管的半导体层(例如，沟道形成区、源极区、漏极区等)，可降低制造成本。

注意，可适用于本发明的像素构造的晶体管和电容器的结构不限于上述晶体管和电容器的结构，并且可使用各种晶体管和电容器结构。

还要注意，本实施方式可以与实施方式1到7中的任一个自由组合。即，在根据本实施方式的显示装置中，流入发光元件的电流是独立于晶体管的阈电压来确定的；因此，可补偿晶体管阈电压的变化。因此，可减小发光元件的亮度变化，这进而可提高图像质量。

[实施方式9]

在本实施方式中，将对用于使用等离子处理来制造显示装置的方法进行描述，作为用于制造例如包括晶体管的显示装置的一种方法。

图46A到46C示出了包括晶体管的显示装置的示例性结构。注意，图46B对应于沿图46A中的线a-b所取的横截面，且图46C对应于沿图46A中的线c-d所取的横截面。

图46A到图46C所示的显示装置包括设置在衬底4601之上的半导体膜4603a和4603b(绝缘膜4602夹在这两者之间)、分别设置在半导体膜4603a和4603b之上的栅电极4605(栅绝缘膜4604夹在这两者之间)、被设置以覆盖栅电极4605的绝缘膜4606和4607、以及设置在绝缘膜4607之上以电连接到半导体膜6403a和4603b的源极区或漏极区的导电膜4608。尽管图46A到46C示出了提供使用半导体膜4603a的一部分作为沟道区的n沟道晶体管4610a，以及使用半导体膜4603b的一部分作为沟道区的p沟道晶体管4610b的情况，但是本发明不限于这一结构。例如，尽管在图46A到46C中对n沟道晶体管4610a设置了LDD(轻掺杂漏极)区，而未对p沟道晶体管4610b设置LDD区，但是可使用对两个晶体管都设置了LDD区的结构或对两个晶体管都不设置LDD区的结构。

在本实施方式中，图46A到46C所示的显示装置是通过氧化或氮化半导体膜或绝缘膜，即通过对衬底4601、绝缘膜4602、半导体膜4603a和4603b、栅绝缘膜4604、绝缘膜4606和绝缘膜4607中的至少一层进行等离子体氧化或氮化处理来制造的。以此方式，通过用等离子体处理来氧化或氮化半导体膜或绝缘膜，可修正半导体膜或绝缘膜的表面，由此与通过CVD或溅射形成的绝缘膜相比，可获得更致密的绝缘膜。因此，可抑制诸如针孔等缺陷，且由此可改善显示装置的特性等。

在本实施方式中，将参考附图对通过用等离子体处理氧化或氮化图46A到46C所示的半导体膜4603a和4603b或栅绝缘膜4604来制造显示装置的方法进行描述。

首先，示出了设置在衬底之上的岛形半导体膜被形成为具有约90度的边缘的情况。

首先，在衬底4601上形成具有岛形的半导体膜4603a和4603b(图47A)。岛形半导体膜4603a和4603b可通过用已知方法(例如，溅射、LPCVD、等离子CVD等)，利用含有硅(Si)作为主要成分的材料(例如，Si_xGe_1-x等)，在事先形成于衬底4601上的绝缘膜4602上形成非晶半导体膜，然后对该非晶半导体膜结晶，并且进一步选择性地蚀刻半导体膜来获得。注意，可通过诸如激光结晶、利用RTA或退火炉的热结晶、或利用促进结晶的金属元素的热结晶、或组合它们的方法等已知的结晶方法来进行非晶半导体膜的结晶。注意，在图47中，岛形半导体膜4603a和4603b各自被形成为具有约90度(θ＝85到100度)的边缘。

接着，通过等离子体处理来氧化或氮化半导体膜4603a和4603b以分别在半导体膜4603a和4603b的表面上形成绝缘膜(氧化膜或氮化膜)4621a和4621b(图47B)。例如，当对半导体膜4603a和4603b使用Si时，形成氧化硅(SiO_x)或氮化硅(SiN_x)作为绝缘膜4621a和4621b。此外，在通过等离子体处理氧化之后，半导体膜4603a和4603b可再次经受等离子体处理以被氮化。在这一情况下，首先在半导体膜4603a和4603b上形成氧化硅(SiO_x)，然后在氧化硅的表面上形成氧氮化硅(SiN_xO_y)(x＞y)。注意，在通过等离子体处理氧化半导体膜的情况下，在氧气氛(例如，含有氧气(O₂)和稀有气体(He、Ne、Ar、Kr和Xe中的至少一种)的气氛，含有氧气、氢气(H₂)和稀有气体的气氛，或含有一氧化二氮和稀有气体的气氛)中进行等离子体处理。同时，在通过等离子体处理氮化半导体膜的情况下，在氮气氛(例如，含有氮气(N₂)和稀有气体(He、Ne、Ar、Kr和Xe中的至少一种)的气氛，含有氮气、氢气和稀有气体的气氛，或含有NH₃和稀有气体的气氛)中进行等离子体处理。作为稀有气体，例如可使用Ar。或者，可使用Ar和Kr的混合气体。因此，绝缘膜4621a和4621b含有等离子体处理中所使用的稀有气体(He、Ne、Ar、Kr和Xe中的至少一种)，并且在使用Ar的情况下，绝缘膜4621a和4621b含有Ar。

在含有上述气体的气氛中，以及等离子体电子密度范围在1×10¹¹到1×10¹³cm^-3，且等离子体电子温度范围在0.5到1.5eV的条件下进行等离子体处理。由于等离子体电子密度较高且衬底4601上形成的处理对象(此处为半导体膜4603a和4603b)附近的电子温度较低，因此可防止对处理对象而引起的等离子体损伤。另外，由于等离子体电子密度高达1×10¹¹cm^-3或更高，通过利用等离子体处理氧化或氮化处理对象而形成的氧化膜或氮化膜与通过CVD、溅射等形成的膜相比，在其均匀厚度等以及致密方面是有利的。此外，由于等离子体电子温度低至1eV，因此与常规的等离子体处理或热氧化相比，可在更低的温度处进行氧化或氮化处理。例如，即使在以比玻璃衬底的应变点低100度或更多的温度下进行等离子体处理，也能充分地进行氧化或氮化。注意，作为用于产生等离子体的频率，可使用诸如微波(2.45GHz)等高频。还要注意，除非另外指明，否则等离子体处理是用上述条件来进行的。

接着，形成栅绝缘膜4604以覆盖绝缘膜4621a和4621b(图47C)。栅绝缘膜4604可通过已知的方法(例如，溅射、LPCVD、等离子CVD等)来形成，以具有诸如氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)(x＞y)或氧氮化硅(SiN_xO_y)(x＞y)等含有氧气或氮气的绝缘膜的单层或叠层结构。例如，当对半导体膜4603a和4603b使用Si，且通过等离子体处理来氧化Si以在半导体膜4603a和4603b的表面上形成作为绝缘膜4621a和4621b的氧化硅时，在绝缘膜4621a和4621b上形成作为栅绝缘膜的氧化硅(SiO_x)。另外，参考图47B，如果通过用等离子体处理来氧化或氮化半导体膜4603a和4603b所形成的绝缘膜4621a和4621b足够厚，则可将绝缘膜4621a和4621b用作栅绝缘膜。

接着，通过在栅绝缘膜4604上形成栅电极4605等，可制造分别使用岛形半导体膜4603a和4603b作为沟道区的具有n沟道晶体管4610a和p沟道晶体管4610b的半导体器件。

以此方式，通过在半导体膜4603a和4603b上设置栅绝缘膜4604之前用等离子体处理氧化或氮化半导体膜4603a和4603b的表面，可防止栅电极和半导体膜之间的短路等，否则这些问题会由于沟道区与栅绝缘膜4604在边缘4651a和4651b处的覆盖缺陷而引起。即，如果岛形半导体膜的每一个都具有角度约为90度(θ＝85到100度)的边缘，存在当通过CVD、溅射等形成栅绝缘膜以覆盖半导体膜时会引起因栅绝缘膜在半导体膜的边缘处断裂等导致的覆盖缺陷的问题。然而，这一覆盖缺陷等可通过事先用等离子体处理氧化或氮化半导体膜的表面来防止。

或者，参考图47C，可在形成栅绝缘膜4604之后通过进行等离子体处理来氧化或氮化栅绝缘膜4604。在这一情况下，通过用等离子体处理氧化或氮化被形成为覆盖半导体膜4603a和4603b的栅绝缘膜4604(图48B)，在栅绝缘膜4604的表面上形成绝缘膜(氧化或氮化膜)4623。等离子体处理可用与图47B中相似的条件来进行。另外，绝缘膜4623含有等离子体处理中所使用的稀有气体，且例如，如果使用Ar来进行等离子体处理，则它含有Ar。

或者，参考图48B，在通过在氧气氛中进行等离子体处理氧化栅绝缘膜4604之后，栅绝缘膜4604可在氮气氛中再次经受等离子体处理以被氮化。在这一情况下，首先在半导体膜4603a和4603b上形成氧化硅(SiO_x)或氮氧化硅(SiO_xN_y)(x＞y)，然后与栅电极4605相接触地形成氧氮化硅(SiN_xO_y)(x＞y)。之后，通过在绝缘膜4623上形成栅电极4605等，可制造具有分别使用岛形半导体膜4603a和4603b的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件(图48C)。以此方式，通过用等离子体处理来氧化或氮化栅绝缘膜的表面，可修正栅绝缘膜的表面以形成致密膜。通过等离子体处理得到的绝缘膜是致密的，且与通过CVD或溅射形成绝缘膜相比，几乎没有诸如针孔等缺陷。因此，可改善晶体管的特性。

尽管图48A示出了通过事先对半导体膜4603a和4603b进行等离子体处理来氧化或氮化半导体膜4603a和4603b的表面的情况，但是可采用另一种方法，以使不对半导体膜4603a和4603b进行等离子体处理，而是在形成栅绝缘膜4604之后进行等离子体处理。以此方式，通过在形成栅电极之前进行等离子体处理，即使由于诸如栅绝缘膜在半导体膜的边缘处断裂等覆盖缺陷而使半导体膜暴露，也可氧化或氮化半导体膜；因此可防止栅电极和半导体膜之间的短路等，否则这些问题会由于半导体膜与栅绝缘膜在边缘处的覆盖缺陷而引起。

以此方式，通过用等离子体处理氧化或氮化半导体膜或栅绝缘膜，即使岛形半导体膜被形成为具有角度约为90度的边缘，也可防止栅电极和半导体膜之间的短路等，这些问题否则会由于半导体膜与栅绝缘膜在边缘处的覆盖缺陷而引起。

接着，示出了对形成于衬底上的岛形半导体膜设置锥形边缘(θ＝35到85度)的情况。

首先，在衬底4601上形成岛形半导体膜4603a和4603b(图49A)。岛形半导体膜4603a和4603b可通过用溅射、LPCVD、等离子CVD等，利用含有硅(Si)主要成分的材料，在事先形成于衬底4601上的绝缘膜4602上形成非晶半导体膜，然后通过诸如激光结晶、利用RTA或退火炉的热结晶、或利用促进结晶的金属元素的热结晶等已知的结晶方法来使非晶半导体膜结晶，再选择性地蚀刻半导体膜来获得。注意，在图49A中，岛形半导体膜被形成为具有锥形边缘(θ＝30到85度)。

接着，形成栅绝缘膜4604以覆盖半导体膜4603a和4603b(图49B)。栅绝缘膜4604可通过诸如溅射、LPCVD或等离子体CVD等已知方法，被形成为具有诸如氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)(x＞y)或氧氮化硅(SiN_xO_y)(x＞y)等含有氧气或氮气的绝缘膜的单层结构或多层结构。

接着，通过用等离子体处理氧化或氮化栅绝缘膜4604，在栅绝缘膜4604的表面上形成绝缘膜(氧化或氮化膜)4624(图49C)。可用上述条件进行等离子体处理。例如，如果使用氧化硅(SiO_x)或氮氧化硅(SiO_xN_y)(x＞y)作为栅绝缘膜4604，则通过在氧气氛中进行等离子体处理来氧化栅绝缘膜4604，由此与通过CVD、溅射等形成的栅绝缘膜相比，可在栅绝缘膜的表面上形成几乎没有诸如针孔等缺陷的致密膜。另一方面，如果栅绝缘膜4604是通过在氮气氛下进行等离子体处理来氮化的，则可在栅绝缘膜4604的表面上设置氧氮化硅膜(SiN_xO_y)(x＞y)作为绝缘膜4624。或者，在通过在氧气氛中进行等离子体处理氧化栅绝缘膜4604之后，栅绝缘膜4604可在氮气氛中再次经受等离子体处理以被氮化。另外，栅绝缘膜4624含有在等离子体处理中使用的稀有气体，且例如，如果在等离子体处理中使用了Ar，则它含有Ar。

接着，通过在栅绝缘膜4604上形成栅电极4605等，可制造具有分别使用岛形半导体膜4603a和4603b作为沟道区的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件。

以此方式，通过对栅绝缘膜进行等离子体处理，可在栅绝缘膜的表面上设置由氧化物或氮化物膜制成的绝缘膜，由此可修正栅绝缘膜的表面。由于通过用等离子体处理来氧化或氮化而获得的绝缘膜是致密的，且与通过CVD或溅射形成的栅绝缘膜相比几乎没有诸如针孔等缺陷，因此可改善晶体管的特性。另外，尽管可通过将半导体膜形成为具有锥形边缘来防止否则会由于半导体膜与栅绝缘膜在边缘处的覆盖缺陷引起的栅电极和半导体膜之间的短路等，但通过在形成栅绝缘膜之后进行等离子体处理，甚至可更有效地防止栅电极和半导体膜之间的短路等。

接着，将参考附图对与图49A到49D不同的半导体器件的制造方法进行描述。具体地，示出了对半导体膜的锥形边缘选择性地进行等离子体处理的情况。

首先，在衬底4601上形成岛形半导体膜4603a和4603b(图50A)。可通过用已知方法(例如，溅射、LPCVD、等离子CVD等)，利用含有硅(Si)作为主要成分的材料(例如，Si_xGe_1-x等)，在事先形成于衬底4601上的绝缘膜4602上形成非晶半导体膜，并使该非晶半导体膜结晶，再通过利用抗蚀剂4625a和4625b作为掩模来选择性地蚀刻半导体膜来获得岛形半导体膜4603a和4603b。注意，非晶半导体膜的结晶可通过诸如激光结晶、利用RTA或退火炉的热结晶、或利用促进结晶的金属元素的热结晶、或组合它们的方法等已知的结晶方法来进行。

接着，在去除用于蚀刻半导体膜的抗蚀剂4625a和4625b之前，通过等离子体处理选择性地氧化或氮化岛形半导体膜4603a和4603b的边缘，由此在半导体膜4603a和4603b的每一边缘上形成绝缘膜(氧化物或氮化物膜)4626(图50B)。等离子处理用上述条件进行。另外，绝缘膜4626含有在等离子体处理中使用的稀有气体。

接着，形成栅绝缘膜4604以覆盖半导体膜4603a和4603b(图50C)。栅绝缘膜4604可用与上述类似的方式来形成。

接着，通过在栅绝缘膜4604上形成栅电极4605等，可制造具有分别使用岛形半导体膜4603a和4603b的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件(图50D)。

如果对半导体膜4603a和4603b设置了锥形边缘，则在半导体膜4603a和4603b的部分中形成的沟道区的边缘4652a和4652b也是锥形的，由此，该部分中的半导体膜和栅绝缘膜的厚度不同于中心部分，这会对晶体管特性产生不利影响。由此，此处可通过在半导体膜的边缘上，即在沟道区的边缘上形成绝缘膜，通过用等离子体处理选择性地氧化或氮化沟道区的边缘来减小由于沟道区的边缘而对晶体管特性产生的不利影响。

尽管图50A到50D示出了仅用等离子体处理来氧化或氮化半导体膜4603a和4603b的边缘的示例，但是也可如图49C所示地用等离子体处理来氧化或氮化栅绝缘膜4604(图52A)。

接着，将参考附图对不同于上述制造方法的半导体器件的制造方法进行描述。具体地，示出了对具有锥形的半导体膜进行等离子体处理的情况。

首先，以类似于上述的方式在衬底4601上形成岛形半导体膜4603a和4603b(图51A)。

接着，通过等离子体处理氧化或氮化半导体膜4603a和4603b，由此在半导体膜4603a和4603b的表面上形成绝缘模(氧化物或氮化物膜)4627a和4627b(图50B)。等离子体处理可用上述条件来进行。例如，当对半导体膜4603a和4603b使用Si时，形成氧化硅(SiO_x)或氮化硅(SiN_x)作为绝缘膜4627a和4627b。另外，在通过等离子体处理氧化半导体模4603a和4603b之后，半导体膜4603a和4603b可再次经受等离子体处理以被氮化。在该情况下，首先在半导体膜4603a和4603b上形成氧化硅(SiO_x)或氮氧化硅(SiO_xN_y)(x＞y)，然后在氧化硅或氮氧化硅上形成氧氮化硅(SiN_xO_y)(x＞y)。因此，绝缘膜4627a和4627b含有等离子体处理中使用的稀有气体。注意，半导体膜4603a和4603b的边缘同时通过等离子体处理来氧化或氮化。

接着，形成栅绝缘膜4604以覆盖绝缘膜4627a和4627b(图51C)。栅绝缘膜4604可通过已知的方法(例如，溅射、LPCVD、等离子CVD等)被形成为具有诸如氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)(x＞y)或氧氮化硅(SiN_xO_y)(x＞y)等含有氧或氮的绝缘膜的单层结构或叠层结构。例如，当对半导体膜4603a和4603b使用Si，且通过等离子体处理氧化半导体膜4603a和4603b的表面以形成氧化硅作为绝缘膜4627a和4627b时，在绝缘膜4627a和4627b上形成氧化硅(SiO_x)作为栅绝缘膜。

接着，通过在栅绝缘膜4604上形成栅电极4605等，可制造具有分别使用岛形半导体膜4603a和4603b的n沟道晶体管4610a和p沟道晶体管4610b的半导体器件。

如果对半导体膜设置了锥形边缘，则在半导体膜的部分中形成的沟道区的边缘4653a和4653b也是锥形，这会对半导体元件的特性产生不利的影响。由此，可通过用等离子体处理氧化或氮化半导体膜来减小对半导体元件的不利影响，因为沟道区的边缘也可被相应地氧化或氮化。

尽管图51A到51D示出了其中仅通过等离子体处理来氧化或氮化半导体膜4603a和4603b的情况，但是也可如图49C中所示地通过等离子体处理来氧化或氮化栅绝缘膜4604(图52B)。在这一情况下，在氧气氛中通过等离子体处理氧化了栅绝缘膜4604之后，栅绝缘膜4604再次经受等离子体处理以被氮化。在这一情况下，首先在半导体膜4603a和4603b上形成氧化硅(SiO_x)或氮氧化硅(SiO_xN_y)(x＞y)，然后与栅电极4605相接触地形成氧氮化硅(SiN_xO_y)(x＞y)。

以此方式，通过用利用等离子体处理的氧化或氮化来修正半导体膜或绝缘膜的表面，可形成致密且高质量的绝缘膜。因此，即使在绝缘膜被形成得较薄时，也可防止诸如针孔等缺陷，由此可实现诸如晶体管等半导体元件的微制造和高性能。

尽管本实施方式示出了其中对图46B中的半导体膜4603a和4603b或栅绝缘膜4604进行等离子体处理以氧化或氮化半导体膜4603a和4603b或栅绝缘膜4604的示例，但是经受等离子体处理的层不限于这些。例如，可对衬底4601、绝缘膜4602、绝缘膜4606或绝缘膜4607进行等离子体处理。

注意，本实施方式可以与实施方式1到8中的任一个自由组合。即，在通过根据本实施方式的过程制造的显示装置中，可用低电压驱动晶体管，且由此可减小阈电压的变化。此外，由于流入发光元件的电流可独立于晶体管的阈电压来确定，因此可减小发光元件的亮度变化，这进而可提高图像质量。

[实施方式10]

在本实施方式中，将对照相铜版工艺进行描述，作为用于制造包括晶体管的显示装置的一种方法。

图53示出了包括晶体管、电容器和电阻器的显示装置的横截面结构。图53示出了n沟道晶体管5301和5302、电容器5304、电阻器5305以及p沟道晶体管5303。每一晶体管具有半导体层5405、绝缘层5408和栅电极5409。栅电极5409被形成为具有第一导电层5403和第二导电层5402的叠层结构。另外，图54A到54E是可结合图53来参考的图53所示的晶体管、电容器和电阻器的俯视图。

参考图53，n沟道晶体管5301在半导体层5405中的沟道区的相对两侧上具有杂质区5407(也称为轻掺杂漏极：LDD区)，它们用比形成用于与引线5404接触的源极和漏极的杂质区5406更低浓度的杂质来掺杂。在形成n沟道晶体管5301时，用磷作为提供n型导电性的杂质来掺杂杂质区5406和5407。形成LDD区以抑制热电子退化和短沟道效应。

如图54A所示，在n沟道晶体管5301的栅电极5409中，第一导电层5403被形成为比第二导电层5402更宽。在这一情况下，第一导电层5403被形成为比第二导电层5402更薄。第一导电层5403被形成为具有足以使用10到100kV的电场加速的离子个体能够通过的厚度。杂质区5407被形成为与栅电极5409的第一导电层5403重叠。即，形成与栅电极5409重叠的LDD区。在这一结构中，利用第二导电层5402作为掩模，通过用贯穿栅电极5409的第一导电层5403具有一种导电类型的杂质来掺杂半导体层5405，以自对准的方式形成杂质区5407。即，与栅电极重叠的LDD区是以自对准的方式来形成的。

再次参考图53，n沟道晶体管5302仅在半导体层5405的沟道区的一侧上具有杂质区5407，它用比杂质区5406更低浓度的杂质来掺杂。如图54B所示，在n沟道晶体管5302的栅电极5409中，第一导电层5403被形成为比第二导电层5402的一侧宽。在这一情况下，也利用第二导电层5402作为掩模，通过用贯穿第一导电层5403具有一种导电类型的杂质来掺杂半导体层5405，以自对准的方式形成LDD区。

可使用在沟道区的一侧上具有LDD区的晶体管，作为在源和漏电极之间仅施加正电压或负电压的晶体管。具体地，这一晶体管可应用于用来构造诸如倒相电路、NAND(与非)电路、NOR(或非)电路或锁存电路的逻辑门的晶体管，或用来构造诸如读出放大器、恒压生成电路或VCO等模拟电路的晶体管。

再次参考图53，通过用第一导电层5403和半导体层5405夹住绝缘层5408来形成电容器5304。用于形成电容器5304的半导体层5405包括杂质区5410和5411。杂质区5411是在半导体层5405中与第一导电层5403重叠的位置中形成的。杂质区5410形成与引线5404的接触。杂质区5411可通过用贯穿第一导电层5403且具有一种导电类型的杂质掺杂半导体层5405来形成；因此，在杂质区5410和5411中含有的具有一种导电类型的杂质的浓度可被控制为相同或不同。在任一情况下，由于电容器5304中的半导体层5405担当电极，因此通过向其添加具有一种导电类型的杂质较佳地减小半导体层5405电阻。此外，如图54C所示，第一导电层5403可通过利用第二半导体层5402作为辅助电极而完全用作一个电极。以此方式，通过形成其中第一导电层5403和第二导电层5402相结合的组合电极结构，可用自对准的方式形成电容器5304。

再次参考图53，电阻器5305是由第一导电层5403形成的。第一导电层5403被形成为具有30到150nm的厚度；因此，电阻器可通过适当地设置第一导电层5403的宽度或长度来形成。

电阻器可以用含有高浓度杂质元素的半导体层或薄金属层来形成。金属层是较佳的，因为其电阻值是由膜本身的厚度和品质来确定的，且由此具有较小的变化，而半导体层的电阻值是由膜的厚度和品质、杂质的浓度和活性率等来确定的。图54D示出了电阻器5405的俯视图。

再次参考图53，p沟道晶体管5303中的半导体层5305具有杂质区5412。该杂质区5412形成用于与引线5404接触的源极或漏极区。栅电极5409具有其中第一导电层5403和第二导电层5402彼此重叠的结构。p沟道晶体管5303是具有其中不设置LDD区的单漏极结构的晶体管。在形成p沟道晶体管5303时，用硼等作为提供p型导电性的杂质来掺杂杂质区5412。另一方面，如果用磷来掺杂杂质区5412，则也可形成具有单漏极结构的n沟道晶体管。图54E示出了p沟道晶体管5303的俯视图。

半导体层5405和栅绝缘层5408中的一个或两者可在微波激发、电子温度小于或等于2eV、离子能量小于或等于5eV且电子密度范围在1×10¹¹到1×10¹³cm^-3的条件下通过高密度等离子体处理来氧化或氮化。此时，通过在氧气氛(例如，O₂、N₂O等)或氮气氛(例如，N₂、NH₃等)中将衬底温度设为300到450℃来处理该层，可降低半导体层5405和栅绝缘层5408之间的界面的缺陷等级。通过对栅绝缘层5408进行这一处理，可使栅绝缘层5408致密。即，可抑制缺陷电荷的生成，并且可抑制晶体管的阈电压的波动。另外，在用小于或等于3V的电压驱动晶体管的情况下，通过上述等离子体处理氧化或氮化的绝缘层可用作栅绝缘层5408。同时，在用大于或等于3V的电压驱动晶体管的情况下，可通过将用上述等离子体处理形成于半导体层5405的表面上的绝缘层与用CVD(等离子CVD或热CVD)沉积的绝缘层组合来形成栅绝缘层5408。类似地，这一绝缘层也可用作电容器5304的介电层。在这一情况下，用等离子体处理形成的绝缘层是厚度为1到10nm的致密膜；因此，可形成具有高电容的电容器。

如参考图53和图54A到54E所描述的，可通过组合具有各种厚度的导电层来形成具有各种结构的元件。仅形成第一导电层的区域和形成第一导电层和第二导电层两者的区域可通过使用具有辅助图案的光掩模或光罩来形成，该辅助图案是由衍射光栅图案或半透射膜形成的，且具有降低光强度的功能。即，在光刻工艺中，在将光刻胶曝光时，要显影的抗蚀剂掩模的厚度通过控制光掩模能够透过的光的量来改变。在这一情况下，可通过对光掩模或光罩设置具有分辨率极限或比其更窄的狭缝来形成具有上述复杂形状的抗蚀剂。此外，由光刻胶材料形成的掩模图案可通过在显影之后以200℃烘培来变形。

通过使用具有由衍射光栅图案或半透射膜形成且具有降低光强度功能的辅助图案的光掩模或光罩，可连续地形成仅形成第一导电层的区域和层叠第一导电层和第二导电层的区域。如图54A所示，仅形成第一导电层的区域可选择性地形成于半导体层上。尽管这一区域在半导体层上起作用，但是它在其它区域(连接到栅电极的引线区)中是不需要的。采用这一光掩模或光罩，不在引线部分中形成仅形成第一导电层的区域；因此，可显著增大引线的密度。

在图53和图54A到54E中，使用诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属或含有这些金属作为主要成分的合金或化合物，第一导电层被形成为具有30到50nm的厚度，而使用诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)等高熔点金属或含有这些金属作为主要成分的合金或化合物，第二导电层被形成为具有300到600nm的厚度。例如，第一导电层和第二导电层用不同的导电材料形成，以使每一导电层的蚀刻率可在稍后要进行的蚀刻过程中改变。例如，可对第一导电层使用TaN，而对第二导电层使用钨膜。

本实施方式示出了各自具有不同电极结构的晶体管、电容器和电阻器可使用具有由衍射光栅图案或半透射膜形成且具有降低光强度功能的辅助图案的光掩模或光罩，通过同一图案形成过程来同时形成。因此，具有不同模式的元件可根据电路所需的特性来形成和集成，而不会增加制造步骤数量。

注意，本实施方式可与实施方式1到9中的任一个自由组合。即，在根据本实施方式的显示装置中，可根据电路所需的特性来形成具有不同模式的元件，而不增加制造步骤数量。此外，由于流入发光元件的电流可独立于晶体管的阈电压来确定，可减小发光元件的亮度变化，这进而可提高图像质量。

[实施方式11]

在本实施方式中，将参考图55A到57B对用于制造包括晶体管的显示装置的示例性掩模图案进行描述。

图55A所示的半导体层5510和5511较佳地用硅或含有硅作为主要成分的结晶半导体来形成。例如，可采用通过用激光退火等使硅膜结晶而获得的单晶硅、多晶硅。或者，可采用金属氧化物半导体、非晶硅或展示出半导体特性的有机半导体。

在任何情况下，在具有绝缘表面的衬底的整个表面或其一部分(具有比被定义为晶体管的半导体区的面积更大的面积的区域)上设置首先要形成的半导体层。然后，通过光刻技术在半导体层上形成掩模图案。通过使用掩模图案来蚀刻半导体层，形成各自具有特定岛形的半导体层5510和5511，它们包括晶体管的源极和漏极区以及沟道形成区。半导体层5510和5511是根据布局设计来确定的。

用于形成图55A所示的半导体层5510和5511的光掩模具有图55B所示的掩模图案5530。该掩模图案5530的形状取决于用于光刻工艺的抗蚀剂是正型还是负型而不同。在使用正型抗蚀剂的情况下，图55B所示的掩模图案5530被形成为光阻挡部分。掩模图案5530具有去除了多边形的顶点A的形状。另外，角B具有设置了多级过渡以形成直角的形状。

图55A所示的半导体层5510和5511反映了图55B所示的掩模图案5530的形状。在光刻处理中，可平移掩模图案5530以形成类似于原始掩模图案的图案，或者平移的图案具有比原始掩模图案更圆的角。即，半导体层5510和5511可被形成为具有比掩模部分5530有更圆且更平滑形状的角部分。

至少部分地含有氧化硅或氮化硅的绝缘层形成于半导体层5510和5511上。形成这一绝缘层的目的之一是形成栅绝缘层。然后，形成栅极引线5612、5613和5614以部分地与半导体层重叠，如图56A所示。栅极引线5612被形成为对应于半导体层5510。栅极引线5613被形成为对应于半导体层5510和5511。栅极引线5614被形成为对应于半导体层5510和5511。栅极引线是通过在绝缘层上沉积金属层或高导电半导体层，然后通过光刻技术在该层上印刷图案来形成的。

用于形成这一栅极引线的光掩模具有图56B所示的掩模图案5631。该掩模图案5631以使每一去除的角(直角三角形)具有小于或等于10μm的一条边，或具有长度为引线宽度的1/5到1/2的一条边的方式去除了其角。图56A所示的栅极引线5612、5613和5614反映了图56B所示的掩模图案5631的形状。尽管可平移掩模图案5631以形成类似于原始图案的图案，但平移的图案可被控制为具有比原始图案更圆的角。即，可形成比掩模图案5631具有更圆且更平滑形状的角部分。具体地，栅极引线5612、5613和5614的每一个可通过去除一些边以使每一被去除的角(直角三角形)具有小于或等于10μm的一条边，或具有长度为引线宽度的1/5到1/2的一条边而被形成为具有圆角。通过将投影部分形成为具有圆角，可在用等离子体进行干法蚀刻时抑制由于过放电而引起的颗粒的产生。另外，通过将凹进部分形成为具有圆角，可获得即使在洗涤时产生颗粒，它们也可在不在角中聚集的情况下被洗去的效果。由此，可显著提高成品率。

层间绝缘层是要在形成栅极引线5612、5613和5614之后形成的层。层间绝缘层是用诸如氧化硅等无机绝缘材料或诸如聚酰亚胺或丙烯酸树脂等有机绝缘材料形成的。诸如氮化硅或氧氮化硅等另一绝缘层可被设置在层间绝缘层和栅极引线5612、5613和5614之间。此外，诸如氮化硅或氧氮化硅等绝缘层也可被设置在层间绝缘层之上。这一绝缘层可防止诸如外来的金属离子或湿气等杂质污染半导体层和栅绝缘层，否则这会对晶体管产生不利影响。

在层间绝缘层的预定位置中形成开口。例如，在位于层间绝缘层之下与栅极引线和半导体层的对应位置设置开口。具有单层或多层金属或金属化合物的引线层通过使用掩模图案进行光刻，然后蚀刻成期望的图案来形成。然后，如图57A所示，引线5715和5720被形成为与半导体层部分重叠。引线将特定元件彼此连接，这意味着由于布局限制，引线不是直线而是非直线地(以包括角)连接特定元件。另外，引线宽度在接触部分和其它部分之间有变化。对于接触部分，如果接触孔的宽度宽于或等于引线宽度，则接触部分中的引线被形成为宽于其它部分中的引线的宽度。

用于形成引线5715和5720的光掩模具有图57B所示的掩模图案5732。在这一情况下，每一引线也通过去除的边以使每一被去除的角(直角三角形)具有小于或等于10μm的一条边或长度为引线宽度的1/5到1/2的一条边而具有圆角。通过将这一引线的投影部分形成为具有圆角，在用等离子体进行干法蚀刻时可抑制由于过放电而引起的颗粒的产生。另外，通过将凹进部分形成为具有圆角，可获得即使在洗涤时产生颗粒，它们也可在不在该角中聚集的情况下被洗去的效果。由此，可显著提高成品率。此外，通过将引线形成为具有圆角，可防止电场在角上集中，由此引线较不容易断裂。此外，当平行形成多根引线时，可容易地洗去灰尘。

在图57A中，形成n沟道晶体管5721到5724和p沟道晶体管5725和5726。一对n沟道晶体管5723和p沟道晶体管5725，以及一对n沟道晶体管5724和p沟道晶体管5726分别构成倒相器5727和5728。注意，包括6个晶体管的电路构成SRAM。诸如氮化硅或氧化硅等绝缘层可形成于这些晶体管上。

还要注意，本实施方式可以与实施方式1到10中的任一个自由组合。即，在根据本实施方式的显示装置中，在形成引线过程中产生的灰尘可被有效地去除，由此可减少由诸如灰尘等残留外来材料引起的发光元件的缺陷。此外，由于流入发光元件的电流可独立于晶体管的阈电压来确定，因此可减小发光元件的亮度变化，这进而提高了图像质量。

[实施方式12]

在本实施方式中，将对用于控制实施方式1到7中所描述的驱动方法的硬件进行描述。

图58示出了显示装置和硬件的示意图。像素部分5804设置在衬底5801上。另外，信号线驱动电路5806和扫描线驱动电路5805通常被设置在同一衬底上。除此之外，可设置电源电路、预充电电路、定时生成电路等。还存在没有设置信号线驱动电路5806或扫描线驱动电路5805的情况。在这一情况下，未设置在衬底5801上的电路通常形成于IC中。这一IC通常通过COG(玻璃上芯片)接合而被安装在衬底5801上。或者，IC可被安装在用于将外围电路衬底5802连接到衬底5801的连接衬底5807上。

信号5803被输入到外围电路衬底5802中，且控制器5808控制要储存在存储器5809、存储器5801等中的信号。在信号5803是模拟信号的情况下，它通常在被储存在存储器5809、存储器5810等中之前被转换成数字信号。控制器5808通过使用储存在存储器5809、存储器5810等中的信号向衬底5801输出信号。

为实现实施方式1到7中所描述的驱动方法，控制器5808控制子帧的排列次序等，并向衬底5801输出信号。

注意，本实施方式可以与实施方式1到11中的任一个自由组合。

[实施方式13]

在本实施方式中，将对使用本发明的显示装置的EL模块和EL电视接收器的示例性构造进行描述。

图59示出了组合了显示面板5901和电路板5902的EL模块。显示面板5901包括像素部分5903、扫描线驱动电路5904和信号线驱动电路5905。控制电路5906、信号划分电路5907等例如形成于电路板5902上。显示面板5901和电路板5911与连接引线5908相连接。连接引线5908可以是FPC等。

控制电路5906对应于实施方式12中的控制器5808和存储器5809和5810。控制电路5906主要控制子帧的排列次序等。

显示面板5901可被构造成使外围驱动电路的一部分(例如，在多个驱动电路之中具有低工作频率的驱动电路)通过使用TFT形成于与像素部分相同的衬底上，而外围驱动电路的另一部分(在多个驱动电路之中具有高工作频率的驱动电路)形成于IC芯片中，以使IC芯片通过COG(玻璃上芯片)等被安装在显示面板5901中。或者，IC芯片可通过TAB(载带自动接合)或印刷线路板而被安装在显示面板5901上。

另外，当扫描线和信号线上设置的信号用缓冲器来进行阻抗转换时，可缩短每一行中对像素的信号写周期。因此，可提供较高清晰度的显示装置。

此外，为降低功耗，可用TFT在玻璃衬底上形成像素部分，而所有外围驱动电路可形成于要通过COG(玻璃上芯片)接合等安装到显示面板上的IC芯片中。

例如，整个显示面板可被划分成若干区域，且结合了外围驱动电路(信号线驱动电路、扫描线驱动电路等)的一部分或全部的IC芯片可通过COG(玻璃上芯片)接合安装到显示面板的相应区域中。图60示出了这一情况下显示面板的一种构造。

图60示出整个屏幕被划分成四个区域且用8个IC芯片来驱动的示例。显示面板包括衬底6010、像素部分6011、FPC6012a到6012h和IC芯片6013a到6013h。在8个IC芯片中，IC芯片6013a到6013d是用信号线驱动电路形成的，而IC芯片6013e到6013h是用扫描线驱动电路形成的。然后，通过驱动任意的IC芯片，仅可驱动四个显示区域中一个任意的显示区域。例如，当仅驱动IC芯片6013a和6013e时，仅可驱动左上区域。因此，可降低功耗。

图61示出了具有另一构造的示例性显示面板。在图61所示的显示面板中，在衬底6120上设置了排列多列像素6130的像素部分6121、用于控制扫描线6133的信号的扫描线驱动电路6122、以及用于控制信号线6131的信号的信号线驱动电路6123。另外，可设置监控电路6124以补偿像素6130中发光元件的亮度变化。像素6130中的发光元件具有与监控电路6124中的发光元件相同的结构。每一发光元件具有展示出电致发光的材料夹在一对电极之间的结构。

在衬底6120的外边缘上，设置了用于从外部电路向扫描线驱动电路6122输入信号的输入端子6125、用于从外部电路向信号线驱动电路6123输入信号的输入端子6126以及用于向监控电路6124输入信号的输入端子6129。

为使设置在像素6130中的发光元件发光，必须从外部电路供电。设置在像素部分6121中的电源线6132在输入端子6127处连接到外部电路。由于取决于其长度在电源线6132中会引起电阻损耗，因此较佳的是在衬底6120的外围设置多个输入端子6127。输入端子6127被设置在衬底6120的两端处，以使像素部分6211中的亮度不均匀性变得不显著。即，防止了仅显示屏的一侧是亮的，而另一侧是暗的现象。另外，每一发光元件的一对电极中未连接到电源线6132的那一个电极被形成为要由多个像素6130共享的公共电极，且该电极也具有多个端子6128以降低电阻损耗。

这一显示面板的电源线是由诸如Cu等低电阻材料形成的，这在增大显示屏的尺寸的情况下特别有效。例如，尽管尺寸为13英寸的显示屏具有340mm的对角线，但尺寸为60英寸的显示屏具有大于或等于1500mm的对角线。在这一情况下，有必要将引线电阻考虑在内。因此，较佳的是使用诸如Cu等低电阻材料作为引线。另外，考虑到引线延迟，可用类似的方式来形成信号线和扫描线。

采用具有上述面板构造的EL模块，可制成EL电视接收器。图62是示出EL电视接收器的主要构造的框图。调谐器6201接收视频信号和音频信号。视频信号由视频信号放大器电路6202、用于将从视频信号放大器6202输出的信号转换成对应于红、绿和蓝的每一颜色的彩色信号的视频信号处理电路6203、以及用于转换该视频信号以输入到驱动电路的控制电路5906来处理。控制电路5906向扫描线侧和信号线侧的每一个输出信号。在进行数字驱动的情况下，可在信号线驱动电路5905的输入侧上设置信号划分电路5907，以将输入数字信号在提供给像素部分之前划分成m个信号。

在调谐器6201处接收的信号中，音频信号被发送到音频信号放大器电路6204，且其输出通过音频信号处理电路6205提供给扬声器6206。控制电路6207从输入部分6208接收接收台(接收频率)上的控制数据或音量，并将该信号发送给调谐器6201以及音频信号处理电路6205。

通过将EL模块结合到外壳中，可完成TV接收器。TV接收器的显示部分是用这一EL模块来形成的。另外，可适当提供扬声器、视频输入终端等。

无需说，本发明不限于TV接收器，并且可作为显示介质应用于诸如个人计算机的监视器、火车站、机场等处的信息显示板或街道上的广告显示板等各种对象。

以此方式，通过使用根据本发明的显示装置及其驱动方法，流入发光元件的电流独立于晶体管的阈电压来确定。因此，可补偿晶体管阈电压的变化，且由此可减小发光元件的亮度变化，这进而可提高图像质量。

注意，本实施方式可以与实施方式1到12中的任一个自由组合。

[实施方式14]

使用本发明的显示装置的电子设备包括摄像机(例如，视频摄像机、数码相机等)、护目镜型显示器(头戴式显示器)、导航系统和音频再现设备(例如，汽车音频、音频元件组等)、个人计算机、游戏机、便携式信息终端(例如，移动计算机、移动电话、便携式游戏机、电子书等)、设有存储介质的图像再现设备(具体地，为用于再现诸如数字多功能盘(DVD)等存储介质并具有用于显示所再现的图像的显示器的设备)。这些电子设备的具体示例在图63A到63H中示出。

图63A示出了包括外壳6301、支撑基座6302、显示部分6303、扬声器部分6304、视频输入终端6305等的发光设备。本发明可应用于形成显示部分6303的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。由于发光设备是自发光型的，因此无需背光，且可提供比液晶显示器更薄的显示部分。注意，发光设备包括用于诸如个人计算机、TV广播接收和广告显示等信息显示的所有显示装置。

图63B示出了包括主体6306、显示部分6307、图像接收部分6308、操作键6309、外部连接端口6310、快门6311等的数码照相机。本发明可应用于形成显示部分6307的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。

图63C示出了包括主体6312、外壳6316、显示部分6314、键盘6315、外部连接端口6316、定点设备6317等的膝上型个人计算机。本发明可应用于形成显示部分6314的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。

图63D示出了包括主体6318、显示部分6319、开关6320、操作键6321、红外端口6322等的移动计算机。本发明可应用于形成显示部分6319的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。

图63E示出了具有存储介质的便携式图像再现设备(具体地，为DVD播放器)，包括主体6326、外壳6324、显示部分A6325、显示部分B6326、存储介质(例如，DVD等)读取部分6327、操作键6328、扬声器部分6329等。显示部分A6325主要显示图像数据，而显示部分B6236显示文本数据。本发明可应用于形成显示部分A6325和B6326的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。注意，具有存储介质的图像再现设备包括家用游戏机等。

图63F示出了包括主体6330、显示部分6331、支架部分6332等的护目镜型显示器(头戴式显示器)。本发明可应用于形成显示部分6331的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。

图63G是包括主体6333、显示部分6334、外壳6335、外部连接端口6336、遥控部分6337、图像接收部分6338、电池6339、音频输入部分6340、操作键6341等的视频摄像机。本发明可应用于形成显示部分6334的显示装置。根据本发明，可提供具有减小的亮度变化的清晰图像。

图63H示出了包括主体6342、外壳6343、显示部分6334、音频输入部分6345、音频输出部分6346、操作键6347、外部连接端口6348、天线6349等的便携式电话。本发明可应用于形成显示部分6344的显示装置。注意，便携式电话的功耗可通过在显示部分6334的黑色背景上显示白色文本来抑制。根据本发明，可提供具有减小的亮度变化的清晰图像。

注意，当使用具有高亮度的发光材料时，该显示装置可通过用透镜等放大并投射含有输出图像数据的光而应用于前投影仪或后投影仪。

当今，更频繁地使用上述电子设备来显示通过诸如因特网或CATV(电缆电视)等电信路径分发的数据，尤其用于显示移动图像的数据。由于发光材料的响应速度相当高，因此较佳地使用发光器件来显示移动图像。

另外，由于发光器件在其发光部分中消耗功率，因此理想的是通过利用具有尽可能小的面积的发光部分来显示数据。由此，当对诸如便携式电话和音频再现设备等主要显示文本数据的便携式信息终端的显示部分使用发光器件时，理想的是驱动该器件以使文本数据通过使用发光部分在非发光部分的背景上来形成。

如上所述，本发明的适用范围非常广泛，以使本发明可适用于各种领域的电子设备。另外，本实施方式的电子设备可采用具有实施方式1到13中所示的构造的任一个的显示装置。

本申请基于2005年10月18日提交给日本专利局的日本在先申请第2005-303656号，该申请的全部内容通过引用结合于此。

Claims (39)

1.一种显示装置，包括：

发光元件；

用于向所述发光元件提供电流的第一晶体管；

用于将所述第一晶体管设为二极管连接状态的第二晶体管；

存储电容器；

电源线；以及

电容线，其中，

所述第一晶体管的栅极端子连接到所述存储电容器的第一电极，

所述第一晶体管的第一端子连接到所述电源线，

所述存储电容器的第二电极连接到所述电容线，以及

基于所述第一晶体管的阈电压的电压通过将所述第一晶体管设为二极管连接状态而被保持在所述存储电容器中。

2.一种显示装置，包括：

发光元件；

第一晶体管；

第二晶体管；

存储电容器；

第一电源线；

第二电源线；

扫描线；以及

电容线，其中

所述第一晶体管的栅极端子连接到所述第二晶体管的第一端子和所述存储电容器的第一电极，

所述第一晶体管的第一端子连接到所述第一电源线，

所述第一晶体管的第二端子连接到所述第二晶体管的第二端子和所述发光元件的第一电极，

所述第二晶体管的栅极端子连接到所述扫描线，

所述存储电容器的第二电极连接到所述电容线，

所述发光元件的第二电极连接到所述第二电源线，以及

基于所述第一晶体管的阈电压的电压通过将所述第一晶体管设为二极管连接状态而被保持在所述存储电容器中。

3.一种显示装置，包括：

发光元件；

第一存储电容器；

第二存储电容器；

第一电源线；

第二电源线；

信号线；

电容线；

用于向所述发光元件提供电流的第一晶体管；

用于将所述第一存储电容器的第二电极连接到所述信号线的第二晶体管；

用于将所述第一存储电容器的第二电极连接到所述电容线的第三晶体管；

用于将所述第一晶体管设为二极管连接状态的第四晶体管；以及

用于控制向所述发光元件的电流供给的第五晶体管，其中，

所述第一晶体管的栅极端子连接到所述第一存储电容器的第一电极和所述第二存储电容器的第一电极，

所述第一晶体管的第一端子连接到所述第一电源线，

所述第二存储电容器的第二电极连接到所述电容线，

所述发光元件的第二电极连接到所述第二电源线。

4.一种显示装置，包括：

发光元件；

第一存储电容器；

第二存储电容器；

第一电源线；

第二电源线；

信号线；

电容线；

第一扫描线、第二扫描线、第三扫描线和第四扫描线；以及

第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中

所述第一晶体管的栅极端子连接到所述第四晶体管的第二端子、所述第一存储电容器的第一电极和所述第二存储电容器的第一电极，

所述第一晶体管的第一端子连接到所述第一电源线，

所述第一晶体管的第二端子连接到所述第四晶体管的第一端子和所述第五晶体管的第一端子，

所述第二晶体管的栅极端子连接到所述第一扫描线，

所述第二晶体管的第一端子连接到所述第一存储电容器的第二电极和所述第三晶体管的第一端子，

所述第二晶体管的第二端子连接到所述信号线，

所述第三晶体管的栅极端子连接到所述第二扫描线，

所述第三晶体管的第二端子连接到所述电容线，

所述第四晶体管的栅极端子连接到所述第三扫描线，

所述第五晶体管的栅极端子连接到所述第四扫描线，

所述第五晶体管的第二端子连接到所述发光元件的第一电极，

所述第二存储电容器的第二电极连接到所述电容线，以及

所述发光元件的第二电极连接到所述第二电源线。

5.一种显示装置，包括：

发光元件；

第一存储电容器；

第二存储电容器；

第一电源线；

第二电源线；

信号线；

电容线；

用于向所述发光元件提供电流的第一晶体管；

用于将所述第一存储电容器的第二电极连接到所述信号线的第二晶体管；

用于将所述第一存储电容器的第二电极连接到所述电容线的第三晶体管；以及

用于将所述第一晶体管设为二极管连接状态的第四晶体管，其中

所述第一晶体管的栅极端子连接到所述第一存储电容器的第一电极和所述第二存储电容器的第二电极，

所述第一晶体管的第一端子连接到所述第一电源线，

所述第一晶体管的第二端子连接到所述发光元件的第一电极，

所述第二存储电容器的第二电极连接到所述电容线，以及

所述发光元件的第二电极连接到所述第二电源线。

6.一种显示装置，包括：

发光元件；

第一晶体管、第二晶体管、第三晶体管和第四晶体管；

第一存储电容器；

第二存储电容器；

第一电源线；

第二电源线；

第一扫描线、第二扫描线和第三扫描线；

信号线；以及

电容线，其中

所述第一晶体管的栅极端子连接到所述第四晶体管的第二端子、所述第一存储电容器的第一电极和所述第二存储电容器的第一电极，

所述第一晶体管的第一端子连接到所述第一电源线，

所述第一晶体管的第二端子连接到所述第四晶体管的第一端子和所述发光元件的第一电极，

所述第二晶体管的栅极端子连接到所述第一扫描线，

所述第二晶体管的第一端子连接到所述第一存储电容器的第二电极和所述第三晶体管的第一端子，

所述第二晶体管的第二端子连接到所述信号线，

所述第三晶体管的栅极端子连接到所述第二扫描线，

所述第三晶体管的第二端子连接到所述电容线，

所述第四晶体管的栅极端子连接到所述第三扫描线，

所述第二存储电容器的第二电极连接到所述电容线，

所述发光元件的第二电极连接到所述第二电源线。

7.如权利要求3所述的显示装置，其特征在于，基于所述第一晶体管的阈电压的电压通过将所述第一晶体管设为二极管连接状态而被保持在所述第一存储电容器和所述第二存储电容器中。

8.如权利要求4所述的显示装置，其特征在于，基于所述第一晶体管的阈电压的电压通过将所述第一晶体管设为二极管连接状态而被保持在所述第一存储电容器和所述第二存储电容器中。

9.如权利要求5所述的显示装置，其特征在于，基于所述第一晶体管的阈电压的电压通过将所述第一晶体管设为二极管连接状态而被保持在所述第一存储电容器和所述第二存储电容器中。

10.如权利要求6所述的显示装置，其特征在于，基于所述第一晶体管的阈电压的电压通过将所述第一晶体管设为二极管连接状态而被保持在所述第一存储电容器和所述第二存储电容器中。

11.如权利要求5所述的显示装置，其特征在于，施加到所述第二电源线的电压随时间改变。

12.如权利要求6所述的显示装置，其特征在于，施加到所述第二电源线的电压随时间改变。

13.如权利要求3所述的显示装置，其特征在于，还包括：

用于向所述第一晶体管的第二端子施加初始电位的第六晶体管。

14.如权利要求4所述的显示装置，其特征在于，还包括：

用于向所述第一晶体管的第二端子施加初始电位的第六晶体管。

15.如权利要求14所述的显示装置，其特征在于：

所述第六晶体管的栅极端子连接到第五扫描线，

所述第六晶体管的第一端子连接到所述第一晶体管的第二端子、所述第四晶体管的第一端子和所述第五晶体管的第一端子，以及

所述第六晶体管的第二端子连接到所述第二晶体管的第二端子、所述第三晶体管的第一端子和所述第一存储电容器的第二电极。

16.如权利要求14所述的显示装置，其特征在于，还包括：

初始化线，

其中，所述初始化线连接到所述第六晶体管的第二端子。

17.如权利要求3所述的显示装置，其特征在于，还包括：

参考线，

其中，所述参考线连接到所述第三晶体管的第二端子。

18.如权利要求4所述的显示装置，其特征在于，还包括：

参考线，

其中，所述参考线连接到所述第三晶体管的第二端子。

19.如权利要求5所述的显示装置，其特征在于，还包括：

参考线，

其中，所述参考线连接到所述第三晶体管的第二端子。

20.如权利要求6所述的显示装置，其特征在于，还包括：

参考线，

其中，所述参考线连接到所述第三晶体管的第二端子。

21.如权利要求3所述的显示装置，其特征在于，所述第三晶体管和所述第四晶体管具有相同的导电类型。

22.如权利要求4所述的显示装置，其特征在于，所述第三晶体管和所述第四晶体管具有相同的导电类型。

23.如权利要求5所述的显示装置，其特征在于，所述第三晶体管和所述第四晶体管具有相同的导电类型。

24.如权利要求6所述的显示装置，其特征在于，所述第三晶体管和所述第四晶体管具有相同的导电类型。

25.如权利要求3所述的显示装置，其特征在于，所述第四晶体管是n沟道晶体管。

26.如权利要求4所述的显示装置，其特征在于，所述第四晶体管是n沟道晶体管。

27.如权利要求5所述的显示装置，其特征在于，所述第四晶体管是n沟道晶体管。

28.如权利要求6所述的显示装置，其特征在于，所述第四晶体管是n沟道晶体管。

29.一种显示装置的驱动方法，包括以下步骤：

在第一周期中向发光元件提供第一电流以将存储电容器的相对电极之间的电压设为第一电压；

在第二周期中导通第二晶体管以将第一晶体管设为二极管连接状态，以使所述存储电容器的相对电极之间的电压被设为基于所述第一晶体管的阈电压的第二电压；

在第三周期中向信号线施加视频信号电压，以使所述存储电容器的相对电极之间的电压被设为基于所述视频信号电压和所述第一晶体管的阈电压的第三电压；以及

在第四周期中将所述存储电容器中保持的第三电压施加到所述第一晶体管的栅极端子，以通过所述第一晶体管向所述发光元件提供第二电流。

30.一种显示装置的驱动方法，包括以下步骤：

在第一周期中导通第三晶体管以向第一晶体管的第二端子施加第一电压；

在第二周期中导通第四晶体管以将所述第一晶体管设为二极管连接状态，以使第一存储电容器的相对电极之间的电压被设为基于所述第一晶体管的阈电压的第二电压，并使第二存储电容器的相对电极之间的电压被设为基于所述第一晶体管的阈电压的第三电压；

在第三周期中向信号线施加视频信号电压，以使所述第一存储电容器的相对电极之间的电压通过导通第二晶体管而被设为基于所述视频信号电压和所述第一晶体管的阈电压的第四电压，并使所述第二存储电容器的相对电极之间的电压通过导通所述第二晶体管而被设为基于所述视频信号电压和所述第一晶体管的阈电压的第五电压；以及

在第四周期中将所述第一存储电容器中保持的第四电压和所述第二存储电容器中保持的第五电压施加到所述第一晶体管的栅极端子，以通过所述第一晶体管向发光元件提供电流。

31.一种显示装置的驱动方法，包括以下步骤：

在第一周期中导通第三晶体管以向第一晶体管的第二端子施加第一电压；

在第二周期中导通第四晶体管以将所述第一晶体管设为二极管连接状态，以使第一存储电容器的相对电极之间的电压被设为基于所述第一晶体管的阈电压的第二电压，并使第二存储电容器的相对电极之间的电压被设为基于所述第一晶体管的阈电压的第三电压；

在第三周期中向信号线施加视频信号电压，以使所述第一存储电容器的相对电极之间的电压通过导通第二晶体管而被设为基于所述视频信号电压和所述第一晶体管的阈电压的第四电压，并使所述第二存储电容器的相对电极之间的电压通过导通所述第二晶体管而被设为基于所述视频信号电压和所述第一晶体管的阈电压的第五电压；以及

在第四周期中将所述第一存储电容器中保持的第四电压和所述第二存储电容器中保持的第五电压施加到所述第一晶体管的栅极端子，以通过所述第一晶体管向发光元件的第一电极提供电流，

其中，在所述第一和所述第四周期中施加到所述发光元件的第二电极的电位不同于在所述第二和所述第三周期中施加到所述发光元件的第二电极的电位。

32.如权利要求30所述的显示装置的驱动方法，其特征在于：

所述显示装置包括连接到所述第三晶体管的第二端子并被施加初始电位的初始化线。

33.如权利要求31所述的显示装置的驱动方法，其特征在于：

所述显示装置包括连接到所述第三晶体管的第二端子并被施加初始电位的初始化线。

34.一种具有如权利要求1所述的显示装置的电子设备，其中所述电子设备是从由诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、诸如汽车音频和音频部件组等音频再现设备、个人计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和设有存储介质的图像再现设备构成的组中选择的一个。

35.一种具有如权利要求2所述的显示装置的电子设备，其中所述电子设备是从由诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、诸如汽车音频和音频部件组等音频再现设备、个人计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和设有存储介质的图像再现设备构成的组中选择的一个。

36.一种具有如权利要求3所述的显示装置的电子设备，其中所述电子设备是从由诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、诸如汽车音频和音频部件组等音频再现设备、个人计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和设有存储介质的图像再现设备构成的组中选择的一个。

37.一种具有如权利要求4所述的显示装置的电子设备，其中所述电子设备是从由诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、诸如汽车音频和音频部件组等音频再现设备、个人计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和设有存储介质的图像再现设备构成的组中选择的一个。

38.一种具有如权利要求5所述的显示装置的电子设备，其中所述电子设备是从由诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、诸如汽车音频和音频部件组等音频再现设备、个人计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和设有存储介质的图像再现设备构成的组中选择的一个。

39.一种具有如权利要求6所述的显示装置的电子设备，其中所述电子设备是从由诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、诸如汽车音频和音频部件组等音频再现设备、个人计算机、游戏机、移动计算机、移动电话、便携式游戏机、电子书和设有存储介质的图像再现设备构成的组中选择的一个。

Images