JP2011221070A - 発光装置および電子機器、発光装置の駆動方法 - Google Patents

発光装置および電子機器、発光装置の駆動方法 Download PDF

Info

Publication number
JP2011221070A
JP2011221070A JP2010086763A JP2010086763A JP2011221070A JP 2011221070 A JP2011221070 A JP 2011221070A JP 2010086763 A JP2010086763 A JP 2010086763A JP 2010086763 A JP2010086763 A JP 2010086763A JP 2011221070 A JP2011221070 A JP 2011221070A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
circuit
emitting element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010086763A
Other languages
English (en)
Other versions
JP2011221070A5 (ja
Inventor
Hitoshi Ota
人嗣 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010086763A priority Critical patent/JP2011221070A/ja
Priority to US13/078,341 priority patent/US8686931B2/en
Priority to CN2011100847921A priority patent/CN102214439A/zh
Publication of JP2011221070A publication Critical patent/JP2011221070A/ja
Publication of JP2011221070A5 publication Critical patent/JP2011221070A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】非発光とすべき側の面を確実に非発光状態にしつつ消費電力量を低減可能な発光
装置を提供する。
【解決手段】発光装置１００は、互いに対向する第１基板３１および第２基板３２の間に
配置される画素回路Ｐと、駆動回路２０とを備える。画素回路Ｐは、第１給電線１５に対
応して設けられた第１回路Ｔｐと、第２給電線１６に対応して設けられた第２回路Ｂｐと
を具備する。駆動回路２０は、第１基板３１側に画像を表示させる一方、第２基板３２側
に画像を表示させない場合は、第２給電線１５に供給する電位の値を、第２発光素子Ｅ２
の両端間の電圧が発光閾値電圧Ｖth_el2を下回るような値に設定する。また、駆動回路２
０は、第１基板３１側に画像を表示させない一方、第２基板３２側に画像を表示させる場
合は、第１給電線１５に供給する電位の値を、第１発光素子Ｅ１の両端間の電圧が発光閾
値電圧Ｖth_el1を下回るような値に設定する。
【選択図】 図９

Description

本発明は、発光装置および電子機器、発光装置の駆動方法に関する。
近年、有機ＥＬ（Electro Luminescent）素子や発光ポリマー素子などと呼ばれる有機
発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの
発光素子を用いた発光装置が各種提案されている。
例えば特許文献１には、メインパネル（前面ディスプレイ）およびサブパネル（背面デ
ィスプレイ）のうちの何れか１つだけを選択的に発光させる発光装置が開示されている。
特許文献１に開示された発光装置は、メインパネルの複数の走査線に対して選択信号を順
次に供給するメイン走査駆動部と、サブパネルの複数の走査線に対して選択信号を順次に
供給するサブ走査駆動部と、画像信号に対応するデータ電圧を、メインパネルおよびサブ
パネルで共有される複数のデータ線に対して供給するデータ駆動部と、発光装置の動作を
制御する駆動制御部とを備える。駆動制御部は、データ駆動部を動作させながら、メイン
走査駆動部およびサブ走査駆動部のうちの何れか１つだけを動作させるように制御する。
特開２００６−５８８９３号公報
特許文献１に開示された発光装置では、メインパネルにおける画素回路の構成とサブパ
ネルにおける画素回路の構成とは同じであり、図１８の構成を採る。図１８に示すように
、画素回路は、Ｐチャネル型の駆動トランジスタＤＭと、発光素子ＯＬＥＤと、Ｐチャネ
ル型のスイッチングトランジスタＳＭと、キャパシタＣｓｔとを含んで構成される。高位
側電源電位ＶＤＤが供給される高位側給電線と、低位側電源電位ＶＳＳが供給される低位
側給電線との間には、駆動トランジスタＤＭおよび発光素子ＯＬＥＤが相互に直列に接続
される。高位側給電線および低位側給電線の各々は、メインパネルおよびサブパネルの各
画素回路に対して共通に接続される。駆動トランジスタＤＭのゲートとソースとの間には
キャパシタＣｓｔが設けられる。スイッチングトランジスタＳＭは、駆動トランジスタＤ
Ｍのゲートとデータ線Ｄとの間に設けられ、そのゲートは走査線Ｓに接続される。スイッ
チングトランジスタＳＭは、走査線Ｓに出力される選択信号に応じてオンオフが制御され
る。
いま、メインパネルを発光させる一方、サブパネルを非発光にする場合を想定する。こ
の場合、サブパネルの画素回路に対応する走査線Ｓには選択信号が出力されないので、サ
ブパネルの画素回路のスイッチングトランジスタＳＭはオフ状態に維持される。したがっ
て、データ線Ｄに出力されるデータ電圧は、サブパネルの画素回路の駆動トランジスタＤ
Ｍのゲートには供給されない。ここで、サブパネルの画素回路のキャパシタＣｓｔには、
当該画素回路の前回の発光時に書き込まれていたデータ電圧が保持されるので、駆動トラ
ンジスタＤＭは導通状態となる。高位側電源線および低位側電源線は、メインパネルおよ
びサブパネルの各画素回路に共通に接続され、高位側電源線と低位側電源線との間の電圧
は、発光素子ＯＬＥＤの発光閾値電圧を上回るような値に設定されるので、サブパネルの
画素回路の発光素子には、キャパシタＣｓｔに保持されたデータ電圧に応じた電流が流れ
ることになる。したがって、非発光とすべき側のパネル（この場合はサブパネル）を確実
に非発光状態にすることが困難であるとともに電力が無駄に消費されてしまうという問題
が発生する。この問題は、サブパネルを発光させる一方、メインパネルを非発光とする場
合においても同様に発生する。
また、サブパネル側の画素回路に非発光データを書き込んでキャパシタＣｓｔが非発光
の電圧を保持するようにすることで、サブパネルを非発光とする態様も想定され得る。し
かしながらこの場合、スイッチングトランジスタＳＭのリーク電流によりキャパシタＣｓ
ｔの電圧が非発光のデータ電圧から変動し、確実に非発光状態を維持することが困難とな
る課題が依然として解消しない。
以上の事情に鑑みて、本発明は、パネルの一方の面および他方の面のうちの何れか１つ
だけを選択的に発光させる発光装置において、非発光とすべき側の面を確実に非発光状態
にしつつ消費電力量を低減することを解決課題とする。
以上の課題を解決するために、本発明に係る発光装置は、基板上に配置された画素回路
と、画素回路を駆動する駆動回路とを備える発光装置であって、画素回路は、第１給電線
に対応して設けられた第１回路と、第２給電線に対応して設けられた第２回路と、を具備
し、第１回路は、第１給電線に電気的に接続された第１電極（第１画素電極６１）及び第
１電極に対向する第２電極（対向電極９０）を有する第１発光素子と、第１電極に電気的
に接続された第１駆動トランジスタと、第１駆動トランジスタのゲートの電位を保持する
ための第１容量素子と、第１駆動トランジスタのゲートとデータ線との間に設けられる第
１スイッチング素子と、を含み、第１発光素子の出射光は基板の一方の面側から取り出さ
れ、第２回路は、第２給電線に電気的に接続された第３電極（第２画素電極６２）及び第
３電極に対向する第２電極を有する第２発光素子と、第３電極に電気的に接続された第２
駆動トランジスタと、第２駆動トランジスタのゲートの電位を保持するための第２容量素
子と、第２駆動トランジスタのゲートとデータ線との間に設けられる第２スイッチング素
子と、を含み、第２発光素子の出射光は基板の他方の面側から取り出され、駆動回路は、
基板の一方の面側に第１回路によって画像を表示させる一方、基板の他方の面側に画像を
表示させない場合は、画像データに応じたデータ電位をデータ線に出力し、第１給電線の
電位を、第１発光素子の第１電極と第２電極との間の電圧が当該第１発光素子の発光閾値
電圧を上回るような値に設定し、第２給電線の電位を、第２発光素子の第３電極と第２電
極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定し、基板の一
方の面側に画像を表示させない一方、基板の他方の面側に第２回路によって画像を表示さ
せる場合は、データ電位をデータ線に出力し、第１給電線の電位を、第１発光素子の第１
電極と第２電極との間の電圧が当該第１発光素子の発光閾値電圧を下回るような値に設定
し、第２給電線の電位を、第２発光素子の第３電極と第２電極との間の電圧が当該第２発
光素子の発光閾値電圧を下回るような値に設定することを特徴とする。
本発明においては、基板の一方の面側に表示される画像を生成するための第１回路、お
よび、基板の他方の面側に表示される画像を生成するための第２回路のそれぞれには、別
々の電源線から電源電圧が供給される。駆動回路は、基板の一方の面側に第１回路によっ
て画像を表示させる一方、基板の他方の面側に画像を表示させない場合は、第２給電線の
電位を、第２発光素子の第３電極と第２電極との間の電圧が当該第２発光素子の発光閾値
電圧を下回るような値に設定するので、第２発光素子に電流が流れることはない。したが
って、基板の他方の面側を確実に非発光状態にすることができるとともに、第１発光素子
および第２発光素子のそれぞれの発光閾値電圧を上回る電源電圧が第１回路および第２回
路に対して共通に供給される態様に比べて消費電力量を低減できる。
また、駆動回路は、基板の一方の面側に画像を表示させない一方、基板の他方の面側に
第２回路によって画像を表示させる場合は、第１給電線の電位を、第１発光素子の第１電
極と第２電極との間の電圧が当該第１発光素子の発光閾値電圧を下回るような値に設定す
るので、第１発光素子に電流が流れることはない。したがって、基板の一方の面側を確実
に非発光状態にすることができるとともに、第１発光素子および第２発光素子のそれぞれ
の発光閾値電圧を上回る電源電圧が第１回路および第２回路に対して共通に供給される態
様に比べて消費電力量を低減できる。すなわち、本発明によれば、非発光とすべき側の面
を確実に非発光状態にしつつ発光装置の消費電力量を低減できるという利点がある。
本発明に係る発光装置の態様として、駆動回路は、基板の一方の面側に第１回路によっ
て画像を表示させる一方、基板の他方の面側に画像を表示させない場合は、第１スイッチ
ング素子をオン状態、第２スイッチング素子をオフ状態に設定し、基板の一方の面側に画
像を表示させない一方、基板の他方の面側に第２回路によって画像を表示させる場合は、
第１スイッチング素子をオフ状態、第２スイッチング素子をオン状態に設定することもで
きる。ただし、これに限らず、駆動回路は、基板の一方の面側に第１回路によって画像を
表示させる一方、基板の他方の面側に画像を表示させない場合であっても、第２スイッチ
ング素子をオン状態に設定し、基板の一方の面側に画像を表示させない一方、基板の他方
の面側に第２回路によって画像を表示させる場合であっても、第１スイッチング素子をオ
ン状態に設定することもできる。
また、本発明に係る発光装置は、各々が第１方向に延在する複数の第１走査線と、複数
の第１走査線と１対１に対応して設けられる複数の第２走査線と、第１方向とは異なる第
２方向に各々が延在する複数のデータ線と、複数の第１走査線および第２走査線と、複数
のデータ線との各交差に対応して配置される複数の画素回路と、各画素回路を駆動する駆
動回路と、を具備し、各画素回路は、基板上に配置され、第１給電線に対応して設けられ
た第１回路と、第２給電線に対応して設けられた第２回路とを備え、第１回路は、第１給
電線に電気的に接続された第１電極及び第１電極に対向する第２電極を有する第１発光素
子と、第１電極に電気的に接続された第１駆動トランジスタと、第１駆動トランジスタの
ゲートの電位を保持するための第１容量素子と、第１駆動トランジスタのゲートとデータ
線との間に設けられて第１走査線の選択時に両者を導通させる第１スイッチング素子と、
を含み、第１発光素子の出射光は基板の一方の面側から取り出され、第２回路は、第２給
電線に電気的に接続された第３電極及び第３電極に対向する第２電極を有する第２発光素
子と、第３電極に電気的に接続された第２駆動トランジスタと、第２駆動トランジスタの
ゲートの電位を保持するための第２容量素子と、第２駆動トランジスタのゲートとデータ
線との間に設けられて第２走査線の選択時に両者を導通させる第２スイッチング素子と、
を含み、第２発光素子の出射光は基板の他方の面側から取り出され、駆動回路は、基板の
一方の面側に第１回路によって画像を表示させる一方、基板の他方の面側に画像を表示さ
せない場合は、選択期間ごとに、各第１走査線を順番に選択する一方、各第２走査線は選
択せずに、画像データに応じたデータ電位を各データ線へ出力し、第１給電線の電位を、
第１発光素子の第１電極と第２電極との間の電圧が当該第１発光素子の発光閾値電圧を上
回るような値に設定し、第２給電線の電位を、第２発光素子の第３電極と第２電極との間
の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定し、基板の一方の面側
に画像を表示させない一方、基板の他方の面側に第２回路によって画像を表示させる場合
は、選択期間ごとに、各第２走査線を順番に選択する一方、各第１走査線は選択せずに、
データ電位をデータ線に出力し、第１給電線の電位を、第１発光素子の第１電極と第２電
極との間の電圧が当該第１発光素子の発光閾値電圧を下回るような値に設定し、第２給電
線の電位を、第２発光素子の第３電極と第２電極との間の電圧が当該第２発光素子の発光
閾値電圧を下回るような値に設定することを特徴とする。
上述の本発明では、各画素回路において、基板の一方の面側に表示される画像を生成す
るための第１回路、および、基板の他方の面側に表示される画像を生成するための第２回
路のそれぞれには、別々の電源線から電源電圧が供給される。そして、駆動回路は、基板
の一方の面側に第１回路によって画像を表示させる一方、基板の他方の面側に画像を表示
させない場合は、各第２回路を駆動せずに、第２給電線の電位を、第２発光素子の第３電
極と第２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定す
るので、第２発光素子に電流が流れることはない。したがって、基板の他方の面側を確実
に非発光状態にすることができるとともに、第１発光素子および第２発光素子のそれぞれ
の発光閾値電圧を上回る電源電圧が各第１回路および各第２回路に対して共通に供給され
る態様に比べて消費電力量を低減できる。
また、駆動回路は、基板の一方の面側に画像を表示させない一方、基板の他方の面側に
第２回路によって画像を表示させる場合は、各第１回路を駆動せずに、第１給電線の電位
を、第１発光素子の第１電極と第２電極との間の電圧が当該第１発光素子の発光閾値電圧
を下回るような値に設定するので、第１発光素子に電流が流れることはない。したがって
、基板の一方の面側を確実に非発光状態にすることができるとともに、第１発光素子およ
び第２発光素子のそれぞれの発光閾値電圧を上回る電源電圧が各第１回路および各第２回
路に対して共通に供給される態様に比べて消費電力量を低減できる。すなわち、本発明に
よれば、非発光とすべき側の面を確実に非発光状態にしつつ発光装置の消費電力量を低減
できるという利点がある。
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置
を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピ
ュータや携帯電話機が例示される。
本発明は、発光装置を駆動する方法としても特定される。本発明に係る駆動方法は、基
板上に配置された画素回路と、画素回路を駆動する駆動回路とを備え、画素回路は、第１
給電線に対応して設けられた第１回路と、第２給電線に対応して設けられた第２回路と、
を具備し、第１回路は、第１給電線に電気的に接続された第１電極及び第１電極に対向す
る第２電極を有する第１発光素子と、第１電極に電気的に接続された第１駆動トランジス
タと、第１駆動トランジスタのゲートの電位を保持するための第１容量素子と、を含み、
第１発光素子の出射光は基板の一方の面側から取り出され、第２回路は、第２給電線に電
気的に接続された第３電極及び第３電極に対向する前記第２電極を有する第２発光素子と
、第３電極に電気的に接続された第２駆動トランジスタと、第２駆動トランジスタのゲー
トの電位を保持するための第２容量素子と、を含み、第２発光素子の出射光は基板の他方
の面側から取り出される構成の発光装置の駆動方法であって、基板の一方の面側に第１回
路によって画像を表示させる一方、基板の他方の面側に画像を表示させない場合は、第１
駆動トランジスタのゲートの電位を、画像データに応じたデータ電位に設定し、第１給電
線の電位を、第１発光素子の第１電極と第２電極との間の電圧が当該第１発光素子の発光
閾値電圧を上回るような値に設定し、第２給電線の電位を、第２発光素子の第３電極と第
２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定し、基板
の一方の面側に画像を表示させない一方、基板の他方の面側に第２回路によって画像を表
示させる場合は、データ電位をデータ線に出力し、第１給電線の電位を、第１発光素子の
第１電極と第２電極との間の電圧が当該第１発光素子の発光閾値電圧を下回るような値に
設定し、第２給電線の電位を、第２発光素子の第３電極と第２電極との間の電圧が当該第
２発光素子の発光閾値電圧を下回るような値に設定する。以上の駆動方法によっても本発
明に係る発光装置と同様の効果が得られる。
本発明の実施形態に係る発光装置のブロック図である。 信号選択回路の回路図である。 電源切替回路の回路図である。 画素回路の回路図である。 画素回路の断面図である。 第１基板側に画像が表示される一方、第２基板側に画像が表示されない場合における信号選択回路の動作を説明するための図である。 第１基板側に画像が表示される一方、第２基板側に画像が表示されない場合における電源切替回路の動作を説明するための図である。 第１基板側に画像が表示される一方、第２基板側に画像が表示されない場合における発光装置の具体的な動作を説明するためのタイミングチャートである。 第１基板側に画像が表示される一方、第２基板側に画像が表示されない場合における画素回路の動作を説明するための図である。 第２基板側に画像が表示される一方、第１基板側に画像が表示されない場合における信号選択回路の動作を説明するための図である。 第２基板側に画像が表示される一方、第１基板側に画像が表示されない場合における電源切替回路の動作を説明するための図である。 第２基板側に画像が表示される一方、第１基板側に画像が表示されない場合における発光装置の具体的な動作を説明するためのタイミングチャートである。 第２基板側に画像が表示される一方、第１基板側に画像が表示されない場合における画素回路の動作を説明するための図である。 本発明の変形例に係る画素回路の回路図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 従来の発光装置における画素回路の構成を示す図である。
＜Ａ：実施形態＞
図１は、本発明の実施形態に係る発光装置１００のブロック図である。発光装置１００
は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置
１００は、複数の画素回路Ｐが配列された素子部１０と、各画素回路Ｐを駆動する駆動回
路２０とを具備する。駆動回路２０は、第１走査線駆動回路２１と、第２走査線駆動回路
２２と、データ線駆動回路２３と、電源回路２４と、これらの回路の動作を制御する制御
回路２５とを含んで構成される。駆動回路２０は、例えば複数の集積回路に分散して実装
される。ただし、駆動回路２０の少なくとも一部は、画素回路Ｐとともに基板上に形成さ
れた薄膜トランジスタで構成され得る。
素子部１０には、Ｘ方向に延在するｍ本の第１走査線１１と、各第１走査線１１と対を
なしてＸ方向に延在するｍ本の第２走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ
本のデータ線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｐは、複数の第１
走査線１１および第２走査線１２と、複数のデータ線１４との交差に対応する位置に配置
されて縦ｍ行×横ｎ列の行列状に配列する。
第１走査線駆動回路２２および第２走査線駆動回路２２の各々は、シフトレジスタを含
んで構成される。第１走査線駆動回路２２は、制御回路２５から供給されるスタートパル
スＳＰＴを順次転送することで、第１走査線１１の総数（画素回路Ｐの行数）に相当する
ｍ個の第１走査信号ＧWT[１]〜ＧWT[ｍ]を生成して、各第１走査線１１に出力する。同様
に、第２走査線駆動回路２２は、制御回路２５から供給されるスタートパルスＳＰＢを順
次転送することで、ｍ個の第２走査信号ＧWB[１]〜ＧWB[ｍ]を生成して、各第２走査線１
２に出力する。
本実施形態において、制御回路２５は、第１走査線駆動回路２１および第２走査線駆動
回路２２を同時に駆動するのではなく、何れか一方のみを選択的に駆動する。より具体的
には以下のとおりである。制御回路２５は、図２に示す信号選択回路３０を備える。信号
選択回路３０は、選択信号ＳＥＬに応じて、第１走査線駆動回路２１および第２走査線駆
動回路２２のうちの何れか一方にスタートパルスＳＰを出力し、他方にはスタートパルス
ＳＰを出力しない。これにより、第１走査線駆動回路２１および第２走査線駆動回路２２
のうちの何れか一方のみが駆動されるという具合である。本実施形態では、第１走査線駆
動回路２１に出力されるスタートパルスＳＰをＳＰＴと表記し、第２走査線駆動回路２２
に出力されるスタートパルスＳＰをＳＰＢと表記している。図２に示すように、信号選択
回路３０は、トランジスタ（Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４）とインバータ（ＩＶ１，
ＩＶ２）とを含んで構成される。信号選択回路３０の具体的な動作については後述する。
図１に示すデータ線駆動回路２３は、制御回路２５から供給される画像データＧｄに応
じたデータ電位ＶX[１]〜ＶX[ｎ]を各データ線１４に出力する。電源回路２４は、高位側
の第１電源電位ＶＤＤＴと、高位側の第２電源電位ＶＤＤＢと、低位側の第３電源電位Ｖ
ＣＴとを生成する。第１電源電位ＶＤＤＴは、第１給電線１５を介して各画素回路Ｐに共
通に供給される。第２電源電位ＶＤＤＢは、第２給電線１６を介して各画素回路Ｐに共通
に供給される。第３電源電位ＶＣＴは、第３給電線１７を介して各画素回路Ｐに共通に供
給される。
電源回路２４は、図３に示す電源切替回路４０を備える。電源切替回路４０は、制御回
路２５から供給される選択信号ＳＥＬに応じて、第１電源電位ＶＤＤＴおよび第２電源電
位ＶＤＤＢのうちの何れか一方をハイレベルの電位ＶＤＤに設定し、他方を前記ハイレベ
ルの電位よりも低いローレベルの電位ＶＳＳに設定する。図３に示すように、電源切替回
路４０は、トランジスタ（Ｔｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８）とインバータ（ＩＶ３，Ｉ
Ｖ４）とを含んで構成される。電源切替回路４０の具体的な動作については後述する。
図４は、画素回路Ｐの回路図である。図４においては、第ｉ行（ｉ＝１〜ｍ）の第ｊ列
目（ｊ＝１〜ｎ）に位置する１個の画素回路Ｐのみが代表的に図示されている。図４に示
すように、画素回路Ｐは、第１回路Ｔｐと第２回路Ｂｐとを含んで構成される。第１回路
Ｔｐは、第１電源電位ＶＤＤＴが供給される第１給電線１５に対応して設けられる。第２
回路Ｂｐは、第２電源電位ＶＤＤＢ（＞ＶＣＴ）が供給される第２給電線１６に対応して
設けられる。第３電源電位ＶＣＴ（＜ＶＤＤＴ，ＶＤＤＢ）が供給される第３給電線１７
は、第１回路Ｔｐおよび第２回路Ｂｐに対して共通である。
図４に示すように、第１回路Ｔｐは、第１発光素子Ｅ１と第１駆動トランジスタＤｒＴ
と第１容量素子Ｃ１と第１スイッチング素子ＧＴとを含んで構成される。第１発光素子Ｅ
１と第１駆動トランジスタＤｒＴとは、第１給電線１５と第３給電線１７とを連結する経
路上に直列に配置される。第１発光素子Ｅ１は、相対向する陽極と陰極との間に有機ＥＬ
（Electroluminescense）材料の発光層を介在させたＯＬＥＤ素子である。
第１駆動トランジスタＤｒＴは、第１給電線１５にソースが接続されるとともにドレイ
ンが第１発光素子Ｅ１の陽極に接続されたＰチャネル型のトランジスタ（例えば薄膜トラ
ンジスタ）である。第１容量素子Ｃ１は、第１駆動トランジスタＤｒＴのゲートとソース
との間に介在する。
第１スイッチング素子ＧＴは、第１駆動トランジスタＤｒＴのゲートと第ｊ列目のデー
タ線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。図４に示す
ように、例えばＰチャネル型のトランジスタ（例えば薄膜トランジスタ）が第１スイッチ
ング素子ＧＴとして好適に採用される。第ｉ行に属するｎ個の画素回路Ｐの各々の第１ス
イッチング素子ＧＴのゲートは第ｉ行の第１走査線１１に対して共通に接続される。
一方、図４に示すように、第２回路Ｂｐは、第２発光素子Ｅ２と第２駆動トランジスタ
ＤｒＢと第２容量素子Ｃ２と第２スイッチング素子ＧＢとを含んで構成される。第２発光
素子Ｅ２と第２駆動トランジスタＤｒＢとは、第２給電線１６と第３給電線１７とを連結
する経路上に直列に配置される。第２発光素子Ｅ２は、ＯＬＥＤ素子である。
第２駆動トランジスタＤｒＢは、第２給電線１６にソースが接続されるとともにドレイ
ンが第２発光素子Ｅ２の陽極に接続されたＰチャネル型のトランジスタ（例えば薄膜トラ
ンジスタ）である。第２容量素子Ｃ２は、第２駆動トランジスタＤｒＢのゲートとソース
との間に介在する。
第２スイッチング素子ＧＢは、第２駆動トランジスタＤｒＢのゲートと第ｊ列目のデー
タ線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。図４に示す
ように、例えばＰチャネル型のトランジスタ（例えば薄膜トランジスタ）が第２スイッチ
ング素子ＧＢとして好適に採用される。第ｉ行に属するｎ個の画素回路Ｐの各々の第２ス
イッチング素子ＧＢのゲートは第ｉ行の第２走査線１２に対して共通に接続される。
図５は、上述の画素回路Ｐの断面図である。本実施形態では、互いに対向する第１基板
３１および第２基板３２の間に各画素回路Ｐが配置される構成となっている。第１基板３
１および第２基板３２は、ガラスなどの光透過性を有する材料で構成される。本実施形態
では、各画素回路Ｐの第１発光素子Ｅ１の出射光は第１基板３１側から取り出され、各画
素回路Ｐの第２発光素子Ｅ２の出射光は第２基板側３２から取り出される。以下、具体的
な内容について説明する。なお、第２基板３２上に画素回路を構成する素子が設けられ、
第１基板３１が保護基板として用いられる場合、第１基板３１の代替手段として有機物あ
るいは無機物の薄膜を含む保護膜を用いてもよい。
図５に示すように、第２基板３２上には、画素回路Ｐに含まれる各種トランジスタが形
成される。ここでは、第１駆動トランジスタＤｒＴおよび第２駆動トランジスタＤｒＢが
代表的に図示されている。第１駆動トランジスタＤｒＴは、第２基板３２の表面に半導体
材料で形成された半導体層４１と、半導体層４１を覆うゲート絶縁層Ｆ0を挟んで半導体
層４１と対向するゲート電極４２とを含む。半導体層４１は、例えばアモルファスシリコ
ンに対するレーザーアニールで形成されたポリシリコンの膜体である。ゲート電極４２は
第１絶縁層Ｆ1で覆われる。第１駆動トランジスタＤｒＴのドレイン電極４３およびソー
ス電極４４は、アルミニウムなどの低抵抗の金属によって第１絶縁層Ｆ1の面上に形成さ
れるとともにコンタクトホールを介して半導体層４１（ドレイン領域およびソース領域）
に導通する。
第２駆動トランジスタＤｒＢは、第２基板３２の表面に半導体材料で形成された半導体
層５１と、半導体層５１を覆うゲート絶縁層Ｆ0を挟んで半導体層５１と対向するゲート
電極５２とを含む。第１駆動トランジスタＤｒＴと同様、ゲート電極５２は第１絶縁層Ｆ
1で覆われる。第２駆動トランジスタＤｒＢのドレイン電極５３およびソース電極５４は
、アルミニウムなどの低抵抗の金属によって第１絶縁層Ｆ1の面上に形成されるとともに
コンタクトホールを介して半導体層５１（ドレイン領域およびソース領域）に導通する。
第１駆動トランジスタＤｒＴのドレイン電極４３およびソース電極４４、第２駆動トラ
ンジスタＤｒＢのドレイン電極５３およびソース電極５４は、平坦化層Ｈ１で覆われる。
平坦化層Ｈ１の面上には、第１発光素子Ｅ１の陽極を構成する第１画素電極６１と、第２
発光素子Ｅ２の陽極を構成する第２画素電極６２とが、互いに離れて形成される。第１画
素電極６１と、第１駆動トランジスタＤｒＴのドレイン電極４３とは、平坦化層Ｈ１に形
成されたコンタクトホールCH1を介して接続される。また、第２画素電極６２と、第２駆
動トランジスタＤｒＢのドレイン電極５３とは、平坦化層Ｈ１に形成された別のコンタク
トホールCH2を介して接続される。
第１画素電極６１および第２画素電極６２上には、有機バンク７０（セパレータ）が形
成される。この有機バンク７０は、第２基板３１の表面上の空間を画素回路Ｐごとに仕切
るものであり、絶縁性の透明材料、例えばアクリル、ポリイミドなどにより形成されてい
る。有機バンク７０で仕切られた第１画素電極６１および第２画素電極６２上には、正孔
注入／輸送層８１と有機ＥＬ層８２との積層体（発光機能層）が形成される。さらに、各
画素回路Ｐの発光機能層および各有機バンク７０を覆うように対向電極９０が形成される
。すなわち、対向電極９０は複数の画素回路Ｐにわたって連続しており、各画素回路Ｐの
第１発光素子Ｅ１および第２発光素子Ｅ２の陰極を構成する。
また、図５に示すように、有機バンク７０と平坦化層Ｈ１との間、および、第１画素電
極６１と第２画素電極６２との間には、ＳｉＯ２などの親液性材料からなる親液性制御層
Lsが形成されている。また、図３に示すように、対向電極９０上には、透明保護膜９１が
形成されている。透明保護膜９１は、出射光を透過させるとともに、外部からの水分や酸
素の浸入を防止するための部材（ガスバリア部材）であり、酸化シリコン（ＳｉＯx）や
窒化シリコン（ＳｉＮx）などで構成され得る。透明保護膜９１上には、接着層９２が形
成される。接着層９２は、透明保護膜９１上に第１基板３１を接着する機能を有する。
ここで、図５に示すように、第１画素電極６１と平坦化層Ｈ１との間には、第１発光素
子Ｅ１の出射光が第２基板３２側へ進行するのを防止するように、第１遮光膜B1が設けら
れている。より具体的には、第１遮光膜B1は、平坦化層Ｈ１の面上の領域のうち、第１発
光素子Ｅ１からの出射光が到達し得る領域（第１発光素子Ｅ１の発光領域）を覆うように
設けられる。第１遮光膜B1は、アルミニウム、クロムなどの光反射性を有する材料で構成
され得る。これにより、第１発光素子Ｅ１から第２基板３２側へ放射された光は、第１遮
光膜B1にて反射されて第１基板３１側に向かう光となり、第１発光素子Ｅ１から第１基板
３１側へ放射された光とともに、対向電極９０や第１基板３１を通過して外部へ出射され
る。つまり、第１発光素子Ｅ１の出射光は第１基板３１側から取り出される。
さらに、図５に示すように、対向電極９０の面上には、第２発光素子Ｅ２の出射光が第
１基板３１側へ進行するのを防止するように、第２遮光膜B2が設けられている。より具体
的には、第２遮光膜B2は、対向電極９０の面上の領域のうち、第２発光素子Ｅ２の出射光
が到達し得る領域（第２発光素子Ｅ２の発光領域）を覆うように設けられる。第２遮光膜
B2は、アルミニウム、クロムなどの光反射性を有する材料で構成され得る。これにより、
第２発光素子Ｅ２から第１基板３１側へ放射された光は、第２遮光膜B2にて反射されて第
２基板３２側に向かう光となり、第２発光素子Ｅ２から第２基板３２側へ放射された光と
ともに、第２画素電極６２や第２基板３２を通過して外部へ出射される。つまり、第２発
光素子Ｅ２の出射光は第２基板３２側から取り出されるという具合である。
次に、本実施形態に係る発光装置１００の具体的な動作（駆動方法）を説明する。本実
施形態では、駆動回路２０は、パネル(素子部１０)の第１基板３１側の面および第２基板
３２側の面うちの何れか一方を選択的に発光させる。以下、具体的な内容について説明す
る。
まず、パネルの第１基板３１側の面に画像を表示させる一方、第２基板３２側の面には
画像を表示させない場合を想定する。この場合、制御回路２５は、選択信号ＳＥＬをハイ
レベルに設定する。したがって、図６に示すように、信号選択回路３０のトランジスタＴ
ｒ１およびＴｒ３はオン状態、トランジスタＴｒ２およびＴｒ４はオフ状態に設定される
ので、第１走査線駆動回路２１にはスタートパルスＳＰ（ＳＰＴ）が出力される一方、第
２走査線駆動回路２２に出力されるスタートパルスＳＰＢはローレベルの電位ＶＬに固定
される。つまり、第２走査線駆動回路２２にはスタートパルスＳＰが出力されないので、
第２走査線駆動回路２２は非駆動状態となる。
また、このとき、図７に示すように、電源切替回路４０のトランジスタＴｒ５およびＴ
ｒ７はオン状態、トランジスタＴｒ６およびＴｒ８はオフ状態に設定されるので、第１給
電線１５に出力される第１電源電位ＶＤＤＴの値はハイレベルの電位ＶＤＤに設定される
一方、第２給電線１６に出力される第２電源電位ＶＤＤＢの値はローレベルの電位ＶＳＳ
に設定される。
図８は、パネルの第１基板３１側の面に画像を表示させる一方、第２基板３２側の面に
画像を表示させない場合における発光装置１００の具体的な動作を説明するためのタイミ
ングチャートである。図８に示すように、第１走査線駆動回路２１は、垂直走査期間内の
ｍ個の水平走査期間（Ｈ[１]〜Ｈ[ｍ]）の各々において第１走査信号ＧWT[１]〜ＧWT[ｍ]
を順番にアクティブレベル（ローレベル）に設定することで各第１走査線１１を順次に選
択する。第１走査信号ＧWT[i]のローレベルへの移行は第ｉ行の第１走査線１１の選択を
意味する。第１走査信号ＧWT[ｉ]がローレベルに遷移すると、第ｉ行に属するｎ個の画素
回路Ｐの各々の第１スイッチング素子ＧＴが一斉にオン状態に変化する。
一方、第２走査線駆動回路２２は非駆動状態となるので、第２走査信号ＧWB[１]〜ＧWB
[ｍ]は非アクティブレベル（ハイレベル）に維持される。したがって、各画素回路Ｐの第
２スイッチング素子ＧＢはオフ状態に維持される。
また、データ線駆動回路２３は、各水平走査期間Ｈで、画像データに応じたデータ電位
ＶXを生成して各データ線１４へ出力する。図８に示すように、第ｉ番目の水平走査期間
Ｈ[ｉ]において第ｊ列目のデータ線１４に出力されるデータ電位ＶX[j]の値を、Ｄ[i,j]
と表記する。
いま、第ｉ行の第ｊ列目の画素回路Ｐに着目して、発光装置１００の動作を説明する。
図８に示すように、垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]が開始すると、第１
走査線駆動回路２１は、第ｉ行の第１走査線１１に出力する第１走査信号ＧWT[ｉ]をロー
レベル（アクティブレベル）に設定する。一方、第２走査信号ＧWB[ｉ]はハイレベル（非
アクティブレベル）に維持される。したがって、図９に示すように、第１スイッチング素
子ＧＴはオン状態に設定される一方、第２スイッチング素子ＧＢはオフ状態に設定される
。また、図８および図９に示すように、データ線駆動回路２３は、第ｊ列目のデータ線１
４に出力するデータ電位ＶX[ｊ]の値を、電位Ｄ[i,j]に設定する。さらに、図７および図
９に示すように、電源回路２４は、ハイレベルの電位ＶＤＤを第１給電線１５に出力する
一方、ローレベルの電位ＶＳＳを第２給電線１６に出力する。本実施形態では、ハイレベ
ルの電位ＶＤＤと、第３給電線１７に供給される第３電源電位ＶＣＴとの電位差は、第１
発光素子Ｅ１の発光閾値電圧Ｖth_el1および第２発光素子Ｅ２の発光閾値電圧Ｖth_el2の
それぞれの値を充分に上回るように設定される。また、ローレベルの電位ＶＳＳと、第３
電源電位ＶＣＴとの電位差は、第１発光素子Ｅ１の発光閾値電圧Ｖth_el1および第２発光
素子Ｅ２の発光閾値電圧Ｖth_el2のそれぞれの値を充分に下回るように設定される。
このとき、第１駆動トランジスタＤｒＴのゲートは、オン状態の第１スイッチング素子
ＧＴを介して第ｊ列目のデータ線１４に導通するので、第１駆動トランジスタＤｒＴのゲ
ートの電位ＶＧ１は電位Ｄ[i,j]に設定される。これにより、当該電位Ｄ[i,j]に応じた駆
動電流Ｉd1が第１駆動トランジスタＤｒＴで生成され、その生成された駆動電流Ｉd1が第
１発光素子Ｅ１を流れる。第１発光素子Ｅ１は、駆動電流Ｉd1に応じた輝度で発光する。
一方、第２スイッチング素子ＧＢはオフ状態に設定されるので、第２駆動トランジスタ
ＤｒＢのゲートには、第ｊ列目のデータ線１４に出力されるデータ電位ＶX[j]は供給され
ない。また、このとき、第２給電線１６に出力される第２電源電位ＶＤＤＢの値はローレ
ベルの電位ＶＳＳに設定され、当該電位ＶＳＳと第３電源電位ＶＣＴとの電位差は、第２
発光素子Ｅ２の発光閾値電圧Ｖth_el2を下回るので、第２発光素子Ｅ２には電流が流れず
に非発光状態となる。例えばこのとき、前回の第２回路Ｂｐの発光時において当該第２回
路Ｂｐに書き込まれていたデータ電位ＶX[ｊ]が第２容量素子Ｃ２によって保持されて第
２駆動トランジスタＤｒＢが導通状態であっても、第２給電線１６に供給される電位ＶＳ
Ｓと第３給電線１７に供給される第３電源電位ＶＣＴとの電位差は発光閾値電圧Ｖth_el2
を下回るので、第２発光素子Ｅ２に電流が流れて発光することはない。したがって、第２
発光素子Ｅ２を確実に非発光状態にすることができるとともに、ハイレベルの電位ＶＤＤ
が各画素回路Ｐの第１回路Ｔｐおよび第２回路Ｂｐに対して共通に供給される態様に比べ
て消費電力量を低減できる。
その後、水平走査期間Ｈ[ｉ]が終了して次の第（ｉ＋１）番目の水平走査期間Ｈ[ｉ＋
１]が開始すると、第１走査信号ＧWT[ｉ]は非アクティブレベル（ハイレベル）に設定さ
れる。したがって、第１スイッチング素子ＧＴはオフ状態に遷移する。ここで、第１スイ
ッチング素子ＧＴがオフ状態になっても、第１駆動トランジスタＤｒＴのゲートの電位Ｖ
Ｇ１は、第１容量素子Ｃ１によって、第ｉ番目の水平走査期間Ｈ[ｉ]の終点における電位
Ｄ[i,j]に維持されるので、第１発光素子Ｅ１には前述の駆動電流Ｉd1が流れ続ける。す
なわち、第１発光素子Ｅ１は、次の垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]が開
始するまでの期間、前述の駆動電流Ｉd1に応じた輝度で発光し続けるという具合である。
次に、パネルの第２基板３２側の面に画像を表示させる一方、第１基板３１側の面に画
像を表示させない場合を想定する。この場合、制御回路２５は、選択信号ＳＥＬをローレ
ベルに設定する。したがって、図１０に示すように、信号選択回路３０のトランジスタＴ
ｒ２およびＴｒ４はオン状態、トランジスタＴｒ１およびＴｒ３はオフ状態に設定される
ので、第２走査線駆動回路２２にはスタートパルスＳＰ（ＳＰＢ）が出力される一方、第
１走査線駆動回路２１に出力されるスタートパルスＳＰＴはローレベルの電位ＶＬに固定
される。つまり、第１走査線駆動回路２１にはスタートパルスＳＰが出力されないので、
第１走査線駆動回路２１は非駆動状態となる。
また、このとき、図１１に示すように、電源切替回路４０のトランジスタＴｒ６および
Ｔｒ８はオン状態、トランジスタＴｒ５およびＴｒ７はオフ状態に設定されるので、第１
給電線１５に出力される第１電源電位ＶＤＤＴの値はローレベルの電位ＶＳＳに設定され
る一方、第２給電線１６に出力される第２電源電位ＶＤＤＢの値はハイレベルの電位ＶＤ
Ｄに設定される。
図１２は、パネルの第２基板３２側の面に画像を表示させる一方、第１基板３１側の面
には画像を表示させない場合における発光装置１００の具体的な動作を説明するためのタ
イミングチャートである。図１２に示すように、第２走査線駆動回路２２は、垂直走査期
間内のｍ個の水平走査期間（Ｈ[１]〜Ｈ[ｍ]）の各々において第２走査信号ＧWB[１]〜Ｇ
WB[ｍ]を順番にアクティブレベル（ローレベル）に設定することで各第２走査線１２を順
次に選択する。第２走査信号ＧWB[i]のローレベルへの移行は第ｉ行の第２走査線１２の
選択を意味する。第２走査信号ＧWB[ｉ]がローレベルに遷移すると、第ｉ行に属するｎ個
の画素回路Ｐの各々の第２スイッチング素子ＧＢが一斉にオン状態に変化する。
一方、第１走査線駆動回路２１は非駆動状態となるので、第１走査信号ＧWT[１]〜ＧWT
[ｍ]は非アクティブレベル（ハイレベル）に維持される。したがって、各画素回路Ｐの第
１スイッチング素子ＧＴはオフ状態に維持される。
また、データ線駆動回路２３は、各水平走査期間Ｈで、画像データに応じたデータ電位
ＶXを生成して各データ線１４へ出力する。
いま、第ｉ行の第ｊ列目の画素回路Ｐに着目して、発光装置１００の動作を説明する。
図１２に示すように、垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]が開始すると、第
２走査線駆動回路２２は、第ｉ行の第２走査線１２に出力する第２走査信号ＧWB[ｉ]をロ
ーレベル（アクティブレベル）に設定する。一方、第１走査信号ＧWT[ｉ]はハイレベル（
非アクティブレベル）に維持される。したがって、図１３に示すように、第２スイッチン
グ素子ＧＢはオン状態に設定される一方、第１スイッチング素子ＧＴはオフ状態に設定さ
れる。また、図１２および図１３に示すように、データ線駆動回路２３は、第ｊ列目のデ
ータ線１４に出力するデータ電位ＶX[ｊ]の値を、電位Ｄ[i,j]に設定する。さらに、図１
１および図１３に示すように、電源回路２４は、ハイレベルの電位ＶＤＤを第２給電線１
６に出力する一方、ローレベルの電位ＶＳＳを第１給電線１５に出力する。
このとき、第２駆動トランジスタＤｒＢのゲートは、オン状態の第２スイッチング素子
ＧＢを介して第ｊ列目のデータ線１４に導通するので、第２駆動トランジスタＤｒＢのゲ
ートの電位ＶＧ２は電位Ｄ[i,j]に設定される。これにより、当該電位Ｄ[i,j]に応じた駆
動電流Ｉd2が第２駆動トランジスタＤｒＢで生成され、その生成された駆動電流Ｉd2が第
２発光素子Ｅ２を流れる。第２発光素子Ｅ２は、駆動電流Ｉd2に応じた輝度で発光する。
一方、第１スイッチング素子ＧＴはオフ状態に設定されるので、第１駆動トランジスタ
ＤｒＴのゲートには、第ｊ列目のデータ線１４に出力されるデータ電位ＶX[j]は供給され
ない。また、このとき、第１給電線１５に出力される第１電源電位ＶＤＤＴの値はローレ
ベルの電位ＶＳＳに設定され、当該電位ＶＳＳと第３電源電位ＶＣＴとの電位差は、第１
発光素子Ｅ１の発光閾値電圧Ｖth_el1を下回るので、第１発光素子Ｅ１には電流が流れず
に非発光状態となる。例えばこのとき、前回の第１回路Ｔｐの発光時において当該第１回
路Ｔｐに書き込まれていたデータ電位ＶX[ｊ]が第１容量素子Ｃ１によって保持されて第
１駆動トランジスタＤｒＴが導通状態であっても、第１給電線１５に供給される電位ＶＳ
Ｓと第３給電線１７に供給される第３電源電位ＶＣＴとの電位差は発光閾値電圧Ｖth_el1
を下回るので、第１発光素子Ｅ１に電流が流れて発光することはない。したがって、第１
発光素子Ｅ１を確実に非発光状態にすることができるとともに、ハイレベルの電位ＶＤＤ
が各画素回路Ｐの第１回路Ｔｐおよび第２回路Ｂｐに対して共通に供給される態様に比べ
て消費電力量を低減できる。
その後、水平走査期間Ｈ[ｉ]が終了して次の第（ｉ＋１）番目の水平走査期間Ｈ[ｉ＋
１]が開始すると、第２走査信号ＧWB[ｉ]は非アクティブレベル（ハイレベル）に設定さ
れる。したがって、第２スイッチング素子ＧＢはオフ状態に遷移する。ここで、第２スイ
ッチング素子ＧＢがオフ状態になっても、第２駆動トランジスタＤｒＢのゲートの電位Ｖ
Ｇ２は、第２容量素子Ｃ２によって、水平走査期間Ｈ[ｉ]の終点における電位Ｄ[i,j]に
維持されるので、第２発光素子Ｅ２には前述の駆動電流Ｉd2が流れ続ける。すなわち、第
２発光素子Ｅ２は、次の垂直走査期間内の第ｉ番目の水平走査期間Ｈ[ｉ]が開始するまで
の期間、前述の駆動電流Ｉd2に応じた輝度で発光し続けるという具合である。
以上に説明したように、本実施形態においては、駆動回路２０は、第１基板３１側に画
像を表示させる一方、第２基板３２側に画像を表示させない場合は、第２給電線１６に供
給する第２電源電位ＶＤＤＢの値を、第２発光素子Ｅ２の第２画素電極６２と対向電極９
０との間の電圧（第２発光素子Ｅ２の両端間の電圧）が発光閾値電圧Ｖth_el2を下回るよ
うな値に設定するので、第２発光素子Ｅ２に電流が流れることはない。したがって、第２
基板３２側を確実に非発光状態にすることができるとともに、第１発光素子Ｅ１および第
２発光素子Ｅ２のそれぞれの発光閾値電圧を上回る電源電圧が第１回路Ｔｐおよび第２回
路Ｂｐに対して共通に供給される態様に比べて消費電力量を低減できる。
また、駆動回路２０は、第１基板３１側に画像を表示させない一方、第２基板３２側に
画像を表示させる場合は、第１給電線１５に供給する第１電源電位ＶＤＤＴの値を、第１
発光素子Ｅ１の第１画素電極６１と対向電極９０との間の電圧（第１発光素子Ｅ１の両端
間の電圧）が発光閾値電圧Ｖth_el1を下回るような値に設定するので、第１発光素子Ｅ１
に電流が流れることはない。したがって、第１基板３１側を確実に非発光状態にすること
ができるとともに、第１発光素子Ｅ１および第２発光素子Ｅ２のそれぞれの発光閾値電圧
を上回る電源電圧が第１回路Ｔｐおよび第２回路Ｂｐに対して共通に供給される態様に比
べて消費電力量を低減できる。すなわち、本実施形態によれば、第１基板３１側および第
２基板３２側のうちの何れか一方を選択的に発光させる発光装置において、非発光とすべ
き側の面を確実に非発光状態にしつつ消費電力量を低減できるという利点がある。
＜Ｂ：変形例＞
本発明は上述の実施形態に限定されるものではなく、例えば、以下の変形が可能である
。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
（１）変形例１
各画素回路Ｐに含まれる各種トランジスタの導電型は任意である。上述の実施形態では
、各画素回路Ｐに含まれる各種トランジスタは全てＰチャネル型のトランジスタで構成さ
れているが、これに限らず、例えば各画素回路Ｐに含まれる各種トランジスタの全てがＮ
チャネル型であってもよい。また、例えば各画素回路Ｐに含まれる各種トランジスタのう
ちの一部のトランジスタがＰチャネル型で構成され、その他のトランジスタがＮチャネル
型で構成されてもよい。
（２）変形例２
図１４に示すように、第１回路Ｔｐと第２回路Ｂｐとで１本の走査線１３を共有すると
ともに、第１回路Ｔｐと第２回路Ｂｐとで１つの容量素子Ｃ３を共有する態様であっても
よい。図１４では、第ｉ行の第ｊ列目の画素回路Ｐが例示されている。図１４に示すよう
に、第１スイッチング素子ＧＴのゲートおよび第２スイッチング素子のゲートの各々は、
第ｉ行の走査線１３に共通に接続される。第ｉ行の走査線１３には走査信号ＧWR[ｉ]が供
給され、第１スイッチング素子ＧＴおよび第２スイッチング素子ＧＢは、走査信号ＧWR[
ｉ]に応じてオンオフが制御される。この態様では、制御回路２５は、上述の信号選択回
路３０を具備しない。また、図１４に示すように、容量素子Ｃ３は、所定の電位ＧＮＤが
供給される第１電極Ｌ１と、第１駆動トランジスタＤｒＴのゲートおよび第２駆動トラン
ジスタＤｒＢのゲートに接続される第２電極Ｌ２とを具備する。
図１４の態様では、第ｉ行の走査線１３が選択されると（走査信号ＧWR[ｉ]がローレベ
ルに設定されると）、第１スイッチング素子ＧＴおよび第２スイッチング素子ＧＢの両方
が同時にオン状態となり、第１駆動トランジスタＤｒＴおよび第２駆動トランジスタＤｒ
Ｂのそれぞれのゲートの電位は、第ｊ列目のデータ線１４に供給されるデータ電位ＶX[ｊ
]に設定される。ここで、駆動回路２０は、パネルの第１基板３１側の面に画像を表示さ
せる一方、第２基板３２側の面に画像を表示させない場合は、上述の実施形態と同様に、
第１給電線１５に出力する第１電源電位ＶＤＤＴの値をハイレベルの電位ＶＤＤに設定す
る一方、第２給電線１６に出力する第２電源電位ＶＤＤＢの値をローレベルの電位ＶＳＳ
に設定するので、第１発光素子Ｅ１にはデータ電位ＶX[ｊ]に応じた電流が流れて発光状
態となる一方、第２発光素子Ｅ２には電流が流れずに非発光状態となる。
また、駆動回路２０は、パネルの第２基板３２側の面に画像を表示させる一方、第１基
板３１側の面に画像を表示させない場合は、上述の実施形態と同様に、第１給電線１５に
出力する第１電源電位ＶＤＤＴの値をローレベルの電位ＶＳＳに設定する一方、第２給電
線１６に出力する第２電源電位ＶＤＤＢの値をハイレベルの電位ＶＤＤに設定するので、
第２発光素子Ｅ２にはデータ電位ＶX[ｊ]に応じた電流が流れて発光状態となる一方、第
１発光素子Ｅ２には電流が流れずに非発光状態となる。すなわち、この態様であっても、
非発光とすべき側の面を確実に非発光状態にしつつ消費電力量を低減できるという利点が
得られる。
（３）変形例３
発光素子Ｅ（Ｅ１およびＥ２）は、ＯＬＥＤ素子であってもよいし、無機発光ダイオー
ドやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電
界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用でき
る。
＜Ｃ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１５は、以上に
説明した実施形態に係る発光装置１００を表示装置として採用したモバイル型のパーソナ
ルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装
置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイ
ッチ２００１およびキーボード２００２が設けられている。この発光装置１００は発光素
子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
図１６に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携
帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロ
ールボタン３００２、ならびに発光装置１００を備える。スクロールボタン３００２を操
作することによって、発光装置１００に表示される画面がスクロールされる。
図１７に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携
帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０
００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１０
０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種
の情報が発光装置１０に表示される。
なお、本発明に係る発光装置が適用される電子機器としては、図１５から図１７に示し
たもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置
、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネル
を備えた機器等などが挙げられる。
１０……素子部、１１……第１走査線、１２……第２走査線、１３……走査線、１４……
データ線、１５……第１給電線、１６……第２給電線、１７……第３給電線、２０……駆
動回路、２１……第１走査線駆動回路、２２……第２走査線駆動回路、２３……データ線
駆動回路、２４……電源回路、２５……制御回路、３０……信号選択回路、３１……第１
基板、３２……第２基板、４０……電源切替回路、１００……発光装置、Ｐ……画素回路
、Ｔp……第１回路、Ｂp……第２回路、Ｅ１……第１発光素子、Ｅ２……第２発光素子、
ＤｒＴ……第１駆動トランジスタ、ＤｒＢ……第２駆動トランジスタ、Ｃ１……第１容量
素子、Ｃ２……第２容量素子、ＧＴ……第１スイッチング素子、ＧＢ……第２スイッチン
グ素子、ＧWT……第１走査信号、ＧWB……第２走査信号、ＶX……データ電位、Ｈ……水
平走査期間、Ｔｒ１〜Ｔｒ８……トランジスタ、ＩＶ１〜ＩＶ４……インバータ、ＳＰ，
ＳＰＴ，ＳＰＢ……スタートパルス、ＳＥＬ……選択信号。

Claims (5)

  1. 基板上に配置された画素回路と、前記画素回路を駆動する駆動回路とを備える発光装置
    であって、
    前記画素回路は、
    第１給電線に対応して設けられた第１回路と、
    第２給電線に対応して設けられた第２回路と、を具備し、
    前記第１回路は、
    前記第１給電線に電気的に接続された第１電極及び前記第１電極に対向する第２電極を
    有する第１発光素子と、前記第１電極に電気的に接続された第１駆動トランジスタと、前
    記第１駆動トランジスタのゲートの電位を保持するための第１容量素子と、前記第１駆動
    トランジスタのゲートとデータ線との間に設けられる第１スイッチング素子と、を含み、
    前記第１発光素子の出射光は前記基板の一方の面側から取り出され、
    前記第２回路は、
    前記第２給電線に電気的に接続された第３電極及び前記第３電極に対向する前記第２電
    極を有する第２発光素子と、前記第３電極に電気的に接続された第２駆動トランジスタと
    、
    前記第２駆動トランジスタのゲートの電位を保持するための第２容量素子と、前記第２駆
    動トランジスタのゲートと前記データ線との間に設けられる第２スイッチング素子と、を
    含み、前記第２発光素子の出射光は前記基板の他方の面側から取り出され、
    前記駆動回路は、
    前記基板の一方の面側に前記第１回路によって画像を表示させる一方、前記基板の他方
    の面側に画像を表示させない場合は、
    画像データに応じたデータ電位を前記データ線に出力し、前記第１給電線の電位を、前
    記第１発光素子の前記第１電極と前記第２電極との間の電圧が当該第１発光素子の発光閾
    値電圧を上回るような値に設定し、前記第２給電線の電位を、前記第２発光素子の前記第
    ３電極と前記第２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値
    に設定し、
    前記基板の一方の面側に画像を表示させない一方、前記基板の他方の面側に前記第２回
    路によって画像を表示させる場合は、
    前記データ電位を前記データ線に出力し、前記第１給電線の電位を、前記第１発光素子
    の前記第１電極と前記第２電極との間の電圧が当該第１発光素子の発光閾値電圧を下回る
    ような値に設定し、前記第２給電線の電位を、前記第２発光素子の前記第３電極と前記第
    ２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定する、
    ことを特徴とする発光装置。
  2. 前記駆動回路は、
    前記基板の一方の面側に前記第１回路によって画像を表示させる一方、前記基板の他方
    の面側に画像を表示させない場合は、前記第１スイッチング素子をオン状態、前記第２ス
    イッチング素子をオフ状態に設定し、
    前記基板の一方の面側に画像を表示させない一方、前記基板の他方の面側に前記第２回
    路によって画像を表示させる場合は、前記第１スイッチング素子をオフ状態、前記第２ス
    イッチング素子をオン状態に設定する、
    ことを特徴とする請求項１に記載の発光装置。
  3. 各々が第１方向に延在する複数の第１走査線と、
    前記複数の第１走査線と１対１に対応して設けられる複数の第２走査線と、
    前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、
    前記複数の第１走査線および第２走査線と、前記複数のデータ線との各交差に対応して
    配置される複数の画素回路と、
    前記各画素回路を駆動する駆動回路と、を具備し、
    前記各画素回路は、
    基板上に配置され、
    第１給電線に対応して設けられた第１回路と、
    第２給電線に対応して設けられた第２回路とを備え、
    前記第１回路は、前記第１給電線に電気的に接続された第１電極及び前記第１電極に対
    向する第２電極を有する第１発光素子と、前記第１電極に電気的に接続された第１駆動ト
    ランジスタと、前記第１駆動トランジスタのゲートの電位を保持するための第１容量素子
    と、前記第１駆動トランジスタのゲートと前記データ線との間に設けられて前記第１走査
    線の選択時に両者を導通させる第１スイッチング素子と、を含み、前記第１発光素子の出
    射光は前記基板の一方の面側から取り出され、
    前記第２回路は、前記第２給電線に電気的に接続された第３電極及び前記第３電極に対
    向する前記第２電極を有する第２発光素子と、前記第３電極に電気的に接続された第２駆
    動トランジスタと、前記第２駆動トランジスタのゲートの電位を保持するための第２容量
    素子と、前記第２駆動トランジスタのゲートと前記データ線との間に設けられて前記第２
    走査線の選択時に両者を導通させる第２スイッチング素子と、を含み、前記第２発光素子
    の出射光は前記基板の他方の面側から取り出され、
    前記駆動回路は、
    前記基板の一方の面側に前記第１回路によって画像を表示させる一方、前記基板の他方
    の面側に画像を表示させない場合は、
    選択期間ごとに、前記各第１走査線を順番に選択する一方、前記各第２走査線は選択せ
    ずに、画像データに応じたデータ電位を前記各データ線へ出力し、前記第１給電線の電位
    を、前記第１発光素子の前記第１電極と前記第２電極との間の電圧が当該第１発光素子の
    発光閾値電圧を上回るような値に設定し、前記第２給電線の電位を、前記第２発光素子の
    前記第３電極と前記第２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るよ
    うな値に設定し、
    前記基板の一方の面側に画像を表示させない一方、前記基板の他方の面側に前記第２回
    路によって画像を表示させる場合は、
    選択期間ごとに、前記各第２走査線を順番に選択する一方、前記各第１走査線は選択せ
    ずに、前記データ電位を前記データ線に出力し、前記第１給電線の電位を、前記第１発光
    素子の前記第１電極と前記第２電極との間の電圧が当該第１発光素子の発光閾値電圧を下
    回るような値に設定し、前記第２給電線の電位を、前記第２発光素子の前記第３電極と前
    記第２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定する
    、
    ことを特徴とする発光装置。
  4. 請求項１から請求項３の何れかに記載の発光装置を具備する電子機器。
  5. 基板上に配置された画素回路と、前記画素回路を駆動する駆動回路とを備え、前記画素
    回路は、第１給電線に対応して設けられた第１回路と、第２給電線に対応して設けられた
    第２回路と、を具備し、前記第１回路は、前記第１給電線に電気的に接続された第１電極
    及び前記第１電極に対向する第２電極を有する第１発光素子と、前記第１電極に電気的に
    接続された第１駆動トランジスタと、前記第１駆動トランジスタのゲートの電位を保持す
    るための第１容量素子と、を含み、前記第１発光素子の出射光は前記基板の一方の面側か
    ら取り出され、前記第２回路は、前記第２給電線に電気的に接続された第３電極及び前記
    第３電極に対向する前記第２電極を有する第２発光素子と、前記第３電極に電気的に接続
    された第２駆動トランジスタと、前記第２駆動トランジスタのゲートの電位を保持するた
    めの第２容量素子と、を含み、前記第２発光素子の出射光は前記基板の他方の面側から取
    り出される構成の発光装置の駆動方法であって、
    前記基板の一方の面側に前記第１回路によって画像を表示させる一方、前記基板の他方
    の面側に画像を表示させない場合は、
    前記第１駆動トランジスタのゲートの電位を、画像データに応じたデータ電位に設定し
    、前記第１給電線の電位を、前記第１発光素子の前記第１電極と前記第２電極との間の電
    圧が当該第１発光素子の発光閾値電圧を上回るような値に設定し、前記第２給電線の電位
    を、前記第２発光素子の前記第３電極と前記第２電極との間の電圧が当該第２発光素子の
    発光閾値電圧を下回るような値に設定し、
    前記基板の一方の面側に画像を表示させない一方、前記基板の他方の面側に前記第２回
    路によって画像を表示させる場合は、
    前記データ電位を前記データ線に出力し、前記第１給電線の電位を、前記第１発光素子
    の前記第１電極と前記第２電極との間の電圧が当該第１発光素子の発光閾値電圧を下回る
    ような値に設定し、前記第２給電線の電位を、前記第２発光素子の前記第３電極と前記第
    ２電極との間の電圧が当該第２発光素子の発光閾値電圧を下回るような値に設定する、
    ことを特徴とする駆動方法。
JP2010086763A 2010-04-05 2010-04-05 発光装置および電子機器、発光装置の駆動方法 Pending JP2011221070A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010086763A JP2011221070A (ja) 2010-04-05 2010-04-05 発光装置および電子機器、発光装置の駆動方法
US13/078,341 US8686931B2 (en) 2010-04-05 2011-04-01 Light emitting device, electronic apparatus, and driving method of light emitting device with image displayed selectively on two sides
CN2011100847921A CN102214439A (zh) 2010-04-05 2011-04-01 发光装置以及电子设备、发光装置的驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086763A JP2011221070A (ja) 2010-04-05 2010-04-05 発光装置および電子機器、発光装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2011221070A true JP2011221070A (ja) 2011-11-04
JP2011221070A5 JP2011221070A5 (ja) 2013-05-16

Family

ID=44709089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086763A Pending JP2011221070A (ja) 2010-04-05 2010-04-05 発光装置および電子機器、発光装置の駆動方法

Country Status (3)

Country Link
US (1) US8686931B2 (ja)
JP (1) JP2011221070A (ja)
CN (1) CN102214439A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011105B2 (en) 2019-08-20 2021-05-18 Au Optronics Corporation Pixel circuit
WO2022234629A1 (ja) * 2021-05-07 2022-11-10 シャープ株式会社 表示装置
WO2024181152A1 (ja) * 2023-02-28 2024-09-06 京セラ株式会社 発光装置及び表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101784994B1 (ko) * 2011-03-31 2017-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104576688B (zh) * 2013-10-10 2018-11-09 精工爱普生株式会社 发光装置以及电子设备
US9773848B2 (en) * 2013-11-12 2017-09-26 Joled Inc. Organic EL display panel, production method therefor, and organic EL display device
TWI647680B (zh) 2015-04-21 2019-01-11 友達光電股份有限公司 畫素結構及其驅動方法
JP6759616B2 (ja) * 2016-02-12 2020-09-23 セイコーエプソン株式会社 電気光学装置および電子機器
TWI680445B (zh) * 2018-11-16 2019-12-21 友達光電股份有限公司 驅動電路
JP7321049B2 (ja) 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
CN110890066B (zh) * 2019-11-26 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种子像素电路、像素电路及显示装置
CN110931532B (zh) 2019-11-29 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种像素单元、制作方法及显示装置
CN111312158B (zh) * 2020-03-04 2021-11-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330138A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
JP2008096740A (ja) * 2006-10-12 2008-04-24 Epson Imaging Devices Corp 表示装置
JP2009175767A (ja) * 2003-05-16 2009-08-06 Semiconductor Energy Lab Co Ltd 電子ブック
JP2010039176A (ja) * 2008-08-05 2010-02-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
KR101245125B1 (ko) * 2002-12-27 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4131838B2 (ja) * 2003-05-16 2008-08-13 株式会社半導体エネルギー研究所 表示装置
US7453426B2 (en) * 2004-01-14 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US8681140B2 (en) * 2004-05-21 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having the same
KR100637164B1 (ko) * 2004-06-26 2006-10-20 삼성에스디아이 주식회사 능동 구동형 전계발광 디스플레이 장치
KR100570772B1 (ko) * 2004-08-20 2006-04-12 삼성에스디아이 주식회사 발광표시 장치의 디스플레이 패널 구동 드라이버 및 그방법
JP4289332B2 (ja) * 2004-09-30 2009-07-01 セイコーエプソン株式会社 Ｅｌ表示装置、ｅｌ表示装置の製造方法、及び電子機器
KR20060085289A (ko) * 2005-01-21 2006-07-26 삼성전자주식회사 듀얼 표시 장치
EP1889249B1 (en) 2005-05-24 2013-05-22 Casio Computer Co., Ltd. Display apparatus and drive control method thereof
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175767A (ja) * 2003-05-16 2009-08-06 Semiconductor Energy Lab Co Ltd 電子ブック
JP2006330138A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
JP2008096740A (ja) * 2006-10-12 2008-04-24 Epson Imaging Devices Corp 表示装置
JP2010039176A (ja) * 2008-08-05 2010-02-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011105B2 (en) 2019-08-20 2021-05-18 Au Optronics Corporation Pixel circuit
WO2022234629A1 (ja) * 2021-05-07 2022-11-10 シャープ株式会社 表示装置
JP7538954B2 (ja) 2021-05-07 2024-08-22 シャープ株式会社 表示装置
WO2024181152A1 (ja) * 2023-02-28 2024-09-06 京セラ株式会社 発光装置及び表示装置

Also Published As

Publication number Publication date
US20110242072A1 (en) 2011-10-06
CN102214439A (zh) 2011-10-12
US8686931B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5589452B2 (ja) 発光装置および電子機器、発光装置の駆動方法
US8686931B2 (en) Light emitting device, electronic apparatus, and driving method of light emitting device with image displayed selectively on two sides
JP3772889B2 (ja) 電気光学装置およびその駆動装置
KR100724003B1 (ko) 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
JP5360684B2 (ja) 発光装置、電子機器および画素回路の駆動方法
JP5286992B2 (ja) 電気光学装置および電子機器
JP2008107785A (ja) 電気光学装置および電子機器
JP2007025523A (ja) 電子装置、電気光学装置および電子機器
JP2007316510A (ja) アクティブマトリクス型表示装置
JP2010217661A (ja) 画素回路、発光装置、電子機器及び画素回路の駆動方法
US20090195534A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2010049283A (ja) 電気光学装置および電子機器
JP5392963B2 (ja) 電気光学装置及び電子機器
JP4039441B2 (ja) 電気光学装置および電子機器
KR20040111032A (ko) 디스플레이 장치 및 그 구동 방법
JP5011682B2 (ja) 電子装置および電子機器
JP2007025192A (ja) 電子装置、その駆動方法、電気光学装置および電子機器
JP2008102214A (ja) アクティブマトリクス型表示装置
JP5299126B2 (ja) 発光装置および電子機器、並びに画素回路の駆動方法。
JP2010224390A (ja) 単位回路、並びに単位回路及び電気光学装置の駆動方法
JP2009222779A (ja) 電気光学装置および電子機器
JP2007316513A (ja) アクティブマトリクス型表示装置
JP2005181975A (ja) 画素回路、電気光学装置および電子機器
JP2008134346A (ja) アクティブマトリクス型表示装置
JP4801329B2 (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20131128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729