JP2009222779A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】各画素回路Ｐにおける容量素子Ｃ０の電圧を初期化するための電位供給線を画素アレイ部１００に設ける場合において、電気光学装置１０の構成を簡素化する。
【解決手段】電気光学装置１０は、電気光学素子１１と、駆動電流を生成する駆動トランジスタＴｄと、データ電位ＶＤの電位に応じて設定される駆動トランジスタＴｄのゲートの電位を保持するための容量素子Ｃ０とを含む複数の画素回路Ｐを有する。Ｙ方向に延びる共通のデータ線１０４に接続されたｍ個の画素回路Ｐは画素回路群Ｂを構成する。Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられ、初期化線１０６は当該２つの画素回路群Ｂに共通に接続される。
【選択図】 図４

Description

本発明は、電気光学素子を利用した電気光学装置や電子機器に関する。

近年、液晶素子に代わる次世代の発光デバイスとして、有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ素子」という）素子が注目されている。この種の発光素子は電流の供給によって階調（典型的には輝度）が変化する。この電流を駆動トランジスタによって制御する技術が従来から提案されている。

例えば、特許文献１には、ＯＬＥＤ素子と、駆動トランジスタと、駆動トランジスタのゲートの電位を保持するための容量素子とを各々が含む画素回路を複数備えた電気光学装置が開示されている。特許文献１には、１水平走査期間内における期間であって書込期間の前の初期化期間において、容量素子の一方の電極と初期化電位が供給される初期化線とを導通させることで、容量素子に残存する電荷を放電（リセット）するという技術が開示されている。
特開２００７−３１６４６２号公報

例えば、複数の画素回路がマトリクス状に配列された画素アレイ部の行ごとまたは列ごとに初期化線を設ける構成が考えられるが、この構成では画素アレイ部の行の数または列の数だけ初期化線を設ける必要があるため、構成が複雑になるという問題があった。また、ボトムエミッション型の電気光学装置において、画素アレイ部の行ごとまたは列ごとに初期化線を設ける場合は、開口率が低下するという問題もあった。この場合において開口率を維持しようとすると、１画素あたりの面積が増大するから画像の高精細化を図るうえで不利になるという問題が発生してしまう。
本発明はこのような事情に鑑みてなされたものであり、各画素回路における容量素子の電圧を初期化するための電位供給線を画素アレイ部に設ける場合において電気光学装置の構成を簡素化するという課題の解決を目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、駆動電流に応じた輝度で発光する電気光学素子と、駆動電流を生成する駆動トランジスタと、データ線の電位に応じて設定される駆動トランジスタのゲートの電位を保持するための容量素子（例えば本明細書中における容量素子Ｃ０）と、を含む複数の単位回路（例えば本明細書中における画素回路Ｐ）を第１方向に配列した複数の単位回路群が第１方向とは異なる第２方向に並列に配置される画素アレイ部と、容量素子の電圧を初期化する電位供給線（例えば本明細書中における初期化線１０６）と、を具備し、電位供給線は、複数の単位回路群のうち少なくとも２つの単位回路群に属する複数の単位回路の各々における容量素子の一方の電極と共通に接続される。より具体的には、少なくとも２つの単位回路群に属する複数の単位回路ごとに、当該単位回路における容量素子の一方の電極と電位供給線との導通および非導通を切り替える第１のスイッチ手段（例えば図４に示すトランジスタＴｒ３、図５に示すトランジスタＴｒ５、図７に示すトランジスタＴｒ８）を有する。

以上の態様によれば、少なくとも２つの単位回路群に属する複数の単位回路の各々における一方の電極に、容量素子の電圧を初期化するための電位供給線が共通に接続されるから、各単位回路群ごとに電位供給線を設ける態様と比べて構成を簡素化できるという利点がある。

本発明に係る電気光学装置においては、複数の単位回路の各々において、容量素子の他方の電極（図４に示す第１電極Ｌ１）は駆動トランジスタのゲートと接続され、容量素子の一方の電極（図４に示す第２電極Ｌ２）とデータ線との導通および非導通を切り替える第２のスイッチ手段（例えば図４に示すトランジスタＴｒ２）と、駆動トランジスタのゲートと駆動トランジスタの一方の端子との導通および非導通を切り替える第３のスイッチ手段（例えば図４に示すトランジスタＴｒ１）と、を有し、各単位回路の選択前においては第１のスイッチ手段（例えば図４に示すトランジスタＴｒ３）はオン状態、第２のスイッチ手段はオフ状態、第３のスイッチ手段はオン状態とされる一方、複数の単位回路のうち選択された単位回路の第１スイッチ手段はオフ状態、第２のスイッチ手段はオン状態、第３のスイッチ手段はオフ状態とされる。

本発明に係る電気光学装置においては、複数の単位回路の各々において、容量素子の一方の電極（図５に示す第２電極Ｌ２）は駆動トランジスタのゲートと接続されるとともに、他方の電極（図５に示す第１電極Ｌ１）は定電位線（例えば高位側電位ＶＥＬが供給される高位側電位線）と接続され、容量素子の一方の電極および駆動トランジスタのゲートとデータ線との導通および非導通を切り替える第４のスイッチ手段（例えば図５に示すトランジスタＴｒ５）を有し、各単位回路の選択前においては第１のスイッチ手段はオン状態、第４のスイッチ手段はオフ状態とされる一方、複数の単位回路のうち選択された単位回路の第１スイッチ手段はオフ状態、第４のスイッチ手段はオン状態とされる。

本発明に係る電気光学装置においては、複数の単位回路の各々において、容量素子の一方の電極（図７に示す第２電極Ｌ２）は駆動トランジスタのゲートと接続され、容量素子の他方の電極（図７に示す第１電極Ｌ１）とデータ線との導通および非導通を切り替える第５のスイッチ手段（例えば図７に示すトランジスタＴｒ９）と、容量素子の他方の電極と駆動トランジスタの一方の端子との導通および非導通を切り替える第６のスイッチ手段（例えば図７に示すトランジスタＴｒ１０）と、第２の定電位線（例えば高位側電位ＶＥＬが供給される高位側電位線）と駆動トランジスタの一方の端子との間に介挿されて第２の定電位線からの電流を駆動トランジスタに供給するか否かを切り替える第７のスイッチ手段（例えば図７に示すトランジスタＴｒ７）と、を有し、各単位回路の選択前における第１期間（例えば図８に示す第１期間Ｐc）においては、第１のスイッチ手段はオン状態、第５のスイッチ手段はオフ状態、第６のスイッチ手段はオン状態、第７のスイッチ手段はオン状態とされ、各単位回路の選択前の期間であって第１期間経過後の第２期間（例えば図８に示す第２期間Ｐd）においては、第１のスイッチ手段はオン状態に維持され、第５のスイッチ手段はオフ状態に維持され、第６のスイッチ手段はオン状態に維持され、第７のスイッチ手段はオフ状態とされ、複数の単位回路のうち選択された単位回路の第１スイッチ手段はオフ状態、第５のスイッチ手段はオン状態、第６のスイッチ手段はオフ状態、第７のスイッチ手段はオン状態とされる。

本発明に係る電気光学装置の好適な態様としては、電位供給線の延在方向は、データ線の延在方向と平行である。この態様によれば、容量素子の一方の電極と電位供給線とを導通させることで、駆動トランジスタが正常に動作するか否か、電気光学素子が正常に発光するか否かを検査できる。

本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として本発明の電気光学装置を採用することもできる。

＜Ａ：第１実施形態＞
図１は、本実施形態に係る電気光学装置１０の構成を示すブロック図である。この電気光学装置１０は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Ｐが面状に配列された画素アレイ部１００と、各画素回路Ｐを駆動する走査線駆動回路２０およびデータ線駆動回路２２と、電気光学装置１０で利用される各種電位を生成する電位生成回路２４と、を有する。なお、図１においては、走査線駆動回路２０とデータ線駆動回路２２と電位生成回路２４とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図１に図示されたひとつの走査線駆動回路２０（あるいはデータ線駆動回路２２や電位生成回路２４）が複数のＩＣチップに区分された態様で電気光学装置１０に実装されてもよい。

図１に示すように、画素アレイ部１００には、Ｘ方向に延在するｍ本の走査線１０２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１０４とが設けられる（ｍおよびｎは自然数）。各画素回路Ｐは、走査線１０２とデータ線１０４との交差に対応する位置に配置される。従って、これらの画素回路Ｐは縦ｍ行×横ｎ列のマトリクス状に配列する。

図１に示す走査線駆動回路２０は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するための回路である。走査線駆動回路２０は、順次アクティブとなる走査信号ＧWRT[１]〜ＧWRT[ｍ]をｍ本の走査線１０２の各々に出力する。図２に示すように、走査信号ＧWRT[１]ないしＧWRT[ｍ]は、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる。すなわち、走査信号ＧWRT[ｉ]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。走査信号ＧWRT[ｉ]のハイレベルへの移行は第ｉ行の各画素回路Ｐの選択を意味する。以下では走査信号ＧWRT[１]ないしＧWRT[ｍ]の各々がハイレベルとなる期間（すなわち水平走査期間）を「書込期間ＰWRT」と表記する。なお、図２においては走査信号ＧWRT[ｉ]の立ち下がりとその次行の走査信号ＧWRT[ｉ＋１]の立ち上がりとを同時とした場合が例示されているが、走査信号ＧWRT[ｉ]の立ち下がりから所定の時間が経過したタイミングで走査信号ＧWRT[ｉ＋１]が立ち上がる構成（つまり、各行の書込期間ＰWRTに間隔が設けられた構成）としてもよい。

図１に示すデータ線駆動回路２２は、各書込期間ＰWRTで走査線駆動回路２０が選択した１行分（ｎ個）の画素回路Ｐに対応するデータ電位ＶＤ[１]ないしＶＤ[ｎ]を生成して各データ線１０４に出力する。第ｉ行が選択される書込期間ＰWRTにおいて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１０４に出力されるデータ電位ＶＤ[ｊ]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。

電位生成回路２４は、電源の高位側の電位ＶＥＬおよび低位側の電位ＶＣＴを生成する。電位生成回路２４で生成された高位側電位ＶＥＬおよび低位側電位ＶＣＴは各画素回路Ｐに共通に供給される。また、電位生成回路２４は、初期化電位ＶＳＴを生成する。電位生成回路２４で生成された初期化電位ＶＳＴは、初期化線１０６を介して各画素回路Ｐに共通に供給される。

図３は、第ｉ行に属する複数（ｎ個）の画素回路Ｐおよび第ｉ＋１行に属する複数（ｎ個）の画素回路Ｐを簡略化して示したブロック図である。図３に示すように、Ｙ方向に延びる共通のデータ線１０４に接続されたｍ個の画素回路Ｐは画素回路群Ｂを構成する。図３に示すように、第ｊ列目のデータ線１０４に対応する画素回路群Ｂは「Ｂｊ」、第ｊ＋１列目のデータ線１０４に対応する画素回路群Ｂは「Ｂｊ＋１」、第ｊ＋２列目のデータ線１０４に対応する画素回路群Ｂは「Ｂｊ＋２」、第ｊ＋３列目のデータ線１０４に対応する画素回路群Ｂは「Ｂｊ＋３」と表記する。本実施形態においては、Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられ、初期化線１０６は当該２つの画素回路群Ｂに共通に接続される。本実施形態においては、初期化線１０６の延在方向はデータ線１０４の延在方向と平行であるとともに初期化線１０６の本数はデータ線１０４の本数よりも少ない。図２に示すように、Ｘ方向に隣り合う画素回路群Ｂｊおよび画素回路群Ｂｊ＋１に属する各画素回路Ｐには対応する初期化線１０６が共通に接続され、画素回路群Ｂｊ＋２および画素回路群Ｂｊ＋３に属する各画素回路Ｐには対応する初期化線１０６が共通に接続されるという具合である。

図４は、画素回路群Ｂｊおよび画素回路群Ｂｊ＋１における各画素回路Ｐのうち第ｉ行の画素回路Ｐの詳細な電気的構成を示す回路図である。画素回路群Ｂｊおよび画素回路群Ｂｊ＋１における他の画素回路Ｐ、ならびに他の画素回路群Ｂにおける各画素回路Ｐについても図３に示す構成と同じである。なお、図３に示す画素回路群Ｂｊの第ｉ行の画素回路Ｐおよび画素回路群Ｂｊ＋１の第ｉ行の画素回路Ｐについても両者の構成は同じであるから、以下では画素回路群Ｂｊの第ｉ行の画素回路Ｐを例にしてその詳細な構成を説明する。

図４に示すように、画素アレイ部１００には、第１制御線１２３、第２制御線１２５、発光制御線１２７がｍ本の走査線１０２の各々に対応して設けられる。各配線には、走査線駆動回路２０から所定の信号が供給される。第１制御線１２３には初期化信号ＧINT[ｉ]が供給され、第２制御線１２５にはリセット信号ＧP[ｉ]が供給され、発光制御線１２７には発光制御信号ＧEL[ｉ]が供給される。各信号の具体的な波形やこれに応じた画素回路Ｐの動作については後述する。

図４に示すように、画素回路Ｐは、高位側電位ＶＥＬが供給される高位側電位線と低位側電位ＶＣＴが供給される低位側電位線との間に介挿された電気光学素子１１を含む。電気光学素子１１は、陽極と陰極との間に有機ＥＬ材料の発光層を介在させたＯＬＥＤ素子である。なお、本実施形態に係る電気光学装置１０はボトムエミッション型の構造である。

図４に示すように、高位側電位線から電気光学素子１１の陽極に至る電流経路上には、Ｐチャネル型の駆動トランジスタＴｄとＮチャネル型の発光制御トランジスタＴｅとが設けられる。駆動トランジスタＴｄは、ゲートの電位に応じた駆動電流Ｉｅｌを生成するための手段である。駆動トランジスタＴｄのソースは高位側電位線に接続されるとともにドレインは発光制御トランジスタＴｅのドレインに接続される。発光制御トランジスタＴｅは、電気光学素子１１に対する駆動電流Ｉｅｌの供給の可否を決定する手段である。発光制御トランジスタＴｅのソースは電気光学素子１１の陽極に接続されるとともにゲートは発光制御線１２７に接続される。発光制御信号ＧEL[ｉ]がローレベルを維持する期間においては発光制御トランジスタ１２７がオフ状態となって電気光学素子１１に対する駆動電流Ｉｅｌの供給が遮断される一方、発光制御信号ＧEL[ｉ]がハイレベルを維持する期間においては発光制御トランジスタＴｅがオン状態となって駆動トランジスタＴｄのゲートの電位に応じた駆動電流Ｉｅｌが電気光学素子１１に供給される。なお、発光制御トランジスタＴｅは駆動トランジスタＴｄと高位側電位線との間に配置されてもよい。

駆動トランジスタＴｄのゲートとドレインとの間には、駆動トランジスタＴｄのゲートとドレインとの導通および非導通を切り替えるＮチャネル型のトランジスタＴｒ１が介在する。トランジスタＴｒ１のゲートは第１制御線１２３に接続される。従って、初期化信号ＧINT[ｉ]がハイレベルに遷移するとトランジスタＴｒ1はオン状態となって駆動トランジスタＴｄのゲートとドレインとが導通する。すなわち、駆動トランジスタＴｄがダイオード接続される。一方、初期化信号ＧINT[ｉ]がローレベルに遷移するとトランジスタＴｒ1はオフ状態となって駆動トランジスタＴｄｒのダイオード接続は解除される。

容量素子Ｃ０は、データ線１０４に供給されるデータ電位ＶＤに応じて設定される駆動トランジスタＴｄのゲートの電位を保持するための手段である。図４に示すように、容量素子Ｃ０は、第１電極Ｌ１と第２電極Ｌ２とを有する。第１電極Ｌ１は、駆動トランジスタＴｄのゲートに接続される。容量素子Ｃ０の第２電極Ｌ２とデータ線１０４との間には、第２電極Ｌ２とデータ線１０４との導通および非導通を切り替えるＮチャネル型のトランジスタＴｒ２が介在する。トランジスタＴｒ２のゲートは走査線１０２に接続される。従って、走査信号ＧWRT[ｉ]がハイレベルに遷移するとトランジスタＴｒ２はオン状態となってデータ線１０４と容量素子Ｃ０の第２電極Ｌ２とが導通する。一方、走査信号ＧWRT[ｉ]がローレベルに遷移するとトランジスタＴｒ２はオフ状態になってデータ線１０４と第２電極Ｌ２とは非導通となる。

図４に示すＮチャネル型のトランジスタＴｒ３は、容量素子Ｃ０の第２電極Ｌ２と初期化線１０６との導通および非導通を切り替える手段である。図４に示すように、トランジスタＴｒ３のゲートは、トランジスタＴｒ１と同様、第１制御線１２３に接続される。従って、初期化信号ＧINT[ｉ]がハイレベルに遷移するとトランジスタＴｒ３はオン状態となって容量素子Ｃ０の第２電極Ｌ２と初期化線１０６とが導通する。一方、初期化信号ＧINT[ｉ]がローレベルに遷移するとトランジスタＴｒ３はオフ状態となって第２電極Ｌ２と初期化線１０６とは非導通となる。

図４に示すＮチャネル型のトランジスタＴｒ４は、容量素子Ｃ０の第１電極Ｌ１と第２電極Ｌ２との間に介挿されて両者の導通および非導通を切り替える手段である。さらに詳述すると、トランジスタＴｒ４は、一端がトランジスタＴｒ１を介して第１電極Ｌ１に接続されるとともに、他端がトランジスタＴｒ３を介して第２電極Ｌ２に接続される。トランジスタＴｒ４のゲートは第２制御線１２５に接続される。従って、トランジスタＴｒ１およびトランジスタＴｒ３がオン状態を維持する期間において、リセット信号ＧP[ｉ]がハイレベルに遷移するとトランジスタＴｒ４がオン状態になって第１電極Ｌ１と第２電極Ｌ２とが短絡する。

次に、図２を参照して、走査線駆動回路２０が生成する各信号の具体的な波形を説明する。図２に示すように、初期化信号ＧINT[ｉ]は、走査信号ＧWRT[ｉ]がハイレベルとなる書込期間ＰWRTの直前の期間（以下「初期化期間」という）ＰINTにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。図２に示すように、初期化期間ＰINTはリセット期間Ｐaとその直後の補償期間Ｐbとに区分される。リセット期間Ｐaは、その開始の時点で容量素子Ｃ０に残存している電荷を放電（リセット）するための期間であり、補償期間Ｐbは、駆動トランジスタＴｄのゲートの電位をその閾値電圧Ｖｔｈに応じた電位に設定するための期間である。リセット信号ＧP[ｉ]は、初期化信号ＧINT[ｉ]がハイレベルとなる初期化期間ＰINTのリセット期間Ｐaにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。

発光制御信号ＧEL[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの経過後から、初期化信号ＧINT[i]がハイレベルとなる初期化期間ＰINTの開始前までの期間（以下「発光期間」という）ＰELにてハイレベルとなり、それ以外の期間（すなわち初期化期間ＰINTと書込期間ＰWRTとを含む期間）にてローレベルとなる信号である。

次に、図２および図４を参照しながら画素回路Ｐの具体的な動作について説明する。以下では、画素回路群Ｂｊの第ｉ行の画素回路Ｐの動作を、リセット期間Ｐaと補償期間Ｐbと書込期間ＰWRTと発光期間ＰELとに区分して説明する。

（ａ）リセット期間Ｐa（初期化期間ＰINT）
図２に示すように、リセット期間Ｐaにおいては初期化信号ＧINT[ｉ]およびリセット信号ＧP[ｉ]がハイレベルに維持され、走査信号ＧWRT[ｉ]および発光制御信号ＧEL[ｉ]がローレベルに維持される。従って、図４に示すトランジスタＴｒ１とＴｒ３とＴｒ４とはオン状態に遷移する一方、トランジスタＴｒ２および発光制御トランジスタＴｅはオフ状態を維持する。このとき、容量素子Ｃ０の第１電極Ｌ１と第２電極Ｌ２とがトランジスタＴｒ１とＴｒ４とＴｒ３とを介して導通するから、リセット期間Ｐa開始の直前の時点で容量素子Ｃ０に蓄積されていた電荷は完全に除去される。この容量素子Ｃ０の電荷のリセットによって、リセット期間Ｐaの開始の時点における容量素子Ｃ０の状態（容量素子Ｃ０に残存している電荷）に拘わらず、その後の補償期間Ｐbや書込期間ＰWRTでは駆動トランジスタＴｄのゲートの電位を高い精度で所期値に設定することが可能となる。また、第１電極Ｌ１はトランジスタＴｒ１およびＴｒ４を介して初期化線１０６と導通するから、第１電極Ｌ１の電位は初期化線１０６に供給される初期化電位ＶＳＴに略等しくなる。つまり、駆動トランジスタＴｄのゲートの電位は初期化電位ＶＳＴに略等しくなる。本実施形態における初期化電位ＶＳＴの値は、高位側電位ＶＥＬよりも駆動トランジスタＴｄの閾値電圧Ｖｔｈだけ低い電位以下のレベルである。すなわち、初期化電位ＶＳＴは、駆動トランジスタＴｄのゲートに供給されたときに駆動トランジスタＴｄをオン状態とする電位である。また、リセット期間Ｐaにおいて、第２電極Ｌ２はトランジスタＴｒ３を介して初期化線１０６と導通するから、第２電極Ｌ２の電位も初期化電位ＶＳＴに略等しくなる。

（ｂ）補償期間Ｐb（初期化期間ＰINT）
補償期間Ｐbにおいては、図２に示すように、リセット信号ＧP[ｉ]がローレベルに遷移する一方、他の制御信号はリセット期間Ｐaと同じレベルを維持する。従って、図４に示すトランジスタＴｒ４がオフ状態に遷移する。そうすると、トランジスタＴｒ３を介して初期化線１０６に接続された第２電極Ｌ２の電位が電位ＶＳＴに維持される一方、駆動トランジスタＴｄがダイオード接続されることで、第１電極Ｌ１の電位（すなわち駆動トランジスタＴｄのゲートの電位）が、リセット期間Ｐaで設定された電位ＶＳＴから高位側電位ＶＥＬよりも閾値電圧Ｖｔｈだけ低い電位まで引き上げられる。

（ｃ）書込期間ＰWRT
書込期間ＰWRTにおいては、図２に示すように、走査信号ＧWRT[ｉ]がハイレベルに遷移する一方、初期化信号ＧINT[ｉ]がローレベルに遷移する。また、リセット信号ＧP[ｉ]および発光制御信号ＧEL[ｉ]はローレベルを維持する。従って、図４に示すトランジスタＴｒ２がオン状態に遷移するとともにトランジスタＴｒ１およびＴｒ３はオフ状態に遷移する。また、図４に示すトランジスタＴｒ４および発光制御トランジスタＴeはローレベルを維持する。これにより、データ線１０４と第２電極Ｌ２とがトランジスタｔｒ２を介して導通するから、第２電極Ｌ２の電位は、補償期間Ｐbで設定された電位ＶＳＴから第ｊ列目のデータ線１０４に供給されるデータ電位ＶＤ[ｊ]に変化する。

書込期間ＰWRTにおいては、トランジスタＴr１はオフ状態にあり、また、駆動トランジスタＴｄのゲートのインピーダンスは充分に高い。したがって、第２電極Ｌ２が補償期間Ｐbにおける電位ＶＳＴからデータ電位ＶＤ[ｊ]まで変化量ΔＶ（＝ＶＳＴ−ＶＤ[ｊ]）だけ変化すると、第１電極Ｌ１の電位は容量カップリングによってその直前の電位（ＶＥＬ−Ｖｔｈ）から変化する。このときの第１電極Ｌ１の電位の変動量は、容量素子Ｃ０とその他の寄生容量（例えば駆動トランジスタＴｄのゲート容量やその他の配線に寄生する容量）との容量比に応じて定まる。すなわち、駆動トランジスタＴｄのゲートの電位は、データ電位ＶＤ[ｊ]に応じた電位に設定される。

（ｄ）発光期間ＰEL
発光期間ＰELにおいては、図２に示すように、走査信号ＧWRT[ｉ]がローレベルに遷移するとともに発光制御信号ＧEL[ｉ]がハイレベルに遷移する。また、初期化信号ＧINT[ｉ]およびリセット信号ＧP[i]はローレベルを維持する。従って、図４に示すトランジスタＴｒ２はオフ状態に遷移するとともに発光制御トランジスタＴｅはオン状態に遷移する。また、図４に示すトランジスタＴｒ１とＴｒ４とＴｒ３とはオフ状態を維持する。

発光期間ＰELにおいては、発光制御トランジスタＴｅがオン状態となるから、駆動電流Ｉｅｌの経路が形成される。したがって、駆動トランジスタＴｄのゲートの電位に応じた駆動電流Ｉelが高位側電位線から駆動トランジスタＴｄおよび発光制御トランジスタＴｅを経由して電気光学素子１１に供給される。これにより、電気光学素子１１はデータ電位ＶＤ[ｊ]に応じた輝度に発光する。

図３および図４に示すように、本実施形態においては、Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられるとともに、初期化線１０６は、当該２つの画素回路群Ｂに属する各画素回路Ｐに共通に接続される。従って、本実施形態の構成によれば、画素回路群Ｂごとに初期化線１０６を設ける構成（以下「対比例」という）に比べて画素アレイ部１００に設けられる初期化線１０６の本数を少なくすることができる。これにより、電気光学装置１０の構成を簡素化できる。また、本実施形態に係る電気光学装置１０はボトムエミッション型の構造であるが、画素アレイ部１００に設けられる初期化線１０６の本数を対比例に比べて少なくできるから、開口率の低下を対比例に比べて抑制できる。従って、所期の開口率を得るために必要な１画素あたりの面積を対比例と比べて小さくできるから、高精細化を図るうえで有利である。

＜Ｂ：第２実施形態＞
図５は、本発明の第２実施形態に係る電気光学装置１０において、画素回路群Ｂｊおよび画素回路群Ｂｊ＋１における各画素回路Ｐのうち第ｉ行の画素回路Ｐの詳細な電気的構成を示す回路図である。図５に示すように、画素アレイ部１００には、発光停止制御線１２４がｍ本の走査線１０２の各々に対応して設けられる。発光停止制御線１２４には走査線駆動回路２０から発光停止信号Ｇs[ｉ]が供給される。

図５に示すように、画素回路Ｐは、高位側電位ＶＥＬが供給される高位側電位線と低位側電位ＶＣＴｑが供給される低位側電位線との間に介挿された電気光学素子１１を含む。図５に示すように、高位側電位線から電気光学素子１１の陽極に至る電流経路上には、Ｎチャネル型の駆動トランジスタＴｄが設けられる。駆動トランジスタＴｄのソースは高位側電位線に接続されるとともにドレインは電気光学素子１１の陽極に接続される。

図５に示すように、容量素子Ｃ０の第１電極Ｌ１は高位側電位線に接続されるとともに第２電極Ｌ２は駆動トランジスタＴｄのゲートに接続される。第２電極Ｌ２および駆動トランジスタＴｄのゲートはＮチャネル型のトランジスタＴｒ５を介してデータ線１０４と接続される。トランジスタＴｒ５のゲートは走査線１０２と接続される。従って、走査信号ＧWRT[ｉ]がハイレベルに遷移するとトランジスタＴｒ５はオン状態となって、データ線１０４が第２電極Ｌ２および駆動トランジスタＴｄのゲートと導通する。一方、走査信号ＧWRT[ｉ]がローレベルに遷移するとトランジスタＴｒ５はオフ状態になって、データ線１０４は第２電極Ｌ２および駆動トランジスタＴｄのゲートと非導通になる。

図５に示すように、第２電極Ｌ２は、トランジスタＴｒ６を介して初期化線１０６と接続される。トランジスタＴｒ６のゲートは発光停止制御線１２４に接続される。従って、発光制御信号Ｇs[ｉ]がハイレベルに遷移するとトランジスタＴｒ６はオン状態となって第２電極Ｌ２と初期化線１０６とが導通する。一方、発光制御信号Ｇs[ｉ]がローレベルに遷移するとトランジスタＴｒ６はオフ状態となって第２電極Ｌ２と初期化線１０６とは非導通となる。

次に、図５および図６を参照しながら、画素回路Ｐの具体的な動作について説明する。以下では、画素回路群Ｂｊの第ｉ行の画素回路Ｐの動作を、電気光学素子１１に対して駆動電流Ｉｅｌの供給が行われる発光期間ＰELと、電気光学素子１１に対する駆動電流Iｅｌの供給が遮断される消灯期間Ｐoffとに区分して説明する。

（ａ）発光期間Ｐel
図６に示すように、発光期間Ｐelの開始直後の書込期間ＰWRTにおいては、走査信号ＧWRT[ｉ]がハイレベルに遷移する一方、発光制御信号Ｇs[ｉ]はローレベルを維持する。従って、図５に示すトランジスタＴｒ５がオン状態となる一方、トランジスタＴｒ６はオフ状態を維持する。これにより、データ線１０４がトランジスタＴｒ５を介して第２電極Ｌ２および駆動トランジスタＴｄのゲートと導通するから、駆動トランジスタＴｄのゲートの電位がデータ電位ＶＤ[ｊ]に応じた電位に設定されるとともに当該電位は容量素子Ｃ０によって保持される。そして、駆動トランジスタＴｄのゲートの電位に応じた駆動電流Ｉｅｌが電気光学素子１１へ供給される。従って、電気光学素子１１はデータ電位ＶＤ[ｊ]に応じた輝度に発光する。

書込期間ＰWRTが終了すると、走査信号ＧWRT[ｉ]はローレベルに遷移する一方、発光停止制御信号Ｇs[ｉ]はローレベルを維持する。従って、図５に示すトランジスタＴｒ５はオフ状態に遷移するとともにトランジスタＴｒ６はオフ状態を維持する。このとき、トランジスタＴｒ５がオフ状態となるため、データ線１０４は第２電極Ｌ２および駆動トランジスタＴｄのゲートと非導通になるが、駆動トランジスタＴｄのゲートの電位は、容量素子Ｃ０によって、書込期間ＰWRTにおいて設定された電位に保持される。このため、書込期間ＰWRTの終了時点から発光期間Ｐelの終了時点までの所定期間ＰONにわたって、駆動トランジスタＴｄのゲートの電位は書込期間ＰWRTにおいて設定された電位に保持され、当該電位に応じた駆動電流Ｉｅｌが電気光学素子１１へ供給される。

（ｂ）消灯期間Ｐoff
図６に示すように、消灯期間Ｐoffにおいては、走査信号ＧWRT[ｉ]はローレベルを維持する。発光停止制御信号Ｇs[ｉ]は、消灯期間Ｐoffの開始時点から所定の時間長が経過するまでハイレベルを維持する。消灯期間Ｐoff内の期間であって発光停止制御信号Ｇs[ｉ]がハイレベルを維持する期間においては、図５に示すトランジスタＴｒ５はオフ状態を維持するとともにトランジスタＴｒ６はオン状態に遷移する。トランジスタＴｒ６がオン状態になることで第２電極Ｌ２と初期化線１０６とが導通するから、第２電極Ｌ２の電位（すなわち駆動トランジスタＴｄのゲートの電位）は初期化電位ＶＳＴに略等しくなる。本実施形態においては、初期化電位ＶＳＴは駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも十分に低い値に設定される。従って、消灯期間Ｐoffにおいては、駆動トランジスタＴｄのゲート・ソース間電圧は閾値電圧Ｖｔｈよりも低くなって駆動トランジスタＴｄはオフ状態になる。すなわち、初期化電位ＶＳＴは、駆動トランジスタＴｄのゲートに供給されたときに駆動トランジスタＴｄをオフ状態とする電位である。駆動トランジスタＴｄがオフ状態になると、電気光学素子１１に対する駆動電流Ｉｅｌの供給は遮断されるから、電気光学素子１１は消灯状態となる。なお、発光停止制御信号Ｇs[ｉ]がローレベルに遷移した後も、駆動トランジスタＴｄのゲートの電位は容量素子Ｃ０によってＶＳＴに保持されるから、駆動トランジスタＴｄはオフ状態に維持される。

本実施形態においても、図３に示すように、Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられるとともに、初期化線１０６は、当該２つの画素回路群Ｂに属する各画素回路Ｐに共通に接続される。従って、本実施形態の構成によれば対比例に比べて電気光学装置１０の構成を簡素化できるという利点がある。

＜Ｃ：第３実施形態＞
図７は、本発明の第３実施形態に係る電気光学装置１０において、画素回路群Ｂｊおよび画素回路群Ｂｊ＋１における各画素回路Ｐのうち第ｉ行の画素回路Ｐの詳細な電気的構成を示す回路図である。図７に示すように、画素アレイ部１００には、第３制御線１２６およびオートゼロ線１２８がｍ本の走査線１０２の各々に対応して設けられる。第３制御線１２６には走査線駆動回路２０から制御信号Ｇth[ｉ]が供給される。オートゼロ線１２８には走査線駆動回路２０からオートゼロ信号ＧAZ[ｉ]が供給される。

図７に示すように、画素回路Ｐは、高位側電位ＶＥＬが供給される高位側電位線と低位側電位ＶＣＴが供給される低位側電位線との間に介在する電気光学素子１１を含む。図７に示すように、高位側電位線から電気光学素子１１の陽極に至る電流経路上には、Ｐチャネル型の駆動トランジスタＴｄとＰチャネル型のトランジスタＴｒ７とが設けられる。トランジスタＴｒ７のソースは高位側電位線に接続されるとともにドレインは駆動トランジスタＴｄのソースに接続される。また、トランジスタＴｒ７のゲートは第３制御線１２６に接続される。従って、制御信号Ｇth[ｉ]がローレベルに遷移するとトランジスタＴｒ７はオン状態となって高位側電位線と駆動トランジスタＴｄとが導通する。一方、制御信号Ｇth[ｉ]がハイレベルに遷移するとトランジスタＴｒ７はオフ状態になって高位側電位線と駆動トランジスタＴｄとが非導通となる。

図７に示すように、駆動トランジスタＴｄのドレインは電気光学素子１１の陽極に接続される。駆動トランジスタＴｄのゲートには容量素子Ｃ０の第２電極Ｌ２が接続される。また、駆動トランジスタＴｄのゲートはＰチャネル型のトランジスタＴｒ８を介して初期化線１０６と接続される。トランジスタＴｒ８のゲートはオートゼロ線１２８に接続される。従って、オートゼロ信号ＧAZ[ｉ]がローレベルに遷移するとトランジスタＴｒ８はオン状態となって駆動トランジスタＴｄのゲートおよび第２電極Ｌ２がトランジスタＴｒ８を介して初期化線１０６と導通する。一方、オートゼロ信号ＧAZ[ｉ]がハイレベルに遷移するとトランジスタＴｒ８はオフ状態となって駆動トランジスタＴｄのゲートおよび第２電極Ｌ２は初期化線１０６と非導通になる。

図７に示すように、容量素子Ｃ０の第１電極Ｌ１はＰチャネル型のトランジスタＴｒ９を介してデータ線１０４と接続される。トランジスタＴｒ９のゲートは走査線１０２に接続される。従って、走査信号ＧWRT[ｉ]がローレベルに遷移するとトランジスタＴｒ９はオン状態となって第１電極Ｌ１とデータ線１０４とが導通する。一方、走査信号ＧWRT[ｉ]がハイレベルに遷移するとトランジスタＴｒ９はオフ状態となって第１電極Ｌ１とデータ線１０４とが非導通となる。

また、図７に示すように、第１電極Ｌ１は、Ｐチャネル型のトランジスタＴｒ１０を介して駆動トランジスタＴｄのソースと接続される。トランジスタＴｒ１０のゲートはオートゼロ線１２８に接続される。従って、オートゼロ信号ＧAZ[ｉ]がローレベルに遷移するとトランジスタＴｒ１０はオン状態となって第１電極Ｌ１と駆動トランジスタＴｄのソースとが導通する。一方、オートゼロ信号ＧAZ[ｉ]がハイレベルに遷移するとトランジスタＴｒ１０はオフ状態となって第１電極Ｌ１と駆動トランジスタＴｄのソースとが非導通となる。また、図７に示す第２の容量素子Ｃ１の一方の電極は高位側電位ＶＥＬが供給される高位側電位線に接続されるとともに、他方の電極は第１電極Ｌ１に接続される。

次に、図７および図８を参照しながら、画素回路Ｐの具体的な動作について説明する。本実施形態においては、図８に示すように、走査信号ＧWRT[１]ないしＧWRT[ｍ]は、水平走査期間（１Ｈ）ごとに順番にローレベルとなる。すなわち、走査信号ＧWRT[ｉ]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてローレベルを維持するとともにそれ以外の期間においてハイレベルを維持する。以下では、画素回路群Ｂｊの第ｉ行の画素回路Ｐの動作を、初期化期間ＰINTと書込期間ＰWRTと発光期間ＰELとに区分して説明する。

（ａ）初期化期間ＰINT
初期化期間ＰINTは、初期化期間ＰINTの開始から所定の時間長にわたる第１期間Ｐｃと、第１期間Ｐｃの終了時点から初期化期間ＰINTの終了時点までの第２期間Ｐｄとからなる。第１期間Ｐｃにおいては、図８に示すように、走査信号ＧWRT[ｉ]がハイレベルに維持される一方、制御信号Ｇth[ｉ]およびオートゼロ信号ＧAZ[ｉ]がローレベルに維持される。従って、図７に示すトランジスタＴｒ７とトランジスタＴｒ８とトランジスタＴｒ１０とがオン状態に維持される一方、トランジスタＴｒ９はオフ状態に維持される。このとき、第２電極Ｌ２はトランジスタＴｒ８を介して初期化線１０６と導通するから、第２電極Ｌ２の電位は初期化電位ＶＳＴに略等しくなる。本実施形態における初期化電位ＶＳＴの値は、高位側電位ＶＥＬよりも駆動トランジスタＴｄの閾値電圧Ｖｔｈだけ低い電位以下のレベルである。すなわち、初期化電位ＶＳＴは、駆動トランジスタＴｄのゲートに供給されたときに駆動トランジスタＴｄをオン状態とする電位である。また、第１電極Ｌ１はトランジスタＴｒ１０およびトランジスタＴｒ７を介して高位側電位線と導通するから、第１電極Ｌ１の電位は高位側電位ＶＥＬに略等しくなる。

図８に示すように、第２期間Ｐｄにおいては、制御信号Ｇth[ｉ]がハイレベルに遷移する一方、他の信号は第１期間Ｐｃと同じレベルを維持する。従って、トランジスタＴｒ７がオフ状態となって、高位側電位線から駆動トランジスタＴｄへ流れる電流が遮断される。これにより、駆動トランジスタＴｄにおけるソースの電位は降下して、その電位がＶＳＴ＋Ｖｔｈまで降下すると駆動トランジスタＴｄはオフ状態となる。第２期間Ｐｄにおいては図７に示すトランジスタＴｒ１０はオン状態であるから、第１電極Ｌ１の電位は第１期間Ｐｃで設定された電位ＶＥＬからＶＳＴ＋Ｖｔｈまで降下して、その後はＶＳＴ＋Ｖｔｈに保持される。また、第２期間Ｐｄにおいては図７に示すトランジスタＴｒ８はオン状態であるから、第２電極Ｌ２の電位（すなわち駆動トランジスタＴｄのゲートの電位）はＶＳＴに保持される。

（ｂ）書込期間ＰWRT
書込期間ＰWRTにおいては、図８に示すように、走査信号ＧWRT[ｉ]がローレベルに遷移するとともにオートゼロ信号ＧAZ[ｉ]がハイレベルに遷移する。制御信号Ｇth[ｉ]はハイレベルを維持する。従って、図７に示すトランジスタＴｒ９がオン状態に遷移する一方、とランジスタＴｒ８およびトランジスタＴｒ１０がオフ状態に遷移する。図７に示すトランジスタＴｒ７はオフ状態を維持する。トランジスタＴｒ９がオン状態に遷移することで、第１電極Ｌ１とデータ線１０４とが導通する。これにより、第１電極Ｌ１の電位はＶＳＴ＋Ｖｔｈからデータ電位ＶＤ[ｊ]に変化する。容量カップリングによって、第２電極Ｌ２の電位もその直前の電位ＶＳＴから変化する。このときの第２電極Ｌ２の電位の変動量は、容量素子Ｃ０とその他の寄生容量との容量比に応じて定まる。すなわち、駆動トランジスタＴｄのゲートの電位は、データ電位ＶＤ[ｊ]に応じた電位に設定される。

（ｃ）発光期間ＰEL
発光期間ＰELにおいては、図８に示すように、走査信号ＧWRT[ｉ]がハイレベルに遷移する一方、制御信号Ｇth[ｉ]がローレベルに遷移する。オートゼロ信号ＧAZ[ｉ]はハイレベルを維持する。従って、図７に示すトランジスタＴｒ９がオフ状態に遷移する一方、トランジスタＴｒ７がオン状態に遷移する。トランジスタＴｒ８およびトランジスタＴｒ１０はオフ状態を維持する。発光期間ＰELにおいては、トランジスタＴｒ７がオン状態となるから、駆動電流Ｉｅｌの経路が形成される。したがって、駆動トランジスタＴｄのゲートの電位に応じた駆動電流Ｉelが高位側電位線からトランジスタＴｒ７および駆動トランジスタＴｄを経由して電気光学素子１１に供給される。これにより、電気光学素子１１はデータ電位ＶＤ[ｊ]に応じた輝度に発光する。

本実施形態においても、図３に示すように、Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられるとともに、初期化線１０６は、当該２つの画素回路群Ｂに属する各画素回路Ｐに共通に接続される。従って、本実施形態の構成によれば対比例に比べて電気光学装置１０の構成を簡素化できるという利点がある。

＜Ｄ：変形例＞
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
（１）変形例１
上述の各実施形態においては、Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられる態様が例示されているが、初期化線１０６を共用する画素回路群Ｂの数は任意である。例えば、図９に示すように、Ｘ方向に隣り合う３つの画素回路群Ｂごとに初期化線１０６が設けられるとともに、初期化線１０６は、当該３つの画素回路群Ｂに属する各画素回路Ｐに共通に接続される態様とすることもできる。

（２）変形例２
上述の各実施形態においては、Ｙ方向に延びる共通のデータ線１０４に接続されたｍ個の画素回路Ｐで画素回路群Ｂが構成される態様が例示されているが、これに限らず、例えばＸ方向に延びる共通の走査線１０２に接続されたｎ個の画素回路Ｐで画素回路群を構成することもできる。そして、Ｙ方向に隣り合う２つの画素回路群ごとに、走査線１０２の延在方向と平行に延びる初期化線１０６を設けたうえで、当該２つの画素回路群に初期化線１０６を共通に接続する構成を採ることもできる。この構成においては、初期化線１０６の本数は走査線１０２の本数より少ない。要するに、本発明に係る電気光学装置１０は、複数の画素回路Ｐを第１方向に配列した複数の画素回路群が第１方向とは異なる第２方向に並列に配置される画素アレイ部１００を備えるとともに、複数の画素回路群のうち少なくとも２つの画素回路群が初期化線１０６に共通に接続される態様であればよい。

（３）変形例３
例えば図４に示す構成においては、電気光学装置１０の製品出荷前の段階で、トランジスタＴｒ１とトランジスタＴｒ４とをオン状態に遷移させて駆動トランジスタＴｄをオン状態に遷移させる電位ＶＳＴが供給される初期化線１０６と駆動トランジスタＴｄのゲートとを導通させることによって、駆動トランジスタＴｄが正常にオン状態に遷移するか否か、電気光学素子１１が正常に発光するか否かを検査することもできる。

（４）変形例４
第１実施形態に係る電気光学装置１０において、図１０に示すように、トランジスタＴｒ３をＰチャネル型のトランジスタで構成するとともにトランジスタＴｒ３のゲートを走査線１０２に接続する構成とすることもできる。図１０の構成においては、走査信号ＧWRT[ｉ]がハイレベルに遷移すると、トランジスタＴｒ２がオン状態に遷移するとともにトランジスタＴｒ３がオフ状態に遷移する。一方、走査信号ＧWRT[ｉ]がローレベルに遷移すると、トランジスタＴｒ２がオフ状態に遷移するとともにトランジスタＴｒ３がオン状態に遷移する。すなわち、トランジスタＴｒ２とトランジスタＴｒ３とは相補的に動作する。

図２に示すように、発光期間ＰELにおいては、走査信号ＧWRT[ｉ]はローレベルに維持される。従って、図１０に示すトランジスタＴｒ２はオフ状態に遷移するとともにトランジスタＴｒ３はオン状態に遷移する。従って、容量素子Ｃ０の第２電極Ｌ２はデータ線１０４と非導通になると同時に、トランジスタＴｒ３を介して初期化線１０６と導通する。この結果、発光期間ＰELにおいて第２電極Ｌ２の電位は電位ＶＳＴに固定され、これによって駆動トランジスタＴｄのゲートの電位は略一定に維持される。つまり、容量素子Ｃ０は、第２電極Ｌ２がデータ線１０４と導通する書込期間ＰWRTにおいては駆動トランジスタＴｄのゲートを所期の電位に設定するカップリング容量として機能するとともに、第２電極Ｌ２が初期化線１０６と導通する発光期間ＰELにおいては駆動トランジスタｔｄのゲートを定電位に維持する保持容量として機能する。

図１０に示す構成においても、図３に示すように、Ｘ方向に隣り合う２つの画素回路群Ｂごとに初期化線１０６が設けられるとともに、初期化線１０６は、当該２つの画素回路群Ｂに属する各画素回路Ｐに共通に接続される態様とすることができる。この態様によれば、対比例に比べて電気光学装置１０の構成を簡素化できるという利点がある。

（５）変形例５
上述の各実施形態においては、電気光学素子１１の一例として、ＯＬＥＤ素子を取り上げたが、無機発光ダイオードやＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）であってもよい。要は、駆動電流に応じた発光輝度で発光するのであれば、どのような素子であってもよい。

＜Ｅ：応用例＞
次に、本発明に係る電気光学装置１０を利用した電子機器について説明する。図１１は、以上に説明した何れかの形態に係る電気光学装置１０を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１０は電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。

図１２に、実施形態に係る電気光学装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置１０を備える。スクロールボタン３００２を操作することによって、電気光学装置１０に表示される画面がスクロールされる。

図１３に、実施形態に係る電気光学装置１０を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置１０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１０に表示される。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１１から図１３に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。

第１実施形態に係る電気光学装置の構成を示すブロック図である。 各信号の波形を示すタイミングチャートである。 第１実施形態に係る各画素回路を簡略化して示したブロック図である。 第１実施形態に係る各画素回路の詳細な構成を示す回路図である。 第２実施形態に係る各画素回路の詳細な構成を示す回路図である。 各信号の波形を示すタイミングチャートである。 第２実施形態に係る各画素回路の詳細な構成を示す回路図である。 各信号の波形を示すタイミングチャートである。 本発明の変形例に係る各画素回路を簡略化して示したブロック図である。 本発明の変形例に係る各画素回路の詳細な構成を示す回路図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。

符号の説明

１０……電気光学装置、１１……電気光学素子、２０……走査線駆動回路、２２……データ線駆動回路、２４……電位生成回路、１００……画素アレイ部、１０２……走査線、１０４……データ線、１０６……初期化線、Ｂ……画素回路群、Ｐ……画素回路、Ｔｄ……駆動トランジスタ、Ｔｒ……トランジスタ、ＶＳＴ……初期化電位。

Claims (7)

1. 駆動電流に応じた輝度で発光する電気光学素子と、前記駆動電流を生成する駆動トランジスタと、データ線の電位に応じて設定される前記駆動トランジスタのゲートの電位を保持するための容量素子と、を含む複数の単位回路を第１方向に配列した複数の単位回路群が前記第１方向とは異なる第２方向に並列に配置される画素アレイ部と、
   前記容量素子の電圧を初期化する電位供給線と、を具備し、
   前記電位供給線は、前記複数の単位回路群のうち少なくとも２つの前記単位回路群に属する複数の前記単位回路の各々における前記容量素子の一方の電極と共通に接続される、
   電気光学装置。
2. 前記少なくとも２つの前記単位回路群に属する複数の前記単位回路ごとに、当該単位回路における前記容量素子の一方の電極と前記電位供給線との導通および非導通を切り替える第１のスイッチ手段を有する
   請求項１に記載の電気光学装置。
3. 前記複数の単位回路の各々において、
   前記容量素子の他方の電極は前記駆動トランジスタのゲートと接続され、
   前記容量素子の前記一方の電極と前記データ線との導通および非導通を切り替える第２のスイッチ手段と、
   前記駆動トランジスタのゲートと前記駆動トランジスタの一方の端子との導通および非導通を切り替える第３のスイッチ手段と、を有し、
   前記各単位回路の選択前においては前記第１のスイッチ手段はオン状態、前記第２のスイッチ手段はオフ状態、前記第３のスイッチ手段はオン状態とされる一方、前記複数の単位回路のうち選択された単位回路の前記第１スイッチ手段はオフ状態、前記第２のスイッチ手段はオン状態、前記第３のスイッチ手段はオフ状態とされる
   請求項２に記載の電気光学装置。
4. 前記複数の単位回路の各々において、
   前記容量素子の前記一方の電極は前記駆動トランジスタのゲートと接続されるとともに、他方の電極は定電位線と接続され、
   前記容量素子の前記一方の電極および前記駆動トランジスタのゲートと前記データ線との導通および非導通を切り替える第４のスイッチ手段を有し、
   前記各単位回路の選択前においては前記第１のスイッチ手段はオン状態、前記第４のスイッチ手段はオフ状態とされる一方、前記複数の単位回路のうち選択された単位回路の前記第１スイッチ手段はオフ状態、前記第４のスイッチ手段はオン状態とされる
   請求項２に記載の電気光学装置。
5. 前記複数の単位回路の各々において、
   前記容量素子の前記一方の電極は前記駆動トランジスタのゲートと接続され、
   前記容量素子の他方の電極と前記データ線との導通および非導通を切り替える第５のスイッチ手段と、
   前記容量素子の前記他方の電極と前記駆動トランジスタの一方の端子との導通および非導通を切り替える第６のスイッチ手段と、
   第２の定電位線と前記駆動トランジスタの前記一方の端子との間に介挿されて前記第２の定電位線からの電流を前記駆動トランジスタに供給するか否かを切り替える第７のスイッチ手段と、を有し、
   前記各単位回路の選択前における第１期間においては、前記第１のスイッチ手段はオン状態、前記第５のスイッチ手段はオフ状態、前記第６のスイッチ手段はオン状態、前記第７のスイッチ手段はオン状態とされ、
   前記各単位回路の選択前の期間であって前記第１期間経過後の第２期間においては、前記第１のスイッチ手段はオン状態に維持され、前記第５のスイッチ手段はオフ状態に維持され、前記第６のスイッチ手段はオン状態に維持され、前記第７のスイッチ手段はオフ状態とされ、
   前記複数の単位回路のうち選択された単位回路の前記第１スイッチ手段はオフ状態、前記第５のスイッチ手段はオン状態、前記第６のスイッチ手段はオフ状態、前記第７のスイッチ手段はオン状態とされる
   請求項２に記載の電気光学装置。
6. 前記電位供給線の延在方向は、前記データ線の延在方向と平行である
   請求項１から請求項５の何れかに記載の電気光学装置。
7. 請求項１から請求項６の何れかに記載の電気光学装置を具備した電子機器。
   

Images