KR102039479B1 - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR102039479B1
KR102039479B1 KR1020130044793A KR20130044793A KR102039479B1 KR 102039479 B1 KR102039479 B1 KR 102039479B1 KR 1020130044793 A KR1020130044793 A KR 1020130044793A KR 20130044793 A KR20130044793 A KR 20130044793A KR 102039479 B1 KR102039479 B1 KR 102039479B1
Authority
KR
South Korea
Prior art keywords
wiring
potential
transistor
line
pixel circuit
Prior art date
Application number
KR1020130044793A
Other languages
English (en)
Other versions
KR20130120402A (ko
Inventor
카즈마 기타다니
타케시 노무라
히토시 오타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20130120402A publication Critical patent/KR20130120402A/ko
Application granted granted Critical
Publication of KR102039479B1 publication Critical patent/KR102039479B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전기 광학 장치는, 제1 데이터선에 대응하여 형성된 제1 화소 회로와, 제2 데이터선에 대응하여 형성된 제2 화소 회로와, 일단이 상기 제1 데이터선에 접속되고, 타단이, 상기 제1 화소 회로에 있어서의 발광 소자에 공급해야 할 전류에 따라서 전위 시프트하는 제1 보존유지(保持) 용량과, 일단이 상기 제2 데이터선에 접속되고, 타단이, 상기 제2 화소 회로에 있어서의 발광 소자에 공급해야 할 전류에 따라서 전위 시프트하는 제2 보존유지 용량과, 평면에서 보았을 때, 상기 제1 보존유지 용량과 상기 제2 보존유지 용량과의 사이에 형성된 정전위선을 갖는다.

Description

전기 광학 장치 및 전자 기기{ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명의 몇 가지 태양(aspect)은, 예를 들면 전기 광학 소자로 화상을 표시할 때에 표시 품위의 저하를 방지하는 기술에 관한 것이다.
최근, 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함) 소자 등의 발광 소자를 이용한 전기 광학 장치가 각종 제안되고 있다. 이 전기 광학 장치에서는, 주사선과 데이터선과의 교차에 대응하여 화소 회로가 형성되는 구성이 일반적이다. 화소 회로는, 상기 발광 소자나 구동 트랜지스터 등을 포함하고, 표시해야 할 화상의 화소에 대응하여 형성된다.
이러한 구성에 있어서, 화소의 계조 레벨(grayscale level)에 따른 전위의 데이터 신호가 구동 트랜지스터의 게이트에 인가되면, 당해 구동 트랜지스터는, 게이트·소스 간의 전압에 따른 전류를 발광 소자에 공급한다. 이에 따라, 당해 발광 소자는, 계조 레벨에 따른 휘도로 발광한다. 이때, 구동 트랜지스터의 문턱값 전압 등의 특성이 화소 회로마다 불균일하면, 표시 화면의 일양성(uniformity)을 손상시키는 바와 같은 표시 얼룩짐(uneveness)이 발생한다.
이 때문에, 화소 회로에 있어서의 구동 트랜지스터의 특성을 보상하는 기술이 제안되고 있다(예를 들면 특허문헌 1 참조).
일본공개특허공보 2011-53635호
그런데, 전기 광학 장치의 미세화가 진행되면, 각종의 배선이나 단자, 전극 등이 접근하기 때문에, 서로 용량 결합하기 쉬워진다. 이 때문에, 어느 전극에 있어서 전위가 변동하면, 다른 전극에 전위에 영향을 미치게 되어, 결과적으로, 표시 품위를 저하시키는 요인이 된다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 그 목적 중 하나는, 전기 광학 장치가 미세화되어도, 표시 품위의 저하를 방지하는 것이 가능한 전기 광학 장치 및 전자 기기를 제공하는 것에 있다.
상기 목적을 달성하기 위해 본 발명의 태양에 따른 전기 광학 장치에 있어서는, 복수의 데이터선과, 상기 복수의 데이터선 중, 제1 데이터선에 대응하여 형성된 제1 화소 회로와, 상기 복수의 데이터선 중, 제2 데이터선에 대응하여 형성된 제2 화소 회로를 갖고, 상기 제1 화소 회로 및 제2 화소 회로의 각각은, 발광 소자와, 게이트·소스 간의 전압에 따른 전류를 상기 발광 소자에 공급하는 구동 트랜지스터를 포함하는 전기 광학 장치로서, 일단이 상기 제1 데이터선에 접속되고, 타단이, 상기 제1 화소 회로에 있어서의 발광 소자에 공급해야 할 전류에 따라서 전위 시프트하는 제1 보존유지(holding) 용량과, 일단이 상기 제2 데이터선에 접속되고, 타단이, 상기 제2 화소 회로에 있어서의 발광 소자에 공급해야 할 전류에 따라서 전위 시프트하는 제2 보존유지 용량과, 평면에서 보았을 때, 상기 제1 보존유지 용량과 상기 제2 보존유지 용량과의 사이에 형성된 정(定)전위선을 갖는 것을 특징으로 한다.
본 발명의 태양에 의하면, 제1 보존유지 용량과 제2 보존유지 용량과의 사이에 형성된 정전위선이 실드선(shield line)으로서 기능한다. 이 때문에, 제1 보존유지 용량을 통한 제1 데이터선, 제2 보존유지 용량을 통한 제2 데이터선은, 서로 전위 변동의 영향을 받기 어려워지기 때문에, 표시 품위의 저하를 방지할 수 있다.
상기 태양에 있어서, 상기 제1 보존유지 용량의 일단 및 상기 제2 보존유지 용량의 일단은, 제1 도전층 또는 제2 도전층 중 어느 한쪽으로 형성되고, 상기 제1 보존유지 용량의 타단 및 상기 제2 보존유지 용량의 타단은, 상기 제1 도전층 또는 상기 제2 도전층 중 어느 다른 한쪽으로 형성되고, 상기 정전위선은, 적어도 상기 제1 도전층의 배선 및 제2 도전층의 배선으로 형성되는 구성으로 해도 좋다.
이 구성에 의하면, 제1 보존유지 용량 및 제2 보존유지 용량을 구성하는 제1 도전층, 제2 도전층에 의해 구성된다. 정전위선에 대해서도, 제1 도전층, 제2 도전층에 의해 구성된다. 실드선으로서의 기능이 향상되게 된다.
이 구성에 있어서, 상기 정전위선에 있어서의 상기 제1 도전층의 배선 및 제2 도전층의 배선은, 서로 전기적으로 접속되는 구성이 바람직하다. 이 구성에 의하면 단면 방향의 실드 기능에 대해서도 향상되게 된다.
또한, 정전위선에 있어서의 제1 도전층의 배선 및 제2 도전층의 배선은, 서로 전기적으로 비접속이라도 좋다. 비접속으로 하는 경우, 정전위선에 있어서의 제1 도전층의 배선 및 제2 도전층의 배선은, 서로 동일 또는 상이한 전위라면 좋다.
상기 태양에 있어서 정전위선으로서는, 리셋 전위가 공급되는 배선을 이용해도 좋다. 즉, 상기 발광 소자는, 2단자형 소자이고, 상기 발광 소자와 상기 구동 트랜지스터는, 상이한 2개의 전원 전위의 사이에 전기적으로 직렬로 접속되고, 상기 발광 소자의 2단자 중, 상기 구동 트랜지스터측의 단자는, 당해 구동 트랜지스터에 의해 전류가 공급된 후에, 소정의 리셋 전위로 되고, 상기 정전위선에는, 상기 리셋 전위가 공급되는 구성으로 해도 좋다.
또한, 상기 태양에 있어서 정전위선으로서는, 발광 소자의 전원선을 이용해도 좋다. 즉, 상기 발광 소자와 상기 구동 트랜지스터는, 상이한 2개의 전원 전위의 사이에 직렬로 접속되고, 상기 정전위선에는, 상기 2개의 전원 전위 중 한쪽이 공급되는 구성으로 해도 좋다.
또한, 본 발명은, 전기 광학 장치 외에, 당해 전기 광학 장치를 갖는 전자 기기로서 개념짓는 것이 가능하다. 전자 기기로서는, 전형적으로는 헤드 마운트·디스플레이(HMD)나 전자 뷰파인더 등의 표시 장치를 들 수 있다.
도 1은 본 발명의 실시 형태에 따른 전기 광학 장치의 구성을 나타내는 사시도이다.
도 2는 도 1의 전기 광학 장치의 전기적인 구성을 나타내는 도면이다.
도 3은 도 1의 전기 광학 장치에 있어서의 화소 회로를 나타내는 도면이다.
도 4는 도 3의 화소 회로의 구성을 나타내는 평면도이다.
도 5는 도 4에 있어서의 등가 회로를 나타내는 평면도이다.
도 6은 도 1의 전기 광학 장치의 레벨 시프트 회로의 요부(要部) 구성을 나타내는 평면도이다.
도 7은 도 6에 있어서의 등가 회로를 나타내는 평면도이다.
도 8은 도 6에 있어서의 P-p선으로 파단한 부분 단면도이다.
도 9는 도 6에 있어서의 Q-q선 및 R-r선으로 파단한 부분 단면도이다.
도 10은 도 1의 전기 광학 장치의 동작을 나타내는 타이밍 차트이다.
도 11은 도 1의 전기 광학 장치의 동작 설명도이다.
도 12는 도 1의 전기 광학 장치의 동작 설명도이다.
도 13은 도 1의 전기 광학 장치의 동작 설명도이다.
도 14는 도 1의 전기 광학 장치의 동작 설명도이다.
도 15는 도 1의 전기 광학 장치에 있어서의 데이터 신호의 진폭 압축을 나타내는 도면이다.
도 16은 도 1의 전기 광학 장치에 있어서의 트랜지스터의 특성을 나타내는 도면이다.
도 17은 응용 형태에 따른 레벨 시프트 회로의 요부 구성을 나타내는 평면도이다.
도 18은 실시 형태 등에 따른 전기 광학 장치를 이용한 HMD를 나타내는 사시도이다.
도 19는 HMD의 광학 구성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다.
도 1은, 본 발명의 실시 형태에 따른 전기 광학 장치(10)의 구성을 나타내는 사시도이다.
이 전기 광학 장치(10)는, 예를 들면 HMD(Head Mount Display) 등에 있어서 컬러 화상을 표시하는 마이크로 디스플레이이다. 전기 광학 장치(10)의 상세에 대해서는 후술하지만, 복수의 화소 회로나 당해 화소 회로를 구동하는 구동 회로 등이 예를 들면 반도체 실리콘 기판에 형성된 유기 EL 장치이며, 화소 회로에는, 발광 소자의 일 예인 OLED가 이용된다.
전기 광학 장치(10)는, 표시 영역에서 개구하는 틀 형상의 케이스(72)에 수납됨과 함께, FPC(Flexible Printed Circuits) 기판(74)의 일단이 접속되어 있다. FPC 기판(74)의 타단에는, 복수의 단자(76)가 형성되며, 도시 생략된 상위 회로에 접속된다. FPC 기판에는, 반도체칩의 제어 회로(5)가, COF(Chip On Film) 기술에 의해 실장됨과 함께, 당해 상위 회로로부터 복수의 단자(76)를 통하여 화상(영상) 데이터가 동기(同期) 신호로 동기하여 공급된다. 동기 신호에는, 수직 동기 신호나, 수평 동기 신호, 도트 클록 신호가 포함된다. 또한, 화상 데이터는, 표시해야 할 화상의 화소의 계조 레벨을 RGB마다 예를 들면 8비트로 규정한다.
제어 회로(5)는, 전기 광학 장치(10)의 전원 회로와 데이터 신호 출력 회로와의 기능을 겸용한다. 즉, 제어 회로(5)는, 동기 신호에 따라 생성한 각종의 제어 신호나 각종 전위(전압)를 전기 광학 장치(10)에 공급하는 것 외에, 디지털의 화상 데이터를 아날로그의 데이터 신호로 변환하여, 전기 광학 장치(10)에 공급한다.
도 2는, 실시 형태에 따른 전기 광학 장치(10)의 전기적인 구성을 나타내는 도면이다. 이 도면에 나타나는 바와 같이, 전기 광학 장치(10)는, 주사선 구동 회로(20)와, 디멀티플렉서(demultiplexer; 30)와, 레벨 시프트 회로(level shift circuit; 40)와, 표시부(100)로 크게 구별된다.
이 중, 표시부(100)에는, 표시해야 할 화상의 화소에 대응한 화소 회로(110)가 매트릭스 형상으로 배열되어 있다. 상세하게는, 표시부(100)에 있어서, m행의 주사선(12)이 도면에 있어서 가로 방향으로 연재되어 형성되고, 또한, 예를 들면 3열마다 그룹화된 (3n)열의 데이터선(14)이 도면에 있어서 세로 방향으로 연재(extend)되고, 그리고, 각 주사선(12)과 서로 전기적인 절연을 유지하면서 교차하도록 형성되어 있다. 그리고, m행의 주사선(12)과 (3n)열의 데이터선(14)과의 교차에 대응하는 위치에 화소 회로(110)가 형성되어 있다.
여기에서, m, n은, 모두 자연수이다. 주사선(12) 및 화소 회로(110)의 매트릭스 중, 행(로우(row))을 구별하기 위해, 도면에 있어서 위로부터 순서대로 1, 2, 3,…, (m-1), m행이라고 부르는 경우가 있다. 마찬가지로 데이터선(14) 및 화소 회로(110)의 매트릭스의 열(칼럼(column))을 구별하기 위해, 도면에 있어서 왼쪽으로부터 순서대로 1, 2, 3,…, (3n-1), (3n)열이라고 부르는 경우가 있다. 또한, 데이터선(14)의 그룹을 일반화하여 설명하기 위해, 1 이상 n 이하의 정수 j를 이용하면, 왼쪽으로부터 세어 j번째의 그룹에는, (3j-2)열째, (3j-1)열째 및 (3j)열째의 데이터선(14)이 속하고 있다는 것이 된다.
또한, 동일행의 주사선(12)과 동일 그룹에 속하는 3열의 데이터선(14)과의 교차에 대응한 3개의 화소 회로(110)는, 각각 R, G, B의 화소에 대응하고 있다. 이 때문에, 본 실시 형태에 있어서, 화소 회로(110)의 매트릭스 배열은 세로 m행×가로 (3n)열이 되고, 표시 화상의 도트 배열에서 보면 세로 m행×가로 n열이 된다.
편의적으로, 예를 들면 R에 대응하는 (3j-2)열째의 데이터선(14)을 제1 데이터선으로 했을 때에, G에 대응하는 (3j-1)열째의 데이터선(14)을 제2 데이터선이라고 부르는 경우가 있다. 화소 회로(110)에 대해서는, R의 데이터선(14)(제1 데이터선)에 대응하는 것이 제1 화소 회로가 되고, G의 데이터선(14)(제2 데이터선)에 대응하는 것이 제2 화소 회로가 된다.
그리고, 전기 광학 장치(10)에는, 다음과 같은 제어 신호가 제어 회로(5)로부터 공급된다. 상세하게는, 전기 광학 장치(10)에는, 주사선 구동 회로(20)를 제어하기 위한 제어 신호 Ctr과, 디멀티플렉서(30)에서의 선택을 제어하기 위한 제어 신호 Sel(1), Sel(2), Sel(3)과, 이들 신호에 대하여 논리 반전의 관계에 있는 제어 신호 /Sel(1), /Sel(2), /Sel(3)과, 레벨 시프트 회로(40)를 제어하기 위한 제어 신호 /Gini, Gref, Gcpl과, 제어 신호 Gcpl의 논리 반전의 관계에 있는 제어 신호 /Gcpl이 공급된다. 또한, 제어 신호 Ctr에는, 실제로는 펄스 신호나, 클록 신호, 인에이블 신호 등, 복수의 신호가 포함된다.
또한, 전기 광학 장치(10)에는, 디멀티플렉서(30)에서의 선택 타이밍에 맞추어 데이터 신호 Vd(1), Vd(2),…, Vd(n)이, 제어 회로(5)로부터 1, 2,…, n번째의 그룹에 대응한 공통 단자(78)를 통하여 공급된다.
여기에서, 본 실시 형태에 있어서, 표시해야 할 화소의 계조를 규정하는 계조 레벨이, 예를 들면 가장 어두운 0레벨에서 가장 밝은 255레벨까지의 범위에서 지정될 때, 데이터 신호 Vd(1)∼Vd(n)은, 0레벨에 상당하는 전위 Vmax에서 255레벨에 상당하는 전위 Vmin까지의 범위에서 단계적으로 취할 수 있다. 여기에서, OLED로의 전류를 제어하는 트랜지스터를 P채널형으로 하고 있기 때문에, 밝은 계조 레벨이 지정될수록, 데이터 신호가 전위 Vmax로부터 저하된다.
또한, 데이터선(14)의 각각에는 보존유지 용량(50)이 형성된다. 보존유지 용량(50)의 일단은, 데이터선(14)에 접속되고, 보존유지 용량(50)의 타단은 정전위의, 예를 들면 전위 Vorst의 급전선(16)에 공통 접속되어 있다. 보존유지 용량(50)으로서는, 데이터선(14)에 기생하는 용량을 이용해도 좋고, 이 기생 용량과, 데이터선(14)을 구성하는 배선과 별도의 배선으로 절연체(유전체)를 협지함으로써 형성한 용량 소자와의 합성 용량을 이용해도 좋다. 여기에서, 보존유지 용량(50)의 용량을 Cdt로 한다.
주사선 구동 회로(20)는, 프레임의 기간에 걸쳐 주사선(12)을 1행마다 차례로 주사하기 위한 주사 신호를, 제어 신호 Ctr에 따라 생성하는 것이다. 여기에서, 1, 2, 3,…, (m-1), m행째의 주사선(12)에 공급되는 주사 신호를, 각각 Gwr(1), Gwr(2), Gwr(3),…, Gwr(m-1), Gwr(m)으로 표기하고 있다.
또한, 주사선 구동 회로(20)는, 주사 신호 Gwr(1)∼Gwr(m) 외에도, 당해 주사 신호에 동기한 각종의 제어 신호를 행마다 생성하여 표시부(100)에 공급하지만, 도 2에 있어서는 도시를 생략하고 있다. 또한, 프레임의 기간이란, 전기 광학 장치(10)가 1컷(프레임)분의 화상을 표시하는 데에 필요로 하는 기간을 말하고, 예를 들면 동기 신호에 포함되는 수직 동기 신호의 주파수가 120㎐이면, 그 1주기분의 8.3밀리초의 기간이다.
디멀티플렉서(30)는, 열마다 형성된 트랜스미션 게이트(transmission gate; 34)의 집합체이다. j번째의 그룹에 속하는 (3j-2)열, (3j-1)열, (3j)열에 대응한 트랜스미션 게이트(34)의 입력단은 서로 공통 단자(78)에 접속됨과 함께, 데이터 신호 Vd(j)가 시분할로 공급된다.
j번째의 그룹에 있어서 좌단열인 (3j-2)열에 형성된 트랜스미션 게이트(34)는, 제어 신호 Sel(1)이 H레벨일(제어 신호 /Sel(1)이 L레벨일) 때에 온(on; 도통)된다. 마찬가지로, j번째의 그룹에 있어서 중앙열인 (3j-1)열에 형성된 트랜스미션 게이트(34)는, 제어 신호 Sel(2)가 H레벨일(제어 신호 /Sel(2)가 L레벨일) 때에 온되고, j번째의 그룹에 있어서 우단열인 (3j)열에 형성된 트랜스미션 게이트(34)는, 제어 신호 Sel(3)이 H레벨일 때(제어 신호 /Sel(3)이 L레벨일 때)에 온된다.
레벨 시프트 회로(40)는, 각 열의 트랜스미션 게이트(34)의 출력단으로부터 출력되는 데이터 신호의 전위 진폭을 압축하는 방향으로, 당해 데이터 신호의 전위를 시프트(shift)하는 것이다. 이 때문에, 레벨 시프트 회로(40)는, 보존유지 용량(41)과 트랜스미션 게이트(42)와 N채널형의 트랜지스터(43)와 보존유지 용량(44)과 P채널형의 트랜지스터(45)와의 조(set)를 열마다 갖는다.
각 열에 있어서 디멀티플렉서(30)의 트랜스미션 게이트(34)의 출력단은, 레벨 시프트 회로(40)에 있어서, 보존유지 용량(41)의 일단과, 레벨 시프트 회로(40)에 있어서의 트랜스미션 게이트(42)의 입력단에 각각 접속된다. 보존유지 용량(41)의 타단은, 각 열에 있어서 서로 고정 전위인 Gnd에 공통 접지되어 있다.
또한, 전압에 대해서는, 보존유지 용량의 양단 전압이나, 게이트·소스 간의 전압, OLED(150)에 있어서의 애노드(anode)·캐소드(cathode) 간의 전압과 같이 특별히 언급하지 않는 한, 전위 Gnd를 제로 볼트의 기준으로 한다.
각 열의 트랜스미션 게이트(42)는, 제어 신호 Gcpl이 H레벨일 때(제어 신호 /Gcpl이 L레벨일 때)에 온된다. 트랜스미션 게이트(42)의 출력단은, 보존유지 용량(44)을 통하여 데이터선(14)에 접속되어 있다.
여기에서, 보존유지 용량(44)의 일단 및 타단에 대해서, 편의적으로 일단을 데이터선(14)의 측으로 하고, 타단을 트랜스미션 게이트(42)의 측으로 한다. 이때, 보존유지 용량(44)의 일단은, 데이터선(14) 외에, 트랜지스터(45)의 드레인 노드에도 접속되는 한편, 보존유지 용량(44)의 타단은, 트랜지스터(43)의 드레인 노드에도 접속되어 있다.
설명의 편의상, 도 2에서는 표기를 생략하지만, 보존유지 용량(44)의 용량을 Cref1로 하고, 보존유지 용량(44)의 타단을 노드(h)로 한다. 또한, 보존유지 용량(44)에 대해서 열로 구별하는 경우, R의 열에 대응한 것이 제1 보존유지 용량이 되고, G의 열에 대응한 것이 제2 보존유지 용량이 된다.
또한, 도 2에 나타나는 바와 같이, 급전선(16)은, 레벨 시프트 회로(40)의 내부를 세로로 통과하도록 연장 설치되어 있다.
트랜지스터(43)에 대해서는, 소스 노드가, 소정의 기준 전위로서 전위 Vref를 급전하는 급전선(62)에 각 열에 걸쳐 공통으로 접속되고, 게이트 노드가, 제어 신호 Gref가 공급되는 제어선(64)에 각 열에 걸쳐 공통으로 접속된다. 이 때문에, 노드(h)는, 급전선(62)에 대하여, 제어 신호 Gref가 H레벨일 때에 트랜지스터(45)의 온에 의해 전기적으로 접속되는 한편, 제어 신호 Gref가 L레벨일 때에 트랜지스터(45)의 오프에 의해 전기적으로 비접속이 된다.
또한, 트랜지스터(45)에 대해서는, 소스 노드가, 초기 전위로서 전위 Vini를 급전하는 급전선(61)에 각 열에 걸쳐 공통으로 접속되고, 게이트 노드가, 제어 신호 /Gini가 공급되는 제어선(63)에 각 열에 걸쳐 공통으로 접속된다. 이 때문에, 데이터선(14)은, 급전선(61)에 대하여, 제어 신호 /Gini가 L레벨일 때에 트랜지스터(45)의 온에 의해 전기적으로 접속되는 한편, 제어 신호 /Gini가 H레벨일 때에 트랜지스터(45)의 오프에 의해 전기적으로 비접속이 된다.
본 실시 형태에서는, 편의적으로 주사선 구동 회로(20), 디멀티플렉서(30) 및 레벨 시프트 회로(40)로 나누고 있지만, 이들에 대해서는, 화소 회로(110)를 구동하는 구동 회로로서 포괄한 개념으로 하는 것이 가능하다.
도 3을 참조하여 화소 회로(110)에 대해서 설명한다. 각 화소 회로(110)에 대해서는 전기적으로 보면 서로 동일 구성이기 때문에, 여기에서는, i행째이며, j번째의 그룹 중 좌단열의 (3j-2)열째에 위치하는 i행 (3j-2)열의 화소 회로(110)를 예로 들어 설명한다.
또한, 도 3은, 화소 회로(110)의 등가 회로를 나타내는 데에 그치며, 실제의 회로 레이아웃을 반영시킨 도면은 아니다. 또한, i는, 화소 회로(110)가 배열하는 행을 일반적으로 나타내는 경우의 기호이며, 1 이상 m 이하의 정수이다.
도 3에 나타나는 바와 같이, 화소 회로(110)는, P채널형의 트랜지스터(121∼125)와, 보존유지 용량(140)과, OLED(150)를 포함한다. 이 화소 회로(110)에는, 주사 신호 Gwr(i), 제어 신호 Gel(i), Gcmp(i), Gorst(i)이 공급된다. 여기에서, 주사 신호 Gwr(i), 제어 신호 Gel(i), Gcmp(i), Gorst(i)은, 각각 i행째에 대응하여 주사선 구동 회로(20)에 의해 공급되는 것이다. 이 중, 제어 신호 Gel(i)은 제어선(134)을 통하여 공급되고, 마찬가지로, 제어 신호 Gcmp(i), Gorst(i)은, 각각 제어선(133, 135)을 통하여 공급된다.
또한, 주사 신호 Gwr(i), 제어 신호 Gel(i), Gcmp(i), Gorst(i)은, i행째에 대응하여 공급되기 때문에, i행째이면, 주목하고 있는 (3j-2)열 이외의 다른 열의 화소 회로에도 공통으로 공급된다.
그리고, i행 (3j-2)열의 화소 회로(110)에 있어서의 트랜지스터(122)에 있어서는, 게이트 노드가 i행째의 주사선(12)에 접속되고, 드레인 또는 소스 노드의 한쪽이 (3j-2)열째의 데이터선(14)에 접속되고, 다른 한쪽이 트랜지스터(121)에 있어서의 게이트 노드와, 보존유지 용량(140)의 일단과, 트랜지스터(123)의 드레인 노드에 각각 접속되어 있다. 여기에서, 트랜지스터(121)의 게이트 노드에 대해서는, 다른 노드와 구별하기 위해 g라고 표기한다.
트랜지스터(121)에 있어서는, 소스 노드가 급전선(116)에 접속되고, 드레인 노드가 트랜지스터(123)의 소스 노드와, 트랜지스터(124)의 소스 노드에 각각 접속되어 있다. 여기에서, 급전선(116)에는, 화소 회로(110)에 있어서 전원의 고위측이 되는 전위 Vel이 급전된다.
트랜지스터(123)에 있어서는, 게이트 노드가 i행째의 제어선(133)에 접속되어 제어 신호 Gcmp(i)이 공급된다.
트랜지스터(124)에 있어서는, 게이트 노드가 i행째의 제어선(134)에 접속되어 제어 신호 Gel(i)이 공급되고, 드레인 노드가 트랜지스터(125)의 소스 노드와 OLED(150)의 애노드(Ad)에 각각 접속되어 있다.
트랜지스터(125)에 있어서는, 게이트 노드가 i행째의 제어선(135)에 접속되어 i행째에 대응한 제어 신호 Gorst(i)이 공급되고, 드레인 노드가 (3j-2)열째에 대응한 급전선(16)에 접속되어 전위 Vorst로 유지되고 있다.
또한, 트랜지스터(121∼125)에 있어서는, 채널형의 변경 등에 의해, 전위 관계가 바뀌는 경우가 있다. 전위 관계가 바뀌는 경우에, 드레인 노드로서 설명한 노드가 소스 노드가 되고, 소스 노드로서 설명한 노드가 드레인 노드가 되는 경우도 있을 수 있다. 예를 들면, 트랜지스터(121)의 소스 노드 및 드레인 노드 중 어느 한쪽이 급전선(116)에 전기적으로 접속되고, 어느 다른 한쪽이 트랜지스터(123)를 통하여 OLED(150)의 애노드(Ad)에 전기적으로 접속되는 경우도 있을 수 있다.
보존유지 용량(140)의 타단은, 급전선(116)에 접속된다. 이 때문에, 보존유지 용량(140)은, 트랜지스터(121)의 소스·드레인 간의 전압을 보존유지하게 된다. 여기에서, 보존유지 용량(140)의 용량을 Cpix라고 표기했을 때, 보존유지 용량(50)의 용량 Cdt와, 보존유지 용량(44)의 용량 Cref1과, 보존유지 용량(140)의 용량 Cpix는,
Cdt, Cref1＞＞Cpix
가 되도록 설정된다.
즉, Cpix는 Cdt 및 Cref1보다도 충분히 작다. 또한, Cref2는, Cref1과 같은 정도이거나, Cref1보다도 약간 작은 정도이다. 또한, 보존유지 용량(140)으로서는, 트랜지스터(121)의 게이트 노드(g)에 기생하는 용량을 이용해도 좋고, 반도체 실리콘 기판에 있어서 서로 상이한 도전층으로 절연층을 협지함으로써 형성되는 용량을 이용해도 좋다.
OLED(150)의 애노드(Ad)는, 화소 회로(110)마다 개별적으로 형성되는 화소 전극이다. 이에 대하여, OLED(150)의 캐소드(Ct)는, 화소 회로(110)의 전부에 걸쳐 공통의 공통 전극(118)이며, 화소 회로(110)에 있어서 전원의 저위측(低位側)이 되는 전위 Vct로 유지되고 있다.
따라서, 트랜지스터(121)의 소스·드레인과 OLED(150)는, 전원의 고위측의 전위 Vel과 저위측의 전위 Vct와의 사이에 있어서, 트랜지스터(124)를 통하여 전기적으로 직렬로 접속된 구성이 된다.
OLED(150)는, 상기 반도체 실리콘 기판에 있어서, 애노드(Ad)와 광투과성을 갖는 캐소드(Ct)로 백색 유기 EL층을 협지한 2단자형 소자이다. 그리고, OLED(150)의 출사측(캐소드측)에는 RGB 중 어느 것에 대응한 컬러 필터가 겹쳐진다.
이러한 구조의 OLED(150)에 있어서, 애노드(Ad)로부터 캐소드(Ct)에 전류가 흐르면, 애노드(Ad)로부터 주입된 정공과 캐소드(Ct)로부터 주입된 전자가 유기 EL층에서 재결합하여 여기자가 생성되어, 백색광이 발생한다. 이때에 발생한 백색광은, 반도체 실리콘 기판(애노드)과는 반대측의 캐소드를 투과하고, 컬러 필터에 의한 착색을 거쳐, 관찰자측에 시인되는 구조(톱 이미션 구조)로 되어 있다.
또한, 본 실시 형태에 있어서 전기 광학 장치(10)는 반도체 실리콘 기판에 형성되기 때문에, 트랜지스터(121∼125)의 기판 전위에 대해서는, 도 3에 있어서 생략되어 있지만, 전위 Vel로 하고 있다.
이러한 구성에 있어서, 데이터 신호의 공급 경로에 전기적으로 개재 삽입된 보존유지 용량(44)의 일단의 전위 및 타단의 전위가, 목적으로 하는 값으로부터 어긋나 버리면, 표시 품위가 저하되어 버린다. 전술한 바와 같이, 전기 광학 장치(10)가 미세화되면, 용량 결합에 의해 서로 이웃하는 열의 전위의 변동이 전파되기 때문에, 표시 품위의 저하가 발생하기 쉬워진다.
이 때문에, 본 실시 형태에서는, 보존유지 용량(44)에 있어서의 일단과 타단을, 정전위선에 의해 실드함으로써, 서로 이웃하는 열의 전위 변동의 영향을 받기 어려운 구성으로 하고 있다.
이 구성에 대한 설명에 있어서는, 전기 광학 장치(10)의 제조 공정이 예비 지식으로서 필요하다. 그래서 우선, 전기 광학 장치(10)의 제조 공정을 간이적으로 설명한다.
전기 광학 장치에서는, 처음에, 예를 들면 P형의 반도체 실리콘 기판에 있어서 P채널형의 트랜지스터의 기초가 되는 섬 형상의 N웰 영역이 형성된 후, 게이트 절연막을 통하여, 다결정 실리콘막 등의 제1 도전층이 패터닝되어 게이트 등의 제1 배선이 형성된다. 이 후, P채널형의 트랜지스터가 형성되는 영역을 레지스트에 의해 보호한 후에, 당해 레지스트나 게이트 배선 등을 마스크로 한 이온의 삽입 등에 의해, N채널형의 트랜지스터에 있어서의 소스 노드 및 드레인 노드가 되는 N형 확산층이 형성된다. 이어서, N채널형의 트랜지스터가 형성되는 영역을 레지스트에 의해 보호한 후에, 당해 레지스트나 게이트 배선 등을 마스크로 한 이온의 삽입 등에 의해, P채널형의 트랜지스터에 있어서 소스 노드 또는 드레인 노드가 되는 P형 확산층이 형성된다.
이어서, 제1 층간 절연막을 통하여, 알루미늄이나 구리 등의 도전층(제2 도전층)이 패터닝되어, 후술하는 각종의 배선이 제2 배선으로서 형성된다. 이때, 제2 배선은, 제1 배선이나, 소스 노드, 드레인 노드와는, 제1 층간 절연막을 개공(開孔)하는 콘택트홀을 통하여 접속된다.
이어서, 제2 층간 절연막을 통하여, 마찬가지로 알루미늄이나 구리 등의 도전층(제3 도전층)이 패터닝되어, 각종의 배선이 제3 배선으로서 형성된다. 이때, 제3 배선은, 제2 배선과는, 제2 층간 절연막을 개공하는 콘택트홀을 통하여 접속된다.
그리고, 제3 층간 절연막 및 차광층을 통하여, 직사각형 형상의 화소 전극이, OLED(150)의 애노드(Ad)로서 형성된다. 이후에 대해서는 본 발명과는 직접 관계하지 않기 때문에, 설명을 생략하기로 한다.
이러한 제조 공정에 의해, 표시부(100)에 있어서의 화소 회로(110)나, 주변 회로의 레벨 시프트 회로(40)가 어떻게 구성될지에 대해서, 각각 개별적으로 설명한다.
또한, 이하의 도 4 내지 도 9에 대해서는, 구조를 설명하기 위해 축척을 적절히 변경하고 있기 때문에, 반드시 종횡비는 스케일대로는 아니다.
＜화소 회로＞
도 4는, 톱 이미션(top emission) 구조의 화소 회로(110)를 관찰측에서 보았을 때의 평면도이며, 제1 배선, 제2 배선 및 제3 배선에 의한 각종의 배선을 나타내고 있다. 또한, 도 5는, 도 4에 있어서의 구조를 회로로 치환하여 나타내는 설명도이며, 회로적으로는 도 3과 동일하다.
도 4에 나타나는 바와 같이, 화소 회로(110)에서는, 우선, 트랜지스터(121∼125)가 형성됨과 함께, 제1 도전층의 패터닝에 의해, 게이트 배선(121g∼125g)이 제1 배선으로서 형성된다.
트랜지스터(121)는, 평면에서 보았을 때 열방향(데이터선(14)의 연재 방향)으로 긴 직사각형 형상으로 되어 있고, N웰에 대하여 절연막을 통하여 형성된 게이트 배선(121g)과, 2개의 P형 확산층(도면에 있어서 해칭으로 나타낸 영역)을 갖는다. 트랜지스터(121)에 있어서의 2개의 확산층 중, 도면에 있어서 하측이 소스 노드이며, 상측이 드레인 노드이다.
트랜지스터(122, 123)는, 도면에 있어서 트랜지스터(121)의 우측에 배치하고, 평면에서 보았을 때 열방향으로 긴 직사각형 형상으로 되어 있다. 트랜지스터(122, 123)에는, 서로 분리한 게이트 배선(122g, 123g)이 형성됨과 함께, 3개의 P형 확산층이 형성된다. 이들 3개의 확산층 중, 도면에 있어서 하측이 트랜지스터(122)에 있어서의 드레인 또는 소스 노드의 한쪽이며, 중앙이 트랜지스터(122)에 있어서의 드레인 또는 소스 노드의 다른 한쪽과, 트랜지스터(123)에 있어서의 드레인 노드와의 공통 노드이며, 상측이 트랜지스터(123)에 있어서의 소스 노드이다.
트랜지스터(124)는, 도 4에 나타나는 바와 같이, 평면에서 보았을 때 열방향으로 긴 직사각형 형상으로 되어 있고, 트랜지스터(122, 123)에 대하여 열방향으로 일치한 지점에 배치되어 있다. 트랜지스터(124)에는, 게이트 배선(124g)이 형성되고, 2개의 P형 확산층이 형성되어 있다. 2개의 확산층 중, 도면에 있어서 하측이 트랜지스터(124)에 있어서의 소스 노드이며, 상측이 드레인 노드이다.
트랜지스터(125)는, 도면에 있어서 트랜지스터(124)의 좌측이며, 트랜지스터(121)에 대하여 열방향으로 일치한 지점에 배치되어 있다. 트랜지스터(125)에는, 게이트 배선(125g)이 형성되고, 2개의 P형 확산층이 형성되어 있다. 2개의 확산층 중, 도면에 있어서 하측이 트랜지스터(125)에 있어서의 드레인 노드이며, 상측이 소스 노드이다.
이와 같이 형성되는 트랜지스터(121∼125)에 대하여, 제1 층간 절연막이 형성된 후, 제2 도전층이 패터닝되고, 다음에 서술하는 제2 배선이 형성되어 있다. 즉, 주사선(12), 배선(81∼86), 급전선(116), 배선(116b), 제어선(133∼135)이 상기 제2 배선으로서 형성된다. 이 중, 주사선(12), 급전선(116), 제어선(133∼135)은, 각각 행방향으로 연재되어 형성된다.
주사선(12)은, 게이트 배선(122g)의 상면측(지면(紙面)에 있어서 앞측)을 통과한다. 주사선(12)은, 제1 층간 절연막을 개공하는 콘택트홀(비어(via), 도면에 있어서의 □)(12f)을 통하여 게이트 배선(122g)에 접속된다. 제어선(133)은, 게이트 배선(123g)의 상면측을 통과함과 함께, 콘택트홀(133f)을 통하여 게이트 배선(123g)에 접속된다.
급전선(116)은, 평면에서 보았을 때 트랜지스터(121∼123)와, 트랜지스터(124, 125)와의 경계에 있어서, 행방향으로 연재되어 형성된다. 제어선(134, 135)은, 모두 게이트 배선(124g, 125g)의 상면측을 통과함과 함께, 그 중, 제어선(134)이 콘택트홀(134f)을 통하여 게이트 배선(124g)에 접속되며, 제어선(135)이 콘택트홀(135f)을 통하여 게이트 배선(125g)에 접속된다.
배선(81)은, 일단이 데이터선(14)과 트랜지스터(122)에 있어서의 드레인 또는 소스 노드의 한쪽에 접속된다.
배선(82)은, 일단이 트랜지스터(122, 123)에 있어서의 공통 노드에 접속되는 한편, 타단이 트랜지스터(121)에 있어서의 게이트 배선(121g)에, 콘택트홀(82f)을 통하여 접속된다. 배선(82)은, 게이트 배선(121g)의 상면측에 있어서 폭이 넓게 되어 있으며, 보존유지 용량(140)에 있어서의 한 쌍의 전극 중, 한쪽을 구성한다.
배선(83)은, 일단이 트랜지스터(121)에 있어서의 드레인 노드에 접속되고, 타단이 트랜지스터(123)에 있어서의 소스 노드에 접속된다.
배선(84)은, 트랜지스터(124)에 있어서의 소스 노드를, 후술하는 제2 배선층의 배선(91)에 접속하기 위한 중계 전극이다. 배선(85)은, 일단이 트랜지스터(125)에 있어서의 드레인 노드에 접속된다. 배선(86)은, 트랜지스터(124)에 있어서의 드레인 노드와, 트랜지스터(125)에 있어서의 소스 노드와, OLED(150)(도 4, 도 5에 있어서 도시 생략)에 있어서의 애노드(Ad)에 접속된다.
배선(116b)은, 트랜지스터(121)에 있어서의 소스 노드를, 후술하는 제2 배선층의 배선(116a)을 통하여, 급전선(116)에 접속하기 위한 중계 배선이다.
이러한 제2 배선에 대하여, 제2 층간 절연막이 형성된 후, 제3 도전층이 패터닝되고, 도면에 나타나는 데이터선(14), 급전선(16), 배선(91, 116a)이 상기 제 3 배선으로서 형성된다.
데이터선(14), 급전선(16)은, 각각 열방향으로 연재되어 형성된다. 데이터선(14)은, 평면에서 보았을 때 트랜지스터(122∼124)의 우측에 배치되고, 제2 층간 절연막을 개공하는 콘택트홀(14f)을 통하여, 배선(81)의 타단에 접속된다. 이에 따라, 데이터선(14)은, 배선(81)을 통하여, 트랜지스터(122)에 있어서의 드레인 또는 소스 노드의 한쪽에 접속되게 된다.
급전선(16)은, 평면에서 보았을 때 트랜지스터(122, 123, 124)와, 트랜지스터(121, 125)와의 사이에 배치되고, 콘택트홀(16f)을 통하여 배선(85)의 타단에 접속된다. 이에 따라, 급전선(16)은, 배선(85)을 통하여, 트랜지스터(125)에 있어서의 드레인 노드에 접속되게 된다.
한편, 배선(116a)은, 평면에서 보았을 때 트랜지스터(121)의 좌측에 형성되고, 제어선(133) 및 주사선(12)을 걸친 상태에서, 급전선(116)과는 콘택트홀(116e)을 통하여 접속되고, 배선(116b)과는 콘택트홀(116f)을 통하여 접속된다. 이에 따라, 급전선(116)은, 배선(116a, 116b)을 통하여, 트랜지스터(121)에 있어서의 소스 노드에 접속되게 된다.
또한, 배선(116a)은, 평면에서 보았을 때 배선(82)과 겹치도록 형성되고, 보존유지 용량(140)에 있어서의 한 쌍의 전극 중, 다른 한쪽을 구성한다. 이에 따라, 보존유지 용량(140)은, 배선(82)과 배선(116a)으로 제2 층간 절연막을 협지한 구성이 된다.
배선(91)은, 배선(83, 84)끼리를, 급전선(116)을 걸친 상태에서 접속한다. 이에 따라, 트랜지스터(121)의 드레인 노드, 트랜지스터(123)의 드레인 노드 및 트랜지스터(124)의 소스 노드는, 서로 접속되게 된다.
이와 같이 화소 회로(110)에 있어서, 트랜지스터(121∼123)와, 트랜지스터(124, 125)는, 전위 Vel의 급전선(116)에 의해 거리를 두게 된다. 또한, 트랜지스터(121)의 게이트 노드(g)에 있어서는, 배선(116a)에 의해 도면에 있어서 좌측이 실드됨과 함께, 급전선(16)에 의해 우측이 실드된 구성이 된다.
＜레벨 시프트 회로＞
도 6은, 레벨 시프트 회로(40) 중, 트랜지스터(43, 45) 및 보존유지 용량(44)이 형성되는 영역을 관찰측에서 보았을 때의 평면도이며, 제1 배선, 제2 배선 및 제3 배선에 의한 각종의 배선을 나타내고 있다.
또한, 도 6에 있어서의 각종의 배선은, 각각 화소 회로(110)와 공통 프로세스로 형성된다. 도 7은, 도 6에 있어서의 구조를 회로로 치환하여 나타내는 설명도이다.
또한, 도 8은, 도 6에 있어서의 P-p선으로 파단한 부분 단면도이며, 도 9(a)는, 도 6에 있어서의 Q-q선으로 파단한 부분 단면도이며, 도 9(b)는, 도 6에 있어서의 R-r선으로 파단한 부분 단면도이다. 또한, 이후에 있어서는, 도 6의 평면도를 주(主)로 하여 설명하고, 도 8, 도 9의 부분 단면도에 대해서는 이어서 설명한다.
도 6에 대해서 대략적으로 보았을 때, 보존유지 용량(44)은, 데이터선(14)의 일단에 형성됨과 함께, 좌측 및 우측으로 각각 급전선(16)이 연설되어 있다.
도면에 있어서 하측(디멀티플렉서(30)측)에는 트랜지스터(43)가 형성되고, 상측(표시부(100)측)에는 트랜지스터(45)가 형성된다. 트랜지스터(43, 45)는, 화소 회로(110)에 있어서의 트랜지스터(121∼125)와 동일하게 평면에서 보아 열방향으로 긴 직사각형 형상으로 되어 있다. 또한, 제1 도전층의 패터닝에 의해, 제1 배선으로서 게이트 배선(43g, 45g), 배선(16g, 61g, 62g) 및 전극(44g)이 형성되어 있다.
트랜지스터(43)는, 특히 도 9(b)에 나타나는 바와 같이, P형의 반도체 실리콘 기판(S)(P웰)에 대하여 절연막 L0을 통하여 형성된 게이트 배선(43g)과, 2개의 N형 확산층을 갖는다. 트랜지스터(43)에 있어서의 2개의 확산층 중, 도 9(b)에 있어서 우측(도 6에 있어서 하측)이 드레인 노드이며, 좌측(마찬가지로, 상측)이 소스 노드이다.
트랜지스터(45)는, N웰에 대하여 절연막 L0을 통하여 형성된 게이트 배선(45g)과, 2개의 P형 확산층을 갖는다. 트랜지스터(45)에 있어서의 2개의 확산층 중, 우측이 소스 노드이며, 좌측이 드레인 노드이다.
한편, 배선(16g)은, 급전선(16)이 열방향으로 형성되는 영역에 있어서, 행방향의 급전선(61, 62)의 사이에 형성된다. 배선(62g)은, 행방향의 급전선(62)이 형성되는 영역에 있어서, 각 열에 있어서의 트랜지스터(43)의 소스 노드의 사이에 형성된다. 배선(61g)은, 행방향의 급전선(61)이 형성되는 영역에 있어서, 각 열에 있어서의 트랜지스터(45)의 소스 노드의 사이에 형성된다.
전극(44g)은, 보존유지 용량(44)에 있어서의 타단이 되는 것이며, 도면에 나타나는 바와 같이 열방향으로 긴 직사각형 형상으로 되어 있다.
트랜지스터(43, 45)에 대하여, 제1 층간 절연막 L1이 형성된 후, 제2 도전층의 패터닝에 의해, 제2 배선으로서 급전선(61, 62), 제어선(63, 64), 배선(43a, 45a, 49a, 16a) 및 전극(44a)이 형성되어 있다. 이 중, 급전선(61, 62), 제어선(63, 64)이 각각 행방향으로 연재되어 형성된다.
급전선(62)은, 배선(62g)의 상면측에 형성됨과 함께, 제1 층간 절연막 L1을 개공하는 콘택트홀(43e)을 통하여, 트랜지스터(43)의 소스 노드에 접속된다. 또한, 급전선(62)은, 콘택트홀(62e)을 통하여 배선(62g)에 접속된다. 이 때문에, 급전선(62)은, 배선(62g)을 하층으로 하여 부분적으로 2층 구조로 되어 있다. 제어선(64)은, 게이트 배선(43g)의 상면측을 통과하도록 형성됨과 함께, 제1 층간 절연막을 개공하는 콘택트홀(43f)을 통하여 게이트 배선(43g)에 접속된다. 배선(43a)의 일단은, 콘택트홀을 통하여 트랜지스터(43)의 드레인 노드에 접속된다.
한편, 급전선(61)은, 배선(61g)의 상면측에 형성됨과 함께, 콘택트홀(445e)을 통하여 트랜지스터(45)의 소스 노드에 접속된다. 또한, 급전선(61)은, 콘택트홀(61e)을 통하여 배선(61g)에 접속된다. 이 때문에, 급전선(61)은, 배선(61g)을 하층으로 하여 부분적으로 2층 구조로 되어 있다. 제어선(63)은, 게이트 배선(45g)의 상면측을 통과하도록 형성됨과 함께, 콘택트홀(45f)을 통하여 게이트 배선(45g)에 접속된다. 배선(45a)의 일단은, 콘택트홀을 통하여 트랜지스터(45)의 소스 노드에 접속된다.
배선(49a)은, 보존유지 용량(44)에 있어서 타단이 되는 전극(44g)을, 후술하는 배선(48)에 중계하는 것이며, 전극(44a)과는 콘택트홀(49e)을 통하여 접속되어 있다.
배선(16a)은, 배선(16g)의 상면측에 형성됨과 함께, 복수의 콘택트홀(16e)을 통하여 당해 배선(16g)에 접속된다.
전극(44a)은, 전극(44g)에 겹쳐져, 보존유지 용량(44)에 있어서의 일단이 되는 것이다. 전극(44g)과 전극(44a)과의 사이에는, 도 9(a)에 나타나는 바와 같이, 제1 층간 절연막 L1이 협지되어 있기 때문에, 이에 따라 보존유지 용량(44)이 형성되게 된다.
이러한 제2 배선에 대하여 제2 층간 절연막 L2가 형성된 후, 제3 도전층의 패터닝에 의해, 제3 배선으로서 데이터선(14), 급전선(16) 및 배선(48)이 형성된다.
데이터선(14)은, 제2 층간 절연막 L2를 개공하는 복수의 콘택트홀(44f)을 통하여 전극(44a)에 접속된다. 또한, 데이터선(14)은, 콘택트홀(55)을 통하여 배선(45a)의 타단에 접속된다. 이에 따라, 데이터선(14)은, 콘택트홀(55) 및 배선(45a)을 순서대로 통하여 트랜지스터(45)의 드레인 노드에 접속되게 된다.
급전선(16)은, 복수의 콘택트홀(16f)을 통하여 배선(16a)에 접속된다. 이에 따라, 급전선(16)은, 배선(16g, 16a)에 의해 부분적으로 3층 구조가 된다. 따라서, 보존유지 용량(44)의 좌우 양측에는, 각각 3층 구조의 급전선(16)이 실드 배선으로서 배치되게 된다.
배선(48)은, 트랜스미션 게이트(42)(도 2 참조)의 출력단으로부터 인출되어 선회하며, 콘택트홀(49f)을 통하여 배선(49a)에 접속된다. 이 때문에, 배선(48)은, 배선(49a)의 중계에 의해 보존유지 용량(44)의 타단인 전극(44g)에 접속되게 된다. 또한, 배선(48)은, 콘택트홀(53)을 통하여 배선(43a)의 타단에 접속된다. 이에 따라, 배선(48)은, 콘택트홀(43) 및 배선(43a)을 순서대로 통하여 트랜지스터(43)의 드레인 노드에 접속되게 된다.
이와 같이 레벨 시프트 회로(40)에서는, 보존유지 용량(44)에 대하여, 도 6에서 보면 좌우 양측에 급전선(16)이, 또한, 상측에 급전선(61)이, 하측에 급전선(62)이, 각각 형성된다. 이 때문에, 보존유지 용량(44)의 사방은, 각각 정전위선에 의해 실드되게 된다.
＜제1 실시 형태의 동작＞
도 10을 참조하여 전기 광학 장치(10)의 동작에 대해서 설명한다. 도 10은, 전기 광학 장치(10)에 있어서의 각 부의 동작을 설명하기 위한 타이밍 차트이다.
이 도면에 나타나는 바와 같이, 주사 신호 Gwr(1)∼Gwr(m)이 순차 L레벨로 전환되고, 1프레임의 기간에 있어서 1∼m행째의 주사선(12)이 1수평 주사 기간(H)마다 차례로 주사된다.
1수평 주사 기간(H)에서의 동작은, 각 행의 화소 회로(110)에 걸쳐 공통이다. 그래서 이하에 대해서는, i행째가 수평 주사되는 주사 기간에 있어서, 특히 i행 (3j-2)열의 화소 회로(110)에 대해서 착목하여 동작을 설명한다.
i행째의 주사 기간에 대해서 크게 구별하면, 도 10에 있어서 (b)로 나타나는 초기화 기간과, (c)로 나타나는 보상 기간과, (d)로 나타나는 기입 기간으로 나눌 수 있다. 그리고, (d)의 기입 기간 후, 간격을 두고 (a)로 나타나는 발광 기간이 되고, 1프레임의 기간 경과 후에 재차 i행째의 주사 기간에 이른다. 이 때문에, 시간의 순서로 말하면, (발광 기간)→초기화 기간→보상 기간→기입 기간→(발광 기간)이라는 사이클의 반복이 된다.
또한, 도 10에 있어서, i행째에 대하여 1행 전의 (i-1)행째에 대응하는 주사 신호 Gwr(i-1), 제어 신호 Gel(i-1), Gcmp(i-1), Gorst(i-1)의 각각에 대해서는, i행째에 대응하는 주사 신호 Gwr(i), 제어 신호 Gel(i), Gcmp(i), Gorst(i)보다도, 각각 시간적으로 1수평 주사 기간(H)만큼 시간적으로 선행한 파형이 된다.
＜발광 기간＞
설명의 편의상, 초기화 기간의 전제가 되는 발광 기간부터 설명한다. 도 10에 나타나는 바와 같이, i행째의 발광 기간에서는, 주사 신호 Gwr(i)이 H레벨이며, 또한, 논리 신호인 제어 신호 Gel(i), Gcmp(i), Gorst(i) 중, 제어 신호 Gel(i)이 L레벨이며, 제어 신호 Gcmp(i), Gorst(i)이 H레벨이다.
이 때문에, 도 11에 나타나는 바와 같이 i행 (3j-2)열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온되는 한편, 트랜지스터(122, 123, 125)가 오프된다. 따라서, 트랜지스터(121)는, 게이트·소스 간의 전압 Vgs에 따른 전류 Ids를 OLED(150)에 공급하는 구동 트랜지스터로서 기능한다. 후술하는 바와 같이, 본 실시 형태에 있어서 발광 기간에서의 전압 Vgs는, 트랜지스터(121)의 문턱값 전압으로부터, 데이터 신호의 전위에 따라서 레벨 시프트한 값이다. 이 때문에, OLED(150)에는, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태에서 공급되게 된다.
또한, i행째의 발광 기간은, i행째 이외가 수평 주사되는 기간이기 때문에, 데이터선(14)의 전위는 적절히 변동된다. 단, i행째의 화소 회로(110)에 있어서는, 트랜지스터(122)가 오프되어 있기 때문에, 여기에서는, 데이터선(14)의 전위 변동을 고려하고 있지 않다. 또한, 도 11에 있어서는, 동작 설명에서 중요시되는 경로를 굵은 선으로 나타내고 있다(이하의 도 12∼도 14에 있어서도 동일함).
＜초기화 기간＞
다음에 i행째의 주사 기간에 이르면, (b)의 초기화 기간이 된다. 초기화 기간에서는, 발광 기간과 비교하여, 제어 신호 Gel(i)이 H레벨로, 제어 신호 Gorst(i)이 L레벨로, 각각 변화한다.
이 때문에, 도 12에 나타나는 바와 같이, i행 (3j-2)열의 화소 회로(110)에 있어서는 트랜지스터(124)가 오프되고, 트랜지스터(125)가 온된다. 이에 따라 OLED(150)에 공급되는 전류의 경로가 차단됨과 함께, OLED(150)의 애노드(Ad)가 전위 Vorst로 리셋된다.
OLED(150)는, 전술한 바와 같이 애노드(Ad)와 캐소드(Ct)로 유기 EL층을 협지한 구성이기 때문에, 애노드(Ad)·캐소드(Ct)의 사이에는, 도면에 있어서 파선으로 나타나는 바와 같이 용량 Coled가 병렬로 기생한다. 발광 기간에 있어서 OLED(150)에 전류가 흐르고 있었을 때에, 당해 OLED(150)의 애노드·캐소드 간의 양단 전압이 당해 용량 Coled에 의해 보존유지되지만, 이 보존유지 전압은, 트랜지스터(125)의 온에 의해 리셋된다. 이 때문에, 본 실시 형태에서는, 나중의 발광 기간에 있어서 OLED(150)에 재차 전류가 흐를 때, 당해 용량 Coled로 보존유지되고 있는 전압의 영향을 받기 어려워진다.
상세하게는, 예를 들면 고휘도의 표시 상태로부터 저휘도의 표시 상태로 바뀔 때, 리셋하지 않는 구성이면, 휘도가 높을(대전류가 흘렀을) 때의 고전압이 보존유지되어 버리기 때문에, 다음에, 소전류를 흘리려고 해도, 과잉인 전류가 흘러 버려, 저휘도의 표시 상태로 되게 할 수 없게 된다. 이에 대하여, 본 실시 형태에서는, 트랜지스터(125)의 온에 의해 OLED(150)의 애노드(Ad)의 전위가 리셋되기 때문에, 저휘도측의 재현성을 높일 수 있게 된다.
또한, 본 실시 형태에 있어서, 전위 Vorst에 대해서는, 당해 전위 Vorst와 공통 전극(118)의 전위 Vct와의 차이가 OLED(150)의 발광 문턱값 전압을 밑돌도록 설정된다. 이 때문에, 초기화 기간(다음에 설명하는 보상 기간 및 기입 기간)에 있어서, OLED(150)는 오프(비발광) 상태이다.
한편, 초기화 기간에서는, 제어 신호 /Gini가 L레벨이 되고, 제어 신호 Gref가 H레벨이 됨과 함께, 제어 신호 Gcpl이 L레벨이 된다. 이 때문에, 레벨 시프트 회로(40)에 있어서는, 도 12에 나타나는 바와 같이 트랜지스터(45, 43)가 각각 온됨과 함께, 트랜스미션 게이트(42)가 오프된다. 따라서, 보존유지 용량(44)의 일단인 데이터선(14)은 전위 Vini로, 보존유지 용량(44)의 타단인 노드(h)는 전위 Vref로, 각각 초기화된다.
여기에서, 전위 Vini에 대해서는, (Vel－Vini)가 트랜지스터(121)의 문턱값 전압 ｜Vth｜보다도 커지도록 설정된다. 또한, 트랜지스터(121)는 P채널형이기 때문에, 소스 노드의 전위를 기준으로 한 문턱값 전압 Vth는 부(負)이다. 그래서, 고저 관계의 설명으로 혼란이 발생하는 것을 피하기 위해, 문턱값 전압에 대해서는, 절대값의 ｜Vth｜로 나타내고, 대소 관계로 규정하기로 한다.
또한, 제어 회로(5)는, 초기화 기간 및 보상 기간에 걸쳐 데이터 신호를 공급한다. 즉, 제어 회로(5)는, j번째의 그룹에서 말하면 데이터 신호 Vd(j)를 차례로, i행 (3j-2)열, i행 (3j-1)열, i행 (3j)열의 화소의 계조 레벨에 따른 전위로 전환하는 한편, 데이터 신호의 전위의 전환에 맞추어 제어 신호 Sel(1), Sel(2), Sel(3)을 차례로 배타적으로 H레벨로 한다. 이에 따라, 디멀티플렉서(30)에서는, 각 그룹에 있어서 트랜스미션 게이트(34)가 각각 좌단열, 중앙열, 우단열의 순으로 온된다.
여기에서, 초기화 기간에 있어서, j번째의 그룹에 속하는 좌단열의 트랜스미션 게이트(34)가 제어 신호 Sel(1)에 의해 온되는 경우, 도 12에 나타나는 바와 같이, 데이터 신호 Vd(j)가 보존유지 용량(41)의 일단에 공급되기 때문에, 당해 데이터 신호는, 보존유지 용량(41)에 의해 보존유지된다.
＜보상 기간＞
i행째의 주사 기간에서는, 다음에 (c)의 보상 기간이 된다. 보상 기간에서는 초기화 기간과 비교하여, 주사 신호 Gwr(i) 및 제어 신호 Gcmp(i)이 L레벨이 된다. 한편, 보상 기간에서는, 제어 신호 Gref가 H레벨로 유지된 상태에서 제어 신호 /Gini가 H레벨이 된다.
이 때문에, 도 13에 나타나는 바와 같이, i행 (3j-2)열의 화소 회로(110)에서는 트랜지스터(122)가 온되고, 게이트 노드(g)가 데이터선(14)에 전기적으로 접속되는 한편, 트랜지스터(123)의 온에 의해, 트랜지스터(121)가 다이오드 접속이 된다.
따라서, 전류가, 급전선(116)→트랜지스터(121)→트랜지스터(123)→트랜지스터(122)→(3j-2)열째의 데이터선(14)과 같은 경로에서 흐르기 때문에, 게이트 노드(g)는, 전위 Vini로부터 상승한다. 단, 상기 경로로 흐르는 전류는, 게이트 노드(g)가 전위(Vel－｜Vth｜)에 가까워짐에 따라 흐르기 어려워지기 때문에, 보상 기간의 종료에 이르기까지, 데이터선(14) 및 게이트 노드(g)는 전위(Vel－｜Vth｜)에서 포화된다. 따라서, 보존유지 용량(140)은, 보상 기간의 종료에 이르기까지 트랜지스터(121)의 문턱값 전압 ｜Vth｜를 보존유지하게 된다.
한편, 레벨 시프트 회로(40)에 있어서는, 제어 신호 Gref가 H레벨을 유지한 상태에서 제어 신호 /Gini가 H레벨이 되기 때문에, 레벨 시프트 회로(40)에 있어서 노드(h)는 전위 Vref로 고정된다.
이미 초기화 기간에 있어서, j번째의 그룹에 속하는 좌단열의 트랜스미션 게이트(34)가 제어 신호 Sel(1)에 의해 온된 경우에는, 보상 기간에 있어서, 당해 트랜스미션 게이트(34)는 온되는 경우는 없다.
또한, 보상 기간이 종료되면, 제어 신호 Gcmp(i)이 H레벨이 되기 때문에, 트랜지스터(121)의 다이오드 접속이 해제된다.
또한, 보상 기간이 종료되고 나서 다음의 기입 기간이 개시될 때까지의 동안에 있어서 제어 신호 Gref가 L레벨이 되기 때문에, 트랜지스터(43)가 오프가 된다. 이 때문에, (3j-2)열째의 데이터선(14)으로부터 i행 (3j-2)열의 화소 회로(110)에 있어서의 게이트 노드(g)에 이르기까지의 경로는, 플로팅 상태가 되기는 하지만, 당해 경로의 전위는, 보존유지 용량(50, 140)에 의해 (Vel－｜Vth｜)로 유지된다.
＜기입 기간＞
i행째의 주사 기간에서는, 보상 기간 후에 (c)의 기입 기간이 된다. 기입 기간에서는, 제어 신호 Gcmp(i)이 H레벨이 되는 한편, 보상 기간에서는, 제어 신호 Gref가 L레벨이 된 상태에서 제어 신호 /Gini가 H레벨(제어 신호 /Gcpl이 L레벨이 됨).
이 때문에, 도 14에 나타나는 바와 같이 레벨 시프트 회로(40)에 있어서는, 트랜스미션 게이트(42)가 온되기 때문에, 보존유지 용량(41)에 보존유지된 데이터 신호가 보존유지 용량(44)의 타단인 노드(h)에 공급된다. 즉, 노드(h)에는, OLED(150)의 휘도에 따른 전위의 신호가 공급된다. 이 때문에, 노드(h)는, 보상 기간에 있어서의 전위 Vref로부터 시프트한다. 이때의 노드(h)의 전위 변화분을 ΔV로 하고, 변화 후의 전위를 (Vref＋ΔV)로 하여 나타내는 것으로 한다.
한편, 게이트 노드(g)는, 보존유지 용량(44)의 일단에 데이터선(14)을 통하여 접속되어 있기 때문에, 보상 기간에 있어서의 전위(Vel－｜Vth｜)로부터, 노드(h)의 전위 변화분 ΔV에 용량비 k2를 곱한 값만큼 시프트한다. 즉, 게이트 노드(g)의 전위는, 보상 기간에 있어서의 전위(Vel－｜Vth｜)로부터, 노드(h)의 전위 변화분 ΔV에 용량비 k2를 곱한 값만큼 시프트한 값(Vel－｜Vth｜＋k2·ΔV)이 된다. 이것을 트랜지스터(121)의 전압 Vgs로 절대값으로 표현하면, 문턱값 전압 ｜Vth｜로부터 게이트 노드(g)의 전위 시프트분만큼 시프트한 값(｜Vth｜-k2·ΔV)이 된다.
또한, 용량비 k2란, Cdt, Cref1, Cref2로 정해지는 용량비이다. 엄밀하게 말하면, 보존유지 용량(140)의 용량 Cpix도 고려하지 않으면 안 되지만, 용량 Cpix는, 용량 Cdt, Cref1, Cref2와 비교하여 충분히 작아지도록 설정하고 있기 때문에, 무시하고 있다.
도 15는, 기입 기간에 있어서의 데이터 신호의 전위와 게이트 노드(g)의 전위와의 관계를 나타내는 도면이다. 제어 회로(5)로부터 공급되는 데이터 신호는, 전술한 바와 같이 화소의 계조 레벨에 따라서 최소값 Vmin에서 최대값 Vmax까지의 전위 범위를 취할 수 있다. 본 실시 형태에서는, 당해 데이터 신호가 직접 게이트 노드(g)에 기입되는 것이 아니라, 도면에 나타나는 바와 같이 레벨 시프트되어, 게이트 노드(g)에 기입된다.
이때, 게이트 노드(g)의 전위 범위 ΔVgate는, 데이터 신호의 전위 범위 ΔVdata(＝Vmax－Vmin)에 용량비 k2를 곱한 값으로 압축된다.
또한, 게이트 노드(g)의 전위 범위 ΔVgate를, 데이터 신호의 전위 범위 ΔVdata에 대하여 어느 방향으로 어느 정도 시프트시킬지에 대해서는, 전위 Vp(＝Vel－｜Vth｜), Vref로 정할 수 있다. 이것은, 데이터 신호의 전위 범위 ΔVdata가, 전위 Vref를 기준으로 하여 용량비 k2로 압축됨과 함께, 그 압축 범위가 전위 Vp를 기준으로 시프트된 것이, 게이트 노드(g)의 전위 범위 ΔVgate가 되기 때문이다.
이와 같이 i행째의 기입 기간에 있어서, i행째의 화소 회로(110)의 게이트 노드(g)에는, 보상 기간에 있어서의 전위(Vel－｜Vth｜)로부터, 노드(h)의 전위 변화분 ΔV에 용량비 k2를 곱한 분만큼 시프트한 전위(Vel－｜Vth｜＋k2·ΔV)가 기입된다.
머지않아 주사 신호 Gwr(i)이 H레벨이 되어, 트랜지스터(122)가 오프된다. 이에 따라 기입 기간이 종료되고, 게이트 노드(g)의 전위는, 시프트된 값으로 확정된다.
＜발광 기간＞
본 실시 형태에서는, i행째의 기입 기간의 종료 후, 1수평 주사 기간(H) 경과 후에 있어서 발광 기간에 이른다. 이 발광 기간에서는, 전술한 바와 같이 제어 신호 Gel(i)이 L레벨이 되기 때문에, i행 (3j-2)열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온된다. 게이트·소스 간의 전압 Vgs는, (｜Vth｜-k2·ΔV)이기 때문에, OLED(150)에는, 먼저의 도 11에 나타낸 바와 같이, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태에서 공급되게 된다.
이러한 동작은, i행째의 주사 기간에 있어서, (3j-2)열째의 화소 회로(110) 이외의 i행째의 다른 화소 회로(110)에 있어서도 시간적으로 병렬하여 실행된다. 또한, 이러한 i행째의 동작은, 실제로는, 1프레임의 기간에 있어서 1, 2, 3,…, (m-1), m행째의 차례로 실행됨과 함께, 프레임마다 반복된다.
본 실시 형태에 의하면, 게이트 노드(g)에 있어서의 전위 범위 ΔVgate는, 데이터 신호의 전위 범위 ΔVdata에 대하여 좁혀지기 때문에, 데이터 신호를 세밀한 정밀도로 형성하지 않아도, 계조 레벨을 반영한 전압을, 트랜지스터(121)의 게이트·소스 간에 인가할 수 있다. 이 때문에, 미세한 화소 회로(110)에 있어서 트랜지스터(121)의 게이트·소스 간의 전압 Vgs의 변화에 대하여 OLED(150)에 흐르는 미소 전류가 상대적으로 크게 변화하는 경우라도, OLED(150)에 공급하는 전류를 정밀도 좋게 제어하는 것이 가능해진다.
레벨 시프트 회로(40)에서는, 데이터 신호가 보존유지 용량(44)을 통하여 데이터선(14)에 공급될 때에, 전위 진폭이 압축되도록 데이터 신호가 레벨 시프트된다. 이 레벨 시프트시에, 보존유지 용량(44)의 일단(데이터선(14))이나 타단(노드(h))의 전위가, 결합 용량을 통하여 다른 요소의 전위 변동의 영향을 받아 버리면, 데이터 신호의 전위를 정확하게 레벨 시프트한 전위를 데이터선(14)에 공급할 수 없게 되어, 결과적으로, 표시 품위를 저하시켜 버릴 우려가 있다.
이에 대하여, 본 실시 형태에서는, 특히 도 6에 나타나는 바와 같이 전위 Vorst를 급전하는 급전선(16)이 정(定)전위선으로서, 평면에서 보았을 때 보존유지 용량(44)의 좌우 양측에 각각 형성된다. 이 때문에, 보존유지 용량(44)의 양단은, 서로 이웃하는 열의 전위의 변동으로부터 실드(shield)되기 때문에, 표시 품위의 저하를 억제할 수 있다.
또한, 보존유지 용량(44)의 양단을 실드하는 급전선(16)의 부분은, 특히 도 8에서 나타나는 바와 같이, 당해 보존유지 용량(44)의 일단인 전극(44a)과 동일 도전층으로 이루어지는 배선(16a)과, 당해 보존유지 용량(44)의 타단인 전극(44g)과 동일 도전층으로 이루어지는 배선(16g)을 적층한 구조로 되어 있다. 이 때문에, 보존유지 용량(44)을 구성하는 도전층과는 상이한 단일층에 의해, 급전선(16)을 형성한 경우와 비교하여, 단면에서 보았을 때에, 비스듬한 방향을 향하는 용량 커플링이 저감되기 때문에, 실드 기능을 보다 향상시킬 수 있다.
추가로, 본 실시 형태에서는, 배선(16g, 16a)을 콘택트홀(16e, 16f)을 통하여 급전선(16)에 접속되어 있다. 이 콘택트홀(16a, 16f)은, 제1 층간 절연막 L1 및 제2 층간 절연막 L2에 있어서의 일종의 전하의 방어벽이 되기 때문에, 실드 기능을 더욱 향상시킬 수 있다.
본 실시 형태에서는, 도 6에 나타나는 바와 같이, 보존유지 용량(44)의 좌우 양측뿐만 아니라, 보존유지 용량(44)의 상측에는 급전선(61)과 배선(61g)과의 적층체가, 하측에는 급전선(62)과 배선(62g)과의 적층체가, 각각 형성된다.
급전선(61)은 전극(44a)과 동일 도전층으로 구성되며, 배선(61g)은 전극(44g)과 동일 도전층으로 구성됨과 함께, 급전선(61)과 배선(61g)은 콘택트홀(61e)을 통하여 접속되어 있다. 제어선(63)에는, 제어 신호 /Gini가 공급되기 때문에, 논리 신호의 L레벨, H레벨에서 전위가 변화하지만, 보존유지 용량(44)은, 급전선(61)과 배선(61g)과의 적층체에 의해 실드되기 때문에, 제어선(63)에 있어서의 전위의 변화의 영향을 받기 어려워진다.
한편, 급전선(62)은 전극(44a)과 동일 도전층으로 구성되며, 배선(62g)은 전극(44g)과 동일 도전층으로 구성됨과 함께, 급전선(62)과 배선(62g)은 콘택트홀(62e)을 통하여 접속되어 있다. 제어선(64)에는, 제어 신호 Gref가 공급되기 때문에, 논리 신호의 L레벨, H레벨에서 전위가 변화하지만, 보존유지 용량(44)은, 급전선(62)과 배선(62g)과의 적층체에 의해 실드되기 때문에, 제어선(64)에 있어서의 전위의 변화의 영향을 받기 어려워진다.
이와 같이, 본 실시 형태에서는, 평면에서 보았을 때에, 보존유지 용량(44)의 네 변이 급전선(16, 61, 62)에 의해 둘러싸여 있기 때문에, 보존유지 용량(44)의 양단 전위가, 주변의 전위의 변동으로부터 유효하게 실드된다. 이 때문에, 표시 품위의 저하를 억제할 수 있는 것이다.
또한, 보존유지 용량(44)에 대해서는, 평면에서 보았을 때에, 세로 방향으로 긴 형상이 되기 때문에, 급전선(61, 62)보다도 급전선(16)에 의한 실드가 중요시된다.
또한, 본 실시 형태에서는, 보존유지 용량(44)의 좌우에 형성되는 정전위선으로서, 전위 Vorst를 급전하는 급전선(16)을 이용했지만, 화소 회로(110)에 정전위를 공급하는 것인 것이 바람직하다는 관점에서 보면, 급전선(16)에 한정되지 않는다. 예를 들면, 급전선(16)을 행방향으로 연재하는 한편으로, 그 대신에, 전원의 고위측의 전위 Vel을 급전하는 급전선(116)을, 보존유지 용량(44)의 좌우에 형성해도 좋다. 또한, 전원의 저위측의 전위 Vct의 공통 전극(118)에 접속되는 급전선을, 보존유지 용량(44)의 좌우에 형성해도 좋다.
실시 형태에 있어서는, 예를 들면 배선(16a)은, 복수의 콘택트홀(16e)을 통하여 배선(16g)에 접속되고, 급전선(16)은, 복수의 콘택트홀(16f)을 통하여 배선(16a)에 접속된 구성으로 했지만, 콘택트홀의 수는, 소정의 디자인 룰에 따라 규정된다. 이 때문에, 디자인 룰에 따라서는, 평면에서 보았을 때에, 1개라도 좋고, 그 개공 부분이 세로 방향으로 긴 직사각형 형상으로 해도 좋다.
배선(16g, 16a)에 대해서는, 콘택트홀(16e, 16f)을 통하여 급전선(16)에 접속하여, 공통의 전위 Vorst로 한 구성으로 했지만, 서로 접속하는 일 없이, 상이한 전위로 해도 좋다. 예를 들면, 도 17에 나타나는 바와 같이, 배선(16g)에 대해서는, 배선(61g)으로부터 분기시킨 배선으로서, 전극(44g)의 초기 전위 Vref를, 콘택트홀(62e)을 통하여 급전해도 좋고, 배선(16a)에 대해서는, 상기 급전선(61)으로부터 분기시킨 배선으로서 전극(44a)의 초기 전위 Vini를 급전해도 좋다.
한편, 본 실시 형태에 의하면, 트랜지스터(121)에 의해 OLED(150)에 공급되는 전류 Ids는, 문턱값 전압의 영향이 상쇄된다. 이 때문에, 본 실시 형태에 의하면, 트랜지스터(121)의 문턱값 전압이 화소 회로(110)마다 불균일해도, 그 불균일이 보상되고, 계조 레벨에 따른 전류가 OLED(150)에 공급되기 때문에, 표시 화면의 일양성을 손상시키는 바와 같은 표시 얼룩짐의 발생이 억제되는 결과, 고품위의 표시가 가능해진다.
이 상쇄에 대해서 도 16을 참조하여 설명한다. 이 도면에 나타나는 바와 같이, 트랜지스터(121)는, OLED(150)에 공급하는 미소 전류를 제어하기 위해, 약반전 영역(weak inversion region; 서브스레숄드 영역(sub-threshold region))에서 동작한다.
도면에 있어서, A는 문턱값 전압 ｜Vth｜가 큰 트랜지스터를, B는 문턱값 전압 ｜Vth｜가 작은 트랜지스터를, 각각 나타내고 있다. 또한, 도 16에 있어서, 게이트·소스 간의 전압 Vgs는, 실선으로 나타나는 특성과 전위 Vel과의 차이이다. 또한, 도 16에 있어서, 세로 스케일의 전류는, 소스로부터 드레인으로 향하는 방향을 정(positive; 위(upward))으로 한 대수(logarithm)로 나타나 있다.
보상 기간에 있어서 게이트 노드(g)는, 전위 Vini로부터 전위(Vel－｜Vth｜)가 된다. 이 때문에, 문턱값 전압 ｜Vth｜가 큰 트랜지스터 A는, 동작점이 S로부터 Aa로 이동하는 한편, 문턱값 전압 ｜Vth｜가 작은 트랜지스터 B는, 동작점이 S로부터 Ba로 이동한다.
다음으로, 2개의 트랜지스터가 속하는 화소 회로(110)로의 데이터 신호의 전위가 동일한 경우, 즉 동일한 계조 레벨이 지정된 경우에, 기입 기간에 있어서는, 동작점 Aa, Ba로부터의 전위 시프트량은, 모두 k2·ΔV이다. 이 때문에, 트랜지스터 A에 대해서는 동작점이 Aa로부터 Ab로 이동하고, 트랜지스터 B에 대해서는 동작점이 Ba로부터 Bb로 이동하지만, 전위 시프트 후의 동작점에 있어서의 전류는, 트랜지스터 A, B 모두, 거의 동일한 Ids로 맞춰지게 된다.
이에 따라, 본 실시 형태에 의하면, 트랜지스터(121)의 문턱값 전압이 화소 회로(110)마다 불균일해도, 그 불균일이 보상되는 것이다.
또한, 본 실시 형태에 의하면, 초기화 기간에서 보상 기간까지에 걸쳐 제어 회로(5)로부터 공급되는 데이터 신호를, 일단, 보존유지 용량(41)에 보존유지시킨 후, 기입 기간에 그 보존유지 전위를 레벨 시프트한 후에 데이터선(14)에 공급한다. 이 때문에, 제어 회로(5)로부터 보면, 데이터 신호를, 기입 기간이 아닌, 초기화 기간에서 보상 기간까지의 비교적 긴 기간에 걸쳐 공급하면 좋기 때문에, 데이터 신호의 공급 동작에 대해서 저속화(低速化)할 수 있다.
＜응용·변형예＞
본 발명은, 전술한 실시 형태나 응용예 등의 실시 형태 등에 한정되는 것이 아니고, 예를 들면 다음에 서술하는 바와 같은 각종의 변형이 가능하다. 또한, 다음에 서술하는 변형의 태양은, 임의로 선택된 1 또는 복수를 적절히 조합할 수도 있다.
＜보존유지 용량의 전극＞
실시 형태에서는, 보존유지 용량(44)의 전극(44g)을 제1 도전층으로 구성하고, 전극(44a)을 제2 도전층으로 구성했지만, 예를 들면, 전극(44g)을 제2 도전층으로 구성하고, 전극(44a)을 제3 도전층으로 구성해도 좋다. 또한, 실시 형태에서는, 전극(44g)을 단면에서 보았을 때 전극(44a)의 하부 전극으로 했지만, 전극(44g)을 전극(44a)의 상부 전극으로 해도 좋다.
＜제어 회로＞
실시 형태에 있어서, 데이터 신호를 공급하는 제어 회로(5)에 대해서는 전기 광학 장치(10)와는 별체로 했지만, 제어 회로(5)에 대해서도, 주사선 구동 회로(20)나 디멀티플렉서(30), 레벨 시프트 회로(40)와 함께, 반도체 실리콘 기판에 집적화해도 좋다.
＜기판＞
실시 형태에 있어서는, 전기 광학 장치(10)를 반도체 실리콘 기판에 집적한 구성으로 했지만, 다른 반도체 기판에 집적한 구성으로 해도 좋다. 예를 들면, SOI 기판이라도 좋다. 또한, 폴리실리콘 프로세스를 적용하여 유리 기판 등에 형성해도 좋다.
＜제어 신호 Gcmp(i)＞
실시 형태 등에 있어서, i행째에서 보면, 기입 기간에 있어서 제어 신호 Gcmp(i)을 H레벨로 했지만, L레벨로 해도 좋다. 즉, 트랜지스터(123)를 온시키는 것에 의한 문턱값 보상과 노드 게이트(g)로의 기입을 병행하여 실행하는 구성으로 해도 좋다.
＜디멀티플렉서＞
실시 형태 등에서는, 데이터선(14)을 3열마다 그룹화함과 함께, 각 그룹에 있어서 데이터선(14)을 차례로 선택하여, 데이터 신호를 공급하는 구성으로 했지만, 그룹을 구성하는 데이터선 수에 대해서는 「2」라도 좋고, 「4」 이상이라도 좋다.
또한, 그룹화하지 않고, 즉 디멀티플렉서(30)를 이용하지 않고 각 열의 데이터선(14)에 데이터 신호를 일제히 선 순차로 공급하는 구성이라도 좋다.
＜트랜지스터의 채널형＞
전술한 실시 형태 등에서는, 화소 회로(110)에 있어서의 트랜지스터(121∼125)를 P채널형으로 통일했지만, N채널형으로 통일해도 좋다. 또한, P채널형 및 N채널형을 적절히 조합해도 좋다.
＜그 외＞
실시 형태 등에서는, 전기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode) 등, 전류에 따른 휘도로 발광하는 것이면 좋다.
＜전자 기기＞
다음으로, 실시 형태 등이나 응용예에 따른 전기 광학 장치(10)를 적용한 전자 기기에 대해서 설명한다. 전기 광학 장치(10)는, 화소가 작은 사이즈이고 고정세한 표시인 용도에 적합하다. 그래서, 전자 기기로서, 헤드 마운트·디스플레이를 예로 들어 설명한다.
도 18은, 헤드 마운트·디스플레이의 외관을 나타내는 도면이며, 도 19는, 그 광학적인 구성을 나타내는 도면이다.
우선, 도 18에 나타나는 바와 같이, 헤드 마운트·디스플레이(300)는, 외관적으로는, 일반적인 안경과 동일하게 템플(temple; 310)이나, 브릿지(bridge; 320), 렌즈(301L, 301R)를 갖는다. 또한, 헤드 마운트·디스플레이(300)는, 도 19에 나타나는 바와 같이, 브릿지(320) 근방이며 렌즈(301L, 301R)의 안측(도면에 있어서 하측)에는, 좌안용의 전기 광학 장치(10L)와 우안용의 전기 광학 장치(10R)가 형성된다.
전기 광학 장치(10L)의 화상 표시면은, 도 19에 있어서 좌측이 되도록 배치되어 있다. 이에 따라 전기 광학 장치(10L)에 의한 표시 화상은, 광학 렌즈(302L)를 통하여 도면에 있어서 9시의 방향으로 출사된다. 하프 미러(half mirror; 303L)는, 전기 광학 장치(10L)에 의한 표시 화상을 6시의 방향으로 반사시키는 한편으로, 12시의 방향으로부터 입사된 빛을 투과시킨다.
전기 광학 장치(10R)의 화상 표시면은, 전기 광학 장치(10L)와는 반대의 우측이 되도록 배치되어 있다. 이에 따라 전기 광학 장치(10R)에 의한 표시 화상은, 광학 렌즈(302R)를 통하여 도면에 있어서 3시의 방향으로 출사된다. 하프 미러(303R)는, 전기 광학 장치(10R)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시의 방향으로부터 입사된 빛을 투과시킨다.
이 구성에 있어서, 헤드 마운트·디스플레이(300)의 장착자는, 전기 광학 장치(10L, 10R)에 의한 표시 화상을, 밖의 모습과 서로 겹쳐진 시스루 상태(see-through state)에서 관찰할 수 있다.
또한, 이 헤드 마운트·디스플레이(300)에 있어서, 시차를 수반하는 양안 화상 중, 좌안용 화상을 전기 광학 장치(10L)에 표시시키고, 우안용 화상을 전기 광학 장치(10R)에 표시시키면, 장착자에 대하여, 표시된 화상이 마치 깊이나 입체감을 갖는 바와 같이 지각시킬 수 있다(3D 표시).
또한, 전기 광학 장치(10)에 대해서는, 헤드 마운트·디스플레이(300) 외에도, 비디오 카메라나 렌즈 교환식의 디지털 카메라 등에 있어서의 전자식 뷰 파인더에도 적용 가능하다.
10 : 전기 광학 장치
12 : 주사선
14 : 데이터선
16 : 급전선
20 : 주사선 구동 회로
30 : 디멀티플렉서
40 : 레벨 시프트 회로
41, 44, 50 : 보존유지 용량
100 : 표시부
110 : 화소 회로
116 : 급전선
118 : 공통 전극
121∼125 : 트랜지스터
140 : 보존유지 용량
150 : OLED
300 : 헤드 마운트 디스플레이

Claims (6)

  1. 복수의 데이터선과,
    상기 복수의 데이터선 중, 제1 데이터선에 대응하여 형성된 제1 화소 회로와,
    상기 복수의 데이터선 중, 제2 데이터선에 대응하여 형성된 제2 화소 회로를 갖는 전기 광학 장치로서,
    상기 제1 화소 회로와 상기 제2 화소 회로는, 표시 화상에서 하나의 픽셀의 일부인 서로 인접한 서브 픽셀에 각각 대응하며,
    상기 제1 화소 회로 및 제2 화소 회로의 각각은,
    발광 소자와,
    게이트·소스 간의 전압에 따른 전류를 상기 발광 소자에 공급하는 구동 트랜지스터를 포함하며,
    상기 전기 광학 장치는,
    일단이 상기 제1 데이터선에 접속되고, 타단이, 상기 제1 화소 회로에 있어서의 발광 소자에 공급해야 할 전류에 따라서 전위 시프트하는 제1 보존유지(holding) 용량과,
    일단이 상기 제2 데이터선에 접속되고, 타단이, 상기 제2 화소 회로에 있어서의 발광 소자에 공급해야 할 전류에 따라서 전위 시프트하는 제2 보존유지 용량과,
    평면에서 보았을 때, 상기 제1 보존유지 용량과 상기 제2 보존유지 용량과의 사이에 형성된 정(定)전위선을 갖는 것을 특징으로 하는 전기 광학 장치.
  2. 제1항에 있어서,
    상기 제1 보존유지 용량의 일단 및 상기 제2 보존유지 용량의 일단은, 제1 도전층 또는 제2 도전층 중 어느 한쪽으로 형성되고,
    상기 제1 보존유지 용량의 타단 및 상기 제2 보존유지 용량의 타단은, 상기 제1 도전층 또는 상기 제2 도전층 중 어느 다른 한쪽으로 형성되고,
    상기 정전위선은, 적어도 상기 제1 도전층의 배선 및 제2 도전층의 배선으로 형성되는 것을 특징으로 하는 전기 광학 장치.
  3. 제2항에 있어서,
    상기 정전위선에 있어서의 상기 제1 도전층의 배선 및 제2 도전층의 배선은, 서로 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 발광 소자는, 2단자형 소자이고,
    상기 발광 소자와 상기 구동 트랜지스터는, 상이한 2개의 전원 전위의 사이에 전기적으로 직렬로 접속되고,
    상기 발광 소자의 2단자 중, 상기 구동 트랜지스터측의 단자는, 당해 구동 트랜지스터에 의해 전류가 공급된 후에, 소정의 리셋 전위로 되고,
    상기 정전위선에는, 상기 리셋 전위가 공급되는 것을 특징으로 하는 전기 광학 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 발광 소자와 상기 구동 트랜지스터는, 상이한 2개의 전원 전위의 사이에 직렬로 접속되고,
    상기 정전위선에는, 상기 2개의 전원 전위 중 한쪽이 공급되는 것을 특징으로 하는 전기 광학 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020130044793A 2012-04-25 2013-04-23 전기 광학 장치 및 전자 기기 KR102039479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-099990 2012-04-25
JP2012099990A JP6015095B2 (ja) 2012-04-25 2012-04-25 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20130120402A KR20130120402A (ko) 2013-11-04
KR102039479B1 true KR102039479B1 (ko) 2019-11-01

Family

ID=49462660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130044793A KR102039479B1 (ko) 2012-04-25 2013-04-23 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (3) US9208708B2 (ko)
JP (1) JP6015095B2 (ko)
KR (1) KR102039479B1 (ko)
CN (3) CN107464523B (ko)
TW (4) TWI578515B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2015087460A1 (ja) * 2013-12-09 2015-06-18 株式会社Ｊｏｌｅｄ 画像表示装置に用いられるゲート駆動用集積回路、画像表示装置、および、有機ｅｌディスプレイ
US9564455B2 (en) * 2014-04-10 2017-02-07 Innolux Corporation Display panel
KR102194825B1 (ko) 2014-06-17 2020-12-24 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6535441B2 (ja) 2014-08-06 2019-06-26 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR102547470B1 (ko) * 2015-07-23 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 모듈, 및 전자 기기
JP6657800B2 (ja) * 2015-10-30 2020-03-04 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR102528296B1 (ko) * 2015-11-18 2023-05-04 삼성디스플레이 주식회사 표시 장치
JP6746937B2 (ja) * 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
CN107644615B (zh) * 2016-07-20 2020-06-30 上海和辉光电有限公司 一种减小电容耦合的电路及amoled显示电路
CN107134257B (zh) * 2017-07-12 2019-09-27 京东方科技集团股份有限公司 一种像素电路的驱动方法
US10440944B2 (en) * 2017-11-20 2019-10-15 Dennis LaRoque Smart micro-mouse trap
CN108062932B (zh) * 2017-12-20 2020-05-26 北京航空航天大学 一种有机薄膜晶体管构造的像素电路
KR102457057B1 (ko) * 2017-12-22 2022-10-20 삼성디스플레이 주식회사 표시 장치
JP6638745B2 (ja) * 2018-01-25 2020-01-29 セイコーエプソン株式会社 電気光学装置、および電子機器
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR102587744B1 (ko) * 2018-09-17 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007256780A (ja) * 2006-03-24 2007-10-04 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2009222779A (ja) 2008-03-13 2009-10-01 Seiko Epson Corp 電気光学装置および電子機器
JP2011039269A (ja) * 2009-08-11 2011-02-24 Seiko Epson Corp 発光装置、電子機器および発光装置の駆動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847340B2 (en) * 2002-08-16 2005-01-25 Windell Corporation Active organic light emitting diode drive circuit
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4462883B2 (ja) * 2003-09-22 2010-05-12 日本電気株式会社 半導体装置および表示装置
JP2004214692A (ja) * 2004-02-16 2004-07-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
JP2006113110A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 電気光学装置及び電子機器
JP2006243176A (ja) * 2005-03-01 2006-09-14 Sony Corp 表示装置、信号線駆動方法
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP5114889B2 (ja) 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
US8847939B2 (en) 2007-03-08 2014-09-30 Sharp Kabushiki Kaisha Method of driving and a driver for a display device including an electric current driving element
US8259043B2 (en) * 2007-06-07 2012-09-04 Honeywell International Inc. Hybrid driver for light-emitting diode displays
KR101435527B1 (ko) * 2007-07-25 2014-08-29 삼성디스플레이 주식회사 표시 장치
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
KR101082283B1 (ko) * 2009-09-02 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5853614B2 (ja) 2011-11-10 2016-02-09 セイコーエプソン株式会社 電気光学装置および電子機器
JP5879944B2 (ja) 2011-11-16 2016-03-08 セイコーエプソン株式会社 電気光学装置、および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007256780A (ja) * 2006-03-24 2007-10-04 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2009222779A (ja) 2008-03-13 2009-10-01 Seiko Epson Corp 電気光学装置および電子機器
JP2011039269A (ja) * 2009-08-11 2011-02-24 Seiko Epson Corp 発光装置、電子機器および発光装置の駆動方法

Also Published As

Publication number Publication date
US9679521B2 (en) 2017-06-13
US20160055804A1 (en) 2016-02-25
CN107452340A (zh) 2017-12-08
CN103377617B (zh) 2017-09-08
TWI605584B (zh) 2017-11-11
TW201717389A (zh) 2017-05-16
TW201344899A (zh) 2013-11-01
CN107464523A (zh) 2017-12-12
CN103377617A (zh) 2013-10-30
CN107452340B (zh) 2019-10-18
JP2013228529A (ja) 2013-11-07
CN107464523B (zh) 2020-03-06
KR20130120402A (ko) 2013-11-04
TWI578515B (zh) 2017-04-11
US20130286054A1 (en) 2013-10-31
TW201843832A (zh) 2018-12-16
TWI639231B (zh) 2018-10-21
US20160260386A1 (en) 2016-09-08
US9208708B2 (en) 2015-12-08
TWI710131B (zh) 2020-11-11
TW201803109A (zh) 2018-01-16
JP6015095B2 (ja) 2016-10-26
US9495914B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
KR102039479B1 (ko) 전기 광학 장치 및 전자 기기
KR102051357B1 (ko) 전기 광학 장치 및 전자 기기
KR101970202B1 (ko) 전기 광학 장치 및 전자 기기
JP6141590B2 (ja) 電気光学装置および電子機器
JP5998458B2 (ja) 画素回路、電気光学装置、および電子機器
JP5879944B2 (ja) 電気光学装置、および電子機器
KR20130112764A (ko) 전기 광학 장치 및 전자 기기
JP2013104890A (ja) 電気光学装置および電子機器
JP5929121B2 (ja) 電気光学装置および電子機器
JP6213644B2 (ja) 電気光学装置および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP6079859B2 (ja) 電気光学装置および電子機器
JP6673406B2 (ja) 電気光学装置および電子機器
JP6376258B2 (ja) 電気光学装置および電子機器
JP7248181B2 (ja) 電気光学装置及び電子機器
JP2023088959A (ja) 電気光学装置及び電子機器
JP2016212445A (ja) 電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant