CN107644615B - 一种减小电容耦合的电路及amoled显示电路 - Google Patents
一种减小电容耦合的电路及amoled显示电路 Download PDFInfo
- Publication number
- CN107644615B CN107644615B CN201610572460.0A CN201610572460A CN107644615B CN 107644615 B CN107644615 B CN 107644615B CN 201610572460 A CN201610572460 A CN 201610572460A CN 107644615 B CN107644615 B CN 107644615B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- mos
- tube
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及显示领域,尤其涉及一种减小电容耦合的电路及AMOLED显示电路。本发明在电容的负极处于悬浮状态时,第一节点的电压会发生变化,通过在第一节点的电压发生变化后的一预设时间后,利用第一控制信号使得第一MOS管导通,使得第一节点的电压能够跟随第一控制信号,以对第一节点的电压变化进行补偿,从而减小电容耦合效应带来的显示质量差等问题。
Description
技术领域
本发明涉及显示领域,尤其涉及一种减小电容耦合的电路及AMOLED显示电路。
背景技术
AMOLED(Active Matrix/Organic Light Emitting Diode,有源矩阵有机发光二极体面板)显示电路,包括多个OLED(Organic Light-Emitting Diode,有机发光二极管)显示器件,以及驱动各个显示器件点亮的驱动电路。
但是驱动电路中通常包括一电容,当该电容处于悬浮状态时,电容的一端的处于悬浮状态时,电容一端的电压会随着与之连接的MOS管的栅极电压变化而变化,从而产生电容耦合(coupling)效应,进而影响OLED显示器件的发光亮度,使得AMOLED显示电路的画素质量受到影响。
发明内容
针对现有技术存在的问题,现提供了一种减小电容耦合的电路及AMOLED显示电路。
具体的技术方案如下:
一种减小电容耦合的电路,所述电路包括:
电容,具有正极和负极,所述电容的正极与一供电电压源连接;
第一MOS管,所述第一MOS管的第一端与所述电容的负极连接,所述第一MOS管的第一端与所述电容的负极形成有第一节点,所述第一MOS管的控制端接入一第一控制信号;
第二MOS管,所述第二MOS管的第一端与所述第一MOS管的第二端连接,所述MOS管的第二端与一初始化电源端连接,所述第二MOS管的控制端接入一第二控制信号;
第三MOS管,所述第三MOS管的第一端与所述初始化电源端连接,所述第三MOS管的控制端接入所述第二控制信号;
显示器件,所述显示器件的一端与所述第三MOS管的第二端连接;以及
所述电容的负极处于悬浮状态时,且所述第一节点的电压发生变化后的一预设时间内,所述第一MOS管导通,所述第二MOS管截止;
其中,所述第二MOS管和所述第三MOS管为同一沟道类型的MOS管。
优选的,所述显示器件为OLED显示器件。
优选的,所述第一MOS管、所述第二MOS管和所述第三MOS管均为PMOS管。
优选的,所述第一节点选择性地接入一数据信号,以使所述电容的负极处于非悬浮状态。
优选的,还包括:
第四MOS管,所述第四MOS管第一端选择性地与所述供电电源端连接,所述第四MOS管的第二端接入一数据信号,所述第四MOS管的控制端接入第三控制信号;
第五MOS管,所述第五MOS管的第一端与所述第四MOS管的第二端连接,所述第五MOS管的控制端与所述第一节点连接;
第六MOS管,所述第六MOS管的第一端与所述第五MOS管的第二端连接,所述第六MOS管的控制端接入所述第三控制信号;
第七MOS管,所述第七MOS管的第一端与所述第六MOS管的第二端连接,所述第七MOS管的第二端与所述第一节点连接;
其中,所述电容的负极处于悬浮状态时,所述第一节点的电压跟随所述第三控制信号;
所述第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管均为同一沟道类型的MOS管。
优选的,第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管均为PMOS管。
优选的,所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管均为PMOS管。
优选的,还包括:
第八MOS管,所述第八MOS管的第一端与所述供电电源端连接,所述第八MOS管的第二端与所述第四MOS管的第二端形成一第二节点,所述第八MOS管的控制端接入一第四控制信号;
第九MOS管,所述第九MOS管的第一端与所述显示器件连接,所述第九MOS管的第二端与所述第五MOS管的第二端连接,所述第九MOS管的控制端接入所述第四控制信号;
其中,所述第八MOS管和所述第九MOS管为沟道类型相同的MOS管,所述供电电源端输出的供电电压依次通过所述第八MOS管、所述第五MOS管和所述第九MOS管驱动所述显示器件点亮。
优选的,所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第八MOS管和所述第九MOS管均为PMOS管。
一种AMOLED显示电路,包括多个像素单元每个所述像素单元均包括至少一个上述的减小电容耦合的电路。
上述技术方案的有益效果是:
上述技术方案中,在电容的负极处于悬浮状态时,第一节点的电压会发生变化,通过在第一节点的电压发生变化后的一预设时间后,利用第一控制信号使得第一MOS管导通,使得第一节点的电压能够跟随第一控制信号,以对第一节点的电压变化进行补偿,从而减小电容耦合效应带来的显示质量差等问题。
附图说明
图1为本发明一种减小电容耦合的电路的实施例的电路连接图;
图2为本发明一种减小电容耦合的电路的T1时间内的实施例的电路连接图;
图3为本发明T1时间内控制信号的示意图;
图4为本发明一种减小电容耦合的电路的T2时间内的实施例的电路连接图;
图5为本发明T2时间内控制信号的示意图;
图6为本发明一种减小电容耦合的电路的T3时间内的实施例的电路连接图;
图7为本发明T3时间内控制信号的示意图;
图8为本发明一种减小电容耦合的电路的T4时间内的实施例的电路连接图;
图9为本发明T4时间内控制信号的示意图;
图10为本发明一种减小电容耦合的电路的T5时间内的实施例的电路连接图;
图11为本发明T5时间内控制信号的示意图;
图12为本发明一种减小电容耦合的电路的T6时间内的实施例的电路连接图;
图13为本发明T6时间内控制信号的示意图。
具体实施方式
需要说明的是,在不冲突的情况下,下述技术方案,技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明:
如图1所示,本实施例提供了一种减小电容耦合的电路,该电路应用于一供电电源端ELVDD为OLED显示器件提供供电电压中,本实施例中涉及的各个MOS管均以PMOS管进行举例,NMOS管的工作原理与本实施例类似,本实施例在此不进行具体说明,不同类型沟道的MOS管属于所述技术领域人员均了解的公知常识,可以通过本实施例的原理直接的得出。
本实施例的电路包括电容C,该电容C具有正极和负极,电容C的正极与供电电源端ELVDD连接,电容C的负极与一第一MOS管Q1的漏极连接,并且第一MOS管的漏极与电容C之间形成第一节点N1,第一MOS管Q1的栅极接入一第一控制信号Snfan,第一MOS管Q1的源极与一第二MOS管Q2的漏极连接,第二MOS管Q2的栅极接入第二控制信号Sn1,第二MOS管Q2的源极连接一初始化电压电源端Vin,初始化电压电源端Vin还与一第三MOS管Q3的漏极连接,第三MOS管Q3的栅极接入第二控制信号Sn1,第三MOS管Q3极与一OLED显示器件的阳极连接,OLED显示器件的阴极连接一参考电压ELVSS,该参考电压ELVSS可以是接地电压。
一第四MOS管Q4极接入一数据信号data,第四MOS管Q4的栅极接入第三控制信号Sn,第四MOS管Q4的漏极连接一第八MOS管Q8的源极,并且第四MOS管Q4的漏极与第八MOS管Q8的源极之间形成第二节点N2,第八MOS管Q8的漏极与供电电压源端ELVDD连接。一第五MOS管Q5的源极与第二节点N2连接,此外,第三控制信号Sn还能够驱动第六MOS管Q6和第七MOS管Q7的导通与截止,第七MOS管Q7的漏极与第一节点N1连接,第七MOS管Q7的源极与第六MOS管Q6的漏极连接,第六MOS管Q6的源极与第五MOS管Q5的漏极连接,第六MOS管Q6和第七MOS管的栅极均接入第三控制信号Sn。
一第四控制信号En接入第八MOS管Q8的栅极,控制第八MOS管的导通与截止,此外第四控制信号En还能够控制一第九MOS管Q9的导通与截止,其中第九MOS管Q9的栅极接入第四控制信号En,第九MOS管Q9的源极与第五MOS管Q5的漏极连接,第九MOS管的漏极与OLED显示器件连接。
本实施例中上述的9个MOS管(第一~第九MOS管)可以均为PMOS管,MOS管的控制端即可以为PMOS管的栅极。
图2为在T1时间内9个MOS管的导通与截止的情况,电路示意图如图2所示,并且4个控制信号(第一~第四控制信号)在T1时间内的波形示意图如图3所示。
图3中,第一控制信号Snfan为低电平,第二控制信号Sn1为低电平,第三控制信号Sn为高电平,第四控制信号En为高电平,如图2所示,根据PMOS管的导通截止原理,上述控制信号可以使得第一MOS管Q1导通,第二MOS管Q2导通,第三MOS管Q3导通,第四MOS管Q4截止,第五MOS管Q5截止,第六MOS管Q6截止,第七MOS管Q7截止,第八MOS管Q8截止,第九MOS管Q9截止。
图3中,电容C的正极接入供电电压源ELVDD输出的供电电压,由于第一MOS管Q1和第二MOS管Q2导通,初始电压电源端Vin的初始化电压可以依次通过第二MOS管Q2和第一MOS管Q1写入第一节点N1,此外由于第三MOS管Q3在第二控制信号Sn1的控制下导通,所以初始化电压可以写入OLED显示器件的阳极,此时OLED显示器件不点亮。
图4为在T2时间内9个MOS管的导通与截止的情况,电路示意图如图4所示,并且4个控制信号(第一~第四控制信号)在T2时间内的波形示意图如图5所示。
图5中,第一控制信号Snfan为低电平,第二控制信号Sn1为高电平,第三控制信号Sn为低电平,第四控制信号En为高电平,如图4所示,根据PMOS管的导通截止原理,上述控制信号可以使得第一MOS管Q1导通,第二MOS管Q2截止,第三MOS管Q3截止,第四MOS管Q4导通,第五MOS管Q5导通,第六MOS管Q6导通,第七MOS管Q7导通,第八MOS管Q8截止,第九MOS管Q9截止。
图4中,数据信号data沿着黑色箭头的方向写入第一节点N1,需要说明的是,此时电容C处于非悬浮状态,第五MOS管的利用的可以是第一节点N1的电压导通。
图6为在T3时间内9个MOS管的导通与截止的情况,电路示意图如图6所示,并且4个控制信号(第一~第四控制信号)在T3时间内的波形示意图如图7所示。
图7中,第一控制信号Snfan为高电平,第二控制信号Sn1为高电平,第三控制信号Sn为低电平,第四控制信号En为高电平,如图7所示,根据PMOS管的导通截止原理,上述控制信号可以使得第一MOS管Q1截止,第二MOS管Q2截止,第三MOS管Q3截止,第四MOS管Q4导通,第五MOS管Q5导通,第六MOS管Q6导通,第七MOS管Q7导通,第八MOS管Q8截止,第九MOS管Q9截止。
图6中,数据信号data沿着黑色箭头的方向写入第一节点N1,需要说明的是,此时电容C处于非悬浮状态,所述第一节点N1的电压不会第一控制信号Snfan的变化而变化。
图8为在T4时间内9个MOS管的导通与截止的情况,电路示意图如图8所示,并且4个控制信号(第一~第四控制信号)在T4时间内的波形示意图如图9所示。
图9中,第一控制信号Snfan为高电平,第二控制信号Sn1为高电平,第三控制信号Sn为高电平,第四控制信号En为高电平,如图9所示,根据PMOS管的导通截止原理,上述控制信号可以使得第一MOS管Q1截止,第二MOS管Q2截止,第三MOS管Q3截止,第四MOS管Q4截止,第五MOS管Q5截止,第六MOS管Q6截止,第七MOS管Q7截止,第八MOS管Q8截止,第九MOS管Q9截止。
图8中,电容C的负极处于悬浮状态,此时第一节点N1的电压会跟随第三控制信号Sn的变化而变化,T3时间至T4时间第三控制信号Sn由低电平变化为高电平,故第一节点N1的电压也会变高,从而出现电容耦合效应。
图10为在T5时间内9个MOS管的导通与截止的情况,电路示意图如图10所示,并且4个控制信号(第一~第四控制信号)在T5时间内的波形示意图如图11所示。
图11中,第一控制信号Snfan为低电平,第二控制信号Sn1为高电平,第三控制信号Sn为高电平,第四控制信号En为高电平,如图11所示,根据PMOS管的导通截止原理,上述控制信号可以使得第一MOS管Q1导通,第二MOS管Q2截止,第三MOS管Q3截止,第四MOS管Q4截止,第五MOS管Q5截止,第六MOS管Q6截止,第七MOS管Q7截止,第八MOS管Q8截止,第九MOS管Q9截止。
图10中,在T5时间内,第一控制信号Snfan变为低电平,此时第一节点N1处于悬浮状态,第一节点N1的电压会跟随第一控制信号Snfan的变化而变化,由于在T4时间至T5时间,第一控制信号Snfan是由高电平变为低电平的,所以在在T4时间内出现的第一节点N1的电压出现升高的情况在T5时间内进行了电压补偿,从而减小电容耦合效应带来的第一节点N1的电压变化。
图12为在T6时间内9个MOS管的导通与截止的情况,电路示意图如图12所示,并且4个控制信号(第一~第四控制信号)在T6时间内的波形示意图如图13所示。
图13中,第一控制信号Snfan为低电平,第二控制信号Sn1为高电平,第三控制信号Sn为高电平,第四控制信号En为电电平,如图13所示,根据PMOS管的导通截止原理,上述控制信号可以使得第一MOS管Q1导通,第二MOS管Q2截止,第三MOS管Q3截止,第四MOS管Q4截止,第五MOS管Q5导通,第六MOS管Q6截止,第七MOS管Q7截止,第八MOS管Q8导通,第九MOS管Q9导通。
图12中,电流通过第八MOS管Q8、第五MOS管Q5和第九MOS管Q9驱动OLED器件点亮,由于驱动OLED点亮的电流是由第一节点N1和第二节点N2的电压决定的,所以在T5时间内对第一节点N1的电压进行电压补偿能够保证在T6时间内流经OLED器件的电流保持在正常范围内,从而保证了OLED显示器件的正常点亮。
本实施例提供了一种AMOLED显示电路,该显示电路包括像素单元,每个像素单元可以包括一个或者多个上述的减小电容耦合的电路,通过上述技术方案中提高的减小电容耦合的方法,即由不同的控制信号控制第一MOS管Q1和第二MOS管Q2的导通与截止,在电容C的一端处于悬浮状态下,电容C的一端的电压出现变化后,利用第一控制信号Snfan控制第一MOS管对电容C的该端的电压进行电压补偿,从而减小电容C的一端的电压的变化,提高AMOLED显示电路的画素质量。
综上,上述技术方案中,在电容的负极处于悬浮状态时,第一节点的电压会发生变化,通过在第一节点的电压发生变化后的一预设时间后,利用第一控制信号使得第一MOS管导通,使得第一节点的电压能够跟随第一控制信号,以对第一节点的电压变化进行补偿,从而减小电容耦合效应带来的显示质量差等问题。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种减小电容耦合的电路,其特征在于,所述电路包括:
电容,具有正极和负极,所述电容的正极与一供电电压源连接;
第一MOS管,所述第一MOS管的第一端与所述电容的负极连接,所述第一MOS管的第一端与所述电容的负极形成有第一节点,所述第一MOS管的控制端接入一第一控制信号;
第二MOS管,所述第二MOS管的第一端与所述第一MOS管的第二端连接,所述MOS管的第二端与一初始化电源端连接,所述第二MOS管的控制端接入一第二控制信号;
第三MOS管,所述第三MOS管的第一端与所述初始化电源端连接,所述第三MOS管的控制端接入所述第二控制信号;
第四MOS管,所述第四MOS管第一端选择性地与所述供电电源端连接,所述第四MOS管的第二端接入一数据信号,所述第四MOS管的控制端接入第三控制信号;
第五MOS管,所述第五MOS管的第一端与所述第四MOS管的第二端连接,所述第五MOS管的控制端与所述第一节点连接;
第六MOS管,所述第六MOS管的第一端与所述第五MOS管的第二端连接,所述第六MOS管的控制端接入所述第三控制信号;
第七MOS管,所述第七MOS管的第一端与所述第六MOS管的第二端连接,所述第七MOS管的第二端与所述第一节点连接;
于一预定的T2时刻及连续的一T3时刻使所述第四MOS管、所述第五MOS管、所述第六MOS管及所述第七MOS管导通,使一数据信号接入所述电容负极,以使所述电容的负极处于非悬浮状态;于一预定的T4时刻使所述第四MOS管、所述第五MOS管、所述第六MOS管及所述第七MOS管截止,使所述电容的负极处于悬浮状态,所述第一节点的电压跟随所述第三控制信号;
显示器件,所述显示器件的一端与所述第三MOS管的第二端连接;以及
于一预定的T5时刻,使所述第一MOS管导通,所述第二MOS管截止;
其中,所述第二MOS管和所述第三MOS管为同一沟道类型的MOS管。
2.根据权利要求1所述的减小电容耦合的电路,其特征在于,所述显示器件为OLED显示器件。
3.根据权利要求1所述的减小电容耦合的电路,其特征在于,所述第一MOS管、所述第二MOS管和所述第三MOS管均为PMOS管。
4.根据权利要求1所述的减小电容耦合的电路,其特征在于,
所述第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管均为同一沟道类型的MOS管。
5.根据权利要求1所述的减小电容耦合的电路,其特征在于,第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管均为PMOS管。
6.根据权利要求1所述的减小电容耦合的电路,其特征在于,所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管均为PMOS管。
7.根据权利要求5所述的减小电容耦合的电路,其特征在于,还包括:
第八MOS管,所述第八MOS管的第一端与所述供电电源端连接,所述第八MOS管的第二端与所述第四MOS管的第二端形成一第二节点,所述第八MOS管的控制端接入一第四控制信号;
第九MOS管,所述第九MOS管的第一端与所述显示器件连接,所述第九MOS管的第二端与所述第五MOS管的第二端连接,所述第九MOS管的控制端接入所述第四控制信号;
其中,所述第八MOS管和所述第九MOS管为沟道类型相同的MOS管,所述供电电源端输出的供电电压依次通过所述第八MOS管、所述第五MOS管和所述第九MOS管驱动所述显示器件点亮。
8.根据权利要求7所述的减小电容耦合的电路,其特征在于,所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第八MOS管和所述第九MOS管均为PMOS管。
9.一种AMOLED显示电路,其特征在于,包括多个像素单元,每个所述像素单元均包括至少一个如权利要求1-8任意一个所述的减小电容耦合的电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610572460.0A CN107644615B (zh) | 2016-07-20 | 2016-07-20 | 一种减小电容耦合的电路及amoled显示电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610572460.0A CN107644615B (zh) | 2016-07-20 | 2016-07-20 | 一种减小电容耦合的电路及amoled显示电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107644615A CN107644615A (zh) | 2018-01-30 |
CN107644615B true CN107644615B (zh) | 2020-06-30 |
Family
ID=61108521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610572460.0A Active CN107644615B (zh) | 2016-07-20 | 2016-07-20 | 一种减小电容耦合的电路及amoled显示电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107644615B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108777132A (zh) * | 2018-06-25 | 2018-11-09 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板及显示装置 |
CN109064975B (zh) * | 2018-09-28 | 2020-04-03 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板、显示装置 |
CN109360529A (zh) * | 2018-11-30 | 2019-02-19 | 昆山国显光电有限公司 | 像素电路及显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044213A (zh) * | 2009-10-21 | 2011-05-04 | 京东方科技集团股份有限公司 | 电流驱动像素电路及其驱动方法、有机发光显示器件 |
US8384632B2 (en) * | 2007-03-28 | 2013-02-26 | Himax Technologies Limited | Pixel circuit |
CN104021764A (zh) * | 2014-06-18 | 2014-09-03 | 上海和辉光电有限公司 | 一种发光信号控制电路 |
CN104050918A (zh) * | 2014-06-16 | 2014-09-17 | 上海和辉光电有限公司 | 像素单元驱动电路及显示装置 |
CN104575377A (zh) * | 2014-12-22 | 2015-04-29 | 昆山国显光电有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示器 |
CN104658470A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | Oled像素电路 |
CN105185307A (zh) * | 2015-09-23 | 2015-12-23 | 上海和辉光电有限公司 | 一种像素电路 |
CN105225626A (zh) * | 2015-10-13 | 2016-01-06 | 上海天马有机发光显示技术有限公司 | 有机发光二极管像素驱动电路、其显示面板及显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768490B2 (en) * | 2006-07-28 | 2010-08-03 | Chunghwa Picture Tubes, Ltd. | Common voltage compensation device, liquid crystal display, and driving method thereof |
JP6015095B2 (ja) * | 2012-04-25 | 2016-10-26 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
CN103247262B (zh) * | 2013-04-28 | 2015-09-02 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN103927990B (zh) * | 2014-04-23 | 2016-09-14 | 上海天马有机发光显示技术有限公司 | 有机发光显示器的像素电路及驱动方法、有机发光显示器 |
-
2016
- 2016-07-20 CN CN201610572460.0A patent/CN107644615B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384632B2 (en) * | 2007-03-28 | 2013-02-26 | Himax Technologies Limited | Pixel circuit |
CN102044213A (zh) * | 2009-10-21 | 2011-05-04 | 京东方科技集团股份有限公司 | 电流驱动像素电路及其驱动方法、有机发光显示器件 |
CN104658470A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | Oled像素电路 |
CN104050918A (zh) * | 2014-06-16 | 2014-09-17 | 上海和辉光电有限公司 | 像素单元驱动电路及显示装置 |
CN104021764A (zh) * | 2014-06-18 | 2014-09-03 | 上海和辉光电有限公司 | 一种发光信号控制电路 |
CN104575377A (zh) * | 2014-12-22 | 2015-04-29 | 昆山国显光电有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示器 |
CN105185307A (zh) * | 2015-09-23 | 2015-12-23 | 上海和辉光电有限公司 | 一种像素电路 |
CN105225626A (zh) * | 2015-10-13 | 2016-01-06 | 上海天马有机发光显示技术有限公司 | 有机发光二极管像素驱动电路、其显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107644615A (zh) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11024228B2 (en) | Pixel circuit, driving method therefor and display device | |
EP3208793B1 (en) | Pixel circuit and driving method therefor, and organic light-emitting display | |
WO2020233025A1 (zh) | 像素电路和显示装置 | |
US9583041B2 (en) | Pixel circuit and driving method thereof, display panel, and display device | |
US11257427B2 (en) | Pixel circuit and driving method thereof, display substrate and display apparatus | |
US9792853B2 (en) | Pixel, driving method of pixel, and display device including pixel | |
CN110322842B (zh) | 一种像素驱动电路及显示装置 | |
CN111883043A (zh) | 像素电路及其驱动方法、显示面板 | |
EP2775474A1 (en) | Amoled drive compensation circuit and method and display device thereof | |
CN110610683B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
US10235941B2 (en) | Pixel circuit | |
CN108172171B (zh) | 像素驱动电路及有机发光二极管显示器 | |
CN104637446B (zh) | 像素电路及其驱动方法和一种显示装置 | |
CN104217681A (zh) | 一种像素电路、显示面板及显示装置 | |
CN203311818U (zh) | 发光二极管像素单元电路及显示面板 | |
CN105405395A (zh) | 一种像素结构、其驱动方法及相关显示装置 | |
KR20180008652A (ko) | 화소 회로 및 그 구동 방법, 디스플레이 패널 | |
CN105448234A (zh) | 像素电路及其驱动方法和有源矩阵有机发光显示器 | |
CN107644615B (zh) | 一种减小电容耦合的电路及amoled显示电路 | |
CN105513535A (zh) | 一种像素驱动电路及其驱动方法、阵列基板 | |
CN114038381A (zh) | 像素电路 | |
CN104078007A (zh) | 一种主动发光显示器件像素电路 | |
WO2020199774A1 (zh) | 像素驱动电路及其驱动方法以及显示面板 | |
CN114299847A (zh) | 发光器件驱动电路及显示面板 | |
CN111445836A (zh) | 像素电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |
|
CP01 | Change in the name or title of a patent holder |