CN114038381A - 像素电路 - Google Patents
像素电路 Download PDFInfo
- Publication number
- CN114038381A CN114038381A CN202111433748.7A CN202111433748A CN114038381A CN 114038381 A CN114038381 A CN 114038381A CN 202111433748 A CN202111433748 A CN 202111433748A CN 114038381 A CN114038381 A CN 114038381A
- Authority
- CN
- China
- Prior art keywords
- intermediate node
- module
- driving transistor
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例公开了一种像素电路，通过设置包括至少一个漏电控制单元的漏电控制模块，漏电控制单元的一端连接补偿模块的第二中间节点，另一端连接第一初始化模块的第一中间节点，使得在第二中间节点与第一中间节点的压差满足漏电控制单元的导通条件时，漏电控制单元导通，第一中间节点的电位与第二中间节点的电位逐渐接近，使得第一中间节点的电位也会随着每一帧对应的不同数据信号而发生变化，减小驱动晶体管的栅极与第一中间节点的电位差，使得驱动晶体管的栅极与第一中间节点的电位差，与第二中间节点与驱动晶体管的栅极的电位差的差值减小，使得在发光阶段，初始化模块所流过的漏电流与补偿模块所流过的漏电流大小较为一致。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路。
背景技术
随着显示技术的发展，人们对显示质量的要求也越来越高。
现有技术中，显示面板包括像素电路，像素电路包括驱动晶体管和与驱动晶体管栅极电连接的补偿晶体管和初始化晶体管，对于低温多晶硅工艺制作的显示面板，补偿晶体管和初始化晶体管存在较大漏电。
由于不同灰阶显示时，补偿晶体管和初始化晶体管漏电程度差异较大，使得显示效果较差。
发明内容
本发明提供一种像素电路，以实现减小第一初始化模块和补偿模块的漏电大小差异，保证驱动晶体管的栅极电压可以得到较为良好保持，提高显示质量。
本发明实施例提供了一种像素电路，包括：数据写入模块、驱动晶体管、补偿模块、第一初始化模块、发光模块和漏电控制模块，其中第一初始化模块和补偿模块均与驱动晶体管的栅极电连接；
第一初始化模块用于在初始化阶段将初始化电压传输至驱动晶体管的栅极，第一初始化模块包括至少两个串联的第一子晶体管，相邻的第一子晶体管通过二者之间的第一中间节点电连接；
数据写入模块用于在数据写入阶段向驱动晶体管的栅极写入数据信号；
补偿模块用于在数据写入阶段将包含驱动晶体管阈值电压的信息写入到驱动晶体管的栅极，补偿模块包括至少两个串联的第二子晶体管，相邻的第二子晶体管通过二者之间的第二中间节点电连接；
驱动晶体管用于在发光阶段根据自身栅极的电压产生驱动信号驱动发光模块发光；
漏电控制模块包括至少一个漏电控制单元，漏电控制单元的一端连接一第二中间节点，另一端连接一第一中间节点，漏电控制单元用于根据自身连接的第二中间节点与第一中间节点的压差导通或关断。
可选的，漏电控制单元用于在自身连接的第二中间节点与第一中间节点的压差的绝对值大于或等于设定阈值时导通，以及小于设定阈值时关断。
可选的，漏电控制单元包括二极管，二极管的第一极连接第二中间节点，二极管的第二极连接第一中间节点。
可选的，漏电控制单元包括第一晶体管，第一晶体管的栅极和漏极短接形成二极管，设定阈值等于第一晶体管的阈值电压的绝对值。
可选的，第一晶体管的阈值电压满足数据写入模块写入的数据信号为任一灰阶对应的数据电压时，在数据写入阶段完成后，同一第一晶体管连接的第一中间节点的电压与第二中间节点的压差的绝对值大于或等于第一晶体管的阈值电压的绝对值。
可选的，发光阶段与数据写入阶段之间存在预设时间间隔，预设时间间隔大于0。
可选的，对于任一漏电控制单元，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的绝对值，大于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的绝对值，第二中间节点与驱动晶体管栅极之间的至少一个第二子晶体管的宽长比小于第一中间节点与驱动晶体管栅极之间的至少一个第一子晶体管的宽长比；
或者，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的绝对值，小于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的绝对值，第二中间节点与驱动晶体管栅极之间的至少一个第二子晶体管的宽长比大于第一中间节点与驱动晶体管栅极之间的至少一个第一子晶体管的宽长比；
或者，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值，等于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值，第二中间节点与驱动晶体管栅极之间的第二子晶体管的宽长比等于第一中间节点与驱动晶体管栅极之间的第一子晶体管的宽长比。
可选的，漏电控制模块包括一个漏电控制单元，漏电控制单元的一端连接最靠近驱动晶体管栅极的第二中间节点，漏电控制单元的另一端连接最靠近驱动晶体管栅极的第一中间节点。
可选的，补偿模块包括在补偿模块的第一端和第二端之间依次串联的n个第二子晶体管，其中，补偿模块的第一端与驱动晶体管的栅极电连接，第一初始化模块包括在初始化模块的第一端与第二端之间依次串联的n个第一子晶体管，漏电控制模块包括(n-1)个漏电控制单元，其中第i个漏电控制单元连接第i个第二子晶体管与第(i+1)个晶体管之间的第二中间节点和第i个第一子晶体管与第(i+1)个第一子晶体管的第一中间节点，其中1≤i≤n-1，n≥2；
可选的，n＝2。
可选的，像素电路还包括第一发光控制模块和第二发光控制模块，第一发光控制模块连接的控制端接入发光控制信号，发光控制模块的第一端与第一电源电压输入端电连接，第一发光控制模块的第二端与驱动晶体管的第一极电连接；
驱动晶体管的第二极与第二发光控制模块的第一端电连接，第二发光控制模块的控制端接入发光控制信号，第二发光控制模块的第二端与发光模块的第一端电连接，发光模块的第二端与第二电源电压输入端电连接；
可选的，第一初始化模块的控制端接入第一扫描信号，第一初始化模块的第一端接入初始化电压，第一初始化模块的第二端与驱动晶体管的第一极电连接；
可选的，数据写入模块的控制端接入第二扫描信号，数据写入模块的第一端接入数据信号，数据写入模块的第二端与驱动晶体管的第一极电连接；补偿模块的控制端接入第二扫描信号，补偿模块的第一端与驱动晶体管的第二极电连接，补偿模块的第二端与驱动晶体管的栅极电连接；
可选的，像素电路还包括第二初始化模块，第二初始化模块的控制端接入第一扫描信号或第二扫描信号，第二初始化模块的第一端接入初始化电压，第二初始化模块的第二端与发光模块的第一端电连接。
本发明实施例的像素电路，通过设置包括至少一个漏电控制单元的漏电控制模块，漏电控制单元的一端连接补偿模块的第二中间节点，漏电控制单元的另一端连接第一初始化模块的第一中间节点，漏电控制单元根据自身连接的第二中间节点与第一中间节点的压差导通或关断，使得在第二中间节点与第一中间节点的压差满足漏电控制单元的导通条件时，漏电控制单元可以导通，使得第一中间节点的电位与第二中间节点的电位逐渐接近，使得第一中间节点的电位也会随着每一帧对应的不同数据信号而发生变化，进而减小驱动晶体管的栅极与第一中间节点的电位差，使得驱动晶体管的栅极与第一中间节点的电位差，与第二中间节点与驱动晶体管的栅极的电位差的差值减小，进而使得在发光阶段，初始化模块所流过的漏电流与补偿模块所流过的漏电流大小可以较为一致，进而有利于驱动晶体管栅极电位的保持。
附图说明
图1本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的另一种像素电路的结构示意图；
图3是本发明实施例提供的一种像素电路的驱动时序图；
图4是本发明实施例提供的另一种像素电路的结构示意图；
图5是本发明实施例提供的另一种像素电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有技术中，像素电路包括驱动晶体管和与驱动晶体管栅极电连接的补偿晶体管和初始化晶体管，对于低温多晶硅工艺制作的显示面板，补偿晶体管和初始化晶体管存在较大漏电。由于不同灰阶显示时，补偿晶体管和初始化晶体管漏电程度差异较大，使得显示效果较差。一帧内像素电路的工作过程通常包括初始化阶段、数据写入阶段和发光阶段。其中，在初始化阶段，初始化电压经初始化晶体管写入到驱动晶体管的栅极；在数据写入阶段，数据电压会经过补偿晶体管写入到驱动晶体管的栅极。而为了降低补偿晶体管和初始化晶体管的漏电，通常会将补偿晶体管和初始化晶体管设置为双栅晶体管，则在初始化阶段后，初始化晶体管的双栅节点电位约等于初始化电压，在数据写入阶段后，初始化晶体管的双栅节点电位基本保持不变，补偿晶体管的双栅节点的电位约等于数据电压与驱动晶体管的阈值电压的和，驱动晶体管的栅极电位也约等于数据电压与驱动晶体管的阈值电压的和，但是由于补偿晶体管的双栅节点与驱动晶体管的栅极之间包括补偿晶体管的一个子晶体管，因此驱动晶体管的栅极电位与补偿晶体管的双栅节点电位仍然会相差一个该子晶体管的上的电压降与双栅节点被耦合产生的电位变化量之和(该耦合产生的变化量源自于控制补偿晶体管的控制信号由有效电位信号跳变为无效电位信号对双栅节点的耦合)，并且对于任一灰阶，驱动晶体管的栅极电位与补偿晶体管的双栅节点的电位的压差保持不变。而不同灰阶下，数据写入阶段后驱动晶体管的栅极电位不同，则数据写入阶段后驱动晶体管的栅极电位与初始化晶体管的双栅节点的电位的差值也会不同，造成驱动晶体管的栅极电位与初始化晶体管的双栅节点的电位之差，和驱动晶体管的栅极电位与补偿晶体管的双栅节点的电位之差的差异较大，造成补偿晶体管和初始化晶体管的漏电流大小不同，而补偿晶体管和初始化晶体管的漏电流方向相反，使得在数据写入阶段后，发光阶段驱动晶体管的栅极电位不能得到良好保持，使得显示面板出现闪烁的现象，尤其在低频显示时，闪烁现象更为严重。
基于上述原因，本发明实施例提供一种像素电路，图1本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括数据写入模块110、驱动晶体管DT、补偿模块120、第一初始化模块130、发光模块140和漏电控制模块150，其中第一初始化模块130和补偿模块120均与驱动晶体管DT的栅极电连接；第一初始化模块130用于在初始化阶段将初始化电压Vref传输至驱动晶体管DT的栅极，第一初始化模块130包括至少两个串联的第一子晶体管T01，相邻的第一子晶体管T01通过二者之间的第一中间节点N1电连接；数据写入模块110用于在数据写入阶段向驱动晶体管DT的栅极写入数据信号Vdata；补偿模块120用于在数据写入阶段将包含驱动晶体管DT阈值电压的信息写入到驱动晶体管DT的栅极，补偿模块120包括至少两个串联的第二子晶体管T02，相邻的第二子晶体管T02通过二者之间的第二中间节点N2电连接；驱动晶体管DT用于在发光阶段根据自身栅极的电压产生驱动信号驱动发光模块140发光；漏电控制模块150包括至少一个漏电控制单元151，漏电控制单元151的一端连接一第二中间节点N2，另一端连接一第一中间节点N1，漏电控制单元151用于根据自身连接的第二中间节点N2与第一中间节点N1的压差导通或关断。
具体的，本实施例中，第一初始化模块130可以包括n栅晶体管，其中n≥2。其中，第一初始化模块130的栅极数量由第一初始化模块130所包括串联的第一子晶体管T01的数量决定，当第一初始化模块130所包括的串联的第一子晶体管T01的数量为i时，则第一初始化模块130包括i栅晶体管，其中i≥2。补偿模块120也可以包括n栅晶体管，其中n≥2。其中，补偿模块120的栅极数量由补偿模块120所包括串联的第一子晶体管T01的数量决定，当补偿模块120所包括的串联的第一子晶体管T01的数量为i时，则补偿模块120包括i栅晶体管，其中i≥2。因第一初始化模块130和补偿模块120均与驱动晶体管DT的栅极电连接，因此设置第一初始化模块130和补偿模块120均包括n栅晶体管，可以使得第一初始化模块130和补偿模块120的漏电流较小，有利于驱动晶体管DT的栅极电位的保持。但是第一初始化模块130和补偿模块120的漏电流方向通常是不一致的，其中，第一初始化模块130的漏电流方向为第一初始化模块130关断时，第一初始化模块130中电流的流通方向，补偿模块120的漏电流方向为补偿模块120关断时，补偿模块130中电流的流通方向。在本发明一可选实施例中，可以以从驱动晶体管DT的栅极向外流出或向驱动晶体管DT的栅极流入来定义漏电流方向，例如驱动晶体管DT为P型晶体管时，第一初始化模块130的漏电方向是从驱动晶体管DT的栅极通过第一初始化模块130向外流出，补偿模块120的漏电方向是从通过补偿模块120向驱动晶体管DT的栅极流入，使得第一初始化模块130和补偿模块120的漏电流差异较大时，驱动晶体管DT的栅极电位仍无法良好保持。
一帧内像素电路的工作过程通常包括初始化阶段、数据写入阶段和发光阶段。在初始化阶段，初始化电压Vref经第一初始化模块130写入到驱动晶体管DT的栅极；在数据写入阶段，数据电压会经过补偿模块120写入到驱动晶体管DT的栅极。在初始化阶段后，第一中间节点N1电位约等于初始化电压Vref，在数据写入阶段后，第一中间节点N1电位基本保持不变，补偿模块120的第二中间节点N2的电位约等于数据电压与驱动晶体管DT的阈值电压的和，驱动晶体管DT的栅极电位也约等于数据电压与驱动晶体管DT的阈值电压的和，但是由于补偿模块120的第二中间节点N2与驱动晶体管DT的栅极之间包括补偿模块120的至少一个子晶体管，并且，在数据写入阶段完成后，控制数据写入模块110和补偿模块120的控制信号(图1中第二扫描信号Scan2)会从有效电位信号(使数据写入模块110和补偿模块120导通的控制信号)跳变为无效电位信号(使数据写入模块110和补偿模块120关断的控制信号)，使得第二中间节点N2的电位被耦合产生变化，例如有效电位信号为低电位信号，无效电位信号为高电位信号时，第二中间节点N2的电位被耦合上升，因此驱动晶体管DT的栅极电位与补偿模块120的双栅节点电位仍然会相差二者之间的子晶体管的上的电压降与第二中间节点N2被耦合产生的电位变化量之和(需要说明的是，数据写入阶段完成后，由于控制数据写入模块110和补偿模块120的控制信号的跳变，驱动晶体管的栅极电位也会被耦合发生变化，但是由于像素电路还包括存储模块150，使得驱动晶体管栅极电位因耦合而发生的变化量很小，可以忽略不计)。在发光阶段，驱动晶体管DT根据其栅极电压驱动发光模块140发光。以驱动晶体管DT为P型晶体管为例，数据信号Vdata对应的数据电压大于初始化电压Vref，在数据写入阶段完成后，第二中间节点N2的电位高于驱动晶体管DT的栅极的电位，驱动晶体管DT的栅极的电位高于第一中间节点N1的电位。并且，不同帧对应的数据信号Vdata不同时，在数据写入阶段完成后，第二中间节点N2的电位与驱动晶体管DT的栅极的电位的差值均固定(等于第二中间节点N2与驱动晶体管DT栅极之间的第二子晶体管T02上的压降与第二中间节点N2被耦合产生的电位变化量之和)。而在数据写入阶段完成后，第一中间节点N1的电位约等于初始化电压Vref，不同帧对应的数据信号Vdata不同时，驱动晶体管DT的栅极电位与第一中间节点N1的差值大小不固定。因此，驱动晶体管DT的栅极电位与第一中间节点N1的电位差值，和第二中间节点N2与驱动晶体管DT的栅极电位的差值会存在较大差异。
本实施例中，像素电路还包括漏电控制模块150，漏电控制模块150包括至少一个漏电控制单元151，漏电控制单元151的一端连接一第二中间节点N2，另一端连接一第一中间节点N1，漏电控制单元151根据自身连接的第二中间节点N2与第一中间节点N1的压差导通或关断。通过设置漏电控制单元151，使得在第二中间节点N2与第一中间节点N1的压差满足漏电控制单元151的导通条件时，漏电控制单元151可以导通，进而使得第一中间节点N1的电位与第二中间节点N2的电位逐渐接近，使得第一中间节点N1的电位也会随着每一帧对应的不同数据信号Vdata而发生变化，进而减小驱动晶体管DT的栅极与第一中间节点N1的电位差，使得驱动晶体管DT的栅极与第一中间节点N1的电位差，与第二中间节点N2与驱动晶体管DT的栅极的电位差的差值减小，进而使得在发光阶段，初始化模块所流过的漏电流与补偿模块120所流过的漏电流大小可以较为一致，进而有利于驱动晶体管DT栅极电位的保持。随着漏电控制单元151导通时间的延长，第二中间节点N2与第一中间节点N1的电位差逐渐减小，当满足漏电控制单元151的关断条件时，漏电控制单元151关断，此时第二中间节点N2与第一中间节点N1的电位差固定。而因数据写入阶段后，第二中间节点N2与驱动晶体管DT的栅极的电位差固定，漏电控制模块150关断后，第二中间节点N2与第一中间节点N1的电位差也固定，因此驱动晶体管DT的栅极与第一中间节点N1的电位差也固定，则可通过调节第二中间节点N2与驱动晶体管DT之间的第二子晶体管T02的宽长比，以及第一中间节点N1与驱动晶体管DT栅极的第一子晶体管T01的宽长比，实现第二中间节点N2与驱动晶体管DT栅极之间漏电流与第一中间节点N1与驱动晶体管DT栅极之间的漏电流相同，进而进一步保证栅极电位可以得到稳定保持。
驱动晶体管DT为N型晶体管时，补偿模块120的漏电方向为通过从驱动晶体管DT的栅极通过补偿模块120向外漏电，第一初始化模块130的漏电方向为通过第一初始化模块130漏向驱动晶体管DT的栅极，漏电控制模块150对漏电的控制原理与驱动晶体管DT为P型晶体管时类似，在此不再赘述。
本实施例的像素电路，通过设置包括至少一个漏电控制单元的漏电控制模块，漏电控制单元的一端连接补偿模块的第二中间节点，漏电控制单元的另一端连接第一初始化模块的第一中间节点，漏电控制单元根据自身连接的第二中间节点与第一中间节点的压差导通或关断，使得在第二中间节点与第一中间节点的压差满足漏电控制单元的导通条件时，漏电控制单元可以导通，使得第一中间节点的电位与第二中间节点的电位逐渐接近，使得第一中间节点的电位也会随着每一帧对应的不同数据信号而发生变化，进而减小驱动晶体管的栅极与第一中间节点的电位差，使得驱动晶体管的栅极与第一中间节点的电位差，与第二中间节点与驱动晶体管的栅极的电位差的差值减小，进而使得在发光阶段，初始化模块所流过的漏电流与补偿模块所流过的漏电流大小可以较为一致，进而有利于驱动晶体管栅极电位的保持。
在上述技术方案的基础上，可选的，漏电控制单元用于在自身连接的第二中间节点与第一中间节点的压差的绝对值大于或等于设定阈值时导通，以及小于设定阈值时关断。
其中，设定阈值大于0。具体的，当驱动晶体管为P型晶体管时，数据信号对应的数据电压高于初始化电压，因此数据写入阶段完成后，第二中间节点的电压高于第一中间节点的电压。因此驱动晶体管为P型晶体管时，漏电控制单元在自身连接的第二中间节点与第一中间节点的压差的绝对值等于漏电控制单元在自身连接的第二中间节点与第一中间节点的压差，即驱动晶体管为P型晶体管时，漏电控制单元在自身连接的第二中间节点与第一中间节点的压差大于或等于设定阈值时导通，以及小于设定阈值时关断。当驱动晶体管为N型晶体管时，数据信号对应的数据电压低于初始化电压，因此数据写入阶段后，第二中间节点的电压低于第一中间节点的电压，因此驱动晶体管为N型晶体管时，漏电控制单元在第二中间节点的电压与第一中间节点的压差的绝对值等于漏电控制单元在自身连接的第二中间节点与第一中间节点的压差的相反数，则驱动晶体管为N型晶体管时，漏电控制单元在自身连接的第二中间节点与第一中间节点的压差的相反数大于或等于设定阈值时导通，以及小于设定阈值时关断。
可选的，漏电控制单元包括二极管，二极管的第一极连接第二中间节点，二极管的第二极连接第一中间节点。
具体的，如上所述的，当驱动晶体管为P型晶体管时，数据写入阶段后第二中间节点的电压高于第一中间节点的电压，漏电控制单元所包括的二极管的第一极为二极管的正极，二极管的第二极为二极管的负极。当驱动晶体管为N型晶体管时，数据写入阶段后第二中间节点的电压低于第一中间节点的电压，漏电控制单元所包括的二极管的第一极为二极管的负极，二极管的第二极为二极管的正极。
图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，可选的，漏电控制单元151包括第一晶体管T1，第一晶体管T1的栅极和漏极短接形成二极管，设定阈值等于第一晶体管T1的阈值电压的绝对值。
其中，第一晶体管T1的漏极连接第一中间节点N1，第一晶体管T1的源极连接第二中间节点N2，第一晶体管T1的漏极与第一晶体管T1的栅极短接。第一晶体管T1可以是P型晶体管，也可以是N型晶体管。第一晶体管T1为P型晶体管时，阈值电压为负值，设定阈值等于第一晶体管T1的阈值电压的绝对值，也即设定阈值等于第一晶体管T1的阈值电压的相反数。第一晶体管T1为N型晶体管时，阈值电压为正值，设定阈值等于第一晶体管T1的阈值电压的绝对值，也即设定阈值等于第一晶体管T1的阈值电压。
具体的，因像素电路中数据写入模块110、补偿模块120和第一初始化模块130均可包括晶体管，因此设置漏电控制单元151包括第一晶体管T1，并通过第一晶体管T1的栅极和漏极短接的形式形成二极管，可以使得漏电控制单元151和像素电路中的数据写入模块110、补偿模块120和第一初始化模块130可以在相同工序中制作完成，进而有利于简化像素电路的制备工艺。
结合图1和图2，可选的，像素电路还包括第一发光控制模块160和第二发光控制模块170，第一发光控制模块160连接的控制端接入发光控制信号EM，发光控制模块的第一端与第一电源电压输入端VDD电连接，第一发光控制模块160的第二端与驱动晶体管DT的第一极电连接；
驱动晶体管DT的第二极与第二发光控制模块170的第一端电连接，第二发光控制模块170的控制端接入发光控制信号EM，第二发光控制模块170的第二端与发光模块140的第一端电连接，发光模块140的第二端与第二电源电压输入端VSS电连接。
可选的，第一发光控制模块160包括第一发光控制晶体管T4，第二发光控制模块170包括第二发光控制晶体管T5。发光模块140包括发光器件D1，发光器件可以是有机发光器件，也可以是无机发光器件，本实施例在此不做具体限定。
可选的，第一初始化模块130的控制端接入第一扫描信号Scan1，第一初始化模块130的第一端接入初始化电压Vref，第一初始化模块130的第二端与驱动晶体管DT的第一极电连接。可选的，第一初始化模块130包括第一初始化晶体管T10。
可选的，数据写入模块110的控制端接入第二扫描信号Scan2，数据写入模块110的第一端接入数据信号Vdata，数据写入模块110的第二端与驱动晶体管DT的第一极电连接；补偿模块120的控制端接入第二扫描信号Scan2，补偿模块120的第一端与驱动晶体管DT的第二极电连接，补偿模块120的第二端与驱动晶体管DT的栅极电连接。
可选的，数据写入模块110包括数据写入晶体管T3，补偿模块120包括补偿晶体管T20。
其中，像素电路包括的各晶体管可以是P型晶体管，也可以是N型晶体管。图3是本发明实施例提供的一种像素电路的驱动时序图，图3所示驱动时序可用于驱动图2所示像素电路。参考图2和图3，以像素电路所包括的各晶体管均为P型晶体管为例，像素电路的工作过程包括初始化阶段t1、数据写入阶段t2和发光阶段t3。
在初始化阶段t1，第一扫描信号Scan1为低电平，第一初始化晶体管T10导通，将初始化电压Vref传输至驱动晶体管DT的栅极。
在数据写入阶段t2，第二扫描信号Scan2为低电平，数据写入晶体管T3和补偿晶体管T20导通，将数据信号Vdata通过数据写入晶体管T3、驱动晶体管DT和补偿晶体管T20传输至驱动晶体管DT的栅极，并且，在数据写入阶段，实现对驱动晶体管DT的阈值电压的补偿。
在发光阶段t3，发光控制信号EM为低电平，第一发光控制晶体管T4和第二发光控制晶体管T5导通，驱动晶体管DT驱动发光器件D1发光。
继续参考图1和图2，像素电路还包括存储模块180，存储模块181包括存储电容Cst。
继续参考图2，可选的，像素电路还包括第二初始化模块190，第二初始化模块190的控制端接入第一扫描信号Scan1或第二扫描信号Scan2(图2中示意性示出了第二初始化模块190的控制端接入第一扫描信号Scan1的情况)，第二初始化模块190的第一端接入初始化电压Vref，第二初始化模块190的第二端与发光模块140的第一端电连接。
可选的，第二初始化模块190包括第二初始化晶体管T6，第二初始化晶体管T6的栅极接入第一扫描信号Scan1时，第二初始化晶体管T6在初始化阶段导通，将初始化电压Vref传输至发光模块140的第一端；第二初始化晶体管T6的栅极接入第二扫描信号Scan2时，第二初始化晶体管T6在数据写入阶段导通，将初始化电压Vref传输至发光模块140的第一端。
在上述技术方案的基础上，可选的，第一晶体管的阈值电压满足数据写入模块写入的数据信号为任一灰阶对应的数据电压时，在数据写入阶段完成后，同一第一晶体管连接的第一中间节点的电压与第二中间节点的压差的绝对值大于或等于第一晶体管的阈值电压的绝对值。
具体的，设置第一晶体管的阈值电压满足上述条件，可以使得一帧内向驱动晶体管的栅极写入任一灰阶对应的数据电压时，在数据写入阶段完成后，第一晶体管可以导通，在第一中间节点和第二中间节点之间流过电流，使得第一中间节点与第二中间节点的电位越来越接近，直至第一晶体管连接的第一中间节点的电压与第二中间节点的压差的绝对值小于第一晶体管的阈值电压的绝对值时，第一晶体管关断。因此，通过设置第一晶体管的阈值电压满足上述条件，可以使得不管一帧内向驱动晶体管写入的是哪一灰阶对应的数据电压，第一晶体管导通后，第一中间节点与第二中间节点的电压差的绝对值会逐渐减小，即使得第一中间节点的电位也会随着每一帧对应的不同数据电压而发生变化，进而减小驱动晶体管的栅极与第一中间节点的电位差，使得驱动晶体管的栅极与第一中间节点的电位差，与第二中间节点与驱动晶体管的栅极的电位差的差值减小，进而使得在发光阶段，初始化模块所流过的漏电流与补偿模块所流过的漏电流大小可以较为一致，进而有利于驱动晶体管栅极电位的保持。并且使得，第一晶体管关断时，第一中间节点和第二中间节点的电压差会固定，而因在数据写入阶段完成后，第二中间节点与驱动晶体管的栅极的电压差固定，因此第一晶体管关断时，驱动晶体管的栅极与第一中间节点的电位固定，进而可以通过调节第二中间节点与驱动晶体管之间的第二子晶体管的宽长比，以及第一中间节点与驱动晶体管栅极的第一子晶体管的宽长比，实现第二中间节点与驱动晶体管栅极之间漏电流与第一中间节点与驱动晶体管栅极之间的漏电流大小相同，而第二中间节点与驱动晶体管栅极之间漏电流与第一中间节点与驱动晶体管栅极之间的漏电流方向相反，进而进一步保证栅极电位可以得到稳定保持。
其中，第一晶体管的阈值电压大小的控制可以通过在进行像素电路的制备时，控制第一晶体管的宽长比或者通过控制向第一晶体管的导通沟道注入的离子浓度来实现。
可选的，发光阶段与数据写入阶段之间存在预设时间间隔，预设时间间隔大于0。
具体的，因数据写入阶段后，漏电控制单元从导通状态到关断状态需要一定的时间，即第一中间节点与第二中间节点在数据写入阶段后需要一定的时间才能保持不变。因此在发光阶段和数据写入阶段之间存在预设时间间隔，且预设时间间隔大于0，可以有利于实现在进入到发光阶段时，第一晶体管关断，第一中间节点和第二中间节点的电压差固定，进而使得发光阶段第一初始化模块和补偿模块的漏电程度较为一致，使得驱动晶体管的栅极电位可以得到更加良好地保持。
可选的，对于任一漏电控制单元，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的绝对值，大于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的绝对值，第二中间节点与驱动晶体管栅极之间的至少一个第二子晶体管的宽长比小于第一中间节点与驱动晶体管栅极之间的至少一个第一子晶体管的宽长比。
具体的，驱动晶体管为P型晶体管时，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压高于第一中间节点的电压。漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的绝对值，大于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的绝对值，即漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值，大于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值，因对于一个子晶体管(包括第一子晶体管和第二子晶体管)来说，漏电流的大小与该子晶体管源漏极之间的压差正相关，并与子晶体管的宽长比成正比，此种情况下设置第二中间节点与驱动晶体管栅极之间的至少一个第二子晶体管的宽长比小于第一中间节点与驱动晶体管栅极之间的至少一个第一子晶体管的宽长比，有利于减小第二中间节点与驱动晶体管栅极之间的漏电流与第一中间节点与驱动晶体管栅极之间的漏电流差异，进而有利于保证在发光阶段驱动晶体管栅极电位的稳定性。
驱动晶体管为N型晶体管时，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压低于第一中间节点的电压。漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的绝对值，大于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的绝对值，即漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的相反数，大于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的相反数，因对于一个子晶体管(包括第一子晶体管和第二子晶体管)来说，漏电流的大小与该子晶体管源漏极之间的压差正相关，并与子晶体管的宽长比成正比，此种情况下设置第二中间节点与驱动晶体管栅极之间的至少一个第二子晶体管的宽长比小于第一中间节点与驱动晶体管栅极之间的至少一个第一子晶体管的宽长比，有利于减小第二中间节点与驱动晶体管栅极之间的漏电流与第一中间节点与驱动晶体管栅极之间的漏电流差异，进而有利于保证在发光阶段驱动晶体管栅极电位的稳定性。
或者，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值的绝对值小于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值的绝对值，第二中间节点与驱动晶体管栅极之间的至少一个第二子晶体管的宽长比大于第一中间节点与驱动晶体管栅极之间的至少一个第一子晶体管的宽长比。如此设置，同样有利于减小第二中间节点与驱动晶体管栅极之间的漏电流与第一中间节点与驱动晶体管栅极之间的漏电流差异，进而有利于保证在发光阶段驱动晶体管栅极电位的稳定性。
或者，漏电控制单元关断时，漏电控制单元连接的第二中间节点的电压与驱动晶体管栅极的电压的差值等于驱动晶体管栅极的电压与漏电控制单元所连接的第一中间节点的电压的差值，第二中间节点与驱动晶体管栅极之间的第二子晶体管的宽长比等于第一中间节点与驱动晶体管栅极之间的第一子晶体管的宽长比。如此设置，可以使得第二中间节点与驱动晶体管栅极之间的漏电流与第一中间节点与驱动晶体管栅极之间的漏电流大小相同，进而更加保证在发光阶段驱动晶体管栅极电位的稳定性。
图4是本发明实施例提供的另一种像素电路的结构示意图，参考图2和图4，可选的，漏电控制模块150包括一个漏电控制单元151，漏电控制单元151的一端连接最靠近驱动晶体管DT栅极的第二中间节点N2，漏电控制单元151的另一端连接最靠近驱动晶体管DT栅极的第一中间节点N1。
具体的，第一初始化模块130中最靠近驱动晶体管DT的第一子晶体管T01对第一补偿模块120的漏电流影响最大，补偿模块120中最靠近驱动晶体管DT的第二子晶体管T02对补偿模块120的漏电流的影响最大，因此本实施例中，设置漏电控制模块150包括一端连接最靠近驱动晶体管DT栅极的第二中间节点N2，另一端连接最靠近驱动晶体管DT栅极的第一中间节点N1的一个漏电控制单元151，在可以减小补偿模块120与第一初始化模块130的漏电流大小差异的基础上，可以使得漏电控制模块150的结构简单，进而简化像素电路的结构。
图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，补偿模块120包括在补偿模块120的第一端和第二端之间依次串联的n个第二子晶体管T02(图5中示意性示出了n＝3的情况)，其中，补偿模块120的第一端与驱动晶体管DT的栅极电连接，第一初始化模块130包括在初始化模块的第一端与第二端之间依次串联的n个第一子晶体管T01，漏电控制模块150包括(n-1)个漏电控制单元151，其中第i个漏电控制单元151连接第i个第二子晶体管T02与第(i+1)个晶体管之间的第二中间节点N2和第i个第一子晶体管T01与第(i+1)个第一子晶体管的第一中间节点N1，其中1≤i≤n-1，n≥2。如此设置，有利于进一步减小第一初始化模块130和补偿模块120的漏电流大小差异，进一步保证驱动晶体管DT的栅极电位的稳定性。
可选的，n＝2，进而使得第一初始化模块、补偿模块和漏电控制模块150的结构都较为简单，使得像素电路的结构较为简化。
在本发明其他可选实施例中，漏电控制模块包括的漏电控制单元的个数可以大于或等于1，小于或等于(n-1)，每个漏电控制单元连接一个第二中间节点和一个第一中间节点，其中各个漏电控制单元连接的第二中间节点不同，第一中间节点的也不同。
本发明实施例还提供了一种显示面板，该显示面板包括本发明上述任意实施例的像素电路。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种像素电路，其特征在于，包括：数据写入模块、驱动晶体管、补偿模块、第一初始化模块、发光模块和漏电控制模块，其中所述第一初始化模块和所述补偿模块均与所述驱动晶体管的栅极电连接；
所述第一初始化模块用于在初始化阶段将初始化电压传输至所述驱动晶体管的栅极，所述第一初始化模块包括至少两个串联的第一子晶体管，相邻的所述第一子晶体管通过二者之间的第一中间节点电连接；
所述数据写入模块用于在数据写入阶段向所述驱动晶体管的栅极写入数据信号；
所述补偿模块用于在数据写入阶段将包含所述驱动晶体管阈值电压的信息写入到所述驱动晶体管的栅极，所述补偿模块包括至少两个串联的第二子晶体管，相邻的所述第二子晶体管通过二者之间的第二中间节点电连接；
所述驱动晶体管用于在发光阶段根据自身栅极的电压产生驱动信号驱动所述发光模块发光；
所述漏电控制模块包括至少一个漏电控制单元，所述漏电控制单元的一端连接一所述第二中间节点，另一端连接一所述第一中间节点，所述漏电控制单元用于根据自身连接的所述第二中间节点与所述第一中间节点的压差导通或关断。
2.根据权利要求1所述的像素电路，其特征在于，所述漏电控制单元用于在自身连接的所述第二中间节点与所述第一中间节点的压差的绝对值大于或等于设定阈值时导通，以及小于所述设定阈值时关断。
3.根据权利要求2所述的像素电路，其特征在于，所述漏电控制单元包括二极管，所述二极管的第一极连接所述第二中间节点，所述二极管的第二极连接所述第一中间节点。
4.根据权利要求3所述的像素电路，其特征在于，所述漏电控制单元包括第一晶体管，所述第一晶体管的栅极和漏极短接形成所述二极管，所述设定阈值等于所述第一晶体管的阈值电压的绝对值。
5.根据权利要求4所述的像素电路，其特征在于，第一晶体管的阈值电压满足所述数据写入模块写入的数据信号为任一灰阶对应的数据电压时，在所述数据写入阶段完成后，同一所述第一晶体管连接的所述第一中间节点的电压与所述第二中间节点的压差的绝对值大于或等于所述第一晶体管的阈值电压的绝对值。
6.根据权利要求5所述的像素电路，其特征在于，所述发光阶段与所述数据写入阶段之间存在预设时间间隔，所述预设时间间隔大于0。
7.根据权利要求2所述的像素电路，其特征在于，对于任一所述漏电控制单元，所述漏电控制单元关断时，所述漏电控制单元连接的所述第二中间节点的电压与所述驱动晶体管栅极的电压的差值的绝对值，大于所述驱动晶体管栅极的电压与所述漏电控制单元所连接的所述第一中间节点的电压的差值的绝对值，所述第二中间节点与所述驱动晶体管栅极之间的至少一个第二子晶体管的宽长比小于所述第一中间节点与所述驱动晶体管栅极之间的至少一个第一子晶体管的宽长比；
或者，所述漏电控制单元关断时，所述漏电控制单元连接的所述第二中间节点的电压与所述驱动晶体管栅极的电压的差值的绝对值，小于所述驱动晶体管栅极的电压与所述漏电控制单元所连接的所述第一中间节点的电压的差值的绝对值，所述第二中间节点与所述驱动晶体管栅极之间的至少一个第二子晶体管的宽长比大于所述第一中间节点与所述驱动晶体管栅极之间的至少一个第一子晶体管的宽长比；
或者，所述漏电控制单元关断时，所述漏电控制单元连接的所述第二中间节点的电压与所述驱动晶体管栅极的电压的差值，等于所述驱动晶体管栅极的电压与所述漏电控制单元所连接的所述第一中间节点的电压的差值，所述第二中间节点与所述驱动晶体管栅极之间的第二子晶体管的宽长比等于所述第一中间节点与所述驱动晶体管栅极之间的第一子晶体管的宽长比。
8.根据权利要求1所述的像素电路，其特征在于，所述漏电控制模块包括一个漏电控制单元，所述漏电控制单元的一端连接最靠近所述驱动晶体管栅极的第二中间节点，所述漏电控制单元的另一端连接最靠近所述驱动晶体管栅极的第一中间节点。
9.根据权利要求1所述的像素电路，其特征在于，所述补偿模块包括在所述补偿模块的第一端和第二端之间依次串联的n个第二子晶体管，其中，所述补偿模块的第一端与所述驱动晶体管的栅极电连接，所述第一初始化模块包括在所述初始化模块的第一端与第二端之间依次串联的n个第一子晶体管，所述漏电控制模块包括(n-1)个漏电控制单元，其中第i个漏电控制单元连接第i个第二子晶体管与第(i+1)个晶体管之间的第二中间节点和第i个第一子晶体管与第(i+1)个第一子晶体管的第一中间节点，其中1≤i≤n-1，n≥2；
优选的，n＝2。
10.根据权利要求1所述的像素电路，其特征在于，还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块连接的控制端接入发光控制信号，所述发光控制模块的第一端与第一电源电压输入端电连接，所述第一发光控制模块的第二端与所述驱动晶体管的第一极电连接；
所述驱动晶体管的第二极与所述第二发光控制模块的第一端电连接，所述第二发光控制模块的控制端接入所述发光控制信号，所述第二发光控制模块的第二端与所述发光模块的第一端电连接，所述发光模块的第二端与第二电源电压输入端电连接；
优选的，所述第一初始化模块的控制端接入第一扫描信号，所述第一初始化模块的第一端接入初始化电压，所述第一初始化模块的第二端与所述驱动晶体管的第一极电连接；
优选的，所述数据写入模块的控制端接入第二扫描信号，所述数据写入模块的第一端接入数据信号，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；所述补偿模块的控制端接入第二扫描信号，所述补偿模块的第一端与所述驱动晶体管的第二极电连接，所述补偿模块的第二端与所述驱动晶体管的栅极电连接；
优选的，还包括第二初始化模块，所述第二初始化模块的控制端接入第一扫描信号或第二扫描信号，所述第二初始化模块的第一端接入初始化电压，所述第二初始化模块的第二端与所述发光模块的第一端电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111433748.7A CN114038381B (zh) | 2021-11-29 | 2021-11-29 | 像素电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111433748.7A CN114038381B (zh) | 2021-11-29 | 2021-11-29 | 像素电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114038381A true CN114038381A (zh) | 2022-02-11 |
| CN114038381B CN114038381B (zh) | 2022-11-15 |
Family
ID=80139165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111433748.7A Active CN114038381B (zh) | 2021-11-29 | 2021-11-29 | 像素电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038381B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064126A (zh) * | 2022-06-28 | 2022-09-16 | 武汉天马微电子有限公司 | 一种像素电路及显示面板、显示装置 |
| WO2023216239A1 (zh) * | 2022-05-07 | 2023-11-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120009669A (ko) * | 2010-07-20 | 2012-02-02 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| CN105810144A (zh) * | 2014-12-30 | 2016-07-27 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示器 |
| CN110085170A (zh) * | 2019-04-29 | 2019-08-02 | 昆山国显光电有限公司 | 一种像素电路、像素电路的驱动方法和显示面板 |
| KR20200015862A (ko) * | 2018-08-02 | 2020-02-13 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 표시 장치 |
| CN111883044A (zh) * | 2020-07-31 | 2020-11-03 | 昆山国显光电有限公司 | 像素电路和显示装置 |
| CN112259050A (zh) * | 2020-10-30 | 2021-01-22 | 上海天马有机发光显示技术有限公司 | 显示面板及其驱动方法、显示装置 |
| CN112289267A (zh) * | 2020-10-30 | 2021-01-29 | 昆山国显光电有限公司 | 像素电路和显示面板 |
| US20210057502A1 (en) * | 2019-08-20 | 2021-02-25 | Samsung Display Co., Ltd. | Pixel and display device having the same |
| US20210110771A1 (en) * | 2019-10-14 | 2021-04-15 | Samsung Display Co., Ltd. | Pixel and related organic light emitting diode display device |
| CN113314074A (zh) * | 2021-05-17 | 2021-08-27 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN113362758A (zh) * | 2021-06-03 | 2021-09-07 | 武汉华星光电半导体显示技术有限公司 | 驱动电路及显示面板 |
| CN113516951A (zh) * | 2021-04-30 | 2021-10-19 | 昆山工研院新型平板显示技术中心有限公司 | 像素驱动电路及其驱动方法、显示装置 |
-
2021
- 2021-11-29 CN CN202111433748.7A patent/CN114038381B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120009669A (ko) * | 2010-07-20 | 2012-02-02 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| CN105810144A (zh) * | 2014-12-30 | 2016-07-27 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示器 |
| KR20200015862A (ko) * | 2018-08-02 | 2020-02-13 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 표시 장치 |
| CN110085170A (zh) * | 2019-04-29 | 2019-08-02 | 昆山国显光电有限公司 | 一种像素电路、像素电路的驱动方法和显示面板 |
| US20210057502A1 (en) * | 2019-08-20 | 2021-02-25 | Samsung Display Co., Ltd. | Pixel and display device having the same |
| US20210110771A1 (en) * | 2019-10-14 | 2021-04-15 | Samsung Display Co., Ltd. | Pixel and related organic light emitting diode display device |
| CN111883044A (zh) * | 2020-07-31 | 2020-11-03 | 昆山国显光电有限公司 | 像素电路和显示装置 |
| CN112259050A (zh) * | 2020-10-30 | 2021-01-22 | 上海天马有机发光显示技术有限公司 | 显示面板及其驱动方法、显示装置 |
| CN112289267A (zh) * | 2020-10-30 | 2021-01-29 | 昆山国显光电有限公司 | 像素电路和显示面板 |
| CN113516951A (zh) * | 2021-04-30 | 2021-10-19 | 昆山工研院新型平板显示技术中心有限公司 | 像素驱动电路及其驱动方法、显示装置 |
| CN113314074A (zh) * | 2021-05-17 | 2021-08-27 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN113362758A (zh) * | 2021-06-03 | 2021-09-07 | 武汉华星光电半导体显示技术有限公司 | 驱动电路及显示面板 |
Non-Patent Citations (1)
| Title |
|---|
| 李民: "金属氧化物薄膜晶体管器件的稳定性研究", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023216239A1 (zh) * | 2022-05-07 | 2023-11-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN115064126A (zh) * | 2022-06-28 | 2022-09-16 | 武汉天马微电子有限公司 | 一种像素电路及显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114038381B (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490136B2 (en) | Pixel circuit and display device | |
| EP3208793B1 (en) | Pixel circuit and driving method therefor, and organic light-emitting display | |
| CN111462680B (zh) | 像素电路及其驱动方法、显示面板和显示装置 | |
| EP3188174A1 (en) | Pixel drive circuit and drive method therefor, display panel and display apparatus | |
| WO2021238470A1 (zh) | 像素电路及其驱动方法、显示面板 | |
| CN108074529A (zh) | 电致发光显示器中的像素电路 | |
| CN111710296B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
| CN111696473B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
| CN114038381B (zh) | 像素电路 | |
| CN114005400A (zh) | 像素电路和显示面板 | |
| CN109166522B (zh) | 像素电路、其驱动方法及显示装置 | |
| CN112908246A (zh) | 像素电路及其驱动方法、显示面板 | |
| CN109036287B (zh) | 一种像素驱动电路、驱动方法及显示面板 | |
| CN112908245B (zh) | 像素电路及其驱动方法、显示面板 | |
| CN114038413A (zh) | 像素驱动方法及显示面板 | |
| CN113689821A (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
| CN114708838A (zh) | 像素电路及其驱动方法和显示面板 | |
| CN113241036B (zh) | 像素驱动电路、像素驱动方法及显示装置 | |
| CN109087680B (zh) | 用于amoled平板子像素的一位存储器电路 | |
| WO2023024151A1 (zh) | 像素电路及显示面板 | |
| CN115294941A (zh) | 像素电路及其驱动方法和显示面板 | |
| WO2022226727A1 (zh) | 像素电路、像素驱动方法和显示装置 | |
| CN114023254A (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
| CN110728954B (zh) | 一种amoled时序控制电路及时序控制方法 | |
| CN108399893B (zh) | 一种像素补偿电路、像素补偿方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |