CN110085170A - 一种像素电路、像素电路的驱动方法和显示面板 - Google Patents

Abstract

本发明公开了一种像素电路、像素电路的驱动方法和显示面板。像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块。数据电压写入模块用于向驱动晶体管写入数据电压，第一晶体管用于向驱动晶体管的栅极写入补偿后的数据电压或初始化电压。存储模块与驱动晶体管的栅极电连接，用于存储驱动晶体管栅极的电压。漏电抑制模块与第一晶体管电连接，用于抑制驱动晶体管的栅极通过第一晶体管的漏电流。驱动晶体管用于根据其栅极电压输出驱动信号驱动发光模块发光。通过漏电流抑制模块抑制驱动晶体管的栅极通过第一晶体管的漏电流，从而可以改善显示面板的残影，提高显示面板的均一性。

Description

一种像素电路、像素电路的驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、像素电路的驱动方法和显示面板。

背景技术

有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板在显示过程中，由于OLED显示面板中不同像素电路中驱动晶体管的初始栅源电压不同，导致不同像素电路的驱动电流不同，造成OLED显示面板在变换显示图像的过程中会留有原来图像的图形，形成短期的残影现象，而像素电路中驱动晶体管栅极的漏电流现象使得短期残影现象更加明显，严重影响了显示效果。

发明内容

本发明提供一种像素电路、像素电路的驱动方法和显示面板，以改善显示面板的残影现象。

第一方面，本发明实施例提供了一种像素电路，包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块；

所述数据电压写入模块用于向所述驱动晶体管写入数据电压；

所述第一晶体管用于向所述驱动晶体管的栅极写入补偿后的数据电压或初始化电压；

所述存储模块与所述驱动晶体管的栅极电连接，用于存储所述驱动晶体管栅极的电压；

所述漏电抑制模块与所述第一晶体管电连接，用于抑制所述驱动晶体管的栅极通过所述第一晶体管的漏电流；

所述驱动晶体管用于根据其栅极电压输出驱动信号驱动所述发光模块发光。

可选地，所述数据电压写入模块包括第二晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述第一晶体管为双栅补偿晶体管；所述第一晶体管包括第一子晶体管和第二子晶体管，所述像素电路还包括第三晶体管和第四晶体管；

所述第一子晶体管的第一栅极和所述第二子晶体管的第二栅极电连接，并作为所述第一晶体管的栅极；所述第一子晶体管的第一极为所述第一晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极电连接；所述第二子晶体管的第二极为所述第一晶体管的第二极；

所述第一晶体管的栅极和所述第二晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极以及所述第四晶体管的第一极电连接；所述驱动晶体管的栅极与所述第一晶体管的第一极以及所述第一电容的第一极电连接；

所述驱动晶体管的第二极与所述第一晶体管的第二极以及所述第三晶体管的第一极电连接；所述第四晶体管的第二极和所述第一电容的第二极与所述像素电路的第一电源信号输入端电连接；所述第四晶体管的栅极和所述第三晶体管的栅极均与所述像素电路的发光控制信号输入端电连接；所述第三晶体管的第二极与所述发光二极管的第一极电连接，所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

可选地，所述数据电压写入模块包括第二晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述第一晶体管为双栅复位晶体管；所述第一晶体管包括第一子晶体管和第二子晶体管，所述像素电路还包括第三晶体管、第四晶体管和第五晶体管；

所述第一子晶体管的第一栅极和所述第二子晶体管的第二栅极电连接，并作为所述第一晶体管的栅极；所述第一子晶体管的第一极为所述第一晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极电连接；所述第二子晶体管的第二极为所述第一晶体管的第二极；

所述第一晶体管的栅极与所述像素电路的第二扫描信号输入端电连接，所述第一晶体管的第一极与所述驱动晶体管的栅极、所述第五晶体管的第一极以及所述第一电容的第一极电连接，所述第一晶体管的第二极与所述像素电路的参考电压信号输入端电连接；所述第一电容的第二极和所述第四晶体管的第二极与所述像素电路的第一电源信号输入端电连接；

所述第二晶体管的栅极和所述第五晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极以及所述第四晶体管的第一极电连接；所述驱动晶体管的第二极与所述第三晶体管的第一极以及所述第五晶体管的第二极电连接，所述第三晶体管的第二极与所述发光二极管的第一极电连接，所述第三晶体管的栅极和所述第四晶体管的栅极与所述像素电路的发光控制信号输入端电连接；所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

可选地，像素电路还包括第一电压信号输入端；所述漏电抑制模块包括第六晶体管；

所述第六晶体管的第一极与所述第一晶体管的第二极或所述第一子晶体管的第二极电连接，所述第六晶体管的第二极与所述第一电压信号输入端电连接；所述第六晶体管的栅极与所述像素电路的第三扫描信号输入端电连接。

可选地，像素电路还包括第一控制信号输入端；所述漏电抑制模块包括第七晶体管；

所述第一子晶体管的第二极和所述第二子晶体管的第一极通过所述第七晶体管电连接；所述第七晶体管的第一极与所述第一子晶体管的第二极电连接，所述第七晶体管的第二极与所述第二子晶体管的第一极电连接，所述第七晶体管的栅极与所述第一控制信号输入端电连接。

可选地，所述漏电抑制模块包括稳压二极管；所述第一晶体管的第一极和所述驱动晶体管的栅极通过所述稳压二极管电连接；所述稳压二极管的阳极与所述第一晶体管的第一极电连接，所述稳压二极管的阴极与所述驱动晶体管的栅极电连接。

第二方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例提供的像素电路。

可选地，显示面板还包括电压检测单元和电压调节单元；所述像素电路还包括第一电压信号输入端；所述漏电抑制模块包括第六晶体管；

所述第六晶体管的第一极与所述第一晶体管的第二极或所述第一子晶体管的第二极电连接，所述第六晶体管的第二极与所述第一电压信号输入端电连接；所述第六晶体管的栅极与所述像素电路的第三扫描信号输入端电连接；

所述电压检测单元与所述驱动晶体管的栅极电连接，用于检测所述驱动晶体管的栅极电压；

所述电压调节单元与所述第一电压信号输入端电连接，用于通过所述第六晶体管为所述第一晶体管提供可调节电压。

可选地，所述电压调节单元提供的可调节电压为所述驱动晶体管栅极的预设电压与所述电压检测单元检测的所述驱动晶体管栅极的实际电压之差。

第三方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块；所述像素电路的驱动方法包括：

数据写入阶段，所述数据电压写入模块向所述驱动模块写入数据电压，所述存储模块存储所述驱动晶体管的栅极的电压；

漏电抑制阶段，所述漏电抑制模块抑制所述驱动晶体管的栅极通过所述第一晶体管的漏电流；

发光阶段，所述驱动晶体管根据其上电压输出驱动信号驱动所述发光模块发光。

本发明实施例的技术方案，像素电路包括驱动晶体管、第一晶体管和漏电抑制模块。在驱动晶体管的栅极写入数据电压后，漏电抑制模块抑制驱动晶体管的栅极通过第一晶体管的漏电流，从而可以抑制驱动晶体管的栅极电位通过第一晶体管漏电流产生的变化，进而抑制了不同像素电路中因漏电流产生的驱动晶体管的栅极电位的差值增加，从而改善了显示面板的残影现象。同时，漏电抑制模块抑制不同像素电路中驱动晶体管的栅极电位的差值的增加，可以抑制驱动晶体管输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管的发光亮度的差值增加，有利于提高显示面板显示的均一性。

附图说明

图1为本发明实施例提供的另一种像素电路的电路结构示意图；

图2为对应图1的像素电路的一种时序图；

图3为本发明实施例提供的另一种像素电路的电路结构示意图；

图4为对应图3的像素电路的一种时序图；

图5为本发明实施例提供的另一种像素电路的电路结构示意图；

图6为对应图5的像素电路的一种时序图；

图7为本发明实施例提供的另一种像素电路的电路结构示意图；

图8为对应图7的像素电路的一种时序图；

图9为本发明实施例提供的另一种像素电路的电路结构示意图；

图10为本发明实施例提供的另一种像素电路的电路结构示意图；

图11为本发明实施例提供的一种显示面板的结构示意图；

图12为本发明实施例提供的另一种显示面板的结构示意图；

图13为本发明实施例提供的一种显示装置的结构示意图；

图14为本发明实施例提供的一种像素电路的驱动方法的流程图；

图15为本发明实施例提供的另一种像素电路的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

现有技术中，OLED显示面板在显示过程中，由于OLED显示面板中不同的像素电路中驱动晶体管的初始栅源电压不同，不同的像素电路的驱动晶体管的栅极电压写至数据电压的时间不同，导致显示面板进行画面切换时，切换前的一个画面不会立刻消失，而是随着下一个画面慢慢消失，使得OLED显示面板上存在短期的残影现象。一般情况下，像素电路中的驱动晶体管的栅极存在漏电流现象，在数据写入阶段，漏电流现象使得不同像素电路中的驱动晶体管的栅极电位的差值更大，从而使得显示面板的残影现象更加明显。驱动晶体管的栅极产生漏电流的原因有多种，例如，当像素电路包括阈值补偿晶体管时，阈值补偿晶体管串联在驱动晶体管的栅极和漏极之间。在阈值补偿阶段，阈值补偿晶体管导通，对写入数据电压后的驱动晶体管的阈值电压进行补偿。在发光阶段，阈值补偿晶体管截止。阈值补偿晶体管包括寄生电容，在阈值补偿阶段结束时，阈值补偿晶体管由导通变为截止时，阈值补偿晶体管的栅极电位发生变化。由于寄生电容的存在，栅极电位的变化会使得阈值补偿晶体管的源极或漏极的电位发生变化，从而在阈值补偿晶体管的栅源或栅漏之间形成电压差，进而形成电流路径，导致漏电现象。因阈值补偿晶体管串联在驱动晶体管的栅极和漏极之间，因此漏电现象使得驱动晶体管的栅极电位生变化。不同像素电路中驱动晶体管的栅极电位差值增加，使得显示面板的残影现象更加明显。同理，当像素电路包括复位晶体管时，复位晶体管的漏极与驱动晶体管的栅极电连接，复位晶体管的源极与像素电路的参考电压信号输入端电连接。在复位晶体管对驱动晶体管的栅极进行复位后，复位晶体管由导通变为截止时，复位晶体管的栅极电位发生变化。由于寄生电容的存在，复位晶体管的栅极电位变化使得复位晶体管的源极或漏极的电位发生变化，从而在复位晶体管的栅源或栅漏之间形成电压差，进而形成电流路径，导致漏电现象。因复位晶体管串联在驱动晶体管的栅极和漏极之间，因此漏电现象使得驱动晶体管的栅极电位生变化。当驱动晶体管的栅极电位变的很大时，可能会导致数据电压无法写入，当驱动晶体管的栅极电位变的很小时，驱动晶体管的栅极电位充电至数据电压的时间比较长，使得显示面板的残影残留的时间更长，残影现象更加明显。

针对上述问题，本发明实施例提出一种像素电路，以提高显示面板显示的均一性，改善残影现象。

本发明实施例提供的像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块。数据电压写入模块用于向驱动晶体管写入数据电压。第一晶体管用于向驱动晶体管的栅极写入补偿后的数据电压或初始化电压。存储模块与驱动晶体管的栅极电连接，用于存储驱动晶体管栅极的电压。漏电抑制模块与第一晶体管电连接，用于抑制驱动晶体管的栅极通过第一晶体管的漏电流。驱动晶体管用于根据其栅极电压输出驱动信号驱动发光模块发光。

具体地，第一晶体管与驱动晶体管的栅极电连接，向驱动晶体管的栅极写入补偿后的数据电压或初始化电压。当第一晶体管向驱动晶体管的栅极写入电压后，第一晶体管截止。而第一晶体管截止时存在漏电流，在像素电路工作的下一阶段，漏电抑制模块抑制第一晶体管的漏电流，从而可以减少驱动晶体管的栅极电位通过第一晶体管漏电流产生的变化，进而抑制了不同像素电路中因漏电流产生的驱动晶体管的栅极电位的差值增加，从而改善了显示面板的残影现象。同时，漏电抑制模块抑制不同像素电路中驱动晶体管的栅极电位的差值的增加，可以抑制驱动晶体管输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管的发光亮度的差值增加，有利于提高显示面板显示的均一性。

示例性地，图1为本发明实施例提供的一种像素电路的电路结构示意图，如图1所示，数据电压写入模块10包括第二晶体管T2，发光模块20包括发光二极管D1，存储模块30包括第一电容C1，第一晶体管T1为双栅补偿晶体管。第一晶体管T1包括第一子晶体管T11和第二子晶体管T12，像素电路还包括第三晶体管T3和第四晶体管T4。

第一子晶体管T11的第一栅极和第二子晶体管T12的第二栅极电连接，并作为第一晶体管T1的栅极，第一子晶体管T11的第一极为第一晶体管T1的第一极，第一子晶体管T11的第二极与第二子晶体管T12的第一极电连接，第二子晶体管T12的第二极为第一晶体管T1的第二极。第一晶体管T1的栅极和第一子晶体管T11的第二极以及第一晶体管T1的栅极和第二子晶体管T12的第一极之间存在寄生电容，在第一晶体管T1的栅极电位发生跳变时，第一子晶体管T11的第二极与第二子晶体管T12的第一极悬空导致电位会发生改变。

第一晶体管T1的栅极和第二晶体管T2的栅极与像素电路的第一扫描信号输入端Scan1电连接，第二晶体管T2的第一极与像素电路的数据信号输入端Vdata电连接，第二晶体管T2的第二极与驱动晶体管Tdr的第一极以及第四晶体管T4的第一极电连接，驱动晶体管Tdr的栅极与第一晶体管T1的第一极以及第一电容C1的第一极电连接，驱动晶体管Tdr的第二极与第一晶体管T1的第二极以及第三晶体管T3的第一极电连接，第四晶体管T4的第二极和第一电容C1的第二极与像素电路的第一电源信号输入端Vdd电连接，第四晶体管T4的栅极和第三晶体管T3的栅极均与像素电路的发光控制信号输入端E1电连接，第三晶体管T3的第二极与发光二极管D1的第一极电连接，发光二极管D1的第二极与像素电路的第二电源信号输入端Vss电连接。

像素电路还包括第一电压信号输入端V1，漏电抑制模块40包括第六晶体管T6。第六晶体管T6的第一极与第一子晶体管T11的第二极电连接，第六晶体管T6的第二极与第一电压信号输入端V1电连接，第六晶体管T6的栅极与像素电路的第三扫描信号输入端Scan3电连接。

图2为对应图1的像素电路的一种时序图。现结合图1和图2，以图1所述的像素电路中的晶体管为P行晶体管为例，说明该像素电路的工作原理。

具体地，第一晶体管T1为双栅补偿晶体管时，第一晶体管T1的第一极与驱动晶体管Tdr的栅极电连接，第一晶体管T1的第二极与驱动晶体管Tdr的第二极电连接。请参考图2，scan1为第一扫描信号输入端Scan1输入的第一扫描信号的时序，scan3为第三扫描信号输入端Scan3输入的第三扫描信号的时序，e1为发光控制信号输入端E1输入的第一发光控制信号的时序。

在第一阶段t11，scan1为低电平，scan3为高电平，e1为高电平。第一晶体管T1和第二晶体管T2导通，数据信号通过第二晶体管T2和第一晶体管T1写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据信号进行存储。直至驱动晶体管Tdr的栅极电位为vdata+vth，驱动晶体管Tdr截止。其中的vth为驱动晶体管Tdr的阈值电压。因此，在第一阶段t11，像素电路完成了数据电压的写入以及驱动晶体管Tdr的阈值补偿。

在第二阶段t12，scan1为高电平，scan3为低电平，e1为高电平。第六晶体管T6导通，第一电压信号输入端V1通过第六晶体管T6输入第一电压信号v1至第一子晶体管T11的第二极A点，使第一子晶体管T11的第二极A点不再悬空，电位固定为v1，从而可以避免第一晶体管T1的栅极电位改变时，第一子晶体管T11的第二极A点的电位增大。一般情况下，第一电压信号v1可以为驱动晶体管Tdr栅极数据写入后的电位，即在第一阶段t11结束时驱动晶体管Tdr的栅极电位vdata+vth。当第一电压信号v1写入到第一子晶体管T11的第二极A点时，第一子晶体管T11的第二极A点的电位与驱动晶体管Tdr的栅极电位相等，两者之间没有电压差，因此可以避免在第一子晶体管T11的第二极A点和驱动晶体管Tdr的栅极之间形成漏电流，进而可以避免驱动晶体管Tdr的栅极因漏电流导致的电位变化，使驱动晶体管Tdr的栅极电位保持为vdata+vth，不仅可以抑制不同像素电路中因驱动晶体管Tdr的栅极漏电流产生的驱动晶体管Tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管Tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管D1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

需要说明的是，图1中的像素电路以P型晶体管为例进行说明。当像素电路中的晶体管为N型晶体管时，在第一阶段t11时，scan1为高电平，第一晶体管T1导通，在第一阶段t11结束后，scan1信号为由高电平变为低电平，此时第一晶体管T1的寄生电容导致第一子晶体管T11的第二极A点的电位减小。

在第三阶段t13，scan1为高电平，scan3为高电平，e1为低电平。第一晶体管T1、第二晶体管T2和第六晶体管T6截止，第三晶体管T3和第四晶体管T4导通。驱动晶体管Tdr的源极为变为第一电源信号vdd，驱动晶体管Tdr导通，驱动晶体管Tdr输出驱动信号至发光二极管D1，发光二极管D1根据驱动信号发光。

另外，在其他技术方案中，第六晶体管T6的第一极还可以与第一晶体管T1的第二极电连接，即第六晶体管T6的第一极与驱动晶体管Tdr的第二极电连接。当第六晶体管T6导通时，第一电压信号输入端V1通过第六晶体管T6输入第一电压信号v1至第一晶体管T1的第二极。当第一电压信号v1为驱动晶体管Tdr栅极数据写入后的电位时，第一晶体管T1的第二极与驱动晶体管Tdr的栅极之间没有电压差，因此可以避免在第一晶体管T1的第二极和驱动晶体管Tdr的栅极之间形成漏电流，进而可以避免驱动晶体管Tdr的栅极因漏电流导致的电位变化，同样可以抑制不同像素电路中因驱动晶体管Tdr的栅极漏电流产生的驱动晶体管Tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管Tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管D1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

本实施例的技术方案，漏电抑制模块包括第六晶体管，通过第六晶体管的第一极与第一子晶体管的第二极或第一晶体管的第二极电连接，第六晶体管的第二极与第一电压信号输入端电连接，第六晶体管的栅极与像素电路的第三扫描信号输入端电连接。可以实现通过第六晶体管将第一电压信号写入至第一子晶体管的第二极或第一晶体管的第二极，使得一子晶体管的第二极或第一晶体管的第二极与驱动晶体管的栅极之间没有电位差，从而可以避免驱动晶体管与第一晶体管之间形成漏电流，进而可以避免驱动晶体管的栅极因漏电流导致的电位变化，同样可以抑制不同像素电路中驱动晶体管的栅极漏电流产生的驱动晶体管的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管的发光亮度的差值增加，有利于提高显示面板显示的均一性。

图3为本发明实施例提供的另一种像素电路的电路结构示意图，如图3所示，像素电路还包括第一控制信号输入端Ctrl1，漏电抑制模块40包括第七晶体管T7。第一子晶体管T11的第二极和第二子晶体管T12的第一极通过第七晶体管T7电连接。第七晶体管T7的第一极与第一子晶体管T11的第二极电连接，第七晶体管T7的第二极与第二子晶体管T12的第一极电连接，第七晶体管T7的栅极与第一控制信号输入端Ctrl1电连接。

图4为对应图3的像素电路的一种时序图。现结合图3和图4，以图3所述的像素电路中的晶体管为P行晶体管为例，说明该像素电路的工作原理。在图4中，scan1为第一扫描信号输入端Scan1输入的第一扫描信号的时序，ctrl1为第一控制信号输入端Ctrl1输入的第一控制信号的时序，e1为发光控制信号输入端E1输入的第一发光控制信号的时序。

在第一阶段t21，scan1为低电平，ctrl1为低电平，e1为高电平。第七晶体管T7导通，数据信号通过第二晶体管T2、第一晶体管T1和第七晶体管T7写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据信号进行存储。具体过程与图2中的第一阶段t11相同，此处不再赘述。

在第二阶段t22，scan1为高电平，ctrl1为高电平，e1为高电平。第一晶体管T1、第二晶体管T2和第七晶体管T7截止。在scan1从低电平变为高电平的瞬间，第一晶体管T1的寄生电容导致第一子晶体管T11的第二极A点的电位发生改变，第一晶体管T1和驱动晶体管Tdr之间形成电位差，从而形成漏电流。同时，ctrl1控制第七晶体管T7截止，从而切断了漏电流的路径，避免驱动晶体管Tdr的栅极因漏电流导致的电位变化，同样可以抑制不同像素电路中因驱动晶体管Tdr的栅极漏电流产生的驱动晶体管Tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管Tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管D1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

一般情况下，ctrl1的电平绝对值大于scan1的电平绝对值，当ctrl1为高电平时，ctrl1可以使第七晶体管T7快速断开，从而可以实现快速切断驱动晶体管Tdr的栅极漏电流的现象。

在第三阶段t23，scan1为高电平，ctrl1为高电平，e1为低电平。第三晶体管T3和第四晶体管T4导通。驱动晶体管Tdr的源极为变为第一电源信号vdd，驱动晶体管Tdr导通，驱动晶体管Tdr输出驱动信号至发光二极管D1，发光二极管D1根据驱动信号发光。

图5为本发明实施例提供的另一种像素电路的电路结构示意图，如图5所示，漏电抑制模块40可以包括稳压二极管VT1。第一晶体管T1的第一极和驱动晶体管Tdr的栅极通过稳压二极管VT1电连接。稳压二极管VT1的阳极与第一晶体管T1的第一极电连接，稳压二极管VT1的阴极与驱动晶体管Tdr的栅极电连接。

图6为对应图5的像素电路的一种时序图。现结合图5和图6，以图5所述的像素电路中的晶体管为P行晶体管为例，说明该像素电路的工作原理。

在第一阶段t31，scan1为低电平，e1为高电平。第一晶体管T1和第二晶体管T2导通。而且，数据信号通过第二晶体管T2和第一晶体管T1流至稳压二极管VT1的阳极时，稳压二极管VT1阳极电位大于阴极电位，稳压二极管VT1单向导通，数据信号通过稳压二极管VT1写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据信号进行存储。直至驱动晶体管Tdr的栅极电位为vdata+vth，驱动晶体管Tdr截止。可以设置稳压二极管VT1的稳压值为vdata+vth。当驱动晶体管Tdr的栅极电位为vdata+vth时，稳压二极管VT1阴极电位大于阳极电位，稳压二极管VT1保持驱动晶体管Tdr的栅极电位为vdata+vth，因此可以抑制不同像素电路中因驱动晶体管Tdr的栅极漏电流产生的驱动晶体管Tdr的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管Tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管D1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

在第二阶段t32，scan1为高电平，e1为低电平。第一晶体管T1和第二晶体管T2截止，第三晶体管T3和第四晶体管T4导通。驱动晶体管Tdr的源极为变为第一电源信号vdd，驱动晶体管Tdr导通，驱动晶体管Tdr输出驱动信号至发光二极管D1，发光二极管D1根据驱动信号发光。

第一晶体管还可以为双栅复位晶体管。图7为本发明实施例提供的另一种像素电路的电路结构示意图，如图7所示，数据电压写入模块10包括第二晶体管T2，发光模块20包括发光二极管D1，存储模块30包括第一电容C1，第一晶体管T1为双栅复位晶体管。第一晶体管T1包括第一子晶体管T11和第二子晶体管T12，像素电路还包括第三晶体管T3、第四晶体管T4和和第五晶体管T5。

第一子晶体管T11的第一栅极和第二子晶体管T12的第二栅极电连接，并作为第一晶体管T1的栅极，第一子晶体管T11的第一极为第一晶体管T1的第一极，第一子晶体管T11的第二极与第二子晶体管T12的第一极电连接，第二子晶体管T12的第二极为第一晶体管T1的第二极。

第一晶体管T1的栅极与像素电路的第二扫描信号输入端Scan2电连接，第一晶体管T1的第一极与驱动晶体管Tdr的栅极、第五晶体管T5的第一极以及第一电容C1的第一极电连接，第一晶体管T1的第二极与像素电路的参考电压信号输入端Vref电连接，第一电容C1的第二极和第四晶体管T4的第二极与像素电路的第一电源信号输入端Vdd电连接。第二晶体管T2的栅极和第五晶体管T5的栅极与像素电路的第一扫描信号输入端Scan1电连接，第二晶体管T2的第一极与像素电路的数据信号输入端Vdata电连接，第二晶体管T2的第二极与驱动晶体管Tdr的第一极以及第四晶体管T4的第一极电连接，驱动晶体管Tdr的第二极与第三晶体管T3的第一极以及第五晶体管T5的第二极电连接，第三晶体管T3的第二极与发光二极管D1的第一极电连接，第三晶体管T3的栅极和第四晶体管T4的栅极与像素电路的发光控制信号输入端E1电连接，发光二极管D1的第二极与像素电路的第二电源信号输入端Vss电连接。

图8为对应图7的像素电路的一种时序图。现结合图7和图8，以图7所述的像素电路中的晶体管为P行晶体管为例，说明该像素电路的工作原理。

在图8中，scan1为第一扫描信号输入端Scan1输入的第一扫描信号的时序，scan2为第二扫描信号输入端Scan2输入的第二扫描信号的时序，e1为发光控制信号输入端E1输入的第一发光控制信号的时序。

在第一阶段t41，scan1为高电平，scan2为低电平，e1为高电平。第一晶体管T1导通，第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5截止。参考电压信号输入端Vref输入的参考电压信号通过第一晶体管T1输入至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极进行复位。

在第二阶段t42，scan1为低电平，scan2为高电平，e1为高电平。第二晶体管T2和第五晶体管T5导通，第一晶体管T1、第三晶体管T3和第四晶体管T4截止。数据信号通过第二晶体管T2和第五晶体管T5写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据信号进行存储。直至驱动晶体管Tdr的栅极电位为vdata+vth，驱动晶体管Tdr截止。其中的vth为驱动晶体管Tdr的阈值电压。因此，在第二阶段t42，像素电路完成了数据电压的写入以及驱动晶体管Tdr的阈值补偿。

在第二阶段t42阶段开始时，第一晶体管T1截止。第一晶体管T1截止时存在漏电流，此时漏电抑制模块(图7中未示出)可以抑制驱动晶体管Tdr的栅极电位通过第一晶体管T1的漏电流，使驱动晶体管Tdr的栅极电位保持不变，避免了驱动晶体管Tdr的栅极无法写入数据电压的情况，同时可以避免驱动晶体管Tdr的栅极电位太小，导致驱动晶体管Tdr的栅极电位充电至数据电压的时间比较长的问题，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管Tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管D1的发光亮度的差值增加，有利于提高显示面板显示的均一性。

在第三阶段t43，scan1为高电平，scan2为高电平，e1为低电平。第一晶体管T1、第二晶体管T2和第五晶体管T5截止，第三晶体管T3和第四晶体管T4导通。驱动晶体管Tdr的源极为变为第一电源信号vdd，驱动晶体管Tdr导通，驱动晶体管Tdr输出驱动信号至发光二极管D1，发光二极管D1根据驱动信号发光。

继续参考图7，像素电路还可以包括第八晶体管T8。第八晶体管T8的栅极与第二扫描信号输入端Scan2电连接，第八晶体管T8的第一极与参考电压信号输入端Vref电连接，第八晶体管T8的第二极与发光二极管D11电连接。在复位阶段，第八晶体管T8导通，参考电压信号输入端Vref输入的参考电压信号对发光二极管D11进行复位。

在上述技术方案的基础上，图9为本发明实施例提供的另一种像素电路的电路结构示意图，如图9所示，漏电抑制模块40可以包括第六晶体管T6，第六晶体管T6的第一极与第一子晶体管T11的第二极电连接，第六晶体管T6的第二极与第一电压信号输入端V1电连接，第六晶体管T6的栅极与像素电路的第三扫描信号输入端Scan3电连接。通过在第二阶段t42控制第六晶体管T6导通，第一电压信号输入端V1通过第六晶体管T6输入第一电压信号v1至第一子晶体管T11的第二极A点，使第一子晶体管T11的第二极A点固定为v1，从而可以避免在第一晶体管T1从导通变为截止时第一子晶体管T11的第二极A点的电位发生改变。第一子晶体管T11的第二极A点的电位与驱动晶体管Tdr的栅极电位相等，两者之间没有电压差，因此可以避免在第一子晶体管T11的第二极A点和驱动晶体管Tdr的栅极之间形成漏电流，进而可以避免驱动晶体管Tdr的栅极因漏电流导致的电位变化，避免了驱动晶体管Tdr的栅极无法写入数据电压的情况，同时可以避免驱动晶体管Tdr的栅极电位太小，导致驱动晶体管Tdr的栅极电位充电至数据电压的时间比较长的问题，改善了显示面板的残影现象。另外，可以避免不同像素电路中驱动晶体管Tdr输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管D1的发光亮度的差值增加，有利于提高显示面板显示的均一性。其具体过程与图3的像素电路的过程类似，此处不再赘述。

同理，图10为本发明实施例提供的另一种像素电路的电路结构示意图，如图10所示，漏电抑制模块40可以包括第七晶体管T7。第一子晶体管T11的第二极和第二子晶体管T12的第一极通过第七晶体管T7电连接。第七晶体管T7的第一极与第一子晶体管T11的第二极电连接，第七晶体管T7的第二极与第二子晶体管T12的第一极电连接，第七晶体管T7的栅极与第一控制信号输入端Ctrl1电连接。通过在scan2从低电平变为高电平的瞬间控制第七晶体管T7截止，可以切断第一晶体管T1和驱动晶体管Tdr之间的漏电流路径。其具体过程与图5的像素电路的过程类似，此处不再赘述。

需要说明的是，在本发明实施例中，晶体管的类型均以P型晶体管为例进行说明，而不是限定。在其他实施例中，晶体管的类型可以为N型晶体管，并适应性修改晶体管的栅极的信号的电平。

本发明实施例还提供一种显示面板。图11为本发明实施例提供的一种显示面板的结构示意图，如图11所示，显示面板包括本发明任意实施例提供的像素电路110。

图12为本发明实施例提供的另一种显示面板的结构示意图，如图12所示，显示面板还可以包括电压检测单元120和电压调节单元130。像素电路还包括第一电压信号输入端V1，漏电抑制模块包括第六晶体管T6。

第六晶体管T6的第一极与第一晶体管T1的第二极或第一子晶体管T11的第二极电连接，第六晶体管T6的第二极与第一电压信号输入端V1电连接，第六晶体管T6的栅极与像素电路的第三扫描信号输入端Scan3电连接。

电压检测单元120与驱动晶体管Tdr的栅极电连接，用于检测驱动晶体管Tdr的栅极电压。电压调节单元130与第一电压信号输入端V1电连接，用于通过第六晶体管T6为第一晶体管T1提供可调节电压。

具体地，电压调节单元130可以提供可调节电压，参考图4的时序图。在第二阶段t12时，第六晶体管T6的导通，电压调节单元130提供的可调节电压通过第六晶体管T6输出至第一晶体管T1的第二极或第一子晶体管T11的第二极，使第一子晶体管T11的第二极A点或第一晶体管T1的第二极固定为v1，从而可以避免第一子晶体管T11的第二极A点或第一晶体管T1的第二极的电位发生改变。

电压调节单元130提供的可调节电压与电压检测单元120检测到的驱动晶体管Tdr的栅极电压相关。在电压检测单元120检测到驱动晶体管Tdr的栅极电压后，电压检测单元120将驱动晶体管Tdr的栅极电压输出至电压调节单元130，电压调节单元130根据驱动晶体管Tdr的栅极电压确定输出的可调节电压。一般情况下，电压调节单元130中包括预设电压，预设电压可以为驱动晶体管Tdr的栅极的理想电压，例如可以为数据电压写入驱动晶体管Tdr后栅极的电压，即为vdata+vth。电压调节单元130将电压检测单元120检测的驱动晶体管Tdr的栅极电压与预设电压比较，根据两者的差值输出可调节电压。电压调节单元130提供的可调节电压为驱动晶体管栅极Tdr的预设电压与电压检测单元120检测的驱动晶体管Tdr的栅极的实际电压之差。通过电压调节单元130输出可调节电压至第一晶体管T1的第二极或第一子晶体管T11的第二极，可以使得第一晶体管T1的第二极或第一子晶体管T11的第二极的电压与驱动晶体管Tdr的栅极电压相等，从而可以避免第一晶体管T1的第二极或第一子晶体管T11的第二极与驱动晶体管Tdr的栅极形成漏电流。

另外，因电压调节单元130输出的可调节电压通过第六晶体管T6至第一晶体管T1的第二极或第一子晶体管T11的第二极，因此电压调节单元130输出的可调节电压可以考虑第六晶体管T6的压降，以使电压调节单元130输出的可调节电压传输至第一晶体管T1的第二极或第一子晶体管T11的第二极时满足要求。

本发明实施例还提供一种显示装置。图13为本发明实施例提供的一种显示装置的结构示意图。如图13所示，该显示装置100包括本发明任意实施例提供的显示面板101。

当像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块。本发明实施例还提供一种像素电路的驱动方法，用于驱动上述像素电路。图14为本发明实施例提供的一种像素电路的驱动方法的流程图，如图14所示，该像素电路的驱动方法包括：

S210、数据写入阶段，数据电压写入模块向驱动模块写入数据电压，存储模块存储驱动晶体管的栅极的电压。

S220、漏电抑制阶段，漏电抑制模块抑制驱动晶体管的栅极通过第一晶体管的漏电流。

具体地，当第一晶体管为双栅补偿晶体管，漏电抑制模块包括第六晶体管时，第六晶体管的第一极与第一晶体管的第二极或第一子晶体管的第二极电连接，第六晶体管的第二极与像素电路的第一电压信号输入端电连接，第六晶体管的栅极与像素电路的第三扫描信号输入端电连接。此时在漏电抑制阶段，第三扫描信号输入端输入的第三扫描信号控制第六晶体管导通，第一电压信号输入端输入的第一电压信号通过第六晶体管写入第一晶体管的第二极或第一子晶体管的第二极，从而可以避免在第一晶体管从导通变为截止时第一晶体管的第二极或第一子晶体管的第二极的电位增加，避免在第一晶体管的第二极或第一子晶体管的第二极与驱动晶体管的栅极之间形成漏电流。

当第一晶体管为双栅补偿晶体管，漏电抑制模块包括第七晶体管时，第一子晶体管的第二极和第二子晶体管的第一极通过第七晶体管电连接。第七晶体管的第一极与第一子晶体管的第二极电连接，第七晶体管的第二极与第二子晶体管的第一极电连接，第七晶体管的栅极与第一控制信号输入端电连接。此时在漏电抑制阶段，像素电路的第一控制信号输入端在第一扫描信号输入端输入的扫描信号从低电平变为高电平的瞬间控制第七晶体管截止，可以切断第一晶体管和驱动晶体管之间的漏电流路径，从而实现了抑制驱动晶体管的漏电流。

当第一晶体管为双栅补偿晶体管，漏电抑制模块包括稳压二极管时，第一晶体管的第一极和驱动晶体管的栅极通过稳压二极管电连接。第一晶体管的第一极和驱动晶体管的栅极通过稳压二极管电连接，具体为稳压二极管的阳极与第一晶体管的第一极电连接，稳压二极管的阴极与驱动晶体管的栅极电连接。通过在数据写入阶段后，稳压二极管对驱动晶体管的栅极电位进行保持，可以抑制驱动晶体管的漏电流。

S230、发光阶段，驱动晶体管根据其上电压输出驱动信号驱动发光模块发光。

本实施例的技术方案，通过在数据写入阶段后增加漏电抑制阶段，使得在驱动晶体管的栅极电位写入数据电压后，漏电流抑制模块抑制驱动晶体管栅极通过第一晶体管的漏电流，从而可以抑制驱动晶体管的栅极漏电流产生的驱动晶体管的栅极电位的差值增加，改善了显示面板的残影现象。同时可以避免不同像素电路中驱动晶体管输出的驱动信号的差值变大，从而可以避免不同像素电路中发光二极管的发光亮度的差值增加，有利于提高显示面板显示的均一性。

当第一晶体管为双栅复位晶体管时，本发明实施例还提供一种像素电路的驱动方法，用于驱动上述像素电路。图15为本发明实施例提供的另一种像素电路的驱动方法的流程图，如图15所示，该像素电路的驱动方法包括：

S310、复位阶段，第一晶体管向驱动晶体管的栅极写入初始化电压。

S320、漏电抑制阶段，漏电抑制模块抑制驱动晶体管的栅极通过第一晶体管的漏电流。

漏电抑制阶段与上述实施例技术方案的漏电抑制阶段类似。当像素电路中的漏电抑制模块包括第六晶体管时，通过第六晶体管对漏电流进行抑制。或者，当像素电路中的漏电抑制模块包括第七晶体管时，通过第七晶体管对漏电流进行抑制。此处不再赘述。

S330、数据写入阶段，数据电压写入模块向驱动模块写入数据电压，存储模块存储驱动晶体管的栅极的电压。

S340、发光阶段，驱动晶体管根据其上电压输出驱动信号驱动发光模块发光。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块；

所述数据电压写入模块用于向所述驱动晶体管写入数据电压；

所述第一晶体管用于向所述驱动晶体管的栅极写入补偿后的数据电压或初始化电压；

所述存储模块与所述驱动晶体管的栅极电连接，用于存储所述驱动晶体管栅极的电压；

所述漏电抑制模块与所述第一晶体管电连接，用于抑制所述驱动晶体管的栅极通过所述第一晶体管的漏电流；

所述驱动晶体管用于根据其栅极电压输出驱动信号驱动所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括第二晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述第一晶体管为双栅补偿晶体管；所述第一晶体管包括第一子晶体管和第二子晶体管，所述像素电路还包括第三晶体管和第四晶体管；

所述第一子晶体管的第一栅极和所述第二子晶体管的第二栅极电连接，并作为所述第一晶体管的栅极；所述第一子晶体管的第一极为所述第一晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极电连接；所述第二子晶体管的第二极为所述第一晶体管的第二极；

所述第一晶体管的栅极和所述第二晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极以及所述第四晶体管的第一极电连接；所述驱动晶体管的栅极与所述第一晶体管的第一极以及所述第一电容的第一极电连接；

所述驱动晶体管的第二极与所述第一晶体管的第二极以及所述第三晶体管的第一极电连接；所述第四晶体管的第二极和所述第一电容的第二极与所述像素电路的第一电源信号输入端电连接；所述第四晶体管的栅极和所述第三晶体管的栅极均与所述像素电路的发光控制信号输入端电连接；所述第三晶体管的第二极与所述发光二极管的第一极电连接，所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

3.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括第二晶体管，所述发光模块包括发光二极管，所述存储模块包括第一电容，所述第一晶体管为双栅复位晶体管；所述第一晶体管包括第一子晶体管和第二子晶体管，所述像素电路还包括第三晶体管、第四晶体管和第五晶体管；

所述第一子晶体管的第一栅极和所述第二子晶体管的第二栅极电连接，并作为所述第一晶体管的栅极；所述第一子晶体管的第一极为所述第一晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极电连接；所述第二子晶体管的第二极为所述第一晶体管的第二极；

所述第一晶体管的栅极与所述像素电路的第二扫描信号输入端电连接，所述第一晶体管的第一极与所述驱动晶体管的栅极、所述第五晶体管的第一极以及所述第一电容的第一极电连接，所述第一晶体管的第二极与所述像素电路的参考电压信号输入端电连接；所述第一电容的第二极和所述第四晶体管的第二极与所述像素电路的第一电源信号输入端电连接；

所述第二晶体管的栅极和所述第五晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极以及所述第四晶体管的第一极电连接；所述驱动晶体管的第二极与所述第三晶体管的第一极以及所述第五晶体管的第二极电连接，所述第三晶体管的第二极与所述发光二极管的第一极电连接，所述第三晶体管的栅极和所述第四晶体管的栅极与所述像素电路的发光控制信号输入端电连接；所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

4.根据权利要求2或3所述的像素电路，其特征在于，还包括第一电压信号输入端；所述漏电抑制模块包括第六晶体管；

所述第六晶体管的第一极与所述第一晶体管的第二极或所述第一子晶体管的第二极电连接，所述第六晶体管的第二极与所述第一电压信号输入端电连接；所述第六晶体管的栅极与所述像素电路的第三扫描信号输入端电连接。

5.根据权利要求2或3所述的像素电路，其特征在于，还包括第一控制信号输入端；所述漏电抑制模块包括第七晶体管；

所述第一子晶体管的第二极和所述第二子晶体管的第一极通过所述第七晶体管电连接；所述第七晶体管的第一极与所述第一子晶体管的第二极电连接，所述第七晶体管的第二极与所述第二子晶体管的第一极电连接，所述第七晶体管的栅极与所述第一控制信号输入端电连接。

6.根据权利要求2所述的像素电路，其特征在于，所述漏电抑制模块包括稳压二极管；所述第一晶体管的第一极和所述驱动晶体管的栅极通过所述稳压二极管电连接；所述稳压二极管的阳极与所述第一晶体管的第一极电连接，所述稳压二极管的阴极与所述驱动晶体管的栅极电连接。

7.一种显示面板，其特征在于，包括权利要求1-3任一所述的像素电路。

8.根据权利要求7所述的显示面板，其特征在于，还包括电压检测单元和电压调节单元；所述像素电路还包括第一电压信号输入端；所述漏电抑制模块包括第六晶体管；

所述第六晶体管的第一极与所述第一晶体管的第二极或所述第一子晶体管的第二极电连接，所述第六晶体管的第二极与所述第一电压信号输入端电连接；所述第六晶体管的栅极与所述像素电路的第三扫描信号输入端电连接；

所述电压检测单元与所述驱动晶体管的栅极电连接，用于检测所述驱动晶体管的栅极电压；

所述电压调节单元与所述第一电压信号输入端电连接，用于通过所述第六晶体管为所述第一晶体管提供可调节电压。

9.根据权利要求8所述的显示面板，其特征在于，所述电压调节单元提供的可调节电压为所述驱动晶体管栅极的预设电压与所述电压检测单元检测的所述驱动晶体管栅极的实际电压之差。

10.一种像素电路的驱动方法，所述像素电路包括数据电压写入模块、驱动晶体管、发光模块、存储模块、第一晶体管和漏电抑制模块；其特征在于，所述像素电路的驱动方法包括：

数据写入阶段，所述数据电压写入模块向所述驱动模块写入数据电压，所述存储模块存储所述驱动晶体管的栅极的电压；

漏电抑制阶段，所述漏电抑制模块抑制所述驱动晶体管的栅极通过所述第一晶体管的漏电流；

发光阶段，所述驱动晶体管根据其上电压输出驱动信号驱动所述发光模块发光。