CN114822381A - 一种像素电路及其驱动方法、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板及显示装置，该像素电路包括数据信号写入模块、驱动晶体管和驱动电流调整模块；数据信号写入模块用于向驱动晶体管写入数据信号；驱动电流调整模块包括控制端、第一端和第二端，控制端与驱动晶体管的栅极电连接，第一端和第二端串联设置于数据信号的写入路径上。本发明实施例提供的技术方法，以提高发光元件的发光效率，进而提高显示效果。

Description

一种像素电路及其驱动方法、显示面板及显示装置

技术领域

本发明实施例涉及显示面板技术领域，尤其涉及一种像素电路及其驱动方法、显示面板及显示装置。

背景技术

随着显示面板的显示技术的不断提升，人们对显示面板的显示品质要求也越来越高。目前，显示面板中的发光元件存在发光效率低等现象，如此，将导致显示面板的显示效果大大降低。

发明内容

本发明实施例提供了一种像素电路及其驱动方法、显示面板及显示装置，以解决发光元件发光效率低的问题，提高显示面板的显示效果。

第一方面，本发明实施例提供了一种像素电路，包括数据信号写入模块、驱动晶体管和驱动电流调整模块；

所述数据信号写入模块用于向所述驱动晶体管写入数据信号；

所述驱动电流调整模块包括控制端、第一端和第二端，所述控制端与所述驱动晶体管的栅极电连接，所述第一端和所述第二端串联设置于所述数据信号的写入路径上。

第二方面，本发明实施例提供了一种像素电路的驱动方法，用于驱动第一发面任一项所述的像素电路，其特征在于，所述驱动方法包括：

在数据信号写入阶段，数据信号经所述数据信号写入模块、所述驱动晶体管和所述驱动电流调整模块传输至所述驱动晶体管的栅极。

第三方面，本发明实施例提供了一种显示面板，包括第一方面任一项所述的像素电路。

第四方面，本发明实施例提供了一种显示装置，包括第三方面所述的显示面板。

本发明实施例的技术方案，通过设置像素电路包括数据信号写入模块、驱动晶体管和驱动电流调整模块；数据信号写入模块用于向驱动晶体管写入数据信号，使得数据信号只有在数据模块处于导通状态时才可以向驱动晶体管写入；驱动电流调整模块包括控制端、第一端和第二端，控制端与驱动晶体管的栅极电连接，第一端和第二端串联设置于数据信号的写入路径上，如此，使得数据信号经过驱动电流调整模块后，能够降低写入到驱动晶体管栅极的电位，进而使得驱动晶体管的驱动电流增大，提高发光元件的发光效率，保证显示品质。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种数据信号写入阶段驱动晶体管的不同沟道宽长比对应的第一节点N1电位的仿真结果示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为本发明实施例提供的像素电路的驱动信号时序图；

图4为图2中的像素电路工作在初始化阶段的结构示意图；

图5为图2中的像素电路工作在数据信号写入阶段的结构示意图；

图6为图2中的像素电路工作在发光控制阶段的结构示意图；

图7为本发明实施例提供的另一种像素电路的结构示意图；

图8为本发明实施例提供的又一种像素电路的结构示意图；

图9为本发明实施例提供的又一种像素电路的结构示意图；

图10为本发明实施例提供的又一种像素电路的结构示意图；

图11为本发明实施例提供的一种数据信号写入阶段第一节点N1电位的仿真结果图；

图12为本发明实施例提供的一种不同像素电路在数据信号写入阶段对驱动晶体管阈值电压补偿效果的仿真结果图；

图13为本发明实施例提供的又一种像素电路的结构示意图；

图14为本发明实施例提供的一种像素电路的驱动方法流程图；

图15为本发明实施例提供的一种显示面板的结构示意图；

图16为本发明实施例提供的一种显示装置的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

有鉴于背景技术的问题，在现有像素电路中，为增大像素输出电流，提高发光元件的发光效率，通常采取增大驱动晶体管的沟道宽长比，提高电流输出能力。图1为本发明实施例提供的一种数据信号写入阶段驱动晶体管的不同沟道宽长比对应的第一节点N1电位的仿真结果示意图，如图1所示，驱动晶体管M3的沟道宽长比由3/30增大至3/10，相当于沟道宽长比增大了三倍，通过图1可以看出，在数据信号写入阶段结束时，大沟道宽长比的驱动晶体管M3写入第一节点N1的电位相比于大沟道宽长比的驱动晶体管M3写入第一节点N1的电位更高，本领域技术人员可以理解，如此在发光控制阶段驱动晶体管M3栅源两端的电压差就会降低，从而影响驱动电流(即输出电流)，使得输出电流并不能以与驱动晶体管M3的沟道宽长比等比例的倍数增加，并不能有效提高显示面板的显示效果，且通过增大驱动晶体管M3的沟道宽长比，会增大像素电路版图的面积。

基于上述问题，本发明实施例提供了一种像素电路，该像素电路包括数据信号写入模块、驱动晶体管和驱动电流调整模块；数据信号写入模块用于向驱动晶体管写入数据信号；驱动电流调整模块包括控制端、第一端和第二端，控制端与驱动晶体管的栅极电连接，第一端和第二端串联设置于数据信号的写入路径上。

需要说明的是，驱动电流调整模块可以设置在数据信号的写入路径上的任意位置，本发明实施例对此不做限定。

本发明实施例中，通过设置像素电路包括数据信号写入模块、驱动晶体管和驱动电流调整模块；数据信号写入模块用于向驱动晶体管写入数据信号，使得数据信号只有在数据模块处于导通状态时才可以向驱动晶体管写入；驱动电流调整模块包括控制端、第一端和第二端，控制端与驱动晶体管的栅极电连接，第一端和第二端串联设置于数据信号的写入路径上，如此，使得数据信号经过驱动电流调整模块后，能够降低写入到驱动晶体管栅极的电位，进而使得驱动晶体管的驱动电流增大，提高发光元件的发光效率，保证显示品质。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明实施例提供的一种像素电路的结构示意图，图3为本发明实施例提供的像素电路的驱动信号时序图，图4～图6分别为图2中的像素电路工作在不同工作阶段的结构示意图，结合图2～6所示，该像素电路10包括数据信号写入模块11、驱动晶体管M3和驱动电流调整模块12；数据信号写入模块11用于向驱动晶体管M3写入数据信号；驱动电流调整模块12包括控制端、第一端和第二端，控制端与驱动晶体管M3的栅极电连接，第一端和第二端串联设置于数据信号的写入路径上。

其中，数据信号写入模块11包括但不限于图中所示的第二晶体管M2，图2仅为示例性地给出。

具体的，在数据信号写入阶段t2之前还包括初始化阶段t1(可参考图4黑线所示)，在初始化阶段t1，Vref信号写入到第一节点N1，此时第一节点N1的电位为V_ref。然后，进入到数据信号写入阶段t2(可参考图5黑线所示)，此时，数据信号写入模块11、驱动晶体管M3和驱动电流调整模块12均处于导通状态，数据信号Data依次通过数据信号写入模块11、驱动晶体管M3和驱动电流调整模块12写入到第一节点N1，对应第一节点N1的电位变为V_N1。再然后，在发光控制阶段t3(可参考图6黑线所示)，驱动晶体管M3在第一固定电平信号PVDD和第一节点N1的电位的作用下，产生驱动电流(即发光控制的输出电流)，并提供给发光元件20，驱动发光元件20进行发光。由于驱动晶体管M3的源极连接第一固定电平信号PVDD，因此，发光控制阶段t3的输出电流的大小仅与驱动晶体管M3的栅极的电位(即第一节点N1的电位)有关。

可以理解的，理论上当数据信号Data写入到第一节点N1时，第一节点N1的电位为V₀，V₀与数据信号Data以及驱动晶体管M3的阈值电压相关，但是考虑到实际像素电路10的N1节点的充电率无法达到100％，以及晶体管在关断时会通过自身的寄生电容对第一节点N1的电位存在耦合作用，因此，实际在数据信号写入时，第一节点N1的电位为V_N1＝V₀+ΔV，其中，ΔV的具体大小由上述原因影响决定。因此，可以根据实际的第一节点N1的电位和理论的第一节点N1的电位计算得到数据信号写入结束时(即Scan2停止有效信号输出时)的N1节点的充电率计算公式，即为

其中，V_th指驱动电流调整模块的阈值电压。由上述N1节点的充电率计算公式可以看出，当未在像素电路10中的数据信号的写入路径上设置驱动电流调整模块12时，对应V_th的值是零，此时的充电率相比于在数据信号的写入路径上设置驱动电流调整模块12的充电率是比较大的。因此，通过在数据信号的写入路径上设置驱动电流调整模块12，可以在数据信号写入阶段t2结束时有效降低像素电路10的充电率，使得写入第一节点N1的电位V_N1低于未设置电流调整模块12时第一节点N1的电位。当在发光控制阶段t3时，驱动晶体管M3栅源极的电压差V_sg就越大，由于流经驱动晶体管M3的驱动电流与驱动晶体管M3栅源极的电压差V_sg正相关，因此通过增设驱动电流调整模块12可以提升像素电路的驱动电流。对于发光元件20，例如微型发光二极管，其在高驱动电流下具备较高的发光效率，因此通过在像素电路中增设驱动电流调整模块12可以提高发光元件20的发光效率，保证显示面板的显示效果更佳。

需要说明的是，驱动电流调整模块12在数据信号的写入路径上的具体设置位置包括但不限于图2所示的结构，图2仅为示例性的给出了像素电路的结构示意图。

综上所述，本发明实施例提供的像素电路，通过在数据信号的写入路径上增设驱动电流调整模块，同时设置驱动电流调整模块的控制端与驱动晶体管的栅极电连接，如此，使得数据信号经过驱动电流调整模块后，能够降低写入到驱动晶体管栅极的电位，进而使得驱动晶体管的驱动电流增大，提高发光元件的发光效率，保证显示面板的显示品质。

可选的，继续参考图2～图6所示，像素电路10还包括初始化模块13、发光控制模块14和复位模块15；初始化模块13的输出端与驱动晶体管M3的栅极电连接，用于对驱动晶体管M3的栅极进行初始化；发光控制模块14用于控制驱动晶体管M3向发光元件20提供驱动电流；复位模块15的输出端与发光元件20的阳极电连接，用于对发光元件20的阳极电位进行复位。

具体的，初始化模块13包括不限于图中所示的双栅晶体管M5，还可以包括N型晶体管，在发光控制阶段t1，即初始化模块13处于截止关断状态，可以有效降低初始化模块13的漏电流，避免对第一节点N1的电位的影响，提高显示均一性。

发光控制模块14包括第一晶体管M1和第六晶体管M6，在发光控制阶段t3，通过Emit信号驱动第一晶体管M1和第六晶体管M6导通，第一固定电平信号PVDD为驱动晶体管M3的源极提供固定电位，如此，使得驱动晶体管M3产生驱动电流(即输出电流)并通过第六晶体管M6提供给发光元件20，使得发光元件20实现发光。

复位模块15包括第七晶体管M7，在数据信号写入阶段，Scan2信号驱动数据写入模块11和复位模块15导通，一方面，数据信号Data通过驱动晶体管M3和驱动电流调整模块12写入到第一节点N1；另一方面，Vref信号通过复位模块15对发光元件20的阳极电位进行复位，以降低上一帧发光元件20的阳极的电压对后一帧发光元件20的阳极的电压的影响，提高显示的均一性。

需要说明的是，复位模块15对发光元件20的阳极电位进行复位，包括但不限于在数据信号写入阶段t2，还可以是在初始化阶段t1进行复位，此时，对应复位模块15的控制信号可以由Scan1信号提供，此时初始化模块13和复位模块15可以分别对应连接不同的Vref信号，本发明实施例对此不做限定，图2仅为示例性地给出。

此外，需要注意的是，图2中的第一晶体管M1、第二晶体管M2、第三晶体管M3、第五晶体管M5、第六晶体管M6和第七晶体管M7可以均为P型晶体管，也可以均为N型晶体管，本发明实施例对此不做限定。

可选的，图7为本发明实施例提供的另一种像素电路的结构示意图，结合图3和图7所示，像素电路10还包括阈值补偿模块16；驱动电流调整模块12的第一端和第二端串联设置在数据信号写入模块11与驱动晶体管M3之间的数据信号写入路径上、驱动晶体管M3与阈值补偿模块16之间的数据信号写入路径上或者阈值补偿模块16和驱动晶体管M3的栅极之间的数据信号写入路径上。

可以理解的，阈值补偿模块16包括但不限定图7中的双栅晶体管M4，还可以包括N型晶体管，用于在数据信号写入阶段t2补偿驱动晶体管M3的阈值电压。可以理解的，理论上，在数据信号写入阶段t2，Scan2信号同时控制数据信号写入模块11和阈值补偿模块16导通，数据信号Data依次通过数据信号写入模块11、驱动晶体管M3、驱动电流调整模块12和阈值补偿模块16写入到第一节点N1和电容Cst的第一极，第一节点N1的电位V_N1(即驱动晶体管M3的栅极电压)逐渐升高，直到第一节N1的电位与驱动晶体管M3的源极的电压差等于驱动晶体管M3的阈值电压时，驱动晶体管M3截止，第一节点N1的电位保持不变，即V₀＝V_Data+|V_{th_M3}|，将其代入上述N1节点的充电率计算公式

可以得到新的N1节点的充电率计算公式为：

如此，通过在数据信号写入路径上增加驱动电流调整模块12，可以有效降低N1节点的充电率，从而降低第一节点N1的电位，进而在发光控制阶段t3可以增大发光元件20的驱动电流，提高发光元件20的发光率以及提高显示效果。

具体的，驱动电流调整模块12的第一端和第二端可以串联设置在驱动晶体管M3与阈值补偿模块16之间的数据信号写入路径上，可参考图7所示，具体工作过程不再赘述。

在另一实施例中，图8为本发明实施例提供的又一种像素电路的结构示意图，如图8所示，驱动电流调整模块12的第一端和第二端串联设置在数据信号写入模块11与驱动晶体管M3之间的数据信号写入路径上。如此，在数据信号写入阶段t2，数据信号Data依次通过数据信号写入模块11、驱动电流调整模块12、驱动晶体管M3和阈值补偿模块16写入到第一节点N1，此时，第一节点N1的电位相较于图7结构得到第一节点N1的电位V_N1，无论是理论上的电压值，还是实际电压值，图7示出的像素电路和图8示出的像素电路中两种像素电路得到是第一节点N1均是相同的。因此，图8同样可以起到在数据信号写入阶段t2有效降低N1节点的充电率的作用，进而在发光控制阶段t3可以增大发光元件20的驱动电流，提高发光元件20的发光率以及显示效果。

在又一实施例中，图9为本发明实施例提供的又一种像素电路的结构示意图，如图9所示，驱动电流调整模块12的第一端和第二端还可以串联设置在阈值补偿模块16和驱动晶体管M3的栅极之间的数据信号写入路径上，同样可以起到在数据信号写入阶段t2有效降低N1节点的充电率的作用，进而在发光控制阶段t3可以增大发光元件20的驱动电流，提高发光元件20的发光率以及显示效果，具体工作过程此处不再进行赘述。

通过上述实施例可以看出，驱动电流调整模块12可以设置在数据信号写入路径上的任意位置，并非设置在第一固定电平信号PVDD的传输路径上，避免影响发光控制阶段的输出，即影响第一固定电平信号PVDD写入发光元件20的阳极，进而增大发光元件20的驱动电流，提高发光元件20的发光率以及显示效果。图7～图9仅为示例性地给出像素电路的结构示意图，此处不再一一举例进行说明，可根据实际像素电路结构进行适应性设置。为便于描述，在没有特殊限定的前提下，接下来均以图7所示的驱动电流调整模块12的第一端和第二端可以串联设置在驱动晶体管M3与阈值补偿模块16之间的数据信号写入路径上的结构为例，对本发明实施例的技术方案进行示例性的说明。

可选的，图10为本发明实施例提供的又一种像素电路的结构示意图，结合图3和图10所示，驱动电流调整模块12包括第一驱动电流调整晶体管M8；第一驱动电流调整晶体管M8的栅极与驱动晶体管M3的栅极电连接，第一驱动电流调整晶体管M8的源极或者漏极为第一端，驱动电流调整晶体管M8的漏极或者源极为第二端。

其中，第一驱动电流调整晶体管M8可以是P型晶体管，也可以是N型晶体管，本发明实施例对此不做限定。

可以理解的，第一驱动电流调整晶体管M8的沟道类型与驱动晶体管M3的沟道类型相同，即可以同为P型或者N型，如此，在数据信号写入阶段t2，第一节点N1可以同时驱动第一驱动电流调整晶体管M8和驱动晶体管M3导通，以降低N1节点的充电率，使得写入第一节点N1的电位相较于未设置第一驱动电流调整晶体管M8时更低，进而在发光控制阶段t3，可以有效增大驱动晶体管M3的驱动电流，以提高发光元件20的发光率。

需要说明的是，第一驱动电流调整晶体管M8的具体工艺尺寸可以与驱动晶体管M3相同，也可以不同，本发明实施例对此不做限定。优选的，设置第一驱动电流调整晶体管M8和驱动晶体管M3具有相同的工艺尺寸，例如沟道宽长比相同，以保证在数据信号写入阶段t2，能够使得N1节点的充电率较低，进而保证在发光控制阶段t3发光元件20的发光率达到最大，提高显示面板的显示效果。

示例性的，图11为本发明实施例提供的一种数据信号写入阶段第一节点N1电位的仿真结果图，结合图10和图11所示，像素电路10中的第一驱动电流调整晶体管M8与驱动晶体管M3的工艺尺寸相同，具体尺寸参数为沟道宽长比为3/10，像素电路10中的其他晶体管的沟道宽长比为3/3.5，电容Cst为120nF，第一固定电平信号PVDD为4.6V，第二固定电平信号PVEE为-3.9V，Scan1信号和Scan2信号对应的高电平为8V、低电平为-7V，Vref信号为-4V，数据信号Data为3V。如此，通过仿真得到在数据信号写入阶段，设置第一驱动电流调整晶体管M8前后对应的第一节点N1的电位V_N1、充电率以及输出电流的仿真结果，具体如表1所示。

表1 设置第一驱动电流调整晶体管M8前后对应的第一节点N1电位V_N1、充电率和输出电流的仿真结果

结合表1和图10可知，理论上，当数据信号Data写入到第一节点N1，第一节点N1的电位为V_Data+|V_{th_M3}|，由于实际情况中，N1节点的充电率无法达到100％，以及在数据信号写入阶段结束时，对应数据信号写入路径上的晶体管关闭，此时Scan2信号会通过晶体管自身的寄生电容对第一节点N1的电位产生耦合影响，因此，第一节点N1的实际电位会与理论电位出现偏差。进一步的，通过表1可知，未设置第一驱动电流调整晶体管M8时的N1节点的充电率为89.5％、输出电流为112.6nA，而设置第一驱动电流调整晶体管M8后的N1节点的充电率为82.6％、输出电流为217.8nA，明显可以看出，通过在数据信号的写入路径上设置第一驱动电流调整晶体管M8，可以有效降低N1节点的充电率，提高输出电流，相比于未设置第一驱动电流调整晶体管M8，N1节点的充电率降低了6.9％，输出电流升高了93.4％。因此，通过在数据信号的写入路径上设置第一驱动电流调整晶体管M8，可以实现提高发光元件的驱动电流(即输出电流)的效果，以提高显示品质。

可选的，继续参考图10所示，第一驱动电流调整晶体管M8的阈值电压为Vth1，驱动晶体管M3的阈值电压为Vth2，其中，80％≤Vth1/Vth2≤120％。

具体的，考虑到实际像素电路的工作情况，还需要兼顾数据信号写入阶段对驱动晶体管M3的阈值补偿效果。可以理解的，第一驱动电流调整晶体管M8的阈值电压为Vth1，即V_th＝Vth1，驱动晶体管M3的阈值电压为Vth2，即V_{th_M3}＝Vth2，若第一驱动电流调整晶体管M8的阈值电压与驱动晶体管M3的阈值电压差异较大的话，将会导致对驱动晶体管M3的阈值补偿效果变差，进而使得第一节点N1的电位出现较大波动，影响发光元件20的稳定发光，从而影响显示均一性。因此，需要保证第一驱动电流调整晶体管M8的阈值电压为Vth1，驱动晶体管M3的阈值电压为Vth2满足80％≤Vth1/Vth2≤120％的关系，以保证第一节点N1的稳定，提高显示均一性。

可以理解的，第一驱动电流调整晶体管M8的工艺尺寸越小，N1节点的充电率越低，发光元件20的驱动电流就越大，但是充电率过低的情况下，会使得像素电路的阈值补偿效果变差，影响显示均一性。因此，通常需要保证N1节点的充电率在80％以上，第一驱动电流调整晶体管M8的工艺尺寸(即沟道宽长比)也应尽可能与驱动晶体管M3的工艺尺寸接近，以进一步保证在数据信号写入阶段对驱动晶体管M3的阈值补偿效果较佳，提高显示面板的显示效果。

可选的，第一驱动电流调整晶体管M8的阈值电压为Vth1，驱动晶体管M3的阈值电压为Vth2满足Vth1＝Vth2的关系，以保证在降低N1节点的充电率，提高输出电流保证显示效果的情况下，兼顾对驱动晶体管M3的阈值电压具有较佳的补偿效果。图12为本发明实施例提供的一种不同像素电路在数据信号写入阶段对驱动晶体管阈值电压补偿效果的仿真结果图，结合图1、图10和图12所示，可以理解的，图10可以认为是在传统7T1C像素电路上增加第一驱动电流调整晶体管M8后的8T1C像素电路。由图12可以看出，横轴(Vth Shift)为阈值电压偏移值，纵轴(ΔILED)为发光元件的驱动电流波动百分比，相较于传统的2T1C像素电路，7T1C像素电路和8T1C像素电路均可以达到较好的阈值补偿效果，尽管8T1C像素电路因为N1节点的充电率的降低使得阈值补偿效果略差于7T1C像素电路，但仍在可接受范围内。

可选的，图13为本发明实施例提供的又一种像素电路的结构示意图，如图13所示，驱动电流调整模块12包括至少一个驱动电流调整晶体管M81；驱动电流调整晶体管M81的沟道宽度与驱动晶体管M3的沟道宽度相同；至少一个驱动电流调整晶体管的沟道总长度为L1，驱动晶体管的沟道长度为L2，其中，80％≤L1/L2≤120％。

具体的，图13仅示例性地给出了驱动电流调整模块12包括三个驱动电流调整晶体管M81的结构示意图，对于驱动电流调整晶体管M81的具体个数，本发明实施例不做限定，可根据实际工况适应性设置。可以理解的，每个驱动电流调整晶体管M81依次串联设置在数据信号的写入路径上，并且具有相同的沟道宽度，所有驱动电流调整晶体管M81的沟道总长度为L1应尽可能与驱动晶体管M3的沟通长度L2相近，以避免影响对驱动晶体管M3的阈值补偿效果。进一步的，至少一个驱动电流调整晶体管M81的沟道总长度L1和驱动晶体管的沟道长度L2应满足80％≤L1/L2≤120％，即两者的比值偏差小于或等于20％，可以在有效降低N1节点的充电率的情况下，避免影响对驱动晶体管M3的阈值补偿效果。

需要说明的是，每个驱动电流调整晶体管的沟道长度可以相同，也可以不同，本发明实施例对此不做限定。优选的，当驱动电流调整模块12包括n(n大于或等于1)个驱动电流调整晶体管M81时，设置每个驱动电流调整晶体管的沟道长度相同，均为L1/n，以使得在数据信号写入阶段，可以有效降低N1节点的充电率，且不会对驱动晶体管M3的阈值电压补偿效果产生较大影响，保证显示均一性。

可选的，通过设置至少一个驱动电流调整晶体管的沟道总长度L1与驱动晶体管的沟道长度L2满足L1＝L2，此时，对应整个驱动电流调整模块12的沟道宽长比与驱动晶体管M3的沟道宽长比一致，可以进一步保证在降低N1节点的充电率，提高输出电流保证显示效果的情况下，兼顾对驱动晶体管M3的阈值电压具有较佳的补偿效果。

可选的，继续参考图13所示，驱动电流调整模块12包括至少一个驱动电流调整晶体管M81；驱动电流调整晶体管M81的沟道类型与驱动晶体管M3的沟道类型相同。

具体的，驱动电流调整晶体管M81的沟道类型与驱动晶体管M3的沟道类型相同，即可以同为P型或者N型，如此，在数据信号写入阶段，第一节点N1可以同时驱动驱动电流调整晶体管M81和驱动晶体管M3导通，以降低N1节点的充电率，使得写入第一节点N1的电位相较于未设置第一驱动电流调整晶体管M81时更低，进而在发光控制阶段，可以有效增大驱动晶体管M3的驱动电流，以提高发光元件20的发光率，进而提高显示面板的显示效果。

基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，图14为本发明实施例提供的一种像素电路的驱动方法流程图，结合图3～图6以及图14所示，该方法包括：在数据信号写入阶段，数据信号经数据信号写入模块、驱动晶体管和驱动电流调整模块传输至驱动晶体管的栅极。

进一步的，继续参考图3～图6以及图14所示，像素电路还包括初始化模块、发光控制模块和复位模块；初始化模块的输出端与驱动晶体管的栅极电连接，复位模块的输出端与发光元件的阳极电连接。继续参考图14所述，驱动方法还包括：在初始化阶段，初始化模块对驱动晶体管的栅极进行初始化；在数据信号写入阶段，复位模块对发光元件的阳极进行复位。在发光控制阶段，发光控制模块控制驱动晶体管向发光元件提供驱动电流。因此，该方法具体包括以下步骤：

S1、在初始化阶段，初始化模块对驱动晶体管的栅极进行初始化。

S2、在数据信号写入阶段，数据信号经数据信号写入模块、驱动晶体管和驱动电流调整模块传输至驱动晶体管的栅极；以及复位模块对发光元件的阳极进行复位。

S3、在发光控制阶段，发光控制模块控制驱动晶体管向发光元件提供驱动电流。

具体的，结合图4～图6所示，在数据信号写入阶段t2之前还包括初始化阶段t1(可参考图4黑线所示)，在初始化阶段t1，Vref信号写入到第一节点N1，此时第一节点N1的电位为Vref。然后，在数据信号写入阶段t2(可参考图5黑线所示)，数据信号写入模块11、驱动晶体管M3和驱动电流调整模块12均处于导通状态，数据信号Data经过数据信号写入模块11、驱动晶体管M3和驱动电流调整模块12写入到第一节点N1。此外，Scan2信号还驱动复位模块15导通，Vref信号通过复位模块15对发光元件20的阳极电位进行复位，以降低上一帧发光元件20的阳极的电压对后一帧发光元件20的阳极的电压的影响，提高显示的均一性。再然后，在发光控制阶段t3(可参考图6黑线所示)，驱动晶体管M3在第一固定电平信号PVDD和第一节点N1的电位的作用下，产生驱动电流(即发光控制的输出电流)，并提供给发光元件20，驱动发光元件20进行发光。由于在数据信号经过驱动电流调整模块12调整后，可以使得写入第一节点N1的电位降低，进而使得驱动晶体管M3产生的驱动电流增大，提高发光元件20的发光率，保证显示效果最佳。

可选的，结合图3、图7～图9所示，像素电路还包括阈值补偿模块；在数据信号写入阶段，数据信号经数据信号写入模块、驱动晶体管和驱动电流调整模块传输至驱动晶体管的栅极，包括：在数据信号写入阶段，数据信号依次经数据信号写入模块、驱动电流调整模块、驱动晶体管和阈值补偿模块传输至驱动晶体管的栅极；或者，在数据信号写入阶段，数据信号依次经数据信号写入模块、驱动晶体管、驱动电流调整模块和阈值补偿模块传输至驱动晶体管的栅极；或者，在数据信号写入阶段，数据信号依次经数据信号写入模块、驱动晶体管、阈值补偿模块传输和驱动电流调整模块至驱动晶体管的栅极。

具体的，根据驱动电流调整模块12在数据信号写入路径上的具体设置位置的不同，数据信号Data传输至驱动晶体管M3的栅极经过的模块的先后顺序也会不同。参考图8所示，在数据信号写入阶段t2，数据信号Data依次经数据信号写入模块11、驱动电流调整模块12、驱动晶体管M3和阈值补偿模块16传输至驱动晶体管M3的栅极。或者，参考图7所示，在数据信号写入阶段t2，数据信号Data依次经数据信号写入模块11、驱动晶体管M3、驱动电流调整模块12和阈值补偿模块16传输至驱动晶体管M3的栅极。或者，参考图9所示，在数据信号写入阶段t2，数据信号Data依次经数据信号写入模块11、驱动晶体管M3、阈值补偿模块16和驱动电流调整模块12传输至驱动晶体管M3的栅极。

通过上述实施例可以看出，无论数据信号Data是以那种传输过程传输至驱动晶体管M3的栅极的，都可以起到降低N1节点的充电率的作用，进而增大发光元件20的驱动电流，提高发光元件20的发光率以及显示效果。

此外，本发明实施例还提供了一种显示面板，包括上述任一实施例中的像素电路。具体的，图15为本发明实施例提供的一种显示面板的结构示意图，如图15所示，显示面板200包括显示区210，显示区210包括阵列排布的多个像素电路100，像素电路100用于驱动发光元件(图中未示出)发光。发光元件例如可以包括微型发光二极管，通过在像素电路100中增加驱动电流调整模块来降低N1节点的电位，进而提升像素电路100中的驱动电流。由于微型发光二极管在较高驱动电流下具备较大的发光效率，因此本发明实施例提供的显示面板200可以具备效果的发光效率，良好的显示效果。

本发明实施例还提供了一种显示装置，包括上述任显示面板。具体的，该显示装置可以是任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、手机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等。图16为本发明实施例提供的一种显示装置的示意图，图16以手机对本发明的显示装置进行示意表示。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (14)

1.一种像素电路，其特征在于，包括数据信号写入模块、驱动晶体管和驱动电流调整模块；

所述数据信号写入模块用于向所述驱动晶体管写入数据信号；

所述驱动电流调整模块包括控制端、第一端和第二端，所述控制端与所述驱动晶体管的栅极电连接，所述第一端和所述第二端串联设置于所述数据信号的写入路径上。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括阈值补偿模块；

所述驱动电流调整模块的第一端和第二端串联设置在所述数据信号写入模块与所述驱动晶体管之间的数据信号写入路径上、所述驱动晶体管与所述阈值补偿模块之间的数据信号写入路径上或者所述阈值补偿模块和所述驱动晶体管的栅极之间的数据信号写入路径上。

3.根据权利要求1所述的像素电路，其特征在于，所述驱动电流调整模块包括第一驱动电流调整晶体管；

所述第一驱动电流调整晶体管的栅极与所述驱动晶体管的栅极电连接，所述第一驱动电流调整晶体管的源极或者漏极为所述第一端，所述驱动电流调整晶体管的漏极或者源极为所述第二端。

4.根据权利要求3所述的像素电路，其特征在于，所述第一驱动电流调整晶体管的阈值电压为Vth1，所述驱动晶体管的阈值电压为Vth2，其中，80％≤Vth1/Vth2≤120％。

5.根据权利要求4所述的像素电路，其特征在于，Vth1＝Vth2。

6.根据权利要求1所述的像素电路，其特征在于，所述驱动电流调整模块包括至少一个驱动电流调整晶体管；

所述驱动电流调整晶体管的沟道宽度与所述驱动晶体管的沟道宽度相同；

至少一个所述驱动电流调整晶体管的沟道总长度为L1，所述驱动晶体管的沟道长度为L2，其中，80％≤L1/L2≤120％。

7.根据权利要求6所述的像素电路，其特征在于，L1＝L2。

8.根据权利要求1所述的像素电路，其特征在于，所述驱动电流调整模块包括至少一个驱动电流调整晶体管；

所述驱动电流调整晶体管的沟道类型与所述驱动晶体管的沟道类型相同。

9.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括初始化模块、发光控制模块和复位模块；

所述初始化模块的输出端与所述驱动晶体管的栅极电连接，用于对所述驱动晶体管的栅极进行初始化；

所述发光控制模块用于控制所述驱动晶体管向发光元件提供驱动电流；

所述复位模块的输出端与所述发光元件的阳极电连接，用于对所述发光元件的阳极电位进行复位。

10.一种像素电路的驱动方法，用于驱动权利要求1-9任一项所述的像素电路，其特征在于，所述驱动方法包括：

在数据信号写入阶段，数据信号经所述数据信号写入模块、所述驱动晶体管和所述驱动电流调整模块传输至所述驱动晶体管的栅极。

11.根据权利要求10所述的驱动方法，其特征在于，所述像素电路还包括阈值补偿模块；

在数据信号写入阶段，数据信号经所述数据信号写入模块、所述驱动晶体管和所述驱动电流调整模块传输至所述驱动晶体管的栅极，包括：

在数据信号写入阶段，数据信号依次经所述数据信号写入模块、所述驱动电流调整模块、所述驱动晶体管和所述阈值补偿模块传输至所述驱动晶体管的栅极；

或者，在数据信号写入阶段，数据信号依次经所述数据信号写入模块、所述驱动晶体管、所述驱动电流调整模块和所述阈值补偿模块传输至所述驱动晶体管的栅极；

或者，在数据信号写入阶段，数据信号依次经所述数据信号写入模块、所述驱动晶体管、所述阈值补偿模块和所述驱动电流调整模块传输至所述驱动晶体管的栅极。

12.根据权利要求10所述的驱动方法，其特征在于，所述像素电路还包括初始化模块、发光控制模块和复位模块；所述初始化模块的输出端与所述驱动晶体管的栅极电连接，所述复位模块的输出端与所述发光元件的阳极电连接；

所述驱动方法还包括：

在初始化阶段，所述初始化模块对所述驱动晶体管的栅极进行初始化；

在数据信号写入阶段，所述复位模块对所述发光元件的阳极进行复位；

在发光控制阶段，所述发光控制模块控制所述驱动晶体管向所述发光元件提供驱动电流。

13.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素电路。

14.一种显示装置，其特征在于，包括权利要求13所述的显示面板。

Images