CN111402809A

CN111402809A - 一种显示面板和显示装置

Info

Publication number: CN111402809A
Application number: CN202010461840.3A
Authority: CN
Inventors: 张蒙蒙; 曾冉冉; 周星耀
Original assignee: Shanghai Tianma AM OLED Co Ltd
Current assignee: Wuhan Tianma Microelectronics Co Ltd
Priority date: 2020-05-27
Filing date: 2020-05-27
Publication date: 2020-07-10
Anticipated expiration: 2040-05-27
Also published as: CN111402809B

Abstract

本发明提供了一种显示面板和显示装置，包括呈阵列排布的多个像素单元，每个像素单元均包括驱动电路；驱动电路包括驱动晶体管、第一晶体管、第二晶体管和第三晶体管，第一晶体管和第二晶体管为低温多晶硅氧化物晶体管；第一晶体管的第一端与第一信号端相连，以在发光元件处于工作状态时，通过第一信号端输入的电平信号控制第一晶体管的第一端的电压大于驱动管的第二端的电压，因此，可以使得第一晶体管中从第一端流向第二端的漏电流与第二晶体管中从第一端流向第二端的漏电流相抵消，从而相对减小了第一晶体管第二端的电位即N1节点的电位的下降，进而避免了因第一晶体管第二端的电位下降而导致的显示画面亮度上升以及出现低频闪烁的问题。

Description

一种显示面板和显示装置

技术领域

本发明涉及显示器技术领域，更具体地说，涉及一种显示面板和显示装置。

背景技术

随着科学技术的不断发展，具有显示面板的电子设备被广泛的应用到人们的日常生活以及工作当中，成为当今人们不可或缺的重要工具。目前，OLED显示面板是较常用的一种显示面板，该显示面板通过驱动电路驱动OLED发光元件发光，来实现显示面板的图像显示。但是，现有的OLED显示面板的显示画面会出现低频闪烁的问题。

发明内容

有鉴于此，本发明提供了一种显示面板和显示装置，以解决OLED显示面板显示画面会出现低频闪烁的问题。

为实现上述目的，本发明提供如下技术方案：

一种显示面板，包括呈阵列排布的多个像素单元，每个所述像素单元均包括驱动电路；

所述驱动电路包括驱动晶体管、第一晶体管、第二晶体管和第三晶体管，所述第一晶体管和所述第二晶体管为低温多晶硅氧化物晶体管；

所述第一晶体管的第二端与所述驱动管的栅极和所述第二晶体管的第二端相连，所述第一晶体管的栅极与第一控制端相连，所述第二晶体管的第一端与所述驱动管的第二端相连，所述第二晶体管的栅极与第二控制端相连，所述驱动管的第二端与所述第三晶体管的第一端相连，所述第三晶体管的第二端与发光元件的第一端相连，所述第三晶体管的栅极与第三控制端相连，所述发光元件的第二端与第一电源电压端相连；

所述第一晶体管的第一端与第一信号端相连，以在所述发光元件处于工作状态时，通过所述第一信号端输入的电平信号控制所述第一晶体管的第一端的电压大于所述驱动管的第二端的电压。

一种显示面板的驱动方法，应用于如上任一项所述的显示面板，所述驱动方法包括：

在第一时段，控制第一晶体管导通，并向所述第一信号端输入低电平信号，通过所述低电平信号对所述第一晶体管的第二端进行复位；

在第二时段和第三时段，控制第一晶体管断开，并向所述第一信号端输入高电平信号，以使所述发光元件处于工作状态时，所述第一晶体管的第一端的电压大于所述驱动管的第二端的电压。

一种显示装置，包括如上任一项所述的显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的显示面板和显示装置，由于所述第一晶体管的第一端与第一信号端相连，在所述发光元件处于工作状态时，通过所述第一信号端输入的电平信号可以控制所述第一晶体管的第一端的电压大于所述驱动管的第二端的电压，因此，可以使得第一晶体管中从第一端流向第二端的漏电流与第二晶体管中从第一端流向第二端的漏电流相抵消，从而相对减小了第一晶体管第二端的电位即N1节点的电位的下降，进而避免了因第一晶体管第二端的电位下降而导致的显示画面亮度上升以及出现低频闪烁的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种驱动电路的结构示意图；

图2为本发明实施例提供的显示面板的俯视结构示意图；

图3为本发明一个实施例提供的驱动电路的结构示意图；

图4为图3所示的驱动电路的驱动信号时序图；

图5为本发明另一实施例提供的驱动电路的结构示意图；

图6为本发明另一实施例提供的驱动电路的结构示意图；

图7为图6所示的驱动电路的驱动信号时序图；

图8为本发明另一实施例提供的驱动电路的结构示意图；

图9为本发明另一实施例提供的驱动电路的结构示意图；

图10为本发明实施例提供的一种显示面板的驱动方法的流程图；

图11为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

正如背景技术所述，现有的OLED显示面板的显示画面会出现低频闪烁的问题。发明人研究发现，造成这种问题的原因主要是，如图1所示，图1为现有的一种驱动电路的结构示意图，由于晶体管K4和K5为低温多晶硅氧化物晶体管，其漏电流较小，因此，对于可穿戴电子设备而言，在显示面板的空闲状态下，驱动电路适用于低频驱动发光元件发光，如频率低于1Hz。但是，在低频驱动下，由于驱动电路中晶体管K4第一端的VREF的电位和N3节点的电位都比N1节点的电位低，因此，晶体管K4中会存在从第二端即N1节点流向第一端VREF的漏电流，晶体管K5中会存在从第一端即N1节点流向第二端即N3节点的漏电流，这两个晶体管中的漏电流会逐渐拉低N1节点的电位，使得显示面板的亮度逐渐上升，出现低频闪烁问题。

基于此，本发明提供了一种显示面板和显示装置，以克服现有技术存在的上述问题，显示面板包括呈阵列排布的多个像素单元，每个所述像素单元均包括驱动电路；

所述驱动电路包括驱动晶体管、第一晶体管、第二晶体管和第三晶体管，所述第一晶体管和所述第二晶体管为低温多晶硅氧化物晶体管；所述第一晶体管的第二端与所述驱动管的栅极和所述第二晶体管的第二端相连，所述第一晶体管的栅极与第一控制端相连，所述第二晶体管的第一端与所述驱动管的第二端相连，所述第二晶体管的栅极与第二控制端相连，所述驱动管的第二端与所述第三晶体管的第一端相连，所述第三晶体管的第二端与发光元件的第一端相连，所述第三晶体管的栅极与第三控制端相连，所述发光元件的第二端与第一电源电压端相连；所述第一晶体管的第一端与第一信号端相连，以在所述发光元件处于工作状态时，通过所述第一信号端输入的电平信号控制所述第一晶体管的第一端的电压大于所述驱动管的第二端的电压。

本发明提供的显示面板和显示装置，由于所述第一晶体管的第一端与第一信号端相连，可以在所述发光元件处于工作状态时，通过所述第一信号端输入的电平信号控制所述第一晶体管的第一端的电压大于所述驱动管的第二端的电压，因此，可以使得第一晶体管中从第一端流向第二端的漏电流与第二晶体管中从第一端流向第二端的漏电流相抵消，从而相对减小了第一晶体管第二端的电位即N1节点的电位的下降，进而减弱或避免了因第一晶体管第二端的电位下降而导致的显示画面亮度上升以及出现低频闪烁的问题。

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种显示面板，如图2所示，图2为本发明实施例提供的显示面板的俯视结构示意图，该显示面板包括显示区AA和位于显示区AA周边的非显示区AA’，其中，显示区AA包括多条栅极线10、多条数据线11以及由多条栅极线10和多条数据线11围成的呈阵列排布的多个像素单元12，当然，本发明实施例提供的显示面板还包括位于非显示区AA’的栅极驱动电路13以及驱动芯片14等，在此不再赘述。

本发明实施例中，每个像素单元12均包括驱动电路，如图3所示，图3为本发明一个实施例提供的驱动电路的结构示意图，驱动电路包括驱动晶体管M3、第一晶体管M4、第二晶体管M5和第三晶体管M6，第一晶体管M4和第二晶体管M5为低温多晶硅氧化物晶体管。

其中，第一晶体管M4的第二端与驱动管M3的栅极和第二晶体管M5的第二端相连，第一晶体管M4的栅极与第一控制端S1相连，第二晶体管M5的第一端与驱动管M3的第二端相连，第二晶体管M5的栅极与第二控制端S2相连，驱动管M3的第二端与第三晶体管M6的第一端相连，第三晶体管M6的第二端与发光元件OLED的第一端相连，第三晶体管M6的栅极与第三控制端EMIT相连，发光元件的第二端与第一电源电压端PVEE相连。

本发明实施例中，第一晶体管M4的第一端与第一信号端V1相连，以在发光元件OLED处于工作状态时，通过第一信号端V1输入的电平信号控制第一晶体管M4的第一端的电压大于驱动管M3的第二端N3的电压。

由于通过第一信号端V1输入的电平信号可以控制第一晶体管M4的第一端的电压大于驱动管M3的第二端的电压，即控制V1节点的电压大于N1节点的电压，因此，可以使得第一晶体管M4中从第一端即V1节点流向第二端即N1节点的漏电流与第二晶体管M5中从第一端即N1节点流向第二端即N3节点的漏电流相抵消，从而相对减小了第一晶体管M4第二端的电位即N1节点的电位的下降，进而减弱或避免了因第一晶体管M4第二端的电位下降而导致的显示画面亮度上升以及出现低频闪烁的问题。

可选地，本发明实施例中第一信号端V1输入的电平信号为可变电平信号。与图1中VREF信号不同，本发明实施例中第一信号端V1输入的电平信号为可变电平信号，即该电平信号的电平并不是固定不变的，而是在不同的时段具有不同的电平，如在复位时段为低电平信号、在数据写入时段和发光时段为高电平信号，以在发光元件OLED处于工作状态时，即至少在发光时段使得第一信号端V1输入的电平信号为高电平信号，以控制第一晶体管M4的第一端的电压大于驱动管M3的第二端N3的电压。

本发明的一个实施例中，如图3所示，驱动电路还包括第四晶体管M7，第四晶体管M7的第一端与第四晶体管M7的栅极相连，第四晶体管M7的栅极与第四控制端S0相连，第四晶体管M7的第二端与第一信号端V1相连，即与第一晶体管M4的第一端相连。

其中，第四控制端S0可以与驱动芯片14相连，也可以与其他控制芯片相连。本发明实施例中，通过驱动芯片14输出的信号控制第四晶体管M7的导通和关断，并在第四晶体管M7导通时，通过第四晶体管M7向第一晶体管M4的第一端即第一信号端V1输入电平信号，并通过电平信号控制第一晶体管M4的第一端的电压大于驱动管M3的第二端N3的电压。

如图4所示，图4为图3所示的驱动电路的驱动信号时序图，在第一时段T1，即复位时段T1，EMIT为高电平信号，第六晶体管M1和第三晶体管M6关断，第四控制端S0输入低电平信号，此时，第一晶体管M4的第一端为低电平信号，第一控制端S1输入高电平信号，第一晶体管M4导通，第二控制端S2输入低电平信号，第二晶体管M5关断，第一晶体管M4的第一端的低电平信号输入至N1节点进行复位。

在第二时段T2，即数据写入时段，第四控制端S0输入高电平信号，第一控制端S1输入低电平信号，第一晶体管M4关断；第二控制端S2输入高电平信号，第二晶体管M5导通；第五控制端S3为低电平信号，第五晶体管M8导通，对发光元件OLED的第一端即节点P2进行复位，第七晶体管M2，DATA数据写入驱动管M3的第一端即节点P1。由于N1节点为低电平，因此，会控制驱动管M3导通，DATA数据会从驱动管M3的第一端即节点P1通过第二晶体管M5写入节点N1，使得节点N1的电压上升至Vdata+Vth，Vth为驱动管M3的阈值电压，此时，驱动管M3关断。

在第三时段T3，即发光时段，EMIT为低电平信号，第六晶体管M1和第三晶体管M6导通，第四控制端S0输入高电平信号，第一控制端S1输入低电平信号，第一晶体管M4关断，第二控制端S2输入低电平信号，第二晶体管M5关断，第五控制端S3为高电平信号，第七晶体管M2和第五晶体管M8关断。当第六晶体管M1导通后，PVDD传输至驱动管M3的第一端即节点P1，将驱动管M3的第一端的电压拉高，使得驱动管M3导通，驱动发光元件OLED发光。

由于驱动管M3导通后，使得N3节点的电位低于N1节点，因此，第二晶体管M5中存在从第一端即N1节点流向第二端即N3节点的漏电流，而驱动管M3导通后，第一晶体管M4的第一端输入的是高电平信号，该高电平信号的电压V₁＞Vdata+Vth，使得第一晶体管M4的第一端的电压大于驱动管M3的第二端的电压，即使得V1节点的电压大于N1节点的电压，因此，可以使得第一晶体管M4中存在从第一端即V1节点流向第二端即N1节点的漏电流，第一晶体管M4与第二晶体管M5中的漏电流可以相抵消，从而相对减小了第一晶体管M4第二端的电位即N1节点的电位的下降，进而减弱或避免了因第一晶体管M4第二端的电位下降而导致的显示画面亮度上升以及出现低频闪烁的问题。

当然，本发明并不仅限于此，在本发明的其他实施例中，为了节省驱动芯片14的端口，第四晶体管M7的栅极还可以上一级的第五晶体管M8的栅极相连，如图5所示，图5为本发明另一实施例提供的驱动电路的结构示意图，驱动电路包括第五晶体管M8，第五晶体管M8的第二端与发光元件OLED的第一端相连，第五晶体管M8的第一端与参考电压端VREF相连，第五晶体管的栅极与第五控制端S3相连。

并且，任一列像素单元包括第1个像素单元至第n个像素单元，第i个像素单元中的第五晶体管M8的栅极与第i+1个像素单元中第四晶体管M7的栅极相连，n为大于1的整数，i为大于或等于1的整数，i+1小于或等于n。如图2所示，一列像素单元包括第1个像素单元X1至第n个像素单元Xn，第1个像素单元X1中的第五晶体管M8的栅极与第2个像素单元中第四晶体管M7的栅极相连，第2个像素单元X1中的第五晶体管M8的栅极与第3个像素单元中第四晶体管M7的栅极相连，第3个像素单元X1中的第五晶体管M8的栅极与第4个像素单元中第四晶体管M7的栅极相连，以此类推。其中，第i个像素单元位于一列像素单元中的第i行。

需要说明的是，第1个像素单元中第四晶体管M7的栅极可以直接与驱动芯片14相连，也可以通过虚拟走线等结构与驱动芯片14或其他芯片相连，以通过驱动芯片14或其他芯片提供驱动信号。

还需要说明的是，本发明实施例中的驱动晶体管M3、第三晶体管M6、第四晶体管M7、第五晶体管M8均为P型晶体管，第一晶体管M4和第二晶体管M5为N型晶体管。当然，本发明并不仅限于此，在其他实施例中，驱动晶体管M3、第三晶体管M6、第四晶体管M7、第五晶体管M8还可以为N型晶体管，第一晶体管M4和第二晶体管M5还可以为P型晶体管。

本发明的另一个实施例中，在不增加晶体管的情况下，可以复用其他控制信号作为第一信号端V1的输入信号，以节省驱动芯片14的端口，如图6所示，图6为本发明另一实施例提供的驱动电路的结构示意图，该驱动电路包括第五晶体管M8，第五晶体管M8的第二端与发光元件OLED的第一端相连，第五晶体管M8的第一端与参考电压端VREF相连，第五晶体管的栅极与第五控制端S3相连。

并且，任一列像素单元包括第1个像素单元至第n个像素单元，第i个像素单元中第五晶体管M8的栅极与第i+1个像素单元中第一信号端V1相连，n为大于1的整数，i为大于或等于1的整数，i+1小于或等于n。

如图2所示，一列像素单元包括第1个像素单元X1至第n个像素单元Xn，第1个像素单元中第五晶体管M8的栅极与第2个像素单元中第一信号端V1相连，第2个像素单元中第五晶体管M8的栅极与第3个像素单元中第一信号端V1相连，第3个像素单元中第五晶体管M8的栅极与第4个像素单元中第一信号端V1相连，以此类推。

需要说明的是，本发明实施例中，任一列像素单元中，第1个像素单元中第一晶体管M4的第一端可以与虚拟走线Z相连，虚拟走线Z与驱动芯片10的第五控制端S3相连。也就是说，第1个像素单元中第一晶体管M4的第一端可以直接与驱动芯片14相连，也可以通过虚拟走线等结构与驱动芯片14或其他芯片相连，以通过驱动芯片14或其他芯片向其输入驱动信号。

如图7所示，图7为图6所示的驱动电路的驱动信号时序图，对于每个像素单元的驱动电路而言，驱动电路在第一时段T1至第三时段T3的工作过程与图4所示相同，在此不再赘述。需要说明的是，在第i+1个像素单元的第一时段T1，第i个像素单元中第五晶体管M8的栅极的信号为低电平信号，第二时段T2和第三时段T3，第i个像素单元中第五晶体管M8的栅极的信号为高电平信号，该高电平信号的电压V₁＞Vdata+Vth，因此，在第三时段T3，可以使得第i+1个像素单元中第一晶体管M4的第一端的电压大于驱动管M3的第二端的电压。

在本发明的另一实施例中，如图8所示，图8为本发明另一实施例提供的驱动电路的结构示意图，任一列像素单元中，第1个像素单元中的驱动电路还包括第四晶体管M7，第四晶体管M7的第一端与第四晶体管M7的栅极相连，第四晶体管M7的栅极与第四控制端S0相连，第四晶体管M7的第二端与第一信号端V1相连。即，任一列像素单元中，第1个像素单元中第一晶体管M4的第一端可以通过第四晶体管M7与驱动芯片14或其他芯片相连。

本发明实施例中，为了节省驱动芯片14的端口，如图9所示，图9为本发明另一实施例提供的驱动电路的结构示意图，任一列像素单元中，第i个像素单元中第二晶体管M5的栅极与第i+1个像素单元中第一晶体管M4的栅极相连，即第1个像素单元中第二晶体管M5的栅极与第2个像素单元中第一晶体管M4的栅极相连，第2个像素单元中第二晶体管M5的栅极与第3个像素单元中第一晶体管M4的栅极相连，以此类推。同样，第1个像素单元中第一晶体管M4的栅极通过虚拟走线等结构与驱动芯片14或其他控制芯片相连。

本发明实施例中，如图9所示，驱动电路还包括第六晶体管M1、第七晶体管M2和电容C。当然，本发明并不仅限于此，在其他实施例中，第六晶体管M1、第七晶体管M2和电容C还可以由其他结构的相同功能的电路进行代替，此外，该驱动电路还可以包括其他电路结构，在此不再赘述。

其中，第六晶体管M1的第一端与第二电源电压端PVDD相连，第六晶体管M1的第二端与驱动管M3的第一端相连，第六晶体管M1的栅极与第三控制端EMIT相连。第七晶体管M2的第一端与数据信号电压端DATA相连，第七晶体管M2的第二端与驱动管M3的第一端相连，第七晶体管M2的栅极与第五控制端S3相连；电容C的一端与第二电源电压端PVDD相连，电容M2的第二端与驱动晶体管的栅极相连。

可选地，本发明实施例中的第六晶体管M1和第七晶体管M2为P型晶体管，当然，本发明并不仅限于此，在其他实施例中，第六晶体管M1和第七晶体管M2还可以为N型晶体管。

本发明实施例还提供了一种显示面板的驱动方法，应用于如上任一实施例提供的显示面板，如图10所示，图10为本发明实施例提供的一种显示面板的驱动方法的流程图，所述驱动方法包括：

S101：在第一时段，控制第一晶体管导通，并向所述第一信号端输入低电平信号，通过所述低电平信号对所述第一晶体管的第二端进行复位；

S102：在第二时段和第三时段，控制第一晶体管断开，并向所述第一信号端输入高电平信号，以使所述发光元件处于工作状态时，所述第一晶体管的第一端的电压大于所述驱动管的第二端的电压。

具体地，参考图4，在第一时段T1，即复位时段T1，EMIT为高电平信号，第六晶体管M1和第三晶体管M6关断，第四控制端S0输入低电平信号，此时，第一晶体管M4的第一端为低电平信号，第一控制端S1输入高电平信号，第一晶体管M4导通，第二控制端S2输入低电平信号，第二晶体管M5关断，第一晶体管M4的第一端的低电平信号输入至N1节点进行复位。

在第二时段T2，即数据写入时段，第四控制端S0输入高电平信号，第一控制端S1输入低电平信号，第一晶体管M4关断；第二控制端S2输入高电平信号，第二晶体管M5导通；第五控制端S3为低电平信号，第五晶体管M8导通，对发光元件OLED的第一端即节点P2进行复位，第七晶体管M2，DATA数据写入驱动管M3的第一端即节点P1。

在第三时段T3，即发光时段，EMIT为低电平信号，第六晶体管M1和第三晶体管M6导通，第四控制端S0输入高电平信号，第一控制端S1输入低电平信号，第一晶体管M4关断，第二控制端S2输入低电平信号，第二晶体管M5关断，第五控制端S3为高电平信号，第七晶体管M2和第五晶体管M8关断。由于N1节点为低电平，因此，驱动管M3导通，可以通过驱动管M3驱动发光元件OLED发光。

由于驱动管M3导通后，使得N3节点的电位低于N1节点，因此，第二晶体管M5中存在从第一端即N1节点流向第二端即N3节点的漏电流，而驱动管M3导通后，第一晶体管M4的第一端输入的是高电平信号，使得第一晶体管M4的第一端的电压大于驱动管M3的第二端的电压，即使得V1节点的电压大于N1节点的电压，因此，可以使得第一晶体管M4中存在从第一端即V1节点流向第二端即N1节点的漏电流，第一晶体管M4与第二晶体管M5中的漏电流可以相抵消，从而相对减小了第一晶体管M4第二端的电位即N1节点的电位的下降，进而减弱或避免了因第一晶体管M4第二端的电位下降而导致的显示画面亮度上升以及出现低频闪烁的问题。

可选地，如图3所示，当所述驱动电路还包括第四晶体管M7时：

在第一时段，通过向第四控制端S0输入低电平信号，来向所述第一信号端V1输入低电平信号；

在第二时段和第三时段，通过向第四控制端S0输入高电平信号，来向所述第一信号端V1输入高电平信号。

可选地，任一列像素单元包括第1个像素单元至第n个像素单元，如图6所示，当第i个像素单元中第五晶体管M8的栅极与第i+1个像素单元中所述第一信号端V1相连时：

在第一时段，通过第i个像素单元中第五晶体管M8的栅极向第i+1个像素单元中所述第一信号端V1输入低电平信号；

在第二时段和第三时段，通过第i个像素单元中第五晶体管M8的栅极向第i+1个像素单元中所述第一信号端V1输入高电平信号。

参考图7，在第i+1个像素单元的第一时段T1，第i个像素单元中第五晶体管M8的栅极的信号为低电平信号，第二时段T2和第三时段T3，第i个像素单元中第五晶体管M8的栅极的信号为高电平信号，该高电平信号的电压V₁＞Vdata+Vth，因此，在第三时段T3，可以使得第i+1个像素单元中第一晶体管M4的第一端的电压大于驱动管M3的第二端的电压。

本发明实施例还提供了一种显示装置，如图11所示，图11为本发明实施例提供的一种显示装置的结构示意图，该显示装置包括如上任一实施例提供的显示面板。本发明实施例中，显示装置包括但不仅限于可穿戴显示设备，如智能手表、智能手环等。也就是说，本发明实施例中的显示装置还可以是智能手机或数码相机等电子设备。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种显示面板，其特征在于，包括呈阵列排布的多个像素单元，每个所述像素单元均包括驱动电路；

2.根据权利要求1所述的显示面板，其特征在于，所述第一信号端输入的电平信号为可变电平信号。

3.根据权利要求1所述的显示面板，其特征在于，所述驱动电路还包括第四晶体管，所述第四晶体管的第一端与所述第四晶体管的栅极相连，所述第四晶体管的栅极与第四控制端相连，所述第四晶体管的第二端与所述第一信号端相连。

4.根据权利要求3所述的显示面板，其特征在于，所述驱动电路包括第五晶体管，所述第五晶体管的第二端与所述发光元件的第一端相连，所述第五晶体管的第一端与参考电压端相连，所述第五晶体管的栅极与第五控制端相连；

任一列像素单元包括第1个像素单元至第n个像素单元，第i个像素单元中的第五晶体管的栅极与第i+1个像素单元中第四晶体管的栅极相连，n为大于1的整数，i为大于或等于1的整数，i+1小于或等于n。

5.根据权利要求4所述的显示面板，其特征在于，所述驱动晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管均为P型晶体管。

6.根据权利要求1所述的显示面板，其特征在于，所述驱动电路包括第五晶体管，所述第五晶体管的第二端与所述发光元件的第一端相连，所述第五晶体管的第一端与参考电压端相连，所述第五晶体管的栅极与第五控制端相连；

任一列像素单元包括第1个像素单元至第n个像素单元，第i个像素单元中第五晶体管的栅极与第i+1个像素单元中所述第一信号端相连，n为大于1的整数，i为大于或等于1的整数，i+1小于或等于n。

7.根据权利要求6所述的显示面板，其特征在于，任一列像素单元中，第1个像素单元中第一晶体管的第一端与虚拟走线相连，所述虚拟走线与第五控制端相连。

8.根据权利要求6所述的显示面板，其特征在于，任一列像素单元中，第1个像素单元中的驱动电路还包括第四晶体管，所述第四晶体管的第一端与所述第四晶体管的栅极相连，所述第四晶体管的栅极与第四控制端相连，所述第四晶体管的第二端与所述第一信号端相连。

9.根据权利要求6所述的显示面板，其特征在于，任一列像素单元中，第i个像素单元中第二晶体管的栅极与第i+1个像素单元中第一晶体管的栅极相连。

10.根据权利要求1所述的显示面板，其特征在于，所述驱动电路包括第六晶体管、第七晶体管和电容；

所述第六晶体管的第一端与第二电源电压端相连，所述第六晶体管的第二端与所述驱动管的第一端相连，所述第六晶体管的栅极与第三控制端相连；

所述第七晶体管的第一端与数据信号电压端相连，所述第七晶体管的第二端与所述驱动管的第一端相连，所述第七晶体管的栅极与第五控制端相连；

所述电容的一端与所述第二电源电压端相连，所述电容的第二端与所述驱动晶体管的栅极相连。

11.根据权利要求10所述的显示面板，其特征在于，所述第六晶体管和所述第七晶体管为P型晶体管。

12.一种显示面板的驱动方法，其特征在于，应用于权利要求1～11任一项所述的显示面板，所述驱动方法包括：

13.根据权利要求12所述的显示面板，其特征在于，当所述驱动电路还包括第四晶体管时：

在第一时段，通过向第四控制端输入低电平信号，来向所述第一信号端输入低电平信号；

在第二时段和第三时段，通过向第四控制端输入高电平信号，来向所述第一信号端输入高电平信号。

14.根据权利要求12所述的显示面板，其特征在于，任一列像素单元包括第1个像素单元至第n个像素单元，第i个像素单元中第五晶体管的栅极与第i+1个像素单元中所述第一信号端相连时：

在第一时段，通过第i个像素单元中第五晶体管的栅极向第i+1个像素单元中所述第一信号端输入低电平信号；

在第二时段和第三时段，通过第i个像素单元中第五晶体管的栅极向第i+1个像素单元中所述第一信号端输入高电平信号。

15.一种显示装置，其特征在于，包括权利要求1～11任一项所述的显示面板。