CN111445861A - 像素驱动电路及驱动方法、移位寄存器电路、显示装置 - Google Patents

Abstract

本公开实施例提供一种像素驱动电路及驱动方法、移位寄存器电路、显示装置，涉及显示技术领域，可避免动态拖影。像素驱动电路包括：数据写入子电路、驱动子电路和时间控制子电路；数据写入子电路在第一扫描信号端处接收的第一扫描信号的控制下，将在数据信号端处接收的数据信号写入第一节点；驱动子电路在第一节点的电压和在第一电源电压信号端处接收的第一电源电压信号的控制下，驱动与第二节点耦接的发光器件工作；时间控制子电路在发光器件工作预设时间之后，在第二扫描信号端处接收的第二扫描信号的控制下，将在控制信号端处接收的控制信号传输至第一节点，使驱动子电路断开，以控制发光器件停止工作。

Description

像素驱动电路及驱动方法、移位寄存器电路、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及驱动方法、移位寄存器电路、显示装置。

背景技术

目前，显示装置大多追求高分辨率、高画质等特性。其中，有机电致发光二极管(Organic Light Emitting Diode，OLED)，具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点，是目前研究领域的热点之一。

发明内容

本公开的实施例提供一种像素驱动电路及驱动方法、移位寄存器电路、显示装置，可避免动态拖影。

为达到上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种像素驱动电路。所述像素驱动电路包括数据写入子电路、驱动子电路和时间控制子电路。所述数据写入子电路至少与第一扫描信号端、数据信号端和第一节点耦接；所述数据写入子电路被配置为，在所述第一扫描信号端处接收的第一扫描信号的控制下，将在所述数据信号端处接收的数据信号写入所述第一节点。所述驱动子电路与所述第一节点、第二节点和第一电源电压信号端耦接；所述驱动子电路被配置为，在所述第一节点的电压和在所述第一电源电压信号端处接收的第一电源电压信号的控制下，驱动与所述第二节点耦接的发光器件工作。所述时间控制子电路与所述第一节点、第二扫描信号端和控制信号端耦接；所述时间控制子电路被配置为，在所述发光器件工作预设时间之后，在所述第二扫描信号端处接收的第二扫描信号的控制下，将在所述控制信号端处接收的控制信号传输至所述第一节点，使所述驱动子电路断开，以控制所述发光器件停止工作。

在一些实施例中，所述时间控制子电路包括第一晶体管。所述第一晶体管的控制极与所述第二扫描信号端耦接，所述第一晶体管的第一极与所述控制信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。

在一些实施例中，所述驱动子电路包括第二晶体管。所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第二节点耦接，所述第二晶体管的第二极与所述第一电源电压信号端耦接。

在一些实施例中，所述数据写入子电路还与所述第二节点耦接。所述数据写入子电路包括：第三晶体管和存储电容。所述第三晶体管的控制极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第一节点耦接。所述存储电容的第一极与所述第一节点耦接，所述存储电容的第二极与所述第二节点耦接。

在一些实施例中，所述像素驱动子电路还包括感测子电路。所述感测子电路与第三扫描信号端、所述第二节点和感测信号端耦接；所述感测子电路被配置为，在所述第三扫描信号端处接收的第三扫描信号的控制下，将在所述感测信号端处接收的感测信号传输至所述第二节点。

在一些实施例中，所述感测子电路包括第四晶体管。所述第四晶体管的控制极与所述第三扫描信号端耦接，所述第四晶体管的第一极与所述感测信号端耦接，所述第四晶体管的第二极与所述第二节点耦接。

在一些实施例中，所述控制信号端与所述感测信号端为同一信号端。

在一些实施例中，所述第一扫描信号端与所述第三扫描信号端为同一信号端。

另一方面，提供一种移位寄存器电路。所述移位寄存器电路应用于上述任一实施例所述的像素驱动电路。所述移位寄存器电路包括：第一输入子电路、第一输出子电路、第二输入子电路和第二输出子电路。所述第一输入子电路至少与上拉节点和第一信号输入端耦接；所述第一输入子电路被配置为，在所述像素驱动电路接收到第一扫描信号之前，将在所述第一信号输入端处接收的信号传输至所述上拉节点。所述第一输出子电路与第一时钟信号端、所述上拉节点和第一信号输出端耦接；所述第一输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第一时钟信号端处接收的第一时钟信号传输至所述第一信号输出端，以向所述像素驱动电路的第一扫描信号端传输第一扫描信号。所述第二输入子电路至少与所述上拉节点和第二信号输入端耦接；所述第二输入子电路被配置为，在所述像素驱动电路驱动发光器件工作预设时间之后，将在所述第二信号输入端处接收的信号传输至所述上拉节点。所述第二输出子电路与第二时钟信号端、所述上拉节点和第二信号输出端耦接；所述第二输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第二时钟信号端处接收的第二时钟信号传输至所述第二信号输出端，以在所述像素驱动电路驱动发光器件工作预设时间之后，向所述像素驱动电路的第二扫描信号端传输第二扫描信号。

在所述像素驱动电路包括感测子电路的情况下，所述移位寄存器电路还包括第三输出子电路。所述第三输出子电路与第三时钟信号端、所述上拉节点和第三信号输出端耦接；所述第三输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第三时钟信号端处接收的第三时钟信号传输至所述第三信号输出端，以向所述像素驱动电路的第三扫描信号端传输第三扫描信号。

在一些实施例中，所述第一输出子电路包括第五晶体管和第一电容。所述第五晶体管的控制极与所述上拉节点耦接，所述第五晶体管的第一极与所述第一时钟信号端耦接，所述第五晶体管的第二极与所述第一信号输出端耦接。所述第一电容的第一极与所述上拉节点耦接，所述第一电容的第二极与所述第一信号输出端耦接。

所述第二输出子电路包括第六晶体管和第二电容。所述第六晶体管的控制极与所述上拉节点耦接，所述第六晶体管的第一极与所述第二时钟信号端耦接，所述第六晶体管的第二极与所述第二信号输出端耦接。所述第二电容的第一极与所述上拉节点耦接，所述第二电容的第二极与所述第二信号输出端耦接。

在一些实施例中，在所述移位寄存器电路包括第三输出子电路的情况下，所述第三输出子电路包括第七晶体管和第三电容。所述第七晶体管的控制极与所述上拉节点耦接，所述第七晶体管的第一极与所述第三时钟信号端耦接，所述第七晶体管的第二极与所述第三信号输出端耦接。所述第三电容的第一极与所述上拉节点耦接，所述第三电容的第二极与所述第三信号输出端耦接。

在一些实施例中，所述移位寄存器电路还包括移位信号输出子电路。所述移位信号输出子电路与第四时钟信号端、所述上拉节点和移位信号输出端耦接；所述移位信号输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第四时钟信号端处接收的第四时钟信号传输至所述移位信号输出端。

所述移位信号输出子电路包括第八晶体管。所述第八晶体管的控制极与所述上拉节点耦接，所述第八晶体管的第一极与所述第四时钟信号端耦接，所述第八晶体管的第二极与所述移位信号输出端耦接。

在一些实施例中，所述移位寄存器电路还包括第一降噪子电路和第二降噪子电路。所述第一降噪子电路与第一下拉节点、所述第一信号输出端和第一电压端耦接；所述第一降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第一信号输出端。所述第一降噪子电路与第一下拉节点、所述第一信号输出端和第一电压端耦接；所述第一降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第一信号输出端。

在所述移位寄存器电路包括第三输出子电路的情况下，所述移位寄存器电路还包括第三降噪子电路。所述第三降噪子电路与所述第一下拉节点、第三信号输出端和第一电压端耦接；所述第三降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第三信号输出端。

在所述移位寄存器电路包括移位信号输出子电路的情况下，所述移位寄存器电路还包括第四降噪子电路。所述第四降噪子电路与所述第一下拉节点、移位信号输出端和第二电压端耦接；所述第四降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第二电压端的电压传输至所述移位信号输出端。

在一些实施例中，所述第一降噪子电路包括第九晶体管。所述第九晶体管的控制极与所述第一下拉节点耦接，所述第九晶体管的第一极与所述第一电压端耦接，所述第九晶体管的第二极与所述第一信号输出端耦接。

所述第二降噪子电路包括第十晶体管。所述第十晶体管的控制极与所述第一下拉节点耦接，所述第十晶体管的第一极与所述第一电压端耦接，所述第十晶体管的第二极与所述第二信号输出端耦接。

在所述移位寄存器电路包括第三降噪子电路的情况下，所述第三降噪子电路包括第十一晶体管。所述第十一晶体管的控制极与所述第一下拉节点耦接，所述第十一晶体管的第一极与所述第一电压端耦接，所述第十一晶体管的第二极与所述第三信号输出端耦接。

在所述移位寄存器电路包括第四降噪子电路的情况下，所述第四降噪子电路包括第十二晶体管。所述第十二晶体管的控制极与所述第一下拉节点耦接，所述第十二晶体管的第一极与所述第二电压端耦接，所述第十二晶体管的第二极与所述移位信号输出端耦接。

在一些实施例中，所述移位寄存器电路还包括第五降噪子电路和第六降噪子电路。所述第五降噪子电路与第二下拉节点、所述第一信号输出端和第一电压端耦接；所述第五降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第一信号输出端。所述第六降噪子电路与所述第二下拉节点、所述第二信号输出端和所述第一电压端耦接；所述第六降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第二信号输出端。

在所述移位寄存器电路包括第三输出子电路的情况下，所述移位寄存器电路还包括第七降噪子电路。所述第七降噪子电路与所述第二下拉节点、第三信号输出端和所述第一电压端耦接；所述第七降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第三信号输出端。

在所述移位寄存器电路包括移位信号输出子电路的情况下，所述移位寄存器电路还包括第八降噪子电路。所述第八降噪子电路与所述第二下拉节点、移位信号输出端和第二电压端耦接；所述第八降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第二电压端的电压传输至所述移位信号输出端。

在一些实施例中，所述第五降噪子电路包括第十三晶体管。所述第十三晶体管的控制极与所述第二下拉节点耦接，所述第十三晶体管的第一极与所述第一电压端耦接，所述第十三晶体管的第二极与所述第一信号输出端耦接。

所述第六降噪子电路包括第十四晶体管。所述第十四晶体管的控制极与所述第二下拉节点耦接，所述第十四晶体管的第一极与所述第一电压端耦接，所述第十四晶体管的第二极与所述第二信号输出端耦接。

在所述移位寄存器电路包括第七降噪子电路的情况下，所述第七降噪子电路包括第十五晶体管。所述第十五晶体管的控制极与所述第二下拉节点耦接，所述第十五晶体管的第一极与所述第一电压端耦接，所述第十五晶体管的第二极与所述第三信号输出端耦接。

在所述移位寄存器电路包括第八降噪子电路的情况下，所述第八降噪子电路包括第十六晶体管。所述第十六晶体管的控制极与所述第二下拉节点耦接，所述第十六晶体管的第一极与所述第二电压端耦接，所述第十六晶体管的第二极与所述移位信号输出端耦接。

又一方面，提供一种栅极驱动电路。所述栅极驱动电路包括多个级联的如上述任一实施例所述的移位寄存器电路。

再一方面，提供一种显示装置。所述显示装置包括多个如上述任一实施例所述的像素驱动电路、多个发光器件和如上述实施例所述的栅极驱动电路。一个所述像素驱动电路与至少一个发光器件耦接。所述栅极驱动电路与各所述像素驱动电路耦接。

又一方面，提供一种如上述任一实施例所述的像素驱动电路的驱动方法，包括：数据写入子电路在第一扫描信号端处接收的第一扫描信号的控制下，将在数据信号端处接收的数据信号写入第一节点；驱动子电路在第一节点的电压和第一电源电压信号端处接收的第一电源电压信号的控制下，驱动与第二节点耦接的发光器件工作；时间控制子电路在所述发光器件工作预设时间之后，在第二扫描信号端处接收的第二扫描信号的控制下，将在控制信号端处接收的控制信号传输至所述第一节点，使所述驱动子电路断开，以控制所述发光器件停止工作。

在一些实施例中，在所述像素驱动电路包括感测子电路的情况下，所述驱动方法还包括：

在所述数据写入子电路将所述数据信号写入所述第一节点的同时，所述感测子电路在第三扫描信号端处接收的第三扫描信号的控制下，将在感测信号端处接收的感测信号传输至所述第二节点。

本公开的实施例提供一种像素驱动电路及驱动方法、移位寄存器电路、显示装置，时间控制子电路在发光器件工作预设时间之后，将在控制信号端处接收的控制信号传输至第一节点，使驱动子电路断开，控制发光器件停止工作，发光器件停止发光。相比于在图像帧切换的过程中，发光器件在下一图像帧到来之前持续工作，本公开的实施例缩短了发光器件的工作时长，使得在下一图像帧到来之前，显示装置可以在一段时间内呈现黑画面，延长了动态画面响应时间，从而避免由于发光器件持续工作而导致在图像帧切换的过程中出现动态拖影，提高了显示效果。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示面板的一种结构图；

图2为根据一些实施例的像素驱动电路的一种结构图；

图3为根据一些实施例的像素驱动电路的另一种结构图；

图4为根据一些实施例的像素驱动电路的又一种结构图；

图5为根据一些实施例的像素驱动电路的又一种结构图；

图6为根据一些实施例的移位寄存器电路的一种结构图；

图7为根据一些实施例的移位寄存器电路的另一种结构图；

图8为根据一些实施例的移位寄存器电路的又一种结构图；

图9为根据一些实施例的像素驱动电路的一种驱动信号时序图；

图10为根据一些实施例的移位寄存器电路的一种驱动信号时序图；

图11为根据一些实施例的栅极驱动电路的一种结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

本公开的实施例提供一种显示装置。

上述的显示装置包括如图1所示的显示面板100。显示面板100具有显示区(ActiveArea，AA)和至少位于AA区一侧的周边区S。

如图1所示，显示面板100包括设置于AA区中的多个亚像素P。

需要说明的是，图1中以上述多个亚像素P呈n行m列的阵列形式排列为例进行示意，但本发明实施例不限于此，上述多个亚像素P还可以以其他方式进行排布。其中，沿水平方向X排列成一排的亚像素P称为同一行亚像素，沿竖直方向Y排列成一排的亚像素P称为同一列亚像素。

在一些实施例中，如图1所示，亚像素P内设置有像素驱动电路20。

如图2所示，一个像素驱动电路20与至少一个发光器件L耦接，像素驱动电路20用于驱动发光器件L发光。

其中，该发光器件L还与第二电源电压信号端VSS电连接。

示例性地，第二电源电压信号端VSS传输直流低电平信号。

示例性地，发光器件L可以采用OLED或者发光二极管(LightEmitting Diode，LED)。在这种情况下，文中所述的工作时长可以被理解为发光器件L的发光时长；发光器件L的第一极和第二极分别为发光二极管的阳极和阴极。

在动态画面切换过程中，如果发光器件L工作时间较长，在一图像帧的显示图像切换至下一图像帧的显示图案的过程中，上一图像帧的显示画面会出现拖影，影响下一图像帧的显示画面，导致出现图像拖影(也称动态图像拖影)，降低显示效果。

本公开的一些实施例提供一种像素驱动电路20，如图2所示，包括：数据写入子电路201、驱动子电路202和时间控制子电路203。

数据写入子电路201至少与第一扫描信号端G1、数据信号端DATA和第一节点N1耦接。

驱动子电路202与第一节点N1、第二节点N2和第一电源电压信号端VDD耦接。

时间控制子电路203与第一节点N1、第二扫描信号端G2和控制信号端DB耦接。

其中，数据写入子电路201被配置为在第一扫描信号端G1处接收的第一扫描信号的控制下，将在数据信号端DATA处接收的数据信号写入第一节点N1。

驱动子电路202被配置为在第一节点N1的电压和在第一电源电压信号端VDD处接收的第一电源电压信号的控制下，驱动与第二节点N2耦接的发光器件L工作。

示例性地，第一电源电压信号为直流高电平信号。

时间控制子电路203被配置为在发光器件L工作预设时间之后，在第二扫描信号端G2处接收的第二扫描信号的控制下，将在控制信号端DB处接收的控制信号传输至第一节点N1，使驱动子电路202断开，以控制发光器件L停止工作。

其中，发光器件L工作预设时间指的是发光器件L正常发光，以使显示装置显示正常图像的时间。在发光器件L停止工作的情况下，发光器件L不发光，显示装置呈现黑画面。

需要说明的是，可以根据显示装置实际显示正常图像的需要，设定发光器件L工作预设时间的时长，在此不做限定。

并且，本领域技术人员可以在保证发光器件L工作预设时间之后，显示装置切换成黑画面的情况下，对控制信号的电压大小进行设定。示例性地，控制信号端DB处接收的控制信号可以为固定电位信号，例如，直流低电平信号；或者，控制信号也可以为电位在设定电压范围内变化的信号，例如，插黑信号，该电位在设定电压范围内的信号可以控制发光器件L停止工作。

在此情况下，相比于在图像帧切换的过程中，发光器件L在下一图像帧到来之前持续工作，本公开的实施例中的发光器件L工作预设时间之后，发光器件L停止工作，即发光器件L停止发光，缩短了发光器件L的工作时长，使得在下一图像帧到来之前，显示装置可以在一段时间内呈现黑画面，延长了动态画面响应时间，从而避免由于发光器件L持续工作而导致在图像帧切换的过程中出现动态拖影，提高显示效果。

因此，本公开的实施例提供的像素驱动电路20，时间控制子电路203在发光器件L工作预设时间之后，将在控制信号端DB处接收的控制信号传输至第一节点N1，使驱动子电路202断开，控制发光器件L停止工作，发光器件L停止发光。相比于在图像帧切换的过程中，发光器件L在下一图像帧到来之前持续工作，本公开的实施例缩短了发光器件L的工作时长，使得在下一图像帧到来之前，显示装置可以在一段时间内呈现黑画面，延长了动态画面响应时间(Motion Picture Response Time，MPRT)，从而避免由于发光器件L持续工作而导致在图像帧切换的过程中出现动态拖影，提高了显示效果。并且，显示装置的刷新频率越高，动态画面响应时间越长，拖影对显示效果的影响越小。

示例性地，如图3所示，时间控制子电路203包括：第一晶体管T1。

其中，第一晶体管T1的控制极与第二扫描信号端G2耦接，第一晶体管T1的第一极与控制信号端DB耦接，第一晶体管T1的第二极与第一节点N1耦接。

示例性地，如图3所示，驱动子电路202包括：第二晶体管T2。

其中，第二晶体管T2的控制极与第一节点N1耦接，第二晶体管T2的第一极与第二节点N2耦接，第二晶体管T2的第二极与第一电源电压信号端VDD耦接。

示例性地，如图3所示，数据写入子电路201还与第二节点N2耦接。数据写入子电路201包括：第三晶体管T3和存储电容Cst。

其中，第三晶体管T3的控制极与第一扫描信号端G1耦接，第三晶体管T3的第一极与数据信号端DATA耦接，第三晶体管T3的第二极与第一节点N1耦接。

存储电容Cst的第一极与第一节点N1耦接，存储电容Cst的第二极与第二节点N2耦接。

在一些实施例中，如图2所示，像素驱动子电路20还包括感测子电路204。

感测子电路204与第三扫描信号端G3、第二节点N2和感测信号端SE耦接。

感测子电路204被配置为在第三扫描信号端G3处接收的第三扫描信号的控制下，将在感测信号端SE处接收的感测信号传输至第二节点N2。

在此情况下，显示面板100还包括感测信号线(图中未示出)。感测信号线与感测信号端SE耦接。感测信号线向感测信号端SE提供感测信号。

此外，显示装置还包括外部补偿电路(图中未示出)。感测信号线与外部补偿电路耦接。感测子电路204还被配置为，在发光器件L不工作的时间段，在第三扫描信号端G3处接收的第三扫描信号的控制下，向感测信号端SE传输第二节点N2的电压。

在此情况下，感测信号线将第二节点N2的电压传输至外部补偿电路，外部补偿电路根据第二节点N2的电压，调整在后续显示过程中数据信号端DATA处接收的数据信号。这样，可以通过外部补偿的方式，对驱动子电路202中的第二晶体管T2的阈值电压进行补偿，避免了驱动子电路202向发光器件L提供的驱动电流的差异，提高了显示装置的亮度均一性。

示例性地，如图3所示，感测子电路204包括第四晶体管T4。

其中，第四晶体管T4的控制极与第三扫描信号端G3耦接，第四晶体管T4的第一极与感测信号端SE耦接，第四晶体管T4的第二极与第二节点N2耦接。

在一些实施例中，控制信号端DB与感测信号端SE为同一信号端。

示例性地，如图4所示，在时间控制子电路203包括第一晶体管T1的情况下，第一晶体管T1的第一极与感测信号端SE耦接。

在此情况下，可以减少了像素驱动电路20的信号端的数量，减少了与信号端对应耦接的信号线的数量，扩大了显示面板100的布线空间。

在一些实施例中，第一扫描信号端G1和第三扫描信号端G3为同一信号端。

可以理解的是，数据写入子电路201和感测子电路204同步开启。

示例性地，如图5所示，在感测子电路204包括第四晶体管T4的情况下，第四晶体管T4的控制极与第一扫描信号端G1耦接。

在此情况下，减少了像素驱动电路20的信号端的数量，减少了与信号端对应耦接的信号线的数量，扩大了显示面板100的布线空间。

本公开的实施例提供一种移位寄存器电路RS。移位寄存器电路RS应用于上述任一实施例中的像素驱动电路20。

如图6所示，移位寄存器电路RS包括：第一输入子电路301、第一输出子电路302、第二输入子电路303和第二输出子电路304。

第一输入子电路301至少与上拉节点PU和第一信号输入端IN1耦接。

第一输出子电路302与第一时钟信号端CLKA、上拉节点PU和第一信号输出端OUT1耦接。

第二输入子电路303至少与上拉节点PU和第二信号输入端IN2耦接。

第二输出子电路304与第二时钟信号端CLKB、上拉节点PU和第二信号输出端OUT2耦接。

其中，第一输入子电路301被配置为在像素驱动电路20接收到第一扫描信号之前，将在第一信号输入端IN1处接收的信号传输至上拉节点PU。

第一输出子电路302被配置为在上拉节点PU的电压的控制下，将在第一时钟信号端CLKA处接收的第一时钟信号传输至第一信号输出端OUT1，以向像素驱动电路20的第一扫描信号端G1传输第一扫描信号。

第二输入子电路303被配置为在像素驱动电路20驱动发光器件L工作预设时间之后，将在第二信号输入端IN2处接收的信号传输至上拉节点PU。

第二输出子电路304被配置为在上拉节点PU的电压的控制下，将在第二时钟信号端CLKB处接收的第二时钟信号传输至第二信号输出端OUT2，以在像素驱动电路20驱动发光器件L工作预设时间之后，向像素驱动电路20的第二扫描信号端G2传输第二扫描信号。

在一些实施例中，第一信号输入端IN1与第二信号输入端IN2为同一信号端。

示例性地，如图7所示，第一输出子电路302包括第五晶体管T5和第一电容C1。

其中，第五晶体管T5的控制极与上拉节点PU耦接，第五晶体管T5的第一极与第一时钟信号端CLKA耦接，第五晶体管T5的第二极与第一信号输出端OUT1耦接。

第一电容C1的第一极与上拉节点PU耦接，第一电容C1的第二极与第一信号输出端OUT1耦接。

示例性地，如图7所示，第二输出子电路304包括第六晶体管T6和第二电容C2。

第六晶体管T6的控制极与上拉节点PU耦接，第六晶体管T6的第一极与第二时钟信号端CLKB耦接，第六晶体管T6的第二极与第二信号输出端OUT2耦接。

第二电容C2的第一极与上拉节点PU耦接，第二电容C2的第二极与第二信号输出端OUT2耦接。

需要说明的是，第一输入子电路301和第二输入子电路303的具体结构进行设定，可以采用领域内任何能够实现相应功能的电路或模块。在实际应用中，技术人员可以根据情况进行选择，本公开在此不作限定。

在一些实施例中，在像素驱动电路20包括感测子电路204的情况下，如图6所示，移位寄存器电路RS还包括：第三输出子电路305。

第三输出子电路305与第三时钟信号端CLKC、上拉节点PU和第三信号输出端OUT3耦接。

第三输出子电路305被配置为在上拉节点PU的电压的控制下，将在第三时钟信号端CLKC处接收的第三时钟信号传输至第三信号输出端OUT3，以向像素驱动电路20的第三扫描信号端G3传输第三扫描信号。

示例性地，如图7所示，第三输出子电路305包括第七晶体管T7和第三电容C3。

第七晶体管T7的控制极与上拉节点PU耦接，第七晶体管T7的第一极与第三时钟信号端CLKC耦接，第七晶体管T7的第二极与第三信号输出端OUT3耦接。

第三电容C3的第一极与上拉节点PU耦接，第三电容C3的第二极与第三信号输出端OUT3耦接。

在一些实施例中，如图6所示，移位寄存器电路RS还包括移位信号输出子电路306。

移位信号输出子电路306与第四时钟信号端CLKD、上拉节点PU和移位信号输出端CR耦接。

移位信号输出子电路306被配置为在上拉节点PU的电压的控制下，将在第四时钟信号端CLKD处接收的第四时钟信号传输至移位信号输出端CR。

示例性地，如图7所示，移位信号输出子电路306包括第八晶体管T8。

第八晶体管T8的控制极与上拉节点PU耦接，第八晶体管T8的第一极与第四时钟信号端CLKD耦接，第八晶体管T8的第二极与移位信号输出端CR耦接。

在一些实施例中，如图6所示，移位寄存器电路RS还包括：第一降噪子电路307和第二降噪子电路308。

第一降噪子电路307与第一下拉节点PD1、第一信号输出端OUT1和第一电压端V1耦接。

第二降噪子电路308与第一下拉节点PD1、第二信号输出端OUT2和第一电压端V1耦接。

第一降噪子电路307被配置为在第一下拉节点PD1的电压的控制下，将第一电压端V1的电压传输至第一信号输出端OUT1，以在移位寄存器电路RS不向像素驱动电路20的第一扫描信号端G1传输第一扫描信号的阶段对第一信号输出端OUT1进行降噪。

第二降噪子电路308被配置为在第一下拉节点PD1的电压的控制下，将第一电压端V1的电压传输至第二信号输出端OUT2，以在移位寄存器电路RS不向像素驱动电路20的第二扫描信号端G2传输第二扫描信号的阶段对第二信号输出端OUT2进行降噪。

其中，第一电压端V1被配置为传输直流低电平信号。

示例性地，如图7所示，第一降噪子电路307包括：第九晶体管T9。

第九晶体管T9的控制极与第一下拉节点PD1耦接，第九晶体管T9的第一极与第一电压端V1耦接，第九晶体管T9的第二极与第一信号输出端OUT1耦接。

示例性地，如图7所示，第二降噪子电路308包括：第十晶体管T10。

第十晶体管T10的控制极与第一下拉节点PD1耦接，第十晶体管T10的第一极与第一电压端V1耦接，第十晶体管T10的第二极与第二信号输出端OUT2耦接。

在一些实施例中，在移位寄存器电路RS包括第三输出子电路305的情况下，如图6所示，移位寄存器电路RS还包括：第三降噪子电路309。

第三降噪子电路309与第一下拉节点PD1、第三信号输出端OUT3和第一电压端V1耦接。

第三降噪子电路309被配置为在第一下拉节点PD1的电压的控制下，将第一电压端V1的电压传输至第三信号输出端OUT3，以在移位寄存器电路RS不向像素驱动电路20的第三扫描信号端G3传输第三扫描信号的阶段对第三信号输出端OUT3进行降噪。

示例性地，如图7所示，第三降噪子电路309包括第十一晶体管T11。

第十一晶体管T11的控制极与第一下拉节点PD1耦接，第十一晶体管T11的第一极与第一电压端V1耦接，第十一晶体管T11的第二极与第三信号输出端OUT3耦接。

在一些实施例中，在移位寄存器电路RS包括移位信号输出子电路306的情况下，如图6所示，移位寄存器电路RS还包括：第四降噪子电路310。

第四降噪子电路310与第一下拉节点PD1、移位信号输出端CR和第二电压端V2耦接。

第四降噪子电路310被配置为在第一下拉节点PD1的电压的控制下，将第二电压端V2的电压传输至移位信号输出端CR，以在移位寄存器电路RS不输出扫描信号的阶段对移位信号输出端CR进行降噪。

其中，第二电压端V2被配置为传输直流低电平信号。

第二电压端V2传输的直流低电平信号的电位低于第一电压端V1传输的直流低电平信号的电位。

示例性地，如图7所示，第四降噪子电路310包括：第十二晶体管T12。

第十二晶体管T12的控制极与第一下拉节点PD1耦接，第十二晶体管T12的第一极与第二电压端V2耦接，第十二晶体管T12的第二极与移位信号输出端CR耦接。

在一些实施例中，如图6所示，移位寄存器电路RS还包括：第五降噪子电路311和第六降噪子电路312。

第五降噪子电路311与第二下拉节点PD2、第一信号输出端OUT1和第一电压端V1耦接。

第六降噪子电路312与第二下拉节点PD2、第二信号输出端OUT2和第一电压端V1耦接。

第五降噪子电路311被配置为在第二下拉节点PD2的电压的控制下，将第一电压端V1的电压传输至第一信号输出端OUT1，以在移位寄存器电路RS不向像素驱动电路20的第一扫描信号端G1传输第一扫描信号的阶段对第一信号输出端OUT1进行降噪。

第六降噪子电路312被配置为在第二下拉节点PD2的电压的控制下，将第一电压端V1的电压传输至第二信号输出端OUT2，以在移位寄存器电路RS不向像素驱动电路20的第二扫描信号端G2传输第二扫描信号的阶段对第二信号输出端OUT2进行降噪。

示例性地，如图7所示，第五降噪子电路311包括：第十三晶体管T13。

第十三晶体管T13的控制极与第二下拉节点PD2耦接，第十三晶体管T13的第一极与第一电压端V1耦接，第十三晶体管T13的第二极与第一信号输出端OUT1耦接。

示例性地，如图7所示，第六降噪子电路312包括第十四晶体管T14。

第十四晶体管T14的控制极与第二下拉节点PD2耦接，第十四晶体管T14的第一极与第一电压端V1耦接，第十四晶体管T14的第二极与第二信号输出端OUT2耦接。

在一些实施例中，在移位寄存器电路RS包括第三输出子电路305的情况下，如图6所示，移位寄存器电路RS还包括：第七降噪子电路313。

第七降噪子电路313与第二下拉节点PD2、第三信号输出端OUT3和第一电压端V1耦接。

第七降噪子电路313被配置为在第二下拉节点PD2的电压的控制下，将第一电压端V1的电压传输至第三信号输出端OUT3，以在移位寄存器电路RS不向像素驱动电路20的第三扫描信号端G3传输第三扫描信号的阶段对第三信号输出端OUT3进行降噪。

示例性地，如图7所示，第七降噪子电路313包括：第十五晶体管T15。

第十五晶体管T15的控制极与第二下拉节点PD2耦接，第十五晶体管T15的第一极与第一电压端V1耦接，第十五晶体管T15的第二极与第三信号输出端OUT3耦接。

在一些实施例中，在移位寄存器电路RS包括移位信号输出子电路306的情况下，如图6所示，移位寄存器电路RS还包括：第八降噪子电路314。

第八降噪子电路314与第二下拉节点PD2、移位信号输出端CR和第二电压端V2耦接。

第八降噪子电路314被配置为在第二下拉节点PD2的电压的控制下，将第二电压端V2的电压传输至移位信号输出端CR，以在移位寄存器电路RS不输出扫描信号的阶段对移位信号输出端CR进行降噪。

示例性地，如图7所示，第八降噪子电路314包括：第十六晶体管T16。

第十六晶体管T16的控制极与第二下拉节点PD2耦接，第十六晶体管T16的第一极与第二电压端V2耦接，第十六晶体管T16的第二极与移位信号输出端CR耦接。

在一些实施例中，在像素驱动电路20的第一扫描信号端G1和第三扫描信号端G3为同一信号端的情况下，如图8所示，移位寄存器电路RS的第一信号输出端OUT1和第三信号输出端OUT3为同一信号端。

在此情况下，移位寄存器电路RS通过控制第一输出子电路302、第一降噪子电路307和第五降噪子电路311，来控制第三信号输出端OUT3的输出信号，以向像素驱动电路20的第三扫描信号端G3传输第三扫描信号。这样，可以简化移位寄存器电路RS的电路结构，减小移位寄存器电路RS的尺寸。

需要说明的是，移位寄存器电路RS还包括其他子电路，以使移位寄存器电路RS正常工作，例如其他子电路包括用于控制第一下拉节点PD1的电压的子电路和用于控制第二下拉节点PD2的电压的子电路等。本公开的实施例未对移位寄存器电路RS中的其他子电路进行描述，可以采用领域内任何能够实现相应功能的电路或模块。在实际应用中，技术人员可以根据情况进行选择，本公开在此不作限定。

需要说明的是，本公开的实施例提供的像素驱动电路20和移位寄存器电路RS中所采用的晶体管可以为薄膜晶体管(Thin Film Transistor，TFT)、场效应晶体管(FieldEffect Transistor，FET)或其他特性相同的开关器件，本公开的实施例对此并不设限。

在一些实施例中，像素驱动电路20和移位寄存器电路RS所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

在本公开的实施例提供的电路中，第一节点N1、第二节点N2、上拉节点PU、第一下拉节点PD1和第二下拉节点PD2并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

在本公开的实施例提供的像素驱动电路20和移位寄存器电路RS中，各个子电路的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。

以下，以上述各个晶体管均为N型晶体管为例，对像素驱动电路20和应用于上述的像素驱动电路20的移位寄存器电路RS中的各个晶体管在不同的阶段的工作情况进行详细地举例说明。

其中，第一电压端V1的电压为直流低电平电压，第二电压端V2的电压为直流低电平电压。

需要说明的是，为了描述方便，对于像素驱动电路20，在控制信号端DB处接收的控制信号和在感测信号端SE处接收的感测信号均以直流低电平信号Vref表示(如图9所示)。

为了描述方便，移位寄存器电路RS各工作阶段(如图10所示的Q1～Q5)，与第一下拉节点PD1耦接的各降噪子电路的工作，与第二下拉节点PD2耦接的各降噪子电路的不工作的情况为例进行说明。

并且，以第一信号输入端IN1与第二信号输入端IN2为同一信号端进行说明，即，第一信号输入端IN1与第二信号输入端IN2传输的信号时序相同。

对于移位寄存器电路RS，在如图10所示的一图像帧(1F)中的第一阶段(Q1)，在像素驱动电路20接收到第一扫描信号之前，参考图6，第一输入子电路301将在第一信号输入端IN1处接收的信号传输至上拉节点PU，对上拉节点PU充电。

示例性地，在像素驱动电路20接收到第一扫描信号之前，如图7所示，第一输入子电路301将在第一信号输入端IN1处接收的高电平信号传输至上拉节点PU，对上拉节点PU充电。同时，对第一电容C1和第二电容C2充电。第五晶体管T5将低电平的第一时钟信号传输至第一信号输出端OUT1，第六晶体管T6将低电平的第二时钟信号传输至第二信号输出端OUT2。

在移位寄存器电路RS包括第三输出子电路305的情况下，在上拉节点PU充电的同时，还对第三电容C3充电。此时，第七晶体管T7将低电平的第三时钟信号传输至第三信号输出端OUT3。

对于移位寄存器电路RS，在如图10所示的第二阶段(Q2)，在上拉节点PU的电压的控制下，第一输出子电路302开启，将在第一时钟信号端CLKA处接收的第一时钟信号传输至第一信号输出端OUT1，以向像素驱动电路20的第一扫描信号端G1传输第一扫描信号。

在移位寄存器电路RS包括第三输出子电路305的情况下，在上拉节点PU的高电平的电压的控制下，第三输出子电路305开启，将在第三时钟信号端CLKC处接收的第三时钟信号传输至第三信号输出端OUT3，以向像素驱动电路20的第三扫描信号端G3传输第三扫描信号。

在移位寄存器电路RS包括移位信号输出子电路306的情况下，在上拉节点PU的高电平的电压的控制下，移位信号输出子电路306开启，将在第四时钟信号端CLKD处接收的第四时钟信号传输至移位信号输出端CR。

示例性地，如图7所示，上拉节点PU的电压为高电平，并且，由于第一电容C1和第二电容C2的自举作用，上拉节点PU的电位被进一步抬高，在上拉节点PU的高电平电压的控制下，第五晶体管T5导通，将在第一时钟信号端CLKA处接收的高电平的第一时钟信号传输至第一信号输出端OUT1。

在移位寄存器电路RS包括第三输出子电路305的情况下，第三电容C3将存储的电荷释放至上拉节点PU，由于自举作用将上拉节点PU的电位抬高，第七晶体管T7导通，将高电平的第三时钟信号传输至第三信号输出端OUT3。

在移位寄存器电路RS包括移位信号输出子电路306的情况下，在上拉节点PU的高电平的电压的控制下，第八晶体管T8导通，将在第四时钟信号端CLKD处接收的高电平的第四时钟信号传输至移位信号输出端CR。

需要说明的是，第一时钟信号端CLKA和第三时钟信号端CLKC处接收的信号的波形相同，但是不代表两者为同一信号。

另外，第二输出子电路304中的第六晶体管T6导通，将低电平的第二时钟信号传输至第二信号输出端OUT2，以向像素驱动电路20的第二扫描信号端G2传输低电平的第二扫描信号。

在此情况下，对于像素驱动电路20，在如图9所示的一图像帧(1F)中的第一阶段(P1)，参考图2，在第一扫描信号端G1处接收的第一扫描信号的控制下，数据信号端DATA与第一节点N1的连接，数据写入子电路201将在数据信号端DATA处接收的数据信号写入第一节点N1。

在像素驱动电路20包括感测子电路204的情况下，在第三扫描信号端G3处接收的第三扫描信号的控制下，感测子电路204将在感测信号端SE处接收的感测信号传输至第二节点N2。

示例性地，在图9中的第一阶段(P1)的第一时段(t1)，如图4所示，在第一扫描信号端G1处接收的第一扫描信号为高电平信号的情况下，第三晶体管T3导通，将在数据信号端DATA处接收的低电平的数据信号传输至第一节点N1，对第一节点N1复位。

在第三扫描信号端G3处接收的第三扫描信号为高电平信号的情况下，第四晶体管T4导通，将在感测信号端SE处接收的低电平的感测信号传输至第二节点N2，对第二节点N2复位。

在图9中的第一阶段(P1)的第二时段(t2)，第一扫描信号仍为高电平信号，第三晶体管T3处于导通状态，将在数据信号端DATA处接收的高电平的数据信号写入第一节点N1，并对存储电容Cst充电。

对于移位寄存器电路RS，在如图10所示的第三阶段(Q3)，参考图6，在第一下拉节点PD1的电压的控制下，第一降噪子电路307将第一电压端V1的电压传输至第一信号输出端OUT1，对第一信号输出端OUT1进行降噪。第二降噪子电路308将第一电压端V1的电压传输至第二信号输出端OUT2，对第二信号输出端OUT2进行降噪。

示例性地，如图7所示，在第一下拉节点PD1的高电平电压的控制下，第九晶体管T9开启，将第一电压端V1的低电平电压传输至第一信号输出端OUT1，此时，第一信号输出端OUT1的信号为低电平信号。在第一下拉节点PD1的高电平电压的控制下，第十晶体管T10开启，将第一电压端V1的低电平电压传输至第二信号输出端OUT2，此时，第二信号输出端OUT2的信号为低电平信号。

在移位寄存器电路RS包括第三输出子电路305的情况下，第三降噪子电路309将第一电压端V1的电压传输至第三信号输出端OUT3，对第三信号输出端OUT3进行降噪。

示例性地，如图7所示，在第一下拉节点PD1的高电平电压的控制下，第十一晶体管T11开启，将第一电压端V1的低电平电压传输至第三信号输出端OUT3，此时，第三信号输出端OUT3的信号为低电平信号。

在移位寄存器电路RS包括移位信号输出子电路306的情况下，移位信号输出子电路306将第二电压端V2的电压传输至移位信号输出端CR，对移位信号输出端CR进行降噪。

示例性地，如图7所示，在第一下拉节点PD1的高电平电压的控制下，第十二晶体管T12开启，将第二电压端V2的低电平电压传输至移位信号输出端CR，此时，移位信号输出端CR的电位为低电平，对移位信号输出端CR降噪。

需要说明的是，与第一下拉节点PD1耦接的各降噪子电路，和与第二下拉节点PD2耦接的各降噪子电路，以一定的周期交替工作。本领域工作人员可以根据实际情况下，对周期时长进行设计，在此不作限定。其中，在如图10所示的一图像帧内，第一下拉节点PD1的电位非固定低电平，第二下拉节点PD2的电位为固定低电平，即，与第一下拉节点PD1耦接的各降噪子电路工作，与第二下拉节点PD2耦接的各降噪子电路不工作。

此外，在一些实施例中，在与第一下拉节点PD1耦接的各降噪子电路不工作，与第二下拉节点PD2耦接的各降噪子电路工作的情况下，参考图6，在第二下拉节点PD2的电压的控制下，第一降噪子电路307将第一电压端V1的电压传输至第一信号输出端OUT1，对第一信号输出端OUT1进行降噪。第二降噪子电路308将第一电压端V1的电压传输至第二信号输出端OUT2，对第二信号输出端OUT2进行降噪。

示例性地，如图7所示，在第二下拉节点PD2的高电平电压的控制下，第十三晶体管T13开启，将第一电压端V1的低电平电压传输至第一信号输出端OUT1，此时，第一信号输出端OUT1的信号为低电平信号。在第二下拉节点PD2的高电平电压的控制下，第十四晶体管T14开启，将第一电压端V1的低电平电压传输至第二信号输出端OUT2，此时，第二信号输出端OUT2的信号为低电平信号。

在移位寄存器电路RS包括第三输出子电路305的情况下，第三降噪子电路309将第一电压端V1的电压传输至第三信号输出端OUT3，对第三信号输出端OUT3进行降噪。

示例性地，如图7所示，在第二下拉节点PD2的高电平电压的控制下，第十五晶体管T15开启，将第一电压端V1的低电平电压传输至第三信号输出端OUT3，此时，第三信号输出端OUT3的信号为低电平信号。

在移位寄存器电路RS包括移位信号输出子电路306的情况下，移位信号输出子电路306将第二电压端V2的电压传输至移位信号输出端CR，对移位信号输出端CR进行降噪。

示例性地，如图7所示，在第二下拉节点PD2的高电平电压的控制下，第十六晶体管T16开启，将第二电压端V2的低电平电压传输至移位信号输出端CR，此时，移位信号输出端CR的电位为低电平，对移位信号输出端CR降噪。

因此，在移位寄存器电路RS工作的第三阶段(Q3)，第一信号输出端OUT1、第二信号输出端OUT2、第三信号输出端OUT3和移位信号输出端CR均传输低电平信号，因此，像素驱动电路20的第一扫描信号端G1、第二扫描信号端G2和第三扫描信号端G3均接收低电平信号。

在此情况下，对于像素驱动电路20，在如图9所示的第二阶段(P2)，在第一扫描信号端G1处接收的第一扫描信号的控制下，数据信号端DATA与第一节点N1的连接断开，在第三扫描信号端G3处接收的第三扫描信号的控制下，感测子电路204断开。

驱动子电路202在第一节点N1的电压的控制下开启，并在第一电源电压信号端VDD处接收的第一电源电压信号的控制下，驱动子电路202输出驱动电流，以驱动与第二节点N2耦接的发光器件L发光。

示例性地，如图4所示，在第一扫描信号端G1处接收的低电平的第一扫描信号的控制下，第三晶体管T3截止，在第三扫描信号端G3处接收的低电平的第三扫描信号的控制下，第四晶体管T4截止。

在第一节点N1的高电平的电压的控制下，第二晶体管T2导通，第一电源电压信号端VDD的第一电源电压信号传输至第二节点N2，使得第二节点N2的电位上升。并且，由于存储电容Cst的自举作用，存储电容Cst的第一极和第二极的电压差不会发生突变，因此，第一节点N1的电位进一步抬升，使得第二晶体管T2持续导通。在此情况下，在第一电源电压信号端VDD的第一电源电压信号的控制下，第二晶体管T2输出驱动电流，驱动发光器件L工作(即正常发光)。

在像素驱动电路20驱动发光器件工作预设时间之后，对于移位寄存器电路RS，在如图10所示的第四阶段(Q4)中的第一时段(q1)，第二输入子电路303将在第二信号输入端IN2处接收的信号传输至上拉节点PU。

示例性地，第二输入子电路303将在第二信号输入端IN2处接收的高电平信号传输至上拉节点PU，以使上拉节点PU的电位为高电平电位。

在第四阶段(Q4)中的第二时段(q2)，第二输出子电路304在上拉节点PU的电压的控制下开启，将在第二时钟信号端CLKB处接收的第二时钟信号传输至第二信号输出端OUT2，以向像素驱动电路20的第二扫描信号端G2传输第二扫描信号。示例性地，在上拉节点PU的高电平电压的控制下，第六晶体管T6导通，将高电平的第二时钟信号传输至第二信号输出端OUT2，以向像素驱动电路20的第二扫描信号端G2传输高电平的第二扫描信号。

在此情况下，对于像素驱动电路20，在如图9所示的第三阶段(P3)，时间控制子电路202在第二扫描信号端G2处接收的第二扫描信号的控制下开启，将在控制信号端DB处接收的控制信号传输至第一节点N1。

在第一节点N1的电压的控制下，驱动子电路202断开，使得发光器件L中无驱动电流流过，发光器件L停止工作，缩短了发光器件L工作时长，增加了动态画面响应时间，避免在动态画面切换过程中出现拖影。

示例性地，如图4所示，在第二扫描信号端G2处接收的高电平的第二扫描信号的控制下，第一晶体管T1导通，将在控制信号端DB处接收的低电平的控制信号传输至第一节点N1，此时，第一节点N1为低电平电压。

在第一节点N1的低电平电压的控制下，第二晶体管T2截止，第二晶体管T2停止驱动发光器件L工作，从而缩短了发光器件L的工作时长。

这样，在图像帧切换的过程中，在下一图像帧到来之前，发光器件L停止工作，缩短了发光器件L的发光时长，即发光器件L停止发光，显示装置可以在一段时间内呈现黑画面，延长了动态画面响应时间，从而避免由于发光器件L持续工作而导致在图像帧切换的过程中出现动态拖影，提高了显示效果。

此外，在上拉节点PU的高电平电压的控制下，移位信号输出子电路306中的第八晶体管T8导通，将在第四时钟信号端CLKD处接收的高电平的第四时钟信号传输至移位信号输出端CR。并且，在上拉节点PU的高电平电压的控制下，第一输出子电路302中的第五晶体管T5导通，将在第一时钟信号端CLKA处接收的低电平的第一时钟信号传输至第一信号输出端OUT1，第三输出子电路305中的第七晶体管T7导通，将第三时钟信号端CLKC处接收的低电平的第三时钟信号在第三信号输出端OUT3。在此情况下，像素驱动电路20的第一扫描信号端G1和第三扫描信号端G3均传输低电平信号，数据写入子电路201中的第三晶体管T3和感测子电路204中的第四晶体管T4均截止。

在如图10所示的第五阶段(Q5)，第二输入子电路303将在第二信号输入端IN2处接收的高电平信号传输至上拉节点PU，以使上拉节点PU的电位为高电平电位。

在第四阶段(Q4)中的第三时段(q3)，在第一下拉节点PD1为高电平电位的控制下，移位寄存器电路RS中的与第一下拉节点PD1耦接的第一降噪子电路307、第二降噪子电路308、第三降噪子电路309和第四降噪子电路310工作，分别对第一信号输出端OUT1、第二信号输出端OUT2、第三信号输出端OUT3和移位信号输出端CR降噪，具体工作方式与在第三阶段(Q3)的工作方式类似，在此不再赘述。

在如图10所示的第五阶段(Q5)中的第四时段(q4)，第二输入子电路303将在第二信号输入端IN2处接收的高电平信号传输至上拉节点PU，以使上拉节点PU的电位为高电平电位。

在第五阶段(Q5)中的第五时段(q5)，在上拉节点PU的电压的控制下，第一输出子电路302开启，将在第一时钟信号端CLKA处接收的第一时钟信号传输至第一信号输出端OUT1，以向像素驱动电路20的第一扫描信号端G1传输第一扫描信号。

例如，在上拉节点PU的高电平电压的控制下，第五晶体管T5导通，将在第一时钟信号端CLKA处接收的高电平的第一时钟信号传输至第一信号输出端OUT1。

在移位寄存器电路RS包括第三输出子电路305的情况下，在上拉节点PU的高电平的电压的控制下，第三输出子电路305开启，将在第三时钟信号端CLKC处接收的第三时钟信号传输至第三信号输出端OUT3，以向像素驱动电路20的第三扫描信号端G3传输第三扫描信号。

示例性地，在上拉节点PU的高电平电压的控制下，第七晶体管T7导通，将在第三时钟信号端CLKC处接收的高电平的第三时钟信号传输至第三信号输出端OUT3。

在此情况下，对于像素驱动电路20，在如图9所示的第四阶段(P4)，参考图2，在第一扫描信号端G1处接收的第一扫描信号的控制下，数据写入子电路201将在数据信号端DATA处接收的数据信号写入第一节点N1。

示例性地，如图4所示，在第三扫描信号端G3处接收的高电平的第三扫描信号的控制下，第三晶体管T3导通，将在数据信号端DATA处接收的高电平的数据信号写入第一节点N1，第一节点N1的电位逐渐升高，相应的，第二节点N2的电位会随着第一节点N1的电位的同步变化。

在第三扫描信号端G3处接收的第三扫描信号的控制下，感测子电路204开启，将第二节点N2的电压传输至感测信号端SE。示例性地，在第三扫描信号端G3处接收的高电平的第三扫描信号的控制下，第四晶体管T4导通，将第二节点N2的电压传输至感测信号端SE。

在此情况下，与感测信号端SE耦接的感测信号线，将第二节点N2的电压传输至外部补偿电路，外部补偿电路根据第二节点N2的电压，调整在后续显示过程中数据信号端DATA处接收的数据信号。这样，可以通过外部补偿的方式，对驱动子电路202中的第二晶体管T2的阈值电压进行补偿，避免了驱动子电路202向发光器件L提供的驱动电流的差异，提高了显示装置的亮度均一性。

此外，在上拉节点PU的高电平电压的控制下，移位信号输出子电路306中的第八晶体管T8导通，将在第四时钟信号端CLKD处接收的高电平的第四时钟信号传输至移位信号输出端CR。

在第五阶段(Q5)中的第六时段(q6)，在第一下拉节点PD1为高电平电位的控制下，移位寄存器电路RS中的与第一下拉节点PD1耦接的第一降噪子电路307、第二降噪子电路308、第三降噪子电路309和第四降噪子电路310工作，分别对第一信号输出端OUT1、第二信号输出端OUT2、第三信号输出端OUT3和移位信号输出端CR降噪，具体工作方式与在第三阶段(Q3)的工作方式类似，在此不再赘述。

本公开的实施例提供一种栅极驱动电路10，如图11所示，包括多个级联的上述任一实施例中的移位寄存器电路RS。

示例性地，如图11所示，第1级移位寄存器电路RS(1)的第一信号输入端IN1与起始信号线STU耦接。起始信号线STU被配置为传输起始信号，该栅极驱动电路10的第1级移位寄存器电路RS(1)在接收到上述起始信号后开始工作。除了第1级移位寄存器电路RS(1)以外，每一级移位寄存器电路的第一信号输入端IN1与其上一级移位寄存器电路的移位信号输出端CR耦接。

除了最后一级移位寄存器电路RS(N)以外，每一级移位寄存器单元还与其下一级移位寄存器电路的移位信号输出端CR的复位信号端耦接(图中未示出)，以进行复位。

需要说明的是，为了方便描述，图11仅示出了移位寄存器电路RS的第一信号输入端IN1和第二信号输入端IN2为同一信号端的情况。在移位寄存器电路RS的第一信号输入端IN1和第二信号输入端IN2为不同信号端的情况下，第二信号输入端IN2可以与一根信号线耦接(图中未示出)，该信号线传输至第二信号输入端IN2的信号可以使第二输入子电路303实现相应的功能。需要说明的是，任意相邻的两个级联的移位寄存器电路RS耦接不同的第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线。

例如，奇数级移位寄存器电路中的第一时钟信号端CLKA与第一个第一时钟信号线CLKA1耦接、第二时钟信号端CLKB与第一个第二时钟信号线CLKB1耦接、第三时钟信号端CLKC与第一个第三时钟信号线CLKC1耦接和第四时钟信号端CLKD与第一个第四时钟信号线CLKD1耦接，偶数级移位寄存器电路中的第一时钟信号端CLKA与第二个第一时钟信号线CLKA2耦接、第二时钟信号端CLKB与第二个第二时钟信号线CLKB2耦接、第三时钟信号端CLKC与第二个第三时钟信号线CLKC2耦接和第四时钟信号端CLKD与第二个第四时钟信号线CLKD2耦接。

其中，第一个第一时钟信号线CLKA1传输的信号与第二个第一时钟信号线CLKA2传输的信号、第一个第二时钟信号线CLKB1传输的信号与第二个第二时钟信号线CLKB2传输的信号、第一个第三时钟信号线CLKC1传输的信号与第二个第三时钟信号线CLKC2传输的信号、第一个第四时钟信号线CLKD1传输的信号与第二个第四时钟信号线CLKD2传输的信号，分别具有一定的相位差。

需要说明的是，为了描述方便，本公开的实施例将一些信号端、一些信号端传输的信号、以及一些信号端所耦接的信号线均采用相同符号表示，但各自的属性不相同。

如图1所示，显示面板100中设置有中多条第一扫描信号线GL1(1)～GL1(n)、多条第二扫描信号线GL2(1)～GL2(n)、多条第三扫描信号线GL3(1)～GL3(n)和多条数据线DL(1)～DL(m)。

例如，第一扫描信号线GL1、第二扫描信号线GL2和第三扫描信号线GL3沿水平方向X延伸，数据线DL沿竖直方向Y延伸。

在此情况下，一个移位寄存器电路RS与一条第一扫描信号线GL1耦接，以向第一扫描信号线GL1传输第一扫描信号，与一条第二扫描信号线GL2耦接，以向第二扫描信号线GL2传输第二扫描信号，与一条第三扫描信号线GL3耦接，以向第三扫描信号线GL3传输第三扫描信号。

需要说明的是，对于栅极驱动电路10而言，图1仅是示意的，以采用单侧驱动(即在显示面板100的周边区S的单侧设置栅极驱动电路10，从单侧逐行依次驱动第一扫描信号线GL1和第二扫描信号线GL2)为例进行说明的。在另一些实施例中，可以采用双侧同时驱动(即在显示面板100的周边区S中沿第一扫描信号线GL1和第二扫描信号线GL2的延伸方向上的两个侧边分别设置栅极驱动电路10，通过两个栅极驱动电路10同时从两侧逐行依次驱动第一扫描信号线GL1和第二扫描信号线GL2)。在另一些实施例中，显示面板100可以采用双侧交叉驱动(即在显示面板100的周边区S中沿第一扫描信号线GL1和第二扫描信号线GL2的延伸方向上的两个侧边分别设置栅极驱动电路10，通过两个栅极驱动电路10交替从两侧，逐行依次驱动第一扫描信号线GL1和第二扫描信号线GL2)。

需要说明的是，本公开的实施例是以单侧驱动为例，对实施例中提供的栅极驱动电路10进行说明的。

另外，在栅极驱动电路10中，对于移位寄存器电路RS中各时钟信号端而言，可以采用多时钟信号模式。例如可以是2时钟信号模型、4时钟信号模型、6时钟信号模型、8时钟信号模型或者10时钟信号模型等，本公开对此不做限定。本公开的实施例是以2时钟信号模型为例，对实施例中提供的栅极驱动电路10进行说明的。

本公开的实施例提供一种显示装置。该显示装置包括多个如上述任一实施例中的像素驱动电路20和如上述任一实施例中的栅极驱动电路10。

其中，栅极驱动电路10与各像素驱动电路20耦接。

在像素驱动电路20包括数据写入子电路201、时间控制子电路203和感测子电路204的情况下，栅极驱动电路10向像素驱动电路20传输第一扫描信号、第二扫描信号和第三扫描信号。

示例性地，该显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

本公开的实施例提供一种如上述任一实施例中的像素驱动电路20的驱动方法，包括：

参考图2，数据写入子电路201在第一扫描信号端G1处接收的第一扫描信号的控制下，将在数据信号端DATA处接收的数据信号写入第一节点N1。

驱动子电路202在第一节点N1的电压和在第一电源电压信号端VDD处接收的第一电源电压信号的控制下，驱动与第二节点N2耦接的发光器件L工作。

时间控制子电路203在发光器件L工作预设时间之后，在第二扫描信号端G2处接收的第二扫描信号的控制下，将在控制信号端DB处接收的控制信号传输至第一节点N1，使驱动子电路202断开，以控制发光器件L停止工作。

在一些实施例中，参考图2，在像素驱动电路20包括感测子电路204的情况下，像素驱动电路20的驱动方法还包括：

在数据写入子电路301将数据信号写入第一节点N1的同时，感测子电路204在第三扫描信号端G3处接收的第三扫描信号的控制下，将在感测信号端DB处接收的感测信号传输至第二节点N2。

上述的像素驱动电路20的驱动方法具有与上述的像素驱动电路20相同的有益效果，因此不再赘述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种像素驱动电路，其特征在于，包括：

数据写入子电路，至少与第一扫描信号端、数据信号端和第一节点耦接；所述数据写入子电路被配置为，在所述第一扫描信号端处接收的第一扫描信号的控制下，将在所述数据信号端处接收的数据信号写入所述第一节点；

驱动子电路，与所述第一节点、第二节点和第一电源电压信号端耦接；所述驱动子电路被配置为，在所述第一节点的电压和在所述第一电源电压信号端处接收的第一电源电压信号的控制下，驱动与所述第二节点耦接的发光器件工作；

时间控制子电路，与所述第一节点、第二扫描信号端和控制信号端耦接；所述时间控制子电路被配置为，在所述发光器件工作预设时间之后，在所述第二扫描信号端处接收的第二扫描信号的控制下，将在所述控制信号端处接收的控制信号传输至所述第一节点，使所述驱动子电路断开，以控制所述发光器件停止工作。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述时间控制子电路包括：

第一晶体管；所述第一晶体管的控制极与所述第二扫描信号端耦接，所述第一晶体管的第一极与所述控制信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路包括：

第二晶体管；所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第二节点耦接，所述第二晶体管的第二极与所述第一电源电压信号端耦接。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入子电路还与所述第二节点耦接；

所述数据写入子电路包括：

第三晶体管；所述第三晶体管的控制极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第一节点耦接；

存储电容；所述存储电容的第一极与所述第一节点耦接，所述存储电容的第二极与所述第二节点耦接。

5.根据权利要求1～4中任一项所述的像素驱动电路，其特征在于，还包括：

感测子电路，与第三扫描信号端、所述第二节点和感测信号端耦接；所述感测子电路被配置为，在所述第三扫描信号端处接收的第三扫描信号的控制下，将在所述感测信号端处接收的感测信号传输至所述第二节点。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述感测子电路包括：

第四晶体管；所述第四晶体管的控制极与所述第三扫描信号端耦接，所述第四晶体管的第一极与所述感测信号端耦接，所述第四晶体管的第二极与所述第二节点耦接。

7.根据权利要求5所述的像素驱动电路，其特征在于，所述控制信号端与所述感测信号端为同一信号端。

8.根据权利要求5所述的像素驱动电路，其特征在于，所述第一扫描信号端与所述第三扫描信号端为同一信号端。

9.一种移位寄存器电路，其特征在于，应用于如权利要求1～8中任一项所述的像素驱动电路；所述移位寄存器电路包括：

第一输入子电路，至少与上拉节点和第一信号输入端耦接；所述第一输入子电路被配置为，在所述像素驱动电路接收到第一扫描信号之前，将在所述第一信号输入端处接收的信号传输至所述上拉节点；

第一输出子电路，与第一时钟信号端、所述上拉节点和第一信号输出端耦接；所述第一输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第一时钟信号端处接收的第一时钟信号传输至所述第一信号输出端，以向所述像素驱动电路的第一扫描信号端传输第一扫描信号；

第二输入子电路，至少与所述上拉节点和第二信号输入端耦接；所述第二输入子电路被配置为，在所述像素驱动电路驱动发光器件工作预设时间之后，将在所述第二信号输入端处接收的信号传输至所述上拉节点；

第二输出子电路，与第二时钟信号端、所述上拉节点和第二信号输出端耦接；所述第二输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第二时钟信号端处接收的第二时钟信号传输至所述第二信号输出端，以在所述像素驱动电路驱动发光器件工作预设时间之后，向所述像素驱动电路的第二扫描信号端传输第二扫描信号；

在像素驱动电路包括感测子电路的情况下，所述移位寄存器电路还包括：

第三输出子电路，与第三时钟信号端、上拉节点和第三信号输出端耦接；所述第三输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第三时钟信号端处接收的第三时钟信号传输至所述第三信号输出端，以向所述像素驱动电路的第三扫描信号端传输第三扫描信号。

10.根据权利要求9所述的移位寄存器电路，其特征在于，所述第一输出子电路包括：

第五晶体管；所述第五晶体管的控制极与所述上拉节点耦接，所述第五晶体管的第一极与所述第一时钟信号端耦接，所述第五晶体管的第二极与所述第一信号输出端耦接；

第一电容；所述第一电容的第一极与所述上拉节点耦接，所述第一电容的第二极与所述第一信号输出端耦接；

所述第二输出子电路包括：

第六晶体管；所述第六晶体管的控制极与所述上拉节点耦接，所述第六晶体管的第一极与所述第二时钟信号端耦接，所述第六晶体管的第二极与所述第二信号输出端耦接；

第二电容；所述第二电容的第一极与所述上拉节点耦接，所述第二电容的第二极与所述第二信号输出端耦接。

11.根据权利要求9所述的移位寄存器电路，其特征在于，在所述移位寄存器电路包括第三输出子电路的情况下，所述第三输出子电路包括：

第七晶体管；所述第七晶体管的控制极与所述上拉节点耦接，所述第七晶体管的第一极与所述第三时钟信号端耦接，所述第七晶体管的第二极与所述第三信号输出端耦接；

第三电容；所述第三电容的第一极与所述上拉节点耦接，所述第三电容的第二极与所述第三信号输出端耦接。

12.根据权利要求9所述的移位寄存器电路，其特征在于，还包括：

移位信号输出子电路，与第四时钟信号端、所述上拉节点和移位信号输出端耦接；所述移位信号输出子电路被配置为，在所述上拉节点的电压的控制下，将在所述第四时钟信号端处接收的第四时钟信号传输至所述移位信号输出端；

所述移位信号输出子电路包括：

第八晶体管；所述第八晶体管的控制极与所述上拉节点耦接，所述第八晶体管的第一极与所述第四时钟信号端耦接，所述第八晶体管的第二极与所述移位信号输出端耦接。

13.根据权利要求9～12中任一项所述的移位寄存器电路，其特征在于，还包括：

第一降噪子电路，与第一下拉节点、第一信号输出端和第一电压端耦接；所述第一降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第一信号输出端；

第二降噪子电路，与所述第一下拉节点、第二信号输出端和所述第一电压端耦接；所述第二降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第二信号输出端；

在所述移位寄存器电路包括第三输出子电路的情况下，所述移位寄存器电路还包括：

第三降噪子电路，与所述第一下拉节点、第三信号输出端和第一电压端耦接；所述第三降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第三信号输出端；

在所述移位寄存器电路包括移位信号输出子电路的情况下，所述移位寄存器电路还包括：

第四降噪子电路，与所述第一下拉节点、移位信号输出端和第二电压端耦接；所述第四降噪子电路被配置为，在所述第一下拉节点的电压的控制下，将所述第二电压端的电压传输至所述移位信号输出端。

14.根据权利要求13所述的移位寄存器电路，其特征在于，

所述第一降噪子电路包括：

第九晶体管；所述第九晶体管的控制极与所述第一下拉节点耦接，所述第九晶体管的第一极与所述第一电压端耦接，所述第九晶体管的第二极与所述第一信号输出端耦接；

所述第二降噪子电路包括：

第十晶体管；所述第十晶体管的控制极与所述第一下拉节点耦接，所述第十晶体管的第一极与所述第一电压端耦接，所述第十晶体管的第二极与所述第二信号输出端耦接；

在所述移位寄存器电路包括第三降噪子电路的情况下，所述第三降噪子电路包括：

第十一晶体管；所述第十一晶体管的控制极与所述第一下拉节点耦接，所述第十一晶体管的第一极与所述第一电压端耦接，所述第十一晶体管的第二极与所述第三信号输出端耦接；

在所述移位寄存器电路包括第四降噪子电路的情况下，所述第四降噪子电路包括：

第十二晶体管；所述第十二晶体管的控制极与所述第一下拉节点耦接，所述第十二晶体管的第一极与所述第二电压端耦接，所述第十二晶体管的第二极与所述移位信号输出端耦接。

15.根据权利要求13所述的移位寄存器电路，其特征在于，还包括：

第五降噪子电路，与第二下拉节点、所述第一信号输出端和第一电压端耦接；所述第五降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第一信号输出端；

第六降噪子电路，与所述第二下拉节点、所述第二信号输出端和所述第一电压端耦接；所述第六降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第二信号输出端；

在所述移位寄存器电路包括第三输出子电路的情况下，所述移位寄存器电路还包括：

第七降噪子电路，与所述第二下拉节点、第三信号输出端和所述第一电压端耦接；所述第七降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第一电压端的电压传输至所述第三信号输出端；

在所述移位寄存器电路包括移位信号输出子电路的情况下，所述移位寄存器电路还包括：

第八降噪子电路，与所述第二下拉节点、移位信号输出端和第二电压端耦接；所述第八降噪子电路被配置为，在所述第二下拉节点的电压的控制下，将所述第二电压端的电压传输至所述移位信号输出端。

16.根据权利要求15所述的移位寄存器电路，其特征在于，

所述第五降噪子电路包括：

第十三晶体管，所述第十三晶体管的控制极与所述第二下拉节点耦接，所述第十三晶体管的第一极与所述第一电压端耦接，所述第十三晶体管的第二极与所述第一信号输出端耦接；

所述第六降噪子电路包括：

第十四晶体管，所述第十四晶体管的控制极与所述第二下拉节点耦接，所述第十四晶体管的第一极与所述第一电压端耦接，所述第十四晶体管的第二极与所述第二信号输出端耦接；

在所述移位寄存器电路包括第七降噪子电路的情况下，所述第七降噪子电路包括：

第十五晶体管，所述第十五晶体管的控制极与所述第二下拉节点耦接，所述第十五晶体管的第一极与所述第一电压端耦接，所述第十五晶体管的第二极与所述第三信号输出端耦接；

在所述移位寄存器电路包括第八降噪子电路的情况下，所述第八降噪子电路包括：

第十六晶体管，所述第十六晶体管的控制极与所述第二下拉节点耦接，所述第十六晶体管的第一极与所述第二电压端耦接，所述第十六晶体管的第二极与所述移位信号输出端耦接。

17.一种栅极驱动电路，其特征在于，包括：多个级联的如权利要求9～16中任一项所述的移位寄存器电路。

18.一种显示装置，其特征在于，包括：

多个如权利要求1～8中任一项所述的像素驱动电路；

多个发光器件，一个像素驱动电路与至少一个发光器件耦接；

如权利要求17所述的栅极驱动电路，所述栅极驱动电路与各所述像素驱动电路耦接。

19.一种如权利要求1～8中任一项所述的像素驱动电路的驱动方法，其特征在于，包括：

数据写入子电路在第一扫描信号端处接收的第一扫描信号的控制下，将在数据信号端处接收的数据信号写入第一节点；

驱动子电路在第一节点的电压和第一电源电压信号端处接收的第一电源电压信号的控制下，驱动与第二节点耦接的发光器件工作；

时间控制子电路在所述发光器件工作预设时间之后，在第二扫描信号端处接收的第二扫描信号的控制下，将在控制信号端处接收的控制信号传输至所述第一节点，使所述驱动子电路断开，以控制所述发光器件停止工作。

20.根据权利要求19所述的像素驱动电路的驱动方法，其特征在于，在所述像素驱动电路包括感测子电路的情况下，所述驱动方法还包括：

在所述数据写入子电路将所述数据信号写入所述第一节点的同时，所述感测子电路在第三扫描信号端处接收的第三扫描信号的控制下，将在感测信号端处接收的感测信号传输至所述第二节点。

Images