CN113327555A - 像素电路、显示面板和控制方法 - Google Patents

像素电路、显示面板和控制方法 Download PDF

Info

Publication number
CN113327555A
CN113327555A CN202110710786.6A CN202110710786A CN113327555A CN 113327555 A CN113327555 A CN 113327555A CN 202110710786 A CN202110710786 A CN 202110710786A CN 113327555 A CN113327555 A CN 113327555A
Authority
CN
China
Prior art keywords
circuit
node
sub
transistor
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110710786.6A
Other languages
English (en)
Other versions
CN113327555B (zh
Inventor
袁志东
吴仲远
李永谦
徐攀
袁粲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110710786.6A priority Critical patent/CN113327555B/zh
Publication of CN113327555A publication Critical patent/CN113327555A/zh
Application granted granted Critical
Publication of CN113327555B publication Critical patent/CN113327555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素电路、显示面板和控制方法。像素电路用于驱动发光元件，像素电路包括输入子电路、驱动子电路、第一复位子电路、数据写入子电路和第二复位子电路。输入子电路连接电源电压端、发光控制线和第一节点。驱动子电路连接第一节点、第二节点和第三节点。第一复位子电路连接第一基准电压端、第一脉冲信号线和第三节点。数据写入子电路连接数据线、栅线和第三节点，第二复位子电路连接第二脉冲信号线、第二基准电压端和第二节点。复位阶段，第二复位子电路根据第二脉冲信号线的第二脉冲信号将第二基准电压端的第二基准电压写入第二节点，第二脉冲信号为脉冲宽度调制信号且时长大于单位时长。如此，避免了复位电流过大导致复位异常。

Description

像素电路、显示面板和控制方法
技术领域
本申请涉及显示技术领域，特别是一种像素电路、显示面板及控制方法。
背景技术
主动矩阵有机发光二极管(Active-matrix organic light-emitting diode，AMOLED)的中大尺寸显示器设计中，像素电路在复位阶段，是通过栅线的栅极控制信号来控制复位电压写入以使像素电路复位。然而，由于栅线的栅极控制信号的脉宽是固定的(通常只有一行像素扫描时间)，使得复位阶段复位电流过大，容易导致复位异常。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请需要提供一种像素电路、显示面板和控制方法。
本申请实施方式的像素电路，包括输入子电路、驱动子电路、第一复位子电路、数据写入子电路和第二复位子电路，
所述输入子电路连接电源电压端、发光控制线和第一节点，用于根据所述发光控制线的发光信号将所述电源电压端的电源电压写入所述第一节点；
所述驱动子电路连接所述第一节点、第二节点和第三节点，用于在所述第一节点和所述第三节点的电位控制下，向所述第二节点提供驱动电流；
所述第一复位子电路连接第一基准电压端、第一脉冲信号线和所述第三节点，用于根据所述第一脉冲信号线的第一脉冲信号将所述第一基准电压端的第一基准电压写入所述第三节点；
所述数据写入子电路连接数据线、栅线和所述第三节点，用于根据所述栅线的栅极控制信号将所述数据线的数据信号写入所述第三节点；
所述第二复位子电路连接第二脉冲信号线、第二基准电压端和所述第二节点，在复位阶段，所述第二复位子电路根据第二脉冲信号线的第二脉冲信号将所述第二基准电压端的第二基准电压写入所述第二节点，所述第一脉冲信号和所述第二脉冲信号为脉冲宽度调制信号，且所述第二脉冲信号大于一个单位时长。
在某些实施方式中，所述输入子电路包括发光控制晶体管，所述发光控制晶体管的第一极接入所述电源电压端，所述发光控制晶体管的第二极连接所述第一节点，所述发光控制晶体管的栅极连接所述删线。
在某些实施方式中，所述驱动子电路包括驱动晶体管，所述驱动晶体管的第一极接入所述第一节点，所述驱动晶体管的第二极连接所述第三节点，所述驱动晶体管的栅极连接所述第一脉冲信号线。
在某些实施方式中，所述数据写入子电路包括数据写入晶体管，所述数据写入晶体管的第一极连接所述数据线，所述数据写入晶体管的第二极连接所述第三节点，所述数据写入晶体管的栅极连接所述第一脉冲信号线。
在某些实施方式中，所述第一复位子电路包括第一复位晶体管，所述第一复位晶体管的第一极连接所述第一基准电压端，所述第一复位晶体管的第二极连接所述栅线，所述第一复位晶体管的栅极连接所述第二节点。
在某些实施方式中，所述第二复位子电路包括第二复位晶体管，所述第二复位晶体管的第一极连接所述第二基准电压端，所述第二复位晶体管的第二极连接所述第二节点，所述第二复位晶体管的栅极连接所述第二脉冲信号线。
在某些实施方式中，所述像素电路还包括稳压子电路，所述稳压子电路包括稳压电容，所述稳压电容连接所述第二节点和所述第三节点。
在某些实施方式中，所述发光信号为脉冲宽度调制信号。
本申请实施方式的显示面板，包括栅极驱动电路、脉冲宽度调制电路和多个上述任意一项所述的像素电路，多个所述像素电路呈阵列设置，所述栅极驱动电路连接所述数据写入子电路，所述脉冲宽度调制电路连接所述第一复位子电路和所述第二复位子电路，
所述脉冲宽度调制电路用于向所述第一复位子电路和所述第二复位子电路写入第一脉冲信号和第二脉冲信号，所述栅极驱动电路用于向所述数据写入子电路写入栅极控制信号。
在某些实施方式中，相邻两行所述像素电路共用一个输入子电路，所述脉冲宽度调制电路用于向所述输入子电路写入发光信号。
本申请实施方式的控制方法，用于控制上述任意一项所述的像素电路，所述控制方法包括：
在复位阶段，向所述第一复位子电路、所述第二复位子电路传输有效电平以控制所述第一复位子电路将第一基准电压写入第三节点以及控制所述第二复位子电路将所述第二基准电压写入第二节点；
在补偿阶段，向所述输入子电路传输有效电平以控制所述输入子电路将电源电压写入第一节点；
在数据写入阶段，向所述数据写入子电路写入有效电平以控制所述数据写入子电路将数据信号写入所述第三节点；
在发光阶段，向所述输入子电路传输有效电平以控制所述输入子电路将电源电压写入第一节点。
本申请实施方式的像素电路、显示面板和控制方法中，通过输入子电路、驱动子电路、第一复位子电路、数据写入子电路和第二复位子电路的设置，在复位阶段，第二脉冲信号线向第二复位子电路输入第二脉冲信号，第二复位子电路可以根据第二脉冲信号线的第二脉冲信号将第二基准电压端的第二基准电压写入第二节点，使得第二节点复位。同时，由于第二脉冲信号大于一个单位时长，复位阶段的复位时间延长，使得在复位阶段流过的复位电流可以减小，避免了复位电流高而导致的复位异常，保证了显示面板的正常显示。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
图1是本申请实施方式的像素电路的子电路示意图。
图2是本申请实施方式的像素电路的又一子电路示意图。
图3是本申请实施方式的像素电路的连接示意图。
图4是本申请实施方式的像素电路的驱动时序示意图。
图5是本申请实施方式的像素电路的又一驱动时序示意图。
图6是本申请实施方式的显示面板的子电路示意图。
图7是本申请实施方式的栅极驱动电路的子电路示意图。
图8是本申请实施方式的栅极驱动电路的电路示意图。
图9是本申请实施方式的脉冲宽度调制电路的子电路示意图。
图10是本申请实施方式的脉冲宽度调制电路的电路示意图。
图11是本申请实施方式的脉冲宽度调制电路的又一电路示意图。
图12是本申请实施方式的像素电路与像素电路之间的连接示意图。
图13是本申请实施方式的相邻像素电路的驱动时序示意图。
图14是本申请实施方式的控制方法的流程示意图。
主要元件符号说明：
像素电路10；
输入子电路11、发光控制晶体管T1；
驱动子电路12、驱动晶体管T2；
第一复位子电路13、第一复位晶体管T3；
数据写入子电路14、数据写入晶体管T4；
第二复位子电路15、第二复位晶体管T5；
稳压子电路16、稳压电容C1；
栅极驱动电路REG、第一置位单元21，第一复位单元22、第一下拉维持单元23、第一下拉单元24、第一输出单元25；
脉冲宽度调制电路PWM、第二置位单元31、第二下拉维持单元32、第二下拉单元33、第二输出单元34；
上拉信号PU、下拉信号PD、信号输入端STU、复位信号端STD、时钟信号端CK、第一电平端VGL、第二电平端VGH；
第一节点N1、第二节点N2、第三节点N3、栅线G1(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)、数据线DL、发光控制线EM(n)、电源电压端VDD、低电压端VSS、第一基准电压端VIN1、第二基准电压端VIN2；
显示面板100、发光元件LED；
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
需要说明的是，本申请实施方式中，采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，其中，第一极可以为漏极，第二极可以为源极。所以本公开实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管，本公开的实施方式均以N型晶体管为例进行说明，也即是，本申请的实施方式中，晶体管的栅极接收到高电平信号时，晶体管的第一极和第二极导通。基于本公开对N型晶体管实现方式的描述和教导，本领域普通技术人员在没有做出创造性劳动前提下能够容易想到本公开实施例采用P型晶体管的实现方式，因此，这些实现方式也是在本公开的保护范围内的。
请参阅图1，有鉴于此，本申请提供了一种像素电路10，用于驱动发光元件LED，像素电路10包括输入子电路11、驱动子电路12、第一复位子电路13、数据写入子电路14和第二复位子电路15。其中，
输入子电路11连接电源电压端VDD、第一节点N1和发光控制线EM(n)连接，输入子电路11用于根据发光控制线EM(n)提供的发光信号将电源电压端VDD的电源电压传输至第一节点N1。
驱动子电路12连接第一节点N1、第二节点N2和第三节点N3，用于在第一节点N1和第三节点N3的电位控制下，向第二节点N2提供驱动电流以驱动发光元件LED发光。
第一复位子电路13连接第一基准电压端VIN1、第一脉冲信号线P1(n)和第三节点N3，用于根据第一脉冲信号线P1(n)的第一脉冲信号将第一基准电压端VIN1的第一基准电压写入第三节点N3；
数据写入子电路14连接数据线DL、栅线G1(n)和第三节点N3，用于根据栅线G1(n)的栅极控制信号将数据线DL的数据信号写入第三节点N3；
第二复位子电路15连接第二脉冲信号线P2(n)、第二基准电压端VIN2和第二节点N2，在复位阶段，第二复位子电路15根据第二脉冲信号线P2(n)的第二脉冲信号将第二基准电压端VIN2的第二基准电压写入第二节点N2，第一脉冲信号和第二脉冲信号为脉冲宽度调制信号，第二脉冲信号时长大于一个单位时长。
本申请的像素电路10中，通过对输入子电路11、驱动子电路12、第一复位子电路13、数据写入子电路14和第二复位子电路15的设置，在复位阶段，第二脉冲信号线P2向第二复位子电路15输入第二脉冲信号，第二复位子电路15可以根据第二脉冲信号线P2的第二脉冲信号将第二基准电压端VIN2的第二基准电压写入第二节点N2，使得第二节点N2复位。同时，由于第二脉冲信号大于一个单位时长，复位阶段的复位时间延长，使得在复位阶段流过的复位电流可以减小，避免了复位电流高而导致像素电路10复位异常。
需要说明的是，发光元件LED为有机发光二极管(Organic Light-EmittingDiode，OLED)，其中，发光元件LED的阳极与第二节点N2连接，发光元件LED的阴极接入低电压端VSS。电源电压、第一基准电压为高电平，低电压端VSS的低电压、第二基准电压为低电平，第一脉冲信号、第二脉冲信号、数据信号、栅极控制信号和发光信号为有效电平。可以理解地，由于在本实施方式中，是以N型晶体管为例进行说明，因此，有效电平为高电平，无效电平为低电平。也即是，传输高电平时晶体管导通。
还需要说明的是，单位时长是指扫描一行发光元件LED的时间，其中，栅极控制信号时长为1个单位时长。
请结合图2，下面以像素电路10具体电路连接进行阐述。
像素电路10连接栅线G1(n)、数据线DL、发光控制线EM(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)、电源电压端VDD和发光元件LED。
栅线G1(n)、发光控制线EM(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)用于给像素电路10提供电平信号。其中，在栅线G1(n)给像素电路10提供的电平信号为高时作为栅极控制信号，发光控制线EM(n)给像素电路10提供的电平信号为高时作为发光信号，第一脉冲信号线P1提供的电平信号为高时作为第一脉冲信号。第二脉冲信号线P2(n)提供的电平信号为高时作为第二脉冲信号。在栅线G1(n)、发光控制线EM(n)、第一脉冲信号线P1和第二脉冲信号线P2(n)提供的电平信号为低时作为无效信号。
第一脉冲信号和第二脉冲信号时长可调节，并且，第一脉冲信号和第二脉冲信号的时长大于1个单位时长，第一脉冲信号时长大于第二脉冲信号时长。例如，第二脉冲信号时长可以为1.5个单位时长，第一脉冲信号时长为3个单位时长。数据线DL用于给像素电路10提供数据信号，电源电压端VDD用于给像素电路10提供电源电压。
具体地，像素电路10包括输入子电路11、驱动子电路12、第一复位子电路13、数据写入子电路14和第二复位子电路15、第一节点N1、第二节点N2和第三节点N3。
输入子电路11连接电源电压端VDD、第一节点N1和发光控制线EM(n)。输入子电路11被配置为接收电源电压端VDD提供的电源电压和发光控制线EM(n)提供的发光信号，并在接收到发光信号时将电源电压写入第一节点N1。
进一步地，输入子电路11包括发光控制晶体管T1，发光控制晶体管T1的第一极连接电源电压端VDD，发光控制晶体管T1的第二极连接第一节点N1，发光控制晶体管T1的栅极连接发光控制线EM(n)，在发光控制晶体管T1的栅极接收到发光控制线的发光信号时，发光控制晶体管T1的第一极与第二极导通，发光控制晶体管T1将电源电压端EM(n)提供的电源电压写入第一节点N1。
驱动子电路12通过第一节点N1、第二节点N2和第三节点N3连接输入子电路11、第一复位子电路13、数据写入子电路14、第二复位子电路15和发光元件LED，驱动子电路12被配置接收第一节点N1提供的电源电压，并接收到电源电压时，根据第三节点N3的电位和第一节点N1的电源电压时生成驱动电流并写入第二节点N2以驱动发光元件LED发光。
驱动子电路12包括驱动晶体管T2，驱动晶体管T2的第一极连接第一节点N1，驱动晶体管T2的第二极连接第二节点N2,驱动晶体管T2的栅极连接第三节点N3。在第三节点N3为高电平时，驱动晶体管T2的第一极与第二极连通，驱动晶体管T2根据第三节点N3的电位将第一节点N1的电源电压生成驱动电流并写入第二节点N2中以驱动发光元件LED发光。
第一复位子电路13连接第一基准电压端VIN1、第一脉冲信号线P1(n)和第三节点N3，第一复位子电路13被配置为接收第一脉冲信号线P1(n)传输的第一脉冲信号，并在接收到第一脉冲信号时，将第一基准电压端VIN1的第一基准电压写入第三节点N3。
第一复位子电路13包括第一复位晶体管T3，第一复位晶体管T3的第一极连接第一基准电压端VIN1，第一复位晶体管T3的第二极连接第三节点N3，第一复位晶体管T3的栅极连接第一脉冲信号线P1(n)。在第一复位晶体管T3的栅极接收到第一脉冲信号线P1(n)输入的第一脉冲信号时，第一复位晶体管T3的第一极与第二极导通，第一复位晶体管T3将第一基准电压端VIN1提供的第一基准电压写入第三节点N3。
数据写入子电路14连接数据线DL、栅线G1(n)和第三节点N3。数据写入子电路14被配置为接收数据线DL提供的数据信号和栅线G1(n)提供的栅极控制信号，并在接收到栅极控制信号时，将数据线DL的数据信号写入第三节点N3。
进一步地，数据写入子电路14包括数据写入晶体管T4，数据写入晶体管T4的第一极接入数据线DL，数据写入晶体管T4的第二极连接第三节点N3，数据写入晶体管T4的栅极接收到栅线G1(n)。在数据写入晶体管T4的栅极接收到栅线G1(n)输入的栅极控制信号时，数据写入晶体管T4的第一极与第二极导通，数据写入晶体管T4将数据线DL提供的数据信号写入第三节点N3。
第二复位子电路15与第二脉冲信号线P2(n)、第二基准电压端VIN2和第二节点N2连接，第二复位子电路15被配置为接收第二基准电压端VIN2的第二基准电压和第二脉冲信号线P2(n)的第二脉冲信号，并在接收到第二脉冲信号时，将第二基准电压端VIN2的第二基准电压写入第二节点N2。
进一步地，第二复位子电路15包括第二复位晶体管T5，第二复位晶体管T5的第一极连接第二基准电压端VIN2，第二复位晶体管T5的第二极连接第二节点N2。第二复位晶体管T5的栅极连接第二脉冲信号线P2(n)。在第二复位晶体管T5接收到第二脉冲信号时，第二复位晶体管T5的第一极和第二极导通，第二基准电压端VIN2的第二基准电压通过第二复位晶体管T5写入第二节点N2。
请结合图2和图3，在某些实施方式中，像素电路10还包括稳压子电路16，稳压子电路16包括稳压电容C1,稳压电容C1的一端接入第二节点N2，另一端连接第三节点N3。
本申请的像素电路10驱动发光元件包括复位阶段t1、补偿阶段t2、数据写入阶段T3、过渡阶段T4及发光阶段t5。下面以图3所示的像素电路10和图4所示的驱动时序为例介绍像素电路10的工作过程。
具体地，在复位阶段t1，栅线G1(n)提供的信号为低电平，第一脉冲信号线P1(n)、第二脉冲信号线P2(n)和发光控制线EM(n)提供的信号(第一脉冲信号、第二脉冲信号和发光信号)为高电平。数据写入晶体管T4和驱动晶体管T2关闭，发光控制晶体管T1、第一复位晶体管T3和第二复位晶体管T5导通。电源电压端VDD的电源电压写入第一节点N1。第一基准电压端VIN1的第一基准电压通过第一复位晶体管T3写入第三节点N3。同时，第二基准电压端VIN的第二基准电压VIN写入第二节点N2，直至第二节点N2复位，第二节点N2的电位为低电平。
在补偿阶段t2，栅线G1(n)、第二脉冲信号线P2(n)提供的信号为低电平，第一脉冲信号线P1(n)和发光控制线EM(n)提供的信号(第一脉冲信号和发光信号)为高电平。数据写入晶体管T4、第二复位晶体管T5关闭。发光控制晶体管T1、第一复位晶体管T3导通。第一基准电压端VIN1的第一基准电压通过第一复位晶体管T3写入第三节点N3，使得驱动晶体管T2的栅极的电压为第一基准电压(高电平)，驱动晶体管T2导通，电源电压端VDD的电源电压通过发光控制晶体管T1、第一节点N1和驱动晶体管T2写入第二节点N2，使得第二节点N2充电，直至第二节点N2的电压为Vref-Vth。其中，Vth为驱动晶体管T2的阈值电压，Vref为第一基准电压。
在数据写入阶段t3，栅线G1(n)提供的信号(栅极控制信号)为高电平，第一脉冲信号线P1(n)、第二脉冲信号线P2(n)和发光控制线EM(n)提供的信号为低电平。数据写入晶体管T4和驱动晶体管T2导通，发光控制晶体管T1、第一复位晶体管T3和第二复位晶体管T5关闭。数据线DL的数据信号通过数据写入晶体管T4写入第三节点N3，第三节点N3与第二节点N2之间的电位差Vdata-Vref+Vth。其中，Vdata为数据信号的电压。
在过渡阶段t4，栅线G1(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)和发光控制线EM(n)提供的信号均为低电平信号，除驱动晶体管T2外，所有晶体管均关闭。
在发光阶段t5，栅线G1(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)提供的信号均为低电平信号，发光控制线EM(n)提供的信号为高电平(发光信号)。第一复位晶体管T3、数据写入晶体管T4和第二复位晶体管T5关闭。驱动晶体管T2和发光控制晶体管T1导通，电源电压端VDD的电源电压通过发光控制晶体管T1写入第一节点N1，驱动晶体管T2根据第三节点N3的电位将第一节点N1的电源电压生成驱动电流写入第二节点N2，从而驱动与第二节点N2连接的发光元件LED发光。
可以理解地，在像素电路10根据图4中的时序图工作过程中，由于第二复位信号时长大于一个单位时长，在复位阶段时,驱动晶体管T2可能由关闭变为导通，且由于发光控制线EM(n)提供的发光信号使得发光控制晶体管T1导通，电源电压端VDD的电源电压可能通过发光控制晶体管T1、第一节点N1、驱动晶体管T2写入第二节点N2,导致第二节点N2的总复位电流过大。因此，为避免像素电路10在复位阶段总复位电流过大。请结合图5，本申请还公开了一种像素电路10的驱动时序，下面以图3所示的像素电路10和图5所示的驱动时序为例介绍像素电路10的工作过程。
在复位阶段t1，栅线G1(n)、发光控制线EM(n)提供的信号为低电平，第一脉冲信号线P1(n)、第二脉冲信号线P2(n)提供的信号(第一脉冲信号、第二脉冲信号)为高电平。数据写入晶体管T4、驱动晶体管T2和发光控制晶体管T1关闭，第一复位晶体管T3和第二复位晶体管T5导通。第一基准电压端VIN1的第一基准电压通过第一复位晶体管T3写入第三节点N3。同时，第二基准电压端VIN的第二基准电压VIN写入第二节点N2，直至第二节点N2复位，第二节点N2的电位为低电平。
在补偿阶段t2，栅线G1(n)、第二脉冲信号线P2(n)提供的信号为低电平，第一脉冲信号线P1(n)和发光控制线EM(n)提供的信号(第一脉冲信号和发光信号)为高电平。数据写入晶体管T4、第二复位晶体管T5关闭。发光控制晶体管T1、第一复位晶体管T3导通。第一基准电压端VIN1的第一基准电压通过第一复位晶体管T3写入第三节点N3，使得驱动晶体管T2的栅极的电压为第一基准电压(高电平)，驱动晶体管T2导通，电源电压端VDD的电源电压通过发光控制晶体管T1、第一节点N1和驱动晶体管T2写入第二节点N2，使得第二节点N2充电，直至第二节点N2的电压为Vref-Vth。其中，Vth为驱动晶体管T2的阈值电压，Vref为第一基准电压。
在数据写入阶段t3，栅线G1(n)提供的信号(栅极控制信号)为高电平，第一脉冲信号线P1(n)、第二脉冲信号线P2(n)和发光控制线EM(n)提供的信号为低电平。数据写入晶体管T4和驱动晶体管T2导通，发光控制晶体管T1、第一复位晶体管T3和第二复位晶体管T5关闭。数据线DL的数据信号通过数据写入晶体管T4写入第三节点N3，第三节点N3与第二节点N2之间的电位差Vdata-Vref+Vth。其中，Vdata为数据信号的电压。
在过渡阶段t4，栅线G1(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)和发光控制线EM(n)提供的信号均为低电平信号，除驱动晶体管T2外，所有晶体管均关闭。
在发光阶段t5，栅线G1(n)、第一脉冲信号线P1(n)、第二脉冲信号线P2(n)提供的信号均为低电平信号，发光控制线EM(n)提供的信号为高电平(发光信号)。第一复位晶体管T3、数据写入晶体管T4和第二复位晶体管T5关闭。驱动晶体管T2和发光控制晶体管T1导通，电源电压端VDD的电源电压通过发光控制晶体管T1写入第一节点N1，驱动晶体管T2根据第三节点N3的电位将第一节点N1的电源电压生成驱动电流写入第二节点N2，从而驱动与第二节点N2连接的发光元件LED发光。
请参阅图6，本申请还提供了一种显示面板100，显示面板100包括栅极驱动电路REG、脉冲宽度调制电路PWM、发光元件LED和多个上述的像素电路10。多个像素电路10呈阵列设置，每个像素电路10连接一个发光元件LED以驱动发光元件LED发光。栅极驱动电路REG通过栅线G1(n)连接数据写入子电路13，脉冲宽度调制电路PWM通过第一脉冲信号线P2(n)连接第一复位子电路13，通过第二脉冲信号线P2(n)连接第二复位子电路15。
栅极驱动电路REG用于生成栅极控制信号，并通过栅线G1(n)将栅极控制信号写入数据写入子电路14。脉冲宽度调制电路PWM用于生成第一脉冲信号和第二脉冲信号，并通过第一脉冲信号线P1(n)将第一脉冲信号写入第一复位子电路13。以及通过第二脉冲信号线P2(n)将第二脉冲信号写入第二复位子电路15。
请结合图7，具体地，栅极驱动电路REG包括第一置位单元21，第一复位单元22、第一下拉维持单元23、第一下拉单元24、第一输出单元25。
其中，第一置位单元21连接信号输入端STU、第一输出单元25，用于在信号输入端STU的控制下将上拉信号PU写入第一输出单元25；其中，信号输入端输STU输入的信号为上一行栅极驱动电路REG输出的栅极控制信号。
第一复位单元22连接复位信号端STD和第一输出单元25；用于在复位信号端STD的控制下将复位信号写入第一输出单元25。
第一下拉维持单元23连接信号输入端STU和第一下拉单元24，用于在信号输入端STU的控制下生成下拉信号PD并写入第一下拉单元24。
第一下拉单元24连接第一下拉维持单元23、第一电平端VGL和第一输出单元25，用于根据第一下拉维持单元23的下拉信号PD将第一电平端VGL的第一电平写入第一输出单元25。
第一输出单元25连接时钟信号端CK和栅线G1(n)，用于在时钟信号端CK的控制下生成栅极控制信号并写入栅线G1(n)。
请结合图8，第一置位单元21包括第一晶体管T1，第一晶体管T1的第一极用于输入第一电压信号CN，第一晶体管T1的第二极连接第一输出单元25，第一晶体管T1的栅极用于用于输入上一级栅极驱动电路REG输出的栅极控制信号OUT N。
第一复位单元22包括第二晶体管T2和第十二晶体管T12，第二晶体管T2的第一极用于输入第二电压信号CNB，第二晶体管T2的第二极连接第一输出单元25，第二晶体管T2的栅极用于输入下一级栅极驱动电路REG输出的栅极控制信号OUT N+2。第十二晶体管T12的第一极用于输入第一电平VGL，第十二晶体管T12的第二极连接第一输出单元25，第十二晶体管T12的栅极用于输入复位信号Reset。
第一下拉维持单元23包括第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第二电容C2。
第五晶体管T5的第一极用于输入第一电平VGL，第五晶体管T5的第二极连接第一输出单元25，第五晶体管T5的栅极连接第七晶体管T7。第六晶体管T6的第一极用于输入第一电平，第六晶体管T6的第二极连接第二下拉单元24，第六晶体管T6的栅极连接第一晶体管T1的第二极。第七晶体管T7的第一极用于输入第二时钟信号CLB，第七晶体管T7的第二极连接第一下拉单元24和第五晶体管T5的栅极，第七晶体管T7的栅极用于输入第二时钟信号CLB。第八晶体管T8的第一极用于输入第一电平，第八晶体管T8的第二极连接第一下拉单元24，第八晶体管T8的栅极用于输入当前栅极驱动电路REG的栅极控制信号OUT N+1。第二电容C2接入第一电平VGL和第一下拉单元24。
第一下拉单元24包括第四晶体管T4，第四晶体管T4的第一极用于输入第一电平VGL，第四晶体管T5的第二极连接第一输出单元25，第五晶体管T5的栅极连接第七晶体管T7的第二极、第六晶体管T6的第二极、第八晶体管T8的第二极和第二电容C2。
第一输出子电路25包括第三晶体管T3和第一电容C1。其中，第三晶体管T3的第一极用于输入第一时钟信号CLK，第三晶体管T3的第二极连接输出端OUT N+1。第三晶体管T3的栅极连接第一晶体管T1的第二极和第二晶体管T2的第二极，第一电容C1的第一端连接第一晶体管T1的第二极和第二晶体管T2的第二极，第二端连接第八晶体管T8的第二极。
在某些实施方式中，栅极驱动电路REG还包括断电保护单元26，断电保护单元26包括第九晶体管T9和第十晶体管T10,其中，第九晶体管T9的第一极和栅极用于输入电源信号EN，第九晶体管T的第二极连接第八晶体管T8的第二极。第十晶体管T10的第一极连接第四晶体管T4的栅极，第十晶体管T10的第二极连接第四晶体管T4的第一极，第十晶体管T10的栅极用于输入电源信号。
请结合图9，脉冲宽度调制电路PWM包括第二置位单元31，第二下拉维持单元32、第二下拉单元33、第二输出单元34。
其中，第二置位单元31连接信号输入端STU、第二输出单元35，用于在信号输入端STU的控制下将上拉信号PU或复位信号写入第二输出单元35；
第二下拉维持单元32连接信号输入端STU和第一下拉单元33，用于在信号输入端STU的控制下生成下拉信号PD并写入第二下拉单元23。
第二下拉单元33连接第二下拉维持单元32、第一电平端VGL和第二输出单元34，用于根据第二下拉维持单元32的下拉信号PD将第一电平端VGL的第一电平写入第一输出单元25。
第二输出单元34连接第二电平端VGH，用于在信号输入端STU控制下生成脉冲宽度调制信号。
需要说明的是，脉冲宽度调制电路PWM包括多个，不同脉冲宽度调制电路PWM可生成不同的脉冲宽度调制信号。其中，一个脉冲宽度调制电路PWM通过第二输出单元34与第一脉冲信号线P1连接，用于生成第一脉冲信号，一个脉冲宽度调制电路PWM通过第二输出单元34与第二脉冲信号线P2连接，用于生成第二脉冲信号。
请结合图10，在某些实施方式中，第一晶体管T1的栅极与输入第一时钟信号端CK，第二置位单元31包括第一晶体管T1，第一晶体管T1的第一极与输入信号端IN耦接，第一晶体管T1的第二极连接第二输出单元34。
第二下拉维持单元32包括第二晶体管T2、第三晶体管T3、第四晶体管T4第五晶体管T5和第二电容C2。其中，
第二晶体管T2的栅极与第一电平信号输入端VGH耦接，第二晶体管T2的第一极与第一时钟信号端CK耦接。第二晶体管T2的第二极与第四晶体管T4耦接。
第三晶体管T3的栅极与输入信号端IN耦接，第三晶体管T3的第一极与第二电平信号输入端VGL耦接，第三晶体管T3的第二极与第四晶体管T4耦接。
第四晶体管T4的栅极与第二晶体管T2的第二极和第三晶体管T3的第二极耦接，第四晶体管T4的第一极与第一电平信号输入端VGH耦接，第四晶体管T4的第二极与第二下拉单元33耦接。
第五晶体管T5的栅极与第一晶体管T1的第二极耦接，第五晶体管T5的第一极与第二电平信号输入端VGL耦接，第五晶体管T5的第二极与第二下拉单元33耦接。
第二电容C2的第一端与第二电平信号输入端VGL耦接，第二电容C2的第二端与第二下拉单元33藕接。
第二下拉单元33包括第八晶体管T8，第八晶体管T8的栅极与第四晶体管T4的第二极、第五晶体管T5的第二极和第二电容C2的第二端耦接，第八晶体管T8的第一极与第二电平信号输入端VGL耦接，第八晶体管T8的第二极与第二输出单元34耦接。
第二输出单元34包括第六晶体管T6、第七晶体管T7、第一电容C1和信号输出端OUT。其中，
第六晶体管T6的栅极与第一电平信号输入端VGH耦接，第六晶体管T6的第一极与第一晶体管T1的第二极耦接，第六晶体管T6的第二极与第七晶体管T7和第一电容C1耦接。
第七晶体管T7的栅极与第一电平信号输入端VGH耦接，第七晶体管T7的第一极与第一晶体管T1的第二极耦接，第七晶体管T7的第二极与信号输出端OUT耦接。
第一电容C1的第一端与第六晶体管T6的第二极耦接，第一电容C1的第二端与信号输出端OUT藕接。
信号输出端OUT的第一端连接第一电容C1的第二端、第七晶体管T6的第二极和第八晶体管T8的第二极耦接。信号输出端OUT的第二端可以与第一脉冲信号线P1和第二脉冲信号线P2连接，以分别向第一脉冲信号线P1和第二脉冲信号线P2输出第一脉冲信号和第二脉冲信号。
可以理解地，脉冲宽度调制电路PWM中，第二置位单元31能够生成复位信号和上拉信号PU，相较于栅极驱动电路REG，可以减少复位单元的设置。因此，可以简化显示面板100的电路设计。
请结合图11，在某些实施方式中，第一晶体管T1的栅极与输入第一时钟信号端CK，第二置位单元31包括第一晶体管T1，第一晶体管T1的第一极与输入信号端IN耦接，第一晶体管T1的第二极连接第二输出单元34。
第二下拉维持单元32包括第二晶体管T2、第三晶体管T3、第四晶体管T4和第一电容C1。其中，
第二晶体管T2的栅极与第一晶体管T1的第二极耦接，第二晶体管T2的第一极与第二电平信号输入端VGL耦接。第二晶体管T2的第二极与第二下拉单元33耦接。
第三晶体管T3的栅极与输入信号端IN耦接，第三晶体管T3的第一极与第二电平信号输入端VGL耦接，第三晶体管T3的第二极与第四晶体管T4耦接。
第四晶体管T4的栅极与第三晶体管T3的第二极和第一电容C1耦接，第四晶体管T4的第一极与第一时钟信号端CK耦接，第四晶体管T4的第二极与第二下拉单元33耦接。
第一电容C2的第一端与第一时钟信号端CK耦接，第一电容C1的第二端与第四晶体管T4的栅极藕接。
第二下拉单元33包括第五晶体管T5、第六晶体管T6和第二电容C2。其中，
第五晶体管T5的栅极与第二晶体管T2的第二极和第四晶体管T4的第二极耦接，第五晶体管T5的第一极与第二电平信号输入端VGL耦接。第五晶体管T5的第二极与第六晶体管T6耦接。
第六晶体管T6的栅极与第二晶体管T2的第二极和第四晶体管T4的第二极耦接，第六晶体管T6的第一极与第五晶体管T5的第二极耦接，第六晶体管T6的第二极与第二输出单元34耦接。
第二电容C2的第一端与第一时钟信号端CK耦接，第二电容C2的第二端与第五晶体管T5的栅极藕接。
第二输出单元34包括第七晶体管T7、第八晶体管T8、第三电容C3和信号输出端OUT。其中，
第七晶体管T7的栅极与第一电平信号输入端VGH耦接，第七晶体管T7的第一极与第一晶体管T1的第二极耦接，第七晶体管T7的第二极与第七晶体管T7和第一电容C1耦接。
第八晶体管T8的栅极与第七晶体管T7的第二极耦接，第八晶体管T8的第一极与第一电平信号输入端VGH耦接，第八晶体管T8的第二极与信号输出端OUT耦接。
第三电容C3的第一端与第六晶体管T6的第二极耦接，第三电容C3的第二端与信号输出端OUT藕接。
信号输出端OUT的第一端连接第三电容C3的第二端、第六晶体管T6的第二极和第八晶体管T8的第二极耦接。信号输出端OUT的第二端可以与第一脉冲信号线P1和第二脉冲信号线P2连接，以分别向第一脉冲信号线P1和第二脉冲信号线P2输出第一脉冲信号和第二脉冲信号。
在某些实施方式中，脉冲宽度调制电路PWM还包括保护子电路35，保护子电路包括35包括第九晶体管T9，第九晶体管T9的栅极与信号输出端OUT耦接，第九晶体管T9的第一极与第一电平信号输入端VGH耦接，第八晶体管T8的第二极与第六晶体管T6的第一极耦接。
请结合图12，在某些实施方式中，相邻两行像素电路15共用一个输入子电路11，脉冲宽度调制电路PWM通过发光控制线EM(n)连接输入子电路11。脉冲宽度调制电路PWM还用于生成发光信号，并通过发光控制线EM(n)将发光信号写入数据写入子电路14。
如此，通过相邻两行像素电路10公用一个输入子电路11，能够减少显示面板100中输入子电路11的数量，从而简化了像素电路10的结构，节省成本并降低了像素电路10在显示面板100的占用空间。
请结合图13，图13为图12中的相邻两像素电路10的工作驱动时序图。其中，当前行像素电路10的栅极控制信号、第一脉冲信号、第二脉冲信号比上一行像素电路10的栅极控制信号、第一脉冲信号、第二脉冲信号延后一个单位时长。由于上述已经介绍单个像素电路10的工作过程，因此，在此不再赘述。
请结合图14，本申请还提供了一种控制方法，用于控制上述像素电路10，控制方法包括：
01，在复位阶段，分别向第一复位子电路、第二复位子电路传输有效电平以控制第一复位子电路将第一基准电压写入第三节点以及控制第二复位子电路将第二基准电压写入第二节点。
02，在补偿阶段，向输入子电路传输有效电平以控制输入子电路将电源电压写入第一节点。
03，在数据写入阶段，向数据写入子电路写入有效电平以控制数据写入子电路将数据信号写入第三节点。
04，在发光阶段，向输入子电路传输有效电平以控制输入子电路将电源电压写入第一节点。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (11)

1.一种像素电路，用于驱动发光元件，其特征在于，包括输入子电路、驱动子电路、第一复位子电路、数据写入子电路和第二复位子电路，
所述输入子电路连接电源电压端、发光控制线和第一节点，用于根据所述发光控制线的发光信号将所述电源电压端的电源电压写入所述第一节点；
所述驱动子电路连接所述第一节点、第二节点和第三节点，用于在所述第一节点和所述第三节点的电位控制下，向所述第二节点提供驱动电流以驱动所述发光元件发光；
所述第一复位子电路连接第一基准电压端、第一脉冲信号线和所述第三节点，用于根据所述第一脉冲信号线的第一脉冲信号将所述第一基准电压端的第一基准电压写入所述第三节点；
所述数据写入子电路连接数据线、栅线和所述第三节点，用于根据所述栅线的栅极控制信号将所述数据线的数据信号写入所述第三节点；
所述第二复位子电路连接第二脉冲信号线、第二基准电压端和所述第二节点，在复位阶段，所述第二复位子电路根据第二脉冲信号线的第二脉冲信号将所述第二基准电压端的第二基准电压写入所述第二节点，所述第一脉冲信号和所述第二脉冲信号为脉冲宽度调制信号,所述第二脉冲信号时长大于一个单位时长。
2.如权利要求1所述的像素电路，其特征在于，所述输入子电路包括发光控制晶体管，所述发光控制晶体管的第一极接入所述电源电压端，所述发光控制晶体管的第二极连接所述第一节点，所述发光控制晶体管的栅极连接所述发光控制线。
3.如权利要求1所述的像素电路，其特征在于，所述驱动子电路包括驱动晶体管，所述驱动晶体管的第一极接入所述第一节点，所述驱动晶体管的第二极连接所述第二节点，所述驱动晶体管的栅极连接所述第三节点。
4.如权利要求1所述的像素电路，其特征在于，所述数据写入子电路包括数据写入晶体管，所述数据写入晶体管的第一极连接所述数据线，所述数据写入晶体管的第二极连接所述第三节点，所述数据写入晶体管的栅极连接所述栅线。
5.如权利要求1所述的像素电路，其特征在于，所述第一复位子电路包括第一复位晶体管，所述第一复位晶体管的第一极连接所述第一基准电压端，所述第一复位晶体管的第二极连接所述第三节点，所述第一复位晶体管的栅极连接所述第一脉冲信号线。
6.如权利要求1所述的像素电路，其特征在于，所述第二复位子电路包括第二复位晶体管，所述第二复位晶体管的第一极连接所述第二基准电压端，所述第二复位晶体管的第二极连接所述第二节点，所述第二复位晶体管的栅极连接所述第二脉冲信号线。
7.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括稳压子电路，所述稳压子电路包括稳压电容，所述稳压电容连接所述第二节点和所述第三节点。
8.如权利要求1所述的像素电路，其特征在于，所述发光信号为脉冲宽度调制信号。
9.一种显示面板，其特征在于，包括栅极驱动电路、脉冲宽度调制电路和多个如权利要求1-8任意一项所述的像素电路，多个所述像素电路呈阵列设置，所述栅极驱动电路连接所述数据写入子电路，所述脉冲宽度调制电路连接所述第一复位子电路和所述第二复位子电路；
所述脉冲宽度调制电路用于向所述第一复位子电路和所述第二复位子电路写入第一脉冲信号和第二脉冲信号，所述栅极驱动电路用于向所述数据写入子电路写入栅极控制信号。
10.如权利要求9所述的显示面板，其特征在于，相邻两行所述像素电路共用一个输入子电路，所述脉冲宽度调制电路用于向所述输入子电路写入发光信号。
11.一种控制方法，用于控制权利要求1-8任意一项所述的像素电路，其特征在于，所述控制方法包括：
在复位阶段，分别向所述第一复位子电路、所述第二复位子电路传输有效电平以控制所述第一复位子电路将第一基准电压写入所述第三节点以及控制所述第二复位子电路将所述第二基准电压写入所述第二节点；
在补偿阶段，向所述输入子电路传输所述有效电平以控制所述输入子电路将电源电压写入第一节点；
在数据写入阶段，向所述数据写入子电路写入所述有效电平以控制所述数据写入子电路将所述数据信号写入所述第三节点；
在发光阶段，向所述输入子电路传输所述有效电平以控制所述输入子电路将所述电源电压写入所述第一节点。
CN202110710786.6A 2021-06-25 2021-06-25 像素电路、显示面板和控制方法 Active CN113327555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110710786.6A CN113327555B (zh) 2021-06-25 2021-06-25 像素电路、显示面板和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110710786.6A CN113327555B (zh) 2021-06-25 2021-06-25 像素电路、显示面板和控制方法

Publications (2)

Publication Number Publication Date
CN113327555A true CN113327555A (zh) 2021-08-31
CN113327555B CN113327555B (zh) 2023-04-18

Family

ID=77424661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110710786.6A Active CN113327555B (zh) 2021-06-25 2021-06-25 像素电路、显示面板和控制方法

Country Status (1)

Country Link
CN (1) CN113327555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114495802A (zh) * 2022-03-22 2022-05-13 京东方科技集团股份有限公司 像素驱动电路、驱动方法及显示面板

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105427803A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN106531084A (zh) * 2017-01-05 2017-03-22 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106558287A (zh) * 2017-01-25 2017-04-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN106782313A (zh) * 2016-12-15 2017-05-31 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107610652A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN109003574A (zh) * 2018-08-15 2018-12-14 京东方科技集团股份有限公司 像素单元、驱动方法、像素模组及其驱动方法和显示装置
US20190130833A1 (en) * 2017-09-07 2019-05-02 Boe Technology Group Co., Ltd. Pixel circuit, display device and driving method for pixel circuit
CN109887464A (zh) * 2017-12-06 2019-06-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
CN110189702A (zh) * 2019-06-28 2019-08-30 上海视涯信息科技有限公司 一种有机发光显示面板及其驱动方法
CN111445850A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法及显示装置及其驱动方法
CN111445861A (zh) * 2020-05-06 2020-07-24 合肥京东方卓印科技有限公司 像素驱动电路及驱动方法、移位寄存器电路、显示装置
CN111696486A (zh) * 2020-07-14 2020-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
CN112116897A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 一种像素驱动电路、显示面板以及驱动方法
US20210012712A1 (en) * 2017-12-06 2021-01-14 Apple Inc. Methods and Apparatus for Mitigating Charge Settling and Lateral Leakage Current on Organic Light-Emitting Diode Displays

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105427803A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN106782313A (zh) * 2016-12-15 2017-05-31 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN106531084A (zh) * 2017-01-05 2017-03-22 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106558287A (zh) * 2017-01-25 2017-04-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
US20190130833A1 (en) * 2017-09-07 2019-05-02 Boe Technology Group Co., Ltd. Pixel circuit, display device and driving method for pixel circuit
CN107610652A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN109887464A (zh) * 2017-12-06 2019-06-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
US20210012712A1 (en) * 2017-12-06 2021-01-14 Apple Inc. Methods and Apparatus for Mitigating Charge Settling and Lateral Leakage Current on Organic Light-Emitting Diode Displays
CN109003574A (zh) * 2018-08-15 2018-12-14 京东方科技集团股份有限公司 像素单元、驱动方法、像素模组及其驱动方法和显示装置
CN110189702A (zh) * 2019-06-28 2019-08-30 上海视涯信息科技有限公司 一种有机发光显示面板及其驱动方法
CN111445850A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法及显示装置及其驱动方法
CN111445861A (zh) * 2020-05-06 2020-07-24 合肥京东方卓印科技有限公司 像素驱动电路及驱动方法、移位寄存器电路、显示装置
CN111696486A (zh) * 2020-07-14 2020-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
CN112116897A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 一种像素驱动电路、显示面板以及驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114495802A (zh) * 2022-03-22 2022-05-13 京东方科技集团股份有限公司 像素驱动电路、驱动方法及显示面板
CN114495802B (zh) * 2022-03-22 2024-03-08 京东方科技集团股份有限公司 像素驱动电路、驱动方法及显示面板

Also Published As

Publication number Publication date
CN113327555B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
EP2099018B1 (en) Organic light emitting display comrising an emission driver
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
US7903053B2 (en) Current programming apparatus, matrix display apparatus and current programming method
KR20200057785A (ko) 구동 회로 및 그 구동 방법, 및 디스플레이 장치
US9262966B2 (en) Pixel circuit, display panel and display apparatus
JP5562251B2 (ja) 有機ｅｌ表示装置及びその制御方法
CN109148548B (zh) 阵列基板及显示面板
US8665182B2 (en) Emission control driver and organic light emitting display device using the same
US8427397B2 (en) Light emitting diode display device
US11790832B2 (en) Driving signals and driving circuits in display device and driving method thereof
EP3208794B1 (en) Driver device, driving method, and display device
JP2006126778A (ja) 走査駆動部，走査駆動部を用いた発光表示装置および発光表示装置の駆動方法
WO2021184893A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
CN215577633U (zh) 显示驱动电路及显示面板
US20200342811A1 (en) Pixel driving circuit, display device and driving method
CN112820234B (zh) 一种移位寄存电路和显示装置
WO2021081990A1 (zh) 显示基板、显示装置和显示驱动方法
JP2011048101A (ja) 画素回路および表示装置
CN113327555B (zh) 像素电路、显示面板和控制方法
CN110738964A (zh) 像素电路及显示装置
JP2006011095A (ja) 表示パネル用ドライバ手段および画像表示装置
WO2023000448A1 (zh) 像素驱动电路、显示面板及显示设备
TWI723903B (zh) 畫素驅動電路
CN110197643B (zh) 像素驱动电路及显示装置
CN107689211B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant