CN114495802B - 像素驱动电路、驱动方法及显示面板 - Google Patents

Abstract

本公开涉及显示技术领域，公开一种像素驱动电路、驱动方法及显示面板。该像素驱动电路包括驱动电路、数据写入电路、第一复位电路、第一开关电路、第二复位电路、第一发光控制电路和第二发光控制电路，第一复位电路连接第一节点、第一初始信号端，用于响应第一复位信号将第一初始信号端的信号传输至第一节点；其中，第一开关电路连接第一节点、第三节点，用于响应第二栅极驱动信号将第一节点的信号传输至第三节点，其中，第二栅极驱动信号的导通电平与第一复位信号的导通电平至少部分交叠，从而使得第一初始化信号可以对第一节点、第二节点和第三节点进行复位，在复位后再驱动发光单元发光，由此可以解决残像问题，提高显示效果。

Description

像素驱动电路、驱动方法及显示面板

技术领域

本公开涉及显示技术领域，具体而言，涉及一种像素驱动电路、驱动方法及显示面板。

背景技术

显示面板通常通过像素驱动电路向发光单元提供驱动电流，以驱动发光单元发光，相关技术中，存在显示残像的问题，影响显示效果。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种像素驱动电路、驱动方法及显示面板。

根据本公开的一个方面，提供一种像素驱动电路，包括：驱动电路，连接第一节点、第二节点和第三节点，用于根据所述第一节点的控制电压利用所述第二节点向所述第三节点提供驱动电流；数据写入电路，连接所述第二节点、数据信号端，用于响应第一栅极驱动信号将所述数据信号端的信号传输至所述第二节点；第一复位电路，连接所述第一节点、第一初始信号端，用于响应第一复位信号将所述第一初始信号端的信号传输至所述第一节点；第一开关电路，连接所述第一节点、所述第三节点，用于响应第二栅极驱动信号将所述第一节点的信号传输至所述第三节点，其中，所述第二栅极驱动信号的导通电平与所述第一复位信号的导通电平至少部分交叠；第二复位电路，连接第四节点、第二初始信号端，用于响应第二复位信号将所述第二初始信号端的信号传输至所述第四节点；第一发光控制电路，连接所述第二节点、第一电压端，用于响应使能控制信号将所述第一电压端的信号传输至所述第二节点；第二发光控制电路，连接所述第三节点、第四节点，用于响应所述使能控制信号将所述第三节点的信号传输至所述第四节点。

在本公开的示例性实施例中，所述驱动电路包括：驱动晶体管，栅极连接所述第一节点，第一极连接所述第二节点，第二极连接所述第三节点；所述数据写入电路包括：第四晶体管，栅极连接所述第一栅极驱动信号端，第一极连接所述第二节点，第二极连接所述数据信号端；所述第一复位电路包括：第一晶体管，栅极连接所述第一复位信号端，第一极连接所述第一初始信号端，第二极连接所述第一节点；所述第一开关电路包括：第二晶体管，栅极连接所述第二栅极驱动信号端，第一极连接所述第一节点，第二极连接所述第三节点；所述第二复位电路包括：第七晶体管，栅极连接所述第二复位信号端，第一极连接所述第二初始信号端，第二极连接所述第四节点；所述第一发光控制电路包括：第五晶体管，栅极连接所述使能控制信号端，第一极连接所述第一电压端，第二极连接所述第二节点；所述第二发光控制电路包括：第六晶体管，栅极连接所述使能控制信号端，第一极连接所述第三节点，第二极连接所述第四节点。

在本公开的示例性实施例中，所述第一栅极驱动信号的导通电平与所述第二栅极驱动信号的导通电平极性相反；所述第一复位信号的导通电平与所述第二复位信号的导通电平极性相反。

在本公开的示例性实施例中，所述第二晶体管、所述第一晶体管为N型晶体管；所述驱动晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管为P型晶体管。

根据本公开的另一方面，还提供一种像素驱动电路的驱动方法，用于驱动本公开任意实施例所述的像素驱动电路，所述驱动方法包括：在初始化阶段，利用第一复位电路将第一初始信号端的信号传输至第一节点；在第一复位阶段，利用第一开关电路将所述第一节点的信号传输至第三节点；在数据写入阶段，利用数据写入电路向第二节点写入数据信号，利用所述第一开关电路将所述数据信号传输至所述第一节点；在第二复位阶段，利用第二复位电路将第二初始信号端的信号传输至第四节点；在发光阶段，利用第一发光控制电路、第二发光控制电路将第一电压端的信号传输至第四节点。

在本公开的示例性实施例中，所述在初始化阶段，利用第一复位电路将第一初始信号端的信号传输至第一节点，包括：在初始化阶段，控制第一复位信号为导通电平，将第一初始信号端的信号传输至第一节点；所述在第一复位阶段，利用第一开关电路将所述第一节点的信号传输至第三节点，包括：在第一复位阶段，控制第二栅极驱动信号为导通电平，将所述第一节点的信号传输至所述第三节点；其中，所述第一复位信号的导通电平与所述第二栅极驱动信号的导通电平至少部分交叠。

在本公开的示例性实施例中，所述第一复位信号的导通电平与所述第二栅极驱动信号的导通电平的交叠时长为S1，所述第一复位信号端的复位信号的导通电平时长为S2，S1/S2大于等于20％。

在本公开的示例性实施例中，所述方法还包括：控制所述第一复位信号的导通电平和所述第二栅极驱动信号的导通电平的交叠时长大于等于4H，其中，本行像素驱动电路的第一栅极驱动信号与下一行像素驱动电路的第一栅极驱动信号的间隔时长为1H。

在本公开的示例性实施例中，所述驱动方法还包括：控制GOA电路中的同一GOA单元向第N行像素驱动电路提供所述第一复位信号和向第(N+k)行像素驱动电路提供所述第二栅极驱动信号，其中，k为大于等于1且小于等于6的正整数。

在本公开的示例性实施例中，所述驱动方法还包括：控制GOA电路中的各GOA单元输出脉宽大于等于16H的GOA信号，其中，本行像素驱动电路的第一栅极驱动信号与下一行像素驱动电路的第一栅极驱动信号的间隔时长为1H；将同一GOA单元输出的所述GOA信号分别作为第N行像素驱动电路的所述第一复位信号和第(N+i)行像素驱动电路的所述第二栅极驱动信号，其中，i为大于等于7的正整数。

在本公开的示例性实施例中，所述在数据写入阶段，利用数据写入电路向第二节点写入数据信号，利用所述第一开关电路将所述数据信号传输至所述第一节点，包括：在数据写入阶段，控制使能控制信号为导通电平，将第二节点写入数据信号，并控制第二栅极驱动信号为导通电平，将所述数据信号传输至所述第一节点；所述在第二复位阶段，利用第二复位电路将第二初始信号端的信号传输至第四节点，包括：在复位阶段，控制第二复位信号为导通电平，将所述第二初始信号端的信号传输至所述第四节点。

在本公开的示例性实施例中，所述第二复位信号的导通电平位于所述使能控制信号的非导通电平时长内。

根据本公开的第三方面，还提供一种显示面板，包括本公开任意实施例所述的像素驱动电路。

本公开提供的像素驱动电路中，第一开关电路可以响应第二栅极驱动信号将第一节点的信号传输至第三节点，并且第二栅极驱动信号与第一复位信号的导通电平至少部分交叠，从而在第一复位信号的导通电平时长内，第一复位电路将第一初始信号端的信号传输至第一节点，而因为第一复位信号与第二栅极驱动信号存在交叠，因此，第一初始信号端的信号可以通过第一开关电路传输至第三节点，实现对第三节点的复位，即本公开可同时对连接驱动电路的第一节点和第三节点进行复位，在复位后再驱动发光单元发光，由此可以解决残像问题，提高显示效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本公开一种实施方式的像素驱动电路的结构示意图；

图2为图1中像素驱动电路各节点的时序图；

图3为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图；

图4为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图；

图5为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图；

图6为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图；

图7为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图；

图8为图1中像素驱动电路各节点的另一种时序图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

图1为根据本公开一种实施方式的像素驱动电路的结构示意图，如图1所示，该像素驱动电路可以包括驱动电路10、数据写入电路20、第一复位电路30、第一开关电路40、第二复位电路50、第一发光控制电路60和第二发光控制电路70，其中，驱动电路10连接第一节点N1、第二节点N2和第三节点N3，用于根据第一节点N1的控制电压利用第二节点N2向第三节点N3提供驱动电流；数据写入电路20连接第二节点N2、数据信号端Data，用于响应第一栅极驱动信号P-Gate将数据信号端Data的信号传输至第二节点N2；第一复位电路30，连接第一节点N1、第一初始信号端INIT1，用于响应第一复位信号N-Reset将第一初始信号端INIT1的信号传输至第一节点N1；第一开关电路40，连接第一节点N1、第三节点N3，用于响应第二栅极驱动信号N-Gate将第一节点N1的信号传输至第三节点N3，其中，第二栅极驱动信号N-Gate的导通电平与第一复位信号N-Reset的导通电平至少部分交叠；第二复位电路50，连接第四节点N4、第二初始信号端INIT2，用于响应第二复位信号P-Reset将第二初始信号端INIT2的信号传输至第四节点N4；第一发光控制电路60，连接第二节点N2、第一电压端VDD，用于响应使能控制信号EM将第一电压端VDD的信号传输至第二节点N2；第二发光控制电路70，连接第三节点N3、第四节点N4，用于响应使能控制信号EM将第三节点N3的信号传输至第四节点N4。

本示例性实施例中，第一开关电路40可以响应第二栅极驱动信号N-Gate将第一节点N1的信号传输至第三节点N3，并且第二栅极驱动信号N-Gate与第一复位信号N-Reset的导通电平至少部分交叠，从而在第一复位信号N-Reset的导通电平时长内，第一复位电路30将第一初始信号端INIT1的信号传输至第一节点N1，而因为第一复位信号N-Reset与第二栅极驱动信号N-Gate存在交叠，因此，第一初始信号端INIT1的信号可以通过第一开关电路40传输至第三节点N3，实现对第三节点N3的复位，即本示例性实施例可同时对连接驱动电路10的第一节点N1和第三节点N3进行复位，在复位后再驱动发光单元发光，由此可以解决残像问题，提高显示效果。

本示例性实施例中，第二栅极驱动信号N-Gate的导通电平是指能够将第一开关电路40打开的电平，换言之，第二栅极驱动信号N-Gate为导通电平时，第一开关电路40被打开。例如，第二栅极驱动信号N-Gate的导通电平可以为高电平，当第二栅极驱动信号N-Gate为高电平时，第一开关电路40被打开。类似地，第一复位电路30能够响应于第一复位信号N-Reset的导通电平而打开。

本示例性实施例中，第一初始信号端INIT1的信号为第一初始化信号Vinit1，用于对第一节点N1进行复位。第一复位电路30在第一复位信号N-Reset的导通电平控制下导通后，将第一初始化信号Vinit1传输至第一节点N1，对第一节点N1进行复位。因为第一复位信号N-Reset的导通电平与第二栅极驱动信号N-Gate的导通电平存在交叠，这样第一节点N1的第一初始信号Vinit1被传输至第三节点N3，从而第一初始化信号Vinit1还可以对第三节点N3进行复位。此外，驱动电路在第一节点N1的电压信号的控制下导通，从而第三节点N3将第二节点N2拉低至低电位，对第二节点N2也进行了复位。即本示例性实施例实际上可通过第一初始化信号Vinit1对驱动电路的控制端、第一端和第二端均进行复位。

如图1所示，本示例性实施例中，驱动电路10、数据写入电路20、第一复位电路30、第一开关电路40、第二复位电路50、第一发光控制电路60和第二发光控制电路70可以通过晶体管来实现。示例性的，驱动电路10可以包括驱动晶体管T3，驱动晶体管T3的栅极连接第一节点N1，第一极连接第二节点N2，第二极连接第三节点N3；数据写入电路20可以包括第四晶体管T4，第四晶体管T4的栅极连接第一栅极驱动信号端P-Gate，第一极连接第二节点N2，第二极连接数据信号端Data；第一复位电路30可以包括第一晶体管T1，第一晶体管T1的栅极连接第一复位信号端N-Reset，第一极连接第一初始信号端INIT1，第二极连接第一节点N1；第一开关电路40可以包括第二晶体管T2，第二晶体管T2的栅极连接第二栅极驱动信号N-Gate端，第一极连接第一节点N1，第二极连接第三节点N3；第二复位电路50可以包括第七晶体管T7，第七晶体管T7的栅极连接第二复位信号端P-Reset，第一极连接第二初始信号端INIT2，第二极连接第四节点N4；第一发光控制电路60可以包括第五晶体管T5，第五晶体管T5的栅极连接使能控制信号端EM，第一极连接第一电压端VDD，第二极连接第二节点N2；第二发光控制电路70可以包括第六晶体管T6，第六晶体管T6的栅极连接使能控制信号端EM，第一极连接第三节点N3，第二极连接第四节点N4。其中，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如P型多晶硅晶体管。第二晶体管T2、第一晶体管T1可以为N型晶体管。具体而言，第一晶体管T1、第二晶体管T2可以为N型氧化物薄膜晶体管，可以减少第一节点N1、第三节点N3的漏电影响，这样有助于保证驱动电路10的上述主要节点在低刷新频率下的电压稳定。本示例性实施例中，第四节点N4可以连接发光器件的阳极，发光器件例如可以为OLED，这样，可通过第七晶体管T7将第二初始信号端INIT2输出的第二初始化信号Vinit2对发光器件的阳极进行复位。应该理解的是，在其他示例性实施例中，上述各电路还可以具有其他的电路结构，本公开不以此为限。

此外，本示例性实施例中，第一初始化信号Vinit1与第二初始化信号Vinit2可以不相等，因此该像素驱动电路可以根据实际需求向第一节点N1和第四节点N4(即发光器件的阳极)提供不同的初始化信号。例如，可以将第一初始化信号Vinit1的有效电平电压设置为-3V，将第二初始化信号Vinit2的有效电平电压设置为-4V，可以确保显示屏幕在黑态下具有低亮度，改善画面显示效果。当然，在其他示例性实施例中，第一初始化信号Vinit1与第二初始化信号Vinit2也可以相等，本公开不以此为限。

如图1所示，本示例性实施例中，驱动晶体管T3的栅极连接第一节点N1，第一极连接第二节点N2，第二极连接第三节点N3。如上所述，因为第一复位信号N-Reset的导通电平和第二栅极驱动信号N-Gate的导通电平部分交叠，在初始化阶段，可通过第一晶体管T1将第一初始化信号Vinit1传输至第一节点N1，在第一复位阶段t2，可通过第二晶体管T2将第一节点N1的第一初始化信号Vinit1传输至第三节点N3，从而实现对驱动晶体管T3的栅极和第二极进行复位。同时，驱动晶体管T3在栅极的第一初始化信号Vinit1的控制下导通，驱动晶体管T3连接第二节点N2的第一极被第二极的低电平拉低至(Vinit1-Vth)，从而也实现了对驱动晶体管T3的第一极的复位，即本示例性实施例通过将第一复位信号N-Reset的导通电平和第二栅极驱动信号N-Gate的导通电平设置为部分交叠，可以在发光阶段开始前，由第一初始化信号Vinit1对驱动晶体管T3的栅极和源漏极分别进行复位，使驱动晶体管T3处于On-Bias状态，因此不论前帧显示图像的数据电压为黑或是白，驱动晶体管T3皆由On-Bias状态开始进行数据写入与补偿，故可改善残像问题。

如图1所示，本示例性实施例中，像素驱动电路还可以包括存储电路80，存储电路80连接于第一节点N1和第一电压端VDD之间，用于存储第一节点N1的电荷。存储电路80可以包括存电容，存储电容Cst的一个电极连接第一节点N1，另一电极连接第一电压端VDD。应该理解的是，在其他示例性实施例中，存储电路80还可以具有其他的电路结构。

图2为图1中像素驱动电路各节点的时序图，其中，EM表示使能控制信号端EM的时序，N-Reset表示第一复位信号端N-Reset的时序，N-Gate表示第一栅极驱动信号端P-Gate的时序，P-Gate表示第一栅极驱动信号端P-Gate的时序，P-Reset表示第二复位信号端P-Reset的时序。该像素驱动电路的驱动方法可以包括五个时段：初始化阶段t1，第一复位阶段t2，数据写入阶段t3、第二复位阶段t4，发光阶段t5。下面结合时序图对本示例性实施例的像素驱动电路的驱动方法进行具体介绍。

在初始化阶段t1，可利用第一复位电路30将第一初始信号端INIT1的第一初始化信号Vinit1传输至第一节点N1，对第一节点N1进行复位。具体而言，使能控制信号EM、第一复位信号N-Reset、第一栅极驱动信号P-Gate、第二复位信号P-Reset均为高电平，第二栅极驱动信号N-Gate为低电平，图3为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图，如图3所示，第一晶体管T1导通，第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均关闭，第一晶体管T1将第一初始信号端INIT1的第一初始化信号Vinit1传输至第一节点N1，对第一节点N1进行复位，即对驱动晶体管T3的栅极进行复位。

在第一复位阶段t2，利用第一开关电路40将所述第一节点N1的信号传输至第三节点N3，对第三节点N3进行复位。具体而言，使能控制信号EM、第一复位信号N-Reset、第二栅极驱动信号N-Gate、第一栅极驱动信号P-Gate、第二复位信号P-Reset均为高电平，图4为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图，如图4所示，第一晶体管T1、第二晶体管T2导通，第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均关闭，第一晶体管T1已经将第一初始信号端INIT1的第一初始化信号Vinit1传输至第一节点N1，第二晶体管T2再将第一节点N1的第一初始化信号Vinit1传输至第三节点N3，从而对第三节点N3进行复位，即对驱动晶体管T3的第二极进行初始化。同时，驱动晶体管T3的栅极在第一初始化信号Vinit1的控制下导通，第三节点N3将第二节点N2拉低为低电平，实现对第二节点N2的复位，亦即实现了对驱动晶体管T3的第一极进行复位。可见，在该第一复位阶段t2，通过第一初始化信号Vinit1对驱动晶体管T3的源漏极均进行了复位，加之初始化阶段t1对驱动晶体管T3的栅极进行了复位，使得驱动晶体管T3处于On-Bias状态，因此不论前帧显示图像的数据电压为黑或是白，驱动晶体管T3皆由On-Bias状态开始进行数据写入与补偿，故可改善残像问题。

此外，本示例性实施例中，在初始化阶段t1和第一复位阶段t2，其是直接通过第一初始化信号Vinit1对第一节点N1、第二节点N2和第三节点N3进行复位，因此不会造成第一节点N1的电压变化问题，并且因为没有增加晶体管及信号个数，电路结构简单和易于实现的优点。

在数据写入阶段t3，利用数据写入电路20向第二节点N2写入数据信号Vdata，利用所述第一开关电路40将所述数据信号Vdata传输至所述第一节点N1。具体而言，使能控制信号EM、第二栅极驱动信号N-Gate、第二复位信号P-Reset均为高电平，第一复位信号N-Reset、第一栅极驱动信号P-Gate均为低电平，图5为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图，如图5示，第二晶体管T2、第四晶体管T4导通，第一晶体管T1、第五晶体管T5、第六晶体管T6和第七晶体管T7均关闭，数据信号Vdata通过第四晶体管T4和第二晶体管T2被传输至第一节点N1，第一节点N1的电位为(Vdata+Vth)，存储电容Cst将该电位进行存储。

在第二复位阶段t4，利用第二复位电路50将第二初始信号端INIT2的第二初始化信号Vinit2传输至第四节点N4，以对第四节点N4进行复位。具体而言，使能控制信号EM、第一栅极驱动信号P-Gate、第二栅极驱动信号N-Gate均为高电平，第一复位信号N-Reset、第二复位信号P-Reset均为低电平，图6为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图，如图6示，第一晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6均关闭，第二晶体管T2、第七晶体管T7导通，第七晶体管T7将第二初始信号端INIT2的第二初始化信号Vinit2传输至第四节点N4，对第四节点N4进行复位，亦即对发光器件的阳极进行复位。应该理解的是，本示例性实施例中，也可以在数据写入阶段t3前对第四节点N4进行复位，只要保证在使能控制信号EM为高电平的时间内控制第七晶体管T7打开对发光器件的阳极进行复位即可。

在发光阶段t5，利用第一发光控制电路60、第二发光控制电路70将第一电压端VDD的信号传输至第四节点N4，向发光器件提供驱动电流。具体而言，使能控制信号EM为低电平，第一复位信号N-Reset、第二栅极驱动信号N-Gate为低电平，第一栅极驱动信号P-Gate、第二复位信号P-Reset为高电平，图7为根据本公开一种实施方式的像素驱动电路在初始化阶段的等效电路图，如图7示，第五晶体管T5、第六晶体管T6导通，第一晶体管T1、第四晶体管T4、第二晶体管T2、第七晶体管T7关闭，第一电压端VDD的电压信号Vdd通过第五晶体管T5、驱动晶体管T3、第六晶体管T6传至第四节点N4，驱动晶体管T3在存储电容Cst存储的电压(Vdata+Vth)作用下向发光器件提供驱动电流，驱动发光器件发光。根据电流公式：I＝1/2k(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。此时，Vgs＝V_N1-V_N2＝(Vdata+Vth)-Vdd，将其带入电流公式可消除Vth得到Vgs＝Vdata-Vdd，即像素驱动电路提供的驱动电流与驱动晶体管T3的阈值电压无关，实现了对阈值电压的补偿。

如图2所示，本示例性实施例中，第一复位信号N-Reset的导通电平与第二栅极驱动信号N-Gate的导通电平交叠的部分即为第一复位阶段t2的复位时长。第一复位阶段t2的复位时长可设置为大于等于4H，例如可以为4H，5H，6H，7H等。通过将第一复位阶段t2的复位时长设置为大于等于4H，可以提高对第三节点N3和第二节点N2即驱动晶体管T3的源漏极的复位效果。可以理解的是，本示例性实施例中，1H即为一个脉宽，即为一帧时间与显示面板中全部像素行的比值，本行像素驱动电路中的第一栅极驱动信号P-Gate和下一像素驱动电路的第一栅极驱动信号P-Gate的间隔时长为1H。其中1H为图2中第一栅极驱动信号P-Gate输出低电平的时长，当然，在其他示例性实施例中，第一栅极驱动信号P-Gate输出低电平的时长也可以略小于1H。

本示例性实施例中，可通过多种方式将第一复位信号N-Reset的导通电平设置为与第二栅极驱动信号N-Gate的导通电平存在交叠。在本公开的一实施例中，可通过改变layout方式而使得像素驱动电路具有图2所示的时序。示例性的，可使用同一GOA电路向第N行像素驱动电路提供第一复位信号N-Reset和向第(N+k)行像素驱动电路提供第二栅极驱动信号N-Gate，其中，k为大于等于1且小于等于6的正整数。k可以为1，2，3，4，5，6等。例如，可以将GOA电路中第一级GOA单元的GOA信号接入某一像素驱动电路作为该像素驱动电路的第一复位信号N-Reset，将第二级GOA单元的GOA信号作为该像素驱动电路的第二栅极驱动信号N-Gate。即可选用相隔较近的两组GOA单元的GOA信号接入同一像素驱动电路中，作为该像素驱动电路的第一复位信号N-Reset和第二栅极驱动信号N-Gate，使得第一复位信号N-Reset的导通电平与第二栅极驱动信号N-Gate的导通电平存在部分交叠，由此改善残像。同时，通过将两组间隔较近的GOA信号接入同一像素驱动电路中，一方面减少了GOA单元的级数，另一方面也压缩了显示面板的Border区走线数量，从而减小显示面板的边框尺寸，有助于显示面板的窄边框设置。

在本公开的另一实施例中，可使用同一GOA电路向第N行像素驱动电路提供第一复位信号N-Reset和向第(N+i)行像素驱动电路提供第二栅极驱动信号N-Gate，其中，i为大于等于7的正整数，i例如可以为7，8，9，10等正整数。例如，可以将第一级GOA单元的GOA信号接入某一像素驱动电路作为该像素驱动电路的第一复位信号N-Reset，将第九级GOA单元的GOA信号作为该像素驱动电路的第二栅极驱动信号N-Gate，此时，因为GOA信号的级数相差较远，因而若继续保持GOA电路的输入信号的脉宽保持不变，则同一像素驱动电路的第一复位信号N-Reset的导通电平和第二栅极驱动信号N-Gate的导通电平不会交叠，此时，可增加GOA电路中GOA信号的脉宽，即增加第一复位信号N-Reset和第二栅极驱动信号N-Gate的脉宽，而使得第一复位信号N-Reset的导通电平和第二栅极驱动信号N-Gate的导通导通电平部分交叠。例如，可增加GOA电路中STV信号的脉宽，使得GOA电路提供的第一复位信号N-Reset的脉宽、第二栅极驱动信号N-Gate的脉宽大于等于16H，例如可以为16H，17H，18H，19H等，而使得像素驱动电路具有图8所示的时序。结合图2、8，可以看出，图8中的第一复位信号N-Reset的脉宽要大于图2中的第一复位信号N-Reset的脉宽，表明二者的GOA信号的接入方式不同，图2所示的时序表明是用两个相近的GOA单元提供的GOA信号作为同一像素驱动电路的第一复位信号N-Reset和第二栅极驱动信号N-Gate，图8所示的时序表明是使用两个相隔较远的GOA单元提供的GOA信号作为同一像素驱动电路的第一复位信号N-Reset和第二栅极驱动信号N-Gate。该方法尤其适用于显示面板已经完成布线的情况，通过改变IC信号的时序而使得第一复位信号N-Reset的导通电平与第二栅极驱动信号N-Gate的导通电平部分交叠。

如图2、8所示，本示例性实施例中，第一复位信号N-Reset与第二栅极驱动信号N-Gate可由同一GOA单元的GOA信号提供，因此，第一复位信号N-Reset与第二栅极驱动信号N-Gate可具有相同的脉宽，即第一复位信号N-Reset的高电平时长与第二栅极驱动信号N-Gate的高电平时长相同。第一复位信号N-Reset的高电平与第二栅极驱动信号N-Gate的高电平交叠的部分即为第一复位阶段t2的复位时长，第一复位阶段t2的复位时长与第一复位信号N-Reset的高电平时长之比可以大于等于20％，例如可以为20％，25％，30％，35％，40％，45％，50％，55％，60％，65％等，以保证对驱动晶体管T3的源漏极均具有较好的复位效果，消除显示残像。

本公开一实施例还提供一种显示面板，该显示面板包括上述任意实施例所述的像素驱动电路，因此也具备上述任意实施例所述的有益效果。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (10)

1.一种像素驱动电路的驱动方法，用于驱动所述的像素驱动电路，其特征在于，

所述像素驱动电路包括：

驱动电路，连接第一节点、第二节点和第三节点，用于根据所述第一节点的控制电压利用所述第二节点向所述第三节点提供驱动电流；

数据写入电路，连接所述第二节点、数据信号端，用于响应第一栅极驱动信号将所述数据信号端的信号传输至所述第二节点；

第一复位电路，连接所述第一节点、第一初始信号端，用于响应第一复位信号将所述第一初始信号端的信号传输至所述第一节点；

第一开关电路，连接所述第一节点、所述第三节点，用于响应第二栅极驱动信号将所述第一节点的信号传输至所述第三节点，其中，所述第二栅极驱动信号的导通电平与所述第一复位信号的导通电平至少部分交叠；

第二复位电路，连接第四节点、第二初始信号端，用于响应第二复位信号将所述第二初始信号端的信号传输至所述第四节点；

第一发光控制电路，连接所述第二节点、第一电压端，用于响应使能控制信号将所述第一电压端的信号传输至所述第二节点；

第二发光控制电路，连接所述第三节点、第四节点，用于响应所述使能控制信号将所述第三节点的信号传输至所述第四节点；

所述驱动方法包括：

在初始化阶段，利用第一复位电路将第一初始信号端的信号传输至第一节点；

在第一复位阶段，利用第一开关电路将所述第一节点的信号传输至第三节点；

在数据写入阶段，利用数据写入电路向第二节点写入数据信号，利用所述第一开关电路将所述数据信号传输至所述第一节点；

在第二复位阶段，利用第二复位电路将第二初始信号端的信号传输至第四节点；

在发光阶段，利用第一发光控制电路、第二发光控制电路将第一电压端的信号传输至第四节点；

所述在初始化阶段，利用第一复位电路将第一初始信号端的信号传输至第一节点，包括：在初始化阶段，控制第一复位信号为导通电平，将第一初始信号端的信号传输至第一节点；

所述在第一复位阶段，利用第一开关电路将所述第一节点的信号传输至第三节点，包括：在第一复位阶段，控制第二栅极驱动信号为导通电平，将所述第一节点的信号传输至所述第三节点；

其中，所述第一复位信号的导通电平与所述第二栅极驱动信号的导通电平至少部分交叠。

2.根据权利要求1所述的驱动方法，其特征在于，所述第一复位信号的导通电平与所述第二栅极驱动信号的导通电平的交叠时长为S1，所述第一复位信号端的复位信号的导通电平时长为S2，S1/S2大于等于20％。

3.根据权利要求1所述的驱动方法，其特征在于，所述方法还包括：

控制所述第一复位信号的导通电平和所述第二栅极驱动信号的导通电平的交叠时长大于等于4H，其中，本行像素驱动电路的第一栅极驱动信号与下一行像素驱动电路的第一栅极驱动信号的间隔时长为1H。

4.根据权利要求1所述的驱动方法，其特征在于，所述驱动方法还包括：

控制GOA电路中的同一GOA单元向第N行像素驱动电路提供所述第一复位信号和向第(N+k)行像素驱动电路提供所述第二栅极驱动信号，其中，k为大于等于1且小于等于6的正整数。

5.根据权利要求1所述的驱动方法，其特征在于，所述驱动方法还包括：

控制GOA电路中的各GOA单元输出脉宽大于等于16H的GOA信号，其中，本行像素驱动电路的第一栅极驱动信号与下一行像素驱动电路的第一栅极驱动信号的间隔时长为1H；

将同一GOA单元输出的所述GOA信号分别作为第N行像素驱动电路的所述第一复位信号和第(N+i)行像素驱动电路的所述第二栅极驱动信号，其中，i为大于等于7的正整数。

6.根据权利要求1所述的驱动方法，其特征在于，所述在数据写入阶段，利用数据写入电路向第二节点写入数据信号，利用所述第一开关电路将所述数据信号传输至所述第一节点，包括：

在数据写入阶段，控制使能控制信号为导通电平，将第二节点写入数据信号，并控制第二栅极驱动信号为导通电平，将所述数据信号传输至所述第一节点；

所述在第二复位阶段，利用第二复位电路将第二初始信号端的信号传输至第四节点，包括：

在复位阶段，控制第二复位信号为导通电平，将所述第二初始信号端的信号传输至所述第四节点。

7.根据权利要求1所述的驱动方法，其特征在于，所述第二复位信号的导通电平位于所述使能控制信号的非导通电平时长内。

8.根据权利要求1所述的驱动方法，其特征在于，所述驱动电路包括：

驱动晶体管，栅极连接所述第一节点，第一极连接所述第二节点，第二极连接所述第三节点；

所述数据写入电路包括：

第四晶体管，栅极连接所述第一栅极驱动信号端，第一极连接所述第二节点，第二极连接所述数据信号端；

所述第一复位电路包括：

第一晶体管，栅极连接所述第一复位信号端，第一极连接所述第一初始信号端，第二极连接所述第一节点；

所述第一开关电路包括：

第二晶体管，栅极连接所述第二栅极驱动信号端，第一极连接所述第一节点，第二极连接所述第三节点；

所述第二复位电路包括：

第七晶体管，栅极连接所述第二复位信号端，第一极连接所述第二初始信号端，第二极连接所述第四节点；

所述第一发光控制电路包括：

第五晶体管，栅极连接所述使能控制信号端，第一极连接所述第一电压端，第二极连接所述第二节点；

所述第二发光控制电路包括：

第六晶体管，栅极连接所述使能控制信号端，第一极连接所述第三节点，第二极连接所述第四节点。

9.根据权利要求1所述的驱动方法，其特征在于，所述第一栅极驱动信号的导通电平与所述第二栅极驱动信号的导通电平极性相反；

所述第一复位信号的导通电平与所述第二复位信号的导通电平极性相反。

10.根据权利要求2所述的驱动方法，其特征在于，所述第二晶体管、所述第一晶体管为N型晶体管；所述驱动晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管为P型晶体管。