CN113113461A - 阵列基板、像素电路、显示面板及显示装置 - Google Patents

Abstract

本申请涉及阵列基板技术领域，本申请公开一种阵列基板、像素电路、显示面板及显示装置。阵列基板包括衬底、第一电极层、第一绝缘层及第二电极层，所述第一电极层位于接近所述衬底的一侧，所述第一电极层与所述第二电极层之间为所述第一绝缘层，所述第一电极层或所述第二电极层接入恒定的负电压信号。与现有技术相比，通过在第一电极层或第二电极层接入恒定的负电压信号，进而降低阵列基板在工作过程中对衬底内负电荷的吸引，避免衬底内的电荷在工作较长时间后，向靠近所述第一电极层或所述第二电极层的衬底表面积累，减小所述衬底表面电荷浓度，进而削弱残像问题。

Description

阵列基板、像素电路、显示面板及显示装置

技术领域

本申请涉及阵列基板技术领域，尤其涉及一种阵列基板、像素电路、显示面板及显示装置。

背景技术

OLED(有机发光半导体Organic Light-Emitting Diode)显示器是一种全固态、主动发光型显示器。OLED显示器具有高亮度、高对比度、超薄超轻、低功耗、无视角限制、工作温度范围广等特性，因此被认为是新兴的下一代显示器。但显示技术发展到现在同样遇到很多问题，尤为突出的问题就是显示残像，残像的影响因素与缺陷态对电子/空穴的捕获和释放过程及电子/空穴浓度强度相关。然而目前的阵列基板在实际工作状态下，比如发光阶段，电极层或栅极层会长时间带有正电压，这就容易将衬底的负电荷吸引到衬底靠近电极层或栅极层的表面，这也就加重了显示残像的问题。

发明内容

为了解决现有技术中显示残像技术问题，本申请的主要目的在于，提供能够降低显示残像问题的一种阵列基板、像素电路、显示面板及显示装置。

为实现上述发明目的，本申请采用如下技术方案：

根据本申请的一个方面，提供了一种阵列基板，包括衬底、第一电极层、第一绝缘层及第二电极层，所述第一电极层位于接近所述衬底的一侧，所述第一电极层与所述第二电极层之间为所述第一绝缘层，所述第一电极层或所述第二电极层接入恒定的负电压信号。

根据本申请的一实施方式，其中所述第一电极层包括第一电容极板区，所述第二电极层包括第二电容极板区，所述第一电容极板区与所述第二电容板区组成存储电容。

根据本申请的一实施方式，其中所述第一电极层的电压值大于或小于所述第二电极层的电压值。

根据本申请的一实施方式，其中接入恒定负电压的电容极板区大于另一电容极板区的面积。

根据本申请的一实施方式，其中所述第一电极层与所述衬底之间还具有第二绝缘层与半导体层，所述半导体层靠近所述衬底，所述第二绝缘层靠近所述第一电极层。

根据本申请的一实施方式，其中所述第一电极层为像素电路中的第一栅极层，所述第二电极层为像素电路中的第二栅极层。

根据本申请的另一方面，提供一种像素电路，包括驱动模块、数据写入模块及发光控制模块；所述驱动模块的包括用于连接的第一节点、第二节点及第三节点；

所述数据写入模块连接于所述第一节点、所述第二节点及第三节点，以使所述数据写入模块与所述驱动模块连接；

所述发光控制模块连接于所述第二节点及所述第三节点，以使所述发光控制模块与所述驱动模块及数据写入模块连接；

所述驱动模块控制所述发光控制模块向所述第一节点接入第一电信号，所述数据写入模块的一端接入第二电信号，所述第二电信号为恒定的负电压信号。

根据本申请的一实施方式，其中包括复位控制模块，所述复位控制模块通过所述第一节点与所述数据写入模块连接，所述复位控制模块的一端接入第三电信号，以通过所述第一节点接入所述第三电信号。

根据本申请的一实施方式，其中所述第三电信号为恒定的负电压信号，所述第一电信号为恒定的正电压信号。

根据本申请的一实施方式，其中所述数据写入模块包括存储电容，所述存储电容包括第一电极板及第二电极板，所述第一电极板连接于所述第一节点，所述第二电极板接入所述第二电信号。

根据本申请的一实施方式，其中所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极连接于所述第一节点，所述驱动晶体管的源极连接于所述第二节点，所述驱动晶体管的漏极连接于所述第三节点。

根据本申请的另一方面，提供一种显示面板，包括所述阵列基板或所述的像素电路。

根据本申请的另一方面，提供一种显示装置，包括所述的一种显示面板。

由上述技术方案可知，本申请的一种阵列基板、像素电路、显示面板及显示装置的优点和积极效果在于：

通过在第一电极层或第二电极层接入恒定的负电压信号，可以认为是针对其中一个电极层再配置了一个负电压电源，而不是再连接于VDD正电压电源，进而降低阵列基板在工作过程中对衬底内负电荷的吸引，进而避免衬底内的电荷在工作较长时间后，向靠近所述第一电极层或所述第二电极层的衬底表面积累，减小所述衬底表面电荷浓度，进而削弱残像问题。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种阵列基板的截面结构示意图；

图2为本申请实施例提供的一种阵列基板的第一电容板区与第二电容板区正投影结构示意图；

图3为本申请实施例提供的一种像素电路的结构示意图；

图4为本申请实施例提供的一种像素电路的另一结构示意图；

图5为本申请实施例提供的一种像素电路的另一结构示意图；

图6为本申请实施例提供的一种像素电路的驱动电力信号线时序图。

其中：

1、衬底；2、第二电极层；3、第一电极层；4、半导体层；5、第一绝缘层；6、第二绝缘层；100、衬底内电荷；201、第二电容极板区；301、第一电容极板区；7、数据写入模块；8、驱动模块；9、发光控制模块；10、复位模块；11、发光模块；VDD、第一电信号；V_Gate2、第二电信号；Vinit、第三电信号；EM、发光控制信号线；Reset(RST)、第一扫描信号线；Gate、第二扫描信号线；Data、数据信号；N1、第一节点；N2、第二节点；N3、第三节点；N4、第四节点；DTFT(T3)、驱动晶体管；T1、第一薄膜晶体管；T2、第二薄膜晶体管；T4、第四薄膜晶体管；T5、第五薄膜晶体管；T6、第六薄膜晶体管；T7、第七薄膜晶体管；200、电容板投影重叠区。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

随着显示技术的快速发展，用户对显示屏的显示效果的要求越来越高，业界对显示效果的研究一直保持较高的关注。其中，有机发光半导体(Organic Light-EmittingDiode，OLED)显示面板具有发光亮度高、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示等优点，具有广阔的应用前景。而阵列基板是构成显示面板的重要组成结构，影响显示面板的显示效果，阵列基板在工作过程中会经过复位阶段、采样阶段及发光阶段三个阶段，而阵列基板长时间都处于发光阶段，发光阶段时，阵列基板的电极层处于带有正电压信号的状态，在长时间的工作过程中，电极层的正电压容易将衬底中携带的负电荷吸引至衬底表面，也就是靠近电极层的一侧，这就造成电荷在衬底表面大量堆积，电荷浓度提高，加重残像的问题。

为解决现有技术中衬底1表面电荷容易堆积，加重残像的问题，本申请提供了一种阵列基板，包括衬底1、第一电极层3、第一绝缘层5及第二电极层2，所述第一电极层3位于接近所述衬底1的一侧，所述第一电极层3与所述第二电极层2之间为所述第一绝缘层5，所述第一电极层3或所述第二电极层2接入恒定的负电压信号。

参考图1所示，作为示例，所述第一绝缘层5为GI栅极绝缘层，所述第一电极层3与所述第二电极层2中的一个作为连接像素电路的栅极层，另一个接入恒定的负电压信号，可以认为是针对其中一个电极层再配置了一个负电压电源，而不是再连接于VDD正电压电源，进而，一方面可通过一个电极层作为实现阵列基板工作状态调节层，另一层输入恒定的负电压信号，中和所述调节层的正电压信号，进而减轻第一电极层3或所述第二电极层2对衬底1电荷的吸引，也就可避免阵列基板在长时间处于发光状态下，电荷在衬底1表面的堆积，进而减轻残像的问题。

优选的，可将恒定的负电压信号接入到所述第一电极层3，进而缩小负电压信号与衬底1的间隔距离，进一步避免电荷堆积，而在所述第二电极成接入阵列基板工作时的调节电压信号，以满足阵列基板的工作需求。

另一实施例，可向所述第一电极层3接入用于调节阵列基板工作状态的调节电压信号，向所述第二电极层2接入恒定的负电压信号，进而提高所述调节电压信号对阵列基板工作状态的调节效果，也可在实际使用过程中尽量少的改变像素电路的结构。

需要说明的是，所述调节电压信号可在所述正电压信号及负电压信号之间切换，或接入高低电平时序变化的电压信号，以满足对阵列基板工作状态的调节。

本领域技术人员可根据阵列基板在实际使用过程中的需求，灵活调整接入所述第一电极层3或所述第二电极层2接入的电压信号类型，使其中一个接入恒定的负电压信号即可实现本申请声明的技术效果。

参考图2所示，根据本申请的一实施方式，其中所述第一电极层3包括第一电容极板区301，所述第二电极层2包括第二电容极板区201，所述第一电容极板区301与所述第二电容极板区201组成存储电容。

在一实施例中，所述第一电容极板区301与所述第二电容极板区201在正投影方向具有电容板投影重叠区200，进而使接入恒定负电压信号的电容极板区中和接入调节电压信号的电容极板区。

作为示例，可在所述第一电极层3接入调节电压信号，使所述第二电极层2接入恒定的负电压信号，以使，所述第一电容极板区301接入调节电压信号，所述第二电容极板区201接入恒定的负电压信号，在阵列基板中，所述第一电容极板区301与所述第二电容极板区201及第一绝缘层5构成存储电容，可将所述存储电容接入像素驱动电路，所述存储电容作为稳定驱动晶体管DTFT栅极电压的元件，进而改变驱动晶体管DTFT的特性，进一步提高稳定效果，以减弱残像问题。

在发光阶段，所述存储电容的第一电容极板区301接入正电压信号，所述第二电容极板区201接入恒定的负电压信号，也就提高了所述第一电容极板区301与所述第二电容极板区201之间的电势差，进而提供驱动电容对驱动晶体管DTFT的稳压效果。

作为示例，在实际使用时，为在所述第一电极层3或第二电极层2接入恒定的负电压信号，可在接入位置连接单独数据线，避免像素电路中其他元器件或电信号的交叉影响，本领域技术人员可根据实际使用情况做改进，本申请不再赘述。

根据本申请的一实施方式，其中所述第一电极层3的电压值不等于所述第二电极层2的电压值。所述第一电极层3与所述第二电极层2之间具有电势差，以便于在阵列基板工作过程中，对像素电路工作状态的调解起到良好的稳定效果。

优选的，接入恒定负电压的电极层为第二电极层2，所述第一电极层3接入调整电压，使所述第二电极层2的负电压电压值小于所述第一电极层3内调调整电压的电压值，优选的，可使所述第二电极层2的负电压电压值设置为小于所述像素电路驱动晶体管DTFT的栅极电压Vgs，以减弱对驱动电路的调解工作状态的影响。

参考图2所示，根据本申请的一实施方式，其中接入恒定负电压的电容极板区大于另一电容极板区的面积。优选的，在所述第二电极层2接入恒定的负电压信号，使所述第二电容极板区201的面积大于所述第一电容极板区301，进而加强所述负电压信号对所述衬底内电荷100的影响，避免衬底内电荷100的堆积。

优选的，使所述第一电容极板区301与所述第二电容极板区201的部分层叠形成电容板投影重叠区200，所述电容板投影重叠区200环绕于所述第一电容极板区301的周边，进一步避免所述第一电容极板区301周边区域的负电荷集中的问题。

根据本申请的一实施方式，其中所述第一电极层3与所述衬底1之间还具有第二绝缘层6与半导体层4，所述半导体层4靠近所述衬底1，所述第二绝缘层6靠近所述第一电极层3。

作为示例，在所述半导体层4可设置为P型硅半导体层4，在所述半导体层4内设置有栅极有源区沟道，在所述第一电极层3或所述第二电极层2接入负电压信号的作用下，还可减小半导体层4内负电荷向半导体层4表面堆积，进而较小沟道内负电荷堆积在沟道表面的问题，提高整体阵列基板的性能的稳定性，进一步避免残像问题。

根据本申请的一实施方式，其中所述第一电极层3为像素电路中的第一栅极层，所述第二电极层2为像素电路中的第二栅极层。作为示例，在所述第二电极层2接入恒定的负电压信号，也就使第二栅极层具有负电压信号，优选的，使所述第一栅极层包括像素电路驱动晶体管DTFT的栅极区，进而在通过负电压信号避免所述第一栅极层中正电荷对衬底内电荷100的影响，进而在提高像素电路性能稳定性的同时，避免残像问题。

由于现有技术中像素驱动电路的数据写入模块7与所述发光控制模块具有共同接入端，并在共同接入端接入相同的类型及压值的电压信号，以使驱动模块8能够调控阵列基板的工作状态，但这样就导致，阵列基板在长时间的使用过程中，带有与共同接入端相反的电荷容易累积在阵列基板衬底1层表面，加重显示残像的问题。目前共同接入端都是通过接入恒定的正电压信号，这就使阵列基板在显示发光的过程中，长期处于正电压信号的状态，这就导致负电荷容易在阵列基板中各个层界面的表面，加重残像问题。为解决现有技术中像素电路容易电荷积累，加重残像的问题，本申请提供一种像素电路，包括驱动模块8、数据写入模块7及发光控制模块；所述驱动模块8的包括用于连接的第一节点N1、第二节点N2及第三节点N3；

所述数据写入模块7连接于所述第一节点N1、所述第二节点N2及第三节点N3，以使所述数据写入模块7与所述驱动模块8连接；

所述发光控制模块连接于所述第二节点N2及所述第三节点N3，以使所述发光控制模块与所述驱动模块8及数据写入模块7连接；

所述驱动模块8控制所述发光控制模块向所述第一节点N1接入第一电信号VDD，所述数据写入模块7的一端接入第二电信号V_Gate2，所述第二电信号V_Gate2为恒定的负电压信号。

参见图3-5所示，首先通过所述第一节点N1、第二节点N2及第三节点N3使驱动模块8、发光控制模块及数据写入模块7连接，构成像素电路的基本控制单元，在发光控制模块接入第一电信号VDD，并通过驱动模块8向所述第一节点N1接入第一电压信号，进而使所述数据写入模块7的第一节点N1端具有第一电压信号，在数据写入模块7的一端直接接入恒定的负电压信号，在像素电路工作的各个状态过程中，使所述数据写入模块7的一端具有负电压信号，进而避免在发光阶段，数据写入模块7的两端都具有与第一节点N1具有相同类型的电信号，作为示例，在实际使用过程中，所述第一电压信号为恒定的正电压信号，且由于像素电路较长的工作状态都处于发光阶段，进而避免电荷在数据写入模块7所在的阵列基板衬底1表面累积，减小残像的产生。根据本申请的一实施方式，其中包括复位控制模块，所述复位控制模块通过所述第一节点N1与所述数据写入模块7连接，所述复位控制模块的一端接入第三电信号Vinit，以通过所述第一节点N1接入所述第三电信号Vinit。

作为示例，所述第三电信号Vinit可设置为恒定的负电压信号，一方面发光控制模块在复位阶段利用第一电压信号对驱动晶体管DTFT的进行复位，对驱动模块8的栅极层进行复位，从而确保驱动晶体管DTFT的栅源电压是一个恒定值，不受上一次信号/画面的影响，从而避免残像问题，另一方面通过第三电信号Vinit的输入，使所述第一节点N1的电信号类型依据像素电路的工作状态做时序变化，当所述第三电信号Vinit为负电压信号时，进一步避免所述负电荷向阵列基板衬底1一侧累积。

根据本申请的一实施方式，其中所述第三电信号Vinit为恒定的负电压信号，所述第一电信号VDD为恒定的正电压信号。进而通过所述复位模块10及驱动模块8向所述第一节点N1接入时序变化的电信号，一方面满足像素电路的工作状态的调解，另一方面，避免数据写入模块7处阵列基板的衬底1基层表面负电荷累积。进一步的，通过所述第一节点N1向所述数据写入模块7接入第一电信号VDD或第三电信号Vinit的时序变化的电信号，与所述第二电信号V_Gate2共同作用，避免残像问题。

根据本申请的一实施方式，其中所述数据写入模块7包括存储电容，所述存储电容包括第一电极板及第二电极板，所述第一电极板连接于所述第一节点N1，所述第二电极板接入所述第二电信号V_Gate2。进而通过存储电容的方式，将所述第一电信号VDD与所述第三电信号Vinit作为调整电压信号接入到所述第一节点N1，进而调整所述第一电极板的电压值，而所述第二电信号V_Gate2仅作为给所述第二电极板持续接入恒定负电压信号的电源，而不影响所述像素电路的工作状态的切换和调整，通过将所述第二电信号V_Gate2接入所述存储电容内，提高存储电容对驱动电路内驱动晶体管DTFT栅源电压调解的稳定性。

根据本申请的一实施方式，其中所述驱动模块8包括驱动晶体管DTFT，所述驱动晶体管DTFT的栅极连接于所述第一节点N1，所述驱动晶体管DTFT的源极连接于所述第二节点N2，所述驱动晶体管DTFT的漏极连接于所述第三节点N3。优选的，所述通过驱动晶体管DTFT将所述发光控制模块、数据写入模块7机复位模块10连接，进而通过所述第二电信号V_Gate2的恒定负电压避免电荷向所述驱动晶体管DTFT栅极累积，进一步减弱残像问题。

还包括发光模块11，所述发光模块11与复位控制模块连接，并通过所述复位模块10对所述发光模块11进行复位，避免发光不均匀，发光模块11长时间运作后，亮度不均的问题。使所述发光模块11通过第四节点N4与发光控制模块连接，通过第三节点N3与所述驱动模块8进行连接，进而通过所述发光模块11实现发光显示的目的。

作为一个实施例：

所述发光控制模块包括有机发光二极管OLED，所述数据写入模块包括存储电容Cst、接入Gate扫描电信号的第二薄膜晶体管T2及第四薄膜晶体管T4，所述复位模块包括第一复位模块及第二复位模块，所述第一复位模块接入所述第一节点，用于对所述驱动模块进行复位，所述第二复位模块用于截图所述第四节点，对所述发光模块进行复位，所述第一复位模块包括第一薄膜晶体管T1，所述第二复位模块包括第七薄膜晶体管T7，所述发光控制模块包括第五薄膜晶体管T5及第六薄膜晶体管T6，所述第五薄膜晶体管T5接入所述第二节点，所述第六薄膜晶体管T6接入所述第三节点与所述第四节点之间，所述驱动模块包括驱动晶体管T3(DTFT)。

在所述存储电容的一端接入第二电信号，在所述第五薄膜晶体管T5的源极接入第一电信号，在所述第一薄膜晶体管T1的源极及所述第七薄膜晶体管T7的源极接入第三电信号。

进一步的，第一薄膜晶体管T1连接所述连接在第二电源VSS和第六晶体管的漏极之间；

第一薄膜晶体管，连接在驱动晶体管的栅极和第三电信号之间，包括连接到RST扫描线的栅电极；

第二薄膜晶体管，连接在驱动晶体管的漏极和存储电容之间，包括连接到Gate扫描线的栅电极；

第三晶体管，即驱动晶体管；

第四晶体管，连接在驱动晶体管的源极和数据信号之间，包括连接到Gate扫描线的栅电极；

第五晶体管，连接在驱动晶体管的源极和第一电信号之间，包括连接到发光控制线的栅极；

第六晶体管，连接在驱动晶体管的漏极和发光二极管之间，包括连接到发光控制线的栅极；

第七晶体管，连接在第六晶体管漏极和第三电源(Vinit)之间，包括连接到Gate扫描线的栅电极；

电容，连接在第二电信号和驱动晶体管的栅电极之间。

参考图6所示，说明在本申请的一个实施例中，像素电路的工作状态。

复位阶段t1

在第一阶段(t1)时，第一扫描信号线(RST)输出低电平，第二扫描信号线Gate和发光控制信号线EM输出高电平。

因此第一晶体管T1、第二晶体管T7、驱动晶体管T3导通，其余晶体管T2、T4、T5、T6、T7截止。

并且在此阶段时，第三电信号Vinit输出Vinit电压。由于T1导通，第三电信号Vinit经T2输出至第一节点N1，并存储在存储电容中，同时又由于T7管导通，第二复位模块的T7导通使第三电信号Vinit的电压输出至OLED阳极第四节点N4。此时第一节点N1电压为：Vg＝Vinit，第四节点N4的电压为：Vinit。

采样阶段

在第二阶段t2时，第二扫描信号线Gate输出低电平，第一扫描信号线RST和发光控制信号线EM输出高电平。

因此第二晶体管T2、驱动晶体管T3、第四晶体管T4导通，其余晶体管T1、T5、T6、T7截止。

并且在此阶段时数据信号线(Data Line)上的date信号经过T4写入第二节点N2，同时由于存储电容仍然存储着t1阶段时输入的第一电信号Vinit的电压Vinit，使得第一节点N1和驱动晶体管(TDrive)栅极与源极之间的压差为：Vinit-Vdata。此时驱动晶体管DTFT的Vgs电压为：Vinit-Vdata<Vth，驱动晶体管DTFT打开，Vdata经由DTFT对存储电容进行充电。

当第一节点N1的电压上升到Vdata+Vth时，此时Vgs电压为Vdata+Vth-Vdata＝Vth，驱动晶体管DTFT截止，所以最终N1节点电压为：Vg＝Vdata+Vth，

需要说明的是，其中Vth为驱动晶体管的阈值电压。

发光阶段

在第三阶段t3时，第一扫描信号线RST和第二扫描信号线(GATE)输出高电平，发光控制信号线EM输出低电平。

此时第五晶体管T5、第六晶体管T6导通，其余晶体管截止，第一电信号VDD经过T5写入第二节点N2，此外，由于存储电容Cst没有放电路径，所以第一节点N1仍然维持t2阶段的电压：Vdata+Vth，此时驱动晶体管DTFT的栅极与源极压差为：Vgs＝(Vdata+Vth-VDD)，驱动晶体管DTFT导通，

驱动晶体管DTFT输出的驱动电流经由T4流向发光二极管OLED的阳极。发光二级管在驱动电流的驱动下发光，显示灰阶。

其中在第三阶段t3时，驱动晶体管DTFT的栅极电压为：Vdata+Vth-VDD，根据饱和电流公式：

其中K为工艺常数。由上式可以看出此时发光二极管OLED的工作电流IOLED已经不受驱动晶体管DTFT的阈值电压Vth的影响，且与存储电容Cst接入的第二电信号V_Gate2无直接影响，只与数据线Data电压和第一电信号VDD有关，因此在解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压漂移的问题，可以保证发光二极管的正常工作的同时，还可通过在存储电容Cst接入的第二电信号V_Gate2避免在阵列基板的衬底表面造成大量的负电荷的堆积，减弱残像的问题。

在一实施例中，所述第二电信号的电压范围可设置为-2V至-10V之间，优选的，当发光阶段，所述第一电信号的电压范围设置为+5V至+10V，可将所述第二电信号设置为-3V至-6V之间，可使所述存储电容的稳定效果达到最佳，作为示例，可使所述第二电信号的电压设置为-4.6V，使所述第一电信号的电压设置为+7V。

在一实施例中，所述第二电信号还可接入Vinit信号，并通过阵列基板的周侧引入连接线，将所述Vinit信号引入至第一节点N1的像素电路区域，即可在避免在重新引入新的恒定的负电压源，进而简化驱动像素电路结构。

优选的，所述第二电信号可以接入VSS信号，这就可以直接将阵列基板的阴极搭接处引入VSS信号到第一节点N1处的驱动像素电路区域，进而，在可避免重新引入新的恒定的负电压源的基础上，又可避免重新引入连接线，简化阵列基板内部的走线连接结构，进一步简单电路。

根据本申请的另一方面，提供一种显示面板，包括所述阵列基板或所述的像素电路。

根据本申请的另一方面，提供一种显示装置，包括所述的一种显示面板。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种阵列基板，其特征在于，包括衬底、第一电极层、第一绝缘层及第二电极层，所述第一电极层位于接近所述衬底的一侧，所述第一电极层与所述第二电极层之间为所述第一绝缘层，所述第一电极层或所述第二电极层接入恒定的负电压信号。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一电极层包括第一电容极板区，所述第二电极层包括第二电容极板区，所述第一电容极板区与所述第二电容板区组成存储电容。

3.根据权利要求1所述的阵列基板，其特征在于，所述第一电极层的电压值大于或小于所述第二电极层的电压值。

4.根据权利要求2所述的阵列基板，其特征在于，接入恒定负电压的电容极板区大于另一电容极板区的面积。

5.根据权利要求1所述的阵列基板，其特征在于，所述第一电极层与所述衬底之间还具有第二绝缘层与半导体层，所述半导体层靠近所述衬底，所述第二绝缘层靠近所述第一电极层。

6.根据权利要求1至5任一项所述的阵列基板，其特征在于，所述第一电极层为像素电路中的第一栅极层，所述第二电极层为像素电路中的第二栅极层。

7.一种像素电路，包括驱动模块、数据写入模块及发光控制模块；其特征在于，所述驱动模块的包括用于连接的第一节点、第二节点及第三节点；

所述数据写入模块连接于所述第一节点、所述第二节点及第三节点，以使所述数据写入模块与所述驱动模块连接；

所述发光控制模块连接于所述第二节点及所述第三节点，以使所述发光控制模块与所述驱动模块及数据写入模块连接；

所述驱动模块控制所述发光控制模块向所述第一节点接入第一电信号，所述数据写入模块的一端接入第二电信号，所述第二电信号为恒定的负电压信号。

8.根据权利要求7所述的像素电路，其特征在于，包括复位控制模块，所述复位控制模块通过所述第一节点与所述数据写入模块连接，所述复位控制模块的一端接入第三电信号，以通过所述第一节点接入所述第三电信号。

9.根据权利要求8所述的像素电路，其特征在于，所述第三电信号为恒定的负电压信号，所述第一电信号为恒定的正电压信号。

10.根据权利要求7所述的像素电路，其特征在于，所述数据写入模块包括存储电容，所述存储电容包括第一电极板及第二电极板，所述第一电极板连接于所述第一节点，所述第二电极板接入所述第二电信号。

11.根据权利要求7所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极连接于所述第一节点，所述驱动晶体管的源极连接于所述第二节点，所述驱动晶体管的漏极连接于所述第三节点。

12.一种显示面板，其特征在于，包括权利要求1-6任一项所述阵列基板或包括权利要求7-11任一项所述像素电路。

13.一种显示装置，其特征在于，包括权利要求12所述的显示面板。

Images