CN114023262B - 像素驱动电路及显示面板 - Google Patents

像素驱动电路及显示面板 Download PDF

Info

Publication number
CN114023262B
CN114023262B CN202111409334.0A CN202111409334A CN114023262B CN 114023262 B CN114023262 B CN 114023262B CN 202111409334 A CN202111409334 A CN 202111409334A CN 114023262 B CN114023262 B CN 114023262B
Authority
CN
China
Prior art keywords
transistor
electrode
driving
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111409334.0A
Other languages
English (en)
Other versions
CN114023262A (zh
Inventor
王选芸
陈诚
戴超
张毅先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111409334.0A priority Critical patent/CN114023262B/zh
Publication of CN114023262A publication Critical patent/CN114023262A/zh
Application granted granted Critical
Publication of CN114023262B publication Critical patent/CN114023262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提出了一种像素驱动电路及显示面板，该像素驱动电路包括发光器件、驱动单元、补偿单元、复位单元、自举电容、电容复位单元以及数据写入单元，补偿单元包括并联设置的至少两个晶体管，至少两个晶体管中与驱动晶体管的栅极连接的晶体管的有源层包括氧化物半导体，本申请通过有源层包括氧化物半导体的晶体管所具有的低截止态漏电流的特性抑制在低频工作条件下驱动管栅极漏电，能够实现低频显示，降低显示功耗。

Description

像素驱动电路及显示面板
技术领域
本申请涉及显示领域，特别涉及一种像素驱动电路及显示面板。
背景技术
AMOLED(Active-matrix Organic Light-Emitting Diode，有源矩阵有机发光二极管)显示器件具有自发光、超薄、反应速度快、对比度高、视角广等诸多优点，是目前受到广泛关注的一种显示器件。
这种AMOLED显示器件包括多个像素驱动电路和多个发光元件，像素驱动电路用于驱动对应的发光元件发光，从而实现AMOLED显示器件的显示功能。但是现有的像素驱动电路在低频驱动时，像素驱动电路中的驱动晶体管栅极漏电严重，导致驱动管栅极电压损失，从而出现明显的显示画面不稳定及闪烁的现象。
目前，亟需一种像素驱动电路以解决上述技术问题。
发明内容
本申请提供一种像素驱动电路及显示面板，以解决现有显示面板在低频显示时漏电流严重的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提供了一种像素驱动电路，其包括：
发光器件；
驱动单元，连接于恒压高电平源与所述发光器件之间，所述驱动单元包括驱动晶体管；
补偿单元，连接于所述驱动晶体管的栅极与所述驱动晶体管的源极或漏极中的一者之间；
复位单元，连接于所述复位电压端与所述发光器件之间，所述复位单元还连接于所述补偿单元；
自举电容，所述自举电容的第一电极板连接于所述驱动晶体管的所述栅极；
电容复位单元，连接于所述自举电容的第二电极板和初始化电压端；
数据写入单元，连接于所述自举电容的第二电极板和数据电压端；
其中，所述补偿单元包括并联设置的至少两个晶体管，至少两个所述晶体管中与所述驱动晶体管的栅极连接的所述晶体管的有源层包括氧化物半导体。
在本申请的像素驱动电路中，所述补偿单元包括：
第一晶体管，所述第一晶体管的栅极连接于第n级的使能信号端，所述第一晶体管的漏极连接于所述驱动晶体管的源极，所述第一晶体管的源极连接于所述复位单元；
第三晶体管，所述第三晶体管的栅极连接于第n级的第一扫描信号端，所述第三晶体管的漏极连接于所述驱动晶体管的栅极，所述第三晶体管的源极连接于所述第一晶体管的源极；
其中，所述第三晶体管的有源层包括氧化物半导体。
在本申请的像素驱动电路中，所述复位单元包括：
第二晶体管，所述第二晶体管的栅极连接于第n-1级的使能信号端，所述第二晶体管的漏极连接于所述补偿单元，所述第二晶体管的源极连接于所述发光器件的阳极；
第四晶体管，所述第四晶体管的栅极连接于第n-1级的第二扫描信号端，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的源极连接于复位电压端。
在本申请的像素驱动电路中，所述第三晶体管和所述第四晶体管复用为所述驱动晶体管的栅极复位单元。
在本申请的像素驱动电路中，所述数据写入单元包括：
第七晶体管，所述第七晶体管的栅极连接于第n级的第二扫描信号端，所述第七晶体管的漏极连接于所述自举电容的第二电极板，所述第七晶体管的源极连接于所述数据电压端。
在本申请的像素驱动电路中，所述电容复位单元包括：
第五晶体管，所述第五晶体管的栅极连接于第n-1级的所述第二扫描信号端，所述第五晶体管的漏极连接于所述初始化电压端，所述第五晶体管的源极连接于所述自举电容的第二电极板；
第六晶体管，所述第六晶体管的栅极连接于第n级的所述第一扫描信号端，所述第六晶体管的漏极连接于所述初始化电压端，所述第六晶体管的源极连接于所述自举电容的第二电极板。
在本申请的像素驱动电路中，所述复位单元包括：
第二晶体管，所述第二晶体管的栅极连接于第n+1级的第一扫描信号端，所述第二晶体管的漏极连接于所述补偿单元，所述第二晶体管的源极连接于所述发光器件的阳极；
第四晶体管，所述第四晶体管的栅极连接于第n-1级的第二扫描信号端，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的源极连接于复位电压端；
所述数据写入单元包括第七晶体管，所述第七晶体管的栅极连接于第n+1级的第二扫描信号端，所述第七晶体管的漏极连接于所述自举电容的第二电极板，所述第七晶体管的源极连接于所述数据电压端；
所述电容复位单元包括第五晶体管，所述第五晶体管的栅极连接于第n-1级的第二扫描信号端，所述第五晶体管的漏极连接于所述初始化电压端，所述第五晶体管的源极连接于所述自举电容的第二电极板。
在本申请的像素驱动电路中，所述像素驱动电路还包括存储电容，所述存储电容的第一电极板连接于所述自举电容的第二电极板，所述存储电容的第二电极板连接于所述恒压高电平源；
或者，所述存储电容的第一电极板连接于所述驱动晶体管的栅极，所述存储电容的第二电极板连接于所述恒压高电平源。
在本申请的像素驱动电路中，所述驱动晶体管为P型晶体管，所述第三晶体管为N型晶体管。
本申请还提出了一种显示面板，其包括多条数据线和多条扫描线，多条所述扫描线和多条所述数据线围成多个像素单元，每一所述像素单元包括上述像素驱动电路。
有益效果：本申请提出了一种像素驱动电路，其包括：发光器件；驱动单元，连接于恒压高电平源与所述发光器件之间，所述驱动单元包括驱动晶体管；补偿单元，连接于所述驱动晶体管的栅极与所述驱动晶体管的源极或漏极中的一者之间；复位单元，连接于所述复位电压端与所述发光器件之间，所述复位单元还连接于所述补偿单元；自举电容，所述自举电容的第一电极板连接于所述驱动晶体管的所述栅极；电容复位单元，连接于所述自举电容的第二电极板和初始化电压端；数据写入单元，连接于所述自举电容的第二电极板和数据电压端；所述补偿单元包括并联设置的至少两个晶体管，至少两个所述晶体管中与所述驱动晶体管的栅极连接的所述晶体管的有源层包括氧化物半导体，其通过有源层包括氧化物半导体的晶体管所具有的低截止态漏电流的特性抑制在低频工作条件下驱动管栅极漏电，能够实现低频显示，降低显示功耗。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请像素驱动电路的第一种结构图；
图2为图1中像素驱动电路的时序图；
图3为图2中像素驱动电路的数据电压与驱动电流的仿真结果；
图4为图2中像素驱动电路的阈值电压补偿效果的仿真结果；
图5为图2中像素驱动电路对电源电压降的补偿效果图；
图6为图2中像素驱动电路与常规像素驱动电路在1Hz帧频下的驱动电流变化对比图；
图7为本申请像素驱动电路的第二种结构图；
图8为图7中像素驱动电路的时序图；
图9为本申请像素驱动电路的第三种结构图；
图10为本申请显示面板的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
当前AMOLED显示面板的像素驱动电路在低频驱动时，像素驱动电路中的驱动晶体管栅极漏电严重，导致驱动管栅极电压损失，从而出现明显的显示画面不稳定及闪烁的现象。本申请基于上述技术问题提出了下列技术方案：
请参阅图1至图3，本申请提供了一种像素驱动电路，其包括发光器件101、驱动单元102、补偿单元103、复位单元104、自举电容C1、电容复位单元105以及数据写入单元106。
在本实施例中，所述驱动单元102连接于恒压高电平源VDD与所述发光器件101之间，所述驱动单元102包括驱动晶体管DTFT；所述补偿单元103连接于所述驱动晶体管DTFT的栅极与所述驱动晶体管DTFT的源极或漏极中的一者之间；所述复位单元104连接于所述复位电压端Vini与所述发光器件101之间，所述复位单元104还连接于所述补偿单元103；所述自举电容C1的第一电极板连接于所述驱动晶体管DTFT的所述栅极；所述电容复位单元105连接于所述自举电容C1的第二电极板和初始化电压端；所述数据写入单元106连接于所述自举电容C1的第二电极板和数据电压端。
在本实施例中，所述补偿单元103包括并联设置的至少两个晶体管，至少两个所述晶体管中与所述驱动晶体管DTFT的栅极连接的所述晶体管的有源层包括氧化物半导体，其通过有源层包括氧化物半导体的晶体管所具有的低截止态漏电流的特性抑制在低频工作条件下驱动管栅极漏电，能够实现低频显示，降低显示功耗。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图1，图1为本申请像素驱动电路的第一种结构图。
在第一阶段P1，所述自举电容C1的第一电极板和所述发光器件101的阳极与复位电压端Vini连接，使所述自举电容C1的第一电极板、第一控制节点G(n)以及所述发光器件101的阳极的电压复位至Vini，所述自举电容C1的第二电极板通过所述电容复位单元105与初始化电压端连接Vref，使所述自举电容C1的第二电极板和第二控制节点Q(n)的电位复位至初始化电压Vref。
在本实施例中，所述补偿单元103可以包括第一晶体管T1和第三晶体管T3。所述第一晶体管T1的栅极连接于第n级的使能信号端EM，所述第一晶体管T1的漏极连接于所述驱动晶体管DTFT的源极，所述第一晶体管T1的源极连接于所述复位单元104；所述第三晶体管T3的栅极连接于第n级的第一扫描信号端Scan1，所述第三晶体管T3的漏极连接于所述驱动晶体管DTFT的栅极，所述第三晶体管T3的源极连接于所述第一晶体管T1的源极。
在本实施例中，所述复位单元104可以包括第二晶体管T2和第四晶体管T4。所述第二晶体管T2的栅极连接于第n-1级的使能信号端EM，所述第二晶体管T2的漏极连接于所述补偿单元103，所述第二晶体管T2的源极连接于所述发光器件101的阳极；所述第四晶体管T4的栅极连接于第n-1级的第二扫描信号端Scan2，所述第四晶体管T4的漏极连接于所述第二晶体管T2的漏极，所述第四晶体管T4的源极连接于复位电压端Vini。
在本实施例中，所述电容复位单元105可以包括第五晶体管T5和第六晶体管T6。所述第五晶体管T5的栅极连接于第n-1级的所述第二扫描信号端Scan2，所述第五晶体管T5的漏极连接于所述初始化电压端，所述第五晶体管T5的源极连接于所述自举电容C1的第二电极板；所述第六晶体管T6的栅极连接于第n级的所述第一扫描信号端Scan1，所述第六晶体管T6的漏极连接于所述初始化电压端，所述第六晶体管T6的源极连接于所述自举电容C1的第二电极板。
在本实施例中，所述数据写入单元106可以包括第七晶体管T7，所述第七晶体管T7的栅极连接于第n级的第二扫描信号端Scan2，所述第七晶体管T7的漏极连接于所述自举电容C1的第二电极板，所述第七晶体管T7的源极连接于所述数据电压端。
在本实施例中，第三晶体管T3为N型薄膜晶体管，第一晶体管T1、第二晶体管T2以及第七晶体管T7、所述驱动晶体管DTFT、所述第四晶体管T4、第五晶体管T5、第六晶体管T6为P型晶体管。
在本实施例中，所述第三晶体管T3的有源层可以包括氧化物半导体，第一晶体管T1、第二晶体管T2以及第七晶体管T7、所述驱动晶体管DTFT、所述第四晶体管T4、第五晶体管T5、第六晶体管T6的有源层可以包括低温多晶硅。
请参阅图1和图2，第n级的第一扫描信号端Scan1、第n级的第二扫描信号端Scan2、第n级的使能信号端EM为高电平，第n-1级的第二扫描信号端Scan2和第n-1级的使能信号端EM为低电平。
在第一阶段P1中，第二晶体管T2的栅极接收来自第n-1级的使能信号端EM的低电平，第四晶体管T4的栅极接收来自第n-1级的第二扫描信号端Scan2的低电平，由于第二晶体管T2和第四晶体管T4为P型晶体管，因此第二晶体管T2和第四晶体管T4将处于工作状态；初始化电压端经过第四晶体管T4的源极和漏极传递至第二晶体管T2的漏极，以及通过第二晶体管T2的源极和漏极将初始化电压端的电压传递至所述发光器件101的阳极，以使所述发光器件101的阳极电压复位，该复位电压可以根据具体需求进行限定。
在第一阶段P1中，第一晶体管T1的栅极接收来自第n级的使能信号端EM的高电平，第三晶体管T3的栅极接收来自第n级的第一扫描信号端Scan1的高电平，由于第一晶体管T1为P型晶体管，第三晶体管T3为P型晶体管，因此第一晶体管T1将处于断开状态，第三晶体管T3将处于工作状态；初始化电压端经过第四晶体管T4的源极和漏极传递至第三晶体管T3的源极，以及通过第三晶体管T3的源极和漏极传递至自举电容C1的第一电极板和驱动晶体管DTFT的栅极，即将第一控制节点G(n)的电位复位至Vini。
在第一阶段P1中，第五晶体管T5的栅极接收来自第n-1级的第二扫描信号端Scan2的低电平，第六晶体管T6的栅极接收来自第n级的第一扫描信号端Scan1的高电平，由于第五晶体管T5和第六晶体管T6均为P型晶体管，因此第五晶体管T5将处于工作状态，第六晶体管T6将处于断开状态；初始化电压端输入的电压经过第五晶体管T5的源极和漏极传递至自举电容C1的第二电极板，即将第二控制节点Q(n)的电位复位至Vref。
在第一阶段P1中，第七晶体管T7的栅极接收来自第n级的第二扫描信号端Scan2的高电平，由于第七晶体管T7为P型晶体管，因此第七晶体管T7处于断开状态。
在本实施例中，由于所述第三晶体管T3和所述第四晶体管T4的导通，可以使得所述驱动晶体管DTFT的栅极与复位电压端Vini直接连接，因此所述第三晶体管T3和所述第四晶体管T4可以构成所述驱动晶体管DTFT的栅极复位单元107，即第三晶体管T3在作为补偿单元103的一部分，以及第四晶体管T4在作为复位单元104的一部分的同时，所述第三晶体管T3和所述第四晶体管T4还可以复用为所述驱动晶体管DTFT的栅极复位单元107，减小了像素驱动电路的面积，进而提高单个像素的开口率，或者增加更多的像素，以显示面板的分辨率。
在本实施例中，驱动晶体管DTFT的栅极连接复位电压端Vini，驱动晶体管DTFT的漏极连接恒压高电平源VDD，而由于第二晶体管T2在第一阶段P1处于工作状态，因此为了避免恒压高电平源VDD将传递至发光器件101的阳极使得发光器件101发光，在该阶段的第一晶体管T1将处于断开状态；其次，自举电容C1的第一电极板和第二电极板的电位将被充分复位至对应的电位，即第一控制节点G(n)的电位复位至Vini，第二控制节点Q(n)的电位复位至Vref，以减少自举电容C1在前一显示帧的电荷残留对当前显示帧画面的影响。
请参阅图1和图2，第n级的第一扫描信号端Scan1、第n-1级的第二扫描信号端Scan2和第n-1级的使能信号端EM为高电平，第n级的第二扫描信号端Scan2、第n级的使能信号端EM为低电平。
在第二阶段P2中，第二晶体管T2的栅极接收来自第n-1级的使能信号端EM的高电平，第四晶体管T4的栅极接收来自第n-1级的第二扫描信号端Scan2的高电平，由于第二晶体管T2和第四晶体管T4为P型晶体管，因此第二晶体管T2和第四晶体管T4将处于断开状态。
在第二阶段P2中，第一晶体管T1的栅极接收来自第n级的使能信号端EM的低电平，第三晶体管T3的栅极接收来自第n级的第一扫描信号端Scan1的高电平，由于第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管，因此第一晶体管T1和第三晶体管T3将处于工作状态；由于第一晶体管T1和第三晶体管T3导通，驱动晶体管DTFT的栅极将短接，以及形成二极管的结构，因此恒压高电平源VDD将经过驱动晶体管DTFT、第一晶体管T1以及第二晶体管T2直接传递至驱动晶体管DTFT的栅极，即恒压高电平源VDD将给自举电容C1的第一电极板充电，将第一控制节点G(n)的电位逐渐拉高至VDD与Vth之和，Vth为驱动晶体管DTFT的阈值电压，由于驱动晶体管DTFT为P型晶体管，因此驱动晶体管DTFT的阈值电压一般为负值。
在第二阶段P2中，第五晶体管T5的栅极接收来自第n-1级的第二扫描信号端Scan2的高电平，第六晶体管T6的栅极接收来自第n级的第一扫描信号端Scan1的高电平，由于第五晶体管T5和第六晶体管T6均为P型晶体管，因此第五晶体管T5和第六晶体管T6将处于断开状态。
在第二阶段P2中，第七晶体管T7的栅极接收来自第n级的第二扫描信号端Scan2的低电平，由于第七晶体管T7为P型晶体管，因此第七晶体管T7处于工作状态。数据电压端输出的数据电压将经过第七晶体管T7的源漏极传输至第二控制节点Q(n)，即自举电容C1的第二电极板的电位将变更至Vdata。
在本实施例中，第五晶体管T5和第六晶体管T6处于断开状态，第七晶体管T7处于工作状态，数据电压端的数据电压将通过第二晶体管T2写入至第二控制节点Q(n)，因此自举电容C1的第二电极板的电压变更为Vdata；其次，第一晶体管T1和第三晶体管T3导通，第二晶体管T2和第四晶体管T4断开，驱动晶体管DTFT的栅极将被短接，以及形成二极管的结构，因此恒压高电平源VDD将经过驱动晶体管DTFT、第一晶体管T1以及第二晶体管T2直接传递至驱动晶体管DTFT的栅极，自举电容C1的第二电极板的电压将变更至VDD与Vth之和。
请参阅图1和图2，第n级的第二扫描信号端Scan2、第n-1级的第二扫描信号端Scan2为高电平，第n级的第一扫描信号端Scan1、第n级的使能信号端EM、第n-1级的使能信号端EM为低电平。
在第三阶段P3中，第二晶体管T2的栅极接收来自第n-1级的使能信号端EM的低电平，第四晶体管T4的栅极接收来自第n-1级的第二扫描信号端Scan2的高电平，由于第二晶体管T2和第四晶体管T4为P型晶体管，因此第二晶体管T2处于工作状态，第四晶体管T4将处于断开状态。
在第三阶段P3中，第一晶体管T1的栅极接收来自第n级的使能信号端EM的低电平，第三晶体管T3的栅极接收来自第n级的第一扫描信号端Scan1的低电平，由于第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管，因此第一晶体管T1将处于工作状态，第三晶体管T3将处于断开状态。
由于第一晶体管T1和第三晶体管T3导通，驱动晶体管DTFT的栅极将短接，以及形成二极管的结构，因此恒压高电平源VDD将经过驱动晶体管DTFT、第一晶体管T1以及第二晶体管T2直接传递至驱动晶体管DTFT的栅极，即恒压高电平源VDD将给自举电容C1的第一电极板充电，将第一控制节点G(n)的电位逐渐拉高至VDD与Vth之和，Vth为驱动晶体管DTFT的阈值电压，由于驱动晶体管DTFT为P型晶体管，因此驱动晶体管DTFT的阈值电压一般为负值。
在第三阶段P3中，第五晶体管T5的栅极接收来自第n-1级的第二扫描信号端Scan2的高电平，第六晶体管T6的栅极接收来自第n级的第一扫描信号端Scan1的低电平，由于第五晶体管T5和第六晶体管T6均为P型晶体管，因此第五晶体管T5将处于断开状态，第六晶体管T6将处于工作状态；
在第三阶段P3中，第七晶体管T7的栅极接收来自第n级的第二扫描信号端Scan2的高电平，由于第七晶体管T7为P型晶体管，因此第七晶体管T7处于断开状态。
在本实施例中，初始化电压端的初始化电压Vref将再次输入至自举电容C1的第二电极板，自举电容C1第二电极板的电位由Vref变化至Vref和Vdata的差值，以及将该变化耦合至自举电容C1中；因此，驱动晶体管DTFT中栅极的电位变更至VDD+Vth+Vref-Vdata；其次，第一晶体管T1和第二晶体管T2导通，第三晶体管T3和第四晶体管T4断开，驱动晶体管DTFT的栅极节点电位将产生驱动电流，进而使得发光器件101发光，而流经OLED的电流大小如下公式：
在本实施例中，μ为驱动管的有效迁移率，COX为驱动管栅氧化层的单位面积电容；从上式可以看出，驱动电流的大小与驱动晶体管DTFT的阈值电压大小无关，即上述电路具有补偿阈值电压的功能；另外，该电路还规避了恒压高电平源VDD对驱动电流影响，具有补偿电源线的IR drop的功能。
在第三阶段P3，即发光器件101的发光阶段，驱动晶体管DTFT的栅极电位受开关晶体管的关态泄漏电流影响而发生漏电，例如第三晶体管T3，将使得驱动晶体管DTFT的栅极电位不稳定。而对于低频显示而言，开关TFT的泄漏电流所导致驱动管栅极电压损失，就会导致明显的显示画面不稳定，发生闪烁的现象。
在本实施例中，第三晶体管T3的有源层为包括氧化物半导体的晶体管，例如IGZO，而IGZO的漏电流远远小于低温多晶硅的漏电流，3至5个数量级，因此该低截止态漏电流的特性抑制在低频工作条件下驱动管栅极漏电，能够实现低频显示，降低显示功耗，提升画面的稳定性。
图3为图2中像素驱动电路的数据电压与驱动电流的仿真结果。
在本实施例中，该仿真结果表明，对应于数据电压Vdata变化范围为0.8V至2.2V，AMOLED像素驱动电路的驱动电流变化范围为29nA至354nA；即通过合适地调整Vdata的值，可以使得AMOLED像素电路具有可调整的驱动电流值，从而实现不同的显示亮度。
图4为图2中像素驱动电路的阈值电压补偿效果的仿真结果。
在本实施例中，电流偏移率定义为：阈值电压漂移后驱动电流和初始驱动电流的差值与初始驱动电流的商。
该仿真结果表明，当驱动管的阈值电压正负漂移0.5V时，驱动电流的偏移率均在-0.5％至3％之间，即该电路具有较好的补偿驱动管阈值电压的能力。
图5为图2中像素驱动电路对电源电压降的补偿效果图。
在本实施例中，该仿真结果表明，当电源电压降为1V时，在数据电压变化范围内，驱动电流的偏移率在-1％至1％之间，即该电路在发光阶段，驱动管的过驱动电压与电源电压无关，该电路具有补偿电源电压电压降的能力。
图5为图2中像素驱动电路对电源电压降的补偿效果图图6为图2中像素驱动电路与常规像素驱动电路在1Hz帧频下的驱动电流变化对比图。
在本实施例中，该常规像素驱动电路为将第三晶体管T3替换为有源层包括低温多晶硅的晶体管；同时改变该晶体管的栅极控制电压，以使常规像素驱动电路的基本功能与本申请的像素驱动电路一致。
在本实施例中，该仿真实验中的数据电压为2.2V，相对应的驱动电压理论值为354nA，但是由于第三晶体管T3的漏电流影响，当一帧时间特别长时，驱动晶体管DTFT的栅极电位将明显降低，从而影响驱动电流大小。
该仿真结果表明，在接近1s的帧时间内，本申请的像素驱动电路的驱动电流的误差率在5.5％左右，而常规像素驱动电路的驱动电流的误差率高达250％以上。
在本实施例中，根据上述实验对比，本申请的像素驱动电路具有极好的低频工作性能，能够在低刷新率条件下正常工作，以及实现特定场景下的低功耗应用。
请参阅图7，图7为本申请像素驱动电路的第二种结构图。本实施例中像素驱动电路的结构与图1中的结构相同或相似，不同之处在于：
在本实施例中，所述复位单元104包括第二晶体管T2和第四晶体管T4。所述第二晶体管T2的栅极连接于第n+1级的第一扫描信号端Scan1，所述第二晶体管T2的漏极连接于所述补偿单元103，所述第二晶体管T2的源极连接于所述发光器件101的阳极；第四晶体管T4，所述第四晶体管T4的栅极连接于第n-1级的第二扫描信号端Scan2，所述第四晶体管T4的漏极连接于所述第二晶体管T2的漏极，所述第四晶体管T4的源极连接于复位电压端Vini。
在本实施例中，所述数据写入单元106包括第七晶体管T7，所述第七晶体管T7的栅极连接于第n+1级的第二扫描信号端Scan2，所述第七晶体管T7的漏极连接于所述自举电容C1的第二电极板，所述第七晶体管T7的源极连接于所述数据电压端。
在本实施例中，所述电容复位单元105包括第五晶体管T5，所述第五晶体管T5的栅极连接于第n-1级的第二扫描信号端Scan2，所述第五晶体管T5的漏极连接于所述初始化电压端，所述第五晶体管T5的源极连接于所述自举电容C1的第二电极板。
在本实施例中，所述像素驱动电路还包括存储电容C2，所述存储电容C2的第一电极板连接于所述自举电容C1的第二电极板，所述存储电容C2的第二电极板连接于所述恒压高电平源VDD。
请参阅图8，图8为图7中像素驱动电路对应的时序图。
在第一阶段P1，第二晶体管T2、第三晶体管T3和第四晶体管T4导通，驱动晶体管DTFT的栅极的电位和发光器件101的阳极的电位被复位到Vini；其次，第五晶体管T5导通，自举电容C1的第二电极板的电压复位至Vref；另外，第一晶体管T1关闭，以避免发光器件101发光。本是实施例中的Vini可以变更为Vref，此处不作限制。
在第二阶段P2，第一晶体管T1和第三晶体管T3导通，驱动晶体管DTFT的栅极和源极短接，以形成二极管结构，恒压高电平源VDD经过驱动晶体管DTFT、第一晶体管T1和第三晶体管T3向驱动晶体管DTFT的栅极进行充电，当充电完成后，驱动晶体管DTFT的栅极电位为VDD+Vth；其次，第二晶体管T2和第四晶体管T4关闭，避免发光器件101发光。
在第三阶段P3，第五晶体管T5导通，将数据电压端的数据电压Vdata写入至自举电容C1的第二电极，而该电位的变化迅速耦合到驱动晶体管DTFT的栅极，使得驱动晶体管DTFT的栅极电压变为VDD+VTH-VREF+VDATA。
在第四阶段P4，由于存储电容C2的存在，自举电容C1的第二电极板的电位维持在Vdata；而此时驱动路径上的第一晶体管T1和第二晶体管T2导通，第三晶体管T3和第四晶体管T4截止，驱动晶体管DTFT的栅极节点电位产生驱动电流，使得发光器件101发光。
请参阅图9，图9为本申请像素驱动电路的第三种结构图。本实施例中像素驱动电路的结构与图7中的结构相同或相似，不同之处在于：
在本实施例中，所述存储电容C2的第一电极板连接于所述驱动晶体管DTFT的栅极，所述存储电容C2的第二电极板连接于所述恒压高电平源VDD。
在本实施例中，仅仅在第四阶段P4，由于存储电容C2的存在，自举电容C1的第一电极板的电位将位置在Vdata，其他的工作原理与图7中的相似。
请参阅图10，图10为本申请显示面板的结构图。
所述显示面板包括显示区和非显示区。所述显示区内设置有多条数据线和多条扫描线，多条所述扫描线和多条所述数据线围成多个像素单元，每一所述像素单元包括上述像素驱动电路。所述非显示区内设置有数据驱动电路、栅极驱动电路、电平转换电路以及时序控制电路。
所述数据驱动电路的信号输出端耦合到显示面板中与其对应的数据线上，数据驱动电路产生的数据信号通过数据线传输到对应的像素单元内以实现图像灰度。数据驱动电路可以通过焊接与显示面板相连或者集成于显示面板内控制器,控制器用于向栅极驱动电路和数据驱动电路提供控制时序。
所述栅极驱动电路中极驱动单元102电路的极扫描信号输出端耦合到显示面板中与其对应的极扫描线,用于产生像素电路所需要的第一扫描控制信号Scan1，对像素阵列逐行扫描；还用于逐行向各像素电路提供第二扫描控制信号Scan2和第三扫描控制信号EM。
在实施例所示对应电路中，相邻两行的第二扫描信号Scan2以及第三扫描控制信号EM可以复用。
所述电平转换电路用于将低压域的电平信息转化为栅极驱动所需的高压域电平信息。
所述时序控制电路用于控制栅极驱动电路为行扫描线提供行扫描脉冲信号，逐行选通显示面板上的像素电路单元。配合行扫描脉冲信号，数据驱动电路为像素单元提供灰度相关的数据信息。
在本实施例中，显示面板可以是液晶显示面板、有机发光显示面板、电子纸显示面板等，而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器。
本申请提出了一种像素驱动电路及显示面板，该像素驱动电路包括发光器件；驱动单元，连接于恒压高电平源与所述发光器件之间，所述驱动单元包括驱动晶体管；补偿单元，连接于所述驱动晶体管的栅极与所述驱动晶体管的源极或漏极中的一者之间；复位单元，连接于所述复位电压端与所述发光器件之间，所述复位单元还连接于所述补偿单元；自举电容，所述自举电容的第一电极板连接于所述驱动晶体管的所述栅极；电容复位单元，连接于所述自举电容的第二电极板和初始化电压端；数据写入单元，连接于所述自举电容的第二电极板和数据电压端；所述补偿单元包括并联设置的至少两个晶体管，至少两个所述晶体管中与所述驱动晶体管的栅极连接的所述晶体管的有源层包括氧化物半导体，其通过有源层包括氧化物半导体的晶体管具有的低截止态漏电流的特性抑制在低频工作条件下驱动管栅极漏电，能够实现低频显示，降低显示功耗。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种像素驱动电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (6)

1.一种像素驱动电路，其特征在于，包括：
发光器件；
驱动单元，连接于恒压高电平源与所述发光器件之间，所述驱动单元包括驱动晶体管；
补偿单元，连接于所述驱动晶体管的栅极与所述驱动晶体管的源极或漏极中的一者之间，所述补偿单元包括第一晶体管和第三晶体管，所述第三晶体管的有源层包括氧化物半导体；
复位单元，连接于复位电压端与所述发光器件之间，所述复位单元还连接于所述补偿单元，所述复位单元包括第二晶体管和第四晶体管；
自举电容，所述自举电容的第一电极板连接于所述驱动晶体管的所述栅极；
电容复位单元，连接于所述自举电容的第二电极板和初始化电压端；
数据写入单元，连接于所述自举电容的第二电极板和数据电压端；
其中，所述补偿单元包括并联设置的至少两个晶体管，至少两个所述晶体管中与所述驱动晶体管的栅极连接的所述晶体管的有源层包括氧化物半导体；
所述第一晶体管的栅极连接于第n级的使能信号端，所述第一晶体管的漏极连接于所述驱动晶体管的源极，所述第一晶体管的源极连接于所述复位单元；
所述第三晶体管的栅极连接于第n级的第一扫描信号端，所述第三晶体管的漏极连接于所述驱动晶体管的栅极，所述第三晶体管的源极连接于所述第一晶体管的源极；
所述第二晶体管的栅极连接于第n-1级的使能信号端或第n+1级的第一扫描信号端，所述第二晶体管的漏极连接于所述补偿单元，所述第二晶体管的源极连接于所述发光器件的阳极；
所述第四晶体管的栅极连接于第n-1级的第二扫描信号端，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的源极连接于复位电压端；
其中，所述第三晶体管和所述第四晶体管复用为所述驱动晶体管的栅极复位单元，所述第一晶体管、所述第二晶体管、所述第四晶体管、及所述驱动晶体管为P型晶体管，所述第三晶体管为N型晶体管。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入单元包括：
第七晶体管，所述第七晶体管的栅极连接于第n级的第二扫描信号端，所述第七晶体管的漏极连接于所述自举电容的第二电极板，所述第七晶体管的源极连接于所述数据电压端。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述电容复位单元包括：
第五晶体管，所述第五晶体管的栅极连接于第n-1级的所述第二扫描信号端，所述第五晶体管的漏极连接于所述初始化电压端，所述第五晶体管的源极连接于所述自举电容的第二电极板；
第六晶体管，所述第六晶体管的栅极连接于第n级的所述第一扫描信号端，所述第六晶体管的漏极连接于所述初始化电压端，所述第六晶体管的源极连接于所述自举电容的第二电极板。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述复位单元包括：
所述数据写入单元包括第七晶体管，所述第七晶体管的栅极连接于第n+1级的第二扫描信号端，所述第七晶体管的漏极连接于所述自举电容的第二电极板，所述第七晶体管的源极连接于所述数据电压端；
所述电容复位单元包括第五晶体管，所述第五晶体管的栅极连接于第n-1级的第二扫描信号端，所述第五晶体管的漏极连接于所述初始化电压端，所述第五晶体管的源极连接于所述自举电容的第二电极板。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路还包括存储电容，所述存储电容的第一电极板连接于所述自举电容的第二电极板，所述存储电容的第二电极板连接于所述恒压高电平源；
或者，所述存储电容的第一电极板连接于所述驱动晶体管的栅极，所述存储电容的第二电极板连接于所述恒压高电平源。
6.一种显示面板，其特征在于，包括多条数据线和多条扫描线，多条所述扫描线和多条所述数据线围成多个像素单元，每一所述像素单元包括如权利要求1至5任一项所述的像素驱动电路。
CN202111409334.0A 2021-11-25 2021-11-25 像素驱动电路及显示面板 Active CN114023262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111409334.0A CN114023262B (zh) 2021-11-25 2021-11-25 像素驱动电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111409334.0A CN114023262B (zh) 2021-11-25 2021-11-25 像素驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN114023262A CN114023262A (zh) 2022-02-08
CN114023262B true CN114023262B (zh) 2023-12-29

Family

ID=80066416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111409334.0A Active CN114023262B (zh) 2021-11-25 2021-11-25 像素驱动电路及显示面板

Country Status (1)

Country Link
CN (1) CN114023262B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664254B (zh) * 2022-03-31 2023-08-01 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN115440167B (zh) * 2022-08-30 2023-11-07 惠科股份有限公司 像素电路、显示面板和显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226931A (zh) * 2013-04-27 2013-07-31 京东方科技集团股份有限公司 像素电路和有机发光显示器
CN104091564A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104885145A (zh) * 2012-12-11 2015-09-02 伊格尼斯创新公司 用于amoled显示器的像素电路
CN105679244A (zh) * 2016-03-17 2016-06-15 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN108154849A (zh) * 2016-11-28 2018-06-12 伊格尼斯创新公司 像素、参考电路以及时序技术
CN109473061A (zh) * 2017-09-08 2019-03-15 京东方科技集团股份有限公司 像素补偿电路单元、像素电路和显示装置
CN109686314A (zh) * 2019-03-01 2019-04-26 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
CN110288948A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 一种像素补偿电路及方法、显示驱动装置和显示设备
CN112102785A (zh) * 2020-10-15 2020-12-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN113066428A (zh) * 2019-12-27 2021-07-02 乐金显示有限公司 电致发光显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102668850B1 (ko) * 2019-08-12 2024-05-24 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885145A (zh) * 2012-12-11 2015-09-02 伊格尼斯创新公司 用于amoled显示器的像素电路
CN103226931A (zh) * 2013-04-27 2013-07-31 京东方科技集团股份有限公司 像素电路和有机发光显示器
CN104091564A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN105679244A (zh) * 2016-03-17 2016-06-15 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN108154849A (zh) * 2016-11-28 2018-06-12 伊格尼斯创新公司 像素、参考电路以及时序技术
CN109473061A (zh) * 2017-09-08 2019-03-15 京东方科技集团股份有限公司 像素补偿电路单元、像素电路和显示装置
CN109686314A (zh) * 2019-03-01 2019-04-26 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
CN110288948A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 一种像素补偿电路及方法、显示驱动装置和显示设备
CN113066428A (zh) * 2019-12-27 2021-07-02 乐金显示有限公司 电致发光显示装置
CN112102785A (zh) * 2020-10-15 2020-12-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置

Also Published As

Publication number Publication date
CN114023262A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN115691426B (zh) 像素驱动电路、显示面板
US11488530B2 (en) Pixel circuit, driving method thereof and display device
CN111445848B (zh) 像素驱动电路及其驱动方法、显示基板
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
CN113129818B (zh) 电致发光显示装置
US20210366363A1 (en) Pixel circuit and driving method thereof, display panel
US20240212598A1 (en) Pixel circuit, driving method and display device
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US11386838B2 (en) Pixel circuit and method of driving the same, display panel
US20240169904A1 (en) Pixel circuit, driving method and display device
US8462087B2 (en) Organic light emitting diode display
CN113066426B (zh) 电致发光显示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
US11367393B2 (en) Display panel, driving method thereof and display device
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
US11798473B2 (en) Pixel driving circuit and display panel
JP2024528772A (ja) 画素回路及びその駆動方法、表示装置
CN114023262B (zh) 像素驱动电路及显示面板
CN115023756B (zh) 像素驱动电路及其驱动方法、显示面板
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN116798360A (zh) 显示基板、驱动方法和显示装置
CN118830017A (zh) 像素电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant