CN114582287B - 显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及显示装置。显示面板包括：像素电路和发光元件；像素电路包括驱动模块、补偿模块、第一复位模块和漏流抵消模块；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；补偿模块用于补偿驱动晶体管的阈值电压；第一复位模块用于为驱动晶体管的栅极提供复位信号；漏流抵消模块用于朝着第一方向改变驱动晶体管的栅极电位，补偿模块和第一复位模块的漏流使驱动晶体管的栅极电位朝着第二方向变化，第一方向与第二方向相反。根据本申请实施例，能够解决低频模式下，显示面板较易出现闪烁的问题。

Description

显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

随着显示技术的发展，变频驱动技术逐渐应用于显示面板，比如采用刷新频率较高的驱动方式来驱动显示动态画面(例如体育赛事或者游戏场景)，以保证显示画面的流畅性；采用刷新频率较低的驱动方式来驱动显示慢镜头图像或者静态画面，以降低功耗。然而在低频模式下，显示面板较易出现闪烁的问题。

发明内容

本申请提供一种显示面板及显示装置，以解决低频模式下，显示面板较易出现闪烁的问题。

第一方面，本申请实施例提供一种显示面板，包括：像素电路和发光元件；像素电路包括驱动模块、补偿模块、第一复位模块和漏流抵消模块；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；补偿模块用于补偿驱动晶体管的阈值电压；第一复位模块用于为驱动晶体管的栅极提供复位信号；漏流抵消模块用于朝着第一方向改变驱动晶体管的栅极电位，补偿模块和第一复位模块的漏流使驱动晶体管的栅极电位朝着第二方向变化，第一方向与第二方向相反。

第二方面，基于同一发明构思，本申请实施例提供一种显示装置，其包括如第一方面实施例的显示面板。

根据本申请实施例提供的显示面板及显示装置，增加了漏流抵消模块，例如，在第二方向为电位增大方向的情况下，也就是说，补偿模块的漏流和第一复位模块的漏流导致驱动晶体管的栅极电位增大的情况下，漏流抵消模块可以使驱动晶体管的栅极电位减小；或者，在第二方向为电位减小方向的情况下，也就是说，补偿模块的漏流和第一复位模块的漏流导致驱动晶体管的栅极电位减小的情况下，漏流抵消模块可以使驱动晶体管的栅极电位增大。如此，漏流抵消模块能够尽量减小或者抵消由于补偿模块和第一复位模块的漏流导致的驱动晶体管的栅极电位的变化，从而稳定驱动晶体管的栅极电位，解决致显示面板出现闪烁的问题。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请一种实施例提供的显示面板的截面示意图；

图2示出本申请一种实施例提供的显示面板中像素电路的结构示意图；

图3示出相关技术的显示面板中像素电路的结构示意图；

图4示出相关技术的显示面板中像素电路的时序示意图；

图5示出本申请另一种实施例提供的显示面板中像素电路的结构示意图；

图6示出本申请又一种实施例提供的显示面板中像素电路的结构示意图；

图7示出本申请又一种实施例提供的显示面板中像素电路的结构示意图；

图8示出本申请一种实施例提供的显示面板中像素电路的时序示意图；

图9示出本申请另一种实施例提供的显示面板中像素电路的时序示意图；

图10示出本申请有一种实施例提供的显示面板中像素电路的时序示意图；

图11示出本申请有一种实施例提供的显示面板中像素电路的时序示意图；

图12示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在本申请实施例中，第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的，第一节点、第二节点和第三节点并不是一个实际的电路单元。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

本申请实施例提供一种显示面板及显示装置，以下将结合附图对本申请实施例提供的显示面板及显示装置进行说明。

示例性的，本申请实施例提供的显示面板可支持低频模式和高频模式。例如，低频模式可包括小于60Hz的刷新频率，例如30Hz、15Hz等。高频模式可包括大于或等于60Hz的刷新频率，例如60Hz、90Hz、120Hz、144Hz等。本申请实施例提供的显示面板可以是有机发光二极管(Organic Light Emitting Diode，OLED)显示面板。

本申请实施例提供的显示面板可以包括多个像素电路和多个发光元件。示例性的，如图1所示，本申请实施例提供的显示面板100可以包括衬底10、以及位于衬底10之上的阵列层20和显示层30。其中，像素电路21可设置于阵列层20，发光元件31可设置于显示层30，像素电路21与发光元件31电连接。示例性的，发光元件31可以包括有机发光二极管，或者，发光元件31可以包括无机发光二极管。示例性的，发光元件31包括堆叠设置的第一电极、发光层和第二电极。在一种实施例中，第一电极为反射阳极，第二电极为透明阴极。另外，在显示层30的远离阵列层20的一侧还设置有封装结构40，封装结构40用于对发光元件31进行封装保护，以确保发光元件31的使用寿命。

像素电路21的结构可参考图2中的示意，像素电路包括驱动模块211、补偿模块212、第一复位模块213和漏流抵消模块214。其中，驱动模块211用于为发光元件31提供驱动电流，驱动模块211包括驱动晶体管DT；补偿模块212用于补偿驱动晶体管DT的阈值电压第一复位模块213用于为驱动晶体管DT的栅极提供复位信号；漏流抵消模块214用于朝着第一方向改变驱动晶体管DT的栅极电位，补偿模块212的漏流和第一复位模块213的漏流使驱动晶体管DT的栅极电位朝第二方向变化，第一方向与第二方向相反。

例如，在第二方向为电位增大方向的情况下，也就是说，补偿模块212的漏流和第一复位模块213的漏流导致驱动晶体管DT的栅极电位增大的情况下，漏流抵消模块214可以使驱动晶体管DT的栅极电位减小；或者，在第二方向为电位减小方向的情况下，也就是说，补偿模块212的漏流和第一复位模块213的漏流导致驱动晶体管DT的栅极电位减小的情况下，漏流抵消模块214可以使驱动晶体管DT的栅极电位增大。如此，漏流抵消模块214能够尽量减小或者抵消由于补偿模块212和第一复位模块213的漏流导致的驱动晶体管DT的栅极电位的变化，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

如图2中示意的，驱动晶体管DT的栅极连接到像素电路中的第一节点N1，补偿模块212、第一复位模块213及漏流抵消模块214均与第一节点电连接。示例性的，像素电路还可以包括数据写入模块215、发光控制模块216。数据写入模块215用于提供数据信号；发光控制模块216用于控制驱动晶体管DT向发光元件31提供驱动电流，以控制发光元件31进行发光阶段。

示例性的，第一复位模块213的控制端与第一扫描线S1电连接，第一复位模块213的第一端与复位信号线VREF电连接，第一复位模块213的第二端与驱动晶体管DT的栅极电连接。

数据写入模块215的控制端与第二扫描线S2电连接，数据写入模块215的第一端连接于数据线DATA，数据写入模块215的第二端连接于驱动晶体管DT的第一极。

补偿模块212的控制端与第二扫描线S2电连接，补偿模块212的第一端与驱动晶体管DT的栅极电连接，补偿模块212的第二端与驱动晶体管DT的第二极电连接。

发光控制模块216与驱动晶体管DT和发光元件31分别串联，发光控制模块216的控制端与发光控制信号线Emit电连接。例如，发光控制模块216可以包括第一发光控制模块216a和第二发光控制模块216b，第一发光控制模块216a和第二发光控制模块216b的控制端均与发光控制信号线Emit电连接，第一发光控制模块216a串联在第一电源线PVDD和驱动晶体管DT的第一极之间，第二发光控制模块216b串联在驱动晶体管DT的第二极和发光元件31之间。发光元件31的另一端可以与第二电源线PVEE电连接。

在一些可选的实施例中，如图2所示，补偿模块212可以包括第二晶体管T2，第一复位模块213可以包括第三晶体管T3，第二晶体管T2和第三晶体管T3可以均为双栅晶体管。

由于第二晶体管T2和第三晶体管T3均为双栅晶体管，可以理解的是，第二晶体管T2均包括两个子晶体管，以第二晶体管T2包括第一子晶体管T21和第二子晶体管T22，第三晶体管T3包括第三子晶体管T31和第四子晶体管T32为例进行解释，中间节点N5为第三子晶体管T31和第四子晶体管T32之间的连接点，中间节点N6为第一子晶体管T21和第二子晶体管T22之间的连接点。

为了更好的理解本申请，参考如图3所示的像素电路，图3与图2的不同之处包括图3的像素电路不包括漏流抵消模块。以图3中补偿模块212、第一复位模块213均包括P型的双栅晶体管为例，对于P型晶体管，控制其导通的电平为低电平，控制其截止的电平为高电平。

结合参考图3和图4，申请人发现，在第一扫描线S1的信号由低电平跳变为高电平时，第三晶体管T3的栅极电位也由低电平跳变为高电平，由于第三晶体管T3的栅极与中间节点N5之间存在一定的寄生电容，导致中间节点N5的电位变高，比如由复位信号线VREF的电位跳变为更高的电位(例如跳变为VGH的电位)；在第二扫描线S2的信号由低电平跳变为高电平时，第二晶体管T2的栅极电位也由低电平跳变为高电平，由于第二晶体管T2与中间节点N6之间存在一定的寄生电容，导致中间节点N6的电位变高，比如由第一节点N1的电位变化为更高电位，在发光阶段，中间节点N5和中间节点N6的高电位电荷会流向驱动晶体管DT的栅极，导致驱动晶体管DT的栅极电位变高，从而导致显示面板出现闪烁的问题。

而本申请实施例提供的像素电路，由于还设置有漏流抵消模块214，漏流抵消模块214对驱动晶体管DT的栅极电位的改变方向与补偿模块212和第一复位模块213的漏流对驱动晶体管DT的栅极电位的改变方向相反，在第二晶体管T2和第三晶体管T3的漏流导致驱动晶体管DT的栅极电位增大的情况下，漏流抵消模块214可以拉低驱动晶体管DT的栅极电位，从而降低甚至抵消第二晶体管T2和第三晶体管T3的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

在一些可选的实施例中，如图5所示，第二晶体管T2和第三晶体管T3可以均为N型晶体管。对于N型晶体管，控制其导通的电平为高电平，控制其截止的电平为低电平。在第一扫描线S1的信号由高电平跳变为低电平时，第三晶体管T3的栅极电位也由高电平跳变为低电平，由于第三晶体管T3的栅极与中间节点N5之间的耦合作用，导致中间节点N5的电位变低；在第二扫描线S2的信号由高电平跳变为低电平时，第二晶体管T2的栅极电位也由高电平跳变为低电平，由于第二晶体管T2与中间节点N6之间的耦合作用，导致中间节点N6的电位变低，在发光阶段，中间节点N5和中间节点N6的低电位电荷会流向驱动晶体管DT的栅极，导致驱动晶体管DT的栅极电位变低。而本申请实施例提供的像素电路，由于还设置有漏流抵消模块214，漏流抵消模块214对驱动晶体管DT的栅极电位的改变方向与补偿模块212和第一复位模块213的漏流对驱动晶体管DT的栅极电位的改变方向相反，在第二晶体管T2和第三晶体管T3的漏流导致驱动晶体管DT的栅极电位减小的情况下，漏流抵消模块214可以拉高驱动晶体管DT的栅极电位，从而降低甚至抵消第二晶体管T2和第三晶体管T3的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

在一些可选的实施例中，如图6所示，第二晶体管T2和第三晶体管T3可以均为单栅晶体管。以第二晶体管T2的第一极与第一节点N1电连接，第二晶体管T2的第二极与节点N3电连接，第三晶体管T3的第一极与复位信号线VREF电连接，第三晶体管T3的第二极与第一节点N1电连接为例，在发光阶段，复位信号线VREF的电位、节点N3的电位均低于第一节点N1的电位，复位信号线VREF和节点N3的低电位电荷会流向驱动晶体管DT的栅极，导致驱动晶体管DT的栅极电位变低。同理，本申请实施例提供的像素电路，由于还设置有漏流抵消模块214，漏流抵消模块214对驱动晶体管DT的栅极电位的改变方向与补偿模块212和第一复位模块213的漏流对驱动晶体管DT的栅极电位的改变方向相反，在第二晶体管T2和第三晶体管T3的漏流导致驱动晶体管DT的栅极电位减小的情况下，漏流抵消模块214可以拉高驱动晶体管DT的栅极电位，从而降低甚至抵消第二晶体管T2和第三晶体管T3的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

在一些可选的实施例中，如图5至图7任一附图所示，漏流抵消模块214可以包括第一晶体管T1和第一电容C1，第一晶体管T1的栅极与控制信号线Sc电连接，第一晶体管T1的第一极与第一信号线Vi电连接，第一晶体管T1的第二极与第一电容C1的第一极板c11电连接，第一电容C1的第二极板c12与驱动晶体管DT的栅极电连接。

如此，可以通过控制信号线Sc输出的信号控制第一晶体管T1的导通或者关断，通过改变第一信号线Vi输出的信号以及第一晶体管T1的漏流拉高或者拉低第一极板c11的电位，并在第一电容C1的耦合作用下，使第二极板c12的电位随着第一极板c11的电位改变而改变，从而拉高或者拉低驱动晶体管DT的栅极电位。

例如，在补偿模块212和第一复位模块213的漏流导致驱动晶体管DT的栅极电位增大的情况下，控制信号线Sc可输出导通电平，第一晶体管T1导通，第一信号线Vi输出的电压V1通过第一晶体管T1传输至第一极板c11，然后控制信号线Sc可输出截止电平，第一晶体管T1关断，第一信号线Vi输出的信号由电压V1变化为电压V2，V1＞V2，由于第一晶体管T1的漏流，使得第一信号线Vi的低电位电荷流向第一极板c11，从而使第一极板c11的电位降低，由于第一电容C1的耦合作用，第二极板c12的电位也会降低，因此，漏流抵消模块214可拉低驱动晶体管DT的栅极电位，以降低或者抵消补偿模块212和第一复位模块213的漏流导致驱动晶体管DT的栅极电位的改变。

在一些可选的实施例中，如图8所示，在第一刷新频率下像素电路的工作过程可包括数据帧和保持帧。示例性的，第一刷新频率可以为低刷新频率，例如第一刷新频率可以为30Hz、15Hz等。

数据帧可包括复位阶段t1、数据写入阶段t2和发光阶段t3，保持帧可包括非发光阶段t4和发光阶段t3。示例性的，补偿模块212可包括第二晶体管T2，第一复位模块213可包括第三晶体管T3，数据写入模块215可包括第四晶体管T4，第一发光控制模块216a可包括第五晶体管T5，第二发光控制模块216b可包括第六晶体管T6。

结合参考图7和图8，以各晶体管均为P型晶体管，且第二晶体管T2和第三晶体管T3为双栅晶体管为例，像素电路的工作过程可以如下：

在复位阶段t1，第一扫描线S1提供导通电平，第三晶体管T3导通，复位信号线VREF的信号对驱动晶体管DT的栅极进行复位。在数据写入阶段t2，第二扫描线S2提供导通电平，第二晶体管T2和第四晶体管T4导通，数据线DATA的数据信号写入驱动晶体管DT的栅极且驱动晶体管DT的阈值电压被补偿。在数据帧的发光阶段t3，发光控制信号线Emit提供导通电平，第五晶体管T5和第六晶体管T6导通，驱动晶体管DT产生驱动电流并传输至发光元件31，发光元件31发光。在整个数据帧，控制信号线Sc可输出导通电平，第一晶体管T1导通，第一信号线Vi传输电压V1，第一电容C1的第一极板c11的电位固定为V1的电压。

在保持帧的非发光阶段t4，发光控制信号线Emit提供截止电平，第五晶体管T5和第六晶体管T6关断，发光元件31不发光；在保持帧的发光阶段t3，发光控制信号线Emit提供导通电平，第五晶体管T5和第六晶体管T6导通，驱动晶体管DT产生的驱动电流继续传输至发光元件31，发光元件31发光。在保持帧，控制信号线Sc可输出截止电平，第一晶体管T1关断，第一信号线Vi传输电压V2，V1＞V2。

可以理解的是，在数据帧，数据写入模块215向驱动晶体管DT的栅极写入数据信号，在保持帧，数据写入模块215不再向驱动晶体管DT的栅极写入数据信号。

继续参考图7和图8，在数据帧，在第一扫描线S1的信号由低电平跳变为高电平时，第三晶体管T3的栅极电位也由低电平跳变为高电平，由于第三晶体管T3的栅极与中间节点N5之间存在一定的寄生电容，导致中间节点N5的电位变高；在第二扫描线S2的信号由低电平跳变为高电平时，第二晶体管T2的栅极电位也由低电平跳变为高电平，由于第二晶体管T2与中间节点N6之间存在一定的寄生电容，导致中间节点N6的电位变高，在数据帧的发光阶段t3以及后续的保持帧，中间节点N5和中间节点N6的高电位电荷会流向驱动晶体管DT的栅极，导致驱动晶体管DT的栅极电位朝电位增大的方向变化。而在数据帧第一电容C1的第一极板c11的电位固定为电压V1，在保持帧，第一晶体管T1关断，第一信号线Vi传输电压变为V2，V1＞V2，由于第一晶体管T1的漏流，使得第一信号线Vi的低电位电荷流向第一极板c11，第一极板c11的电位被拉低，由于耦合作用，第二极板c12的电位也被拉低，进而使驱动晶体管DT的栅极电位朝电位减小的方向变化，从而降低甚至抵消第二晶体管T2和第三晶体管T3的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

结合参考图6和图9，以各晶体管均为P型晶体管，且第二晶体管T2和第三晶体管T3为单栅晶体管为例，像素电路的工作过程与上述像素电路中第二晶体管T2和第三晶体管T3为P型的双栅晶体管的工作过程的不同之处在于：在整个数据帧，控制信号线Sc可输出导通电平，第一晶体管T1导通，第一信号线Vi传输电压V1，第一电容C1的第一极板c11的电位固定为V1的电压。在保持帧，控制信号线Sc可输出截止电平，第一晶体管T1关断，第一信号线Vi传输电压V2，V1＜V2。

继续参考图6和图9，在数据帧的发光阶段以及保持帧，复位信号线VREF的电位、节点N3的电位均低于第一节点N1的电位，复位信号线VREF和节点N3的低电位电荷会流向驱动晶体管DT的栅极，导致驱动晶体管DT的栅极电位朝电位减小的方向变化。而在数据帧第一电容C1的第一极板c11的电位固定为电压V1，在保持帧，第一晶体管T1关断，第一信号线Vi传输电压变为V2，V1＜V2，由于第一晶体管T1的漏流，使得第一信号线Vi的高电位电荷流向第一极板c11，第一极板c11的电位被拉高，由于耦合作用，第二极板c12的电位也被拉高，进而使驱动晶体管DT的栅极电位朝电位增大的方向变化，从而降低甚至抵消第二晶体管T2和第三晶体管T3的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

结合参考图5和图10，以第二晶体管T2和第三晶体管T3为N型的双栅晶体管，其它晶体管为P型晶体管为例，像素电路的工作过程与上述像素电路中各晶体管均为P型晶体管，且第二晶体管T2和第三晶体管T3为双栅晶体管的工作过程的不同之处在于：在整个数据帧，控制信号线Sc可输出导通电平，第一晶体管T1导通，第一信号线Vi传输电压V1，第一电容C1的第一极板c11的电位固定为V1的电压。在保持帧，控制信号线Sc可输出截止电平，第一晶体管T1关断，第一信号线Vi传输电压V2，V1＜V2。

继续参考图5和图10，在数据帧，在第一扫描线S1的信号由高电平跳变为低电平时，第三晶体管T3的栅极电位也由高电平跳变为低电平，由于第三晶体管T3的栅极与中间节点N5之间存在一定的寄生电容，导致中间节点N5的电位变低；在第二扫描线S2的信号由高电平跳变为低电平时，第二晶体管T2的栅极电位也由高电平跳变为低电平，由于第二晶体管T2与中间节点N6之间存在一定的寄生电容，导致中间节点N6的电位变低，在数据帧的发光阶段t3以及后续的保持帧，中间节点N5和中间节点N6的低电位电荷会流向驱动晶体管DT的栅极，导致驱动晶体管DT的栅极电位朝电位减小的方向变化。而在数据帧第一电容C1的第一极板c11的电位固定为电压V1，在保持帧，第一晶体管T1关断，第一信号线Vi传输电压变为V2，V1＜V2，由于第一晶体管T1的漏流，使得第一信号线Vi的高电位电荷流向第一极板c11，第一极板c11的电位被拉高，由于耦合作用，第二极板c12的电位也被拉高，进而使驱动晶体管DT的栅极电位朝电位增大的方向变化，从而降低甚至抵消第二晶体管T2和第三晶体管T3的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

可以理解的是，在第二方向为电位增大方向的情况下，保证V1＞V2即可，在第二方向为电位减小方向的情况下，保证V1＜V2即可，对V1、V2的具体数值可不作限定。

例如，以第一晶体管T1为P型晶体管为例，控制信号线Sc提供的导通电平为VGL，截止电平为VGH，在第二方向为电位增大方向的情况下，V1可以为VGH，V2＜VGH。在第二方向为电位减小方向的情况下，V＞VGL，V2＜VGH。例如，VGH可以为+6V、+7V、+8V等，VGL可以为-6V、-7V、-8V等。V1、V2也可以为其它数值，在此不再列举。

如图8至图10任意一附图可知，控制信号线Sc、第一信号线Vi在一帧时长内传输的信号可以是不变的，例如，控制信号线Sc在数据帧时长内传输导通电平，在保持帧时长内传输截止电平，第一信号线Vi在数据帧时长内传输电压V1，在保持帧时长内传输电压V2。在一些可选的实施例中，位于不同行的第一晶体管T1的栅极在同一时刻接收的电压可以相同，位于不同行的第一晶体管T1的第一极在同一时刻接收的电压可以相同。如此，可不必为不同行的第一晶体管T1的栅极以及不同行的第一晶体管T1的第一极提供级传信号，也就是不必额外设置移位寄存器来与控制信号线Sc或第一信号线Vi连接。

示例性的，显示面板的多行甚至所有行的第一晶体管T1的栅极在同一时刻接收的电压都可以相同，显示面板的多行甚至所有行的第一晶体管T1的第一极在同一时刻接收的电压也都可以相同。

在一些可选的实施例中，在第二方向为电位增大方向的情况下，V1的电位可以和第一电源线PVDD的电位相等，V2的电位可以与复位信号线VREF或者第二电源线PVEE的电位相等；在第二方向为电位减小方向的情况下，V1的电位可以和复位信号线VREF或者第二电源线PVEE的电位相等，V2的电位可以与第一电源线PVDD的电位相等，这样第一信号线Vi可连接至显示面板已有的信号端，不必再额外设置第一信号线Vi专用的信号端。

在第二方向为电位增大方向的情况下，由于V1的电位可以和第一电源线PVDD的电位相等，V2的电位可以与复位信号线VREF或者第二电源线PVEE的电位相等，在第二方向为电位减小方向的情况下，V1的电位可以和复位信号线VREF或者第二电源线PVEE的电位相等，V2的电位可以与第一电源线PVDD的电位相等，并且复位信号线VREF设置在显示区内，第二电源线PVEE设置在非显示区并与显示区内发光元件的阴极电连接，如此，在第二方向为电位增大方向的情况下，在数据帧，第一电源线PVDD可复用为第一信号线Vi，在保持帧，复位信号线VREF可复用为第一信号线Vi；在第二方向为电位减小方向的情况下，在数据帧，复位信号线VREF复用为第一信号线Vi，在保持帧，第一电源线PVDD复用为第一信号线Vi。如此可利用显示面板的显示区内已有的信号线来作为第一信号线Vi，不必再额外设置第一信号线Vi。

在一些可选的实施例中，如图11所示，像素电路在第一刷新频率下的工作过程包括数据帧和保持帧，在数据帧，像素电路执行复位阶段t1、数据写入阶段t2和发光阶段t3；以第一晶体管为P型晶体管为例，在复位阶段t1和数据写入阶段t2，控制信号线Sc向第一晶体管T1的栅极输入导通电平，第一晶体管T1导通，第一信号线Vi传输的电压为V1，在发光阶段t3和保持帧，控制信号线Sc向第一晶体管的栅极输入截止电平，第一晶体管T1关断，第一信号线Vi传输的电压为V2；在第二方向为电位减小方向的情况下，V1＞V2，在第二方向为电位增大方向的情况下，V1＜V2。

示例性的，在第二晶体管T2和第三晶体管T3均为P型双栅晶体管时，V1＞V2，在第二晶体管T2和第三晶体管T3均为N型双栅晶体管或者均为单栅晶体管时，V1＜V2。

由于在数据帧的发光阶段t3，补偿模块212及第一复位模块213与驱动晶体管DT的栅极之间已经存在漏流了，根据本申请实施例，在数据帧中由数据写入阶段t2到发光阶段t3就变换了控制信号线Sc及第一信号线Vi传输的信号，如此可及时有效的降低甚至抵消补偿模块212及第一复位模块213的漏流导致的驱动晶体管DT的栅极的电位变化量，从而稳定驱动晶体管DT的栅极电位，解决致显示面板出现闪烁的问题。

在一些可选的实施例中，如图2所示，像素电路包括存储电容Cst，存储电容Cst与驱动晶体管DT的栅极电连接，第一电容C1的容值小于存储电容Cst的容值。存储电容Cst用于维持驱动晶体管DT的栅极电位，发明人发现，第一复位模块213和补偿模块212的漏流对驱动晶体管DT的栅极电位的改变是比较小的，第一电容C1小于存储电容Cst，可以避免第一C1因耦合而过大的改变驱动晶体管DT的栅极电位。

在一些可选的实施例中，如图5所示，像素电路还可以包括第二复位模块217，第二复位模块217用于为发光元件31的阳极提供复位信号。示例性的，第二复位模块217可以包括第七晶体管T7，第七晶体管T7的第一极可与复位信号线VREF电连接，第七晶体管T7的第二极与发光元件31的阳极电连接，第七晶体管T7的栅极可以与第一扫描线S1或者第二扫描线S2连接。第七晶体管T7的栅极与第一扫描线S1连接的情况下，在复位阶段t1，第七晶体管T7导通，对发光元件31的阳极进行复位；第七晶体管T7的栅极与第二扫描线S2连接的情况下，在数据写入阶段t2，第七晶体管T7导通，对发光元件31的阳极进行复位。

发明人还发现，在高刷新频率下，每帧的时长比较短，补偿模块212和第一复位模块213的漏流时间也就比较短，因此补偿模块212和第一复位模块213的漏流对驱动晶体管DT的栅极电位的改变可忽略不计。

在一些可选的实施例中，在第二刷新频率下，控制信号线Sc可始终向第一晶体管T1的栅极输入导通电平，第一信号线Vi可始终传输恒定电压，第二刷新频率大于第一刷新频率。第二刷新频率为高刷新频率，第二刷新频率可包括大于或等于60Hz的刷新频率，例如60Hz、90Hz、120Hz、144Hz等。

由于第一晶体管T1在第二刷新频率下始终导通，第一信号线Vi始终传输恒定电压，因此第一电容C1的第一极板c11的电位没有改变，第二极板c12的电位也不会改变。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图12，图12是本申请实施例提供的一种显示装置的结构示意图。图12提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图12实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、补偿模块、第一复位模块和漏流抵消模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述补偿模块用于补偿所述驱动晶体管的阈值电压；

所述第一复位模块用于为所述驱动晶体管的栅极提供复位信号；

所述漏流抵消模块用于朝着第一方向改变所述驱动晶体管的栅极电位，所述补偿模块和所述第一复位模块的漏流使所述驱动晶体管的栅极电位朝着第二方向变化，所述第一方向与所述第二方向相反；

所述漏流抵消模块包括第一晶体管和第一电容，所述第一晶体管的栅极与控制信号线电连接，所述第一晶体管的第一极与第一信号线电连接，所述第一晶体管的第二极与所述第一电容的第一极板电连接，所述第一电容的第二极板与所述驱动晶体管的栅极电连接；

在第一刷新频率下所述像素电路的工作过程包括数据帧和保持帧；

在所述数据帧，所述控制信号线向所述第一晶体管的栅极输入导通电平，所述第一晶体管导通，所述第一信号线传输的电压为V1，在所述保持帧，所述控制信号线向所述第一晶体管的栅极输入截止电平，所述第一晶体管关断，所述第一信号线传输的电压为V2；

或者，所述像素电路在第一刷新频率下的工作过程包括数据帧和保持帧，在所述数据帧，所述像素电路执行复位阶段、数据写入阶段和发光阶段；

在所述复位阶段和数据写入阶段，所述控制信号线向所述第一晶体管的栅极输入导通电平，所述第一晶体管导通，所述第一信号线传输的电压为V1，在所述发光阶段和保持帧，所述控制信号线向所述第一晶体管的栅极输入截止电平，所述第一晶体管关断，所述第一信号线传输的电压为V2；

在所述第二方向为电位增大方向的情况下，V1＞V2，在所述第二方向为电位减小方向的情况下，V1＜V2。

2.根据权利要求1所述的显示面板，其特征在于，位于不同行的所述第一晶体管的栅极在同一时刻接收的电压相同，位于不同行的所述第一晶体管的第一极在同一时刻接收的电压相同。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括复位信号线和第一电源线，所述复位信号线用于向所述第一复位模块提供复位信号，所述第一电源线用于向所述驱动晶体管提供电压源；

在所述第二方向为电位增大方向的情况下，在所述数据帧，所述第一电源线复用为所述第一信号线，在所述保持帧，所述复位信号线复用为所述第一信号线；

在所述第二方向为电位减小方向的情况下，在所述数据帧，所述复位信号线复用为所述第一信号线，在所述保持帧，所述第一电源线复用为所述第一信号线。

4.根据权利要求1所述的显示面板，其特征在于，所述像素电路包括存储电容，所述存储电容与所述驱动晶体管的栅极电连接，所述第一电容的容值小于所述存储电容的容值。

5.根据权利要求1所述的显示面板，其特征在于，在第二刷新频率下，所述控制信号线始终向所述第一晶体管的栅极输入导通电平，所述第一信号线始终传输恒定电压，所述第二刷新频率大于所述第一刷新频率。

6.根据权利要求1所述的显示面板，其特征在于，所述补偿模块包括第二晶体管，所述第一复位模块包括第三晶体管；

所述第二晶体管和所述第三晶体管均为单栅晶体管；

或者，所述第二晶体管和所述第三晶体管均为双栅晶体管，且第二晶体管和所述第三晶体管均为P型晶体管或均为N型晶体管。

7.一种显示装置，其特征在于，包括根据权利要求1至6任一项所述的显示面板。

Images