TW201337878A - 顯示器與驅動畫素方法 - Google Patents

Abstract

一種顯示器，包括：一畫素驅動電路，包括：一第一開關元件，具有一第一端、耦接至一第一節點和一發光元件之一第二端、和一控制端耦接至一第二節點；一第二開關元件，具有一第一端耦接至一第一信號源、一第二端耦接至上述第一開關元件之第一端和一控制端耦接至一第一掃描信號線；一第三開關元件，具有一第一端耦接至一第二信號源、一第二端耦接至上述第二節點、和一控制端耦接至一第二掃描信號線；一第四開關元件，具有一第一端耦接至一第三節點、一第二端耦接至一接地端、和一控制端耦接至上述第二掃描信號線。

Description

顯示器與驅動畫素方法

本揭露有關於一種顯示器，特別是有關於一種畫素驅動電路。

有機發光二極體顯示器(Organic Light Emitting Display)之畫素一般係以薄膜電晶體(Thin Film Transistor,TFT)搭配儲存電容來儲存電荷，以控制有機發光二極體(Organic Light Emitting Diode,OLED)的亮度表現。請參照第1圖，其為傳統畫素電路之示意圖。畫素電路100以包括(N型)薄膜電晶體102、儲存電容104與有機發光二極體106為例來做說明。儲存電容104之兩端跨接於薄膜電晶體102之閘極G與源極S間，其電容跨壓係標示為Vgs。有機發光二極體106之陽極耦接薄膜電晶體102之源極S，其電位標示為VOLED。上述結構係藉由電容跨壓Vgs(亦為閘源跨壓)控制流過薄膜電晶體102之電流大小，即流過有機發光二極體106之電流IOLED=K*(Vgs-Vth)^2。而電容跨壓Vgs係為資料信號Vdata與有機發光二極體陽極端之電位VOLED間之電壓差。因此，藉由提供不同的資料信號Vdata便可控制發光二極體106之亮度表現。

然而薄膜電晶體102在實際操作時，會產生臨界電壓Vth的偏移(Shift)。此偏移量與薄膜電晶體的製程、操作時間及所流過的電流大小等等有關。所以對整個顯示面板上之所有畫素來看，因每個薄膜電晶體102在導通時間、導通電流與製程上之差異，會造成此些驅動用之薄膜電晶體102，彼此間的臨界電壓偏移量都不相同，進而使得每個畫素之發光亮度與所接收到之畫素電壓並未維持相同的對應關係。如此便會造畫面亮度不均勻的現象。因此，因此亟需一種畫素驅動電路與畫素驅動方法，來解決薄膜電晶體之臨界電壓偏移之問題。

有鑑於此，本揭露提供一種顯示器，包括：一畫素驅動電路，包括：一第一開關元件，具有一第一端、耦接至一第一節點和一發光元件之一第二端、和一控制端耦接至一第二節點；一第二開關元件，具有一第一端耦接至一第一信號源、一第二端耦接至第一開關元件之第一端和一控制端耦接至一第一掃描信號線；一第三開關元件，具有一第一端耦接至一第二信號源、一第二端耦接至第二節點、和一控制端耦接至一第二掃描信號線；一第四開關元件，具有一第一端耦接至一第三節點、一第二端耦接至一接地端、和一控制端耦接至第二掃描信號線；一第一電容器，耦接於第二節點與第三節點之間；以及一第二電容器，耦接於第一節點與第三節點之間。

本揭露亦提供一種驅動畫素方法，應用於一畫素陣列中，包括：於一重置週期時，根據第二掃描信號截止所有畫素的第三、第四開關元件，並且根據第一掃描信號導通所有畫素的第二開關元件，使得第一、第二電容器所儲存的電壓藉由第一、第二開關元件洩流至一低電壓準位；於重置週期後之一補償週期時，在所有畫素的第一開關元件之控制端與第一端分別施以一第一參考電壓準位和一第二參考電壓準位，使得第一開關元件根據第一參考電壓準位增加第一節點的電壓準位至一補償準位，其中第二參考電壓準位大於或等於第一參考電壓準位，以及補償準位為參考電壓準位減臨界電壓；於補償週期後之一資料載入週期時，根據第一掃描信號截止第二開關元件，使得第三開關元件根據第二掃描信號將第二信號源的參考電壓準位與所對應的資料信號載入第一電容器中；以及於資料載入週期後之一發光週期時，由第一開關元件根據第一電容器所儲存之電壓準位產生一驅動電流至發光元件，以便驅動發光元件。

為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖示，作詳細說明如下：

以下說明是執行本發明之最佳模式。習知技藝者應能知悉在不脫離本發明的精神和架構的前提下，當可作些許更動、替換和置換。本發明之範疇當視所附申請專利範圍而定。

第2圖係本揭露之畫素驅動電路200之一實施例。如第2圖所示，畫素驅動電路200用以產生一驅動電流Id至一發光元件ED，使得發光元件ED根據驅動電流Id來發光。在本揭露實施例中，發光元件ED為有機發光二極體(Organic Light Emitting Diode,OLED)。畫素驅動電路200包括開關元件T1~T4、電容器C1~C2。在本揭露實施例中，開關元件T1~T4可以是銦鎵鋅氧化物薄膜電晶體(InGaZnO thin film transistor，IGZO TFT)，但不限於此，本揭露之開關元件T1~T4可以用任何N型薄膜電晶體來實現。

詳細而言，開關元件T1具有第一端D1(汲極)耦接至開關元件T2之第二端S2、第二端S1(源極)耦接至一節點N2和一發光元件ED以及控制端G1(閘極)耦接至一節點N1。開關元件T2具有第一端D2(汲極)耦接至一信號源PVDD1、第二端S2(源極)耦接至開關元件T1的第一端D1、和控制端G2(閘極)耦接至一掃描信號線scan2。開關元件T3具有一第一端D3(汲極)耦接至一信號源PVDD2、一第二端S3(源極)耦接至節點N1以及一控制端G3(閘極)耦接至一掃描信號線Scan1。開關元件(T4)具有一第一端D4(汲極)耦接至一節點N3、一第二端S4(源極)耦接至一接地端以及一控制端G4(閘極)耦接至掃描信號線scan1。電容器C1耦接於節點N1與節點N3之間。電容器C2耦接於節點N2與節點N3之間。

第3圖係為本揭露之掃描信號SS1、SS2和信號源PVDD1、PVDD2之一時序圖，用以說明畫素驅動電路200。如第2圖與第3圖所示，一個畫框週期依序包括一重置週期P1、一補償週期P2、一資料載入週期P3和一發光週期P4。當畫素驅動電路200操作在重置週期P1時，掃描信號線Scan2所輸出的掃描信號SS2為一高電壓準位VDD，並且掃描信號線Scan1所輸出的掃描信號SS1為一低電壓準位Vlow，使得開關元件T3、T4操作在關閉狀態(截止狀態)，開關元件T2操作在開啟狀態(導通狀態)。由於重置週期P1的上一個週期為發光週期的緣故，電容器C1仍存有上一個週期的電壓準位(例如參考電壓準位Vref+資料信號Vdata)，使得開關元件T1此時操作在導通狀態。由於信號源PVDD1、PVDD2為一低電壓準位Vlow，因此開關元件T1與T2將節點N2的電壓準位往信號源PVDD1(低電壓準位)洩流至低電壓準位Vlow，並且由於電容兩端電壓連續之特性，使得節點N1的電壓準位被等效耦合(effective coupling)至低電壓準位Vlow，因此開關元件T1由導通狀態轉變為截止狀態，而節點N1與N2皆被重置成低電壓準位Vlow。在較佳的實施例中，SS1和SS2的高電壓準位會高於PVDD1和PVDD1的高點壓準位，SS1和SS2的低電壓準位會低於PVDD1和PVDD1的低點壓準位。

重置週期P1後之補償週期P2時，掃描信號線Scan1與Scan2輸出高電壓準位，使得開關元件T2~T4皆操作在導通狀態。信號源PVDD2為一參考電壓準位Vref，並且信號源PVDD1為高於參考電壓準位Vref之電壓準位(例如高電壓準位VDD)，使得開關元件T3將節點N1的電壓準位增加至參考電壓準位Vref，以至於開關元件T1由截止狀態轉變為開啟狀態(因為Vref>Vth)，並且將原本為低電壓準位Vlow之節點N2提高至一補償準位，其中補償準位位為參考電壓準位Vref減臨界電壓Vth(即Vref-Vth)。因此節點N1與N2的電壓準位差為開關元件T1的一臨界電壓Vth(亦即，VN1-VN2=Vth)。

須注意的是，參考電壓準位Vref小於臨界電壓Vth與發光元件ED的一臨界電壓Voled0的總合(意即Vref<Vth+Voled0)，高電壓準位VDD大於參考電壓準位Vref(意即VDD>Vref)並且大於參考電壓準位Vref與資料信號Vdata的電壓準位合(意即VDD>Vref+Vdata)。

於補償週期P2後之資料載入週期P3時，掃描信號SS2由高電壓準位VDD轉變為低電壓準位Vlow，使得開關元件T2為關閉狀態(turn off state)，並且開關元件T3根據掃描信號線Scan1的掃描信號SS1，將信號源PVDD2的參考電壓準位Vref與對應的資料信號Vdata載入電容器C1中。當資料信號Vdata載入電容器C1之後，掃描信號SS1為低電壓準位Vlow，使得開關元件T3與T4操作在關閉狀態。因此，當資料信號Vdata載入電容器C1之後，節點N2的電壓準位保持在Vref-Vth，節點N1的電壓準位為Vref+Vdata。

於資料載入週期P3後之發光週期P4時，掃描信號SS2與SS1分別為高電壓準位VDD與低電壓準位Vlow，使得開關元件T3與T4操作在關閉狀態，開關元件T2操作在導通狀態。信號源PVDD1為高電壓準位VDD，信號源PVDD2的電壓準位可以是任何電壓準位。在本揭露的實施例中，信號源PVDD2為低電壓準位Vlow。由於信號源PVDD1為高電壓準位VDD，使得開關元件T1操作在一飽和狀態(saturation state)，用以根據電容器C1所儲存之電壓準位產生一驅動電流Id至發光元件ED。因此發光元件ED便可根據驅動電流Id來發光。

詳細而言，當發光元件ED為導通狀態時，節點N2的電壓準位由Vref-Vth轉變為Voled1，其中Voled1為發光元件ED為導通狀態時的臨界電壓。並且由於電容兩端電壓連續之特性，因此節點N1的電壓準位由Vdata+Vth轉變為(Vdata+Vref)+(Voled1-(Vref-Vth))=Vdata+Voled1+Vth。開關元件T1的閘源跨壓為Vgs=(Vdata+Voled1+Vth)-(Voled1)=(Vdata+Vth)。由於開關元件T1的閘源跨壓Vgs=Vdata+Vth>Vth，開關元件T1的汲源跨壓Vds=VDD-Voled1>Vgs-Vth，因此開關元件T1操作在飽和狀態，並且驅動電流Id只與開關元件T1的閘極電壓有關。驅動電流Id公式如下所述：

Id=K(Vgs-Vth)²=K(Voled1+Vdata+Vth-Voled1-Vth)²=K(Vdata)²

其中K為開關元件T1的增益係數。很明顯地，當發光元件ED為導通狀態時，驅動電流Id和開關元件T1的臨界電壓Vth與發光元件ED的開路臨界電壓Voled1無關，僅與資料信號Vdata有關，因此畫素驅動電路200不會因為電晶體和發光元件的臨界電壓變異，產生亮度不均勻的現象。

第4圖係本揭露之畫素驅動電路之另一實施例。如第4圖所示，畫素驅動電路400與畫素驅動電路200相似，差別在於開關元件T3之第一端D3耦接至開關元件T2之第一端D2，信號源PVDD1與PVDD2的電壓準位相同並且藉由單一資料信號線耦接畫素驅動電路400。換言之，第1圖之信號源PVDD1與PVDD2合併成信號源PVDD3，並且一個畫素只有單一資料信號線。

第5圖係為本揭露之掃描信號SS1、SS2和信號源PVDD3之一時序圖，用以說明畫素驅動電路400。第5圖的掃描信號SS1與SS2的時序與第3圖的掃描信號SS1與SS2的時序相同，差別在於畫素驅動電路400操作在重置週期P1時，信號源PVDD3的電壓準位為一低電壓準位Vlow。於補償週期P2時，信號源PVDD3的電壓準位為參考電壓壓準位Vref。於資料載入週期P3時，信號源PVDD3的電壓準位為參考電壓壓準位Vref加上資料信號Vdata。於發光週期P4時，信號源PVDD3的電壓準位為高電壓準位VDD。其他元件的操作方法如前所述(例如第3圖的說明)，在此就不再贅述。將信號源PVDD1與PVDD2合併成信號源PVDD3的好處在於減少資料信號線的數量，以便降低電路設計的複雜度與成本。

第6圖係為本發明之一顯示面板。如第6圖所示，顯示面板(亦稱顯示器)600包括一畫素陣列610、一掃描驅動器620、一資料驅動器630以及一參考信號產生器640。舉例而言，畫素陣列610包括複數個畫素，每個畫素包含如第2圖所示之畫素驅動電路200或第4圖所示之畫素驅動電路400。

掃描驅動器620用以提供掃描信號至畫素陣列610，使得掃描信號線被驅動或禁能，而資料驅動器630用以提供資料信號至畫素陣列610中之畫素驅動電路。參考信號產生器640用以提供參考信號至畫素陣列610之畫素驅動電路200(或畫素驅動電路400)，且亦可整合至掃描驅動器620中。要注意的是，顯示面板600係可為一有機發光二極體(OLED)顯示面板，但亦可應用於其它種類之顯示面板，例如液晶(LCD)顯示面板。

此外，若畫素陣列610包括第2圖所示之畫素驅動電路200，則畫素陣列610的每一行包含兩個不同的資料信號線，用以分別將信號源PVDD1和PVDD2耦接至畫素驅動電路200。若畫素陣列610包括第4圖所示之畫素驅動電路400，則畫素陣列610的每一行只需包含單一掃描信號線，用以將信號源PVDD3耦接至畫素驅動電路400。

第7圖所示係為本發明之一電子裝置。如圖所示，電子裝置700係使用第6圖所示之顯示面板600，此電子裝置700舉例而言係可為一個人數位助理(PDA)、筆記型電腦、平板電腦、行動電話、顯示器等等。

一般而言，電子裝置700係包括一外殼710、一顯示面板600以及一電源供應器720，雖然電子裝置700亦含有其它元件，但於此不多加累述。動作上，電源供應器720係用以供電至顯示面板600，使得顯示面板600可以顯示影像。

第8圖係為本揭露之畫素驅動方法之一流程圖，適用於畫素陣列610。如第8圖所示，畫素陣列610操作在重置週期P1時，進入步驟S81，截止所有畫素的開關元件T3和T4，並且導通所有上述畫素的開關元件T2，使得電容器C1和C2所儲存的電壓藉由開關元件T1和T2洩流至一低電壓準位。當畫素陣列610操作在重置週期P1後之補償週期P2時，進入步驟S82，在所有畫素的開關元件T1之控制端G1與第一端D1分別施以一參考電壓準位Vref和一參考電壓準位Vref1，使得開關元件T1根據參考電壓準位Vref增加節點N2的電壓準位至一補償準位，其中參考電壓準位Vref1大於或等於參考電壓準位Vref，補償準位為參考電壓準位Vref減臨界電壓Vth(Vref-Vth)。因此，開關元件T1的控制端G1與第二端S1的電壓準位相差一個臨界電壓Vth值，使得所有畫素的開關元件T1所造成的臨界電壓變異Vth得以同時補償。換句話說，由於步驟S82為同步補償畫素陣列610內所有開關元件T1的臨界電壓變異，因此畫素驅動電路200和400為同步補償式畫素驅動電路。

當畫素陣列610操作於補償週期P2後之資料載入週期P3時，進入步驟S83，根據掃描信號線Scan2截止開關元件T2，使得所有畫素的開關元件T3根據所對應的掃描信號SS1依序將信號源PVDD2所輸出的參考電壓準位Vref與所對應的資料信號Vdata載入電容器C1中。當畫素陣列610操作在資料載入週期P3後之發光週期P4時，進入步驟S84，由所有畫素的開關元件T1根據電容器C1所儲存之電壓準位同步產生驅動電流Id至發光元件ED。因此，所有畫素的發光元件ED根據驅動電流Id同時發亮。換言之，畫素驅動電路200和400為同步發光式畫素驅動電路。

第9圖為一般漸進式(progressive emission)驅動電路的時序圖，第10圖為本揭露之畫素驅動電路的時序圖，R為右視場的發光週期，L為左視場的發光週期。如第9圖所示，每一列發光週期大約小於4ms，閘門(shutter)切換週期SSP(整個畫框為遮墨週期時)大約為2.5ms。如第10圖所示，由於本揭露之畫素驅動電路為同步發光(simultaneous emission)式和同步補償式畫素驅動電路，因此發光時間大於4ms，閘門切換週期SSP大約為4ms。相較於漸進式驅動電路，本揭露之畫素驅動電路的畫框遮沒週期較長，因此有利於快門式立體顯示眼鏡的眼鏡快門切換。

綜上所述，由於本揭露之顯示面板600、畫素驅動電路200與400為同步發光式驅動電路，因此發光週期較漸進發光式驅動電路來得長。另外，由於本揭露之顯示面板600同步補償所有畫素的臨界電壓變異，因此全畫面遮沒週期較漸進發光式驅動電路長，因此快門式眼鏡有足夠的時間可以在黑畫面中進行切換。由於本揭露係使用N型薄膜電晶體，因此可使用高解析度、低耗電、反應速度快與色彩飽和度高之銦鎵鋅氧化物薄膜電晶體來驅動發光元件。另外，由於本揭露之畫素驅動電路400只需一個電壓源，不需要額外的資料信號線，因此降低電路的複雜度與製造成本。

以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。

100．．．畫素電路

102．．．薄膜電晶體

104．．．儲存電容

106．．．有機發光二極體

Vgs．．．閘源跨壓

S．．．源極

D．．．汲極

G．．．閘極

IOLED．．．電流

VOLED．．．電位

200、400．．．畫素驅動電路

T1~T4．．．開關元件

C1、C2．．．電容器

N1~N3．．．節點

Scan1、Scan2．．．掃描信號線

SS1、SS2．．．掃描信號

PVDD1、PVDD2、PVDD3．．．信號源

D1~D4．．．第一端

S1~S4．．．第二端

G1~G4．．．控制端

ED．．．發光元件

Vdata．．．資料信號

Vth．．．臨界電壓

Vref．．．參考電壓準位

Vlow、Vss．．．低電壓準位

VDD、Vdd．．．高電壓準位

Id．．．驅動電流

P1．．．重置週期

P2．．．補償週期

P3．．．資料載入週期

P4．．．發光週期

600．．．顯示面板

610．．．畫素陣列

620．．．掃描驅動器

630．．．資料驅動器

640．．．參考信號產生器

700．．．電子裝置

710．．．外殼

720．．．電源供應器

SSP．．．閘門切換週期

第1圖為傳統畫素電路之示意圖；

第2圖係本揭露之畫素驅動電路之一實施例；

第3圖係為本揭露之掃描信號SS1、SS2和信號源PVDD1、PVDD2之一時序圖；

第4圖係本揭露之畫素驅動電路之另一實施例；

第5圖係為本揭露之掃描信號SS1、SS2和信號源PVDD3之一時序圖；

第6圖係為本揭露之一顯示面板；

第7圖係為本揭露之一電子裝置；

第8圖係為本揭露之畫素驅動方法之一流程圖；

第9圖為一般漸進式驅動電路的時序圖；以及

第10圖為本揭露之畫素驅動電路的時序圖。

200．．．畫素驅動電路

T1~T4．．．開關元件

C1、C2．．．電容器

N1~N3．．．節點

Scan1、Scan2．．．掃描信號線

PVDD1、PVDD2．．．信號源

S1~S4．．．第一端

D1~D4．．．第二端

G1~G4．．．控制端

Id．．．驅動電流

ED．．．發光元件

Claims (15)

1. 一種顯示器，包括：一畫素驅動電路，包括：一第一開關元件，具有一第一端、耦接至一第一節點和一發光元件之一第二端以及一控制端耦接至一第二節點；一第二開關元件，具有一第一端耦接至一第一信號源、一第二端耦接至上述第一開關元件之第一端以及一控制端耦接至一第一掃描信號線；一第三開關元件，具有一第一端耦接至一第二信號源、一第二端耦接至上述第二節點以及一控制端耦接至一第二掃描信號線；一第四開關元件，具有一第一端耦接至一第三節點、一第二端耦接至一接地端以及一控制端耦接至上述第二掃描信號線；一第一電容器，耦接於上述第二節點與上述第三節點之間；以及一第二電容器，耦接於上述第一節點與上述第三節點之間。
2. 如申請專利範圍第1項所述之顯示器，其中於一重置週期時，上述第二開關元件根據上述第一掃描信號線的一第一掃描信號操作在導通狀態，並且上述第三、第四開關元件根據上述第二掃描信號線的一第二掃描信號操作在截止狀態，使得上述第一、第二開關元件根據上述第一、第二信號源將上述第一節點的電壓準位放電至上述低電壓準位，並且上述第一、第二電容器將上述第二節點放電至上述低電壓準位。
3. 如申請專利範圍第2項所述之顯示器，其中於上述重置週期後之一補償週期時，上述第二、第三和第四開關元件分別根據上述第一、第二掃描信號操作在導通狀態，使得上述第三開關元件根據上述第二信號源將上述第二節點的電壓準位增加至上述參考電壓準位並開啟上述第一開關元件，以便上述第一開關元件根據上述第一信號源將上述第一節點增加至一補償準位，其中上述參考電壓準位小於上述第一臨界電壓與上述發光元件的一第二臨界電壓的總合，上述高電壓準位大於上述參考電壓準位，以及上述補償準位為上述參考電壓準位減上述臨界電壓。
4. 如申請專利範圍第3項所述之顯示器，其中於上述補償週期後之一資料載入週期時，上述第二開關元件根據上述第一掃描信號操作在截止狀態，使得上述第三開關元件根據上述第二掃描信號將第二信號源的上述參考電壓準位與對應的資料信號載入上述第一電容器中。
5. 如申請專利範圍第4項所述之顯示器，其中於上述資料載入週期後之一發光週期時，上述第三、第四開關元件根據上述第二掃描信號為操作在截止狀態，上述第二開關元件根據上述第一掃描信號操作在導通狀態，使得上述第一開關元件根據上述第一信號源操作在一飽和狀態，並且根據上述第一電容器所儲存之電壓準位產生一驅動電流至上述發光元件，以便驅動上述發光元件。
6. 如申請專利範圍第5項所述之顯示器，其中上述第三開關元件之第一端耦接至上述第二開關元件之第一端，使得上述第一、二信號源的電壓準位相同並且藉由單一資料信號線與上述畫素驅動電路耦接。
7. 如申請專利範圍第5項所述之顯示器，其中上述第一、二信號源藉由相異之第一、第二資料信號線分別耦接至上述第二開關元件之第一端與上述第三開關元件之第一端。
8. 如申請專利範圍第1項所述之顯示器，其中上述第一、第二、第三和第四開關元件為N型電晶體。
9. 一種如申請專利範圍第1項之顯示器的驅動畫素方法，包括：於一重置週期時，根據上述第二掃描信號截止所有上述畫素的上述第三、第四開關元件，並且根據上述第一掃描信號導通所有上述畫素的上述第二開關元件，使得上述第一、第二電容器所儲存的電壓藉由上述第一、第二開關元件洩流至一低電壓準位；於上述重置週期後之一補償週期時，在所有上述畫素的上述第一開關元件之控制端與第一端分別施以一第一參考電壓準位和一第二參考電壓準位，使得上述第一開關元件根據上述第一參考電壓準位增加上述第一節點的電壓準位至一補償準位，其中上述第二參考電壓準位大於或等於上述第一參考電壓準位，以及上述補償準位為上述參考電壓準位減上述臨界電壓；於上述補償週期後之一資料載入週期時，根據上述第一掃描信號截止上述第二開關元件，使得上述第三開關元件根據上述第二掃描信號將第二信號源的上述參考電壓準位與所對應的資料信號載入上述第一電容器中；以及於上述資料載入週期後之一發光週期時，由上述第一開關元件根據上述第一電容器所儲存之電壓準位產生一驅動電流至上述發光元件，以便驅動上述發光元件。
10. 如申請專利範圍第9項所述之驅動畫素方法，其中於上述重置週期時的步驟更包括：根據上述第一節點的電壓準位，藉由上述第一、第二電容器將上述第二節點的電壓準位等效耦合至上述低電壓準位。
11. 如申請專利範圍第10項所述之驅動畫素方法，其中於上述補償週期時的步驟更包括：根據上述第一、第二掃描信號分別導通上述第二、第三和第四開關元件，使得上述第三開關元件根據上述第二掃描信號將上述第二節點的電壓準位增加至上述參考電壓準位。
12. 如申請專利範圍第11項所述之驅動畫素方法，其中上述發光週期時的步驟更包括：根據上述第二掃描信號截止上述第三、第四開關元件；以及根據上述第一掃描信號導通上述第二開關元件，使得上述第一開關元件根據上述第一信號源操作在飽和狀態，並且根據上述第一電容器所儲存之電壓準位產生一驅動電流至上述發光元件。
13. 如申請專利範圍第12項所述之驅動畫素方法，其中將上述第三開關元件之第一端耦接至上述第二開關元件之第一端，使得上述第一、二信號源藉由相同之一第一資料信號線與上述畫素耦接。
14. 如申請專利範圍第12項所述之驅動畫素方法，其中分別藉由相異之第一、第二資料信號線將上述第一、二信號源耦接至上述第二開關元件之第一端與上述第三開關元件之第一端。
15. 如申請專利範圍第9項所述之驅動畫素方法，其中上述第一、第二、第三和第四開關元件為N型電晶體。