KR102536629B1 - 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법 - Google Patents

화소회로, 그를 포함하는 유기발광표시장치 및 구동방법 Download PDF

Info

Publication number
KR102536629B1
KR102536629B1 KR1020170169691A KR20170169691A KR102536629B1 KR 102536629 B1 KR102536629 B1 KR 102536629B1 KR 1020170169691 A KR1020170169691 A KR 1020170169691A KR 20170169691 A KR20170169691 A KR 20170169691A KR 102536629 B1 KR102536629 B1 KR 102536629B1
Authority
KR
South Korea
Prior art keywords
transistor
period
light emitting
during
turned
Prior art date
Application number
KR1020170169691A
Other languages
English (en)
Other versions
KR20190069208A (ko
Inventor
하용민
윤상훈
황예진
봉준호
심우성
이세용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170169691A priority Critical patent/KR102536629B1/ko
Publication of KR20190069208A publication Critical patent/KR20190069208A/ko
Application granted granted Critical
Publication of KR102536629B1 publication Critical patent/KR102536629B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 실시예에 의하면, 기입기간에 대응하여 턴온되고, 발광기간 중 제1기간에서 턴온되는 제1트랜지스터, 제1트랜지스터와 직렬로 연결되며, 기입기간에 대응하여 턴온되고, 발광기간 중 제2기간에 턴온되는 제2트랜지스터, 기입기간에 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터, 및 발광기간에 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동트랜지스터를 포함하는 화소회로, 그를 이용한 유기발광표시장치 및 구동방법을 제공할 수 있다.

Description

화소회로, 그를 포함하는 유기발광표시장치 및 구동방법{PIXEL CIRCUIT, ORGANIC LIGHT EMITTING DISPLAY DEVICE AND DRIVING METHOD INCLUDING THE SAME}
본 발명은 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.
상기의 표시장치 중 유기발광표시장치는 자발광소자이고 응답속도, 시야각, 색재현성 등이 매우 우수하고 얇게 구형할 수 있어 각광받고 있다. 또한, 표시장치의 대면적화가 활발하게 진행되고 있으며, 정전류 특성이 우수한 트랜지스터의 개발이 요구되고 있다.
일반적으로 사용되는 비정질 실리콘 반도체는 저온 공정에서 제작할 수 있지만, 이동도가 매우 작고 정전류 테스트 조건을 만족하지 못하는 경우가 있다. 또한, 다결정 실리콘 반도체는 높은 이동도와 정전류 테스트 조건을 가지지만 균일한 특성이 나타나지 않아 대면적화가 용이하지 않은 문제가 있다. 산화물 반도체는 이동도가 비정질 실리콘에 비해 높고 누설전류의 크기가 작은 것과 같은 우수한 특징을 나타내고 있다.
따라서, 산화물 반도체를 유기발광표시장치의 화소에 적용하여 대면적화를 진행하는 연구가 필요하다. 산화물 반도체는 네가티브 바이어스에 의해 문턱전압의 이동이 발생하게 되는 문제가 있다. 특히, 저주파수 구동을 하는 경우 네가티브 바이어스가 인가되는 시간이 길어져 문턱전압의 이동이 크게 발생하게 됨으로써, 소자의 신뢰성에 문제가 발생하는 경우가 있다.
본 발명의 실시예들의 목적은, 산화물반도체를 이용하는 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법을 제공하는 것이다.
본 발명의 실시예들의 다른 목적은, 저주파수 구동시 트랜지스터에 인가되는 스트레스를 감소시킬 수 있는 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법을 제공하는 것이다.
본 발명의 실시예들은 기입기간에 대응하여 턴온되고, 발광기간 중 제1기간에서 턴온되는 제1트랜지스터, 제1트랜지스터와 직렬로 연결되며, 기입기간에 대응하여 턴온되고, 발광기간 중 제2기간에 턴온되는 제2트랜지스터, 기입기간에 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터, 및 발광기간에 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동트랜지스터를 포함하는 화소회로를 제공할 수 있다.
본 발명의 실시예들은, 복수의 화소를 포함하는 표시패널, 복수의 화소에 데이터신호를 공급하는 데이터드라이버, 및 복수의 화소에 게이트신호를 공급하는 게이트드라이버를 포함하고, 복수의 화소 각각은, 제1트랜지스터, 제1트랜지스터와 직렬로 연결되는 제2트랜지스터, 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터, 및 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동 트랜지스터를 포함하고, 게이트드라이버는 기입기간에 제1트랜지스터 및 제2트랜지스터에 게이트신호 중 제1게이트신호를 공급하고, 발광기간 중 제1기간에 제1트랜지스터에 제1-1게이트신호를 공급하고 발광기간 중 제2기간에 제2트랜지스터에 제1-2게이트신호를 공급하는 유기발광표시장치를 제공할 수 있다.
본 발명의 실시예들은 기입기간에 서로 다른 게이트신호에 의해 제어되고 서로 직렬로 연결된 제1트랜지스터와 제2트랜지스터를 턴온하여 구동트랜지스터의 게이트전극에 데이터신호를 기입하는 단계, 및 발광기간 중 제1트랜지스터와 제2트랜지스터를 서로 다른 시간에 교차하여 턴온시키는 단계를 포함하는 유기발광표시장치의 구동방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 산화물반도체를 이용하여 화소회로를 구현함으로써, 저주파수 구동시 트랜지스터에 인가되는 스트레스를 감소시켜 화소회로의 신뢰성을 향상시킬 수 있다.
본 발명의 실시예들에 의하면, 화소회로를 구성하는 트랜지스터를 듀얼로 구성하여 교차하여 턴온시킴으로써, 저주파수 구동시 트랜지스터에 인가되는 스트레스를 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 화소회로의 일 예를 나타내는 회로도이다.
도 2a는 도 1에 도시된 화소회로의 구동방법의 일 예를 나타내는 타이밍도이다.
도 2b는 도 1에 도시된 화소회로의 구동방법의 일 예를 나타내는 타이밍도이다.
도 2c는 도 1에 도시된 화소회로의 구동방법의 일 예를 나타내는 타이밍도이다.
도 3은 본 발명의 실시예들에 따른 유기발광표시장치의 일 예를 나타내는 구조도이다.
도 4는 도 3에 도시된 유기발광표시장치에 채용된 화소회로의 일 예를 나타내는 회로도이다.
도 5는 도 4에 도시된 화소회로의 구동을 나타내는 타이밍도이다.
도 6은 도 3에 도시된 유기발광표시장치에 채용된 화소회로의 일 예를 나타내는 회로도이다.
도 7은 도 6에 도시된 화소회로의 구동을 나타내는 타이밍도이다.
도 8은 본 발명의 실시예들에 따른 유기발광표시장치의 구동방법을 나타내는 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 실시예들의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
이하에서 설명될 화소회로에 포함된 트랜지스터는 n 형 트랜지스터를 예를 들어 설명하지만, 이에 한정되는 것은 아니며, P 형 트랜지스터 또는 n 형 트랜지스터일 수 있다.
도 1은 본 발명의 실시예들에 따른 화소회로의 일 예를 나타내는 회로도이다. 도 1을 참조하면, 화소회로는 제1트랜지스터(T1), 제2트랜지스터(T2), 제1캐패시터(C1), 구동트랜지스터(DT) 및 유기발광다이오드(OLED)를 포함할 수 있다.
제1트랜지스터(T1)는 제1-1게이트라인(G11)을 통해 게이트신호를 공급받을 수 있다. 또한, 제1트랜지스터(T1)는 예를 들어 하기의 도 2a에 도시되어 있는 기입기간(Tr)에 대응하여 턴온되고 하기의 도 2a에 도시되어 있는 발광기간(Te) 중 제1기간(T11)에 턴온될 수 있다. 제2트랜지스터(T2)는 제1트랜지스터(T1)와 직렬로 연결되며, 제1-2게이트라인(G12)을 통해 게이트신호를 공급받을 수 있다. 이 경우, 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 듀얼로 구성된 트랜지스터라고 일컫을 수 있다. 제2트랜지스터(T2)는 예를 들어 기입기간(Tr)에 게이트신호에 대응하여 턴온되고, 발광기간(Te) 중 제2기간(T12)에 대응하여 턴온될 수 있다. 제1캐패시터(C1)는 제1전극이 제1노드(N1)에 연결되고 제1캐패시터(C1)는 기입기간(Tr)에 데이터신호에 대응하는 스토리지전압을 저장할 수 있다. 제1노드(N1)는 제2트랜지스터(T2)의 제2전극과 연결될 수 있다. 또한, 제1노드(N1)와 제2트랜지스터(T2)의 게이트전극에 연결되는 제1-2게이트라인(G12) 사이에는 기생캐패시터(Cp)가 형성될 수 있다.
구동트랜지스터(DT)는 발광기간(Te)에 제1캐패시터(C1)에 저장되어 있는 스토리지전압에 대응하는 구동전류(Ids)를 유기발광다이오드(OLED)로 공급할 수 있다. 여기서, 제1캐패시터(C1)는 제1노드(N1)를 통해 제2트랜지스터(T2)와 직접 연결되어 있는 것으로 도시되어 있지만 이에 한정되는 것은 아니며, 제1노드(N1)와 제2트랜지스터(T2) 사이에 다른 전기적인 소자가 연결될 수 있다.
기입기간(Tr)은 제1캐패시터(C1)에 데이터신호가 입력되는 기간일 수 있고, 발광기간(Te)은 제1캐패시터(C1)에 저장된 전압에 의해 구동트랜지스터(DT)에서 유기발광다이오드(OLED)로 구동전류(Ids)가 공급되는 기간일 수 있다. 그리고, 하나의 기입기간(Tr)과 하나의 발광기간(Te)은 의해 복수의 프레임으로 구성된 영상의 한 프레임에 포함되는 기간일 수 있다. 또한, 발광기간(Te)은 제1트랜지스터(T1) 및/또는 제2트랜지스터(T2)에 네가티브 바이어스가 인가되는 시간일 수 있다. 하지만, 이에 한정되는 것은 아니다. 기입기간(Tr)에 데이터신호가 제1트랜지스터(T1)와 제2트랜지스터(T2)를 통해 제1캐패시터(C1)에 전달되어 저장될 수 있다. 스토리지전압은 데이터신호에 대응하는 데이터전압일 수 있다. 데이터신호는 구동트랜지스터(DT)에서 유기발광다이오드(OLED)로 공급되는 구동전류(Ids)의 크기를 결정하는 신호일 수 있다. 하지만, 이에 한정되는 것은 아니다.
발광기간(Te) 중 서로 다른 구간에서 제1트랜지스터(T1)와 제2트랜지스터(T2)는 각각 턴온될 수 있다. 예를 들어, 발광기간(Te) 중 제1기간(T11)에 제1트랜지스터(T1)는 턴온되고 제2기간(T12)에 제2트랜지스터(T2)가 턴온될 수 있다. 다시 말하면, 발광기간(Te)에서 제1트랜지스터(T1) 및/또는 제2트랜지스터(T2)는 턴오프 상태이기 때문에 제1캐패시터(C1)로 데이터신호에 대응하는 데이터전압이 지속적으로 전달되지는 않는다. 이에 따라, 기입기간(Tr)에 제1캐패시터(C1)에 저정된 스토리지전압은 일정한 값을 유지하게 될 수 있다. 발광기간(Te) 동안 구동트랜지스터(DT)는 게이트전극에 일정한 전압이 유지되므로 구동전류(Ids)의 크기가 일정하게 유지될 수 있다. 따라서, 유기발광다이오드(OLED)는 한 프레임 내의 발광기간(Te)에서 일정한 세기의 빛을 방출할 수 있다.
예를 들어, 제1트랜지스터(T1)와 제2트랜지스터(T2)가 발광기간(Te)에서 오프 상태일 경우, 제1트랜지스터(T1)와 제2트랜지스터(T2)에는 네가티브 바이어스가 인가되고 이러한 네가티브 바이어스에 의해 제1트랜지스터(T1)과 제2트랜지스터(T2)의 문턱전압이 시프트되는 문제가 발생할 수 있다. 하지만, 발광기간(Te)에서 제1트랜지스터(T1)와 제2트랜지스터(T2)가 교차하여 턴온되면, 제1트랜지스터(T1)와 제2트랜지스터(T2)를 통해 신호가 전송되는 것은 방지할 수 있고 제1트랜지스터(T1)와 제2트랜지스터(T2)에 네가티브 바이어스가 인가되는 시간을 줄일 수 있다. 이로 인해, 네가티브 바이어스에 의한 문턱전압 시프트가 발생하는 것을 억제할 수 있다. 예를 들어, 유기발광표시장치가 저주파수로 구동되는 경우에는 네가티브 바이어스가 인가되는 시간이 더 길게 되므로, 제1트랜지스터(T1)와 제2트랜지스터(T2)를 교차하여 턴온시키면 네가티브 바이어스가 인가되는 시간을 줄일수 있어 문턱전압 시프트가 발생하는 것을 억제할 수 있다.
일 실시예에 있어서, 제1트랜지스터(T1)와 제2트랜지스터(T2) 중 적어도 하나의 트랜지스터는 산화물 트랜지스터일 수 있다. 산화물 트랜지스터는 턴오프 상태에서 누설전류의 양이 매우 작은 장점이 있다. 따라서, 제1캐패시터(C1)에 저장되어 있는 스토리지 전압이 제1트랜지스터(T1)와 제2트랜지스터(T2)를 통해 흐르는 누설전류의 크기를 매우 작게 구현할 수 있다. 누설전류의 크기가 작으면 스토리지 전압이 발광기간동안 유지됨으로써 프레임 초기와 후기의 휘도차이가 크지 않아 화질이 개선될 수 있다.
산화물 반도체를 이용한 트랜지스터는 누설전류와 네가티브 바이어스에 의한 스트레스가 서로 트레이드 오프(trade-off) 관계에 있으므로, 제1트랜지스터(T1) 및/또는 제2트랜지스터(T2)를 산화물반도체를 이용하여 형성하는 경우, 네가티브 바이어스에 의한 스트레스에 취약할 수 있다. 이에 따라, 발광기간(Te) 동안 제1트랜지스터(T1) 및/또는 제2트랜지스터(T2)가 오프상태를 유지할 때, 스트레스에 의해 문턱전압이 네가티브 쉬프트를 하게 되어 소자의 신뢰성이 저하되는 문제가 발생할 수 있다. 이 경우, 산화물반도체를 이용한 트랜지스터를 산화물 트랜지스터라고 칭할 수 있다.
따라서, 상기의 문제점을 해결하기 위해 제1트랜지스터(T1)와 제2트랜지스터(T2) 중 적어도 하나를 산화물 트랜지스터로 구현하여 누설전류의 양을 줄이고, 기입기간(Tr)에는 제1트랜지스터(T1)와 제2트랜지스터(T2)를 모두 턴온시켜 데이터신호에 대응하는 데이터전압이 제1캐패시터(C1)에 저장되도록 하고, 발광기간(Te) 에서 제1노드(N1)에 별도의 전압이 인가되지 않도록 하기 위해 발광기간(Te)의 제1기간(T11)에서 제1트랜지스터(T1)를 턴온시키고 제2트랜지스터(T2)를 턴오프시키고 발광기간(Te)의 제2기간(T12)에서 제1트랜지스터(T1)를 턴오프시키고 제2트랜지스터(T2)를 턴온시킬 수 있다. 발광기간(Te)에는 제1트랜지스터(T1) 및 제2트랜지스터(T2) 중 하나가 턴오프를 유지하고 있기 때문에 제1트랜지스터(T1)와 제2트랜지스터(T2)를 통해 누설전류(off-current)가 발생하지 않을 수 있다. 이 경우, 발광기간(Te)에 제1트랜지스터(T1) 및 제2트랜지스터(T2) 중 하나의 트랜지스터는 턴온을 유지하는 시간이 있기 때문에 턴온된 시간 동안 네가티브 바이어스에 의한 스트레스를 받지 않게 될 수 있다. 이로 인해, 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 각각 턴온시간을 유지하지 않는 경우 보다 네가티브 바이어스에 의한 문턱전압의 네가티브 쉬프트의 크기를 줄일 수 있어 소자의 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2c는 도 1에 도시된 화소회로의 구동방법의 일 예를 나타내는 타이밍도이다. 앞서 설명한 바와 같이 제1트랜지스터(T1)와 제2트랜지스터(T2)는 한 프레임 동안 기입기간(Tr)과 발광기간(Te)으로 구분되어 동작할 수 있다.
도 2a를 참조하면, 기입기간(Tr)에는 제1게이트라인(G11)과 제2게이트라인(G12)을 통해 제1게이트신호(g1)가 제1트랜지스터(T1)와 제2트랜지스터(T2)에 공급될 수 있다. 그리고, 발광기간(Te) 중 제1프레임(1frame)에 대응하는 발광기간(Te)에는 제1-1게이트신호(g11)가 제1게이트라인(G11)을 통해 제1트랜지스터(T1)의 게이트전극에 공급되고 발광기간(Te) 중 제2프레임(2frame)에 대응하는 발광기간(Te)에는 제1-2게이트신호(g12)가 제2게이트라인(G12)을 통해 제1트랜지스터(T1)의 게이트전극에 공급될 수 있다.
제1트랜지스터(T1)와 제2트랜지스터(T2)는 기입기간(Tr)에서 동시에 턴온될 수 있다. 여기서, 동시는 시간적으로 완전 동일만을 의미하는 것은 아니며 약간의 차이가 있는 것을 포함할 수 있다. 또한, 제1트랜지스터(T1)와 제2트랜지스터(T2)가 턴온되는 시간은 서로 중첩될 수 있다. 제1트랜지스터(T1)와 제2트랜지스터(T2)는 발광기간(Te) 중 일부의 기간에서 서로 다른 시간에 턴온될 수 있다. 이 경우, 제1트랜지스터(T1)는 제1프레임(1Frame) 기간 중 적어도 일부의 기간인 제1기간(T11)에서 턴온을 유지할 수 있고, 제2트랜지스터(T2)는 제2프레임(2Frame) 기간 중 적어도 일부의 기간인 제2기간(T12)에서 턴온을 유지할 수 있다.
제2트랜지스터(T2)와 제1노드(N1) 사이에는 기생캐패시터(Cp)가 형성될 수 있다. 또한, 기생캐패시터(Cp)에 의해 제2트랜지스터(T2)의 게이트 전압은 구동트랜지스터(DT)의 게이트전극에 인가되는 게이트 전압과 커플링될 수 있다. 이로 인해, 제2트랜지스터(T2)가 턴온될 때 (예를 들어 제2트랜지스터가 n 형 반도체소자인 경우, 게이트전극에 인가되는 게이트 전압이 낮은 전압에서 높은 전압으로 변경되는 순간) 기생 캐패시터(Cp)에 의해 구동 트랜지스터(DT)의 게이트 전압이 변동될 수 있다. 따라서, 제2트랜지스터(T2)가 오프상태를 유지하는 경우보다 제2트랜지스터(T2)가 온상태를 유지하는 경우 구동트랜지스터(DT)의 게이트전극에 인가되는 게이트 전압이 커플링에 의해 변동 될 수 있다. 따라서, 발광기간(Te)에 제1트랜지스터(T1)가 턴온되는 제1프레임(1Frame)과 발광기간(Te)에 제2트랜지스터(T2)가 턴온되는 제2프레임(2Frame) 간에 휘도차이가 발생할 수 있다. 여기서, 게이트 전압의 변동은 게이트 전압의 전압레벨이 상승하는 것일 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 2b를 참조하면, 기입기간(Tr)에는 제1게이트라인(G11)과 제2게이트라인(G12)을 통해 제1게이트신호(g1)가 제1트랜지스터(T1)와 제2트랜지스터(T2)에 공급될 수 있다. 그리고, 발광기간(Te) 중 제1프레임(1Frame)에 대응하는 발광기간(Te)에는 제1-1게이트신호(g11)와 제1-2게이트신호(g12)가 서로 다른 시간에 공급될 수 있다. 발광기간(Te) 중 제1프레임(1Frame)의 제1기간(T11)에서 제1-1게이트신호(g11)가 제1게이트라인(G11)을 통해 제1트랜지스터(T1)의 게이트전극에 공급되고 발광기간(Te) 중 제1프레임(1Frame)의 제2기간(T12)에서 제1-2게이트신호(g12)가 제2게이트라인(G12)을 통해 제2트랜지스터(T2)의 게이트전극에 공급될 수 있다.
제1트랜지스터(T1)와 제2트랜지스터(T2)는 기입기간(Tr)에서 동시에 턴온될 수 있다. 여기서, 동시는 시간적으로 완전 동일만을 의미하는 것은 아니며 약간의 차이가 있는 것을 포함할 수 있다. 또한, 제1트랜지스터(T1)와 제2트랜지스터(T2)가 턴온되는 시간은 서로 중첩될 수 있다. 제1트랜지스터(T1)와 제2트랜지스터(T2)는 발광기간(Te) 중 일부의 기간에서 서로 다른 시간에 턴온될 수 있다.
따라서, 기생캐패시터(Cp)로 인해 구동트랜지스터(DT)의 게이트 전압이 변동되는 현상이 발생하더라도 제2트랜지스터(T2)는 매 프레임 마다 턴온/턴오프상태를 반복하기 때문에 제1프레임(1Frame)과 제2프레임(2Frame) 간에 휘도차이는 발생하지 않게 될 수 있다.
도 2c를 참조하면, 발광기간(Te)의 제1기간(T11)은 제1프레임(1Frame) 또는 제2프레임(2Frame) 기간에서 두 번 이상 반복하여 발생 수 있고, 발광기간(Te)의 제2기간(T12)은 제1프레임(1Frame) 또는 제2프레임(2Frame) 기간 중 제1기간(T11)과 다른 기간에서 두 번 이상 반복하여 발생할 수 있다. 프레임 내에서 제1기간(T11) 및 제2기간(T12)을 각각 두 번 이상 반복하여 제1트랜지스터(T1) 및 제2트랜지스터(T2)의 턴온 및 턴오프를 반복함으로써, 각 프레임 간에 휘도차이 발생을 줄이고 플리커 현상을 방지할 수 있다. 이 경우, 앞서 설명한 바와 마찬가지로 제1트랜지스터(T1)와 제2트랜지스터(T2)가 발광기간(Te) 중 턴온되는 시간은 서로 중첩되지 않을 수 있다. 다시 말하면, 듀얼로 구성된 제1트랜지스터(T1)와 제2트랜지스터(T2)는 서로 교차하여 턴온시킴으로써, 저주파수 구동시 제1트랜지스터(T1) 및 제2트랜지스터(T2)에 인가되는 스트레스를 감소시켜 화소회로의 신뢰성을 향상시킬 수 있다.
도 3은 본 발명의 실시예들에 따른 유기발광표시장치의 일 예를 나타내는 구조도이다.
도 3을 참조하면, 표시장치(100)는 표시패널(110), 데이터드라이버(120), 게이트드라이버(130) 및 제어부(140)를 포함할 수 있다.
표시패널(110)은 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 데이터신호와 게이트신호를 전달받아 구동될 수 있고, 데이터신호의 데이터 전압레벨에 대응하여 계조를 표현할 수 있다. 복수의 화소(101)는 각각 적색, 청색, 녹색 또는 적색, 청색, 녹색, 백색의 빛을 발광할 수 있다. 하지만, 화소(101)에서 발광하는 빛의 색이 이에 한정되는 것은 아니다.
표시패널(110)에는 복수의 화소(101)에 데이터신호를 전달하기 위한 데이터라인(D1,…,Dm)과 게이트신호를 전달하기 위한 게이트라인(G1,…,Gn)이 배치될 수 있다. 또한, 표시패널(110)에는 발광제어신호를 전달하기 위한 발광제어라인(EM1,…,EMn)이 추가배치될 수 있다. 복수의 화소(101)는 데이터라인(D1,…,Dm), 게이트라인(G1,…,Gn), 발광제어라인(EM1,…,EMn)에 연결될 수 있다. 표시패널(110)에 배치되는 배선은 데이터라인(D1,…,Dm), 게이트라인(G1,…,Gn), 및, 발광제어라인(EM1,…,EMn)에 한정되는 것은 아니다.
데이터드라이버(120)는 복수의 드라이버 IC를 포함할 수 있다. 또는, 표시패널(110) 상에 배치될 수 있다. 드라이버 IC는 디지털 데이터신호를 입력받아 데이터라인(D1,…,Dm)을 통해 복수의 아날로그 데이터신호를 출력할 수 있다. 아날로그 데이터신호는 데이터신호에 대응하는 데이터전압일 수 있다. 데이터드라이버(120)에 포함되어 있는 드라이버 IC의 수는 표시패널(110)의 해상도 또는 표시패널(110)의 크기에 따라 그 수가 결정될 수 있다. 또한, 복수의 드라이브 IC는 각각 ADC를 포함할 수 있다.
게이트드라이버(130)는 게이트신호가 순차적으로 게이트라인 (G1,…,Gn)에 입력되도록 할 수 있다. 또한, 게이트드라이버(130)는 발광제어신호가 순차적으로 발광제어라인(EM1,…,EMn)에 입력되도록 할 수 있다. 여기서, 게이트드라이버(130)는 표시패널 (110)과 구분되는 별도의 구성요소인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 게이트 드라이버(130)는 GIP(Gate In Panel) 회로로 형성되어 표시패널(110)의 일 영역에 배치될 수 있다. 또한, 게이트드라이버(130)는 표시패널(110)의 일측에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
또한, 데이터구동부(120)와 게이트구동부(130)는 PCB(Printed circuit board)를 통해 각각 표시패널(110)에 연결될 수도 있지만, 이에 한정되는 것은 아니다.
제어부(140)는 데이터드라이버(120)와 게이트드라이버(130)를 제어하는 제어신호를 출력할 수 있다. 또한, 제어부(140)는 데이터드라이버(120)에 디지털 데이터신호를 전달할 수 있다. 제어부(140)는 외부에서 영상신호를 전달받아 디지털 데이터신호로 변경하고 전달할 수 있다.
도 4는 도 3에 도시된 유기발광표시장치에 채용된 화소회로의 일 예를 나타내는 회로도이다.
도 4를 참조하면, 화소회로는 기입기간(Tr)에 제1-1게이트라인(G11)을 통해 입력되는 제1게이트신호(g1)에 대응하여 턴온되고, 발광기간(Te) 중 제1기간(T11)에서 턴온되는 제1트랜지스터(T1), 제1트랜지스터(T1)와 직렬로 연결되며 기입기간(Tr)에 제1-2게이트라인(G12)을 통해 입력되는 제1게이트신호(g1)에 대응하여 턴온되고 발광기간(Te) 중 제2기간(T12)에 턴온되는 제2트랜지스터(T2), 기입기간(Tr)에 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터(C1), 발광기간(Te)에 스토리지전압에 대응하는 구동전류를 유기발광다이오드(OLED)로 공급하는 구동트랜지스터(DT), 데이터라인(DL)과 연결되고, 기입기간(Tr)에 제2게이트라인(G2)을 통해 입력되는 제2게이트신호(g2)에 대응하여 턴온되어 데이터신호를 구동트랜지스터(DT)의 게이트전극에 기입하는 제3트랜지스터(T3), 구동트랜지스터(DT)와 제1전원(EVDD) 사이에 연결되며 발광기간(Te)에 제1전원(EVDD)을 구동트랜지스터(DT)에 공급하는 제4트랜지스터(T4), 구동트랜지스터(DT)와 유기발광다이오드(OLED) 사이에 연결되며 발광기간(Te)에 구동전류를 유기발광다이오드(OLED)로 전달하는 제5트랜지스터(T5), 및, 제1캐패시터(C1)와 유기발광다이오드(OLED)의 애노드전극과 연결되고 기입기간(Tr)에 초기화전압(Vinit)을 제1캐패시터(C1)와 유기발광다이오드(OLED)의 애노드전극에 전달하는 제6트랜지스터(T6)를 포함할 수 있다.
구동트랜지스터(DT)는 게이트전극이 제1노드(N1)에 연결되고 제1전극이 제2노드(N2)에 연결되며 제2전극이 제3노드(N3)에 연결될 수 있다. 제1전극은 구동트랜지스터(DT)의 드레인전극이고 제2전극은 구동트랜지스터(DT)의 소스전극일 수 있다. 구동트랜지스터(DT)는 게이트전극에 인가되는 전압에 대응하여 제1전극에서 제2전극으로 구동전류를 인가한다.
제1트랜지스터(T1)는 게이트전극이 제1-1게이트라인(G11)에 연결되고 제1전극이 제2노드(N2)에 연결되고 제2전극이 제2트랜지스터(T2)의 제1전극에 연결될 수 있다. 제2트랜지스터(T2)는 게이트전극이 제1-2게이트라인(G12)에 연결되고 제1전극이 제1트랜지스터(T1)의 제2전극에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 제3트랜지스터(T3)는 게이트전극이 제2게이트라인(G2)에 연결되고 제1전극이 데이터전압(Vdata)이 전달되는 데이터라인(DL)에 연결되고 제2전극이 제3노드(N3)에 연결될 수 있다. 제4트랜지스터(T4)는 게이트전극이 제1발광제어라인(EM1)에 연결되고 제1전극이 제1전원(EVDD)이 전달되는 제1전원라인(VL1)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 제5트랜지스터(T5)는 게이트전극이 제2발광제어라인(EM2)에 연결되고 제1전극이 제3노드(N3)에 연결되고 제2전극이 유기발광다이오드(OLED)의 애노드전극에 연결될 수 있다. 제6트랜지스터(T6)는 게이트전극이 제3게이트라인(G3)에 연결되고 제1전극이 초기화전압(Vinit)이 전달되는 제2전원라인(VL2)에 연결되고 제2전극이 유기발광다이오드(OLED)의 애노드전극에 연결될 수 있다. 그리고, 유기발광다이오드(OLED)는 제5트랜지스터(T5)의 제2전극에 연결된 애노드전극 및 제2전원(EVSS)이 전달되는 캐소드전극을 포함할 수 있다. 제2전원(EVSS)은 제1전원(EVDD)보다 낮은 전압일 수 있다.
제1캐패시터(C1)는 제1전극이 제1노드(N1)에 연결되고 제2전극 유기발광다이오드(OLED)의 애노드전극에 연결될 수 있다. 제1캐패시터(C1)의 제2전극은 제6트랜지스터(T6)의 제2전극에도 연결될 수 있다.
상기와 같이 구성된 제1내지 제6트랜지스터(T1 내지 T6)와 구동트랜지스터(DT)는 산화물 트랜지스터일 수 있다. 또한, 화소회로는 제1트랜지스터(T1)와 제2트랜지스터(T2)가 직렬로 연결되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 제3트랜지스터 내지 제6트랜지스터(T3 내지 T6) 중 어느 하나의 트랜지스터가 직렬로 연결된 2개의 트랜지스터일 수 있다.
도 5는 도 4에 도시된 화소회로의 구동을 나타내는 타이밍도이다.
도 5를 참조하면, 화소회로에는 기입기간(Tr)에 제1-1게이트라인(G11)과 제1-2게이트라인(G12)을 통해 제1게이트신호(g1)가 각각 전달될 수 있다. 또한, 기입기간(Tr)에 제2게이트라인(G2)을 통해 제2게이트신호(g2)가 전달되고, 제3게이트라인(G3)을 통해 제3게이트신호(g3)가 전달될 수 있다. 제1게이트신호(g1)가 전달되면 제1트랜지스터(T1)와 제2트랜지스터(T2)가 턴온될 수 있다. 그리고, 제3게이트신호(g3)가 전달되면 제6트랜지스터(T6)가 턴온될 수 있다. 그리고, 제1발광제어라인(EM1)과 제2발광제어라인(EM2)을 통해 전달되는 제1발광제어신호(em1)와 제2발광제어신호(em2)에 의해 제4트랜지스터(T4)와 제5트랜지스터(T5)는 턴온상태를 유지할 수 있다. 또한, 제4트랜지스터(T4), 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 턴온 상태이기 때문에 제1전원라인(VL1)을 통해 전달되는 제1전원(EVDD)이 제1노드(N1)로 전달될 수 있다. 제1전원(EVDD)이 제1노드(N1)로 전달되면 구동트랜지스터(DT)는 턴온상태가 될 수 있다.
기입기간(Tr)에서 제3게이트신호(g3)에 의해 제6트랜지스터(T6)가 턴온되면 제1캐패시터(C1)의 제1전극 및 유기발광다이오드(OLED)의 애노드전극에 초기화전압(Vinit)이 전달될 수 있다. 이 경우, 초기화전압(Vinit)은 유기발광다이오드(OLED)의 문턱전압보다 낮은 전압이므로 초기화전압(Vinit)이 전달되더라도 유기발광다이오드(OLED)는 발광하지 않는다. 여기서, 제1게이트신호(g1), 제2게이트신호(g2) 및 제3게이트신호(g3)는 별도의 신호인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 동일한 신호일 수 있다.
제2게이트신호(g2)가 전달될 때 제1발광제어신호(em1)와 제2발광제어신호(em2)는 전달되지 않게 될 수 있다. 제2게이트신호(g2)가 전달되면 제3트랜지스터(T3)가 턴온될 수 있다. 그리고, 제1발광제어신호(em1)와 제2발광제어신호(em2)가 전달되지 않아 제4트랜지스터(T4)와 제5트랜지스터(T5)는 턴오프될 수 있다. 그리고, 제1캐패시터(C1)는 제1노드(N1)의 전압을 유지하고 있어 구동트랜지스터(DT)는 턴온 상태를 유지할 수 있다. 제3트랜지스터(T3)가 턴온되면, 데이터라인(DL)을 통해 전달되는 데이터전압(Vdata)은 제3트랜지스터(T3), 구동트랜지스터(DT), 제1트랜지스터(T1) 및 제2트랜지스터(T2)를 경유하여 구동트랜지스터(DT)의 게이트전극에 전달될 수 있다.(도 4의 화살표(401) 방향으로 데이터전압(Vdata)이 전달될 수 있다) 이 경우, 데이터전압(Vdata)이 구동트랜지스터(DT)의 제전극과 제2전극을 경유하여 구동트랜지스터(DT)의 게이트전극에 저장되기 때문에 제1캐패시터(C1)에 저장되는 전압은 데이터전압(Vdata)과 구동트랜지스터(DT)의 문턱전압에 대응되는 전압일 수 있다. 따라서, 제1캐패시터(C1)에 저장되는 전압은 문턱전압이 보상된 전압일 수 있다.
그리고, 제1-1게이트신호(g11), 제1-2게이트신호(g12), 제2게이트신호(g2), 제3게이트신호(g3)가 전달되지 않게 되면, 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제6트랜지스터(T6)가 턴오프될 수 있다.
그리고, 발광기간(Te)에 화소회로에는 제1발광제어신호(em1)와 제2발광제어신호(em2)가 전달되어 제4트랜지스터(T4)와 제5트랜지스터(T5)가 턴온될 수 있다. 이 경우, 구동트랜지스터(DT)의 게이트전극에는 제1캐패시터(C1)가 연결되어 있어 구동트랜지스터(DT)의 게이트전극에는 기입기간(Tr)에 제1캐패시터(C1)에 저장된 전압이 유지되게 된다. 따라서, 구동전류가 유기발광다이오드(OLED)로 흐르게 될 수 있다.
발광기간(Te)에 제1트랜지스터(T1)와 제2트랜지스터(T2)는 턴오프 상태를 유지하여야 하기 때문에 스트레스를 받게 될 수 있다. 이러한 스트레스를 줄이기 위해 발광기간(Te)의 제1기간(T11)에는 제1트랜지스터(T1)가 턴온되고 제2트랜지스터(T2)는 턴오프될 수 있다. 이 경우, 제1기간(T11)에는 제1-1게이트라인(G11)을 통해 제1-1게이트신호(g11)가 전달될 수 있다. 그리고, 발광기간(Te)의 제2기간(T12)에는 제1트랜지스터(T1)가 턴오프되고 제2트랜지스터(T2)는 턴온을 유지할 수 있다. 이를 위해 제2기간(T12)에는 제2게이트라인(G2)을 통해 제1-2게이트신호(g12)가 전달될 수 있다.
제1기간(T11)에는 제1트랜지스터(T1)가 턴온상태이기 때문에 제1트랜지스터(T1)는 스트레스를 받지 않게 될 수 있다. 그리고, 제2기간(T12)에는 제2트랜지스터(T2)가 턴온 상태이기 때문에 제2트랜지스터(T2)는 스트레스를 받지 않게 될 수 있다. 따라서, 제1트랜지스터(T1)와 제2트랜지스터(T2)가 받는 스트레스가 줄어들어 제1트랜지스터(T1)와 제2트랜지스터(T2)가 산화물 트랜지스터라고 하더라도 소자의 신뢰성이 저하되지 않으므로 저주파수 구동시에 제1트랜지스터(T1)와 제2트랜지스터(T2)를 산화물 트랜지스터로 사용하여 누설전류를 줄일 수 있다. 여기서, 제3트랜지스터(T3) 내지 제6트랜지스터(T6)와 구동트랜지스터(DT) 역시 산화물 트랜지스터를 적용할 수 있고, 제3트랜지스터 내지 제6트랜지스터(T3 내지 T6)를 각각 두 개의 산화물 트랜지스터가 직렬로 연결되어 있게 하되, 두 개의 산화물 트랜지스터가 발광기간 중 서로 다른 기간에 턴온되게 할 수 있다.
도 6은 도 3에 도시된 유기발광표시장치에 채용된 화소회로의 일 예를 나타내는 회로도이다.
도 6을 참조하면, 화소회로는 기입기간(Tr)에 대응하여 턴온되고, 발광기간(Te) 중 제1기간(T11)에서 턴온되는 제1트랜지스터(T1), 제1트랜지스터(T1)와 직렬로 연결되며, 기입기간(Tr)에 대응하여 턴온되고, 발광기간(Te) 중 제2기간(T12)에 턴온되는 제2트랜지스터(T2), 기입기간(Tr)에 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터(C1)와 발광기간(Te)에 스토리지전압에 대응하는 구동전류를 유기발광다이오드(OLED)로 공급하는 구동트랜지스터(DT)와, 제1캐패시터(C1)와 유기발광다이오드(OLED)의 애노드전극과 연결되고, 기입기간(Tr)에 초기화전압(Vinit)을 제1캐패시터(C1)와 유기발광다이오드(OLED)의 애노드전극에 전달하는 제3트랜지스터(T3), 구동트랜지스터(DT)와 제1전원라인(VL1) 사이에 연결되며, 발광기간(Te)에 제1전원(EVDD)을 구동트랜지스터(DT)에 공급하는 제4트랜지스터(T4), 및, 제1전원라인(VL1)과 애노드전극 간에 연결되는 제2캐패시터(C2)를 포함할 수 있다.
구동트랜지스터(DT)는 게이트전극이 제1노드(N1)에 연결되고 제1전극이 제2노드(N2)에 연결되고 제2전극이 제3노드(N3)에 연결될 수 있다. 구동트랜지스터(DT)의 제1전극은 드레인전극이고 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.
제1트랜지스터(T1)는 게이트전극이 제1-1게이트라인(G11)에 연결되고 제1전극이 데이터라인(DL)에 연결되고 제2전극이 제2트랜지스터(T2)의 제1전극에 연결될 수 있다. 그리고, 제2트랜지스터(T2)는 게이트전극이 제1-2게이트라인(G12)에 연결되고 제1전극이 제1트랜지스터(T1)의 제2전극에 연결되고 제2전극이 제1노드(N1)에 연결될 수 있다. 제3트랜지스터(T3)는 게이트전극이 제2게이트라인(G2)에 연결되고 제1전극이 초기화전압(Vinit)을 전달하는 제2전원라인(VL2)에 연결되고 제2전극이 제3노드(N3)에 연결될 수 있다. 제4트랜지스터(T4)는 게이트전극이 발광제어라인(EM)에 연결되고 제1전극이 제1전원(EVDD)에 연결되어 있는 제1전원라인(VL1)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 그리고, 유기발광다이오드(OLED)는 제3노드(N3)에 연결된 애노드전극 및 제2전원(EVSS)이 전달되는 캐소드전극을 포함한다. 제2전원(EVSS)은 제1전원(EVDD)보다 낮은 전압이다. 제1캐패시터(C1)는 제1노드(N1)와 제3노드(N3) 사이에 연결될 수 있다. 그리고, 제2캐패시터(C2)는 제3노드(N3)와 제1전원라인(VL1) 사이에 연결될 수 있다.
도 7은 도 6에 도시된 화소회로의 구동을 나타내는 타이밍도이다.
도 7을 참조하면, 화소회로는 기입기간(Tr)에서 제1-1게이트라인(G11)과 제1-2게이트라인(G12)을 통해 제1게이트신호(g1)가 각각 전달될 수 있다. 또한, 화소회로는 제2게이트라인(G2)을 통해 제2게이트신호(g2)가 전달될 수 있다. 제1게이트신호(g1)가 전달되면 제1트랜지스터(T1)와 제2트랜지스터(T2)는 턴온되고 제2게이트신호(g2)가 전달되면 제3트랜지스터(T3)가 턴온될 수 있다. 그리고, 발광제어라인(EM)을 통해 발광제어신호(em)가 전달되지 않아 제4트랜지스터(T4)는 턴오프상태일 수 있다. 이 경우, 데이터라인(DL)으로는 기준전압(Vref)이 전달되어 제1노드(N1)에 기준전압(Vref)이 전달될 수 있다. 또한, 제3트랜지스터(T3)를 통해 제3노드(N3)에 초기화전압(Vinit)이 전달될 수 있다. 따라서, 구동트랜지스터(DT)의 게이트전극과 유기발광다이오드의 애노드 전극은 각각 기준전압(Vref)과 초기화전압(Vinit)으로 초기화될 수 있다.
그리고, 기입기간(Tr)에 발광제어신호(em)가 전달되지 않으므로 제4트랜지스터(T4)는 턴오프상태가 되고 제2게이트신호(g2)가 오프가 되어 초기화전압(Vinit)이 제3노드(N3)에 전달되지 않는 상태에서 데이터라인(DL)으로 전달되는 데이터전압(Vdata)이 제1트랜지스터(T1)와 제2트랜지스터(T2)를 통해 제1노드(N1)로 전달될 수 있다.
그리고, 발광기간(Te)에 제1게이트신호(g1)가 전달되지 않아 제1트랜지스터(T1)와 제2트랜지스터(T2)가 턴오프되고 제2게이트신호(g2)가 전달되지 않아 제3트랜지스터(T3)는 턴오프상태를 유지한다. 그리고, 발광제어신호(em)가 전달되어 제4트랜지스터(T4)가 턴온되어 제1노드(N1)에 전달되는 데이터전압(Vdata)에 대응하여 유기발광다이오드(OLED)로 구동전류가 전달될 수 있다. 이 경우, 제2노드(N2)의 전압이 제2캐패시터(C2)에 의해 유지되어 구동전류의 양이 저하되는 것을 방지할 수 있다.
발광기간(Te)의 제1기간(T11)에는 제1트랜지스터(T1)가 턴온되고 제2트랜지스터(T2)는 턴오프될 수 있다. 이를 위해 제1기간(T11)에는 제1-1게이트라인(G11)을 통해 제1-1게이트신호(g11)가 전달될 수 있다. 그리고, 발광기간(Te)의 제2기간(T12)에는 제1트랜지스터(T1)가 턴오프되고 제2트랜지스터(T2)는 턴온을 유지할 수 있다. 이 경우, 제2기간(T12)에는 제1-2게이트라인(G12)을 통해 제1-2게이트신호(g12)가 전달될 수 있다.
도 8은 본 발명의 실시예들에 따른 유기발광표시장치의 구동방법을 나타내는 순서도이다.
도 8을 참조하면, 표시장치의 구동방법은 기입기간에서 게이트신호를 출력하고, 게이트신호에 대응하여 제1트랜지스터와, 제1트랜지스터에 직렬로 연결되어 있는 제2트랜지스터를 턴온하여 데이터신호를 기입할 수 있다(S800). 제1트랜지스터와 제2트랜지스터 중 적어도 하나는 산화물 트랜지스터일 수 있다. 제1트랜지스터에는 데이터라인이 연결될 수 있고 제2트랜지스터에는 제1캐패시터가 연결될 수 있다. 그리고, 제1트랜지스터와 제2트랜지스터를 통해 제1캐패시터로 데이터신호에 대응하는 데이터전압이 전달되어 데이터신호에 대응하는 데이터전압이 저장됨으로써, 구동트랜지스터의 게이트전극에 데이터신호가 기입될 수 있다. 이 경우, 제1캐패시터의 일전극은 구동트랜지스터에 연결된다. 또한, 데이터신호가 기입될 때, 구동트랜지스터의 문턱전압이 보상될 수 있다. 문턱전압의 보상은 데이터신호에 대응하는 데이터전압이 게이트전극에 기입될 때 구동트랜지스터의 문턱전압이 반영되어 저장될 수 있다.
데이터신호에 대응하여 구동트랜지스터를 통해 구동전류가 유기발광다이오드에 인가되는 발광 기간 중 제1기간에서 제1트랜지스터가 턴온되고, 제2기간에서 제2트랜지스터가 턴온된다.(S810) 데이터신호에 대응하여 구동전류가 흐르게 되면 유기발광다이오드는 구동전류에 의해 빛을 발광할 수 있다.
이 경우, 제1기간은 제1프레임의 적어도 일부에 대응할 수 있고, 제2기간은 제1프레임의 이후 프레임인 제2프레임의 적어도 일부에 대응할 수 있다. 또한, 제1기간은 제1프레임 내의 일부기간이고 제2기간은 제1프레임 내의 다른 일부기간일 수 있다. 또한, 제1기간과 제2기간은 동일한 프레임 내에서 교차하여 반복되는 기간일 수 있다. 제1프레임과 제2프레임은 복수의 프레임으로 구성된 영상에 포함될 수 있다.
제1트랜지스터와 제2트랜지스터가 발광기간 내에서 턴온되는 기간을 갖게 되면, 발광기간 중 일부의 기간에서 제1트랜지스터와 제2트랜지스터는 턴온되어 제1트랜지스터와 제2트랜지스터가 턴오프 상태를 유지하는 시간이 발광기간 보다 짧아질 수 있게 된다. 따라서, 제1트랜지스터 및 제2트랜지스터 중 하나의 트랜지스터는 턴온 상태를 유지하는 시간이 있기 때문에 턴온된 시간 동안 스트레스를 받지 않게 될 수 있다. 이로 인해, 제1트랜지스터 또는 제2트랜지스터의 문턱전압의 네가티브 쉬프트의 크기를 줄일 수 있어 소자의 신뢰성을 향상시킬 수 있다. 또한, 하나의 화소는 복수의 트랜지스터를 포함할 수 있고, 각각의 트랜지스터는 산화물트랜지스터일 수 있다.
본 명세서의 실시예에 따른 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 화소회로는 기입기간에 대응하여 턴온되고, 발광기간 중 제1기간에서 턴온되는 제1트랜지스터, 제1트랜지스터와 직렬로 연결되며, 기입기간에 대응하여 턴온되고, 발광기간 중 제2기간에 턴온되는 제2트랜지스터, 기입기간에 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터, 및 발광기간에 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동트랜지스터를 포함한다.
본 발명의 또 다른 특징에 따르면, 제2트랜지스터의 제1전극은 제1캐패시터의 일전극과 연결될 수 있다.
본 발명의 또 다른 특징에 따르면 데이터라인과 연결되고, 기입기간에 데이터신호를 제1캐패시터에 기입하는 제3트랜지스터를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 구동트랜지스터와 제1전원 사이에 연결되며, 발광기간에 제1전원을 구동트랜지스터에 공급하는 제4트랜지스터와, 구동트랜지스터와 유기발광다이오드 사이에 연결되며, 발광기간에 구동전류를 유기발광다이오드로 전달하는 제5트랜지스터와, 제1캐패시터와 유기발광다이오드의 애노드전극과 연결되고 기입기간에 초기화전압을 제1캐패시터와 유기발광다이오드의 애노드전극에 전달하는 제6트랜지스터를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1캐패시터와 유기발광다이오드의 애노드전극과 연결되고, 기입기간에 초기화전압을 제1캐패시터와 유기발광다이오드의 애노드전극에 전달하는 제3트랜지스터와, 구동트랜지스터와 제1전원 사이에 연결되며, 발광기간에 제1전원을 구동트랜지스터에 공급하는 제4트랜지스터와, 제1전원과 애노드전극 간에 연결되는 제2캐패시터를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1트랜지스터 및 제2트랜지스터 중 적어도 하나는 산화물 트랜지스터일 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치는 복수의 화소를 포함하는 표시패널, 복수의 화소에 데이터신호를 공급하는 데이터드라이버, 및 복수의 화소에 게이트신호를 공급하는 게이트드라이버를 포함하고, 복수의 화소 각각은, 제1트랜지스터, 제1트랜지스터와 직렬로 연결되는 제2트랜지스터, 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터, 및 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동트랜지스터를 포함하고, 게이트드라이버는 기입기간에 제1트랜지스터 및 제2트랜지스터에 게이트신호 중 제1게이트신호를 공급하고, 발광기간 중 제1기간에 제1트랜지스터에 제1-1게이트신호를 공급하고 발광기간 중 제2기간에 제2트랜지스터에 제1-2게이트신호를 공급한다.
본 발명의 또 다른 특징에 따르면, 제2트랜지스터의 제1전극은 제1캐패시터의 일전극과 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 화소회로는 데이터라인과 연결되고 기입기간에 턴온되는 제3트랜지스터를 더 포함하고, 게이트드라이버는 게이트신호 중 제3트랜지스터를 제어하는 제2게이트신호를 출력할 수 있다.
본 발명의 또 다른 특징에 따르면, 화소회로는, 구동트랜지스터와 제1전원 사이에 연결되며, 발광기간에 턴온되는 제4트랜지스터와, 구동트랜지스터와 유기발광다이오드 사이에 연결되며, 발광기간에 턴온되는 제5트랜지스터와, 제1캐패시터와 유기발광다이오드의 애노드전극에 초기화신호를 공급하고 기입기간에 턴온되는 제6트랜지스터를 더 포함하고,게이트드라이버는 제4트랜지스터를 제어하는 제1발광제어신호와, 제4트랜지스터를 제어하는 제2발광제어신호와, 제6트랜지스터를 제어하는 제3게이트신호를 출력할 수 있다.
본 발명의 또 다른 특징에 따르면, 화소회로는, 제1캐패시터와 유기발광다이오드의 애노드전극과 연결되고, 기입기간에 초기화전압을 제1캐패시터와 유기발광다이오드의 애노드전극에 전달하는 제3트랜지스터, 구동트랜지스터와 제1전원 사이에 연결되며, 발광기간에 제1전원을 구동트랜지스터에 공급하는 제4트랜지스터, 및 제1전원이 제공되는 제1전원라인과 애노드전극 사이에 연결되는 제2캐패시터를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면 제1기간과 제2기간은 동일한 프레임 내의 발광기간 중 적어도 일부 기간일 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치의 구동방법은, 기입기간에 서로 다른 게이트신호에 의해 제어되고 서로 직렬로 연결된 제1트랜지스터와 제2트랜지스터를 턴온하여 구동트랜지스터의 게이트전극에 데이터신호를 기입하는 단계, 및발광기간 중 제1트랜지스터와 제2트랜지스터를 서로 다른 시간에 교차하여 턴온시키는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 데이터신호를 기입하는 단계에서, 구동트랜지스터의 문턱전압을 보상하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 발광기간에서 구동트랜지스터는 데이터신호에 대응하여 구동전류를 제공하고, 게이트신호는 발광기간 중 제1기간에 제1트랜지스터를 턴온시키는 제1-1게이트신호를 출력하고, 제2기간에 제2트랜지스터를 턴온하는 제1-2게이트신호를 출력하는 단계를 포할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1기간과 제2기간은 동일한 프레임 내의 발광기간 중 적어도 일부 기간일 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
101: 화소
110: 표시패널
120: 데이터드라이버
130: 게이트드라이버
140: 제어부

Claims (16)

  1. 기입기간에 대응하여 턴온되고, 발광기간 중 제1기간에서 턴온되는 제1트랜지스터;
    상기 제1트랜지스터와 직렬로 연결되며, 상기 기입기간에 대응하여 턴온되고, 상기 발광기간 중 제2기간에 턴온되는 제2트랜지스터;
    상기 기입기간에 데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터; 및
    상기 발광기간에 상기 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동트랜지스터를 포함하며,
    상기 제1트랜지스터 및 상기 제2트랜지스터 중 적어도 하나는 산화물 트랜지스터인 화소회로.
  2. 제1항에 있어서,
    상기 제2트랜지스터의 제1전극은 상기 제1캐패시터의 일전극과 연결되는 화소회로.
  3. 제1항에 있어서,
    데이터라인과 연결되고, 상기 기입기간에 상기 데이터신호를 상기 제1캐패시터에 기입하는 제3트랜지스터를 더 포함하는 화소회로.
  4. 제3항에 있어서,
    상기 구동트랜지스터와 제1전원 사이에 연결되며, 상기 발광기간에 상기 제1전원을 상기 구동트랜지스터에 공급하는 제4트랜지스터와,
    상기 구동트랜지스터와 상기 유기발광다이오드 사이에 연결되며, 상기 발광기간에 상기 구동전류를 상기 유기발광다이오드로 전달하는 제5트랜지스터와,
    상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극과 연결되고 상기 기입기간에 초기화전압을 상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극에 전달하는 제6트랜지스터를 더 포함하는 화소회로.
  5. 제1항에 있어서,
    상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극과 연결되고, 상기 기입기간에 초기화전압을 상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극에 전달하는 제3트랜지스터와,
    상기 구동트랜지스터와 제1전원 사이에 연결되며, 상기 발광기간에 상기 제1전원을 상기 구동트랜지스터에 공급하는 제4트랜지스터와,
    상기 제1전원과 상기 애노드전극 간에 연결되는 제2캐패시터를 더 포함하는 화소회로.
  6. 삭제
  7. 복수의 화소를 포함하는 표시패널;
    상기 복수의 화소에 데이터신호를 공급하는 데이터드라이버; 및
    상기 복수의 화소에 게이트신호를 공급하는 게이트드라이버를 포함하고,
    상기 복수의 화소 각각을 구동하는 화소회로는,
    제1트랜지스터;
    상기 제1트랜지스터와 직렬로 연결되는 제2트랜지스터;
    데이터신호에 대응하는 스토리지전압을 저장하는 제1캐패시터; 및
    상기 스토리지전압에 대응하는 구동전류를 유기발광다이오드로 공급하는 구동트랜지스터를 포함하고,
    상기 게이트드라이버는 기입기간에 상기 제1트랜지스터 및 상기 제2트랜지스터에 상기 게이트신호 중 제1게이트신호를 공급하고, 발광기간 중 제1기간에 상기 제1트랜지스터에 제1-1게이트신호를 공급하고 상기 발광기간 중 제2기간에 상기 제2트랜지스터에 제1-2게이트신호를 공급하며,
    상기 제1트랜지스터 및 상기 제2트랜지스터 중 적어도 하나는 산화물 트랜지스터이고,
    상기 기입기간에 대응하여 상기 제1트랜지스터 및 상기 제2트랜지스터는 턴온되며,
    상기 제1기간에 대응하여 상기 제1트랜지스터는 턴온되며,
    상기 제2기간에 대응하여 상기 제2트랜지스터는 턴온되는 유기발광표시장치.
  8. 제7항에 있어서,
    상기 제2트랜지스터의 제1전극은 상기 제1캐패시터의 일전극과 연결되는 유기발광표시장치.
  9. 제8항에 있어서,
    상기 화소회로는 데이터라인과 연결되고 상기 기입기간에 턴온되는 제3트랜지스터를 더 포함하고,
    상기 게이트드라이버는 상기 게이트신호 중 상기 제3트랜지스터를 제어하는 제2게이트신호를 출력하는 유기발광표시장치.
  10. 제9항에 있어서,
    상기 화소회로는,
    상기 구동트랜지스터와 제1전원 사이에 연결되며, 상기 발광기간에 턴온되는 제4트랜지스터와,
    상기 구동트랜지스터와 상기 유기발광다이오드 사이에 연결되며, 상기 발광기간에 턴온되는 제5트랜지스터와,
    상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극에 초기화신호를 공급하고 상기 기입기간에 턴온되는 제6트랜지스터를 더 포함하고,
    상기 게이트드라이버는 상기 제4트랜지스터를 제어하는 제1발광제어신호와, 상기 제4트랜지스터를 제어하는 제2발광제어신호와, 상기 제6트랜지스터를 제어하는 제3게이트신호를 출력하는 유기발광표시장치.
  11. 제7항에 있어서,
    상기 화소회로는,
    상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극과 연결되고, 상기 기입기간에 초기화전압을 상기 제1캐패시터와 상기 유기발광다이오드의 애노드전극에 전달하는 제3트랜지스터;
    상기 구동트랜지스터와 제1전원 사이에 연결되며, 상기 발광기간에 상기 제1전원을 상기 구동트랜지스터에 공급하는 제4트랜지스터; 및
    상기 제1전원이 제공되는 제1전원라인과 상기 애노드전극 사이에 연결되는 제2캐패시터를 더 포함하는 유기발광표시장치.
  12. 제7항에 있어서,
    상기 제1기간과 상기 제2기간은 동일한 프레임 내의 발광기간 중 적어도 일부 기간인 유기발광표시장치.
  13. 기입기간에 서로 다른 게이트신호에 의해 제어되고 서로 직렬로 연결된 제1트랜지스터와 제2트랜지스터를 턴온하여 구동트랜지스터의 게이트전극에 데이터신호를 기입하는 단계; 및
    발광기간 중 상기 제1트랜지스터와 상기 제2트랜지스터를 서로 다른 시간에 교차하여 턴온시키는 단계를 포함하며,
    상기 제1트랜지스터 및 상기 제2트랜지스터 중 적어도 하나는 산화물 트랜지스터인 유기발광표시장치의 구동방법.
  14. 제13항에 있어서,
    상기 데이터신호를 기입하는 단계에서, 구동트랜지스터의 문턱전압이 보상되는 유기발광표시장치의 구동방법.
  15. 제13항에 있어서,
    상기 발광기간에서 상기 구동트랜지스터는 상기 데이터신호에 대응하여 구동전류를 제공하고, 상기 게이트신호는 상기 발광기간 중 제1기간에 상기 제1트랜지스터를 턴온시키는 제1-1게이트신호를 출력하고, 제2기간에 상기 제2트랜지스터를 턴온하는 제1-2게이트신호를 출력하는 단계를 포함하는 유기발광표시장치의 구동방법.
  16. 제15항에 있어서,
    상기 제1기간과 상기 제2기간은 동일한 프레임 내의 발광기간 중 적어도 일부 기간인 유기발광표시장치의 구동방법.
KR1020170169691A 2017-12-11 2017-12-11 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법 KR102536629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170169691A KR102536629B1 (ko) 2017-12-11 2017-12-11 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170169691A KR102536629B1 (ko) 2017-12-11 2017-12-11 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20190069208A KR20190069208A (ko) 2019-06-19
KR102536629B1 true KR102536629B1 (ko) 2023-05-25

Family

ID=67104577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170169691A KR102536629B1 (ko) 2017-12-11 2017-12-11 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법

Country Status (1)

Country Link
KR (1) KR102536629B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220008984A (ko) 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시 장치
KR20230064708A (ko) 2021-11-03 2023-05-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317961A (ja) 1999-04-27 2003-11-07 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056247B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
KR102559083B1 (ko) * 2015-05-28 2023-07-25 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317961A (ja) 1999-04-27 2003-11-07 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置

Also Published As

Publication number Publication date
KR20190069208A (ko) 2019-06-19

Similar Documents

Publication Publication Date Title
WO2023005621A1 (zh) 像素电路及其驱动方法、显示面板
US9564083B2 (en) Organic light emitting display device having a wiring connecting a first pixel with a second pixel
CN104064139B (zh) 一种有机发光二极管像素补偿电路、显示面板和显示装置
TWI596592B (zh) 像素補償電路
TW201503084A (zh) 有機發光顯示裝置之像素
KR100805596B1 (ko) 유기전계발광 표시장치
WO2021083308A1 (zh) 像素驱动电路及其驱动方法、显示装置
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
WO2018219066A1 (zh) 像素电路、驱动方法、显示面板及显示装置
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
CN112992049A (zh) 具有像素驱动电路的电致发光显示装置
CN112599055A (zh) 显示装置及其驱动方法
CN110349534B (zh) 像素电路及其驱动方法
KR102536629B1 (ko) 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법
KR20170122432A (ko) Oled 표시 장치 및 그의 구동 방법
GB2620507A (en) Pixel circuit and driving method therefor and display panel
KR20210115105A (ko) 화소 및 이를 포함하는 표시 장치
KR20200036415A (ko) 표시 장치
KR102462529B1 (ko) 유기발광표시장치
CN104978923A (zh) 有机发光显示器扫描驱动方法
US20230154405A1 (en) Display device, driving circuit and display driving method
KR102045346B1 (ko) 표시패널 및 이를 포함하는 유기전계 발광표시장치
CN113870794B (zh) 像素电路及其驱动方法
KR102338038B1 (ko) 유기발광 표시장치 및 그 구동방법
TWI470605B (zh) 顯示器與驅動畫素方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant