CN112599055A - 显示装置及其驱动方法 - Google Patents

Abstract

公开一种显示装置及其驱动方法。所述显示装置包括：显示面板，其具有共用单条基准电压线的多个子像素，每个子像素包括开关晶体管、驱动晶体管、感测晶体管、存储电容器和发光元件；数据驱动器，其配置成向多个子像素提供数据电压；栅极驱动器，其配置成向多个子像素提供栅极信号；时序控制器，其配置成控制数据驱动器和栅极驱动器；和检测器，其配置成感测驱动晶体管的阈值电压和迁移率，以检测在驱动晶体管的栅极电极与输出端之间是否存在短路。

Description

显示装置及其驱动方法

相关申请的交叉引用

本申请要求于2019年10月2日在韩国知识产权局提交的韩国专利申请No.10-2019-0121935的优先权，通过引用将该专利申请的全部公开内容结并入本文，如同在本文完全阐述一样。

技术领域

本发明涉及一种显示装置及其驱动方法，更具体地，涉及一种能够检测在驱动晶体管的栅极电极与输出端之间是否存在短路的显示装置及其驱动方法。

背景技术

电脑的显示器、TV、移动电话等使用的显示装置包括自身发光的有机发光显示器(OLED)和需要单独光源的液晶显示器(LCD)。

在这些显示装置之中，有机发光显示装置包括：包括多个子像素的显示面板、和用于驱动显示面板的驱动器。驱动器包括向显示面板提供栅极信号的栅极驱动器和提供数据电压的栅极驱动器。当诸如栅极信号和数据电压之类的信号提供至有机发光显示装置的子像素时，被选择的子像素发光，从而显示图像。在显示面板的子像素中设置有各种晶体管。在制造工序过程中或在制造工序之后，设置在子像素中的晶体管的电极之间可能产生短路。

发明内容

鉴于上述问题，本发明的一个目的是提供一种能够检测在子像素中的驱动晶体管的栅极电极与输出端之间是否存在短路的显示装置、以及驱动该显示装置的方法。

本发明的另一个目的是提供一种能够检测子在像素中的存储电容器的两个电极之间是否存在短路的显示装置、以及驱动该显示装置的方法。

本发明的再一个目的是提供一种能够解决在多个子像素共用基准电压线的结构中可能发生的感测误差的显示装置。

本发明的又一个目的是提供一种显示装置，能够在子像素的开关晶体管和感测晶体管共用栅极线的结构中以与开关晶体管和感测晶体管连接至分离的线相同的方式进行感测。

本发明的目的不限于上述目的，所属领域技术人员通过下面的描述将清楚理解到上面未提到的其他目的。

根据本发明的一个方面，提供了一种显示装置，包括：显示面板，所述显示面板具有共用单条基准电压线的多个子像素，每个子像素包括开关晶体管、驱动晶体管、感测晶体管、存储电容器和发光元件；数据驱动器，所述数据驱动器配置成向所述多个子像素提供数据电压；栅极驱动器，所述栅极驱动器配置成向所述多个子像素提供栅极信号；时序控制器，所述时序控制器配置成控制所述数据驱动器和所述栅极驱动器；和检测器，所述检测器配置成感测所述驱动晶体管的阈值电压和迁移率，以检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

根据本发明的另一个方面，提供了一种驱动显示装置的方法，所述方法包括如下步骤：感测共用单条基准电压线的多个子像素的每一个的驱动晶体管的阈值电压；基于所述驱动晶体管的阈值电压的感测结果来补偿所述驱动晶体管的阈值电压；感测所述驱动晶体管的迁移率；和基于所述驱动晶体管的阈值电压和迁移率的感测结果来确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

详细描述和附图中包括示例性实施方式的其他细节。

根据本发明的示例性实施方式，可检测在子像素的驱动晶体管的栅极电极与输出端之间是否存在短路。

根据本发明的另一示例性实施方式，可检测在子像素的存储电容器的两个电极之间是否存在短路。

根据本发明的示例性实施方式，可解决在单个像素的子像素连接至单条基准电压线的结构中可能发生的感测误差。

根据本发明的示例性实施方式，在子像素的开关晶体管和感测晶体管从单条栅极线接收相同信号的结构中，可实现与向感测晶体管施加感测信号而不向开关晶体管施加扫描信号时获得的效果相同的效果。

本发明的效果不限于上面举例说明的内容，本申请中包括更多的各种效果。

附图说明

被包括用来对本发明提供进一步理解且被并入并构成本申请的一部分的附图图解了本发明的实施方式，并且与说明书一起用来解释本发明的原理。在附图中：

图1是示出根据本发明示例性实施方式的显示装置的示图。

图2是根据本发明示例性实施方式的显示装置的子像素的电路图。

图3是根据本发明示例性实施方式的显示装置中的包括四个子像素的单个像素的电路图；

图4是图解根据本发明示例性实施方式的显示装置和驱动该显示装置的方法的波形图。

图5A和图5B是图解在根据本发明示例性实施方式的显示装置和驱动该显示装置的方法中，检测正常子像素和不良子像素的过程的电路图。

图6是图解根据本发明示例性实施方式的显示装置和驱动该显示装置的方法的波形图。

图7A和图7B是图解在根据本发明示例性实施方式的显示装置和驱动该显示装置的方法中，检测正常子像素和不良子像素的过程的电路图。

图8是图解在根据本发明示例性实施方式的显示装置和驱动该显示装置的方法中，检测正常子像素和不良子像素的时间点的示图。

具体实施方式

本发明的优点和特点及实现这些优点和特点的方法通过参照下面与附图一起详细描述的示例性实施方式将更加清楚。然而，本发明不限于在此公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，以便所属领域技术人员能够充分理解本发明的公开内容及本发明的范围。因此，本发明将仅由所附权利要求书的范围限定。

为了描述本发明的示例性实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明并不限于此。在整个申请中相似的参考标记通常表示相似的元件。此外，在本发明下面的描述中，可省略对已知相关技术的详细解释，以避免不必要地使本发明的主题模糊不清。在此使用的诸如“包括”、“具有”和“包含”之类的术语一般旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。

即使没有明确说明，组分仍被解释为包含通常的误差范围。

当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两部分之间的位置关系时，可在这两个部分之间设置一个或多个部分，除非这些术语与术语“紧接”或“直接”一起使用。

当一元件或层设置在另一元件或层“上”时，此元件或层可直接设置在该另一元件或层上或者在它们之间可插置其他元件。

尽管使用术语“第一”、“第二”等描述各种部件，但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。因此，在本发明的技术构思内，下面提到的第一部件可以是第二部件。

在整个申请中相似的参考标记通常表示相似的元件。

为了便于描述而显示出图中所示的每个部件的尺寸和厚度，本发明不限于图中示出的部件的尺寸和厚度。

本发明各实施方式的特征可彼此部分或整体地组合或结合并且可在技术上以各种方式互锁和操作，并且这些实施方式可彼此独立实施，或者彼此关联地实施。

其中，显示装置中使用的晶体管可实现为n沟道晶体管(NMOS)和p沟道晶体管(PMOS)中的一种或多种。晶体管可实现为具有氧化物半导体作为有源层的氧化物半导体晶体管或具有低温多晶硅(LTPS)作为有源层的LTPS晶体管。晶体管的每一个可至少包括栅极电极、源极电极和漏极电极。晶体管可实现为显示面板上的开关晶体管(TFT)。在晶体管中，载流子从源极电极流到漏极电极。对于电子是载流子的n沟道晶体管(NMOS)来说，源极电极的电压低于漏极电极的电压，从而使电子从源极电极流到漏极电极。在n沟道晶体管NMOS中，电流从漏极电极流到源极电极，源极电极可以是输出端。对于空穴是载流子的p沟道晶体管(PMOS)来说，源极电极的电压高于漏极电极的电压，从而使空穴从源极电极流到漏极电极。在p沟道晶体管PMOS中，由于空穴从源极电极流到漏极电极，所以电流从源极电极流到漏极电极，漏极电极可以是输出端。如此，要注意的是，晶体管的源极和漏极不是固定的，而是可根据施加的电压进行切换。在此，假设晶体管是n沟道晶体管(NMOS)，但本发明不限于此。可采用p沟道晶体管并且电路配置可相应改变。

对于用作开关元件的晶体管来说，栅极信号在栅极导通电压与栅极截止电压之间摆动。栅极导通电压设为高于晶体管的阈值电压Vth的电压，而栅极截止电压设为低于晶体管的阈值电压Vth的电压。晶体管响应于栅极导通电压而导通并且响应于栅极截止电压而截止。对于NMOS晶体管来说，栅极导通电压可以是栅极高电压(VGH)，栅极截止电压可以是栅极低电压(VGL)。对于PMOS晶体管来说，栅极导通电压可以是栅极低电压(VGL)，栅极截止电压可以是栅极高电压(VGH)。

下文中，将参照附图详细描述本发明的示例性实施方式。

图1是示出根据本发明示例性实施方式的显示装置的示图。参照图1，显示装置100包括显示面板110、栅极驱动器120、数据驱动器130和时序控制器140。

显示面板110是显示图像的面板。显示面板110可包括设置在基板上的各种电路、线和发光元件。显示面板110可包括多个像素，每个像素由彼此交叉的多条数据线DL和多条栅极线GL限定并且连接至数据线DL和栅极线GL。显示面板110可包括由多个像素PX限定的显示区域和其中形成有各种信号线、焊盘等的非显示区域。显示面板110可实现为诸如液晶显示装置、有机发光显示装置和电泳显示装置之类的各种显示装置中使用的显示面板。在以下描述中，显示面板110被描述为有机发光显示装置中使用的显示面板。然而，应当理解本发明不限于此。

时序控制器140经由连接至主机系统的诸如LVDS(低压差分信令)和TMDS(最小化传输差分信令)接口之类的接收电路接收诸如垂直同步信号、水平同步信号、数据使能信号和点时钟之类的时序信号。时序控制器140基于接收的时序信号产生用于控制数据驱动器130和栅极驱动器120的时序控制信号。

数据驱动器130向多个子像素SP提供数据电压Vdata。数据驱动器130可包括多个源极驱动集成电路(IC)。多个源极驱动IC可从时序控制器140接收数字视频数据RGB和源极时序控制信号DDC。源极驱动IC可响应于源极时序控制信号DDC将数字视频数据RGB转换为伽马电压，从而产生数据电压Vdata，并且可经由显示面板110的数据线DL施加数据电压Vdata。源极驱动IC可通过玻上芯片(COG)工艺或带式自动焊接(TAB)工艺连接至显示面板110的数据线DL。此外，源极驱动IC可形成在显示面板110上或者可形成在单独的PCB上并连接至显示面板110。

栅极驱动器120向子像素SP提供栅极信号。栅极驱动器120可包括电平移位器和移位寄存器。电平移位器可转换从时序控制器140以晶体管-晶体管-逻辑(TTL)电平输入的时钟信号CLK的电平，然后可将其提供至移位寄存器。移位寄存器可通过使用GIP技术形成在显示面板110的非显示区域中，但不限于此。移位寄存器可包括多个级，多个级响应于时钟信号CLK和驱动信号将栅极信号移位并且输出。移位寄存器中包括的多个级可通过多个输出端依次地输出栅极信号。

显示面板110可包括多个子像素SP。多个子像素SP可发射不同的颜色。例如，多个子像素SP可包括第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4。第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可分别是红色子像素、绿色子像素、蓝色子像素和白色红色子像素，但不限于此。这些子像素SP可形成像素PX。具体地，一个第一子像素SP1、一个第二子像素SP2、一个第三子像素SP3和一个第四子像素SP4可形成单个像素PX，显示面板110可包括多个这种像素PX。

下文中，将参照图2详细描述用于驱动单个子像素SP的驱动器电路。

图2是根据本发明示例性实施方式的显示装置的子像素的电路图。图2示出了显示装置100的多个子像素SP之一的电路图。

参照图2，子像素SP可包括开关晶体管SWT、感测晶体管SET、驱动晶体管DT、存储电容器SC和发光元件150。

发光元件150可包括阳极、有机层和阴极。有机层可进一步包括各种有机层，比如空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层。发光元件150的阳极可连接至驱动晶体管DT的输出端，并且可向阴极施加低电平电压VSS。尽管在图2所示的示例中采用有机发光元件150作为发光元件150，但本发明不限于此。无机发光二极管，即LED也可用作发光元件150。

参照图2，开关晶体管SWT是用于将数据电压Vdata传送至第一节点N1的晶体管，第一节点N1对应于驱动晶体管DT的栅极电极。开关晶体管SWT可包括连接至数据线DL的漏极电极、连接至栅极线GL的栅极电极、和连接至驱动晶体管DT的栅极电极的源极电极。开关晶体管SWT可通过从栅极线施加的扫描信号SCAN导通，以将从数据线DL提供的数据电压Vdata传送至驱动晶体管DT的栅极电极。

参照图2，驱动晶体管DT是用于通过向发光元件150提供驱动电流来驱动发光元件150的晶体管。驱动晶体管DT可包括与第一节点N1相关的栅极电极、与第二节点N2相关并作为输出端工作的源极电极、和与第三节点N3相关并作为输入端工作的漏极电极。驱动晶体管DT的栅极电极可连接至开关晶体管SWT，漏极电极可通过高电平电压线VDDL接收高电平电压VDD，并且源极电极可连接至发光元件150的阳极。

参照图2，存储电容器SC是用于将与数据电压Vdata相等的电压保持一帧的电容器。存储电容器SC的一个电极可连接至第一节点N1，存储电容器SC的另一个电极可连接至第二节点N2。

顺便说一下，随着显示装置100中的每个子像素SP的驱动时间增加，诸如驱动晶体管DT之类的电路元件可劣化。结果，诸如驱动晶体管DT之类的电路元件的特征值可发生变化。电路元件的特征值可包括驱动晶体管DT的阈值电压Vth、驱动晶体管DT的迁移率α等。电路元件的特征值的这种变化可导致各个子像素SP的亮度的变化。因此，电路元件的特征值的变化可被看作是子像素SP的亮度的变化。

此外，每个子像素SP的电路元件的特征值的变化程度可根据电路元件的劣化程度而不同。电路元件之间特征值的变化程度的这种不同可导致子像素SP之间亮度的偏差。因此，电路元件的特征值的偏差可被看作是子像素SP的亮度的偏差。电路元件的特征值的变化(即，子像素SP的亮度的变化)以及电路元件之间特征值的偏差(即，子像素SP之间亮度的偏差)可降低由子像素SP呈现的亮度的精确度或者可在图像上产生缺陷。

鉴于上述问题，根据本发明示例性实施方式的显示装置100的子像素SP可提供感测子像素SP的特征值的特征、以及基于感测的结果来补偿子像素SP的特征值的特征。

为此，如图2中所示，除了开关晶体管SWT、驱动晶体管DT、存储电容器SC和发光元件150以外，子像素SP可进一步包括感测晶体管SET，感测晶体管SET用于有效控制驱动晶体管DT的源极电极的电压状态。

参照图2，感测晶体管SET连接在驱动晶体管DT的源极电极与用于提供基准电压Vref的基准电压线RVL之间，其栅极电极连接至栅极线GL。因此，感测晶体管SET可通过经由栅极线GL施加的感测信号SENSE导通，以将经由基准电压线RVL提供的基准电压Vref施加至驱动晶体管DT的源极电极。此外，感测晶体管SET可用作驱动晶体管DT的源极电极的电压感测路径之一。

参照图2，子像素SP的开关晶体管SWT和感测晶体管SET可共用单条栅极线GL。就是说，开关晶体管SWT和感测晶体管SET可接收从相同栅极线GL施加的相同栅极信号。尽管为了图示方便，施加至开关晶体管SWT的栅极电极的栅极信号被称为扫描信号SCAN，而施加至感测晶体管SET的栅极电极的栅极信号被称为感测信号SENSE，但应当理解，施加至一个子像素SP的扫描信号SCAN和感测信号SENSE是从相同栅极线GL传送的相同信号。

参照图2，显示装置100可包括：模数转换器ADC，模数转换器ADC通过电压感测来产生感测数据以确定驱动晶体管DT的特征值，并且输出感测数据；补偿器160，补偿器160通过使用从模数转换器ADC输出的感测数据来确定驱动晶体管DT的特征值并且执行补偿处理，以补偿驱动晶体管DT的特征值；数模转换器DAC，数模转换器DAC将数据电压Vdata转换为数字值而输出；和检测器170，检测器170感测驱动晶体管DT的阈值电压Vth和迁移率α并且检测在驱动晶体管DT的栅极电极与输出端(即，源极电极)之间是否存在短路。此外，尽管图2中未示出，但子像素可进一步包括存储器，存储器用于存储感测数据和基于补偿处理结果而计算的补偿值。模数转换器ADC和数模转换器DAC可包括在数据驱动器130中，但本发明不限于此。此外，补偿器160和检测器170可包括在时序控制器140中，但本发明不限于此。

参照图2，数据驱动器130可包括：初始化开关SPRE，初始化开关SPRE控制是否向基准电压线RVL施加基准电压Vref；和采样开关SAM，采样开关SAM控制在基准电压线RVL与模数转换器ADC之间是否连接。然而，应当理解，本发明不限于此。初始化开关SPRE和采样开关SAM可位于数据驱动器130的外部。

初始化开关SPRE是这样一种开关，其控制在子像素SP中的驱动晶体管DT的源极电极处的电压施加，使得驱动晶体管DT的源极电极反映出电路元件的期望特征值，即，驱动晶体管DT的特征值。当初始化开关SPRE导通时，初始化开关SPRE可连接至基准电压线RVL，以将基准电压Vref施加至感测晶体管SET。因此，基准电压Vref可通过导通的感测晶体管SET施加至驱动晶体管DT的源极电极。

当采样开关SAM导通时，其将基准电压线RVL与模数转换器ADC连接。为了将来自感测晶体管SET的电压传送至补偿器160，可控制采样开关SAM的导通-截止时序，使得当驱动晶体管DT的源极电极反映出电路元件的期望特征值时，采样开关SAM导通。当采样开关SAM导通时，模数转换器ADC可感测所连接的基准电压线RVL的电压。

当模数转换器ADC感测基准电压线RVL的电压时，如果感测晶体管SET导通并且驱动晶体管DT的电阻成分可忽略不计，则由模数转换器ADC感测的电压可等于驱动晶体管DT的源极电极的电压。例如，由模数转换器ADC感测的电压可以是用于感测驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α的电压，但不限于此。

补偿器160可经由补偿驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α的处理来改变图像数据，以将改变的数据提供至数据驱动器130。因此，数据驱动器130通过数模转换器DAC将改变的数据转换为数据电压Vdata并且将其提供至各个子像素SP，由此执行补偿处理。

检测器170能够基于驱动晶体管DT的阈值电压Vth和迁移率的感测结果，检测在驱动晶体管DT的栅极电极与输出端(即，源极电极)之间是否存在短路。换句话说，检测器170能够检测在存储电容器SC的两个电极之间是否存在短路。之后将参照图4至图7B更详细地描述检测器170。

参照图2，在数据驱动器130与数据线DL之间可设置开关SW。具体地，在数据驱动器130与将来自数据驱动器130的数据电压Vdata传送至子像素SP的数据线DL之间可设置多个开关SW，以切换数据驱动器130与数据线DL之间的电连接。当开关SW导通时，数据驱动器130连接至数据线DL，而当开关SW关断时，数据驱动器130不连接至数据线DL。因此，当开关SW关断时，没有电压施加至开关晶体管SWT的漏极电极，使得可实现与驱动晶体管DT的栅极电极浮置时获得的效果相同的效果。

下文中，将参照图3描述多个子像素SP与基准电压线RVL之间的布置关系。

图3是根据本发明示例性实施方式的显示装置的包括四个子像素SP的单个像素PX的电路图。

参照图3，单个像素PX包括四个子像素SP。例如，如图3中所示，像素PX可包括第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4。第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可分别是红色子像素、绿色子像素、蓝色子像素和白色红色子像素，但不限于此。

参照图3，第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可共用一条基准电压线RVL。就是说，第一子像素SP1的感测晶体管SET、第二子像素SP2的感测晶体管SET、第三子像素SP3的感测晶体管SET和第四子像素SP4的感测晶体管SET全部可连接至单条基准电压线RVL。在根据本发明示例性实施方式的显示装置100中，基准电压线RVL的数量减少，从而简化显示装置100的设计并且增加开口率。

尽管在图3所示的示例中第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4全部共用单条基准电压线RVL，但本发明不限于此。根据显示面板110的设计，两个子像素SP可共用一条基准电压线RVL，三个子像素SP可共用一条基准电压线RVL，五个或更多个子像素SP可共用一条基准电压线RVL。

在根据本发明示例性实施方式的显示装置100中，第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4共用单条基准电压线RVL。就是说，第一子像素SP1的感测晶体管SET、第二子像素SP2的感测晶体管SET、第三子像素SP3的感测晶体管SET和第四子像素SP4的感测晶体管SET全部可连接至单条基准电压线RVL。因此，当子像素SP之一是在驱动晶体管DT的栅极电极与源极电极之间形成有短路的不良子像素时，在感测共用基准电压线RVL的其他子像素SP中可发生误差。因此，必须精确检测出在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素。

下文中，在根据本发明示例性实施方式的显示装置100和驱动该显示装置100的方法中，将参照图4至图7B更详细地描述用于检测在驱动晶体管DT的栅极电极与源极电极之间形成有短路的不良子像素的检测器170。

图4是图解根据本发明示例性实施方式的显示装置和驱动该显示装置的方法的波形图。图5A和图5B是图解在根据本发明示例性实施方式的显示装置和驱动该显示装置的方法中，检测正常子像素和不良子像素的过程的电路图。图4是图解感测单个子像素SP的驱动晶体管DT的阈值电压Vth的过程的波形图。在图5A和图5B所示的示例中，第二子像素SP2是在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素，而第一子像素SP1、第三子像素SP3和第四子像素SP4是在驱动晶体管DT的栅极电极与源极电极之间不具有短路的正常子像素。图5A是图解感测不良第二子像素SP2的驱动晶体管DT的阈值电压Vth的过程的电路图。图5B是图解感测正常第一子像素SP1的驱动晶体管DT的阈值电压Vth的过程的电路图。图5A和图5B是第三时间段T3期间的电路图。

先参照图4，将描述感测驱动晶体管的阈值电压Vth的过程。图4中所示的感测阈值电压Vth的方式也被称为源极跟随器(source follower)技术。

在第一时间段T1期间，初始化开关SPRE导通并且采样开关SAM关断，使得栅极驱动器120通过栅极线GL将作为导通信号的栅极高电压施加至感测晶体管SET和开关晶体管SWT。结果，开关晶体管SWT和感测晶体管SET二者通过扫描信号SCAN和感测信号SENSE导通。因此，由于初始化开关SPRE导通，所以基准电压Vref可提供至基准电压线RVL并且通过导通的感测晶体管SET施加至驱动晶体管DT的源极电极。此外，来自数据驱动器130的数据电压Vdata可通过数据线DL施加至开关晶体管SWT，并且数据电压Vdata可通过导通的开关晶体管SWT施加至驱动晶体管DT的栅极电极。

随后，在第二时间段T2期间，初始化开关SPRE关断，使得驱动晶体管DT的源极电极浮置。就是说，通过初始化开关SPRE切断基准电压Vref向感测晶体管SET的施加。因此，驱动晶体管DT的源极电极的电压升高。驱动晶体管DT的源极电极的电压增加一定时间段，并且增加率逐渐减小，直至电压饱和。驱动晶体管DT的源极电极的饱和电压可等于数据电压Vdata与阈值电压Vth之间的差。

当驱动晶体管DT的源极电极的电压饱和时，采样开关SAM在第三时间段T3期间导通。由于采样开关SAM导通，所以感测晶体管SET通过基准电压线RVL连接至模数转换器ADC。因此，驱动晶体管DT的源极电极的饱和电压通过采样开关SAM和模数转换器ADC提供至补偿器160和检测器170。因此，补偿器160感测驱动晶体管DT的源极电极的饱和电压。由补偿器160感测的电压可等于通过从数据电压Vdata减去阈值电压Vth而获得的电压(Vdata-Vth)。

参照图5A，为了感测第二子像素SP2的阈值电压Vth，数据电压Vdata通过数据线DL施加至第二子像素SP2，而数据电压Vdata可不施加至第一子像素SP1、第三子像素SP3和第四子像素SP4，而是可向第一子像素SP1、第三子像素SP3和第四子像素SP4施加0V。结果，第一子像素SP1、第三子像素SP3和第四子像素SP4的驱动晶体管DT全部截止，没有信号从第一子像素SP1、第三子像素SP3和第四子像素SP4传送至基准电压线RVL。相比之下，由于在第二子像素SP2中，在驱动晶体管DT的栅极电极与源极电极之间形成短路，就是说，存储电容器SC的两个电极彼此连接，因此在第三时间段T3期间数据电压Vdata照原样传送至基准电压线RVL。因此，可感测出第二子像素SP2是不良子像素或正常子像素。

接着，参照图5B，为了感测第一子像素SP1的阈值电压Vth，数据电压Vdata通过数据线DL施加至第一子像素SP1，而数据电压Vdata可不施加至第二子像素SP2、第三子像素SP3和第四子像素SP4，而是可向第二子像素SP2、第三子像素SP3和第四子像素SP4施加0V。结果，第三子像素SP3和第四子像素SP4的驱动晶体管DT全部截止，没有信号从第三子像素SP3和第四子像素SP4传送至基准电压线RVL。顺便说一下，由于不向第二子像素SP2的驱动晶体管DT施加数据电压Vdata而是施加0V，因此驱动晶体管DT应截止。然而，由于在第二子像素SP2的驱动晶体管DT的栅极电极与源极电极之间形成短路，就是说，在存储电容器SC的两个电极之间形成短路，因此在第三时间段T3期间接近0V的电压，即下溢电压(underflowvoltage)可照原样传送至基准电压线RVL。结果，由于第二子像素SP2，作为正常子像素的第一子像素SP1可被感测为不良子像素。类似地，当感测作为正常子像素的第三子像素SP3和第四子像素SP4的每一个的阈值电压Vth时，由于作为不良子像素的第二子像素SP2，第三子像素SP3和第四子像素SP4可被感测为不良子像素。

简言之，在感测驱动晶体管DT的阈值电压Vth的过程中，在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素可被感测为正常子像素，而在驱动晶体管DT的栅极电极与源极电极之间不具有短路的正常子像素可被感测为不良子像素。

检测器170可基于上面参照图4描述的源极跟随器技术感测驱动晶体管DT的阈值电压Vth并且可将感测结果存储在其中或存储在存储器中。

补偿器160基于提供的感测信号SENSE来识别子像素SP中的驱动晶体管DT的阈值电压Vth或阈值电压Vth的变化，并且可执行补偿阈值电压Vth的处理。因此，补偿后的数据电压Vdata可通过数模转换器DAC输出至数据线DL。

图6是图解根据本发明示例性实施方式的显示装置和驱动该显示装置的方法的波形图。图7A和图7B是图解在根据本发明示例性实施方式的显示装置和驱动该显示装置的方法中，检测正常子像素和不良子像素的过程的电路图。图6是图解感测子像素SP的驱动晶体管DT的迁移率α的过程的波形图。在图7A和图7B所示的示例中，第二子像素SP2是在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素，而第一子像素SP1、第三子像素SP3和第四子像素SP4是在驱动晶体管DT的栅极电极与源极电极之间不具有短路的正常子像素。图7A是图解感测作为不良子像素的第二子像素SP2的驱动晶体管DT的迁移率α的过程的电路图。图7B是图解感测作为正常子像素的第一子像素SP1的驱动晶体管DT的迁移率α的过程的电路图。图7A和图7B是第四时间段T4期间的电路图。

先参照图6，将描述感测驱动晶体管的迁移率α的过程。

在第一时间段T1期间，初始化开关SPRE导通并且采样开关SAM关断，使得栅极驱动器120通过栅极线GL将作为导通信号的栅极高电压施加至感测晶体管SET和开关晶体管SWT。结果，开关晶体管SWT和感测晶体管SET二者通过扫描信号SCAN和感测信号SENSE导通。因此，由于初始化开关SPRE导通，所以基准电压Vref可提供至基准电压线RVL并且通过导通的感测晶体管SET施加至驱动晶体管DT的源极电极。此外，来自数据驱动器130的数据电压Vdata可通过数据线DL施加至开关晶体管SWT，并且数据电压Vdata可通过导通的开关晶体管SWT施加至驱动晶体管DT的栅极电极。

随后，在第二时间段T2期间，开关SW关断。结果，数据驱动器130与数据线DL之间的电连接被去除。由于开关SW关断，所以开关晶体管SWT的漏极电极浮置，因而实现与开关晶体管SWT截止时获得的效果相同的效果。具体地，即使由于被提供以导通感测晶体管SET的栅极信号，扫描信号SCAN作为栅极高电压也提供至共用相同栅极线GL的开关晶体管SWT的栅极电极，但通过关断开关SW，可实现与驱动晶体管DT的栅极电极浮置时获得的效果相同的效果。因此，如图6中所示，尽管施加至开关晶体管SWT的扫描信号SCAN在第二时间段T2、第三时间段T3和第四时间段T4期间中实际是栅极高电压，但通过关断开关SW，施加至开关晶体管SWT的扫描信号SCAN被转变为图6中所示的信号SCAN’，因而在第二时间段T2、第三时间段T3和第四时间段T4期间可认为是栅极低电压。

随后，在第三时间段T3期间，初始化开关SPRE关断，使得驱动晶体管DT的源极电极浮置。就是说，通过初始化开关SPRE切断基准电压Vref向感测晶体管SET的施加。因此，驱动晶体管DT的源极电极的电压升高。驱动晶体管DT的源极电极的电压的增加率是指驱动晶体管DT的电流能力，即迁移率α。因此，驱动晶体管DT的迁移率α越大，驱动晶体管DT的源极电极的电压增加越急剧。驱动晶体管DT的源极电极的电压的增加率可定义为随时间的电压变化量。

当自驱动晶体管DT的源极电极浮置起流逝一定时间段时，采样开关SAM在第四时间段T4期间导通。由于采样开关SAM导通，所以感测晶体管SET通过基准电压线RVL连接至模数转换器ADC。因此，在第四时间段T4期间，驱动晶体管DT的源极电极的增加的电压通过采样开关SAM和模数转换器ADC提供至补偿器160和检测器170。因此，补偿器160感测驱动晶体管DT的源极电极的电压。

参照图7A，当感测第二子像素SP2的迁移率α时，由于开关SW关断，所以第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4的开关晶体管SWT全部变为如同它们截止一样。此时，由于开关晶体管SWT截止，因此可感测出第二子像素SP2是在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素。

随后，参照图7B，当感测第一子像素SP1的迁移率α时，由于开关SW关断，所以第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4的开关晶体管SWT全部变为如同它们截止一样。此时，由于开关晶体管SWT截止，因此可感测出第一子像素SP1是在驱动晶体管DT的栅极电极与源极电极之间不具有短路的正常子像素。

简言之，在感测驱动晶体管DT的迁移率α的过程中，在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素可被感测为不良子像素，而在驱动晶体管DT的栅极电极与源极电极之间不具有短路的正常像素可被感测为正常像素。

如上所述，检测器170可感测驱动晶体管DT的迁移率α并且可将感测结果存储在其中或存储在存储器中。

检测器170可感测共用单条基准电压线RVL的多个子像素SP的每一个的驱动晶体管DT的阈值电压Vth和迁移率α，由此检测在驱动晶体管DT的栅极电极与输出端之间是否存在短路。例如，检测器170可感测多个子像素SP的每一个的驱动晶体管DT的阈值电压Vth，并且可感测阈值电压Vth得到补偿的驱动晶体管DT的迁移率α，由此检测在驱动晶体管DT的栅极电极与输出端之间形成有短路的子像素SP。

例如，当第一子像素SP1和第二子像素SP2共用一条基准电压线RVL时，如果作为感测驱动晶体管DT的阈值电压Vth的结果而检测到第一子像素SP1是不良子像素并且第二子像素SP2是正常子像素，并且作为感测驱动晶体管DT的迁移率α的结果而检测到第一子像素SP1是正常子像素并且第二子像素SP2是不良子像素，则可确定在第二子像素SP2的驱动晶体管DT的栅极电极与输出端之间存在短路。

例如，当第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4共用一条基准电压线RVL时，如果作为感测驱动晶体管DT的阈值电压Vth的结果而检测到第一子像素SP1、第三子像素SP3和第四子像素SP4是不良子像素并且第二子像素SP2是正常子像素，并且作为感测驱动晶体管DT的迁移率α的结果而检测到第一子像素SP1、第三子像素SP3和第四子像素SP4是正常子像素并且第二子像素SP2是不良子像素，则可确定在第二子像素SP2的驱动晶体管DT的栅极电极与输出端之间存在短路。

如上所述，当通过检测器170检测到不良子像素时，补偿器160可通过向不良子像素应用正常子像素的补偿值以将其归一化(normalize)来执行补偿，或者可通过施加与基准电压Vref具有相同值的不良子像素的数据电压Vdata来执行补偿，以去除在正常子像素充电期间不良子像素的驱动晶体管DT的源极电极的电压变化。然而，应当理解，本发明不限于此。补偿器160可以以各种补偿方法补偿不良子像素。

根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法，即使当开关晶体管SWT和感测晶体管SET共用一条栅极线GL时，也可以以驱动晶体管DT的栅极电极浮置的这种方式来感测驱动晶体管DT的迁移率α。为了感测驱动晶体管DT的迁移率α，感测晶体管SET需要导通，驱动晶体管DT的栅极电极需要浮置。然而，当开关晶体管SWT和感测晶体管SET共用一条栅极线GL来实现开口率时，通过栅极线GL传送栅极高电压来导通感测晶体管SET，并且将相同的栅极高电压施加至开关晶体管SWT。因此，当开关晶体管SWT导通时，由于通过数据线DL传送的数据电压Vdata，驱动晶体管DT的栅极电极不会浮置。在这点上，在根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法中，设置用于去除数据驱动器130与多条数据线DL之间的电连接的多个开关SW。因此，即使当栅极高电压通过栅极线GL施加至开关晶体管SWT时，通过关断开关SW以去除施加至开关晶体管SWT的数据电压Vdata，也可实现与驱动晶体管DT的栅极电极浮置时获得的效果相同的效果。因而，根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法，即使当开关晶体管SWT和感测晶体管SET共用一条栅极线GL时，也可以以驱动晶体管DT的栅极电极浮置的这种方式来感测驱动晶体管DT的迁移率α。

此外，根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法，即使当开关晶体管SWT和感测晶体管SET共用一条栅极线GL并且多个子像素SP共用单条基准电压线RVL时，仍可基于驱动晶体管DT的阈值电压Vth和迁移率α的感测结果来检测在驱动晶体管DT的栅极电极与输出端之间是否存在短路。例如，当第二子像素SP2是在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素，而第一子像素SP1、第三子像素SP3和第四子像素SP4是在驱动晶体管DT的栅极电极与源极电极之间不具有短路的正常子像素时，由于第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4共用基准电压线RVL，所以如上面参照图4只图5B所述，作为驱动晶体管DT的阈值电压Vth的感测结果，第二子像素SP2可被确定为正常子像素，而第一子像素SP1、第三子像素SP3和第四子像素SP4可被确定为不良子像素。

然而，在根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法中，如上所述可基于驱动晶体管DT的阈值电压Vth以及迁移率α的感测结果精确检测在驱动晶体管DT的栅极电极与输出端之间具有短路的不良子像素。具体地，如上面参照图6至图7B中所述，当只有第二子像素SP2是不良子像素时，作为驱动晶体管DT的迁移率α的感测结果，第一子像素SP1、第三子像素SP3和第四子像素SP4可被检测为正常子像素，而第二子像素SP2可被检测为不良子像素。因此，如果作为驱动晶体管DT的阈值电压Vth的感测结果，具体子像素SP被检测为正常子像素，而与具体子像素SP共用基准电压线RVL的其他子像素SP被检测为不良子像素，并且作为驱动晶体管DT的迁移率α的感测结果，具体子像素SP被检测为不良子像素，而与具体子像素SP共用基准电压线RVL的其他子像素SP被检测为正常子像素，则能够确定具体子像素SP是不良子像素，而其他子像素SP是正常子像素。以这种方式，在根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法中，可基于针对多个子像素SP的驱动晶体管DT的阈值电压Vth以及迁移率α的感测结果精确检测在驱动晶体管DT的栅极电极与输出端之间具有短路的不良子像素。

图8是图解在根据本发明示例性实施方式的显示装置和驱动显示装置的方法中，检测正常子像素和不良子像素的时间点的示图。

通常来说，检测正常子像素和不良子像素的时间点可分为在显示装置100出货之前和之后的时间点。在显示装置100出货之前，检测是否存在不良子像素，并且提前反映对不良子像素的补偿值，以在显示装置100出货时完成对不良子像素的补偿。

然而，在显示装置100出货之后可产生不良子像素。在这点上，根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法，即使在显示装置100出货之后也可检测不良子像素。具体地，检测器170可在通电序列(power-on sequence)中执行的ON RF模式中，在显示驱动时段期间的有效时段AT之间的垂直消隐时段VB中执行的RT模式中，以及在断电序列(power-off sequence)中执行的OFF RS模式中检测不良子像素。

在ON RF模式中，当在显示装置100中产生通电信号并且因此显示装置100开启时，检测器170可感测每个子像素SP中的驱动晶体管DT的阈值电压Vth和迁移率α并且可基于感测结果检测在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素。

在RT模式中，在显示图像的显示驱动时段期间，检测器170可感测每个子像素SP中的驱动晶体管DT的阈值电压Vth和迁移率α并且可基于感测结果检测在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素。特别是，在垂直消隐时段期间的每一帧，检测器170可感测每个子像素SP中的驱动晶体管DT的阈值电压Vth和迁移率α并且可基于感测结果检测在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素。

在OFF RS模式中，当在显示装置100中产生断电信号并且因此显示装置100关闭时，检测器170可感测每个子像素SP中的驱动晶体管DT的阈值电压Vth和迁移率α并且可基于感测结果检测在驱动晶体管DT的栅极电极与源极电极之间具有短路的不良子像素。

如上所述，在根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法中，检测器170可在ON RF模式、RT模式和OFF RS模式中检测不良子像素。然而，由于需要驱动晶体管DT的源极电极的电压的饱和时间，因此在感测驱动晶体管DT的阈值电压Vth的过程中可能会花费大量时间。在这点上，在根据本发明示例性实施方式的显示装置100和驱动显示装置100的方法中，检测器170可在不执行显示驱动的OFF RS模式中检测不良子像素。

本发明的示例性实施方式还可如下描述：

根据本发明的一个方面，一种显示装置包括：显示面板，所述显示面板具有共用单条基准电压线的多个子像素，每个子像素包括开关晶体管、驱动晶体管、感测晶体管、存储电容器和发光元件；数据驱动器，所述数据驱动器配置成向所述多个子像素提供数据电压；栅极驱动器，所述栅极驱动器配置成向所述多个子像素提供栅极信号；时序控制器，所述时序控制器配置成控制所述数据驱动器和所述栅极驱动器；和检测器，所述检测器配置成感测所述驱动晶体管的阈值电压和迁移率，以检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

所述时序控制器可包括所述检测器。

所述感测晶体管的栅极电极和所述开关晶体管的栅极电极可连接至相同栅极线。

所述检测器可配置成感测所述驱动晶体管的阈值电压，在所述驱动晶体管的阈值电压被补偿之后感测所述驱动晶体管的迁移率，并且检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

所述检测器可基于源极跟随器技术感测所述驱动晶体管的阈值电压。

所述显示装置可进一步包括：用于将来自所述数据驱动器的数据电压传送至所述多个子像素的多条数据线；和用于切换所述数据驱动器与所述多条数据线之间的电连接的多个开关。

所述显示装置可进一步包括：初始化开关，所述初始化开关连接至所述基准电压线，以向所述感测晶体管施加基准电压；和采样开关，所述采样开关配置成将来自所述感测晶体管的电压传送至所述检测器，其中所述检测器可从第一时间段到第四时间段感测所述驱动晶体管的迁移率，其中在第一时间段期间，所述栅极驱动器可向所述感测晶体管和所述开关晶体管施加导通信号，所述数据驱动器可向所述开关晶体管施加所述数据电压，并且可通过所述初始化开关向所述感测晶体管施加所述基准电压；其中在第二时间段期间，所述多个开关可关断，以去除所述数据驱动器与所述多条数据线之间的电连接；其中在第三时间段期间，可通过所述初始化开关切断所述基准电压向所述感测晶体管的施加；并且其中在第四时间段期间，可通过所述采样开关将所述驱动晶体管的输出端的电压传送至所述检测器。

所述多个子像素可包括第一子像素和第二子像素，并且其中所述检测器可配置成：如果作为所述驱动晶体管的阈值电压的感测结果检测到所述第一子像素是不良子像素而所述第二子像素是正常子像素，并且作为所述驱动晶体管的迁移率的感测结果检测到所述第一子像素是正常子像素而所述第二子像素是不良子像素，则确定在所述第二子像素的驱动晶体管的栅极电极与输出端之间存在短路。

所述检测器可配置成在所述显示装置的断电信号产生之后检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

根据本发明的另一个方面，一种驱动显示装置的方法包括如下步骤：感测共用单条基准电压线的多个子像素的每一个的驱动晶体管的阈值电压；基于所述驱动晶体管的阈值电压的感测结果补偿所述驱动晶体管的阈值电压；感测所述驱动晶体管的迁移率；和基于所述驱动晶体管的阈值电压和迁移率的感测结果确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

感测所述驱动晶体管的阈值电压的步骤和感测所述驱动晶体管的迁移率的步骤可包括：向所述多个子像素的每一个的开关晶体管和感测晶体管施加相同的栅极信号。

可在感测所述驱动晶体管的迁移率的步骤之前执行感测所述驱动晶体管的阈值电压的步骤和补偿所述驱动晶体管的阈值电压的步骤。

确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路的步骤可包括：向所述多个子像素的每一个的感测晶体管和开关晶体管施加导通信号，向所述开关晶体管施加数据电压，并且向所述感测晶体管施加基准电压；切断所述数据电压向所述开关晶体管的施加；切断所述基准电压向所述感测晶体管的基准电压；和通过所述感测晶体管感测所述驱动晶体管的输出端的电压。

所述多个子像素可包括第一子像素、第二子像素、第三子像素和第四子像素，并且其中确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路的步骤可包括：如果作为所述驱动晶体管的阈值电压的感测结果检测到所述第一子像素、所述第三子像素和所述第四子像素是不良子像素而所述第二子像素是正常子像素，并且作为所述驱动晶体管的迁移率的感测结果检测到所述第一子像素、所述第三子像素和所述第四子像素是正常子像素而所述第二子像素是不良子像素，则确定在所述第二子像素的驱动晶体管的栅极电极与输出端之间存在短路。

尽管已参照附图详细描述了本发明的示例性实施方式，但本发明并不限于此，在不背离本发明的技术构思的情况下，本发明可以以诸多不同的形式实施。因此，提供本发明的示例性实施方式仅是为了举例说明的目的，而不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面仅是举例说明性的，并不限制本发明。应当基于所附的权利要求书解释本发明的保护范围，其等同范围内的所有技术构思都应解释为落入本发明的范围内。

Claims (14)

1.一种显示装置，包括：

显示面板，所述显示面板具有共用单条基准电压线的多个子像素，每个子像素包括开关晶体管、驱动晶体管、感测晶体管、存储电容器和发光元件；

数据驱动器，所述数据驱动器配置成向所述多个子像素提供数据电压；

栅极驱动器，所述栅极驱动器配置成向所述多个子像素提供栅极信号；

时序控制器，所述时序控制器配置成控制所述数据驱动器和所述栅极驱动器；和

检测器，所述检测器配置成感测所述驱动晶体管的阈值电压和迁移率，以检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

2.根据权利要求1所述的显示装置，其中所述时序控制器包括所述检测器。

3.根据权利要求1所述的显示装置，其中所述感测晶体管的栅极电极和所述开关晶体管的栅极电极连接至相同栅极线。

4.根据权利要求1所述的显示装置，其中所述检测器配置成感测所述驱动晶体管的阈值电压，在所述驱动晶体管的阈值电压被补偿之后感测所述驱动晶体管的迁移率，并且检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

5.根据权利要求4所述的显示装置，其中所述检测器基于源极跟随器技术感测所述驱动晶体管的阈值电压。

6.根据权利要求4所述的显示装置，还包括：

用于将来自所述数据驱动器的数据电压传送至所述多个子像素的多条数据线；和

用于切换在所述数据驱动器与所述多条数据线之间的电连接的多个开关。

7.根据权利要求6所述的显示装置，还包括：

初始化开关，所述初始化开关连接至所述基准电压线，以向所述感测晶体管施加基准电压；和

采样开关，所述采样开关配置成将来自所述感测晶体管的电压传送至所述检测器，

其中所述检测器从第一时间段到第四时间段感测所述驱动晶体管的迁移率，

其中在第一时间段期间，所述栅极驱动器向所述感测晶体管和所述开关晶体管施加导通信号，所述数据驱动器向所述开关晶体管施加所述数据电压，并且通过所述初始化开关向所述感测晶体管施加所述基准电压，

其中在第二时间段期间，所述多个开关关断，以去除在所述数据驱动器与所述多条数据线之间的电连接，

其中在第三时间段期间，通过所述初始化开关切断所述基准电压向所述感测晶体管的施加，并且

其中在第四时间段期间，通过所述采样开关将所述驱动晶体管的输出端的电压传送至所述检测器。

8.根据权利要求4所述的显示装置，其中所述多个子像素包括第一子像素和第二子像素，并且

其中所述检测器配置成：如果作为所述驱动晶体管的阈值电压的感测结果而检测到所述第一子像素是不良子像素且所述第二子像素是正常子像素，并且作为所述驱动晶体管的迁移率的感测结果而检测到所述第一子像素是正常子像素且所述第二子像素是不良子像素，则确定在所述第二子像素的驱动晶体管的栅极电极与输出端之间存在短路。

9.根据权利要求1所述的显示装置，其中所述检测器配置成：在所述显示装置的断电信号产生之后，检测在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

10.一种驱动显示装置的方法，所述方法包括如下步骤：

感测共用单条基准电压线的多个子像素的每一个的驱动晶体管的阈值电压；

基于所述驱动晶体管的阈值电压的感测结果来补偿所述驱动晶体管的阈值电压；

感测所述驱动晶体管的迁移率；和

基于所述驱动晶体管的阈值电压和迁移率的感测结果来确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路。

11.根据权利要求10所述的方法，其中感测所述驱动晶体管的阈值电压的步骤和感测所述驱动晶体管的迁移率的步骤包括：向所述多个子像素的每一个的开关晶体管和感测晶体管施加相同的栅极信号。

12.根据权利要求10所述的方法，其中在感测所述驱动晶体管的迁移率的步骤之前执行感测所述驱动晶体管的阈值电压的步骤和补偿所述驱动晶体管的阈值电压的步骤。

13.根据权利要求10所述的方法，其中确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路的步骤包括：

向所述多个子像素的每一个的感测晶体管和开关晶体管施加导通信号，向所述开关晶体管施加数据电压，并且向所述感测晶体管施加基准电压；

切断所述数据电压向所述开关晶体管的施加；

切断所述基准电压向所述感测晶体管的施加；和

通过所述感测晶体管感测所述驱动晶体管的输出端的电压。

14.根据权利要求10所述的方法，其中所述多个子像素包括第一子像素、第二子像素、第三子像素和第四子像素，并且

其中确定在所述驱动晶体管的栅极电极与输出端之间是否存在短路的步骤包括：

如果作为所述驱动晶体管的阈值电压的感测结果而检测到所述第一子像素、所述第三子像素和所述第四子像素是不良子像素且所述第二子像素是正常子像素，并且作为所述驱动晶体管的迁移率的感测结果而检测到所述第一子像素、所述第三子像素和所述第四子像素是正常子像素且所述第二子像素是不良子像素，则确定在所述第二子像素的驱动晶体管的栅极电极与输出端之间存在短路。

Images