KR20230098017A

KR20230098017A - 표시 장치

Info

Publication number: KR20230098017A
Application number: KR1020220173773A
Authority: KR
Inventors: 박정효; 조민호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2021-12-24
Filing date: 2022-12-13
Publication date: 2023-07-03

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 하나의 프레임을 영상을 구동 구간과 블랭크 구간으로 분리 구동하고, 구동 트랜지스터를 포함하는 복수의 화소가 배치되는 표시 패널, 구동 구간에 영상 데이터를 변환한 제1 데이터 전압을 복수의 화소에 공급하는 데이터 구동부, 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터 및 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 이용하여 영상 데이터를 보상하는 타이밍 제어부를 포함하고, 타이밍 제어부는 데이터 보상기와 비휘발성 메모리와 복수의 휘발성 메모리로 구성되고, 구동 구간에서 비휘발성 메모리로부터 제1 보상 데이터의 기준 값인 기준 제1 보상 데이터를 읽어 들이고, 블랭크 구간에서 제1 보상 데이터 및 제2 보상 데이터를 업데이트 하여 복수의 휘발성 메모리 중 어느 하나에 저장할 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 데이터를 보상할 수 있는 표시 장치에 관한 것이다.

컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.

이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 화소를 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 게이트 신호를 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 화소에 게이트 신호 및 데이터 전압이 등의 신호가 공급되면, 선택된 서브 화소가 발광함으로써 영상을 표시할 수 있다.

최근에는 영상 품질을 향상시키기 위해서, 서브 화소에 배치되는 구동 트랜지스터의 이동도 및 문턱 전압을 센싱하여, 이를 기반으로 데이터를 보상한다.

다만, ESD(Electro Static Discharge; ESD)와 충격과 같은 외부 요인으로 인하여 보상을 위한 데이터가 손상되어, 정상적인 보상 구동이 이루어질 수 없는 문제점이 발생한다.

본 발명이 해결하고자 하는 과제는 외부 요인이 발생하더라도 정상적으로 보상 구동을 할 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 실시간으로 오류가 발생된 보상 데이터를 제거할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는, 하나의 프레임을 영상을 구동 구간과 블랭크 구간으로 분리 구동하고, 구동 트랜지스터를 포함하는 복수의 화소가 배치되는 표시 패널, 구동 구간에 영상 데이터를 변환한 제1 데이터 전압을 복수의 화소에 공급하는 데이터 구동부, 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터 및 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 이용하여 영상 데이터를 보상하는 타이밍 제어부를 포함하고, 타이밍 제어부는 데이터 보상기와 비휘발성 메모리와 복수의 휘발성 메모리로 구성되고, 구동 구간에서 비휘발성 메모리로부터 제1 보상 데이터의 기준 값인 기준 제1 보상 데이터를 읽어 들이고, 블랭크 구간에서 제1 보상 데이터 및 제2 보상 데이터를 업데이트 하여 복수의 휘발성 메모리 중 어느 하나에 저장할 수 있다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 구동 구간에 비휘발성 메모리로부터 제1 보상 데이터의 기준 값인 기준 제1 보상 데이터를 읽어 들이는 단계, 구동 구간에 버퍼 메모리에 기준 제1 보상 데이터를 기입하는 단계, 구동 구간에 이어지는 블랭크 구간에 버퍼 메모리로부터 기준 제1 보상 데이터를 읽어 들이는 단계, 블랭크 구간에 구동 트랜지스터의 이동도에 대한 센싱 데이터를 산출하는 단계, 블랭크 구간에 기준 제1 보상 데이터를 기준으로 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터를 업데이트하고, 센싱 데이터를 반영하여, 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 업데이트하는 단계 및 블랭크 구간에서 제1 보상 데이터 및 제2 보상 데이터를 복수의 휘발성 메모리 중 어느 하나에 저장하는 단계를 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 외부 요인에도 불구하고, 구동 트랜지스터의 특성 값은 정상적으로 보상될 수 있다

본 발명은 영상 데이터의 보상을 위한 시간 지연을 최소화할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소에 대한 회로도이다.
도 3은 본 발명의 실시예에 따른 표시 장치의 보상을 위한 타이밍 제어부 및 데이터 구동부를 나타낸 블록도이다.
도 4는 본 발명의 실시예에 따른 표시 장치의 이동도 센싱 프로세싱을 위한 신호의 타이밍도이다.
도 5는 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 블록도이다.
도 6은 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 동작을 설명하기 위한 흐름도이다.
도 8은 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 프레임별 동작을 설명하기 위한 그래프이다.
도 9는 본 발명의 실시예에 따른 표시 장치의 On RF(On Real time Fast mode) 센싱 프로세스을 설명하기 위한 흐름도이다.
도 10은 본 발명의 실시예에 따른 표시 장치의 RT(Real Time) 센싱 프로세스를 설명하기 위한 흐름도이다.

본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

본 발명의 표시 장치에서 사용되는 트랜지스터는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체를 액티브층으로 갖는 산화물 반도체 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 액티브층으로 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 적어도 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 트랜지스터는 표시 패널 상에서 TFT(Thin　Film Transistor)로 구현될 수 있다. 트랜지스터에서 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극으로부터 드레인 전극으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인 전극으로부터 소스 전극으로 흐르고, 소스 전극이 출력 단자일 수 있다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐르고, 드레인 전극이 출력 단자일 수 있다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 본 명세서에서는 트랜지스터가 n 채널 트랜지스터(NMOS)인 것을 가정하여 설명하지만 이에 제한되는 것은 아니고, p 채널 트랜지스터가 사용될 수 있으며, 이에 따라 회로 구성이 변경될 수도 있다.

스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 턴 온 전압(turn on voltage)과 턴 오프 전압(turn off voltage) 사이에서 스윙한다. 턴 온 전압은 트랜지스터의 문턱 전압(Vth) 보다 높은 전압으로 설정되며, 턴 오프 전압은 트랜지스터의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다. 트랜지스터는 턴 온 전압에 응답하여 턴-온(turn-on)되는 반면, 턴 오프 전압에 응답하여 턴-오프된다. NMOS의 경우에, 턴 온 전압은 하이 전압(High Voltage)이고, 턴 오프 전압은 로우 전압(Low Voltage)일 수 있다. PMOS의 경우에, 턴 온 전압은 로우 전압이고, 턴 오프 전압은 하이 전압일 수 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.

도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 데이터 구동부(120), 게이트 구동부(130) 및 타이밍 제어부(140)를 포함한다.

표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 의해 구분되며, 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 연결된 복수의 화소(PX)을 포함할 수 있다. 표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다. 이하에서는 표시 패널(110)이 유기 발광 표시 장치에서 사용되는 패널인 것으로 설명하나 이에 제한되는 것은 아니다.

타이밍 제어부(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 제어부(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(120)를 제어 하기 위한 데이터 제어 신호와 게이트 구동부(130)를 제어하기 위한 게이트 제어 신호들을 발생시킨다.

그리고, 타이밍 제어부(140)는 외부로부터 입력되는 영상 데이터를 표시 패널(110)의 크기 및 해상도에 적합하게 처리하여 영상 데이터(RGB)로 변환한 뒤, 이를 데이터 구동부(120)에 공급한다.

그리고, 타이밍 제어부(140)는 복수의 화소(PX)에 배치되는 구동 트랜지스터의 특성 값(이동도, 문턱 전압)을 센싱하여, 구동 트랜지스터의 특성 값(이동도, 문턱 전압)에 대한 보상 데이터를 생성한다. 그리고, 타이밍 제어부(140)는 보상 데이터를 이용하여 영상 데이터(RGB)를 보상할 수 있다.

데이터 구동부(120)는 복수의 서브 화소에 데이터 전압(Vdata)을 공급한다. 데이터 구동부(120)는 소스 인쇄 회로 기판(Source Printed Circuit Board)과 복수의 소스 구동 집적 회로(Source Integrated Circuit)를 포함할 수 있다. 복수의 소스 구동 집적 회로 각각은 소스 인쇄 회로 기판을 통해 타이밍 제어부(140)로부터 영상 데이터(RGB)들과 데이터 제어 신호를 공급받을 수 있다.

데이터 구동부(120)는 데이터 제어 신호에 응답하여 영상 데이터(RGB)들을 감마 전압으로 변환하여 데이터 전압(Vdata)을 생성하고, 데이터 전압(Vdata)을 표시 패널(110)의 데이터 배선(DL)을 통해 공급할 수 있다.

그리고, 데이터 구동부(120)는 복수의 화소(PX)로부터 센싱 전압을 인가 받아, 구동 트랜지스터의 특성 값(이동도, 문턱 전압)에 대한 센싱 데이터로 변환할 수 있다. 그리고, 센싱 데이터를 타이밍 제어부(140)에 출력할 수 있다.

복수의 소스 구동 집적 회로는 COF(Chip On Film) 형태로 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다. 보다 구체적으로 복수의 소스 구동 집적 회로 각각은 연결 필름 상에 배치되는 칩 형태로 구현될 수 있고, 연결 필름에는 칩 형태의 소스 구동 집적 회로와 연결되는 배선이 형성될 수 있다. 다만, 복수의 소스 구동 집적 회로의 배치 형태는 이에 한정되지 않고, COG(Chip On Glass) 형태나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다.

게이트 구동부(130)는 복수의 서브 화소에 게이트 신호를 공급한다. 게이트 구동부(130)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 제어부(140)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호 및 구동 신호에 대응하여 게이트 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 게이트 신호를 순차적으로 출력할 수 있다.

표시 패널(110)은 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소는 서로 다른 색을 발광하기 위한 서브 화소일 수 있다. 예를 들어, 복수의 서브 화소는 각각 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소는 화소(PX)을 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소는 하나의 화소(PX)을 구성할 수 있고, 표시 패널(110)은 복수의 화소(PX)을 포함할 수 있다.

이하에서는 하나의 화소를 구동하기 위한 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소에 대한 회로도이다.

도 2에서는 표시 장치(100)의 복수의 화소 중 하나의 화소에 대한 회로도를 도시하였다.

도 2를 참조하면, 화소는 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150)를 포함할 수 있다.

발광 소자(150)는 애노드, 유기층 및 캐소드를 포함할 수 있다. 유기층은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층 등과 같은 다양한 유기층을 포함할 수 있다. 발광 소자(150)의 애노드는 구동 트랜지스터(DT)의 출력 단자와 연결될 수 있고, 캐소드에는 저전위 전압 배선(VSSL)을 통해 저전위 전압(VSS)이 인가될 수 있다. 도 2에서는 발광 소자(150)가 유기 발광 소자(150)인 것으로 설명하였으나, 이에 제한되지 않고, 발광 소자(150)로 무기 발광 다이오드, 즉, LED 또한 사용될 수 있다.

상술한 저전위 전압 배선(VSSL)은 정전원인 저전위 전압을 인가하는 정전원 배선으로서, 접지단으로 표현될 수 있다.

도 2를 참조하면, 스위칭 트랜지스터(SWT)는 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 데이터 전압(Vdata)을 전달하기 위한 트랜지스터이다. 스위칭 트랜지스터(SWT)는 데이터 배선(DL)과 연결된 드레인 전극, 게이트 배선(GL)과 연결된 게이트 전극 및 구동 트랜지스터(DT)의 게이트 전극과 연결된 소스 전극을 포함할 수 있다. 스위칭 트랜지스터(SWT)은 게이트 배선(GL)로부터 인가된 스캔 신호(SCAN)에 의해 턴-온되어 데이터 배선(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 게이트 전극 에 해당하는 제1 노드(N1)로 전달할 수 있다.

도 2를 참조하면, 구동 트랜지스터(DT)는 발광 소자(150)에 구동 전류를 공급하여 발광 소자(150)를 구동하기 위한 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 해당하는 게이트 전극, 제2 노드(N2)에 해당하고 출력 단자에 해당하는 소스 전극 및 제3 노드(N3)에 해당하고 입력 단자에 해당하는 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(SWT)와 연결되고, 드레인 전극은 고전위 전압 배선(VDDL)을 통해 고전위 전압(VDD)을 인가받고, 소스 전극은 발광 소자(150)의 애노드와 연결될 수 있다.

도 2를 참조하면, 스토리지 커패시터(SC)는 데이터 전압(Vdata)에 대응되는 전압을 하나의 프레임 동안 유지하기 위한 커패시터이다. 스토리지 커패시터(SC)의 일 전극은 제1 노드(N1)에 연결되고, 다른 일 전극은 제2 노드(N2)에 연결될 수 있다.

한편, 표시 장치(100)의 경우, 각 화소의 구동 구간이 길어짐에 따라, 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다. 이에 따라, 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 여기서, 회로 소자의 고유 특성치는, 구동 트랜지스터(DT)의 문턱 전압(Vth), 구동 트랜지스터(DT)의 이동도(α) 등을 포함할 수 있다. 이러한 회로 소자의 특성치 변화는 해당 화소의 휘도 변화를 야기할 수 있다. 따라서, 회로 소자의 특성치 변화는 화소의 휘도 변화와 동일한 개념으로 사용될 수 있다.

또한, 각 화소의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 화소 간의 휘도 편차를 야기할 수 있다. 따라서, 회로 소자 간의 특성치 편차는 화소 간의 휘도 편차와 동일한 개념으로 사용될 수 있다. 회로 소자의 특성치 변화, 즉, 화소의 휘도 변화와 회로 소자 간 특성치 편차, 즉, 화소 간 휘도 편차는, 화소의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.

이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 화소에서는 화소에 대한 특성치를 센싱하는 센싱 기능과 센싱 결과를 이용하여 화소 특성치를 보상해주는 보상 기능을 제공할 수 있다.

이에, 도 2에 도시된 바와 같이, 화소는 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150) 이외에 구동 트랜지스터(DT)의 소스 전극의 전압 상태를 효과적으로 제어하기 위한 센싱 트랜지스터(SET)를 더 포함할 수 있다.

도 2를 참조하면, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극에 기준 전압(Vref)을 공급하는 기준 전압 배선(RVL) 사이에 연결되고, 게이트 전극은 게이트 배선(GL)과 연결된다. 이에, 센싱 트랜지스터(SET)는 게이트 배선(GL)을 통해 인가되는 센싱 신호(SENSE)에 의해 턴-온되어 기준 전압 배선(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DT)의 소스 전극에 인가할 수 있다. 또한, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극에 대한 전압 센싱 경로 중 하나로 활용될 수 있다.

도 2를 참조하면, 화소의 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 하나의 게이트 배선(GL)을 공유할 수 있다. 즉, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 동일한 게이트 배선(GL)에 인가되어 동일한 게이트 신호를 인가받을 수 있다. 다만, 설명의 편의를 위해 스위칭 트랜지스터(SWT)의 게이트 전극에 인가되는 전압을 스캔 신호(SCAN)으로 지칭하고, 센싱 트랜지스터(SET)의 게이트 전극에 인가되는 전압을 센싱 신호(SENSE)로 지칭하나, 하나의 화소에 인가되는 스캔 신호(SCAN)와 센싱 신호(SENSE)는 동일한 게이트 배선(GL)에서 전달되는 동일한 신호이다.

다만, 이에 한정되지 않고, 스위칭 트랜지스터(SWT)만이 게이트 배선(GL)에 연결되고, 센싱 트랜지스터(SET)는 별도의 센싱 배선에 연결될 수 있다. 이에, 게이트 배선(GL)을 통해서 스위칭 트랜지스터(SWT)에 스캔 신호(SCAN)이 인가될 수 있고, 센싱 배선을 통해서 센싱 트랜지스터(SET)에 센싱 신호(SENSE)가 인가될 수 있다.

이에, 센싱 트랜지스터(SET)를 통해서, 기준 전압(Vref)이 구동 트랜지스터(DT)의 소스 전극으로 인가된다. 그리고, 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위한 센싱 전압을 기준 전압 배선(RVL)을 통해 검출한다. 그리고, 검출된 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)의 변화량에 따라 데이터 구동부(120)는 데이터 전압(Vdata)을 보상할 수 있다.

도 3은 본 발명의 실시예에 따른 표시 장치의 보상을 위한 타이밍 제어부 및 데이터 구동부를 나타낸 블록도이다.

전술한 바와 같이, 본 발명의 실시예에 따른 표시 장치(100)는 센싱 구간에서 기준 전압 배선(RVL)의 센싱 전압으로부터 화소(PX) 내 구동 트랜지스터(DT)의 특성 값 또는 특성 값의 변화를 알아낼 수 있다. 이에, 기준 전압 배선(RVL)은 기준 전압(Vref)을 전달해주는 역할뿐만 아니라, 화소(PX) 내 구동 트랜지스터(DT)의 특성 값을 센싱하기 위한 센싱 배선의 역할을 할 수 있다. 따라서, 기준 전압 배선(RVL)을 센싱 배선이라고 할 수도 있다.

구체적으로, 도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 표시 장치(100)의 센싱 구간에서 구동 트랜지스터(DT)의 특성 값 또는 특성 값의 변화는 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압(예: Vdata - Vth)으로 반영될 수 있다.

구동 트랜지스터(DT)의 제 2 노드(N2)의 전압은 센싱 트랜지스터(SET)가 턴-온 상태인 경우, 기준 전압 배선(RVL)의 센싱 전압에 대응될 수 있다. 또한, 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압에 의해, 기준전압 배선(RVL) 상의 배선 커패시터(Cline)가 충전될 수 있으며, 충전된 배선 커패시터(Cline)에 의해 기준 전압 배선(RVL)은 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압에 대응되는 센싱 전압을 가질 수 있다.

본 발명의 실시예에 따른 표시 장치(100)는 센싱 대상이 되는 화소(PX) 내의 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)에 대한 온-오프를 제어하고, 데이터 전압(Vdata) 및 기준 전압(Vref)의 공급을 제어한다. 이에, 구동 트랜지스터(DT)의 제 2 노드(N2)가 구동 트랜지스터(DT)의 특성 값(문턱전압, 이동도) 또는 특성 값의 변화를 반영하는 전압 상태가 되도록 구동할 수 있다.

본 발명의 실시예에 따른 표시 장치(100)의 데이터 구동부(130)은 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압과 대응되는 기준 전압 배선(RVL)의 센싱 전압을 측정하여 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC; 131) 및 특성 값 센싱을 위한 스위치 회로(SAM, SPRE)를 포함할 수 있다.

그리고, 데이터 구동부(130)는 영상 데이터(RGB)들을 아날로그 감마 전압으로 변환하여 데이터 전압(Vdata) 출력하는 디지털 아날로그 컨버터(DAC; 132) 및 영상 구동을 위한 스위치(RPRE)를 포함할 수 있다. 이에 더하여, 영상 데이터(RGB)들을 처리하기 위한 래치 회로 및 버퍼 회로들을 더 포함할 수 있다.

다만, ADC(131) 및 각종 스위치들(SAM, SPRE, RPRE)을 더 포함할 수 있다. 반면, ADC(131) 및 각종 스위치들(SAM, SPRE, RPRE)은 데이터 구동부(130)의 외부에 위치할 수도 있을 것이다.

센싱 구동을 제어하는 스위치 회로(SAM, SPRE)는 각 기준 전압 배선(RVL)과 기준 전압(Vref)이 공급되는 센싱용 기준 전압 공급 노드(Npres) 사이의 연결을 제어하는 센싱용 기준 스위치(SPRE)와, 각 기준 전압 배선(RVL)과 ADC(131) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다.

여기에서, 센싱용 기준 스위치(SPRE)는 센싱 구동을 제어하는 스위치이며, 센싱용 기준 스위치(SPRE)에 의해 기준 전압 배선(RVL)으로 공급되는 기준 전압(Vref)은 센싱용 기준 전압(VpreS)이 된다.

영상 구동용 기준 스위치(RPRE)는 각 기준 전압 배선(RVL)과 기준 전압(Vref)이 공급되는 영상 구동용 기준 전압 공급 노드(Nprer) 사이의 연결을 제어할 수 있다. 영상 구동용 기준 스위치(RPRE)는 영상 구동에 이용되는 스위치로서, 영상 구동용 기준 스위치(RPRE)에 의해 기준 전압 배선(RVL)에 공급되는 기준 전압(Vref)은 영상 구동용 기준 전압(VpreR)에 해당한다.

이 때, 센싱용 기준 스위치(SPRE)와 영상 구동용 기준 스위치(RPRE)는 별도로 구비될 수도 있고, 하나로 통합되어 구현될 수도 있을 것이다. 센싱용 기준 전압(VpreS)과 영상 구동용 기준 전압(VpreR)은 동일한 전압 값일 수도 있고, 다른 전압 값일 수도 있다.

타이밍 제어부(140)는 데이터를 보상하는 데이터 보상기(141)와 데이터를 장기적 혹은 단기적으로 저장하는 메모리(142)를 포함한다.

메모리(142)는 ADC(131)에서 출력되는 센싱 데이터(SD)를 저장하거나 데이터 보상기(141)에서 출력되는 보상 데이터(CD)를 저장한다.

그리고, 데이터 보상기(141)는 센싱 데이터(SD)와 메모리(142)에 저장된 보상 데이터(CD)를 비교하여 특성 값의 편차를 보상해주는 새로운 보상 데이터(CD)를 산출한다. 이 때, 데이터 보상기(141)에 의해 산출된 보상 데이터(CD)는 메모리(142)에 저장될 수 있다.

구체적으로, 보상 데이터(CD)는 구동 트랜지스터(DT)의 문턱 전압에 대한 보상 데이터와 구동 트랜지스터(DT)의 이동도에 대한 보상 데이터로 구분될 수 있다. 이하에서는 설명의 편의를 위하여, 구동 트랜지스터(DT)의 문턱 전압에 대한 보상 데이터를 제1 보상 데이터로 지칭하고, 구동 트랜지스터(DT)의 이동도에 대한 보상 데이터를 제2 보상 데이터로 지칭한다.

한편, 보상 데이터(CD)는 디지털 데이터 형태일 수 있다. 그리고, 보상 데이터(CD)의 일부 비트에는 문턱 전압 보상 데이터인 제1 보상 데이터가 기입될 수 있고, 보상 데이터(CD)의 다른 비트에는 이동도 보상 데이터인 제2 보상 데이터가 기입될 수 있다.

타이밍 제어부(140)는 메모리(142)에 저장된 보상 데이터(CD)를 이용하여 데이터 구동부(130)에 공급할 디지털 신호 형태의 영상 데이터 (RGB)를 보상할 수 있다.

그리고, 보상된 영상 데이터(RGB)를 데이터 구동부(130)로 출력할 수 있다. 이에 따라, 데이터 구동부(130)는 DAC(132)를 통해 보상된 영상 데이터(RGB)를 아날로그 신호 형태의 데이터 전압(Vdata)으로 변환하여, 데이터 전압(Vdata)를 보상한다. 그리고, 모든 라인에 대한 센싱 프로세스가 끝난 뒤, 보상된 데이터 전압(Vdata)을 출력 버퍼를 통해 해당 데이터 배선(DL)으로 출력할 수 있다. 그 결과, 해당 화소(PX) 내의 구동 트랜지스터(DT)에 대한 특성 값 편차(문턱전압 편차, 또는 이동도 편차)가 보상될 수 있다.

또한, 데이터 보상기(141)는 타이밍 제어부(140)의 외부에 존재할 수도 있지만, 타이밍 제어부(140)의 내부에 포함될 수도 있으며, 메모리(142)는 타이밍 제어부(140)의 외부에 위치할 수도 있고, 타이밍 제어부(140)의 내부에 레지스터 형태로 구현될 수도 있을 것이다.

도 4는 본 발명의 실시예에 따른 표시 장치의 이동도 센싱 프로세싱을 위한 신호의 타이밍도이다.

도 4를 참조하면, 본 발명의 실시예에 따른 표시 장치에서 구동 트랜지스터(DT)의 이동도 센싱 프로세싱은 초기화 단계(Initial), 트래킹 단계(Tracking), 및 샘플링 단계(Sampling)로 진행될 수 있다. 구동 트랜지스터(DT)의 이동도는 일반적으로 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)를 개별적으로 턴-온 또는 턴-오프시킴으로써 센싱하기 때문에, 도 2에 도시된 바와 달리 별도의 2개의 게이트 배선(GL)을 통해 스캔 신호(SCAN)와 센싱 신호(SENSE)를 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)에 개별적으로 인가하는 구조로 센싱 동작이 이루어질 수 있다.

초기화 단계(Initial)에서는 턴-온 레벨의 스캔 신호(SCAN)에 의해 스위칭 트랜지스터(SWT)가 턴-온 상태가 되며, 구동 트랜지스터(DT)의 제 1 노드(N1)는 이동도 센싱을 위한 데이터 전압(Vdata)으로 초기화 된다. 이하에서는 영상 데이터(RGB)에 기반하여 생성된 영상 구동용 데이터 전압을 제1 데이터 전압으로 지칭하고, 이동도 센싱을 위한 센싱용 데이터 전압을 제2 데이터 전압으로 지칭한다.

또한, 턴-온 레벨의 센싱 신호(SENSE)에 의해, 센싱 트랜지스터(SET)가 턴-온 상태가 되고, 센싱용 기준 스위치(SPRE)가 턴-온 된다. 이 상태에서, 구동 트랜지스터(DT)의 제 2 노드(N2)는 센싱용 기준 전압(VpreS)으로 초기화 된다.

한편, 상술한 이동도 센싱을 위한 제2 데이터 전압은 영상을 구현하기 위한 제1 데이터 전압과 서로 다를 수 있다. 이에, 블랭크 구간 중 센싱 프로세싱이 끝난 이후 에는 제2 데이터 전압을 제3 데이터 전압으로 회복(Recovery)시킬 수 있다.

상술한 제3 데이터 전압은 영상 회복용 데이터 전압으로 지칭될 수 있다. 그리고, 제1 데이터 전압과 동일한 데이터 전압일 수 있으나, 이에 한정되지 않고, 제3 데이터 전압은 제1 데이터 전압에 보상 전압이 반영된 전압일 수 있다.

트래킹 단계(Tracking)는 구동 트랜지스터(DT)의 이동도를 트래킹하는 단계이다. 구동 트랜지스터(DT)의 이동도는 구동 트랜지스터(DT)의 전류 구동 능력을 나타낼 수 있는데, 트래킹 단계(Tracking)를 통해 구동 트랜지스터(DT)의 이동도를 산출할 수 있는 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압을 트래킹 한다.

트래킹 단계(Tracking)에서는 턴-오프 레벨의 스캔 신호(SCAN)에 의해 스위칭 트랜지스터(SWT)가 턴-오프 되고, 센싱용 기준 스위치(SPRE)가 턴-오프 레벨로 천이한다. 이로써, 구동 트랜지스터(DT)의 제 1 노드(N1) 및 제 2노드(N2)가 모두 플로팅 되어, 구동 트랜지스터(DT)의 제 1 노드(N1) 및 제 2 노드(N2)의 전압이 모두 상승하게 된다. 특히, 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압은 센싱용 기준 전압(VpreS)으로 초기화되었기 때문에, 센싱용 기준 전압(VpreS)에서부터 상승하기 시작한다. 이 때, 센싱 트랜지스터(SET)가 턴-온 되어 있기 때문에, 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압 상승은 기준 전압 배선(RVL)의 센싱 전압 상승으로 이어진다.

샘플링 단계(Sampling)에서 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압이 상승하기 시작한 시점으로부터 미리 정해져 있는 일정 시간(Δ이 경과한 시점에, 샘플링 스위치(SAM)가 턴-온 된다 이 때, ADC(131)는 샘플링 스위치(SAM)에 의해 연결된 기준 전압 배선(RVL)의 센싱 전압을 센싱하고, 센싱 전압을 디지털 신호 형태의 센싱 데이터(SD)로 변환할 수 있다. 여기에서, ADC(131)에 인가되는 센싱 전압은 센싱용 기준 전압(VpreS)에서 일정 전압(Δ만큼 상승된 레벨(VpreS + Δ에 해당할 것이다.

데이터 보상기(141)는 ADC(131)에서 출력된 센싱 데이터(SD)를 토대로 해당 화소(PX) 내 구동 트랜지스터(DT)의 이동도를 파악할 수 있고, 이를 이용하여 구동 트랜지스터(DT)의 편차를 보상해 줄 수 있다.

즉, 구동 트랜지스터(DT)의 이동도는 트래킹 단계(Tracking)에서 기준 전압 배선(RVL)의 단위 시간 당 전압 변동량(ΔΔ다시 말해서, 기준 전압 배선(RVL)의 전압 파형에서 기울기(Slope)와 비례하게 된다. 이 때, 구동 트랜지스터(DT)에 대한 이동도 편차의 보상은 영상 데이터(RGB)를 변경하는 처리, 예를 들어, 영상 데이터(RGB)에 이동도 보상 데이터인 제1 보상 데이터를 곱하는 연산처리를 의미할 수 있다.

한편, 구동 트랜지스터의 센싱 구간이 영상 구동 중에 실시간으로 진행될 수도 있다. 이러한 센싱 프로세스를 실시간(RT: Real-Time) 센싱 프로세스라고 한다. RT 센싱 프로세스의 경우에는, 블랭크 구간마다 적어도 하나의 행에 배치되는 화소들에 대하여 센싱 프로세스가 진행될 수 있다.

이에 따라, 복수의 블랭크 구간에서의 모든 화소(PX)들에 대한 센싱 프로세스가 끝난 뒤, 보상된 데이터 전압(Vdata)을 출력 버퍼를 통해 해당 데이터 배선(DL)으로 출력할 수 있다.

또한, 블랭크 구간 동안 센싱 프로세스가 진행된 후에, 센싱 프로세스가 진행된 화소(PX)들 각각에 대하여, 제2 데이터 전압을 제3 데이터 전압으로 회복(Recovery)시킬 수 있다. 만약, 센싱 프로세스 이후에도, 데이터 전압(Vdata)를 제2 데이터 전압으로 유지한다면 영상 데이터(RGB)와 무관한 영상이 출력된다. 따라서, 데이터 전압(Vdata)을 제3 데이터 전압으로 회복(Recovery)시켜 줌으로써, 센싱 프로세스가 완료된 화소에서 나타날 수 있는 영상 품질의 저하를 해소할 수 있다.

한편, 구동 트랜지스터의 이동도 센싱 프로세스와 구동 트랜지스터의 문턱 전압 프로세스는 구분될 수 있다. 구체적으로, 구동 트랜지스터(DT)의 이동도 센싱 프로세스의 경우에는 문턱전압 센싱 프로세스에 비해 상대적으로 짧은 시간만이 요구되기 때문에, 짧은 시간 동안 진행되는 RT 센싱 프로세스로 진행될 수 있다. 반면에 구동 트랜지스터(DT)의 문턱전압 센싱 프로세스의 경우, 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압을 포화시키는데 많은 시간이 걸릴 수 있기 때문에, RT 센싱 프로세스로 진행될 수 없었다.

이에, RT 센싱 프로세스 얻어지는 센싱 데이터(SD)는 구동 트랜지스터(DT)의 이동도 값에 대한 센싱 데이터(SD)에 해당할 수 있다. 즉, 실시간 센싱 프로세스에 의해서 센싱 데이터(SD)를 통해 제2 보상 데이터는 지속적으로 업데이트 될 수 있으나, 제1 보상 데이터는 업데이트 되지 않을 수 있다.

한편, 정전기 방전(Electro Static Discharge; ESD) 혹은 물리적 충격과 같은 외부 요인으로 인하여, 보상 데이터가 변경될 수 있다. 즉, 외부 요인으로 인하여, 문턱 전압에 대한 제1 보상 데이터가 오류 값으로 변동되어, 제1 보상 데이터가 오류 값으로 유지될 수 있다. 이러한 경우, 상술한 바와 같이 RT 센싱 프로세스가 이루어지더라도 제1 보상 데이터는 오류 값으로 유지되어 표시 패널에 휘점 또는 암점이 지속적으로 발생하는 문제점이 있었다.

이에, 본 발명자들은 제1 보상 데이터 또한 주기적으로 업데이트시킬 필요성을 인식하였다.

이에, 이하에서는 제1 보상 데이터를 주기적으로 업데이트 시키기 위한 본 발명의 일 실시예에 따른 표시 장치의 메모리와 데이터 보상기의 동작에 대해서 구체적으로 설명한다.

도 5는 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 블록도이다.

도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 타이밍 제어부(140)는 데이터 보상기(141)와 비휘발성 메모리(NAND; 142a)와 복수의 휘발성 메모리(DDR1, DDR2; 142b-1, 142b-2)와 버퍼 메모리(142c)를 더 포함할 수 있다.

비휘발성 메모리(NAND; 142a, 이하 NAND라고 언급함.)는 표시 장치의 전원이 끊겨도 데이터를 보존하는 장기 기억 장치로서, 낸드 플래시 메모리(Nand　Flash　Memory)일 수 있다.

복수의 휘발성 메모리(DDR1, DDR2; 142b-1, 142b-2) 각각은 표시 장치의 전원이 끊기면 데이터가 소멸되는 임시 기억 장치로서, 더블 데이터 레이트((Double Data Rate; DDR) DRAM일 수 있다.

복수의 휘발성 메모리(DDR1, DDR2; 142b-1, 142b-2)는 보상 데이터(CD)가 기입(write)되는 제1 휘발성 메모리(DDR1; 142b-1, 이하 DDR1라고 언급함.) 및 제2 휘발성 메모리(DDR2; 142b-2, 이하 DDR2라고 언급함.)를 포함할 수 있다.

그리고, 특정 프레임에서, DDR1(142b-1) 및 DDR2(142b-2) 중 어느 하나에 저장된 보상 데이터(CD)는 데이터 전압(Vdata)을 보상하는데 이용되고, DDR1(142b-1) 및 DDR2(142b-2) 중 다른 하나에 저장된 보상 데이터(CD)는 업데이트된다.

구체적으로, 특정 프레임의 수직 블랭크 구간(Vertical Black time)동안 DDR1(142b-1) 및 DDR2(142b-2) 중 다른 하나에 제1 보상 데이터 및 제2 보상 데이터는 업데이트될 수 있다.

버퍼 메모리(142c)는 비휘발성 메모리(NAND; 142a)와 복수의 휘발성 메모리(DDR1, DDR2; 142b-1, 142b-2) 사이의 데이터 전송을 위한 고속 임시적 기억 장치이다.

버퍼 메모리(142c)를 이용하여, NAND(142a)의 읽기 시점(read timing)과 DDR1(142b-1) 및 DDR2(142b-2)의 쓰기 시점(write)을 제어할 수 있다. 구체적인 버퍼 메모리(142c)의 동작에 대해서는 도 6 및 도 7을 이용하여 후술한다.

도 6은 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 동작을 설명하기 위한 타이밍도이다.

도 7은 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 동작을 설명하기 위한 흐름도이다.

도 5 내지 도 7을 참조하여, 표시 장치의 파워 온(Power On)후에, 수평 동기 신호(Vsync)에 의해 정의되는 하나의 프레임을 기준으로 RT 센싱 프로세스에 대해서 설명하면 다음과 같다.

도 6 및 7을 참조하면, 표시 장치의 파워가 온 되고(Power On), 정상 구동(Normal Driving; S110)하는 경우, 영상이 구현되는 구동 구간(Active time)동안, RT 센싱 프로세스가 수행되는 하나의 행에 배치되는 화소들이 선택될 수 있다. RT 센싱 프로세스는 하나의 행에 배치되는 화소들에 대해서만 수행될 뿐만 아니라, 복수의 행에 배치되는 화소들에 대해서 수행될 수도 있다.

그리고, 타이밍 제어부(140)에 RT 센싱 프로세스 수행되는 하나의 행의 화소들에 대한 정보가 전송된다. 이에, 타이밍 제어부(140)는 추후 수행되는 RT 센싱 프로세스에 따라 전송되는 센싱 데이터(SD)의 주소를 지정할 수 할 수 있다. 상술한, 타이밍 제어부(140)의 통신형태는 LVDS(Low voltage differential signaling)일 수 있으나, 이에 한정되지 않고 다양한 통신 형태로 변형될 수 있다. (RT line select & RT line Address; S120)

만약, 구동 구간(Active time)동안, RT 센싱 프로세스가 수행되는 하나의 행에 배치되는 화소들이 선택되지 않는다면, RT 센싱 프로세스를 수행하지 않고 정상 구동(Normal Driving; S110)을 수행하여 영상을 구현한다.

그리고, RT 센싱 프로세스가 수행되는 하나의 행에 배치되는 화소들이 선택된 이후, 구동 구간(Active time)동안, NAND(142a)에 저장된 기준 제1 보상 데이터(Ref CD1)를 읽어 들인다. 보다 구체적으로, 구동 구간(Active time)동안 버퍼 메모리(142c)는 NAND(142a)로부터 기준 제1 보상 데이터(Ref CD1)를 읽어 들여(NAND read; S130), 버퍼 메모리(142c)에 기준 제1 보상 데이터(Ref CD1)를 기입한다. (Buffer write; S140)

상술한 기준 제1 보상 데이터(Ref CD1)는 표시 장치의 출하 전 미리 설정되는 구동 트랜지스터의 문턱전압에 대한 보상 데이터를 의미한다. 전술한 바와 같이, 구동 트랜지스터(DT)의 문턱전압 센싱 프로세스의 경우, 구동 트랜지스터(DT)의 제 2 노드(N2)의 전압을 포화 시키는데 많은 시간이 걸릴 수 있기 때문에, RT 센싱 프로세스 얻어지는 센싱 데이터(SD)를 통해 제1 보상 데이터는 업데이트될 수 없다. 따라서, 구동 트랜지스터의 문턱전압에 대한 보상 데이터인 제1 보상 데이터는 NAND(142a)에 저장된 기준 제1 보상 데이터(Ref CD1)에 맞추어 업데이트를 할 수밖에 없다.

이에, 본 발명의 일 실시예에 따른 표시 장치에서, 구동 구간(Active time)이후 수직 블랭크 구간(Vertical Black time)에 진입할 경우(S150)에 데이터 보상기(141)는 버퍼 메모리(142c)로부터 기준 제1 보상 데이터(Ref CD1)를 읽어 들일 수 있다. (Buffer read; S160)

그리고, 수직 블랭크 구간(Vertical Black time)동안, 데이터 보상기(141)는 DDR1(142b-1)에 저장된 이전 프레임의 보상 데이터(Previous CD)를 읽어 들일 수 있다. (DDR1 read) 상술한, 이전 프레임의 보상 데이터(Previous CD)는 현재 프레임의 이전 프레임에 업데이트된 보상데이터를 의미한다. 즉, 이전 프레임의 보상 데이터(Previous CD)는 이전 프레임에 업데이트된 제1 보상 데이터 및 제2 보상 데이터를 포함하는 개념이다.

한편, 수직 블랭크 구간(Vertical Black time) 중 센싱 구간(Sensing period)동안, RT 센싱 프로세스를 진행하여, 구동 트랜지스터의 이동도에 대한 센싱 데이터(SD)를 산출할 수 있다. 즉, 데이터 구동부(130)는 구동 트랜지스터의 일 전극으로부터 센싱 전압을 샘플링하여, 구동 트랜지스터의 이동도에 대한 센싱 데이터(SD)를 산출할 수 있다. (Mobility Sensing Process; S170)

그리고, 데이터 보상기(141)는 이전 프레임의 보상 데이터(Previous CD)를 센싱 데이터(SD)와 기준 제1 보상 데이터(Ref CD1)를 이용하여 현재 프레임의 보상 데이터(Updated CD)로 업데이트 한다. (CD update; S180)

구체적으로, 이전 프레임의 제1 보상 데이터를 기준 제1 보상 데이터(Ref CD1)와 비교하여, 현재 프레임의 제1 보상 데이터로 업데이트 한다. 즉, 이전 프레임의 제1 보상 데이터와 기준 제1 보상 데이터(Ref CD1)의 차이 값을 일정 수준 이상으로 판단할 경우, 기준 제1 보상 데이터(Ref CD1)를 현재 프레임의 제1 보상 데이터(CD1)로 업데이트 한다.

그리고, 이전 프레임의 제2 보상 데이터(CD2)에 센싱 데이터(SD)를 반영하여, 현재 프레임의 제2 보상 데이터(CD2)로 업데이트한다. 즉, 데이터 보상기(141)는 RT 센싱 프로세스로부터 산출된 센싱 데이터(SD)를 DDR1(142b-1)으로부터 읽어들인 이전 프레임의 제2 보상 데이터(CD2)에 적용하여, 현재 프레임의 제2 보상 데이터(CD2)로 업데이트 한다.

그리고, 데이터 보상기(141)은 수직 블랭크 구간(Vertical Black time)에서, 업데이트된 보상 데이터(Updated CD)를 DDR2(142b-2)에 기입한다. 즉, 데이터 보상기(141)는 DDR2(142b-2)에 업데이트된 제1 보상 데이터(CD1) 및 제2 보상 데이터(CD2)를 기입한다. (DDR2 write; S190)

그리고, 데이터 보상기(141)은 DDR2(142b-2)에 업데이트된 보상 데이터(Updated CD)를 이용하여, 영상 데이터(RGB)를 보상하고, 보상된 영상 데이터(RGB)를 아날로그 신호 형태의 데이터 전압(Vdata)으로 변환하여, 데이터 전압(Vdata)을 보상하여 정상 구동을 수행한다. (Normal driving; S110)

즉, 현재 프레임에서는 DDR2(142b-2)에 저장된 보상 데이터를 이용하여, 데이터 전압(Vdata)을 보상하여 정상 구동을 수행한다. 한편, 현재 프레임에서는 DDR2(142b-2)에 저장된 보상 데이터(CD)를 이용하여, 전술한 RT 센싱 프로세싱을 재차 수행하여, 다음 프레임의 보상 데이터(CD)를 업데이트하고, 업데이트된 보상 데이터를 DDR1(142b-1)에 저장한다.

다시 말하면, 어느 특정 프레임에서, DDR1(142b-1) 및 DDR2(142b-2) 중 어느 하나에 저장된 보상 데이터(CD)는 데이터 전압(Vdata)을 보상하는데 이용되고, DDR1(142b-1) 및 DDR2(142b-2) 중 다른 하나에 저장된 보상 데이터(CD)는 업데이트된다.

전술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는, 구동 구간(Active time)동안, NAND(142a)에 저장된 기준 제1 보상 데이터(Ref CD1)를 읽어 들여, 버퍼 메모리(142c)를 통해 복수의 휘발성 메모리(142b-1, 142b-2) 중 어느 하나에 저장할 수 있다. 복수의 휘발성 메모리(142b-1, 142b-2)의 동작에 대해서는 도 8을 참조하여 보다 상세히 설명한다.

그리고, 저장된 기준 제1 보상 데이터(Ref CD1)는 비휘발성 메모리에 저장되므로, 변동되지 않는 값이다. 이에, 기준 제1 보상 데이터(Ref CD1)에 따라 업데이트 되는 제1 보상 데이터(CD1)는 정상 값을 유지할 수 있어, 구동 트랜지스터의 문턱 전압 값은 외부 요인에도 불구하고 정상적으로 보상될 수 있다.

이하에서는 도 8을 참조하여, 복수의 프레임에서, 복수의 휘발성 메모리를 이용한 영상 데이터 보상 및 보상 데이터 업데이트 방식을 설명한다.

도 8은 본 발명의 실시예에 따른 표시 장치의 타이밍 제어부의 프레임별 동작을 설명하기 위한 그래프이다.

도 8에 도시된 바와 같이, 제N프레임의 구동 구간(Active time)동안, NAND(142a)로부터 기준 제1 보상 데이터(Ref CD1)를 읽어 들일 수 있다. (NAND read) 그리고, N프레임의 구동 구간(Active time)동안, DDR1(142b-1)에 저장된 보상 데이터(CD)를 읽어 들여, 영상 데이터(RGB)를 보상할 수 있다. 그리고, 제N프레임의 블랭크 구간(Blank Time)에서는 DDR2(142b-2)에 보상 데이터(CD)를 업데이트하여 기입한다. (DDR2 update)

그리고, 이어지는 제N+1프레임의 구동 구간(Active time)동안에도, NAND(142a)로부터 기준 제1 보상 데이터(Ref CD1)를 읽어 들일 수 있다. (NAND read) 그리고, N+1프레임의 구동 구간(Active time)동안, DDR2(142b-2)에 저장된 보상 데이터(CD)를 읽어 들여, 영상 데이터(RGB)를 보상할 수 있다. 그리고, 제N+1프레임의 블랭크 구간(Blank Time)에서는 DDR1(142b-1)에 보상 데이터(CD)를 업데이트하여 기입한다. (DDR1 update)

전술한 바와 같이, 매 프레임 별로 복수의 휘발성 메모리(142b-1, 142b-2)를 교번하여 사용함으로써, 영상 데이터 보상 및 보상 데이터 업데이트를 하나의 프레임에서 수행할 수 있다.

이에, 하나의 프레임에서, 영상 데이터를 보상할 수 있을 뿐만 아니라, 보상 데이터를 업데이트할 수 있어, 보상 데이터 업데이트를 위한 별도의 시간이 필요하지 않는다. 결국, 본 발명의 일 실시예에 따른 표시 장치는, 별도의 시간 지연 없이 영상 데이터를 보상할 수 있다.

이하에서는 도 9를 참조하여, 표시 장치의 전원이 켜지는 시점에서 구동 트랜지스터의 이동도를 보상하는 프로세스인 On RF(On Real time Fast mode) 센싱 프로세스에 대해서 설명한다.

도 9는 본 발명의 실시예에 따른 표시 장치의 On RF 센싱 프로세스를 설명하기 위한 흐름도이다.

도 9에 도시된 바와 같이, 표시 장치의 파워가 온 되고(Power On)되고, 표시 패널이 영상을 구현하기 이전에 On RF 센싱 프로세스를 위한 파라미터를 셋팅한다. (parameter setting; S210)

구체적으로, 파라미터를 셋팅이라 함은 이동도 센싱을 위한 타이밍 정보 및 이동도 센싱을 위한 센싱용 데이터 전압인 제2 데이터 전압에 관련된 정보를 셋팅하는 것을 의미한다.

그리고, 구동 트랜지스터의 이동도에 대한 보상 데이터인 제2 보상 데이터의 업데이트를 위해 센싱 데이터 및 제2 보상 데이터를 기준 값으로 설정한다. (CD2 update ready; S220)

이후 하나의 행의 화소들에 배치되는 구동 트랜지스터의 이동도를 센싱을 시작한다.

구체적으로, 도 2 및 4를 참조하면, 턴-온 레벨의 스캔 신호(SCAN)에 의해 스위칭 트랜지스터(SWT)가 턴-온 상태가 되며, 구동 트랜지스터(DT)의 제 1 노드(N1)에 이동도 센싱을 위한 센싱용 데이터 전압인 제2 데이터 전압을 출력한다. (Sensing Vdata output; S230)

그리고, 도 2 및 4를 참조하면, 기준 전압 배선(RVL)의 센싱 전압 상승을 샘플링하여, 구동 트랜지스터의 이동도를 반영하여 센싱 데이터(SD)를 산출한다. (Mobility Sensing Process; S240)

그리고, 도 5를 참조하면, 산출된 센싱 데이터(SD)는 구동 트랜지스터의 이동도 값을 반영하므로, 데이터 보상기(141)은 센싱 데이터(SD)를 이용하여 구동 트랜지스터의 이동도의 편차 값에 해당하는 제2 보상 데이터(CD2)를 업데이트 한다. (CD2 update; S250)

이후, 버퍼 메모리(142c)에 업데이트된 제2 보상 데이터(CD2)를 기입한다. (Buffer write; S260)

그리고, 하나의 행의 화소들에 배치되는 구동 트랜지스터의 이동도에 대한 센싱이 끝난 경우, 버퍼 메모리(142c)에 기입된 제2 보상 데이터(CD2)를 읽어 들인다. (Buffer read; S270) 그리고, 데이터 보상기(141)는 DDR1(142b-1)에 업데이트된 제2 보상 데이터(CD2)를 기입한다. (DDR1 write; S280)

상술한 바와 같이, 하나의 행의 화소들에 배치되는 구동 트랜지스터의 이동도를 센싱이 끝난 뒤, 전체 화소들에 대한 센싱이 이루어지지 않는 경우 다른 행의 화소들에 배치되는 구동 트랜지스터의 이동도를 센싱한다.

상술한 센싱 프로세스를 전체 화소들에 대하여 수행한 경우에는 On RF 센싱 프로세스를 종료한다. 그리고, RT 센싱 프로세스에 돌입하게 된다.

이하에서는 도 10을 참조하여, RT 센싱 프로세스에 대해서 구체적으로 살펴본다. 설명의 편의를 위하여, 도 4 내지 도 6을 추가로 참조한다.

도 10은 본 발명의 실시예에 따른 표시 장치의 RT 센싱 프로세스를 설명하기 위한 흐름도이다.

On RF 센싱 프로세스를 종료된 이후, 수직 블랭크 구간(Vertical Black time)에 진입한 경우, RT 센싱 프로세스를 준비한다. (RT Sensing ready; S310)

다만, 수직 블랭크 구간(Vertical Black time)에 진입하지 않은 경우에는, 뮤트(Mute) 상태일 수 있다. 상술한 뮤트(Mute) 상태에서는 신호가 출력되지 않는 상태를 의미한다.

그리고, 구동 구간(Active time)에 진입한 경우, 영상 구동용 데이터 전압인 제1 데이터 전압이 출력되고(Video Vdata output; S321), 영상 회복용 데이터 전압인 제3 데이터 전압을 준비하고(Vdata recovery ready; S322), 버퍼 메모리(142c)는 NAND(142a)로부터 기준 제1 보상 데이터(Ref CD1)를 읽어 들여(NAND read; S323), 버퍼 메모리(142c)에 기준 제1 보상 데이터(Ref CD1)를 기입한다. (Buffer write; S324)

제1 데이터 전압이 출력되어 1프레임의 구동이 완료될 때까지, 영상 구동용 데이터 전압은 계속 출력된다. 그리고 1프레임 구동이 완료되어, 다음 수직 블랭크 구간(Vertical Black time)에 진입한 경우, 도 4에서 전술한 RT 센싱 프로세스를 진행하여, 구동 트랜지스터의 이동도에 대한 센싱 데이터(SD)를 산출할 수 있다. 즉, 데이터 구동부(130)는 구동 트랜지스터의 일 전극으로부터 센싱 전압을 샘플링하여, 구동 트랜지스터의 이동도에 대한 센싱 데이터(SD)를 산출할 수 있다. (Mobility Sensing Process; S330)

그리고, 이전 프레임의 제2 보상 데이터(CD2)에 센싱 데이터(SD)를 반영하여, 현재 프레임의 제2 보상 데이터(CD2)로 업데이트한다. 즉, 데이터 보상기(141)는 RT 센싱 프로세스로부터 산출된 센싱 데이터(SD)와 DDR1(142b-1)으로부터 읽어들인 이전 프레임의 제2 보상 데이터(CD2)를 비교하여, 새로운 제2 보상 데이터(CD2)로 업데이트 한다. (CD2 update; S340)

한편, 데이터 보상기(141)는 버퍼 메모리(142c)로부터 기준 제1 보상 데이터(Ref CD1)를 읽어 들일 수 있다. (Buffer read; S351)

그리고, 이전 프레임의 제1 보상 데이터(CD1)를 기준 제1 보상 데이터(Ref CD1)과 비교한다. (CD1 comparison; S352) 즉, 이전 프레임의 제1 보상 데이터를 기준 제1 보상 데이터(Ref CD1)의 차이 값을 일정 에러 수준 이상으로 판단할 경우, 기준 제1 보상 데이터(Ref CD1)를 현재 프레임의 제1 보상 데이터(CD1)로 업데이트 한다. (CD1 update; S353)

이후, 업데이트된 제1 보상 데이터(CD1) 및 업데이트된 제2 보상 데이터(CD2)를 버퍼 메모리(142c)에 기입한다. (Buffer write; S361) 그리고, 버퍼 메모리(142c)에 기입된 제1 보상 데이터(CD1) 및 제2 보상 데이터(CD2)를 읽어 들여, DDR2(142b-2)에 기입한다. 즉, 데이터 보상기(141)는 DDR2(142b-2)에 업데이트된 제1 보상 데이터(CD1) 및 업데이트된 제2 보상 데이터(CD)를 기입한다. (DDR2 write; S363)

한편, 블랭크 구간 중 센싱 프로세싱이 끝난 이후 에는 제2 데이터 전압을 제3 데이터 전압으로 회복(Recovery)시킬 수 있다. (Vdata Recovery; S370)

그리고, 모든 화소 행의 화소들에 대하여 보상 데이터가 업데이트 되지 않은 경우에는, 남은 화소 행의 화소들에 대하여 RT 센싱 프로세스를 준비한다. (RT Sensing ready; S310)

이와 달리, 모든 화소 행의 화소들에 대하여 보상 데이터(CD)가 업데이트된 경우에는, DDR2(142b-2)에 기입된 보상 데이터를 이용하여 모든 화소 행의 화소들에 대하여 새로운 RT 센싱 프로세스를 진행한다.

즉, DDR2(142b-2)에 기입된 보상 데이터를 이용하여 새로운 RT 센싱 프로세스를 진행 한 뒤, 업데이트된 보상 데이터를 DDR1(142b-1)에 기입한다. 이는 도 8에서 설명한 바와 같이, 매 프레임 별로 복수의 휘발성 메모리(142b-1, 142b-2)를 교번하여 사용하는 것을 의미한다. (DDR1 <-> DDR2; S380)

상술한 일련의 과정을 걸쳐, On RF 센싱 프로세스를 통해 구동 트랜지스터의 이동도 값을 정상적으로 보정할 수 있다. 그리고 이어지는 RT 센싱 프로세스를 통해, 구동 트랜지스터의 이동도 값 뿐만 아니라 문턱 전압 값도 주기적으로 보상할 수 있다.

본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 다른 특징에 따르면, 타이밍 제어부는 버퍼 메모리를 더 포함하고, 구동 구간에서, 버퍼 메모리는 비휘발성 메모리로부터 기준 제1 보상 데이터를 읽어 들여 기입할 수 있다.

본 발명의 또 다른 특징에 따르면, 블랭크 구간에서, 데이터 보상기는 버퍼 메모리로부터 기준 제1 보상 데이터를 읽어 들이고, 기준 제1 보상 데이터과 제1 보상 데이터를 비교하여, 제1 보상 데이터를 업데이트할 수 있다.

본 발명의 또 다른 특징에 따르면, 블랭크 구간에서, 데이터 구동부는 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 복수의 화소에 공급하고, 복수의 화소 각각의 구동 트랜지스터의 일 전극으로부터 센싱 전압을 샘플링하여, 센싱 데이터를 산출할 수 있다.

본 발명의 또 다른 특징에 따르면, 데이터 보상기는 센싱 데이터를 이용하여 제2 보상 데이터를 업데이트할 수 있다.

본 발명의 또 다른 특징에 따르면, 블랭크 구간에서, 데이터 구동부는 센싱 데이터를 산출한 이후에 영상 회복을 위한 제3 데이터 전압을 복수의 화소에 공급할 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 패널이 영상을 구현하기 이전에, 데이터 구동부는 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 복수의 화소에 공급하고, 복수의 화소 각각의 구동 트랜지스터의 일 전극으로부터 센싱 전압을 샘플링하여, 센싱 데이터를 산출할 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 패널이 영상을 구현하기 이전에, 데이터 보상기는 센싱 데이터를 이용하여 제2 보상 데이터를 업데이트할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 휘발성 메모리는 제1 휘발성 메모리 및 제2 휘발성 메모리를 포함하고, 제N 프레임의 블랭크 구간에서, 제1 보상 데이터 및 제2 보상 데이터를 업데이트 하여, 제2 휘발성 메모리에 기입하고, 제N+1 프레임의 블랭크 구간에서, 제1 보상 데이터 및 제2 보상 데이터를 업데이트 하여, 제1 휘발성 메모리에 기입할 수 있다.

본 발명의 또 다른 특징에 따르면, 제N 프레임의 구동 구간에서, 제1 휘발성 메모리로부터 제1 보상 데이터 및 제2 보상 데이터를 읽어 들여, 영상 데이터를 보상하고, 제N+1 프레임의 구동 구간에서, 제2 휘발성 메모리부터 제1 보상 데이터 및 제2 보상 데이터를 읽어 들여, 영상 데이터를 보상할 수 있다.

본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 구동 구간에 비휘발성 메모리로부터 제1 보상 데이터의 기준 값인 기준 제1 보상 데이터를 읽어 들이는 단계, 구동 구간에 버퍼 메모리에 기준 제1 보상 데이터를 기입하는 단계, 구동 구간에 이어지는 블랭크 구간에 버퍼 메모리로부터 기준 제1 보상 데이터를 읽어 들이는 단계, 블랭크 구간에 구동 트랜지스터의 이동도에 대한 센싱 데이터를 산출하는 단계, 블랭크 구간에 기준 제1 보상 데이터를 기준으로 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터를 업데이트하고, 센싱 데이터를 반영하여, 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 업데이트하는 단계 및 블랭크 구간에서 제1 보상 데이터 및 제2 보상 데이터를 복수의 휘발성 메모리 중 어느 하나에 저장하는 단계를 포함할 수 있다.

본 발명의 다른 특징에 따르면, 표시 장치의 구동 방법은 구동 구간에서, 기준 제1 보상 데이터를 읽어 들이는 단계 이전에, 센싱 데이터가 산출되는 화소들을 선택하는 단계를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 구동 구간에서, 복수의 화소에는 복수의 휘발성 메모리 중 다른 하나에 저장된 제1 보상 데이터 및 제2 보상 데이터를 반영한 영상 구동용 데이터 전압인 제1 데이터 전압이 공급될 수 있다.

본 발명의 또 다른 특징에 따르면, 블랭크 구간 중 센싱 데이터를 산출하는 단계에서, 복수의 화소에는 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압이 공급될 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치의 구동 방법은 블랭크 구간 중 센싱 데이터를 산출하는 단계 이후에, 복수의 화소에는 영상 회복용 데이터 전압인 제3 데이터 전압이 공급되는 단계를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 패널이 영상을 구현하기 이전에, 표시 장치의 구동 방법은 복수의 화소에 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 공급하여, 센싱 데이터를 산출하고, 센싱 데이터를 이용하여 제2 보상 데이터를 업데이트하는 단계를 더 포함할 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는 하나의 프레임 내에서 구동 구간과 블랭크 구간으로 구동되며, 각각 구동 트랜지스터를 갖는 복수의 화소를 포함하는 표시 패널, 영상을 표시하는 구동 구간 동안 영상 데이터에 기초한 제1 데이터 전압을 상기 복수의 화소에 제공하고, 센싱 데이터를 결정하기 위한 블랭크 구간에 상기 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 상기 복수의 화소에 제공하는 데이터 드라이버, 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터 및 상기 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 저장하는 복수의 휘발성 메모리, 제1 보상 데이터에 대한 기준값인 기준 제1 보상 데이터를 저장하는 비휘발성 메모리 및 블랭크 구간에서 기준 제1 보상 데이터에 기초하여 제1 보상 데이터를 업데이트하고, 상기 블랭크 구간에서 센싱 데이터를 기반으로 2차 보상 데이터를 업데이트하는 데이터 보상기를 포함한다.

본 발명의 다른 특징에 따르면, 구동 구간 동안 상기 비휘발성 메모리로부터 기준 제1 보상 데이터를 읽어 저장하는 버퍼 메모리를 더 포함하고, 블랭크 구간 동안 상기 데이터 보상기는 상기 버퍼 메모리로부터 상기 기준 제1 보상 데이터를 읽고 상기 기준 제1 보상 데이터와 상기 제1 보상 데이터를 비교하여 상기 제1 보상 데이터를 업데이트할 수 있다.

본 발명의 또 다른 특징에 따르면, 블랭크 구간 동안 상기 데이터 드라이버는, 센싱 데이터를 계산하기 위해 구동 트랜지스터의 전극으로부터 센싱 전압을 샘플링하고, 센싱 데이터를 산출한 후 상기 복수의 화소에 영상 회복을 위한 제3 데이터 전압을 공급할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 휘발성 메모리는 제1 휘발성 메모리 및 제2 휘발성 메모리를 포함하고, 제N 프레임의 블랭크 구간에 상기 데이터 보상기는 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트하여 상기 제2 휘발성 메모리에 저장하고, 제(N+1)번째 프레임의 블랭크 구간에, 상기 데이터 보상기는 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트하여 상기 제1 휘발성 메모리에 저장할 수 있다. 단, N은 1 이상의 정수임.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 제어부
150: 발광 소자
PX: 화소
DL: 데이터 배선
GL: 게이트 배선
RVL: 기준 전압 배선
SWT: 스위칭 트랜지스터
DT: 구동 트랜지스터
SET: 센싱 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
Vdata: 데이터 전압
SCAN: 스캔 전압
SENSE: 센싱 전압
VDD: 고전위 전압
VSS: 저전위 전압
VDDL: 고전위 전압 배선
VSSL: 저전위 전압 배선
131: ADC
132: DAC
141: 데이터 보상기
142: 메모리
142a: 비휘발성 메모리
142b-1: 제1 휘발성 메모리
142b-2: 제2 휘발성 메모리
142c: 버퍼 메모리
SD: 센싱 데이터
CD: 보상 데이터
CD1: 제1 보상 데이터
CD2: 제2 보상 데이터
RGB: 영상 데이터

Claims

하나의 프레임을 영상을 구동 구간과 블랭크 구간으로 분리 구동하고, 구동 트랜지스터를 포함하는 복수의 화소가 배치되는 표시 패널;
상기 구동 구간에 영상 데이터를 변환한 제1 데이터 전압을 상기 복수의 화소에 공급하는 데이터 구동부;
상기 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터 및 상기 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 이용하여 상기 영상 데이터를 보상하는 타이밍 제어부를 포함하고,
상기 타이밍 제어부는 데이터 보상기와 비휘발성 메모리와 복수의 휘발성 메모리로 구성되고,
상기 구동 구간에서 상기 비휘발성 메모리로부터 제1 보상 데이터의 기준 값인 기준 제1 보상 데이터를 읽어 들이고,
상기 블랭크 구간에서 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트 하여 상기 복수의 휘발성 메모리 중 어느 하나에 저장하는, 표시 장치.
제1항에 있어서,
상기 타이밍 제어부는 버퍼 메모리를 더 포함하고,
상기 구동 구간에서,
상기 버퍼 메모리는 상기 비휘발성 메모리로부터 상기 기준 제1 보상 데이터를 읽어 들여 기입하는, 표시 장치.
제2항에 있어서,
상기 블랭크 구간에서,
상기 데이터 보상기는 상기 버퍼 메모리로부터 상기 기준 제1 보상 데이터를 읽어 들이고, 상기 기준 제1 보상 데이터과 상기 제1 보상 데이터를 비교하여, 상기 제1 보상 데이터를 업데이트하는, 표시 장치.
제1항에 있어서,
상기 블랭크 구간에서,
상기 데이터 구동부는 상기 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 상기 복수의 화소에 공급하고, 상기 복수의 화소 각각의 구동 트랜지스터의 일 전극으로부터 센싱 전압을 샘플링하여, 센싱 데이터를 산출하는, 표시 장치.
제4항에 있어서,
상기 블랭크 구간에서,
상기 데이터 보상기는 상기 센싱 데이터를 이용하여 상기 제2 보상 데이터를 업데이트하는, 표시 장치.
제4항에 있어서,
상기 블랭크 구간에서,
상기 데이터 구동부는 상기 센싱 데이터를 산출한 이후에 영상 회복을 위한 제3 데이터 전압을 상기 복수의 화소에 공급하는, 표시 장치.
제1항에 있어서,
상기 표시 패널이 영상을 구현하기 이전에,
상기 데이터 구동부는 상기 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 상기 복수의 화소에 공급하고, 상기 복수의 화소 각각의 구동 트랜지스터의 일 전극으로부터 센싱 전압을 샘플링하여, 센싱 데이터를 산출하는, 표시 장치.
제7항에 있어서,
상기 표시 패널이 영상을 구현하기 이전에,
상기 데이터 보상기는 상기 센싱 데이터를 이용하여 상기 제2 보상 데이터를 업데이트하는, 표시 장치.
제1항에 있어서,
상기 복수의 휘발성 메모리는
제1 휘발성 메모리 및 제2 휘발성 메모리를 포함하고,
제N 프레임의 블랭크 구간에서, 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트 하여, 상기 제2 휘발성 메모리에 기입하고,
제N+1 프레임의 블랭크 구간에서, 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트 하여, 상기 제1 휘발성 메모리에 기입하는, 표시 장치.
제9항에 있어서,
상기 제N 프레임의 구동 구간에서, 상기 제1 휘발성 메모리로부터 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 읽어 들여, 상기 영상 데이터를 보상하고,
상기 제N+1 프레임의 구동 구간에서, 상기 제2 휘발성 메모리부터 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 읽어 들여, 상기 영상 데이터를 보상하는, 표시 장치.
하나의 프레임을 영상을 구동 구간과 블랭크 구간으로 분리 구동하고, 구동 트랜지스터를 포함하는 복수의 화소가 배치되는 표시 패널 및 비휘발성 메모리와 버퍼 메모리와 복수의 휘발성 메모리로 구성을 포함하는 표시 장치의 구동 방법에 있어서,
상기 구동 구간에 상기 비휘발성 메모리로부터 제1 보상 데이터의 기준 값인 기준 제1 보상 데이터를 읽어 들이는 단계;

상기 구동 구간에 상기 버퍼 메모리에 상기 기준 제1 보상 데이터를 기입하는 단계;
상기 구동 구간에 이어지는 상기 블랭크 구간에 상기 버퍼 메모리로부터 상기 기준 제1 보상 데이터를 읽어 들이는 단계;
상기 블랭크 구간에 상기 구동 트랜지스터의 이동도에 대한 센싱 데이터를 산출하는 단계;
상기 블랭크 구간에 상기 기준 제1 보상 데이터를 기준으로 상기 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터를 업데이트하고, 상기 센싱 데이터를 반영하여, 상기 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 업데이트하는 단계; 및
상기 블랭크 구간에서 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 상기 복수의 휘발성 메모리 중 어느 하나에 저장하는 단계를 포함하는, 표시 장치의 구동 방법.
제11항에 있어서,
상기 구동 구간에서,
상기 기준 제1 보상 데이터를 읽어 들이는 단계 이전에,
상기 센싱 데이터가 산출되는 화소들을 선택하는 단계를 더 포함하는, 표시 장치의 구동 방법.
제11항에 있어서,
상기 구동 구간에서,
상기 복수의 화소에는 상기 복수의 휘발성 메모리 중 다른 하나에 저장된 제1 보상 데이터 및 제2 보상 데이터를 반영한 영상 구동용 데이터 전압인 제1 데이터 전압이 공급되는, 표시 장치의 구동 방법.
제11항에 있어서,
상기 블랭크 구간 중 센싱 데이터를 산출하는 단계에서,
상기 복수의 화소에는 상기 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압이 공급되는, 표시 장치의 구동 방법.
제14항에 있어서,
상기 블랭크 구간 중 센싱 데이터를 산출하는 단계 이후에,
상기 복수의 화소에는 영상 회복용 데이터 전압인 제3 데이터 전압이 공급되는 단계를 더 포함하는, 표시 장치의 구동 방법.
제11항에 있어서,
상기 표시 패널이 영상을 구현하기 이전에,
상기 복수의 화소에 상기 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 공급하여, 센싱 데이터를 산출하고, 상기 센싱 데이터를 이용하여 상기 제2 보상 데이터를 업데이트하는 단계를 더 포함하는, 표시 장치의 구동 방법.
하나의 프레임 내에서 구동 구간과 블랭크 구간으로 구동되며,
각각 구동 트랜지스터를 갖는 복수의 화소를 포함하는 표시 패널;
영상을 표시하는 구동 구간 동안 영상 데이터에 기초한 제1 데이터 전압을 상기 복수의 화소에 제공하고, 센싱 데이터를 결정하기 위한 블랭크 구간에 상기 구동 트랜지스터의 이동도를 센싱하기 위한 제2 데이터 전압을 상기 복수의 화소에 제공하는 데이터 드라이버;
상기 구동 트랜지스터의 문턱 전압에 대한 제1 보상 데이터 및 상기 구동 트랜지스터의 이동도에 대한 제2 보상 데이터를 저장하는 복수의 휘발성 메모리;
상기 제1 보상 데이터에 대한 기준값인 기준 제1 보상 데이터를 저장하는 비휘발성 메모리; 및
상기 블랭크 구간에서 기준 제1 보상 데이터에 기초하여 제1 보상 데이터를 업데이트하고, 상기 블랭크 구간에서 센싱 데이터를 기반으로 2차 보상 데이터를 업데이트하는 데이터 보상기를 포함하는, 표시 장치.
제17항에 있어서,
구동 구간 동안 상기 비휘발성 메모리로부터 기준 제1 보상 데이터를 읽어 저장하는 버퍼 메모리를 더 포함하고,
상기 블랭크 구간 동안 상기 데이터 보상기는 상기 버퍼 메모리로부터 상기 기준 제1 보상 데이터를 읽고 상기 기준 제1 보상 데이터와 상기 제1 보상 데이터를 비교하여 상기 제1 보상 데이터를 업데이트하는, 표시 장치.
제17항에 있어서,
상기 블랭크 구간 동안 상기 데이터 드라이버는,
상기 센싱 데이터를 계산하기 위해 구동 트랜지스터의 전극으로부터 센싱 전압을 샘플링하고;
상기 센싱 데이터를 산출한 후 상기 복수의 화소에 영상 회복을 위한 제3 데이터 전압을 제공하는, 표시 장치.
제17항에 있어서,
상기 복수의 휘발성 메모리는 제1 휘발성 메모리 및 제2 휘발성 메모리를 포함하고,
제N 프레임의 블랭크 구간에 상기 데이터 보상기는 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트하여 상기 제2 휘발성 메모리에 저장하고,
제(N+1)번째 프레임의 블랭크 구간에, 상기 데이터 보상기는 상기 제1 보상 데이터 및 상기 제2 보상 데이터를 업데이트하여 상기 제1 휘발성 메모리에 저장하는, 표시 장치. (단, N은 1 이상의 정수임.)