KR20220093544A - 표시 장치, 컨트롤러 및 디스플레이 구동 방법 - Google Patents

표시 장치, 컨트롤러 및 디스플레이 구동 방법 Download PDF

Info

Publication number
KR20220093544A
KR20220093544A KR1020200184367A KR20200184367A KR20220093544A KR 20220093544 A KR20220093544 A KR 20220093544A KR 1020200184367 A KR1020200184367 A KR 1020200184367A KR 20200184367 A KR20200184367 A KR 20200184367A KR 20220093544 A KR20220093544 A KR 20220093544A
Authority
KR
South Korea
Prior art keywords
light emitting
transistor
voltage
line
data
Prior art date
Application number
KR1020200184367A
Other languages
English (en)
Inventor
박민선
김창희
손기민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200184367A priority Critical patent/KR20220093544A/ko
Publication of KR20220093544A publication Critical patent/KR20220093544A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예들은 표시 장치, 컨트롤러 및 디스플레이 구동 방법에 관한 것으로서, 더욱 상세하게는, 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화를 센싱하고 발광 트랜지스터들 간의 열화 편차를 보상해주는 표시 장치, 컨트롤러 및 디스플레이 구동 방법에 관한 것이다.

Description

표시 장치, 컨트롤러 및 디스플레이 구동 방법{DISPLAY DEVICE, CONTROLLER, AND DISPLAY DRIVING METHOD}
본 발명의 실시예들은 표시 장치, 컨트롤러 및 디스플레이 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 표시 패널이 직접 발광하는 자발광 디스플레이에 관한 많은 개발이 되고 있다.
종래의 자발광 디스플레이의 경우, 표시 패널에 배열된 다수의 서브픽셀 각각은 발광 소자 및 발광 소자를 구동시키기 위한 구동 트랜지스터, 그리고, 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터 등을 포함할 수 있다.
각 서브픽셀의 구동 시간이 길어짐에 따라 구동 트랜지스터의 열화가 발생할 수 있으며, 구동 트랜지스터가 열화 되는 경우, 구동 트랜지스터의 문턱전압 또는 이동도가 변하게 된다. 다수의 서브픽셀 각각의 구동 시간 편차에 따라, 다수의 서브픽셀 내 구동 트랜지스터들 간의 열화 정도가 다를 수 있고, 다수의 서브픽셀 내 구동 트랜지스터들 간의 특성치 편차가 발생할 수 있다. 이로 인해, 다수의 서브픽셀의 휘도 편차가 발생하게 되어, 화상 품질 저하로 이어질 수 있다.
이에 따라, 종래에는, 구동 트랜지스터들의 특성치를 센싱하여 특성치 편차를 보상해주는 기술이 개발되고 있다. 이러한 보상에도 불구하고, 여전히, 서브픽셀들 간의 휘도 편차가 발생하는 등의 문제점이 발생하고 있다.
본 발명의 실시예들은 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화가 서브픽셀들 간의 휘도 편차를 발생시키는 주요 발생 원인이 될 수 있음을 확인하고, 발광 트랜지스터들의 열화를 센싱하고 발광 트랜지스터들 간의 열화 편차를 보상해주기 위하여 제안된다.
본 발명의 실시예들은 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화를 센싱하고 발광 트랜지스터들 간의 열화 편차를 보상해주는 표시 장치, 컨트롤러 및 디스플레이 구동 방법을 제공할 수 있다.
본 발명의 실시예들은 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화를 효과적으로 센싱하기 위한 구조를 갖는 표시 장치, 컨트롤러 및 디스플레이 구동 방법을 제공할 수 있다.
본 발명의 실시예들은 다수의 데이터 라인, 다수의 스캔 라인 및 다수의 발광 라인과 연결된 다수의 서브픽셀을 포함하는 표시 패널과, 다수의 스캔 라인으로 스캔 신호를 출력하는 스캔 드라이버와, 다수의 발광 라인으로 발광 신호를 출력하는 발광 드라이버를 포함하는 표시 장치를 제공할 수 있다.
다수의 서브픽셀 중 임의의 제1 서브픽셀은 제1 발광 소자와, 제1 발광 소자를 구동하기 위한 제1 구동 트랜지스터와, 다수의 발광 라인 중 제1 발광 라인의 전압에 따라, 제1 발광 소자의 발광 여부를 제어하는 제1 발광 트랜지스터를 포함할 수 있다.
표시 패널 또는 발광 드라이버는, 발광 스위치 신호에 따라, 제1 발광 라인과 발광 드라이버 간의 전기적인 연결을 제어하는 발광 스위치 트랜지스터를 포함할 수 있다.
표시 패널 또는 데이터 구동 회로는 제1 발광 센스 신호에 따라, 제1 서브픽셀에 대응되는 제1 데이터 라인과 제1 발광 라인 간의 연결을 제어하는 제1 발광 센스 트랜지스터를 포함할 수 있다.
다수의 서브픽셀은 제1 서브픽셀과 다른 제2 서브픽셀을 더 포함하고, 제2 서브픽셀은, 제2 발광 소자와, 제2 발광 소자를 구동하기 위한 제2 구동 트랜지스터와, 제1 발광 라인의 전압에 따라, 제2 발광 소자의 발광 여부를 제어하는 제2 발광 트랜지스터를 포함할 수 있다.
표시 패널은, 제2 발광 센스 신호에 따라, 제2 서브픽셀과 대응되는 제2 데이터 라인과 제1 발광 라인 간의 연결을 제어하는 제2 발광 센스 트랜지스터를 더 포함할 수 있다.
발광 스위치 신호가 턴-오프 레벨 전압인 기간 동안, 제1 발광 센스 신호는 턴-오프 레벨 전압이고, 제2 발광 센스 신호는 턴-온 레벨 전압이고, 제1 구동 트랜지스터는 제1 서브픽셀과 대응되는 제1 데이터 라인에 공급된 제1 데이터 전압에 의해 턴-온 된 상태이고, 제1 발광 트랜지스터는 제2 서브픽셀과 대응되는 제2 데이터 라인에 공급된 제2 데이터 전압에 의해 턴-온 된 상태일 수 있다.
제1 서브픽셀은, 다수의 스캔 라인 중 제1 스캔 라인에 공급된 제1 스캔 신호에 따라, 제1 구동 트랜지스터의 제1 노드와 제1 데이터 라인 간의 연결을 제어하는 제1 스캔 트랜지스터와, 다수의 스캔 라인 중 제1 센스 라인에 공급된 제1 센스 신호에 따라, 제1 구동 트랜지스터의 제2 노드와 다수의 기준 라인 중 제1 기준 라인 간의 연결을 제어하는 제1 센스 트랜지스터와, 제1 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 제1 스토리지 캐패시터를 더 포함할 수 있다.
제2 서브픽셀은, 제1 스캔 라인에 공급된 제1 스캔 신호에 따라, 제2 구동 트랜지스터의 제1 노드와 제2 데이터 라인 간의 연결을 제어하는 제2 스캔 트랜지스터와, 제1 센스 라인에 공급된 제1 센스 신호에 따라, 제2 구동 트랜지스터의 제2 노드와 다수의 기준 라인 중 제2 기준 라인 간의 연결을 제어하는 제2 센스 트랜지스터와, 제2 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 제2 스토리지 캐패시터를 더 포함할 수 있다.
제1 스캔 라인과 제1 센스 라인은 동일할 수 있다. 또는, 제1 스캔 라인과 제1 센스 라인은 다를 수 있다.
발광 스위치 신호가 턴-오프 레벨 전압인 기간은, 제1 기준 라인에 초기화 전압이 인가되는 제1 기간, 제1 기준 라인의 전압이 상승하는 제2 기간, 및 제1 기준 라인의 전압이 포화되는 제3 기간을 포함할 수 있다.
발광 드라이버가 제1 발광 라인으로 출력하는 발광 신호의 턴-온 레벨 전압은 제1 기준 라인의 포화된 전압에 따라 가변 될 수 있다.
제1 기준 라인의 포화된 전압은 제1 발광 트랜지스터의 문턱전압에 따라 변화할 수 있다.
표시 장치는, 제1 기준 라인의 전압을 샘플링 하는 아날로그-디지털 변환기와 제1 기준 라인과 아날로그-디지털 변환기 간의 연결을 제어하는 샘플링 스위치와, 기준 전압 인가 노드와 제1 기준 라인 간의 연결을 제어하는 초기화 스위치를 더 포함할 수 있다.
샘플링 스위치에 의해 아날로그-디지털 변환기와 제1 기준 라인이 연결된 기간 동안, 발광 스위치 신호가 턴-오프 레벨 전압이고, 제1 발광 센스 신호는 턴-오프 레벨 전압이고, 제2 발광 센스 신호는 턴-온 레벨 전압이고, 제1 구동 트랜지스터는 제1 데이터 라인에 공급된 제1 데이터 전압에 의해 턴-온 된 상태이고, 제1 발광 트랜지스터는 제2 데이터 전압에 의해 턴-온 된 상태일 수 있다.
제2 서브픽셀은 제1 서브픽셀과 동일한 색상의 빛을 발광할 수 있다.
발광 신호의 턴-온 레벨 전압은 가변 될 수 있다.
본 발명의 실시예들은 다수의 데이터 라인, 다수의 스캔 라인 및 다수의 발광 라인과 연결된 다수의 서브픽셀을 포함하는 표시 패널과, 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로와, 다수의 발광 라인으로 발광 신호를 출력하는 발광 드라이버를 포함하는 표시 장치를 제공할 수 있다.
다수의 서브픽셀 중 임의의 제1 서브픽셀은, 제1 발광 소자와, 제1 발광 소자를 구동하기 위한 제1 구동 트랜지스터와, 다수의 발광 라인 중 제1 발광 라인의 전압에 따라, 제1 발광 소자의 발광 여부를 제어하는 제1 발광 트랜지스터를 포함할 수 있다.
발광 드라이버가 제1 발광 라인으로 출력하는 발광 신호의 턴-온 레벨 전압은 가변 될 수 있다.
발광 드라이버가 제1 발광 라인으로 출력하는 발광 신호의 턴-온 레벨 전압은 제1 발광 트랜지스터의 문턱전압의 변화에 따라 가변 될 수 있다.
표시 패널 또는 발광 드라이버는, 발광 스위치 신호에 따라, 제1 발광 라인과 발광 드라이버 간의 전기적인 연결을 제어하는 발광 스위치 트랜지스터를 더 포함할 수 있다.
표시 패널 또는 데이터 구동 회로는 제1 발광 센스 신호에 따라, 제1 서브픽셀에 대응되는 제1 데이터 라인과 제1 발광 라인 간의 연결을 제어하는 제1 발광 센스 트랜지스터를 더 포함할 수 있다.
본 발명의 실시예들은 표시 패널에 배치된 서브픽셀로 데이터 전압을 출력하는 데이터 구동 회로로부터 센싱값을 수신하는 수신부와, 센싱값에 따라 서브픽셀 내 발광 소자의 발광 여부를 제어하기 위한 발광 신호의 턴-온 레벨 전압의 크기를 제어하는 제어부를 포함하는 컨트롤러를 제공할 수 있다.
본 발명의 실시예들은, 다수의 데이터 라인, 다수의 스캔 라인 및 다수의 발광 라인과 연결된 다수의 서브픽셀을 포함하는 표시 패널과, 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로와, 다수의 스캔 라인으로 스캔 신호를 출력하는 스캔 드라이버와, 다수의 발광 라인으로 발광 신호를 출력하는 발광 드라이버를 포함하는 표시 장치의 디스플레이 구동 방법을 제공할 수 있다.
본 발명의 실시예들에 따른 디스플레이 구동 방법은, 제1 발광 소자, 제1 발광 소자를 구동하기 위한 제1 구동 트랜지스터, 및 제1 발광 라인의 전압에 따라 제1 발광 소자의 발광 여부를 제어하는 제1 발광 트랜지스터를 포함하는 제1 서브픽셀을 구동하는 제1 단계와, 발광 신호의 턴-온 레벨 전압을 조절하는 제2 단계와, 조절된 턴-온 레벨 전압을 갖는 발광신호를 제1 발광 라인으로 출력하여 제1 서브픽셀을 구동하여 제1 발광 소자를 발광시키는 제3 단계를 포함할 수 있다.
제1 단계에서, 제1 발광 라인과 발광 드라이버 간의 연결은 끊어질 수 있다.
제1 단계에서, 제1 구동 트랜지스터는 제1 서브픽셀과 대응되는 제1 데이터 라인에 공급된 제1 데이터 전압에 의해 턴-온 된 상태이고, 제1 발광 라인은 제1 서브픽셀과 다른 제2 서브픽셀과 대응되는 제2 데이터 라인에 공급된 제2 데이터 전압을 인가 받고, 제1 발광 트랜지스터는 제2 데이터 전압에 의해 턴-온 된 상태일 수 있다.
발광 신호의 턴-온 레벨 전압은 제1 발광 트랜지스터의 문턱전압의 변화에 따라 가변 될 수 있다.
본 발명의 실시예들에 의하면, 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화가 서브픽셀들 간의 휘도 편차를 발생시키는 주요 발생 원인이 될 수 있음을 확인하고, 발광 트랜지스터들의 열화를 센싱하고 발광 트랜지스터들 간의 열화 편차를 보상해주기 위하여 제안된다.
본 발명의 실시예들에 의하면, 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화를 센싱하고 발광 트랜지스터들 간의 열화 편차를 보상해주는 표시 장치, 컨트롤러 및 디스플레이 구동 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들의 열화를 효과적으로 센싱하기 위한 구조(발광 스위치 트랜지스터, 발광 센스 트랜지스터 등)를 갖는 표시 장치, 컨트롤러 및 디스플레이 구동 방법을 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치의 시스템 구성도이다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 표시 장치의 서브픽셀에 대한 등가회로들이다.
도 3은 본 발명의 실시예들에 따른 표시 장치의 게이트 구동 회로에 포함되는 발광 드라이버, 스캔 드라이버 및 센스 드라이버를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 표시 장치의 발광 트랜지스터에 대한 열화 보상 동작을 나타낸 다이어그램이다.
도 5는 본 발명의 실시예들에 따른 표시 장치의 보상 회로를 나타낸 도면이다.
도 6은 도 5의 보상 회로의 구동 타이밍도이다.
도 7 내지 도 9는 도 5의 보상 회로의 구동 동작을 설명하기 위한 도면들이다.
도 10은 본 발명의 실시예들에 따른 표시 장치의 보상 회로를 나타낸 다른 도면이다.
도 11은 도 10의 보상 회로의 구동 타이밍도이다.
도 12 내지 도 14는 도 10의 보상 회로의 구동 동작을 설명하기 위한 도면들이다.
도 15는 본 발명의 실시예들에 따른 표시 장치의 구동 방법에 대한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는 표시 패널(110)과, 표시 패널(110)을 구동하기 위한 구동 회로를 포함할 수 있다.
구동 회로는 데이터 구동 회로(120) 및 게이트 구동 회로(130) 등을 포함할 수 있으며, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하는 컨트롤러(140)를 더 포함할 수 있다.
표시 패널(110)은 기판(SUB)과, 기판(SUB) 상에 배치되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들을 포함할 수 있다. 표시 패널(110)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과 연결된 다수의 서브픽셀(SP)을 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시영역(DA)과 영상이 표시되지 않고 표시영역(DA)과 다른 비-표시영역(NDA)을 포함할 수 있다. 표시 패널(110)에서, 표시영역(DA)에는 이미지를 표시하기 위한 다수의 서브픽셀(SP)이 배치되고, 비-표시영역(NDA)에는 구동 회로들(120, 130, 140)이 전기적으로 연결되거나 구동 회로들(120, 130, 140)이 실장 될 수 있고, 집적회로 또는 인쇄회로 등이 연결되는 패드부가 배치될 수도 있다.
데이터 구동 회로(120)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 신호들을 공급할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)을 구동하기 위한 회로서, 다수의 게이트 라인(GL)으로 게이트 신호들을 공급할 수 있다. 컨트롤러(140)는 데이터 구동 회로(120)의 동작 타이밍을 제어하기 위하여 데이터 제어 신호(DCS)를 데이터 구동 회로(120)에 공급할 수 있다. 컨트롤러(140)는 게이트 구동 회로(130)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GCS)를 게이트 구동 회로(130)에 공급할 수 있다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 데이터 구동 회로(120)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위하여, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동 회로(120) 및 게이트 구동 회로(130)로 출력한다.
컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 구동 회로(120)는, 컨트롤러(140)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(120)는 소스 구동 회로라고도 한다.
이러한 데이터 구동 회로(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털-아날로그 변환기(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그-디지털 변환기(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
예를 들어, 각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다.
게이트 구동 회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(110)의 비-표시영역(NDA)에 형성될 수 있다. 게이트 구동 회로(130)는 기판(SUB) 상에 배치되거나 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동 회로(130)는 GIP 타입인 경우 기판(SUB)의 비-표시영역(NDA)에 배치될 수 있다. 게이트 구동 회로(130)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판(SUB)에 연결될 수 있다.
한편, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 표시영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 서브픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(120)는, 게이트 구동 회로(130)에 의해 특정 게이트 라인(GL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다.
데이터 구동 회로(120)는 표시 패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(120)는 표시 패널(110)의 양 측(예: 상측과 하측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(130)는 표시 패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(130)는 표시 패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러(140)는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
컨트롤러(140)는 인쇄회로기판, 가요성 인쇄회로 등에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동 회로(120) 및 게이트 구동 회로(130)와 전기적으로 연결될 수 있다.
컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다. 컨트롤러(140)는 하나 이상의 레지스터 등의 기억매체를 포함할 수 있다.
다수의 게이트 라인(GL)은 다수의 스캔 라인(SCL) 및 다수의 발광 라인(EML)을 포함할 수 있으며, 경우에 따라, 다수의 센스 라인(SENL)을 더 포함할 수 있다.
다수의 서브픽셀(SP) 각각은 스캔 라인(SCL) 및 발광 라인(EML)과 연결될 수 있으며, 경우에 따라 센스 라인(SENL)과 더 연결될 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)는 표시 패널(110)이 스스로 빛을 내는 자발광 디스플레이일 수 있다. 예를 들어, 본 발명의 실시예들에 따른 표시 장치(100)는 OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등일 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광 소자로서 포함할 수 있다. 본 발명의 실시예들에 따른 표시 장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광 소자를 포함할 수 있다. 본 발명의 실시예들에 따른 표시 장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광 소자로서 포함할 수 있다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 표시 장치(100)의 서브픽셀(SP)에 대한 등가회로들이다.
도 2a 및 도 2b를 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)의 표시 패널(110)에 배치된 다수의 서브픽셀(SP) 각각은 발광 소자(ED), 구동 트랜지스터(DT), 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT), 발광 트랜지스터(EMT) 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
발광 소자(ED)는 픽셀 전극(PE)과 공통 전극(CE)을 포함하고, 픽셀 전극(PE)과 공통 전극(CE) 사이에 위치하는 발광층(EL)을 포함할 수 있다.
발광 소자(ED)의 픽셀 전극(PE)은 각 서브픽셀(SP)마다 배치되는 전극이고, 공통 전극(CE)은 모든 서브픽셀(SP)에 공통으로 배치되는 전극일 수 있다. 여기서, 픽셀 전극(PE)은 애노드 전극이고 공통 전극(CE)은 캐소드 전극일 수 있다. 반대로, 픽셀 전극(PE)은 캐소드 전극이고 공통 전극(CE)은 애노드 전극일 수 있다.
예를 들어, 발광 소자(ED)는 유기발광다이오드(OLED), 발광다이오드(LED) 또는 퀀텀닷 발광 소자 등일 수 있다.
구동 트랜지스터(DT)는 발광 소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(DT)의 제1 노드(N1)는 구동 트랜지스터(DT)의 게이트 노드일 수 있으며, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DT)의 제2 노드(N2)는 구동 트랜지스터(DT)의 소스 노드 또는 드레인 노드일 수 있으며, 센스 트랜지스터(SENT)의 소스 노드 또는 드레인 노드와 전기적으로 연결되고, 발광 소자(ED)의 픽셀 전극(PE)과도 전기적으로 연결될 수 있다. 구동 트랜지스터(DT)의 제3 노드(N3)는 구동전압(EVDD)을 공급하는 구동 라인(DVL)과 전기적으로 연결될 수 있다.
스캔 트랜지스터(SCT)는 게이트 노드에 인가되는 스캔 신호(SCAN)에 의해 온-오프가 제어되며 구동 트랜지스터(DT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 연결될 수 있다. 다시 말해, 스캔 트랜지스터(SCT)는, 게이트 라인(GL)의 한 종류인 스캔 라인(SCL)에서 공급되는 스캔 신호(SCAN)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(DT)의 제1 노드(N1) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)는, 턴-온 레벨 전압을 갖는 스캔 신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 제1 노드(N1)에 전달해줄 수 있다.
여기서, 스캔 트랜지스터(SCT)가 n 타입 트랜지스터인 경우, 스캔 신호(SCAN)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 스캔 트랜지스터(SCT)가 p 타입 트랜지스터인 경우, 스캔 신호(SCAN)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
센스 트랜지스터(SENT)는 게이트 노드에 인가되는 센스 신호(SENSE)에 의해 온-오프가 제어되며, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준 라인(RVL) 사이에 연결될 수 있다. 다시 말해, 센스 트랜지스터(SENT)는, 게이트 라인(GL)의 다른 한 종류인 센스 라인(SENL)에서 공급된 센스 신호(SENSE)에 따라 턴-온 또는 턴-오프 되어, 기준 라인(RVL)과 구동 트랜지스터(DT)의 제2 노드(N2) 간의 연결을 제어할 수 있다.
센스 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스 신호(SENSE)에 의해 턴-온 되어, 기준 라인(RVL)에서 공급된 기준전압(Vref)을 구동 트랜지스터(DT)의 제2 노드(N2)에 전달해줄 수 있다.
또한, 센스 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스 신호(SENSE)에 의해 턴-온 되어, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 라인(RVL)으로 전달해줄 수 있다.
여기서, 센스 트랜지스터(SENT)가 n 타입 트랜지스터인 경우, 센스 신호(SENSE)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 센스 트랜지스터(SENT)가 p 타입 트랜지스터인 경우, 센스 신호(SENSE)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
발광 트랜지스터(EMT)는 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하기 위한 트랜지스터이다.
발광 트랜지스터(EMT)는 게이트 노드에 전기적으로 연결된 발광 라인(EML)에서 공급되는 발광 신호(EM)에 의해 온-오프가 제어되며, 구동 트랜지스터(DT)의 제3 노드(N3)와 구동 라인(DVL) 간의 연결을 제어할 수 있다. 여기서, 발광 트랜지스터(EMT)가 n 타입 트랜지스터인 경우, 발광 신호(EM)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 발광 트랜지스터(EMT)가 p 타입 트랜지스터인 경우, 발광 신호(EM)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 캐패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안, 해당 서브픽셀(SP)은 발광할 수 있다.
한편, 센스 트랜지스터(SENT)가 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 라인(RVL)으로 전달해주는 기능은 서브픽셀(SP)의 특성치를 센싱하기 위한 구동 시 이용될 수 있다. 이 경우, 기준 라인(RVL)으로 전달되는 전압은 서브픽셀(SP)의 특성치를 산출하기 위한 전압이거나 서브픽셀(SP)의 특성치가 반영된 전압일 수 있다. 여기서, 본 발명의 실시예들에서, 서브픽셀(SP)의 특성치는 구동 트랜지스터(DT)의 문턱전압 또는 이동도이거나, 발광 소자(ED)의 문턱전압이거나, 발광 트랜지스터(EMT)의 문턱전압일 수 있다.
구동 트랜지스터(DT), 스캔 트랜지스터(SCT), 센스 트랜지스터(SENT) 및 발광 트랜지스터(EMT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 본 개시에서는, 설명의 편의를 위하여, 구동 트랜지스터(DT), 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT) 각각은 n타입인 것을 예로 든다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DT)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
도 2a를 참조하면, 각 서브픽셀(SP)은 2 스캔 구조를 가질 수 있다. 즉, 각 서브픽셀(SP)에 연결된 스캔 라인(SCL) 및 센스 라인(SENL)은 서로 다른 게이트 라인(GL)일 수 있다. 이 경우, 스캔 신호(SCAN) 및 센스 신호(SENSE)는 서로 별개의 게이트 신호일 수 있고, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센스 트랜지스터(SENT)의 온-오프 타이밍은 독립적일 수 있다. 즉, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센스 트랜지스터(SENT)의 온-오프 타이밍은 동일할 수도 있고 다를 수 있다.
도 2b를 참조하면, 각 서브픽셀(SP)은 1 스캔 구조를 가질 수 있다. 즉, 각 서브픽셀(SP)에 연결된 스캔 라인(SCL) 및 센스 라인(SENL)은 동일한 게이트 라인(GL)일 수 있다. 즉, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 게이트 노드와 센스 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 연결될 수 있다. 이 경우, 스캔 신호(SCAN) 및 센스 신호(SENSE)는 동일한 게이트 신호일 수 있고, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센스 트랜지스터(SENT)의 온-오프 타이밍은 동일할 수 있다.
도 2a 및 도 2b에 도시된 서브픽셀(SP)의 구조는 예시들일 뿐, 1개 이상의 트랜지스터를 더 포함하거나 1개 이상의 캐패시터를 더 포함하여 다양하게 변형될 수 있다.
도 3은 본 발명의 실시예들에 따른 표시 장치(100)의 게이트 구동 회로(130)에 포함되는 발광 드라이버(310), 스캔 드라이버(320) 및 센스 드라이버(330)를 나타낸 도면이다.
도 3을 참조하면, 서브픽셀(SP)이 도 2a와 같은 구조를 갖는 경우, 게이트 구동 회로(130)는 발광 드라이버(310), 스캔 드라이버(320) 및 센스 드라이버(330)를 포함할 수 있다.
발광 드라이버(310)는 발광 클럭 신호(EMCLK)에 근거하여 발광 신호(EM)를 발광 라인(EML)으로 출력할 수 있다. 스캔 드라이버(320)는 스캔 클럭 신호(SCCLK)에 근거하여 스캔 신호(SCAN)를 스캔 라인(SCL)으로 출력할 수 있다. 센스 드라이버(330)는 센스 클럭 신호(SECLK)에 근거하여 센스 신호(SENSE)를 센스 라인(SENL)으로 출력할 수 있다.
서브픽셀(SP)이 도 2b와 같은 구조를 갖는 경우, 게이트 구동 회로(130)는 센스 드라이버(330)를 포함하지 않고, 발광 드라이버(310) 및 스캔 드라이버(320)를 포함할 수 있다.
한편, 각 서브픽셀(SP)은 발광 소자(ED)가 발광할 수 있는 상태가 준비된 경우, 발광 트랜지스터(EMT)가 턴-온 됨으로써 발광 소자(ED)가 발광하게 된다. 각 서브픽셀(SP)의 구동 시간이 길어짐에 따라 발광 트랜지스터(EMT)의 열화가 될 수 있다. 발광 트랜지스터(EMT)가 열화 되는 경우, 발광 트랜지스터(EMT)의 문턱전압이 변하게 된다.
다수의 서브픽셀(SP) 각각의 구동 시간 편차에 따라, 다수의 서브픽셀(SP) 내 발광 트랜지스터들(EMT) 간의 열화 정도가 다를 수 있고, 다수의 서브픽셀(SP) 내 발광 트랜지스터들(EMT) 간의 문턱전압 편차가 발생할 수 있다. 이로 인해, 다수의 서브픽셀(SP)의 발광 시간이 달라지게 되어, 다수의 서브픽셀(SP)의 휘도 편차가 발생하게 되어, 화상 품질 저하로 이어질 수 있다.
이에, 본 발명의 실시예들에 따른 표시 장치(100)는 다수의 서브픽셀(SP) 각각의 발광 트랜지스터(EMT)의 열화 정도를 센싱하여 다수의 서브픽셀(SP) 내 발광 트랜지스터들(EMT) 간의 열화 편차를 보상해줄 수 있다.
아래에서는, 다수의 서브픽셀(SP) 내 발광 트랜지스터들(EMT) 간의 열화 편차를 보상해주기 위한 보상 회로 및 보상 방법에 대하여 설명한다.
도 4는 본 발명의 실시예들에 따른 표시 장치(100)의 발광 트랜지스터(EMT)에 대한 열화 보상 동작을 나타낸 다이어그램이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는, 다수의 데이터 라인(DL), 다수의 스캔 라인(SCL) 및 다수의 발광 라인(EML)과 연결된 다수의 서브픽셀(SP)을 포함하는 표시 패널(110)과, 다수의 데이터 라인(DL)으로 데이터 전압(Vdata)을 출력하는 데이터 구동 회로(120)와, 다수의 발광 라인(EML)으로 발광 신호(EM)를 출력하는 발광 드라이버(310)를 포함할 수 있다.
도 2a 및 도 2b를 참조하여 전술한 바와 같이, 다수의 서브픽셀(SP) 중 임의의 서브픽셀(SP)은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DT)와, 다수의 발광 라인(EML) 중 발광 라인(EML)의 전압에 따라, 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하는 발광 트랜지스터(EMT) 등을 포함할 수 있다.
발광 신호(EM)는 발광 라인(EML)과 전기적으로 연결된 발광 트랜지스터(EMT)의 게이트 노드에 인가된다. 발광 트랜지스터(EMT)가 n 타입 트랜지스터인 경우, 발광 신호(EM)의 턴-온 레벨 전압은 하이 레벨 게이트 전압(VGH)이고, 경우, 발광 신호(EM)의 턴-오프 레벨 전압은 로우 레벨 게이트 전압(VGL)일 수 있다.
도 4를 참조하면, 본 발명의 실시예들에 따른 컨트롤러(140)는, 표시 패널(110)에 배치된 서브픽셀(SP)로 데이터 전압(Vdata)을 출력하는 데이터 구동 회로(120)로부터 센싱값을 수신하는 수신부(410)와, 센싱값에 따라 서브픽셀(SP) 내 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 신호(EM)의 턴-온 레벨 전압(VGH)의 크기를 제어하는 제어부(420) 등을 포함할 수 있다.
컨트롤러(140)의 제어부(420)는 발광 신호(EM)의 턴-온 레벨 전압(VGH)의 크기를 제어하기 위한 제어 신호를 전압 조절부(400)로 출력한다.
이에 따라, 전압 조절부(400)는 제어 신호를 수신하여, 발광 신호(EM)의 턴-온 레벨 전압(VGH)의 크기를 조절하고, 턴-오프 레벨 전압(VGL)과 조절된 턴-온 레벨 전압(VGH)으로 발광 클럭 신호(EMCLK)를 생성하여 발광 드라이버(310)로 제공할 수 있다. 여기서, 전압 조절부(400)는 레벨 쉬프터(Level Shifter) 등으로 구현될 수 있다.
발광 드라이버(310)는 턴-오프 레벨 전압(VGL)과 조절된 턴-온 레벨 전압(VGH)을 갖는 발광 클럭 신호(EMCLK)를 입력 받아, 턴-오프 레벨 전압(VGL)과 조절된 턴-온 레벨 전압(VGH)을 갖는 발광 신호(EM)를 생성하여 표시 패널(110)의 해당 발광 라인(EML)으로 출력할 수 있다. 이에 따라, 해당 발광 트랜지스터(EMT)의 문턱전압(Vth.EM)의 변화를 보상해줄 수 있다.
전술한 바와 같이, 제1 발광 트랜지스터(EMT)의 열화를 보상해주기 위하여, 발광 드라이버(310)가 제1 발광 라인(EML)으로 출력하는 발광 신호(EM)의 턴-온 레벨 전압(VGH)은 가변 될 수 있다. 발광 드라이버(310)가 발광 라인(EML)으로 출력하는 발광 신호(EM)의 턴-온 레벨 전압(VGH)은 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT) 의 변화에 따라 가변 될 수 있다.
아래에서는, 아래에서는, 다수의 서브픽셀(SP) 내 발광 트랜지스터들(EMT) 간의 열화 편차를 보상해주기 위한 보상 회로 및 보상 방법에 대하여 더욱 상세하게 설명한다.
도 5는 본 발명의 실시예들에 따른 표시 장치(100)의 보상 회로를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)의 보상 회로는, 도 2a 또는 도 2b와 같은 서브픽셀(SP)에 대한 픽셀 회로와 함께, 초기화 스위치(SPRE), 샘플링 스위치(SAM) 및 아날로그-디지털 변환기(ADC) 등을 더 포함할 수 있다.
도 5를 참조하면, 초기화 스위치(SPRE)는 기준 전압(Vref)이 인가되는 기준 전압 인가 노드(Nref)와 기준 라인(RVL) 간의 연결을 제어할 수 있다. 여기서, 영상 표시를 위한 디스플레이 구동 모드 시 사용되는 기준 전압(Vref)의 전압 값과, 센싱 모드 시 사용되는 기준 전압(Vref)의 전압 값은 동일할 수도 있고 다를 수 도 있다.
도 5를 참조하면, 초기화 스위치(SPRE)에 의해, 기준 전압 인가 노드(Nref)와 기준 라인(RVL)이 연결되면, 기준 전압(Vref)이 기준 라인(RVL)에 인가될 수 있다.
도 5를 참조하면, 샘플링 스위치(SAM)는 기준 라인(RVL)과 아날로그-디지털 변환기(ADC) 간의 연결을 제어할 수 있다.
도 5를 참조하면, 샘플링 스위치(SAM)에 의해 기준 라인(RVL)과 아날로그-디지털 변환기(ADC)가 연결되면, 아날로그-디지털 변환기(ADC)는 기준 라인(RVL)의 전압을 샘플링(센싱) 할 수 있다.
초기화 스위치(SPRE)과 샘플링 스위치(SAM)는 서로 다른 타이밍이 턴-온 될 수 있다.
초기화 스위치(SPRE), 샘플링 스위치(SAM) 및 아날로그-디지털 변환기(ADC)의 전체 또는 일부는, 표시 패널(110)에 배치되거나 데이터 구동 회로(120)에 포함될 수 있다.
도 6은 도 5의 보상 회로의 구동 타이밍도이고, 도 7 내지 도 9는 도 5의 보상 회로의 구동 동작을 설명하기 위한 도면들이다.
도 6 내지 도 9를 참조하면, 서브픽셀(SP) 내 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 센싱하기 위한 센싱 모드는, 초기화 단계(S10), 센싱 단계(S20) 및 샘플링 단계(S30) 등을 포함할 수 있다.
도 6을 참조하면, 서브픽셀(SP) 내 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 센싱하기 위한 센싱 모드는, 샘플링 단계(S30) 이후, 초기화 단계(S10), 센싱 단계(S20) 및 샘플링 단계(S30) 동안 진행된 센싱 구동을 마무리 하고, 서브픽셀(SP)을 센싱 구동 이전 상태로 회복시키기 위한 회복 단계(S40)를 더 포함할 수 있다.
회복 단계(S40)에서, 스캔 신호(SCAN), 센스 신호(SENSE) 및 발광 신호(EM)는 턴-온 레벨 전압에서 턴-오프 레벨 전압으로 변한다. 초기화 스위치(SPRE) 및 샘플링 스위치(SAM)는 모두 오프 상태를 유지한다. 그리고, 회복 단계(S40)에서, 스캔 신호(SCAN)가 턴-오프 레벨 전압을 갖는 기간 동안, 데이터 전압(Vdata)은 센싱 구동 이전의 전압 값으로 변한다(회복된다).
아래에서는, 도 6 및 도 7을 참조하여 초기화 단계(S10)에 대하여 설명한다.
초기화 단계(S10)는, 센싱 구동을 위하여, 서브픽셀(SP) 내 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 각각의 전압을 초기화시키는 단계이다. 발광 트랜지스터(EMT)의 센싱 구동 관점에서 볼 때, 초기화 단계(S10)는, 발광 트랜지스터(EMT)의 게이트 노드와 소스 노드를 초기화시키는 단계일 수 있다.
초기화 단계(S10) 동안, 스캔 신호(SCAN)는 턴-온 레벨 전압을 가질 수 있다. 이에 따라, 스캔 트랜지스터(SCT)가 턴-온 되어, 데이터 전압(Vdata)이 구동 트랜지스터(DT)의 제1 노드(N1)에 인가됨으로써, 구동 트랜지스터(DT)의 제1 노드(N1)가 데이터 전압(Vdata)으로 초기화 된다.
여기서, 스캔 트랜지스터(SCT)가 n 타입 트랜지스터인 경우, 스캔 신호(SCAN)는 턴-온 레벨 전압일 수 있으며, 예를 들어, 18V 또는 그 근방의 전압 값을 가질 수 있다.
또한, 데이터 전압(Vdata)은 센싱 구동을 위한 데이터 전압으로서, 디스플레이 구동을 위한 데이터 전압과 다를 수 있으며, 예를 들어, 18V 또는 그 근방의 전압 값을 가질 수 있다.
초기화 단계(S10) 동안, 센스 신호(SENSE)는 턴-온 레벨 전압을 가질 수 있다. 이에 따라, 센스 트랜지스터(SENT)가 턴-온 될 수 있다. 또한, 초기화 단계(S10) 동안, 샘플링 스위치(SAM)는 턴-온 상태이지만, 초기화 스위치(SPRE)는 턴-온 될 수 있다. 이에 따라, 기준 전압(Vref)이 기준 라인(RVL)에 공급될 수 있다.
초기화 단계(S10) 동안, 기준 라인(RVL)에 공급된 기준 전압(Vref)이 턴-온 된 센스 트랜지스터(SENT)를 통해, 구동 트랜지스터(DT)의 제2 노드(N2)에 인가됨으로써, 구동 트랜지스터(DT)의 제2 노드(N2)가 기준 전압(Vref)으로 초기화 된다.
초기화 단계(S10) 동안, 발광 신호(EM)는 턴-오프 레벨 전압에서 턴-온 레벨 전압으로 변동될 수 있다. 발광 신호(EM)가 턴-온 레벨 전압을 갖는 경우, 발광 트랜지스터(EMT)는 턴-온 될 수 있다. 여기서, 발광 트랜지스터(EMT)가 n 타입 트랜지스터인 경우, 발광 신호(EM)는 턴-온 레벨 전압일 수 있으며, 예를 들어, 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT) 변동을 고려하여 0~10 V 사이의 전압 값을 가질 수 있다.
초기화 단계(S10) 동안, 구동 트랜지스터(DT)는 턴-온 상태이기 때문에, 구동 트랜지스터(DT)의 소스 노드인 제2 노드(N2)와 발광 트랜지스터(EMT)의 소스 노드는 동일한 전압 상태를 갖는다.
따라서, 초기화 단계(S10) 동안, 발광 트랜지스터(EMT)의 게이트 노드가 발광 신호(EM)의 전압으로 초기화 되고, 발광 트랜지스터(EMT)의 소스 노드는 기준 전압(Vref)으로 초기화 될 수 있다. 여기서, 발광 트랜지스터(EMT)의 소스 노드는 구동 트랜지스터(DT)의 제3 노드(N3)와 대응될 수 있다. 따라서, 아래에서는, 발광 트랜지스터(EMT)의 소스 노드를 제3 노드(N3)라고도 한다.
이에 따라, 초기화 단계(S10) 동안, 기준 라인(RVL)의 전압(Vsen_em)은 발광 트랜지스터(EMT)의 소스 노드(N3)에 인가되는 기준 전압(Vref)을 가질 수 있다.
아래에서는, 도 6 내지 도 9를 참조하여 센싱 단계(S20) 및 샘플링 단계(S30)에 대하여 설명한다.
센싱 단계(S20)는 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압이 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 반영할 수 있는 전압 상태를 찾아가는 단계이다.
센싱 단계(S20) 동안, 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)는 턴-온 상태를 유지한다. 그리고, 데이터 전압(Vdata)은 구동 트랜지스터(DT)의 게이트 노드인 제1 노드(N1)에 계속해서 인가된다. 따라서, 구동 트랜지스터(DT)는 턴-온 상태를 유지한다.
센싱 단계(S20) 동안, 초기화 스위치(SPRE)가 턴-오프 된다. 이에 따라, 구동 트랜지스터(DT)의 소스 노드인 제2 노드(N2)가 전기적으로 플로팅 된다.
센싱 단계(S20) 동안, 구동 트랜지스터(DT)는 턴-온 상태이므로, 구동 트랜지스터(DT)의 제2 노드(N2)와 발광 트랜지스터(EMT)의 소스 노드(N3)는 동일한 전압 상태를 갖게 된다.
센싱 단계(S20) 동안, 발광 트랜지스터(EMT)의 게이트 노드는 발광 신호(EM)의 정 전압이 일정하게 인가되어 있고, 발광 트랜지스터(EMT)의 소스 노드(N3)는 플로팅 상태이므로, 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압은 소스 플로잉(Source Following) 동작에 의해 상승하게 된다.
도 6 및 도 8을 참조하면, 센싱 단계(S20) 동안, 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압은 상승하다가 상승 속도가 느려져 포화(Saturation)가 될 수 있다. 센싱 단계(S20) 동안, 기준 라인(RVL)은 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압 상승이 반영된 전압(Vsen_em)을 갖는다.
도 6 및 도 8을 참조하면, 센싱 단계(S20) 동안, 발광 트랜지스터(EMT)의 소스 노드(N3)의 포화된 전압은 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)이 반영된 전압일 수 있다. 예를 들어, 발광 트랜지스터(EMT)의 소스 노드(N3)의 포화된 전압은 발광 트랜지스터(EMT)의 게이트 노드에 인가되어 있는 정전압인 발광 신호(EM)의 전압에서 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 뺀 전압 값을 가질 수 있다.
도 6, 도 8 및 도 9를 참조하면, 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압이 포화되면, 즉, 기준 라인(RVL)의 전압이 포화되면, 샘플링 단계(S30)가 진행될 수 있다.
도 6 및 도 9를 참조하면, 샘플링 단계(S30) 동안, 샘플링 스위치(SAM)가 턴-온 되어, 아날로그-디지털 변환기(ADC)는 기준 라인(RVL)과 연결된다. 이에 따라, 아날로그-디지털 변환기(ADC)는 기준 라인(RVL)의 전압(Vsen_em)을 측정(샘플링)하고, 이를 디지털 센싱 값으로 변환하여, 컨트롤러(140)로 제공할 수 있다.
이때, 아날로그-디지털 변환기(ADC)에 의해 측정되는 전압(Vsen_em)은 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)이 반영된 전압일 수 있다. 예를 들어, 아날로그-디지털 변환기(ADC)에 의해 측정되는 전압(Vsen_em)은 발광 트랜지스터(EMT)의 게이트 노드에 인가되어 있는 정전압인 발광 신호(EM)의 전압에서 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 뺀 전압 값을 가질 수 있다.
전술한 바와 같이, 컨트롤러(140)는, 아날로그-디지털 변환기(ADC)로부터 수신한 센싱 값에 근거하여, 해당 서브픽셀(SP)의 발광 트랜지스터(EMT)의 문턱전압 편차를 보상해주기 위하여, 전압 조절부(400)로 하여금, 나중에 발광 트랜지스터(EMT)의 게이트 노드에 인가될 발광 신호(EM)의 턴-온 레벨 전압(VGH)의 크기가 조절되도록 제어할 수 있다.
예를 들어, 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)이 높아진 경우, 발광 신호(EM)의 턴-온 레벨 전압(VGH)을 문턱전압 편차와 대응되는 보상 값만큼 높여줄 수 있다.
전술한 보상 회로 및 보상 방법의 경우, 센싱 구동을 위하여, 발광 신호(EM)의 전압을 센싱 구동에 필요한 전압 값으로 조절할 수 있어야 한다. 이를 보다 효율적으로 수행하기 위한 보상 회로 및 보상 방법을 아래에서 설명한다. 보상 방법은 기본적으로 동일하면, 동일한 내용은 생략될 수도 있다.
도 10은 본 발명의 실시예들에 따른 표시 장치(100)의 보상 회로를 나타낸 다른 도면이다. 도 11은 도 10의 보상 회로의 구동 타이밍도이고, 도 12 내지 도 14는 도 10의 보상 회로의 구동 동작을 설명하기 위한 도면들이다. 단, 아래에서는, 설명의 편의를 위하여, 동일한 서브픽셀 행에 배치되는 제1 서브픽셀(SP(n))과 제2 서브픽셀(SP(n+4))를 예로 든다. 즉, 제1 서브픽셀(SP(n))과 제2 서브픽셀(SP(n+4))은 동일한 발광 라인(EML)과 연결될 수 있다.
도 10을 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)에서, 다수의 서브픽셀(SP) 중 임의의 제1 서브픽셀(SP(n))은, 제1 발광 소자(ED)와, 제1 발광 소자(ED)를 구동하기 위한 제1 구동 트랜지스터(DT)와, 다수의 발광 라인(EML) 중 제1 발광 라인(EML)의 전압에 따라, 제1 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하는 제1 발광 트랜지스터(EMT) 등을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 표시 패널(110) 또는 발광 드라이버(310)는, 발광 스위치 신호(EM_SW)에 따라, 제1 발광 라인(EML)과 발광 드라이버(310) 간의 전기적인 연결을 제어하는 발광 스위치 트랜지스터(EM_SWT)를 포함할 수 있다.
발광 스위치 트랜지스터(EM_SWT)는 제1 발광 라인(EML)에 1개 이상 연결될 수 있다. 게이트 구동 회로(130)가 GIP 타입으로 구현되는 경우, 발광 스위치 트랜지스터(EM_SWT)는 표시 패널(110)의 비-표시영역(NDA)에서 게이트 구동 회로(130) 내 발광 드라이버(310)가 배치된 영역과 표시 패널(110)의 표시영역(DA) 사이에 위치할 수 있다. 발광 스위치 트랜지스터(EM_SWT)는 표시 패널(110)의 비-표시영역(NDA)에 배치될 수 있다. 또는, 발광 스위치 트랜지스터(EM_SWT)는 게이트 구동 회로(130)의 내부에 배치될 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 표시 패널(110) 또는 데이터 구동 회로(120)는, 제1 발광 센스 신호(EM_SENSE1)에 따라, 제1 서브픽셀(SP(n))에 대응되는 제1 데이터 라인(DL(n))과 제1 발광 라인(EML) 간의 연결을 제어하는 제1 발광 센스 트랜지스터(EM_SENT1)를 더 포함할 수 있다.
제1 발광 센스 트랜지스터(EM_SENT1)는 제1 서브픽셀(SP(n))에 대응되는 제1 데이터 라인(DL(n))에 1개 이상 연결될 수 있다. 제1 발광 센스 트랜지스터(EM_SENT1)는 표시 패널(110)의 비-표시영역(NDA)에 배치될 수 있다. 또는, 제1 발광 센스 트랜지스터(EM_SENT1)는 데이터 구동 회로(120)의 내부에 배치될 수도 있다.
도 10을 참조하면, 다수의 서브픽셀(SP)은 제1 서브픽셀(SP(n))과 다른 제2 서브픽셀(SP(n+4))을 더 포함할 수 있다.
제2 서브픽셀(SP(n+4))은, 제2 발광 소자(ED)와, 제2 발광 소자(ED)를 구동하기 위한 제2 구동 트랜지스터(DT)와, 제1 발광 라인(EML)의 전압에 따라, 제2 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하는 제2 발광 트랜지스터(EMT)를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에 포함된 표시 패널(110)은, 제2 발광 센스 신호(EM_SENSE2)에 따라, 제2 서브픽셀(SP(n+4))과 대응되는 제2 데이터 라인(DL(n+4))과 제1 발광 라인(EML) 간의 연결을 제어하는 제2 발광 센스 트랜지스터(EM_SENT2)를 더 포함할 수 있다.
제2 발광 센스 트랜지스터(EM_SENT2)는 제2 서브픽셀(SP(n+4))에 대응되는 제2 데이터 라인(DL(n+4))에 1개 이상 연결될 수 있다. 제2 발광 센스 트랜지스터(EM_SENT2)는 표시 패널(110)의 비-표시영역(NDA)에 배치될 수 있다. 또는, 제2 발광 센스 트랜지스터(EM_SENT2)는 데이터 구동 회로(120)의 내부에 배치될 수도 있다.
도 10을 참조하면, 제1 서브픽셀(SP(n)) 및 제2 서브픽셀(SP(n+4))은 동일한 서브픽셀 행에 배치되고, 서로 다른 서브픽셀 열에 배치될 수 있다.
예를 들어, 제2 서브픽셀(SP(n+4))은 제1 서브픽셀(SP(n))과 동일한 색상의 빛을 발광할 수 있다. 예를 들어, 패널(110)은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀 및 흰색 서브픽셀을 포함할 수 있으며, 이때, 제1 서브픽셀(SP(n))과 제2 서브픽셀(SP(n+4))은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀 및 흰색 서브픽셀 중 하나일 수 있다.
도 10을 참조하면, 제1 서브픽셀(SP(n))은, 다수의 스캔 라인(SCL) 중 제1 스캔 라인(SCL)에 공급된 제1 스캔 신호(SCAN)에 따라, 제1 구동 트랜지스터(DT)의 제1 노드(N1)와 제1 데이터 라인(DL(n)) 간의 연결을 제어하는 제1 스캔 트랜지스터(SCT)와, 다수의 스캔 라인(SCL) 중 제1 센스 라인(SENL)에 공급된 제1 센스 신호(SENSE)에 따라, 제1 구동 트랜지스터(DT)의 제2 노드(N2)와 다수의 기준 라인(RVL) 중 제1 기준 라인(RVL) 간의 연결을 제어하는 제1 센스 트랜지스터(SENT)와, 제1 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 스토리지 캐패시터(Cst)를 더 포함할 수 있다.
도 10을 참조하면, 제2 서브픽셀(SP(n+4))은, 제1 스캔 라인(SCL)에 공급된 제1 스캔 신호(SCAN)에 따라, 제2 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 데이터 라인(DL(n+4)) 간의 연결을 제어하는 제2 스캔 트랜지스터(SCT)와, 제1 센스 라인(SENL)에 공급된 제1 센스 신호(SENSE)에 따라, 제2 구동 트랜지스터(DT)의 제2 노드(N2)와 다수의 기준 라인(RVL) 중 제2 기준 라인(RVL) 간의 연결을 제어하는 제2 센스 트랜지스터(SENT)와, 제2 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제2 스토리지 캐패시터(Cst)를 더 포함할 수 있다.
제1 서브픽셀(SP(n))은 도 2a와 같은 구조(2 스캔 구조)를 가질 수 있다. 이 경우, 제1 서브픽셀(SP(n))에서, 제1 스캔 트랜지스터(SCT)의 게이트 노드와 연결된 제1 스캔 라인(SCL)과 제1 센스 트랜지스터(SENT)의 게이트 노드와 연결된 제1 센스 라인(SENL)은 서로 다를 수 있다.
제1 서브픽셀(SP(n))은 도 2b와 같은 구조(1 스캔 구조)를 가질 수 있다. 이 경우, 제1 서브픽셀(SP(n))에서, 제1 스캔 트랜지스터(SCT)의 게이트 노드와 연결된 제1 스캔 라인(SCL)과 제1 센스 트랜지스터(SENT)의 게이트 노드와 연결된 제1 센스 라인(SENL)은 동일할 수 있다.
도 11은 도 10의 보상 회로의 구동 타이밍도이고, 도 12 내지 도 14는 도 10의 보상 회로의 구동 동작을 설명하기 위한 도면들이다. 단, 도 11 내지 도 14의 구동 타이밍도는 제1 서브픽셀(SP(n))에 대한 센싱 구동 타이밍도이다.
도 11 내지 도 14를 참조하면, 제1 서브픽셀(SP(n)) 내 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 센싱하기 위한 센싱 모드는, 초기화 단계(S10), 센싱 단계(S20) 및 샘플링 단계(S30) 등을 포함할 수 있다.
도 11을 참조하면, 제1 서브픽셀(SP(n)) 내 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 센싱하기 위한 센싱 모드는, 샘플링 단계(S30) 이후, 초기화 단계(S10), 센싱 단계(S20) 및 샘플링 단계(S30) 동안 진행된 센싱 구동을 마무리 하고, 제1 서브픽셀(SP(n))을 센싱 구동 이전 상태로 회복시키기 위한 회복 단계(S40)를 더 포함할 수 있다.
회복 단계(S40)에서, 제1 스캔 신호(SCAN), 제1 센스 신호(SENSE) 및 제1 발광 신호(EM)는 턴-온 레벨 전압에서 턴-오프 레벨 전압으로 변한다. 초기화 스위치(SPRE) 및 샘플링 스위치(SAM)는 모두 오프 상태를 유지한다. 그리고, 회복 단계(S40)에서, 제1 스캔 신호(SCAN)가 턴-온 레벨 전압을 갖는 기간 동안, 제1 서브픽셀(SP(n))과 대응되는 제1 데이터 라인(DL(n))에 공급되는 제1 데이터 전압(Vdata(n))과 제2 서브픽셀(SP(n+4))과 대응되는 제2 데이터 라인(DL(n+4))에 공급되는 제2 데이터 전압(Vdata(n+4))은 센싱 구동 이전의 전압 값으로 변한다.
아래에서는, 도 11 및 도 12를 참조하여 초기화 단계(S10)에 대하여 설명한다.
초기화 단계(S10)는, 센싱 구동을 위하여, 제1 서브픽셀(SP(n)) 내 제1 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 각각의 전압을 초기화시키는 단계이다. 제1 발광 트랜지스터(EMT)의 센싱 구동 관점에서 볼 때, 초기화 단계(S10)는, 제1 발광 트랜지스터(EMT)의 게이트 노드와 소스 노드를 초기화시키는 단계일 수 있다.
초기화 단계(S10) 동안, 제1 스캔 신호(SCAN)는 턴-온 레벨 전압을 가질 수 있다. 이에 따라, 제1 스캔 트랜지스터(SCT)가 턴-온 되어, 제1 서브픽셀(SP(n))과 대응되는 제1 데이터 라인(DL(n))에 공급되는 제1 데이터 전압(Vdata(n))이 제1 구동 트랜지스터(DT)의 제1 노드(N1)에 인가됨으로써, 제1 구동 트랜지스터(DT)의 제1 노드(N1)가 데이터 전압(Vdata)으로 초기화 된다.
여기서, 제1 스캔 트랜지스터(SCT)가 n 타입 트랜지스터인 경우, 제1 스캔 신호(SCAN)는 턴-온 레벨 전압일 수 있으며, 예를 들어, 18V 또는 그 근방의 전압 값을 가질 수 있다.
또한, 제1 서브픽셀(SP(n))과 대응되는 제1 데이터 라인(DL(n))에 공급되는 제1 데이터 전압(Vdata(n))은 센싱 구동을 위한 데이터 전압으로서, 디스플레이 구동을 위한 데이터 전압과 다를 수 있으며, 예를 들어, 18V 또는 그 근방의 전압 값을 가질 수 있다.
초기화 단계(S10) 동안, 제2 서브픽셀(SP(n+4))와 대응되는 제2 데이터 라인(DL(n+4))으로 제2 데이터 전압(Vdata(n+4))이 인가될 수 있다.
초기화 단계(S10) 동안, 제1 센스 신호(SENSE)는 턴-온 레벨 전압을 가질 수 있다. 이에 따라, 제1 센스 트랜지스터(SENT)가 턴-온 될 수 있다. 또한, 초기화 단계(S10) 동안, 샘플링 스위치(SAM)는 턴-온 상태이지만, 초기화 스위치(SPRE)는 턴-온 될 수 있다. 이에 따라, 기준 전압(Vref)이 기준 라인(RVL)에 공급될 수 있다.
초기화 단계(S10) 동안, 기준 라인(RVL)에 공급된 기준 전압(Vref)이 턴-온 된 제1 센스 트랜지스터(SENT)를 통해, 제1 구동 트랜지스터(DT)의 제2 노드(N2)에 인가됨으로써, 제1 구동 트랜지스터(DT)의 제2 노드(N2)가 기준 전압(Vref)으로 초기화 된다.
초기화 단계(S10) 동안, 발광 스위치 신호(EM_SW)는 턴-오프 레벨 전압을 갖는다. 이에 따라, 발광 스위치 트랜지스터(EM_SWT)는 턴-오프 되어, 제1 발광 라인(EML)과 발광 드라이버(310) 간의 전기적인 연결이 끊어질 수 있다. 따라서, 발광 신호(EM)가 제1 발광 라인(EML)을 통해 제1 서브픽셀(SP(n)) 내 제1 발광 트랜지스터(EMT)의 게이트 노드에 인가되지 않는다.
초기화 단계(S10) 동안, 제1 발광 센스 신호(EM_SENSE1)는 턴-온 레벨 전압에서 턴-오프 레벨 전압으로 변경될 수 있다. 이에 따라, 이에 따라, 제1 발광 센스 트랜지스터(EM_SENT1)는 턴-오프 되어, 제1 데이터 라인(DL(n))에 공급된 제1 데이터 전압(Vdata(n))이 제1 발광 라인(EML)에 인가되지 못한다.
초기화 단계(S10) 동안, 제2 발광 센스 신호(EM_SENSE2)는 턴-오프 레벨 전압에서 턴-온 레벨 전압으로 변경될 수 있다. 이에 따라, 이에 따라, 제2 발광 센스 트랜지스터(EM_SENT2)는 턴-온 된다. 따라서, 제2 서브픽셀(SP(n+4))와 대응되는 제2 데이터 라인(DL(n+4))에 공급된 제2 데이터 전압(Vdata(n+4))이 턴-온 된 제2 발광 센스 트랜지스터(EM_SENT2)를 통해 제1 발광 라인(EML)에 인가될 수 있다.
따라서, 초기화 단계(S10) 동안, 제1 서브픽셀(SP(n)) 내 제1 발광 트랜지스터(EMT)의 게이트 노드가 제2 데이터 전압(Vdata(n+4))으로 초기화될 수 있다.
이와 같이, 센싱 대상이 되는 제1 서브픽셀(SP(n)) 내 제1 발광 트랜지스터(EMT)의 열화 센싱을 위한 센싱 구동 시, 제1 발광 트랜지스터(EMT)의 게이트 노드에 대한 초기화 전압으로서, 발광 드라이버(310)에서 출력되는 발광 신호(EM)를 이용하지 않고, 다른 제1 서브픽셀(SP(n+4))과 연결되는 제2 데이터 라인(DL(n+4))에 공급되는 제2 데이터 전압(Vdata(n+4))를 이용함으로써, 제1 발광 트랜지스터(EMT)의 게이트 노드를 보다 효율적으로 초기화할 수 있다.
초기화 단계(S10) 동안, 제1 구동 트랜지스터(DT)는 턴-온 상태이기 때문에, 제1 구동 트랜지스터(DT)의 소스 노드인 제2 노드(N2)와 제1 발광 트랜지스터(EMT)의 소스 노드는 동일한 전압 상태를 갖는다.
따라서, 초기화 단계(S10) 동안, 제1 발광 트랜지스터(EMT)의 게이트 노드가 제2 데이터 전압(Vdata(n+4))으로 초기화 되고, 제1 발광 트랜지스터(EMT)의 소스 노드는 기준 전압(Vref)으로 초기화 될 수 있다. 여기서, 제1 발광 트랜지스터(EMT)의 소스 노드는 제1 구동 트랜지스터(DT)의 제3 노드(N3)와 대응될 수 있다. 따라서, 아래에서는, 제1 발광 트랜지스터(EMT)의 소스 노드를 제3 노드(N3)라고도 한다.
이에 따라, 초기화 단계(S10) 동안, 기준 라인(RVL)의 전압(Vsen_em)은 제1 발광 트랜지스터(EMT)의 소스 노드(N3)에 인가되는 기준 전압(Vref)을 가질 수 있다.
아래에서는, 도 11 내지 도 14을 참조하여 센싱 단계(S20) 및 샘플링 단계(S30)에 대하여 설명한다.
센싱 단계(S20)는 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압이 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 반영할 수 있는 전압 상태를 찾아가는 단계이다.
센싱 단계(S20) 동안, 제1 스캔 트랜지스터(SCT) 및 제1 센스 트랜지스터(SENT)는 턴-온 상태를 유지한다. 그리고, 제1 구동 트랜지스터(DT)는 턴-온 상태를 유지한다.
센싱 단계(S20) 동안, 초기화 스위치(SPRE)가 턴-오프 된다. 이에 따라, 제1 구동 트랜지스터(DT)의 소스 노드인 제2 노드(N2)가 전기적으로 플로팅 된다.
센싱 단계(S20) 동안, 제1 구동 트랜지스터(DT)는 턴-온 상태이므로, 제1 구동 트랜지스터(DT)의 제2 노드(N2)와 제1 발광 트랜지스터(EMT)의 소스 노드(N3)는 동일한 전압 상태를 갖게 된다. 즉, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)도 플로팅 상태를 갖는다.
센싱 단계(S20) 동안, 제1 발광 트랜지스터(EMT)의 게이트 노드는 제2 데이터 전압(Vdata(n+4))이 일정하게 인가되어 있고, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)는 플로팅 상태이므로, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압은 소스 플로잉(Source Following) 동작에 의해 상승하게 된다.
도 11 및 도 13을 참조하면, 센싱 단계(S20) 동안, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압은 상승하다가 상승 속도가 느려져 포화(Saturation)가 될 수 있다. 센싱 단계(S20) 동안, 기준 라인(RVL)은 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압 상승이 반영된 전압(Vsen_em)을 갖는다.
도 11 및 도 13을 참조하면, 센싱 단계(S20) 동안, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 포화된 전압은 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)이 반영된 전압일 수 있다. 예를 들어, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 포화된 전압은 제1 발광 트랜지스터(EMT)의 게이트 노드에 인가되어 있는 정전압인 제2 데이터 전압(Vdata(n+4))에서 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 뺀 전압 값(Vdata(n+4)-Vth.EM)을 가질 수 있다.
도 11, 도 13 및 도 14를 참조하면, 제1 발광 트랜지스터(EMT)의 소스 노드(N3)의 전압이 포화되면, 즉, 기준 라인(RVL)의 전압이 포화되면, 샘플링 단계(S30)가 진행될 수 있다.
도 11 및 도 14를 참조하면, 샘플링 단계(S30) 동안, 샘플링 스위치(SAM)가 턴-온 되어, 아날로그-디지털 변환기(ADC)는 기준 라인(RVL)과 연결된다. 이에 따라, 아날로그-디지털 변환기(ADC)는 기준 라인(RVL)의 전압(Vsen_em)을 측정(샘플링)하고, 이를 디지털 센싱 값으로 변환하여, 컨트롤러(140)로 제공할 수 있다.
이때, 아날로그-디지털 변환기(ADC)에 의해 측정되는 전압(Vsen_em)은 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)이 반영된 전압일 수 있다. 예를 들어, 아날로그-디지털 변환기(ADC)에 의해 측정되는 전압(Vsen_em)은 제1 발광 트랜지스터(EMT)의 게이트 노드에 인가되어 있는 정전압인 제2 데이터 전압(Vdata(n+4))에서 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 뺀 전압 값(Vdata(n+4)-Vth.EM)을 가질 수 있다.
전술한 바와 같이, 컨트롤러(140)는, 아날로그-디지털 변환기(ADC)로부터 수신한 센싱 값에 근거하여, 해당 제1 서브픽셀(SP(n))의 제1 발광 트랜지스터(EMT)의 문턱전압 편차를 보상해주기 위하여, 전압 조절부(400)로 하여금, 나중에 제1 발광 트랜지스터(EMT)의 게이트 노드에 인가될 제1 발광 신호(EM)의 턴-온 레벨 전압(VGH)의 크기가 조절되도록 제어할 수 있다.
예를 들어, 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)이 높아진 경우, 제1 발광 신호(EM)의 턴-온 레벨 전압(VGH)을 문턱전압 편차와 대응되는 보상 값만큼 높여줄 수 있다.
전술한 보상 회로 및 보상 방법의 경우, 센싱 구동을 위하여, 제1 발광 신호(EM)의 전압을 센싱 구동에 필요한 전압 값으로 조절할 수 있어야 한다. 이를 보다 효율적으로 수행하기 위한 보상 회로 및 보상 방법을 아래에서 설명한다. 보상 방법은 기본적으로 동일하면, 동일한 내용은 생략될 수도 있다.
이상에서 전술한 센싱 구동 방법에 대하여 설명한 몇 가지 사항을 아래에서 다시 간략하게 설명한다.
도 10 내지 도 14를 참조하면, 발광 스위치 신호(EM_SW)가 턴-오프 레벨 전압인 기간(Tems) 동안, 제1 발광 센스 신호(EM_SENSE1)는 턴-오프 레벨 전압이고, 제2 발광 센스 신호(EM_SENSE2)는 턴-온 레벨 전압이고, 제1 구동 트랜지스터(DT)는 제1 서브픽셀(SP(n))과 대응되는 제1 데이터 라인(DL(n))에 공급된 제1 데이터 전압(Vdata(n))에 의해 턴-온 된 상태이고, 제1 발광 트랜지스터(EMT)는 제2 서브픽셀(SP(n+4))과 대응되는 제2 데이터 라인(DL(n+4))에 공급된 제2 데이터 전압(Vdata(n+4))에 의해 턴-온 된 상태일 수 있다.
도 10 내지 도 14를 참조하면, 발광 스위치 신호(EM_SW)가 턴-오프 레벨 전압인 기간(Tems)은, 제1 기준 라인(RVL)에 초기화 전압(Vref)이 인가되는 제1 기간, 제1 기준 라인(RVL)의 전압이 상승하는 제2 기간, 및 제1 기준 라인(RVL)의 전압이 포화되는 제3 기간을 포함할 수 있다.
도 10 내지 도 14를 참조하면, 발광 드라이버(310)가 제1 발광 라인(EML)으로 출력하는 발광 신호(EM)의 턴-온 레벨 전압은 제1 기준 라인(RVL)의 포화된 전압에 따라 가변 될 수 있다.
도 10 내지 도 14를 참조하면, 제1 기준 라인(RVL)의 포화된 전압은 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT) 에 따라 변화할 수 있다.
도 10 내지 도 14를 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는, 제1 기준 라인(RVL)의 전압을 샘플링 하는 아날로그-디지털 변환기(ADC)와, 제1 기준 라인(RVL)과 아날로그-디지털 변환기(ADC) 간의 연결을 제어하는 샘플링 스위치(SAM)와, 기준 전압 인가 노드와 제1 기준 라인(RVL) 간의 연결을 제어하는 초기화 스위치(SPRE)를 더 포함할 수 있다.
샘플링 스위치(SAM)에 의해 아날로그-디지털 변환기(ADC)와 제1 기준 라인(RVL)이 연결된 기간 동안, 발광 스위치 신호(EM_SW)가 턴-오프 레벨 전압이고, 제1 발광 센스 신호(EM_SENSE1)는 턴-오프 레벨 전압이고, 제2 발광 센스 신호(EM_SENSE2)는 턴-온 레벨 전압이고, 제1 구동 트랜지스터(DT)는 제1 데이터 라인(DL(n))에 공급된 제1 데이터 전압(Vdata(n))에 의해 턴-온 된 상태이고, 제1 발광 트랜지스터(EMT)는 제2 데이터 전압(Vdata(n+4))에 의해 턴-온 된 상태일 수 있다.
한편, 전술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)는 발광 트랜지스터(EMT)의 열화를 센싱하여 보상해주는 기능을 수행할 수 있으며, 이는, 표시 장치(100)의 파워 오프 신호가 발생한 이후 수행될 수 도 있고, 액티브 시간들 사이의 블랭크 시간에 진행될 수도 있다.
또한, 본 발명의 실시예들에 따른 표시 장치(100)는 발광 트랜지스터(EMT)의 열화를 센싱하여 보상해주는 기능 이외에, 구동 트랜지스터(DT)의 문턱전압 또는 이동도를 센싱하여 보상해주는 기능을 더 수행할 수 있으며, 발광 소자(ED)의 열화를 센싱하여 보상해주는 기능을 더 수행할 수도 있다.
도 15는 본 발명의 실시예들에 따른 표시 장치(100)의 디스플레이 구동 방법에 대한 흐름도이다.
본 발명의 실시예들에 따른 표시 장치(100)는, 다수의 데이터 라인(DL), 다수의 스캔 라인(SCL) 및 다수의 발광 라인(EML)과 연결된 다수의 서브픽셀(SP)을 포함하는 표시 패널(110)과, 다수의 데이터 라인(DL)으로 데이터 전압(Vdata)을 출력하는 데이터 구동 회로(120)와, 다수의 스캔 라인(SCL)으로 스캔 신호(SCAN)를 출력하는 스캔 드라이버(320)와, 다수의 발광 라인(EML)으로 발광 신호(EM)를 출력하는 발광 드라이버(310) 등을 포함할 수 있다.
도 15를 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)의 디스플레이 구동 방법은, 제1 발광 소자(ED), 제1 발광 소자(ED)를 구동하기 위한 제1 구동 트랜지스터(DT), 및 제1 발광 라인(EML)의 전압에 따라 제1 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하는 제1 발광 트랜지스터(EMT)를 포함하는 제1 서브픽셀(SP(n))을 구동하는 제1 단계(S1510), 발광 신호(EM)의 턴-온 레벨 전압을 조절하는 제2 단계(S1520), 및 조절된 턴-온 레벨 전압을 갖는 발광신호를 제1 발광 라인(EML)으로 출력하여 제1 서브픽셀(SP(n))을 구동하여 제1 발광 소자(ED)를 발광시키는 디스플레이 구동 단계인 제3 단계(S1530) 등을 포함할 수 있다.
제1 단계(S1510)는 제1 서브픽셀(SP(n)) 내 제1 발광 트랜지스터(EMT)의 열화를 센싱하기 위한 센싱 구동 단계이다. 제1 발광 트랜지스터(EMT)의 열화를 센싱한다는 것은 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT)을 센싱한다는 의미일 수 있다.
제1 단계(S1510)에서는, 센싱 구동을 위하여, 제1 발광 라인(EML)과 발광 드라이버(310) 간의 연결은 끊어질 수 있다.
제1 단계(S1510)에서, 제1 구동 트랜지스터(DT)는 제1 서브픽셀(SP(n))과 대응되는 제1 데이터 라인(DL(n))에 공급된 제1 데이터 전압(Vdata(n))에 의해 턴-온 된 상태이고, 제1 발광 라인(EML)은 제1 서브픽셀(SP(n))과 다른 제2 서브픽셀(SP(n+4))과 대응되는 제2 데이터 라인(DL(n+4))에 공급된 제2 데이터 전압(Vdata(n+4))을 인가 받고, 제1 발광 트랜지스터(EMT)는 제2 데이터 전압(Vdata(n+4))에 의해 턴-온 된 상태일 수 있다.
제2 단계(S1520)에서, 발광 신호(EM)의 턴-온 레벨 전압은, 제1 단계(S1510)에서 센싱 구동 결과에 따라 확인된 제1 발광 트랜지스터(EMT)의 문턱전압(Vth.EMT) 의 변화에 따라 가변 될 수 있다.
이상에서 설명한 본 발명의 실시예들에 의하면, 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들(EMT)의 열화가 서브픽셀들 간의 휘도 편차를 발생시키는 주요 발생 원인이 될 수 있음을 확인하고, 발광 트랜지스터들(EMT)의 열화를 센싱하고 발광 트랜지스터들(EMT) 간의 열화 편차를 보상해주기 위하여 제안된다.
본 발명의 실시예들에 의하면, 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들(EMT)의 열화를 센싱하고 발광 트랜지스터들(EMT) 간의 열화 편차를 보상해주는 표시 장치(100), 컨트롤러(140) 및 디스플레이 구동 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 발광 소자(ED)의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 트랜지스터들(EMT)의 열화를 효과적으로 센싱하기 위한 구조(발광 스위치 트랜지스터, 발광 센스 트랜지스터 등)를 갖는 표시 장치(100), 컨트롤러(140) 및 디스플레이 구동 방법을 제공할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 데이터 구동 회로
130: 게이트 구동 회로
310: 발광 드라이버
320: 스캔 드라이버
330: 센스 드라이버
410: 수신부
420: 제어부
400: 전압 조절부

Claims (20)

  1. 다수의 데이터 라인, 다수의 스캔 라인 및 다수의 발광 라인과 연결된 다수의 서브픽셀을 포함하는 표시 패널;
    상기 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로;
    상기 다수의 스캔 라인으로 스캔 신호를 출력하는 스캔 드라이버; 및
    상기 다수의 발광 라인으로 발광 신호를 출력하는 발광 드라이버를 포함하고,
    상기 다수의 서브픽셀 중 임의의 제1 서브픽셀은,
    제1 발광 소자와,
    상기 제1 발광 소자를 구동하기 위한 제1 구동 트랜지스터와,
    상기 다수의 발광 라인 중 제1 발광 라인의 전압에 따라, 상기 제1 발광 소자의 발광 여부 또는 발광 타이밍을 제어하는 제1 발광 트랜지스터를 포함하고,
    상기 표시 패널 또는 상기 발광 드라이버는, 발광 스위치 신호에 따라, 상기 제1 발광 라인과 상기 발광 드라이버 간의 전기적인 연결을 제어하는 발광 스위치 트랜지스터를 포함하고,
    상기 표시 패널 또는 상기 데이터 구동 회로는, 제1 발광 센스 신호에 따라, 상기 제1 서브픽셀에 대응되는 상기 제1 데이터 라인과 상기 제1 발광 라인 간의 연결을 제어하는 제1 발광 센스 트랜지스터를 더 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 다수의 서브픽셀은 상기 제1 서브픽셀과 다른 제2 서브픽셀을 더 포함하고, 상기 제2 서브픽셀은, 제2 발광 소자와, 상기 제2 발광 소자를 구동하기 위한 제2 구동 트랜지스터와, 상기 제1 발광 라인의 전압에 따라, 상기 제2 발광 소자의 발광 여부 또는 발광 타이밍을 제어하는 제2 발광 트랜지스터를 포함하고,
    상기 표시 패널 또는 상기 데이터 구동 회로는, 제2 발광 센스 신호에 따라, 상기 제2 서브픽셀과 대응되는 제2 데이터 라인과 상기 제1 발광 라인 간의 연결을 제어하는 제2 발광 센스 트랜지스터를 더 포함하는 표시 장치.
  3. 제2항에 있어서,
    상기 발광 스위치 신호가 턴-오프 레벨 전압인 기간 동안,
    상기 제1 발광 센스 신호는 턴-오프 레벨 전압이고,
    상기 제2 발광 센스 신호는 턴-온 레벨 전압이고,
    상기 제1 구동 트랜지스터는 상기 제1 서브픽셀과 대응되는 상기 제1 데이터 라인에 공급된 제1 데이터 전압에 의해 턴-온 된 상태이고,
    상기 제1 발광 트랜지스터는 상기 제2 서브픽셀과 대응되는 상기 제2 데이터 라인에 공급된 제2 데이터 전압에 의해 턴-온 된 상태인 표시 장치.
  4. 제2항에 있어서,
    상기 제1 서브픽셀은,
    상기 다수의 스캔 라인 중 제1 스캔 라인에 공급된 제1 스캔 신호에 따라, 상기 제1 구동 트랜지스터의 제1 노드와 상기 제1 데이터 라인 간의 연결을 제어하는 제1 스캔 트랜지스터와,
    상기 다수의 스캔 라인 중 제1 센스 라인에 공급된 제1 센스 신호에 따라, 상기 제1 구동 트랜지스터의 제2 노드와 다수의 기준 라인 중 제1 기준 라인 간의 연결을 제어하는 제1 센스 트랜지스터와,
    상기 제1 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 제1 스토리지 캐패시터를 더 포함하고,
    상기 제2 서브픽셀은,
    상기 제1 스캔 라인에 공급된 상기 제1 스캔 신호에 따라, 상기 제2 구동 트랜지스터의 제1 노드와 상기 제2 데이터 라인 간의 연결을 제어하는 제2 스캔 트랜지스터와,
    상기 제1 센스 라인에 공급된 상기 제1 센스 신호에 따라, 상기 제2 구동 트랜지스터의 제2 노드와 다수의 기준 라인 중 제2 기준 라인 간의 연결을 제어하는 제2 센스 트랜지스터와,
    상기 제2 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 제2 스토리지 캐패시터를 더 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 제1 스캔 라인과 상기 제1 센스 라인은 동일한 표시 장치.
  6. 제4항에 있어서,
    상기 제1 스캔 라인과 상기 제1 센스 라인은 다른 표시 장치.
  7. 제4항에 있어서,
    상기 발광 스위치 신호가 턴-오프 레벨 전압인 기간은, 상기 제1 기준 라인에 초기화 전압이 인가되는 제1 기간, 상기 제1 기준 라인의 전압이 상승하는 제2 기간, 및 상기 제1 기준 라인의 전압이 포화되는 제3 기간을 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 발광 드라이버가 상기 제1 발광 라인으로 출력하는 발광 신호의 턴-온 레벨 전압은 상기 제1 기준 라인의 포화된 전압에 따라 가변 되는 표시 장치.
  9. 제7항에 있어서,
    상기 제1 기준 라인의 포화된 전압은 상기 제1 발광 트랜지스터의 문턱전압에 따라 변하는 표시 장치.
  10. 제4항에 있어서,
    상기 제1 기준 라인의 전압을 샘플링 하는 아날로그-디지털 변환기;
    상기 제1 기준 라인과 상기 아날로그-디지털 변환기 간의 연결을 제어하는 샘플링 스위치; 및
    기준 전압 인가 노드와 상기 제1 기준 라인 간의 연결을 제어하는 초기화 스위치를 더 포함하고,
    상기 샘플링 스위치에 의해 상기 아날로그-디지털 변환기와 상기 제1 기준 라인이 연결된 기간 동안,
    상기 발광 스위치 신호가 턴-오프 레벨 전압이고,
    상기 제1 발광 센스 신호는 턴-오프 레벨 전압이고,
    상기 제2 발광 센스 신호는 턴-온 레벨 전압이고,
    상기 제1 구동 트랜지스터는 상기 제1 데이터 라인에 공급된 제1 데이터 전압에 의해 턴-온 된 상태이고,
    상기 제1 발광 트랜지스터는 상기 제2 데이터 전압에 의해 턴-온 된 상태인 표시 장치.
  11. 제2항에 있어서,
    상기 제2 서브픽셀은 상기 제1 서브픽셀과 동일한 색상의 빛을 발광하는 표시 장치.
  12. 제1항에 있어서,
    상기 발광 신호의 턴-온 레벨 전압은 가변 되는 표시 장치.
  13. 다수의 데이터 라인, 다수의 스캔 라인 및 다수의 발광 라인과 연결된 다수의 서브픽셀을 포함하는 표시 패널;
    상기 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로; 및
    상기 다수의 발광 라인으로 발광 신호를 출력하는 발광 드라이버를 포함하고,
    상기 다수의 서브픽셀 중 임의의 제1 서브픽셀은,
    제1 발광 소자와,
    상기 제1 발광 소자를 구동하기 위한 제1 구동 트랜지스터와,
    상기 다수의 발광 라인 중 제1 발광 라인의 전압에 따라, 상기 제1 발광 소자의 발광 여부 또는 발광 타이밍을 제어하는 제1 발광 트랜지스터를 포함하고,
    상기 발광 드라이버가 상기 제1 발광 라인으로 출력하는 상기 발광 신호의 턴-온 레벨 전압은 가변 되는 표시 장치.
  14. 제13항에 있어서,
    상기 발광 드라이버가 상기 제1 발광 라인으로 출력하는 상기 발광 신호의 턴-온 레벨 전압은 상기 제1 발광 트랜지스터의 문턱전압의 변화에 따라 가변 되는 표시 장치.
  15. 제13항에 있어서,
    상기 표시 패널 또는 상기 발광 드라이버는, 발광 스위치 신호에 따라, 상기 제1 발광 라인과 상기 발광 드라이버 간의 전기적인 연결을 제어하는 발광 스위치 트랜지스터를 포함하고,
    상기 표시 패널 또는 상기 데이터 구동 회로는, 제1 발광 센스 신호에 따라, 상기 제1 서브픽셀에 대응되는 상기 제1 데이터 라인과 상기 제1 발광 라인 간의 연결을 제어하는 제1 발광 센스 트랜지스터를 포함하는 표시 장치.
  16. 표시 패널에 배치된 서브픽셀로 데이터 전압을 출력하는 데이터 구동 회로로부터 센싱값을 수신하는 수신부; 및
    상기 센싱값에 따라 상기 서브픽셀 내 발광 소자의 발광 여부 또는 발광 타이밍을 제어하기 위한 발광 신호의 턴-온 레벨 전압의 크기를 제어하는 제어부를 포함하는 컨트롤러.
  17. 다수의 데이터 라인, 다수의 스캔 라인 및 다수의 발광 라인과 연결된 다수의 서브픽셀을 포함하는 표시 패널; 상기 다수의 데이터 라인으로 데이터 전압을 출력하는 데이터 구동 회로; 상기 다수의 스캔 라인으로 스캔 신호를 출력하는 스캔 드라이버; 및 상기 다수의 발광 라인으로 발광 신호를 출력하는 발광 드라이버를 포함하는 표시 장치의 디스플레이 구동 방법에 있어서,
    제1 발광 소자, 상기 제1 발광 소자를 구동하기 위한 제1 구동 트랜지스터, 및 제1 발광 라인의 전압에 따라 상기 제1 발광 소자의 발광 여부 또는 발광 타이밍을 제어하는 제1 발광 트랜지스터를 포함하는 제1 서브픽셀을 구동하는 제1 단계;
    상기 발광 신호의 턴-온 레벨 전압을 조절하는 제2 단계; 및
    상기 조절된 턴-온 레벨 전압을 갖는 상기 발광신호를 상기 제1 발광 라인으로 출력하여 상기 제1 서브픽셀을 구동하여 상기 제1 발광 소자를 발광시키는 제3 단계를 포함하는 표시 장치의 디스플레이 구동 방법.
  18. 제17항에 있어서,
    상기 제1 단계에서, 상기 제1 발광 라인과 상기 발광 드라이버 간의 연결은 끊어지는 표시 장치의 디스플레이 구동 방법.
  19. 제17항에 있어서,
    상기 제1 단계에서,
    상기 제1 구동 트랜지스터는 상기 제1 서브픽셀과 대응되는 제1 데이터 라인에 공급된 제1 데이터 전압에 의해 턴-온 된 상태이고,
    상기 제1 발광 라인은 상기 제1 서브픽셀과 다른 제2 서브픽셀과 대응되는 제2 데이터 라인에 공급된 제2 데이터 전압을 인가 받고,
    상기 제1 발광 트랜지스터는 상기 제2 데이터 전압에 의해 턴-온 된 상태인 표시 장치의 디스플레이 구동 방법.
  20. 제17항에 있어서,
    상기 발광 신호의 턴-온 레벨 전압은 상기 제1 발광 트랜지스터의 문턱전압의 변화에 따라 가변 되는 표시 장치의 디스플레이 구동 방법.
KR1020200184367A 2020-12-28 2020-12-28 표시 장치, 컨트롤러 및 디스플레이 구동 방법 KR20220093544A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200184367A KR20220093544A (ko) 2020-12-28 2020-12-28 표시 장치, 컨트롤러 및 디스플레이 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200184367A KR20220093544A (ko) 2020-12-28 2020-12-28 표시 장치, 컨트롤러 및 디스플레이 구동 방법

Publications (1)

Publication Number Publication Date
KR20220093544A true KR20220093544A (ko) 2022-07-05

Family

ID=82401888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200184367A KR20220093544A (ko) 2020-12-28 2020-12-28 표시 장치, 컨트롤러 및 디스플레이 구동 방법

Country Status (1)

Country Link
KR (1) KR20220093544A (ko)

Similar Documents

Publication Publication Date Title
KR20180025522A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102544046B1 (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR20170074618A (ko) 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치
KR20170074620A (ko) 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치
KR20210080036A (ko) 표시장치, 구동회로, 및 구동방법
CN112785975B (zh) 发光显示装置及其驱动方法
US11842694B2 (en) Display device
KR101901757B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
CN115995197A (zh) 显示装置和显示驱动方法
US11443670B2 (en) Display device, controller, driving circuit, and driving method capable of improving motion picture response time
KR20220067407A (ko) 표시 장치, 컨트롤러 및 디스플레이 구동 방법
KR102463843B1 (ko) 컨트롤러, 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
KR102548131B1 (ko) 박막 트랜지스터 및 디스플레이 패널
US11587481B2 (en) Display device and method of driving the same
KR20200074522A (ko) 디스플레이 장치, 데이터 구동 회로 및 구동 방법
KR20220093544A (ko) 표시 장치, 컨트롤러 및 디스플레이 구동 방법
KR20220090821A (ko) 구동 회로 및 디스플레이 장치
KR20220087316A (ko) 표시장치 및 게이트 구동 회로
KR20210085502A (ko) 표시 장치
KR102656407B1 (ko) 표시 장치
KR20190037749A (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
US20230083384A1 (en) Display device and method for driving display device
KR102520025B1 (ko) 유기발광표시장치, 기저전압 제어 회로 및 전원 관리 집적회로
KR20230096492A (ko) 표시 장치 및 이의 구동 방법