KR20200074522A

KR20200074522A - 디스플레이 장치, 데이터 구동 회로 및 구동 방법

Info

Publication number: KR20200074522A
Application number: KR1020180163011A
Authority: KR
Inventors: 이서영; 변승현; 공예진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-12-17
Filing date: 2018-12-17
Publication date: 2020-06-25

Abstract

본 발명의 실시예들은 디스플레이 장치, 데이터 구동 회로 및 구동 방법에 관한 것으로서, 더욱 상세하게는, 서브픽셀이 구동에 따라 발광을 시작하면, 해당 서브픽셀은 영상 데이터 전압에 응답하여 발광하는 제1 상태와, 서브픽셀이 영상 데이터 전압과 다른 제어 데이터 전압에 응답하여 발광하거나 비 발광하는 제2 상태를 가짐으로써, 얼룩 및 계조 특성을 개선해주면서도, 발광의 온-오프 시 발생 가능성이 있는 동적 플리커를 방지해줄 수 있다.

Description

디스플레이 장치, 데이터 구동 회로 및 구동 방법{DISPLAY DEVICE, DATA DRIVING CIRCUIT, AND DRIVING METHOD}

본 발명의 실시예들은 디스플레이 장치, 데이터 구동 회로 및 구동 방법에 관한 것이다.

화상을 표시하는 디스플레이 장치로서, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 개발되고 있다.

종래의 디스플레이 장치는 영상 표시 시 보이는 얼룩(Mura) 및 계조 특성 등을 개선하기 위하여 발광의 온-오프를 반복적으로 해주어 휘도를 인위적으로 떨어뜨리는 PWM(Pulse Width Modulation) 구동 기법이 이용되고 있다.

하지만, PWM 구동은 얼룩 및 계조 특성을 개선해주는 장점에도 불구하고, 발광의 온-오프 시 동적 플리커(Dynamic Flicker)가 발생하는 문제점이 있다.

본 발명의 실시예들의 목적은, 얼룩 및 계조 특성을 개선해주면서도, 발광의 온-오프 시 발생 가능성이 있는 동적 플리커를 방지해줄 수 있는 새로운 방식의 PWM 구동을 수행하는 디스플레이 장치, 데이터 구동 회로 및 구동 방법을 제공하는 데 있다.

또한, 본 발명의 실시예들의 다른 목적은, 감마 구조를 활용하여 동적 플리커를 효과적으로 방지할 수 있는 디스플레이 장치, 데이터 구동 회로 및 구동 방법을 제공하는 데 있다.

또한, 본 발명의 실시예들의 다른 목적은, 화면 설정 변경이나 주변 밝기 변경 등과 같이 환경이 변화되더라도, 동적 플리커를 효과적으로 방지할 수 있는 디스플레이 장치, 데이터 구동 회로 및 구동 방법을 제공하는 데 있다.

일 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배열된 디스플레이 패널과, 다수의 게이트 라인을 구동하는 게이트 구동 회로와, 다수의 데이터 라인을 구동하는 데이터 구동 회로와, 게이트 구동 회로 및 데이터 구동 회로를 제어하는 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.

다수의 서브픽셀 각각은 영상 데이터 전압에 따라 구동이 진행되어 발광을 시작한 이후, 영상 데이터 전압에 응답하여 발광하는 제1 상태와, 영상 데이터 전압과 다른 제어 데이터 전압에 응답하여 발광하거나 비 발광하는 제2 상태를 가질 수 있다.

제어 데이터 전압은 블랙 데이터 전압보다 높을 수 있다.

제어 데이터 전압은 0V 보다 높을 수 있다.

영상 데이터 전압은 실제 영상을 표시하기 위한 데이터 전압이고, 제어 데이터 전압은 실제 영상과는 무관한 데이터 전압일 수 있다.

제2 상태를 갖는 서브픽셀의 휘도는 제1 상태를 갖는 서브픽셀의 휘도보다 낮을 수 있다.

제1 상태를 갖는 서브픽셀의 휘도는 영상 변화에 따라 변경 가능하고, 제2 상태를 갖는 서브픽셀의 휘도는 일정하게 유지될 수 있다.

디스플레이 장치는 고전위 전압과 저전위 전압을 기준으로 다수의 감마 기준 전압을 생성하여 출력하는 감마 회로를 더 포함할 수 있다.

데이터 구동 회로는 다수의 감마 기준 전압에 근거하여 디지털 영상 데이터를 아날로그 전압 형태로 변환하여 영상 데이터 전압을 출력할 수 있다.

제어 데이터 전압은 저전위 전압에 대응될 수 있다. 즉, 저전위 전압으로 제어 데이터 전압이 결정될 수 있다.

제어 데이터 전압은 저전위 전압의 변경에 따라 변경될 수 있다.

저전위 전압은 화면 설정 변경 또는 주변 밝기 변화에 따라 변경될 수 있다.

화면 설정 변경 또는 주변 밝기 변화에 따라 밴드가 변경될 수 있으며, 밴드 변경에 따라 저전위 전압이 변경될 수 있다.

제어 데이터 전압은 화면 설정 변경에 따라 변경될 수 있다.

제어 데이터 전압은 주변 밝기에 따라 변경될 수 있다.

제어 데이터 전압은 영상 데이터 전압에 의해 변경될 수 있다.

다수의 서브픽셀 각각은, 발광소자와, 제1 노드와 제2 노드 사이에 연결되며 제3 노드의 전압에 따라 제어되는 구동 트랜지스터와, 제1 스캔신호에 의해 제어되며 제1 노드와 제3 노드 사이에 연결되는 제1 스캔 트랜지스터와, 제2 스캔신호에 의해 제어되며 제2 노드와 데이터 라인 사이에 연결되는 제2 스캔 트랜지스터와, 제1 스캔신호에 의해 제어되며 발광소자의 제1 전극과 대응되는 제4 노드와 초기화 전압 라인 사이에 연결되는 제3 스캔 트랜지스터와, 제1 발광 제어 신호에 의해 제어되며 제2 노드와 제4 노드 사이에 연결되는 제1 발광 제어 트랜지스터와, 제2 발광 제어 신호에 의해 제어되며 구동 전압 라인과 제1 노드 사이에 연결되는 제2 발광 제어 트랜지스터와, 제3 노드와 제4 노드 사이에 연결된 스토리지 캐패시터를 포함할 수 있다.

서브픽셀이 제1 상태를 갖는 제1 상태 기간 동안, 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터는 턴-온 상태이다.

제1 상태 기간 이후의 서브픽셀이 제2 상태를 갖는 제2 상태 기간 중 제2 발광 제어 트랜지스터는 턴-오프 되고, 제2 발광 제어 트랜지스터의 턴-오프 기간 중에 제2 스캔 트랜지스터는 턴-온 될 수 있다.

제2 발광 제어 트랜지스터의 턴-오프 기간 중에 턴-온 된 제2 스캔 트랜지스터는 다시 턴-오프 될 수 있다.

제2 스캔 트랜지스터의 턴-온 기간 중에, 제2 스캔 트랜지스터는 데이터 라인에 공급되는 제어 데이터 전압을 도통시킬 수 있다.

제2 상태 기간 내 제2 스캔 트랜지스터의 턴-온 기간 중에, 제1 스캔 트랜지스터는 턴-온 되었다가 턴-오프 되고, 이후, 데이터 라인에 공급되는 제어 데이터 전압이 제2 스캔 트랜지스터를 통해 제2 노드에 인가될 수 있다.

제2 상태 기간 내 제2 스캔 트랜지스터의 턴-온 기간이 지난 이후, 제1 발광 제어 트랜지스터가 턴-온 되면, 제2 노드에 인가된 제어 데이터 전압이 제4 노드로 인가될 수 있다.

다른 측면에서, 본 발명의 실시예들은 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배열된 디스플레이 패널과, 다수의 게이트 라인을 구동하는 게이트 구동 회로와, 다수의 데이터 라인을 구동하는 데이터 구동 회로와, 게이트 구동 회로 및 데이터 구동 회로를 제어하는 컨트롤러를 포함하는 디스플레이 장치의 구동 방법을 제공할 수 있다.

디스플레이 장치의 구동 방법은 서브픽셀이 영상 데이터 전압에 응답하여 발광하는 제1 단계와, 서브픽셀이 영상 데이터 전압과 다른 제어 데이터 전압에 응답하여 발광하거나 비 발광하는 제2 단계를 포함할 수 있다.

제1 단계 이전에 서브픽셀은 구동(초기화 단계, 프로그램/샘플링 단계, 제1 및 제2 발광 준비 단계 등)이 진행되어 그 결과로서 제1 단계가 진행될 수 있다.

제1 단계 및 제2 단계는 반복되어 진행될 수 있다.

제어 데이터 전압은 블랙 데이터 전압보다 높은 전압 값을 가질 수 있다.

제어 데이터 전압은, 데이터 구동 회로의 디지털 아날로그 변환 처리 시 사용되는 감마 기준 전압을 생성하기 위한 저전위 전압에 대응되는 전압 값을 가질 수 있다.

또 다른 측면에서, 본 발명의 실시예들은, 입력된 디지털 영상 데이터를 저장하는 래치 회로와, 디지털 영상 데이터를 아날로그 전압으로 변환하는 디지털 아날로그 컨버터와, 영상 표시를 위해 서브픽셀로 아날로그 전압에 대응되는 영상 데이터 전압을 출력하고, 영상 데이터 전압에 따라 서브픽셀이 발광하는 중에 영상 데이터 전압과 다른 제어 데이터 전압을 일정 주기로 출력하는 출력 회로를 포함하는 데이터 구동 회로를 제공할 수 있다.

고전위 전압과 저전위 전압을 기준으로 다수의 감마 기준 전압을 생성하여 출력하는 감마 회로를 더 포함할 수 있다.

디지털 아날로그 컨버터는 다수의 감마 기준 전압에 근거하여 디지털 영상 데이터를 아날로그 전압 형태의 영상 데이터 전압으로 변환할 수 있다.

제어 데이터 전압은 저전위 전압에 대응되는 전압을 가질 수 있다.

본 발명의 실시예들에 의하면, 얼룩 및 계조 특성을 개선해주면서도, 발광의 온-오프 시 발생 가능성이 있는 동적 플리커를 방지해줄 수 있는 새로운 방식의 PWM 구동을 수행하는 디스플레이 장치, 데이터 구동 회로 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 감마 구조를 활용하여 동적 플리커를 효과적으로 방지할 수 있는 디스플레이 장치, 데이터 구동 회로 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 화면 설정 변경이나 주변 밝기 변경 등과 같이 환경이 변화되더라도, 동적 플리커를 효과적으로 방지할 수 있는 디스플레이 장치, 데이터 구동 회로 및 구동 방법을 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀 회로를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치의 서브픽셀 회로의 구동 타이밍 다이어그램이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치의 노말 구동을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치의 PWM 구동을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치의 PWM 구동에 따른 동적 플리커 현상을 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 동적 플리커 방지 구동을 설명하기 위한 구동 타이밍 다이어그램이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치의 동적 플리커 방지 구동을 설명하기 위한 서브픽셀 회로를 나타낸 도면이다.
도 10 및 도 11은 본 발명의 실시예들에 따른 디스플레이 장치의 데이터 구동 회로 및 감마 회로를 나타낸 도면들이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 장치의 동적 플리커 방지 구동을 위한 제어 데이터 전압의 변경 상황을 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에 대한 흐름도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 시스템 구성도이다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는 영상 표시 장치, 조명 장치, 또는 발광 장치 등일 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 영상을 표시하거나 빛을 출력하는 디스플레이 패널(110)과, 이러한 디스플레이 패널(110)을 구동하기 위한 구동 회로를 포함할 수 있다.

디스플레이 패널(110)은 화상이 표시되는 액티브 영역(A/A)과 그 외곽 영역인 넌-액티브 영역(N/A)을 포함할 수 있다.

디스플레이 패널(110)은, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 액티브 영역(A/A)에 매트릭스 타입으로 배열될 수 있다.

디스플레이 패널(110)에서, 다수의 게이트 라인(GL)은 제1 방향으로 배치되고, 다수의 데이터 라인(DL)은 제1 방향과 다른 제2 방향으로 배치된다. 따라서, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 게이트 라인(GL)은 행(Row) 또는 열(Column)으로 배열될 수 있고, 다수의 데이터 라인(DL)은 열(Column) 또는 행(Row)으로 배열될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 게이트 라인(GL)은 행(Row)으로 배치되고, 다수의 데이터 라인(DL)은 열(Column)로 배치되는 것으로 가정한다.

디스플레이 패널(110)에는, 서브픽셀 구조 등에 따라, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 이외에, 다른 종류의 신호배선들이 배치될 수 있다. 구동 전압 배선, 기준전압 배선, 또는 공통전압 배선 등이 더 배치될 수 있다.

디스플레이 패널(110)에 배치되는 신호 배선들 및 전극들의 종류는 서브픽셀 구조 및 기능 등에 따라 달라질 수 있다.

디스플레이 패널(110)은 OLED (Organic Light-Emitting Diode) 패널, LCD (Liquid Crystal Display) 패널 등일 수 있다.

디스플레이 패널(110)을 구동하기 위한 구동 회로는, 다수의 데이터 라인(DL)을 구동하는 데이터 구동 회로(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(130)와, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하는 컨트롤러(140) 등을 포함할 수 있다.

데이터 구동 회로(120)는 다수의 데이터 라인(DL)으로 영상 데이터 전압을 출력함으로써 다수의 데이터 라인(DL)을 구동할 수 있다.

게이트 구동 회로(130)는 다수의 게이트 라인(GL)으로 스캔 신호를 출력함으로써 다수의 게이트 라인(GL)을 구동할 수 있다.

컨트롤러(140)는 데이터 구동 회로(120) 및 게이트 구동 회로(130)의 구동 동작에 필요한 각종 제어 신호(DCS, GCS)를 공급하여 데이터 구동 회로(120) 및 게이트 구동 회로(130)의 구동 동작을 제어할 수 있다.

또한, 컨트롤러(140)는 데이터 구동 회로(120)로 디지털 영상 데이터(DATA)를 공급할 수 있다.

컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 디지털 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

컨트롤러(140)는, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등의 타이밍 신호를 외부 (예: 호스트 시스템)로부터 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동 회로(120) 및 게이트 구동 회로(130)로 출력한다.

예를 들어, 컨트롤러(140)는, 게이트 구동 회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.

또한, 컨트롤러(140)는, 데이터 구동 회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.

컨트롤러(140)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.

컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.

데이터 구동 회로(120)는, 컨트롤러(140)로부터 디지털 영상 데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)로 영상 데이터 전압(Vdata)을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(120)는 소스 구동 회로라고도 한다.

데이터 구동 회로(120)는 다양한 인터페이스를 통해 컨트롤러(140)와 각종 신호나 데이터를 주고받을 수 있다.

데이터 구동 회로(120)는, 게이트 구동 회로(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 디지털 영상 데이터(DATA)를 아날로그 형태의 영상 데이터 전압(Vdata)으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.

데이터 구동 회로(120)는, 디스플레이 패널(110)의 일 측(예: 상측, 하측, 좌측, 또는 우측)에 연결될 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 상측과 하측, 또는 좌측과 우측) 모두에 연결될 수도 있다.

데이터 구동 회로(120)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 데이터 구동 회로(120)는, 경우에 따라서, 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 포함할 수 있다.

데이터 구동 회로(120)는 하나 이상의 구동 집적회로로 구현될 수 있다.

데이터 구동 회로(120)는 TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수도 있다. 경우에 따라서, 데이터 구동 회로(120)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 데이터 구동 회로(120)는 COF (Chip On Film) 타입으로 구현될 수 있다. 이 경우, 데이터 구동 회로(120)는 회로필름 상에 실장 되어, 회로필름을 통해 디스플레이 패널(110)에서의 데이터 라인들(DL)과 전기적으로 연결될 수 있다.

게이트 구동 회로(130)는, 다수의 게이트 라인(GL)로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동 회로(130)는 스캔 구동 회로라고도 한다.

게이트 구동 회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다.

게이트 구동 회로(130)는, 디스플레이 패널(110)의 일 측(예: 상측, 하측, 좌측, 또는 우측)에 연결될 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(110)의 양측(예: 상측과 하측, 또는 좌측과 우측) 모두에 연결될 수도 있다.

게이트 구동 회로(130)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.

게이트 구동 회로(130)는 다수의 게이트 라인(GL) 각각에 대응되는 스캔 신호 출력 회로들을 포함할 수 있다.

게이트 구동 회로(130)는 TAB (Tape Automated Bonding) 타입으로 디스플레이 패널(110)에 연결되거나 COF (Chip On Film) 타입으로 디스플레이 패널(110)에 연결될 수 있다. 또한 게이트 구동 회로(130)는 GIP (Gate In Panel) 타입으로 구현되어 디스플레이 패널(110)에 직접 형성될 수 있다.

도 2는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀 회로를 나타낸 도면이다.

본 발명의 실시예들에 따른 디스플레이 장치(100)에 포함되는 디스플레이 패널(110)에 배치된 다수의 서브픽셀(SP) 각각은 발광소자(EL)와, 발광소자(EL)를 구동하기 위한 구동 파트를 포함할 수 있다.

발광소자(EL)를 구동하기 위한 구동 파트는, 발광소자(EL)로 구동전류를 공급하기 위한 구동 소자와, 스캔 신호에 따라 정해진 타이밍에 디스플레이 구동에 필요한 전압(Vdata, Vini)을 서브픽셀(SP) 내로 전달하는 스캔 소자와, 발광소자(EL)의 발광여부를 제어하는 발광 제어 소자와, 디스플레이 구동에 필요한 전압(Vdata, Vini)을 저장하는 스토리지 캐패시터(Cst) 등을 포함할 수 있다.

도 2의 서브픽셀 회로의 예시에 따르면, 구동 소자는 구동 트랜지스터(DT)를 포함한다. 스캔 소자는 제1 스캔 트랜지스터(ST1), 제2 스캔 트랜지스터(ST2) 및 제3 스캔 트랜지스터(ST3)를 포함할 수 있다. 발광 제어 소자는 제1 발광 제어 트랜지스터(ET1) 및 제2 발광 제어 트랜지스터(ET2)를 포함할 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)에 포함되는 디스플레이 패널(110)에 배치된 다수의 서브픽셀(SP) 각각의 영역에는, 영상 데이터 전압(Vdata)을 공급하는 데이터 라인(DL)과, 구동 전압(VDD)을 공급하는 구동 전압 라인(DVL)과, 2개의 스캔 라인(SCL1, SCL2)과, 2개의 발광 제어 라인(EML1, EML2)이 배치될 수 있다.

발광소자(EL)는 제1 전극과 제2 전극을 포함할 수 있으며, 제1 전극은 제4 노드(N4)와 대응되거나 제4 노드(N4)와 전기적으로 연결되고, 제2 전극은 기저전압(VSS)이 인가될 수 있다. 예를 들어, 제1 전극은 애노드 전극 또는 캐소드 전극이고, 제2 전극은 캐소드 전극 또는 애노드 전극일 수 있다.

발광소자(EL)는, 일 예로, 유기 발광 다이오드(OLED: Organic Light-Emitting Diode), 발광 다이오드(LED: Light-Emitting Diode) 또는 퀀텀닷 발광 다이오드(QLED: Quantum Dot Light-Emitting Diode) 등일 수 있다.

구동 트랜지스터(DT)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되며, 제3 노드(N3)의 전압에 따라 제어될 수 있다.

구동 트랜지스터(DT)의 드레인 노드(또는 소스 노드)는 제1 노드(N1)에 전기적으로 연결되고, 구동 트랜지스터(DT)의 소스 노드(또는 드레인 노드)는 제2 노드(N2)에 전기적으로 연결되고, 구동 트랜지스터(DT)의 게이트 노드는 제3 노드(N3)에 전기적으로 연결될 수 있다.

제1 스캔 트랜지스터(ST1)는 제1 스캔 신호(SCAN1)에 의해 제어되며, 제1 노드(N1)와 제3 노드(N3) 사이에 연결될 수 있다.

제1 스캔 트랜지스터(ST1)의 드레인 노드(또는 소스 노드)는 제1 노드(N1)에 전기적으로 연결되고, 제1 스캔 트랜지스터(ST1)의 소스 노드(또는 드레인 노드)는 제3 노드(N3)에 전기적으로 연결되고, 제1 스캔 트랜지스터(ST1)의 게이트 노드는 게이트 라인(GL)의 일종인 제1 스캔 라인(SCL1)에 전기적으로 연결될 수 있다.

제2 스캔 트랜지스터(ST2)는 제2 스캔 신호(SCAN2)에 의해 제어되며, 제2 노드(N2)와 데이터 라인(DL) 사이에 연결될 수 있다.

제2 스캔 트랜지스터(ST2)의 드레인 노드(또는 소스 노드)는 데이터 라인(DL)에 전기적으로 연결되고, 제2 스캔 트랜지스터(ST2)의 소스 노드(또는 드레인 노드)는 제2 노드(N2)에 전기적으로 연결되고, 제2 스캔 트랜지스터(ST2)의 게이트 노드는 게이트 라인(GL)의 일종인 제2 스캔 라인(SCL2)에 전기적으로 연결될 수 있다.

제3 스캔 트랜지스터(ST3)는 제1 스캔 신호(SCAN1)에 의해 제어되며, 제4 노드(N4)와 초기화 전압 라인(IVL) 사이에 연결될 수 있다.

제3 스캔 트랜지스터(ST3)의 드레인 노드(또는 소스 노드)는 초기화 전압 라인(IVL)에 전기적으로 연결되고, 제3 스캔 트랜지스터(ST3)의 소스 노드(또는 드레인 노드)는 제4 노드(N4)에 전기적으로 연결되고, 제3 스캔 트랜지스터(ST3)의 게이트 노드는 제1 스캔 라인(SCL1)에 전기적으로 연결될 수 있다.

제1 발광 제어 트랜지스터(ET1)는 제1 발광 제어 신호(EM1)에 의해 제어되며, 제2 노드(N2)와 제4 노드(N4) 사이에 연결될 수 있다.

제1 발광 제어 트랜지스터(ET1)의 드레인 노드(또는 소스 노드)는 제2 노드(N2)에 전기적으로 연결되고, 제1 발광 제어 트랜지스터(ET1)의 소스 노드(또는 드레인 노드)는 제4 노드(N4)에 전기적으로 연결되고, 제1 발광 제어 트랜지스터(ET1)의 게이트 노드는 게이트 라인(GL)의 일종인 제1 발광 제어 라인(EML1)에 전기적으로 연결될 수 있다.

제2 발광 제어 트랜지스터(ET2)는 제2 발광 제어 신호(EM2)에 의해 제어되며, 구동 전압 라인(DVL)과 제1 노드(N1) 사이에 연결될 수 있다.

제2 발광 제어 트랜지스터(ET2)의 드레인 노드(또는 소스 노드)는 구동 전압 라인(DVL)에 전기적으로 연결되고, 제2 발광 제어 트랜지스터(ET2)의 소스 노드(또는 드레인 노드)는 제1 노드(N1)에 전기적으로 연결되고, 제2 발광 제어 트랜지스터(ET2)의 게이트 노드는 게이트 라인(GL)의 일종인 제2 발광 제어 라인(EML2)에 전기적으로 연결될 수 있다.

스토리지 캐패시터(Cst)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결될 수 있다.

제1 내지 제3 스캔 트랜지스터(ST1, ST2, ST3)와 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 각각은 N형 트랜지스터 또는 P형 트랜지스터일 수 있다.

스토리지 캐패시터(Cst)는 트랜지스터의 내부에 자연스럽게 존재하는 내부 캐패시터(예: Cgs, Cgd, 기생 캐패시터라고도 함)가 아니라, 원하는 캐패시턴스 값을 갖도록 의도적으로 설계된 외부 캐패시터이다.

위에서 언급한 2개의 스캔 라인(SCL1, SCL2)은 구동 타이밍에 따라 1개로 통합될 수 있다. 또한, 2개의 발광 제어 라인(EML1, EML2)은 구동 타이밍에 따라 1개로 통합될 수도 있다.

도 3은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀 회로의 구동 타이밍 다이어그램이다.

도 3을 참조하면, 디스플레이 패널(110)에 배치된 다수의 서브픽셀 행 라인은 수평동기신호(Hsync)에 따라 순차적으로 스캐닝 된다. 데이터 구동 회로(120)는 3가지 멀티플렉서(MUX_R, MUX_G, MUX_B)를 통해 스캐닝 된 서브픽셀 행 라인에 포함되는 적색 서브픽셀들, 녹색 서브픽섹들 및 청색 서브픽셀들로 영상 데이터 전압을 공급할 수 있다. 여기서, 3가지 멀티플렉서(MUX_R, MUX_G, MUX_B)는 데이터 구동 회로(120)의 내부에 배치될 수도 있고, 디스플레이 패널(110)의 넌-액티브 영역(N/A)에 배치될 수도 있다.

도 3을 참조하면, 데이터 구동 회로(120)는 컨트롤러(140)으로부터 디지털 영상 데이터(DATA)를 다양한 인터페이스(예: EPI 인터페이스, LVDS (Low-Voltage Differential Signaling) 인터페이스 등)을 통해 수신할 수 있다.

도 3을 참조하면, 각 서브픽셀(SP)의 구동은, 컨트롤러(140)의 제어에 따라, 초기화 단계(S10), 프로그램/샘플링 단계(S20), 제1 발광 준비 단계(S30), 제2 발광 준비 단계(S40), 발광 단계(S50) 등으로 진행될 수 있다.

이러한 구동 단계들(S10 ~ S50)은 게이트 신호들(SCAN1, SCAN2, EM1, EM2)에 의해 제어될 수 있다. 또한, 각종 전압들(Vdata, VDD, Vini)이 구동 단계들(S10 ~ S50)에 맞게 해당 서브픽셀(SP)에 공급될 수 있다.

각 서브픽셀(SP)의 구동 단계들 중 처음으로 시작되는 초기화 단계(S10) 동안, 제1 스캔 신호(SCAN1)의 턴-온 레벨 전압에 따라 제1 스캔 트랜지스터(ST1)가 턴-온 된다. 제2 발광 제어 신호(EM2)의 턴-온 레벨 전압에 따라 제2 발광 제어 트랜지스터(ET2)가 턴-온 된다.

이에 따라, 구동 전압(VDD)이 제2 발광 제어 트랜지스터(ET2)와 제1 스캔 트랜지스터(ST1)를 통해 제3 노드(N3)에 인가될 수 있다. 여기서, 제3 노드(N3)는 구동 트랜지스터(DT)의 게이트 노드와 대응되고, 스토리지 캐패시터(Cst)의 양 전극 중 제1 전극과 대응될 수 있다.

구동 전압(VDD)이 제3 노드(N3)에 인가됨에 따라, 구동 트랜지스터(DT)가 턴-온 될 수 있다.

초기화 단계(S10) 동안, 제1 스캔 신호(SCAN1)의 턴-온 레벨 전압에 따라 제3 스캔 트랜지스터(ST3)가 턴-온 된다.

이에 따라, 초기화 전압(Vini)이 제3 스캔 트랜지스터(ST3)를 통해 제4 노드(N4)에 인가될 수 있다. 여기서, 제4 노드(N4)는 스토리지 캐패시터(Cst)의 양 전극 중 제2 전극과 대응될 수 있으며, 발광소자(EL)의 제1 전극(예: 애노드 전극)과 대응될 수 있다.

이러한 초기화 단계(S10) 이후 진행되는 프로그램/샘플링 단계(S20) 동안, 제2 스캔 신호(SCAN2)의 턴-온 레벨 전압에 따라 제2 스캔 트랜지스터(ST2)가 턴-온 된다.

이에 따라, 영상 데이터 전압(Vdata)이 제2 스캔 트랜지스터(ST2)를 통해 제2 노드(N2)에 인가될 수 있다.

초기화 단계(S10)에서 제1 스캔 신호(SCAN1)에 의해 턴-온 된 제1 스캔 트랜지스터(ST1) 및 제3 스캔 트랜지스터(ST3)는 프로그램/샘플링 단계(S20) 동안에도 턴-온 상태를 유지한다.

이에 따라, 제2 노드(N2)에 인가된 영상 데이터 전압(Vdata)은 구동 트랜지스터(DT) 및 제1 스캔 트랜지스터(ST1)를 통해 제3 노드(N3)에 인가될 수 있다. 따라서, 제3 노드(N3)의 전압이 구동 전압(VDD)에서 영상 데이터 전압(Vdata)을 바뀌게 된다.

그리고, 프로그램/샘플링 단계(S20) 동안, 스토리지 캐패시터(Cst)는 영상 데이터 전압(Vdata)과 초기화 전압(Vini)의 전위차만큼 충전이 된다.

이러한 프로그램/샘플링 단계(S20) 이후 진행되는 제1 발광 준비 단계(S30) 동안, 제1 내지 제3 스캔 트랜지스터(ST1, ST2, ST3)와 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 모두 턴-오프 된다.

제1 발광 준비 단계(S30) 이후 제2 발광 준비 단계(S40)가 진행되면, 제1 발광 제어 신호(EM1)의 턴-온 레벨 전압에 의해 제1 발광 제어 트랜지스터(ET1)가 턴-온 된다.

제2 발광 준비 단계(S40) 동안, 스토리지 캐패시터(Cst)의 양단 전위차(Vdata-Vini)를 유지하면서, 발광소자(EL)의 제1 전극에 해당하는 제4 노드(N4)의 전압이 부스팅 될 수 있다.

제4 노드(N4)의 부스팅 된 전압이 발광소자(EL)를 통해 구동 전류가 흐를 수 있는 전압 값 이상이 되면(즉, 발광 가능 상태가 되면), 발광소자(EL)는 발광할 수 있다. 발광소자(EL)를 통해 구동 전류가 흐를 수 있는 최소 전압 값은 기저전압(VSS)에서 발광소자(EL)의 문턱전압(VTH)만큼 높은 전압(VSS+VTH)일 수 있다.

이와 같이, 발광소자(EL)가 발광할 수 있는 상태가 되면, 발광소자(EL)가 발광하여 해당 서브픽셀(SP)에서 빛이 나오는 발광 단계(S50)가 진행된다.

이러한 발광 단계(S50) 동안, 제2 발광 제어 신호(EM2)의 턴-온 레벨 전압에 의해 제2 발광 제어 트랜지스터(ET2)가 턴-온 된다. 그리고, 제1 발광 제어 트랜지스터(ET1)는 제2 발광 준비 단계(S40)에서 턴-온 되어 발광 단계(S50)에서도 턴-온 상태를 유지한다.

따라서, 제2 발광 제어 트랜지스터(ET2), 구동 트랜지스터(DT) 및 제1 발광 제어 트랜지스터(ET1)를 통해 구동 전류가 발광소자(EL)에 공급되어, 발광소자(EL)가 발광한다.

도 4는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 노말 구동(Normal Driving)을 나타낸 도면이고, 도 5는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 PWM (Pulse Width Modulation) 구동을 나타낸 도면이다.

도 4를 참조하면, 디스플레이 장치(100)가 노말 구동(Normal Driving)을 수행하는 경우, 한 프레임 동안, 모든 서브픽셀 행들이 순차적으로 스캐닝 되면서 프로그램(S20) 된다.

그리고, 모든 서브픽셀 행들에 포함되는 각 서브픽셀에서, 발광 단계(S50)가 진행되는 동안, 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 턴-온 상태를 지속적으로 턴-온 상태를 유지하고, 발광소자(EL)는 지속적으로 발광한다.

노말 구동의 경우, 프로그램 되는 영상 데이터 전압(Vdata)을 다르게 조절하여 원하는 휘도를 조절할 수 있다. 예를 들어, 영상 데이터 전압(Vdata)을 3V, 2V 및 1V로 조절함으로써, 휘도를 140 nits, 50 nits 및 15 nits으로 각각 조절할 수 있다.

도 5를 참조하면, 디스플레이 장치(100)는 발광 제어 트랜지스터(ET1, ET2)의 턴-온 시간을 조절하여, 발광 단계(S50)에서 발광 제어 트랜지스터(ET1, ET2)의 턴-온 시간을 조절하지 않는 노말 구동에 비해, 낮은 휘도를 표현할 수 있다. 이러한 구동 방식을 PWM (Pulse Width Modulation) 구동 또는 발광 제어 구동이라고 한다.

PWM 구동에 따르면, 발광 단계(S50)가 진행되는 동안, 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴-온 상태인 기간과, 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나가 턴-오프 상태인 기간(EM Off)이 반복될 수 있다.

PWM 구동 시, 영상 데이터 전압(Vdata)은 동일하게 유지하되, 발광 제어 트랜지스터(ET1, ET2)의 턴-온 시간을 조절함으로써, 휘도를 다양하게 조절할 수 있다. 즉, 발광 제어 트랜지스터(ET1, ET2)의 턴-온 시간과 턴-오프 시간의 비율에 따라 휘도가 달라질 수 있다.

영상 데이터 전압(Vdata)이 변하지 않더라도, 발광 제어 트랜지스터(ET1, ET2)의 턴-오프 시간 대비 턴-온 시간의 비율을 줄임으로써, 휘도를 낮출 수 있다.

도 6은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 PWM 구동에 따른 동적 플리커 현상을 설명하기 위한 도면이다.

도 6을 참조하면, 디스플레이 장치(100)가 PWM 구동을 수행하는 경우, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀 각각에 대한 휘도를 측정해보면, 블랙이 반복적으로 표시된다. 이는, 사용자에 의해 동적 플리커(Dynamic Flicker)로 인지될 수 있다.

이러한 동적 플리커는 화상 품질을 저하시키게 되어, PWM 구동이 필요한 상황에서도 PWM 구동의 적용을 어렵게 하는 요인이 된다.

아래에서는, PWM 구동에도 불구하고 동적 플리커를 방지할 수 있는 구동 방법을 제시한다.

도 7 및 도 8은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 동적 플리커 방지 구동을 설명하기 위한 구동 타이밍 다이어그램이고, 도 9는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 동적 플리커 방지 구동을 설명하기 위한 서브픽셀 회로를 나타낸 도면이다.

도 8을 참조하면, 디스플레이 패널(110)에 배치된 다수의 서브픽셀 행 라인(… , N-2 Line, N-1 Line, N Line, N+1 Line, N+2 Line, …)은 수평동기신호(Hsync)에 따라 순차적으로 스캐닝 된다. 데이터 구동 회로(120)는 3가지 멀티플렉서(MUX_R, MUX_G, MUX_B)를 통해 스캐닝 된 서브픽셀 행 라인에 포함되는 적색 서브픽셀들, 녹색 서브픽섹들 및 청색 서브픽셀들로 영상 데이터 전압을 공급할 수 있다.

전술한 바와 같이, 본 발명의 실시예들에 따른 디스플레이 장치(100)가 PWM 구동을 수행하는 경우, 발광 단계(S50)가 진행되는 동안, 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴-온 상태인 기간과, 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나가 턴-오프 상태인 기간(EM Off)이 반복될 수 있다.

도 7 및 도 8을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 다수의 서브픽셀(SP) 각각은 디스플레이 구동(S10~S40)에 따라 발광소자(EL)를 통해 발광을 시작한다.

동적 플리커 방지 구동에 따르면, 각 서브픽셀(SP)의 발광 시작 후, 영상 데이터 전압(Vdata)에 응답하여 발광하는 제1 상태와 영상 데이터 전압(Vdata)과 다른 제어 데이터 전압(CDV)에 응답하여 발광하거나 비 발광하는 제2 상태를 가질 수 있다. 즉, 각 서브픽셀(SP)의 발광을 시작한 이후의 구동 기간(즉, 각 서브픽셀(SP)의 발광 기간(S50))은, 각 서브픽셀(SP)이 영상 데이터 전압(Vdata)에 응답하여 발광하는 제1 상태를 갖는 제1 상태 기간(ST1)과, 각 서브픽셀(SP)이 영상 데이터 전압(Vdata)과 다른 제어 데이터 전압(CDV)에 응답하여 발광하거나 비 발광하는 제2 상태를 갖는 제2 상태 기간(ST2)을 포함할 수 있다.

제1 상태 기간(ST1)은 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴-온 상태인 기간에 대응된다.

제2 상태 기간(ST2)은 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나가 턴-오프 상태인 기간(EM Off)에 대응된다.

동적 플리커 방지 구동을 적용하지 않는 경우, 제2 상태 기간(ST2) 동안, 블랙이 표시되어 사용자가 플리커를 인지할 수 있다.

하지만, 동적 플리커 방지 구동을 적용하는 경우, 제2 상태 기간(ST2) 동안, 블랙이 표시되지 않아 사용자는 플리커를 인지하지 못할 수 있다.

제2 상태 기간(ST2) 동안에 서브픽셀(SP)에 공급되는 제어 데이터 전압(CDV)은 블랙 데이터 전압(Vblk)보다 높은 전압 값을 가질 수 있다. 여기서, 일 예로, 블랙 데이터 전압(Vblk)은 0V일 수 있다.

제어 데이터 전압(CDV)은 0V보다 높은 전압 값을 가질 수 있다.

제1 상태 기간(ST1) 동안에 서브픽셀(SP)에 공급되는 영상 데이터 전압(Vdata)은 실제 영상을 표시하기 위한 데이터 전압이고, 제2 상태 기간(ST2) 동안에 서브픽셀(SP)에 공급되는 제어 데이터 전압(CDV)은 실제 영상과는 무관한 데이터 전압일 수 있다.

경우에 따라서, 제2 상태 기간(ST2)의 휘도는 제1 상태 기간(ST1)의 휘도보다 낮을 수 있다.

화면 설정이나 주변 밝기 등이 변하지 않는 이상, 제1 상태 기간(ST1)의 휘도는 영상 변화에 따라 변경 가능하고, 제2 상태 기간(ST2)의 휘도는 일정하게 유지될 수 있다.

도 8 및 도 9를 참조하면, 제1 상태 기간(ST1) 동안, 제1 발광 제어 트랜지스터(ET1) 및 제2 발광 제어 트랜지스터(ET2)는 턴-온 상태이다.

도 8 및 도 9를 참조하면, 제2 상태 기간(ST2) 중 제2 발광 제어 트랜지스터(ET2)는 제2 발광 제어 신호(EM2)의 턴-오프 레벨 전압에 의해 턴-오프 된다. 이러한 제2 발광 제어 트랜지스터(ET2)의 턴-오프 기간(TOFF) 중에 제2 스캔 트랜지스터(ST2)는 제2 스캔 신호(SCAN2)에 의해 턴-온 되었다가 다시 턴-오프 된다.

제2 발광 제어 트랜지스터(ET2)의 턴-오프 기간(TOFF) 내 제2 스캔 트랜지스터(ST2)의 턴-온 기간(TDL) 중에, 제2 스캔 트랜지스터(ST2)는 데이터 라인(DL)에 공급되는 제어 데이터 전압(CDV)을 도통시킬 수 있다.

제2 상태 기간(ST2) 내 제2 스캔 트랜지스터(ST2)의 턴-온 기간(TDL) 중에, 제1 스캔 트랜지스터(ST1)는 제1 스캔 신호(SCAN1)에 의해 턴-온 되었다가 턴-오프 된다.

제1 스캔 트랜지스터(ST1)가 턴-오프 되고, 제2 스캔 트랜지스터(ST2)가 턴-오프 되기 이전에, 3가지 멀티플렉서(MUX_R, MUX_G, MUX_B)를 통해 제어 데이터 전압(CDV)이 데이터 라인들(DL)로 공급된다.

이에 따라, 제2 스캔 트랜지스터(ST2)를 통해 데이터 라인(DL)에 공급되는 제어 데이터 전압(CDV)이 제2 노드(N2)에 인가된다(S70).

그리고, 제2 발광 제어 트랜지스터(ET2)의 턴-오프 기간(TOFF) 중 제2 스캔 트랜지스터(ST2)가 턴-오프 된 이후, 제1 발광 제어 트랜지스터(ET1)가 턴-온 되면, 제2 노드(N2)에 인가되어 있던 제어 데이터 전압(CDV)이 제4 노드(N4)로 인가된다(S80).

위에서 언급한 제어 데이터 전압(CDV)은, 일 예로, 데이터 구동 회로(120)의 디지털 아날로그 변환(DAC) 처리 시 사용되는 감마 기준 전압을 생성하기 위한 저전위 전압에 대응될 수 있다.

감마 기준 전압을 생성하기 위한 저전위 전압은 밴드 별로 달라질 수 있다. 여기서, 밴드는 동일 계조에서 동일 휘도를 표현할 수 있는 그룹을 의미한다.

즉, 밴드 별로 저전위 전압이 변경될 수 있다.

밴드 또는 저전위 전압은 화면 설정 변경에 따라 변경될 수 있다.

또한, 밴드 또는 저전위 전압은 주변 밝기에 따라 자동으로 변경될 수도 있다.

즉, 화면 설정 변경 또는 주변 밝기 변화에 따라 밴드 또는 저전위 전압이 변경되면, PWM 구동 시 사용되는 제어 데이터 전압(CDV)의 전압 값이 변경될 수 있다.

제어 데이터 전압(CDV)은 영상 데이터 전압(Vdata)에 의해 변경될 수도 있다.

도 10 및 도 11은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 데이터 구동 회로(120) 및 감마 회로(1040)를 나타낸 도면들이다.

도 10을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 데이터 구동 회로(120)는, 입력된 디지털 영상 데이터(DATA)를 저장하는 래치 회로(1010)와, 디지털 영상 데이터(DATA)를 아날로그 전압으로 변환하는 디지털 아날로그 컨버터(DAC, 1020)와, 영상 표시를 위해 서브픽셀(SP)로 아날로그 전압에 대응되는 영상 데이터 전압(Vdata)을 출력하고, 영상 데이터 전압(Vdata)에 따라 서브픽셀(SP)이 발광하는 중에 영상 데이터 전압(Vdata)과 다른 제어 데이터 전압(CDV)을 일정 주기로 공급하는 출력 회로(1030)를 포함할 수 있다.

도 10을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 데이터 구동 회로(120)는, 고전위 전압(VTOP)과 저전위 전압(VBOT)을 기준으로 다수의 감마 기준 전압(예: V0, V1, … , V255)을 생성하여 출력하는 감마 회로(1040)를 더 포함할 수 있다.

도 11을 참조하면, 감마 회로(1040)는 다수의 증폭기들과 저항 스트링(R/S)를 포함할 수 있으며, 다수의 감마 기준 전압(예: V0, V1, … , V255)을 출력할 수 있다.

디지털 아날로그 컨버터(1020)는 다수의 감마 기준 전압(예: V0, V1, … , V255)에 근거하여 영상 데이터(DATA)를 아날로그 전압 형태의 영상 데이터 전압(Vdata)로 변환할 수 있다.

디지털 아날로그 컨버터(1020)는, 다수의 감마 기준 전압(예: V0, V1, … , V255)에 근거하여 n개의 디지털 비트(D0, D1, … , Dn)를 포함하는 디지털 영상 데이터(DATA)를 아날로그 전압 형태의 영상 데이터 전압(Vdata)로 변환할 수 있다.

디지털 아날로그 컨버터(1020)는, 다수의 감마 기준 전압(예: V0, V1, … , V255) 중에서 n개의 디지털 비트(D0, D1, … , Dn)를 포함하는 디지털 영상 데이터(DATA)에 대응되는 감마 기준 전압을 선택하여 영상 데이터 전압(Vdata)으로서 출력할 수 있다.

제어 데이터 전압(CDV)은 저전위 전압(VBOT)에 대응되는 전압을 가질 수 있다.

제어 데이터 전압(CDV)은 저전위 전압(VBOT)의 변경에 따라 변경될 수 있다.

래치 회로(1010), 디지털 아날로그 컨버터(1020) 및 출력 회로(1030)를 포함하여 소스 드라이버 집적회로(Source Driver IC)로 구현될 수 있다.

감마 회로(1040)는 소스 드라이버 집적회로(Source Driver IC)와 다른 전자 부품으로 구현될 수 있으며, 경우에 따라서, 소스 드라이버 집적회로(Source Driver IC)에 포함되어 구현될 수도 있다.

도 12는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 동적 플리커 방지 구동을 위한 제어 데이터 전압(CDV)의 변경 상황을 나타낸 도면이다.

도 12를 참조하면, 사용자 입력 등에 의해서, 화면 설정 모듈(1210)이 화면 설정을 변경하게 되면, 현재의 밴드가 변경된 화면 설정에 대응되는 밴드로 변경될 수 있다. 이에 따라, 변경된 밴드에 대응되도록 저전위 전압(VBOT)이 변경되어 제어 데이터 전압(CDV)이 변경될 수 있다.

도 12를 참조하면, 조도 센서(1220)가 주변 밝기의 변화를 감지하면, 현재의 밴드가 감지된 주변 밝기 변화에 대응되는 밴드로 변경될 수 있다. 이에 따라, 변경된 밴드에 대응되도록 저전위 전압(VBOT)이 변경되어 제어 데이터 전압(CDV)이 변경될 수 있다.

도 13은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법에 대한 흐름도이다.

도 13을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법은 서브픽셀(SP)이 영상 데이터 전압(Vdata)에 응답하여 발광하는 제1 단계(S1310)와, 서브픽셀(SP)이 영상 데이터 전압(Vdata)과 다른 제어 데이터 전압(CDV)에 응답하여 발광하거나 비 발광하는 제2 단계(S1320) 등을 포함할 수 있다.

제1 단계(S1310)는 도 5의 S40 단계 이후 최초로 시작된다.

PWM 구동 방식에 따르면, 제1 단계(S1310) 이후 제2 단계(S1320)가 진행된다. 제2 단계(S1320) 이후 제1 단계(S1310)가 다시 진행될 수 있다.

제어 데이터 전압(CDV)은 블랙 데이터 전압(Vblk)보다 높은 전압 값일 수 있다.

제어 데이터 전압(CDV)은, 데이터 구동 회로(120)의 디지털 아날로그 변환 처리 시 사용되는 감마 기준 전압을 생성하기 위한 저전위 전압(VBOT)에 대응될 수 있다.

이상에서 전술한 본 발명의 실시예들에 의하면, 얼룩(Mura) 및 계조 특성(특히, 저계조 특성)을 개선해주면서도, 발광의 온-오프 시 발생 가능성이 있는 동적 플리커를 방지해줄 수 있는 새로운 방식의 PWM 구동을 수행하는 디스플레이 장치(100), 데이터 구동 회로(120) 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 감마 구조를 활용하여 동적 플리커를 효과적으로 방지할 수 있는 디스플레이 장치(100), 데이터 구동 회로(120) 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 화면 설정 변경이나 주변 밝기 변경 등과 같이 환경이 변화되더라도, 동적 플리커를 효과적으로 방지할 수 있는 디스플레이 장치(100), 데이터 구동 회로(120) 및 구동 방법을 제공할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 디스플레이 장치
110: 디스플레이 패널
120: 데이터 구동 회로
130: 게이트 구동 회로
140: 컨트롤러
1010: 래치 회로
1020: 디지털 아날로그 컨버터
1030: 출력 회로
1040: 감마 회로

Claims

다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배열된 디스플레이 패널;
상기 다수의 게이트 라인을 구동하는 게이트 구동 회로;
상기 다수의 데이터 라인을 구동하는 데이터 구동 회로; 및
상기 게이트 구동 회로 및 상기 데이터 구동 회로를 제어하는 컨트롤러를 포함하고,
상기 다수의 서브픽셀 각각은, 발광을 시작한 이후, 영상 데이터 전압에 응답하여 발광하는 제1 상태와, 상기 영상 데이터 전압과 다른 제어 데이터 전압에 응답하여 발광하거나 비 발광하는 제2 상태를 갖는 디스플레이 장치.
제1항에 있어서,
상기 제어 데이터 전압은 블랙 데이터 전압보다 높은 디스플레이 장치.
제1항에 있어서,
상기 영상 데이터 전압은 실제 영상을 표시하기 위한 데이터 전압이고,
상기 제어 데이터 전압은 상기 실제 영상과는 무관한 데이터 전압인 디스플레이 장치.
제1항에 있어서,
상기 제2 상태를 갖는 서브픽셀의 휘도는 상기 제1 상태를 갖는 서브픽셀의 휘도보다 낮은 디스플레이 장치.
제1항에 있어서,
상기 제1 상태를 갖는 서브픽셀의 휘도는 영상 변화에 따라 변경 가능하고, 상기 제2 상태를 갖는 서브픽셀의 휘도는 일정하게 유지되는 디스플레이 장치.
제1항에 있어서,
고전위 전압과 저전위 전압을 기준으로 다수의 감마 기준 전압을 생성하여 출력하는 감마 회로를 더 포함하고,
상기 데이터 구동 회로는,
상기 다수의 감마 기준 전압에 근거하여 디지털 영상 데이터를 아날로그 전압 형태로 변환하여 상기 영상 데이터 전압을 출력하고,
상기 제어 데이터 전압은 상기 저전위 전압에 대응되는 디스플레이 장치.
제6항에 있어서,
상기 제어 데이터 전압은 상기 저전위 전압의 변경에 따라 변경되는 디스플레이 장치.
제1항에 있어서,
상기 제어 데이터 전압은 화면 설정 변경에 따라 변경되는 디스플레이 장치.
제1항에 있어서,
상기 제어 데이터 전압은 주변 밝기에 따라 변경되는 디스플레이 장치.
제1항에 있어서,
상기 제어 데이터 전압은 상기 영상 데이터 전압에 의해 변경되는 디스플레이 장치.
제1항에 있어서,
상기 다수의 서브픽셀 각각은,
발광소자와,
제1 노드와 제2 노드 사이에 연결되며, 제3 노드의 전압에 따라 제어되는 구동 트랜지스터와,
제1 스캔신호에 의해 제어되며, 상기 제1 노드와 상기 제3 노드 사이에 연결되는 제1 스캔 트랜지스터와,
제2 스캔신호에 의해 제어되며, 상기 제2 노드와 상기 데이터 라인 사이에 연결되는 제2 스캔 트랜지스터와,
상기 제1 스캔신호에 의해 제어되며, 상기 발광소자의 제1 전극과 대응되는 제4 노드와 초기화 전압 라인 사이에 연결되는 제3 스캔 트랜지스터와,
제1 발광 제어 신호에 의해 제어되며, 상기 제2 노드와 상기 제4 노드 사이에 연결되는 제1 발광 제어 트랜지스터와,
제2 발광 제어 신호에 의해 제어되며, 구동 전압 라인과 상기 제1 노드 사이에 연결되는 제2 발광 제어 트랜지스터와,
상기 제3 노드와 상기 제4 노드 사이에 연결된 스토리지 캐패시터를 포함하고,
상기 제1 상태를 갖는 제1 상태 기간 동안, 상기 제1 발광 제어 트랜지스터 및 상기 제2 발광 제어 트랜지스터는 턴-온 상태이고,
상기 제1 상태 기간 이후의 상기 제2 상태를 갖는 제2 상태 기간 중 상기 제2 발광 제어 트랜지스터는 턴-오프 되고, 상기 제2 발광 제어 트랜지스터의 턴-오프 기간 중에 상기 제2 스캔 트랜지스터는 턴-온 되고,
상기 제2 스캔 트랜지스터의 턴-온 기간 중에, 상기 제2 스캔 트랜지스터는 상기 데이터 라인에 공급되는 상기 제어 데이터 전압을 도통시키는 디스플레이 장치.
제11항에 있어서,
상기 제2 상태 기간 내 상기 제2 스캔 트랜지스터의 턴-온 기간 중에,
상기 제1 스캔 트랜지스터는 턴-온 되었다가 턴-오프 되고, 이후, 상기 데이터 라인에 공급되는 상기 제어 데이터 전압이 상기 제2 스캔 트랜지스터를 통해 상기 제2 노드에 인가되고,
상기 제2 상태 기간 내 상기 제2 스캔 트랜지스터의 턴-온 기간이 지난 이후, 상기 제1 발광 제어 트랜지스터가 턴-온 되면, 상기 제2 노드에 인가된 상기 제어 데이터 전압이 상기 제4 노드로 인가되는 디스플레이 장치.
다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배열된 디스플레이 패널과, 상기 다수의 게이트 라인을 구동하는 게이트 구동 회로와, 상기 다수의 데이터 라인을 구동하는 데이터 구동 회로와, 상기 게이트 구동 회로 및 상기 데이터 구동 회로를 제어하는 컨트롤러를 포함하는 디스플레이 장치의 구동방법에 있어서,
상기 서브픽셀이 영상 데이터 전압에 응답하여 발광하는 제1 단계; 및
상기 서브픽셀이 상기 영상 데이터 전압과 다른 제어 데이터 전압에 응답하여 발광하거나 비 발광하는 제2 단계를 포함하는 디스플레이 장치의 구동방법.
제13항에 있어서,
상기 제어 데이터 전압은 블랙 데이터 전압보다 높은 디스플레이 장치의 구동방법.
제13항에 있어서,
상기 제어 데이터 전압은,
상기 데이터 구동 회로의 디지털 아날로그 변환 처리 시 사용되는 감마 기준 전압을 생성하기 위한 저전위 전압에 대응되는 디스플레이 장치의 구동방법.
입력된 디지털 영상 데이터를 저장하는 래치 회로; 및
상기 디지털 영상 데이터를 아날로그 전압으로 변환하는 디지털 아날로그 컨버터; 및
영상 표시를 위해 서브픽셀로 상기 아날로그 전압에 대응되는 영상 데이터 전압을 출력하고, 상기 영상 데이터 전압에 따라 상기 서브픽셀이 발광하는 중에 상기 영상 데이터 전압과 다른 제어 데이터 전압을 일정 주기로 출력하는 출력 회로를 포함하는 데이터 구동 회로.
제16항에 있어서,
고전위 전압과 저전위 전압을 기준으로 다수의 감마 기준 전압을 생성하여 출력하는 감마 회로를 더 포함하고,
상기 디지털 아날로그 컨버터는 상기 다수의 감마 기준 전압에 근거하여 상기 디지털 영상 데이터를 아날로그 전압 형태의 상기 영상 데이터 전압으로 변환하고,
상기 제어 데이터 전압은 상기 저전위 전압에 대응되는 전압을 갖는 데이터 구동 회로.