KR20230064708A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230064708A
KR20230064708A KR1020210150090A KR20210150090A KR20230064708A KR 20230064708 A KR20230064708 A KR 20230064708A KR 1020210150090 A KR1020210150090 A KR 1020210150090A KR 20210150090 A KR20210150090 A KR 20210150090A KR 20230064708 A KR20230064708 A KR 20230064708A
Authority
KR
South Korea
Prior art keywords
transistor
scan
node
turned
scan signal
Prior art date
Application number
KR1020210150090A
Other languages
English (en)
Inventor
정민재
강장미
김형석
박준현
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210150090A priority Critical patent/KR20230064708A/ko
Priority to US17/860,676 priority patent/US11776480B2/en
Priority to CN202211369385.XA priority patent/CN116072046A/zh
Priority to CN202222923716.1U priority patent/CN219143765U/zh
Publication of KR20230064708A publication Critical patent/KR20230064708A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 화소는, 발광 소자, 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터, 데이터선과 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터, 제2 노드와 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터, 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터, 제1 노드와 제4 노드 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제5 트랜지스터, 제1 전원선과 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 제2 노드와 발광 소자의 제1 전극에 대응하는 제5 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터, 제3 노드와 제4 노드 사이에 접속되는 제1 커패시터, 및 제1 전원선과 제4 노드 사이에 접속되는 제2 커패시터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 신호선들을 통해 제공되는 신호들에 기초하여 구동 전류를 생성하고, 발광 소자는 구동 전류에 기초하여 발광한다.
표시 장치의 구동 조건에 따라 구동 효율 향상을 위해 저소비 전력의 표시 장치가 요구된다. 예를 들어, 정지 영상 표시 시에 프레임 주파수(또는, 구동 주파수)를 낮춰 표시 장치의 소비 전력이 저감될 수 있다. 또한, 표시 장치는 고해상도, 입체 영상 등의 구현을 위해 120Hz 이상의 높은 프레임 주파수로 영상을 표시할 수도 있다.
이와 같이, 다양한 조건에서의 영상 표시를 위해 표시 장치는 다양한 프레임 주파수(또는, 구동 주파수)로 영상을 표시할 수 있다.
본 발명의 일 목적은 보상 기간이 충분히 확보되며 구동 트랜지스터의 히스테리시스 특성 변화에 따른 표시 품질 저하가 방지(제거)된 화소를 제공하는 데 있다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 데 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 실시예들에 의한 화소는, 발광 소자, 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터, 데이터선과 상기 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터, 상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터, 상기 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터, 상기 제1 노드와 제4 노드 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제5 트랜지스터, 상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제5 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터, 상기 제3 노드와 상기 제4 노드 사이에 접속되는 제1 커패시터, 및 상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제2 커패시터를 포함할 수 있다.
일 실시예에서, 상기 화소는, 상기 제5 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제8 트랜지스터, 및 상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제5 트랜지스터는 n형 산화물 반도체 트랜지스터일 수 있다.
일 실시예에서, 상기 제5 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에서, 상기 화소는, 상기 제3 노드와 상기 제4 트랜지스터 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제10 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제5 트랜지스터 및 상기 제10 트랜지스터는 n형 산화물 반도체 트랜지스터일 수 있다.
일 실시예에서, 상기 제3 트랜지스터가 턴-온되는 기간은 상기 제5 트랜지스터가 턴-온되는 기간 중 적어도 일부와 중첩할 수 있다.
일 실시예에서, 상기 제4 트랜지스터가 턴-온되는 기간은 상기 제5 트랜지스터가 턴-온되는 기간 중 적어도 일부와 중첩할 수 있다.
일 실시예에서, 상기 제2 주사 신호는 상기 제1 주사 신호가 시프트된 신호일 수 있다.
일 실시예에서, 상기 제3 주사 신호는 상기 제1 주사 신호가 시프트된 신호일 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 제1 내지 제5 주사선들, 제1 및 제2 발광 제어선들, 및 데이터선에 접속되는 화소, 상기 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부, 상기 제1 및 제2 발광 제어선들에 제1 및 제2 발광 제어 신호들을 각각 공급하는 발광 구동부, 및 상기 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 상기 화소는, 발광 소자, 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터, 상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터, 상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터, 상기 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터, 상기 제1 노드와 제4 노드 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제5 트랜지스터, 상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 상기 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터, 상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제5 노드 사이에 접속되며, 상기 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터, 상기 제3 노드와 상기 제4 노드 사이에 접속되는 제1 커패시터, 및 상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제2 커패시터를 포함할 수 있다.
일 실시예에서, 상기 화소는, 상기 제5 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제8 트랜지스터, 및 상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제5 트랜지스터는 n형 산화물 반도체 트랜지스터일 수 있다.
일 실시예에서, 상기 제5 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에서, 상기 화소는, 상기 제3 노드와 상기 제4 트랜지스터 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제10 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제5 트랜지스터 및 상기 제10 트랜지스터는 n형 산화물 반도체 트랜지스터일 수 있다.
일 실시예에서, 상기 주사 구동부가 상기 제1 주사 신호를 공급하는 기간은 상기 주사 구동부가 상기 제5 주사 신호를 공급하는 기간 중 적어도 일부와 중첩할 수 있다.
일 실시예에서, 상기 주사 구동부가 상기 제2 주사 신호를 공급하는 기간은 상기 주사 구동부가 상기 제5 주사 신호를 공급하는 기간 중 적어도 일부와 중첩할 수 있다.
일 실시예에서, 상기 주사 구동부는, 상기 제1 내지 제3 주사선들에 상기 제1 내지 제3 주사 신호들을 각각 공급하는 제1 주사 구동부, 상기 제4 주사선에 상기 제4 주사 신호를 공급하는 제2 주사 구동부, 및 상기 제5 주사선에 상기 제5 주사 신호를 공급하는 제3 주사 구동부를 포함할 수 있다.
일 실시예에서, 상기 제2 주사 신호는 상기 제1 주사 신호가 시프트된 신호이고, 상기 제3 주사 신호는 상기 제1 주사 신호가 시프트된 신호일 수 있다.
본 발명의 실시예들에 의한 화소 및 이를 포함하는 표시 장치는, n형 산화물 반도체 트랜지스터를 포함함으로써 저주파 구동 시의 화소 내 전류 누설에 따른 영상 품질 저하를 방지할 수 있다.
또한, 본 발명의 실시예들에 의한 화소 및 이를 포함하는 표시 장치는, 발광 제어 신호 및 주사 신호의 제어를 통해 이전 프레임의 데이터 신호의 전압의 영향성을 제거하면서 문턱 전압 보상 시간을 확보할 수 있으며, 구동 트랜지스터에 바이어스 전압을 주기적으로 인가함으로써, 구동 트랜지스터의 히스테리시스 특성 변화에 따른 표시 품질 저하가 방지(제거)될 수 있다.
나아가, 제1 및 제2 구동 기간들을 이용하여 화소가 구동되므로, 다양한 프레임 주파수에 대한 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 4는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 5a 내지 도 5c는 제1 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도들이다.
도 6a 및 도 6b는 제2 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도들이다.
도 7a 내지 도 7c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 8은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 9는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 10은 제1 구동 기간에 도 9의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 11은 제2 구동 기간에 도 9의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(1000)는 화소부(100), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(리프레시 레이트, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 프레임 주파수는 1초 동안 화소부(100)에 포함되는 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수를 의미할 수 있다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라고도 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낼 수 있다.
일 실시예에서, 데이터 구동부(400)의 데이터 신호 출력 주파수 및/또는 데이터 신호 공급을 위하여 주사선(예를 들어, 제4 주사선)으로 공급되는 주사 신호(예를 들어, 제4 주사 신호)의 출력 주파수는 프레임 주파수에 대응하여 변경될 수 있다. 예를 들어, 동영상 구동을 위한 프레임 주파수는 약 60Hz 이상(예를 들어, 60Hz, 120Hz, 240Hz, 360Hz, 480Hz 등)의 주파수일 수 있다. 일 예로, 프레임 주파수가 60Hz인 경우, 각각의 수평라인(화소행)에는 1초에 60회의 제4 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 주사 구동부(200) 및 발광 구동부(300)의 출력 주파수 및 이에 대응하는 데이터 구동부(400)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 240Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 240Hz 이상의 프레임 주파수(예를 들어, 300Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n, S51 내지 S5n), 발광 제어선들(E11 내지 E1n, E21 내지 E2n), 및 데이터선들(D1 내지 Dm)을 포함하고, 이들에 연결되는 화소(PX)들을 포함할 수 있다(단, m, n은 1보다 큰 정수). 화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다.
타이밍 제어부(500)는 소정의 인터페이스를 통해 AP(Application processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 제어 신호들을 공급받을 수 있다. 타이밍 제어부(500)는 주사 구동부(200), 발광 구동부(300), 및 데이터 구동부(400)의 구동 타이밍을 제어할 수 있다.
타이밍 제어부(500)는 입력 영상 데이터(IRGB) 및 제어 신호들 등에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 및 제3 제어 신호(DCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 주사 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 타이밍 제어부(500)는 입력 영상 데이터(IRGB)를 재정렬하여 영상 데이터(RGB)를 생성하고, 영상 데이터(RGB)를 데이터 구동부(400)로 공급할 수 있다.
주사 구동부(200)는 타이밍 제어부(500)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 주사선들(S11 내지 S1n), 제2 주사선들(S21 내지 S2n), 제3 주사선들(S31 내지 S3n), 제4 주사선들(S41 내지 S4n), 및 제5 주사선들(S51 내지 S5n)로 각각 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 제4 주사 신호, 및 제5 주사 신호를 공급할 수 있다.
제1 내지 제5 주사 신호들은 해당 주사 신호가 공급되는 트랜지스터의 타입에 상응하는 게이트-온(gate-on) 레벨의 전압으로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는, 주사 신호가 주사 신호 공급에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
일 실시예에서, 주사 구동부(200)는 비발광 기간에 제1 내지 제5 주사 신호들 중 적어도 일부를 복수 회 공급할 수 있다. 이에 따라, 화소(PX)에 포함되는 구동 트랜지스터의 바이어스 상태가 제어될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 제1 발광 제어선들(E11 내지 E1n) 및 제2 발광 제어선들(E21 내지 E2n)로 제1 발광 제어 신호 및 제2 발광 제어 신호를 각각 공급할 수 있다.
제1 및 제2 발광 제어 신호들은 게이트-오프(gate-off) 레벨의 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 제1 발광 제어 신호 또는 제2 발광 제어 신호를 수신하는 트랜지스터는 제1 발광 제어 신호 또는 제2 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 발광 제어 신호 공급에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨(예를 들어, 논리 하이 레벨)로 공급되는 것으로 이해될 수 있다.
도 1에는 설명의 편의를 위해 주사 구동부(200) 및 발광 구동부(300)가 각각 단일 구성인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 주사 구동부(200)는 제1 내지 제5 주사 신호들 중 적어도 하나를 각각 공급하는 복수의 주사 구동부들을 포함할 수 있다. 또한, 주사 구동부(200) 및 발광 구동부(300)의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(또는, 데이터 전압)로 변환할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다. 이때, 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호는 제4 주사선들(S41 내지 S4n)로 공급되는 제4 주사 신호의 출력 타이밍에 동기되도록 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는 전원 공급부를 더 포함할 수 있다. 전원 공급부는 화소(PX)의 구동을 위한 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vint1, 예를 들어, 제1 초기화 전압), 제4 전원 전압(Vint2, 예를 들어, 제2 초기화 전압), 및 제5 전원 전압(Vbias, 예를 들어, 바이어스 전압)을 화소부(100)에 공급할 수 있다.
한편, 표시 장치(1000)는 다양한 프레임 주파수들로 동작할 수 있다. 여기서, 상대적으로 낮은 프레임 주파수(예를 들어, 60Hz 이하의 프레임 주파수)로 구동되는 저주파수 구동의 경우, 화소 내부의 전류 누설로 인해 플리커 등의 영상 불량이 시인될 수 있다. 또한, 다양한 프레임 주파수로의 구동에 의해 구동 트랜지스터의 바이어스 상태 변화, 히스테리시스 특성 변화에 따른 문턱전압 시프트 등으로 인한 응답 속도 변화에 따라 영상 끌림 등의 잔상이 시인될 수 있다.
영상 품질 개선을 위해 하나의 프레임 기간은 프레임 주파수에 따라 복수의 비발광 기간들 및 발광 기간들을 포함할 수 있다. 예를 들어, 한 프레임의 최초의 비발광 기간 및 발광 기간은 제1 구동 기간으로 정의될 수 있고, 이후의 비발광 기간 및 발광 기간은 제2 구동 기간으로 정의될 수 있다.
예를 들어, 제1 구동 기간에 실질적으로 영상 표시를 위한 데이터 신호가 화소(PX)에 기입되고, 제2 구동 기간에는 화소(PX)의 구동 트랜지스터에 온-바이어스가 인가될 수 있다.
한편, 상대적으로 높은 프레임 주파수(예를 들어, 120Hz 이상의 프레임 주파수)로 구동되는 고주파수 구동의 경우, 최소한의 기준의 영상 품질을 구현하기 위해서는, 구동 트랜지스터의 문턱 전압 보상 시간이 충분히 확보되어야 한다. 본 발명의 실시예들에 따른 화소(PX) 및 표시 장치(1000)는 충분한 문턱 전압 보상 시간을 확보하면서 다양한 프레임 주파수로 고품질의 영상을 표시할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 주사 구동부(200)는 제1 주사 구동부(210), 제2 주사 구동부(220), 제3 주사 구동부(230), 제4 주사 구동부(240), 및 제5 주사 구동부(250)를 포함할 수 있다.
일 실시예에서, 제1 내지 제5 주사 구동부들(210, 220, 230, 240, 250) 각각은 종속적으로 연결된 스테이지 회로들을 포함할 수 있다.
제1 제어 신호(SCS)는 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)을 포함할 수 있다. 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)은 제1 내지 제5 주사 구동부들(210, 220, 230, 240, 250)에 각각 공급될 수 있다.
제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)의 폭, 공급 타이밍 등은 화소(PX)의 구동 조건 및 프레임 주파수에 따라 결정될 수 있다.
제1 내지 제5 주사 신호들은 각각 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)에 기초하여 출력될 수 있다. 예를 들어, 제1 내지 제5 주사 신호들 중 적어도 하나의 신호 폭은 나머지의 신호 폭과 다를 수 있다. 또한, 제1 내지 제5 주사 신호들 중 적어도 하나는 비발광 기간 동안 복수 회 출력될 수 있다.
나아가, 제1 내지 제5 주사 신호들의 게이트-온 레벨들은 각각 대응하는 트랜지스터의 유형에 따라 결정될 수 있다.
제1 주사 구동부(210)는 제1 주사 시작 신호(FLM1)에 응답하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다. 제2 주사 구동부(220)는 제2 주사 시작 신호(FLM2)에 응답하여 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 공급할 수 있다. 제3 주사 구동부(230)는 제3 주사 시작 신호(FLM3)에 응답하여 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 공급할 수 있다. 제4 주사 구동부(240)는 제4 주사 시작 신호(FLM4)에 응답하여 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 공급할 수 있다. 제5 주사 구동부(250)는 제5 주사 시작 신호(FLM5)에 응답하여 제5 주사선들(S51 내지 S5n)로 제5 주사 신호를 공급할 수 있다.
일 실시예에서, 발광 구동부(300)는 제1 발광 구동부(310) 및 제2 발광 구동부(320)를 포함할 수 있다.
제2 제어 신호(ECS)는 제1 및 제2 발광 제어 시작 신호들(EFLM1, EFLM2)을 포함할 수 있다. 제1 및 제2 발광 제어 시작 신호들(EFLM1, EFLM2)은 제1 및 제2 발광 구동부들(310, 320)에 각각 공급될 수 있다.
일 실시예에서, 제1 및 제2 발광 구동부들(310, 320) 각각은 종속적으로 연결된 스테이지 회로들을 포함할 수 있다. 또한, 제1 발광 제어 신호의 펄스 폭, 공급 타이밍 등은 제2 발광 제어 신호와 다를 수 있다.
제1 발광 구동부(310)는 제1 발광 제어 시작 신호(EFLM1)에 응답하여 제1 발광 제어선들(E11 내지 E1n)로 제1 발광 제어 신호를 공급할 수 있다. 제2 발광 구동부(320)는 제2 발광 제어 시작 신호(EFLM2)에 응답하여 제2 발광 제어선들(E21 내지 E2n)로 제2 발광 제어 신호를 공급할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 3에서는 주사 구동부(201)를 제외하면, 도 2를 참조하여 설명된 내용과 실질적으로 동일하거나 유사하므로, 이하에서 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략하도록 한다.
도 1 및 도 3을 참조하면, 주사 구동부(201)는 제1 주사 구동부(211), 제2 주사 구동부(221) 및 제3 주사 구동부(231)를 포함할 수 있다.
일 실시예에서, 제1 주사 구동부(211)는 제1 주사 시작 신호(FLM1)에 기초하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급하고, 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 공급하며, 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 공급할 수 있다.
여기서, 제2 주사 신호의 펄스 폭은 제1 주사 신호의 펄스 폭과 동일할 수 있다. 예를 들어, 동일한 화소에 공급되는 제2 주사 신호는 제1 주사 신호가 시프트된 신호일 수 있다. 예를 들어, 제i(단, i는 자연수) 화소행에 연결된 제2 주사선(예를 들어, S2i)은 제i+1 화소행에 연결되는 제1 주사선(예를 들어, S1i+1)에 연결될 수 있다.
또한, 제3 주사 신호의 펄스 폭은 제1 주사 신호의 펄스 폭과 동일할 수 있다. 예를 들어, 동일한 화소에 공급되는 제3 주사 신호는 제1 주사 신호가 시프트된 신호일 수 있다. 예를 들어, 제i 화소행에 연결된 제3 주사선(예를 들어, S3i)은 제i+k(단, k는 자연수) 화소행에 연결되는 제1 주사선(예를 들어, S1i+k)에 연결될 수 있다.
이에 따라, 표시 장치(1000)에 포함되는 주사 구동부(201)의 사이즈가 감소되고, 표시 장치(1000)의 배선 복잡도가 개선되며, 제조 비용이 절감될 수 있다.
다만, 이는 예시적인 것으로서, 제1 주사 신호와 제3 주사 신호는 서로 다른 주사 구동부로부터 출력될 수도 있다. 예를 들어, 제1 주사 구동부(211)는 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급하고, 추가의 주사 구동부가 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 공급할 수도 있다.
도 4는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 4에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(PX)를 도시하기로 한다(단, i, j는 자연수).
도 1 및 도 4를 참조하면, 화소(PX)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(T1 내지 T9), 제1 커패시터(C1, 또는, 스토리지 커패시터), 및 제2 커패시터(C2, 또는, 홀딩 커패시터)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)은 제5 노드(N5)에 접속되고 제2 전극(예를 들어, 캐소드 전극)은 제2 전원 전압(VSS)을 전달하는 제2 전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
제2 전원선(PL2)은 라인 형태일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 전원선(PL2)은 도전 플레이트 형태의 도전층일 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 다른 실시예에서, 발광 소자(LD)는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode) 등과 같이 무기 물질로 형성되는 무기 발광 다이오드(inorganic light emitting diode)일 수 있다. 다른 실시예에서, 발광 소자(LD)는 유기 물질과 무기 물질이 복합적으로 구성된 발광 소자일 수도 있다.
한편, 도 4에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다. 예를 들어, 발광 소자(LD)는 복수의 발광 소자들(예를 들어, 유기 발광 소자들 및/또는 무기 발광 소자들)이 제2 전원선(PL2)과 제5 노드(N5) 사이에 직렬, 병렬, 또는, 직병렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(T1)(또는, 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)의 전압에 대응하여 제1 전원 전압(VDD)을 제공하는 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원 전압(VSS)을 제공하는 제2 전원선(PL2)으로 흐르는 구동 전류를 제어할 수 있다. 예를 들어, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다. 예를 들어, 제1 전원 전압(VDD)은 양(positive)의 전압이고, 제2 전원 전압(VSS)은 음(negative)의 전압일 수 있다.
제2 트랜지스터(T2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제1 노드(N1) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 i번째 제4 주사선(S4i, 이하, 제4 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(T2)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극(또는, 제2 노드(N2))과 게이트 전극(또는, 제3 노드(N3)) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 i번째 제2 주사선(S2i, 이하, 제2 주사선)에 접속될 수 있다.
제3 트랜지스터(T3)는 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 게이트 전극(또는, 제2 노드(N2)와 제3 노드(N3))을 전기적으로 접속시킬 수 있다. 즉, 제2 주사 신호의 공급에 의해, 제1 트랜지스터(T1)의 제2 전극(예를 들어, 드레인 전극)과 제1 트랜지스터(T1)의 게이트 전극이 연결되는 타이밍이 제어될 수 있다. 제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 제3 노드(N3)와 제3 전원 전압(Vint1, 예를 들어, 제1 초기화 전압)을 제공하는 제3 전원선(PL3) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 i번째 제1 주사선(S1i, 이하, 제1 주사선)에 접속될 수 있다.
제4 트랜지스터(T4)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 제3 노드(N3)에 제3 전원 전압(Vint1)을 공급할 수 있다. 예를 들어, 제3 전원 전압(Vint1)은 데이터선(Dj)으로 공급되는 데이터 신호의 최저 레벨보다 낮은 전압으로 설정될 수 있다.
제1 주사 신호의 공급에 의해 제4 트랜지스터(T4)가 턴-온되어, 제3 노드(N3, 또는, 제1 트랜지스터(T1)의 게이트 전극)가 제3 전원 전압(Vint1)으로 초기화될 수 있다.
제5 트랜지스터(T5)는 제1 노드(N1)와 제4 노드(N4) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 제5 주사선(S5i, 이하, 제5 주사선)에 접속될 수 있다.
제5 트랜지스터(T5)는 제5 주사선(S5i)으로 제5 주사 신호가 공급될 때 턴-온되어 제4 노드(N4)로 제1 전원 전압(VDD) 또는 데이터 신호의 전압을 공급할 수 있다.
일 실시예에서, 제5 트랜지스터(T5)는 산화물 반도체 트랜지스터일 수 있다. 제5 트랜지스터(T5)는 액티브층(반도체층, 채널층)으로서 산화물 반도체층을 포함할 수 있다. 예를 들어, 제5 트랜지스터(T5)는 n형 산화물 반도체 트랜지스터일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제5 트랜지스터(T5)를 산화물 반도체 트랜지스터로 구성하는 경우, 저주파수 구동 및 가변 주파수 구동에 따른 제5 트랜지스터(T5)를 통한 누설 전류가 최소화될 수 있고, 이에 따라 표시 품질이 향상될 수 있다.
제6 트랜지스터(T6)는 제1 전원선(PL1)과 제1 노드(N1) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 i번째 제1 발광 제어선(E1i, 이하, 제1 발광 제어선)에 접속될 수 있다.
제6 트랜지스터(T6)는 제1 발광 제어선(E1i)으로 제1 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면, 제1 노드(N1)가 제1 전원선(PL1)에 전기적으로 연결될 수 있다.
제7 트랜지스터(T7)는 제2 노드(N2)와 제5 노드(N5, 또는, 발광 소자(LD)의 제1 전극) 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 i번째 제2 발광 제어선(E2i, 이하, 제2 발광 제어선)에 접속될 수 있다.
제7 트랜지스터(T7)는 제2 발광 제어선(E2i)으로 제2 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제7 트랜지스터(T7)가 턴-온되면, 제2 노드(N2)와 제5 노드(N5)가 전기적으로 연결될 수 있다.
제8 트랜지스터(T8)는 제5 노드(N5)와 제4 전원 전압(Vint2, 예를 들어, 제2 초기화 전압)을 제공하는 제4 전원선(PL4) 사이에 접속될 수 있다. 제8 트랜지스터(T8)의 게이트 전극은 i번째 제3 주사선(S3i, 이하, 제3 주사선)에 접속될 수 있다.
제8 트랜지스터(T8)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제5 노드(N5)에 제4 전원 전압(Vint2)을 공급할 수 있다.
제3 주사 신호의 공급에 의해 발광 소자(LD)의 제1 전극(또는, 제5 노드(N5))으로 제4 전원 전압(Vint2)이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 이때, 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(PX)의 블랙 표현 능력이 향상될 수 있다.
한편, 제3 전원 전압(Vint3)과 제4 전원 전압(Vint2)은 서로 다를 수 있다. 즉, 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 게이트 전극)를 초기화하는 전압과 제5 노드(N5)(또는, 발광 소자(LD)의 제1 전극)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
한 프레임 기간의 길이가 길어지는 저주파수 구동에서, 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 게이트 전극)로 공급되는 제3 전원 전압(Vint1)이 지나치게 낮은 경우, 제1 트랜지스터(T1)에 강한 온-바이어스가 인가되므로 해당 프레임 기간에서의 제1 트랜지스터(T1)의 문턱 전압이 시프트되는 경우가 발생할 수 있다. 이와 같은 제1 트랜지스터(T1)의 히스테리시스 특성은 저주파수 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파수 구동의 표시 장치에서는 제2 전원 전압(VSS)보다 높은 제3 전원 전압(Vint3)이 요구될 수 있다.
이와 다르게, 제5 노드(N5)(또는, 발광 소자(LD)의 제1 전극)에 공급되는 제4 전원 전압(Vint2)이 소정의 기준보다 높아지는 경우, 발광 소자(LD)의 기생 커패시터의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제2 전원 전압(VSS)보다 낮은 제4 전원 전압(Vint2)이 요구될 수 있다.
다만, 이는 예시적인 것으로서, 제3 전원 전압(Vint1)과 제4 전원 전압(Vint2)은 다양하게 설정될 수 있다. 일 예로, 제3 전원 전압(Vint1)과 제4 전원 전압(Vint2)은 실질적으로 동일할 수도 있다.
제9 트랜지스터(T9)는 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 제1 전극)와 제5 전원 전압(Vbias, 예를 들어, 바이어스 전압)을 제공하는 제5 전원선(PL5) 사이에 접속될 수 있다. 제9 트랜지스터(T9)의 게이트 전극은 제3 주사선(S3i)에 접속될 수 있다.
제9 트랜지스터(T9)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제1 노드(N1)에 제5 전원 전압(Vbias)을 공급할 수 있다. 일 실시예에서, 제5 전원 전압(Vbias)은 블랙 계조의 데이터 신호의 전압 레벨과 유사한 수준의 레벨을 가질 수 있다. 예를 들어, 제5 전원 전압(Vbias)은 약 5~7V 수준의 전압 레벨을 가질 수 있다.
이에 따라, 제9 트랜지스터(T9)의 턴-온에 의해 제1 트랜지스터(T1)의 제1 전극(예를 들어, 소스 전극)에 소정의 고전압이 인가될 수 있다. 이 때, 제3 트랜지스터(T3)가 턴-오프 상태라면, 제1 트랜지스터(T1)는 온-바이어스(on-bias) 상태(턴-온될 수 있는 상태)를 가질 수 있다(즉, 온-바이어스됨).
여기서, 제1 노드(N1)에 주기적으로 제5 전원 전압(Vbias)이 공급됨에 따라, 제1 트랜지스터(T1)의 바이어스 상태가 주기적으로 변하게 되고, 제1 트랜지스터(T1)의 문턱 전압 특성이 변경될 수 있다. 따라서, 저주파수 구동에서 제1 트랜지스터(T1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다.
제1 커패시터(C1)는 제3 노드(N3)와 제4 노드(N4) 사이에 접속될 수 있다. 제1 커패시터(C1)는 제3 노드(N3)와 제4 노드(N4) 사이의 전압 차를 저장할 수 있다.
제2 커패시터(C2)는 제1 전원선(PL1)과 제4 노드(N4) 사이에 접속될 수 있다. 제2 커패시터(C2)의 일 전극이 제1 전원선(PL1)에 접속됨에 따라, 제2 커패시터(C2)의 일 전극에는 정전압인 제1 전원 전압(VDD)이 지속적으로 공급될 수 있다. 따라서, 제4 노드(N4)의 전압은 다른 기생 커패시터들에 의한 영향을 받지 않고, 제4 노드(N4)로 직접 공급되는 전압 레벨들로 유지될 수 있다. 즉, 제2 커패시터(C2)는 홀딩 커패시터로서 기능할 수 있다.
화소(PX)의 일부 트랜지스터들은 폴리실리콘 반도체 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제3, 제4, 제6, 제7, 제8, 및 제9 트랜지스터들(T1, T2, T3, T4, T6, T7, T8, T9)은 액티브층(반도체층, 채널층)으로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
다만, 이는 예시적인 것으로서, 트랜지스터들의 타입 및 종류가 상술한 예로서 한정되는 것은 아니다.
도 5a 내지 도 5c는 제1 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도들이고, 도 6a 및 도 6b는 제2 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도들이다.
도 4, 도 5a, 및 도 6a를 참조하면, 화소(PX)는 제1 구동 기간(DP1) 또는 제2 구동 기간(DP2)을 통해 동작할 수 있다.
프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간은 제1 구동 기간(DP1)을 포함할 수 있다. 또한, 제2 구동 기간(DP2)은 프레임 주파수에 따라 생략되거나 적어도 1회 진행될 수 있다.
제1 구동 기간(DP1)은 제1 비발광 기간(NEP1) 및 제1 발광 기간(EP1)을 포함할 수 있다. 제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다. 여기서, 제1 및 제2 비발광 기간들(NEP1, NEP2)은 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원선(PL2)으로 흐르는 구동 전류의 경로가 차단되는 기간을 의미할 수 있으며, 제1 및 제2 발광 기간들(EP1, EP2)은 상기 구동 전류의 경로가 형성되어 발광 소자(LD)가 구동 전류에 기초하여 발광하는 기간을 의미할 수 있다.
제1 구동 기간(DP1)은 출력 영상에 실제로 대응하는 데이터 신호가 기입되는 기간(예를 들어, 제3 기간(P3))을 포함할 수 있다. 제2 구동 기간(DP2)에는 데이터 신호가 공급되지 않으며, 화소(PX)의 제1 트랜지스터(T1)를 온-바이어스 상태로 제어하고, 발광 소자(LD)를 초기화하기 위해 제3 주사 신호가 공급될 수 있다.
도 5a에 도시된 바와 같이, 제1 비발광 기간(NEP1)은 제1 내지 제4 기간들(P1 내지 P4) 및 보상 기간(CP)을 포함할 수 있다. 여기서, 제1 기간(P1)과 제2 기간(P2)은 보상 기간(CP)과 중첩할 수 있다.
일 실시예에서, 제5 주사 신호의 폭은 제1 내지 제4 주사 신호들 각각의 폭보다 클 수 있다.
일 실시예에서, 제2 주사선(S2i)으로 공급되는 제2 주사 신호의 폭은 제1 주사선(S1i)으로 공급되는 제1 주사 신호의 폭과 동일할 수 있다. 예를 들어, 제2 주사 신호는 제1 주사 신호가 시프트된 신호일 수 있으며, 제2 주사 신호가 로우 레벨(L)(또는, 게이트-온 레벨)로 유지되는 기간(예를 들어, 제2 기간(P2))의 폭과 제1 주사 신호가 로우 레벨(L)(또는, 게이트-온 레벨)로 유지되는 기간(예를 들어, 제1 기간(P1))의 폭은 동일할 수 있다. 일 예로, 도 3을 참조하여 설명한 바와 같이, 제2 주사선(S2i)은 제i+1 화소행의 제1 주사선(예를 들어, 도 3을 참조하여 설명한 S1i+1)과 주사 신호를 공유할 수 있다.
도 5a에서는 제3 주사선(S3i)으로 공급되는 제3 주사 신호의 폭이 제1 주사선(S1i)으로 공급되는 제1 주사 신호의 폭과 상이한 것으로 도시되었으나(예를 들어, 제3 주사 신호의 폭이 제1 주사 신호의 폭보다 작음), 본 발명의 실시예가 이에 제한되는 것은 아니다.
예를 들어, 도 5b에 도시된 바와 같이, 제3 주사선(S3i)으로 공급되는 제3 주사 신호의 폭은 제1 주사선(S1i)으로 공급되는 제1 주사 신호의 폭과 동일할 수도 있다. 예를 들어, 제3 주사 신호는 제1 주사 신호가 시프트된 신호일 수 있으며, 제3 주사 신호가 로우 레벨(L)(또는, 게이트-온 레벨)로 유지되는 기간(예를 들어, 제4 기간(P4))의 폭과 제1 주사 신호가 로우 레벨(L)(또는, 게이트-온 레벨)로 유지되는 기간(예를 들어, 제1 기간(P1))의 폭은 동일할 수 있다. 일 예로, 도 3을 참조하여 설명한 바와 같이, 제3 주사선(S3i)은 제i+k 화소행의 제1 주사선(예를 들어, 도 3을 참조하여 설명한 S1i+k)과 주사 신호를 공유할 수 있다.
이와 같이 제2 주사선(S2i) 및/또는 제3 주사선(S3i)이 제1 주사선(S1i)과 주사 신호를 공유함에 따라, 표시 장치(1000, 도 1 참조)의 배선 복잡도가 개선되며, 제조 비용이 절감될 수 있다.
n형 산화물 반도체 트랜지스터(예를 들어, 제5 트랜지스터(T5))로 공급되는 제5 주사 신호는 하이 레벨(H)이고, p형 폴리실리콘 반도체 트랜지스터들(예를 들어, 제2, 제3, 제4, 제8, 제9 트랜지스터들(T2, T3, T4, T8, T9))로 공급되는 제1 내지 제4 주사 신호들은 로우 레벨(L)일 수 있다.
일 실시예에서, 제1 비발광 기간(NEP1)에 제1 발광 제어 신호의 파형은 제2 발광 제어 신호의 파형과 상이할 수 있다. 예를 들어, 제2 발광 제어 신호의 폭은 제1 발광 제어 신호의 폭보다 클 수 있다.
제1 발광 제어 신호는 제1 비발광 기간(NEP1)이 시작하는 시점부터 보상 기간(CP)이 끝나는 시점까지 로우 레벨(L)을 유지하며, 이 기간에서 로우 레벨(L)(또는, 게이트-온 레벨)의 제1 발광 제어 신호에 의해 제6 트랜지스터(T6)는 턴-온 상태를 유지할 수 있다. 또한, 제1 발광 제어 신호는 보상 기간(CP) 이후 제1 비발광 기간(NEP1)이 끝나는 시점까지 하이 레벨(H)을 유지하며, 이 기간에서 하이 레벨(H)(또는, 게이트-오프 레벨)의 제1 발광 제어 신호에 의해 제6 트랜지스터(T6)는 턴-오프 상태를 유지할 수 있다.
또한, 제2 발광 제어 신호는 제1 비발광 기간(NEP1) 동안 하이 레벨(H)(또는, 게이트-오프 레벨)을 유지할 수 있다. 이에 따라, 제1 비발광 기간(NEP1) 동안 제7 트랜지스터(T7)는 턴-오프 상태를 유지하므로, 제1 비발광 기간(NEP1) 동안 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원선(PL2)으로 흐르는 구동 전류의 경로가 차단될 수 있다.
제1 비발광 기간(NEP1) 중 보상 기간(CP)에서 제1 발광 제어 신호는 로우 레벨(L)(또는, 게이트-온 레벨)을 유지하며, 제5 주사 신호는 하이 레벨(H)(또는, 게이트-온 레벨)을 유지할 수 있다. 이에 따라, 보상 기간(CP) 동안 제5 및 제6 트랜지스터들(T5, T6)은 턴-온 상태를 유지할 수 있다. 따라서, 제1 전원선(PL1)으로부터 제6 트랜지스터(T6) 및 제5 트랜지스터(T5)를 경유하여 제4 노드(N4)로 제1 전원 전압(VDD)이 도달하는 전류 경로가 형성되므로, 보상 기간(CP) 동안 제4 노드(N4)에 제1 전원 전압(VDD)이 공급될 수 있다. 이에 따라, 제4 노드(N4)에서 이전 프레임의 데이터 신호의 전압이 제거될 수 있다.
한편, 제5 주사 신호의 공급은 제4 기간(P4) 전까지 유지될 수 있다. 즉, 제5 주사 신호는 제4 기간(P4) 전까지 하이 레벨(H)을 유지할 수 있다.
보상 기간(CP) 중 제1 기간(P1) 동안 제1 주사선(S1i)으로 제1 주사 신호가 공급될 수 있다. 예를 들어, 제1 기간(P1)에서 제1 주사선(S1i)으로 로우 레벨(L)(또는, 게이트-온 레벨)의 제1 주사 신호가 공급될 수 있다. 이에 따라, 제4 트랜지스터(T4)가 턴-온될 수 있다.
한편, 도 5a에서는 제5 주사 신호가 공급된 후에 제1 주사 신호가 공급되는 것으로 도시되었으나, 본 발명의 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제5 주사 신호가 공급되는 시점(즉, 제5 주사 신호가 하이 레벨(H)로 천이되는 시점)과 제1 주사 신호가 공급되는 시점(즉, 제1 주사 신호가 로우 레벨(L)로 천이되는 시점)은 동일할 수도 있다. 즉, 보상 기간(CP)이 시작하는 시점과 제1 기간(P1)이 시작하는 시점은 동일할 수도 있다.
제1 기간(P1)에서 제4 트랜지스터(T4)가 턴-온되므로, 제3 전원 전압(Vint1)이 제3 노드(N3)로 공급될 수 있다. 따라서, 제3 노드(N3)의 전압(즉, 제1 트랜지스터(T1)의 게이트 전극의 전압)이 제3 전원 전압(Vint1)으로 초기화될 수 있다. 제1 기간(P1)은 제3 노드(N3)의 전압을 초기화하는 기간으로서 제1 초기화 기간으로 이해될 수 있다.
보상 기간(CP) 중 제2 기간(P2) 동안 제2 주사선(S2i)으로 제2 주사 신호가 공급되고, 제1 주사선(S1i)으로 제1 주사 신호의 공급이 중단될 수 있다. 예를 들어, 제2 기간(P2)에서 제2 주사선(S2i)으로 로우 레벨(L)(또는, 게이트-온 레벨)의 제2 주사 신호가 공급되고, 제1 주사선(S1i)으로 하이 레벨(H)(또는, 게이트-오프 레벨)의 제1 주사 신호가 공급될 수 있다. 이에 따라, 제3 트랜지스터(T3)가 턴-온되고, 제4 트랜지스터(T4)가 턴-오프될 수 있다. 이때, 제5 트랜지스터(T5)는 턴-온 상태이므로, 제4 노드(N4)에는 제1 전원 전압(VDD)이 유지될 수 있다.
제3 트랜지스터(T3)가 턴-온 상태이므로, 제1 트랜지스터(T1)는 다이오드 형태로 접속되고, 제1 트랜지스터(T1)의 문턱 전압 보상이 수행될 수 있다. 제2 기간(P2)은 제1 트랜지스터(T1)의 문턱 전압을 보상하는 기간으로서 문턱 전압 보상 기간으로 이해될 수 있다. 문턱 전압 보상 기간인 제2 기간(P2)은 제2 주사 신호가 공급되는 기간의 길이에 의해 결정될 수 있다. 예를 들어, 제2 기간(P2)은 3수평주기 이상으로 설정될 수 있으며, 이 경우, 충분한 문턱 전압 보상 시간이 확보될 수 있다. 다만, 이는 예시적인 것으로서, 제2 기간(P2)의 길이가 이에 한정되는 것은 아니며, 구동 조건 등에 따라 자유롭게 설계 변형될 수 있다.
제2 기간(P2) 동안 제4 노드(N4)에는 제1 전원 전압(VDD)이 유지되므로, 제1 커패시터(C1)의 커플링 영향이 실질적으로 제거될 수 있다. 즉, 실질적으로 제4 노드(N4)의 전압 변화가 없으므로, 제3 노드(N3)의 전압은 제1 전원 전압(VDD)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(예를 들어, VDD-Vth)로 변경될 수 있다. 따라서, 제1 커패시터(C1)에는 제1 트랜지스터(T1)의 문턱 전압(Vth)이 저장될 수 있다.
이후 제2 주사 신호의 공급이 중단(예를 들어, 제2 주사 신호가 하이 레벨(H)로 천이함)되고, 제1 발광 제어 신호가 공급(예를 들어, 제1 발광 제어 신호가 하이 레벨(H)로 천이함)되면, 보상 기간(CP)이 종료될 수 있다.
이와 같이, 보상 기간(CP)(또는, 제1 기간(P1) 및 제2 기간(P2)) 동안 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화하고, 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다.
한편, 도 5a에서는, 보상 기간(CP) 동안 제1 주사 신호와 제2 주사 신호가 각각 1회씩 공급되는 것을 기준으로 설명하였으나, 본 발명의 실시예가 이에 제한되는 것은 아니다.
예를 들어, 도 5c를 참조하면, 보상 기간(CP) 동안 제1 주사 신호와 제2 주사 신호는 각각 복수회(예를 들어, 도 5c에 도시된 바와 같이 2회)씩 공급될 수 있다. 즉, 복수의 제1 기간들(P1, P1')에서 제1 주사선(S1i)을 통해 로우 레벨(L)(또는, 게이트-온 레벨)의 제1 주사 신호가 공급되며, 복수의 제2 기간들(P2, P2')에서 제2 주사선(S2i)을 통해 로우 레벨(L)(또는, 게이트-온 레벨)의 제2 주사 신호가 공급될 수 있다.
이와 같이, 보상 기간(CP) 동안 제1 주사 신호와 제2 주사 신호가 상호 교번하여 복수회 공급됨으로써 보상 시간이 충분히 확보되고, 문턱 전압 보상에서의 신뢰도가 크게 향상될 수 있다.
한편, 도 5c에서는 제1 기간들(P1, P1')과 제2 기간들(P2, P2')이 상호 교번하여 2회 반복하는 것으로 도시되어 있으나, 이는 예시적인 것으로, 제1 기간들과 제2 기간들은 상호 3회 이상 반복할 수도 있다.
다시 도 5a를 참조하면, 이후 제3 기간(P3)에서 제4 주사선(S4i)으로 제4 주사 신호가 공급될 수 잇다. 예를 들어, 제3 기간(P3)에서 제4 주사선(S4i)으로 로우 레벨(L)(또는, 게이트-온 레벨)의 제4 주사 신호가 공급될 수 있다. 이에 따라, 제2 트랜지스터(T2)가 턴-온될 수 있다. 또한, 제3 기간(P3)에서 하이 레벨(H)의 제5 주사 신호에 기초하여 제5 트랜지스터(T5)는 턴-온 상태를 유지할 수 있다. 현재 프레임의 데이터 신호의 전압(이하, 현재 데이터 전압(Vdata)이라 함)은 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)를 통해 제4 노드(N4)로 공급될 수 있다.
제4 노드(N4)의 전압은 제1 전원 전압(VDD)에서 현재 데이터 전압(Vdata)으로 변경되고, 제1 커패시터(C1)의 커플링에 의해 제3 노드(N3)의 전압은 기존의 제1 전원 전압(VDD)과 제1 트랜지스터(T1)의 문턱 전압(Vth)과의 차에서 상기 커플링이 반영된 값을 가질 수 있다(예를 들어, "VDD - Vth + (Vdata - VDD)"의 값을 가짐). 즉, 제3 노드(N3)의 전압은 Vdata - Vth의 값만 남게 되며, 이후, 구동 전류는 현재 데이터 전압(Vdata)에 대응하는 값을 가질 수 있다.
제3 기간(P3) 이후 제4 기간(P4) 이전에 제5 주사 신호의 공급이 중단(예를 들어, 제5 주사선(S5i)으로 공급되는 제5 주사 신호가 로우 레벨(L)로 천이함)되며, 제5 트랜지스터(T5)가 턴-오프될 수 있다. 따라서, 제3 노드(N3)의 전압 및 제4 노드(N4)의 전압이 각각 유지될 수 있다. 다만, 이는 예시적인 것으로서, 제5 주사 신호 공급의 중단은 제3 기간(P3)의 종료와 동시에 이루어질 수도 있다.
이후 제4 기간(P4)에서 제3 주사선(S3i)으로 제3 주사 신호가 공급될 수 있다. 예를 들어, 제4 기간(P4)에서 제3 주사선(S3i)으로 로우 레벨(L)(또는, 게이트-온 레벨)의 제3 주사 신호가 공급될 수 있다. 이에 따라, 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)가 턴-온될 수 있다.
제8 트랜지스터(T8)의 턴-온에 의해, 제4 전원 전압(Vint2)이 제5 노드(N5)(또는, 발광 소자(LD)의 제1 전극)로 공급될 수 있다. 발광 소자(LD)의 제1 전극에 제4 전원 전압(Vint2)이 공급되면, 발광 소자(LD)의 기생 커패시터에 충전된 잔류 전압이 방전(제거)되어, 의도치 않은 미세 발광이 방지될 수 있다. 제4 기간(P4)은 발광 소자(LD)를 초기화하는 기간으로서 제2 초기화 기간으로 이해될 수 있다.
또한, 제9 트랜지스터(T9)의 턴-온에 의해, 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 제1 전극)로 제5 전원 전압(Vbias)이 공급될 수 있다. 제1 트랜지스터(T1)의 제1 전극(또는, 소스 전극)으로 제5 전원 전압(Vbias)이 공급되면, 발광 전에 제1 트랜지스터(T1)가 온-바이어스 상태로 제어될 수 있다. 제4 기간(P4)은 제1 트랜지스터(T1)를 온-바이어스 상태로 제어하는 기간으로서 제1 바이어스 기간으로 이해될 수 있다. 즉, 제1 바이어스 기간과 제2 초기화 기간은 동일(또는, 중첩)한 기간일 수 있다.
한편, 도 5a에서는, 제3 주사 신호가 1회 공급되는 것을 기준으로 설명하였으나, 본 발명의 실시예가 이에 제한되는 것은 아니다.
예를 들어, 도 5c를 참조하면, 제3 주사 신호는 복수회(예를 들어, 도 5c에 도시된 바와 같이 2회) 공급될 수 있다. 즉, 복수의 제4 기간들(P4, P4')에서 제3 주사선(S3i)을 통해 로우 레벨(L)(또는, 게이트-온 레벨)의 제3 주사 신호가 공급될 수 있다.
이와 같이, 제3 주사 신호가 복수회 공급됨으로써 제4 전원 전압(Vint2)에 기초한 발광 소자(LD)의 초기화를 위한 제2 초기화 기간 및 제5 전원 전압(Vbias)에 기초한 제1 트랜지스터(T1)의 온-바이어스를 위한 제1 바이어스 기간이 충분히 확보될 수 있다.
이후, 제1 및 제2 발광 제어 신호들의 공급이 중단(예를 들어, 제1 및 제2 발광 제어 신호들이 로우 레벨(L)로 천이함)되어 제1 비발광 기간(NEP1)이 종료되고, 제1 발광 기간(EP1)이 진행될 수 있다. 제1 발광 기간(EP1)에는 제6 및 제7 트랜지스터들(T6, T7)이 턴-온될 수 있다.
제1 발광 기간(EP1)에는 제4 기간(P4)에 기입된 현재 데이터 전압(Vdata)에 대응하는 구동 전류가 발광 소자(LD)로 공급되며, 발광 소자(LD)는 구동 전류에 기초하여 발광할 수 있다.
도 6a에 도시된 바와 같이, 제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있으며, 제2 비발광 기간(NEP2)은 제5 기간(P5)을 포함할 수 있다.
일 실시예에서, 제2 구동 기간(DP2)에서 제1 및 제2 발광 제어 신호들의 파형은 제1 구동 기간(DP1)에서 제1 및 제2 발광 제어 신호들의 파형과 실질적으로 동일할 수 있다.
일 실시예에서, 제2 구동 기간(DP2)에서 제1, 제2, 제4, 및 제5 주사 신호들은 공급되지 않을 수 있다. 예를 들어, 제2 구동 기간(DP2)에서 제1, 제2, 제4 주사선들(S1i, S2i, S4i) 각각으로 하이 레벨(H)(또는, 게이트-오프 레벨)의 제1, 제2, 제4 주사 신호들이 공급되며, 제5 주사선(S5i)으로 로우 레벨(L)(또는, 게이트-오프 레벨)의 제5 주사 신호가 공급될 수 있다. 이에 따라, 제2 내지 제5 트랜지스터들(T2 내지 T5)은 턴-오프 상태를 유지할 수 있다.
제2 비발광 기간(NEP2) 중 제5 기간(P5)에서 제3 주사선(S3i)으로 제5 주사 신호가 공급될 수 있다. 예를 들어, 제5 기간(P5)에서 제3 주사선(S3i)으로 로우 레벨(L)(또는, 게이트-온 레벨)의 제3 주사 신호가 공급될 수 있다. 이에 따라, 제8 및 제9 트랜지스터들(T8, T9)이 턴-온될 수 있다. 여기서, 제5 기간(P5)에서의 화소(PX)의 동작은 도 5a를 참조하여 설명한 제4 기간(P4)에서의 화소(PX)의 동작과 실질적으로 동일하거나 유사할 수 있다.
즉, 제5 기간(P5)은 제8 트랜지스터(T8)의 턴-온에 의해 발광 소자(LD)가 초기화되는 제3 초기화 기간으로 이해될 수 있다. 또한, 제5 기간(P5)은 제9 트랜지스터(T9)의 턴-온에 의해 제1 트랜지스터(T1)가 온-바이어스 상태로 제어되는 제2 바이어스 기간으로 이해될 수 있다.
한편, 도 6a에서는, 제3 주사 신호가 1회 공급되는 것을 기준으로 설명하였으나, 본 발명의 실시예가 이에 제한되는 것은 아니다.
예를 들어, 도 6b를 참조하면, 제3 주사 신호는 복수회(예를 들어, 도 6b에 도시된 바와 같이 2회) 공급될 수 있다. 즉, 복수의 제5 기간들(P5, P5')에서 제3 주사선(S3i)을 통해 로우 레벨(L)(또는, 게이트-온 레벨)의 제3 주사 신호가 공급될 수 있다.
이와 같이, 제3 주사 신호가 복수회 공급됨으로써 제4 전원 전압(Vint2)에 기초한 발광 소자(LD)의 초기화를 위한 제3 초기화 기간 및 제5 전원 전압(Vbias)에 기초한 제1 트랜지스터(T1)의 온-바이어스를 위한 제2 바이어스 기간이 충분히 확보될 수 있다.
도 1, 도 4, 및 도 5a 내지 도 6c를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 화소(PX) 및 이를 포함하는 표시 장치(1000)는 도 4와 같은 화소(PX)의 회로 구조 및 화소(PX)에 공급되는 신호들의 제어를 통해, 이전 데이터 전압의 영향성을 제거하면서 문턱 전압 보상 시간을 확보할 수 있으며, 구동 트랜지스터(예를 들어, 제1 트랜지스터(T1))에 바이어스 전압(예를 들어, 제5 전원 전압(Vbias))을 주기적으로 인가함으로써, 구동 트랜지스터의 히스테리시스 특성 변화에 따른 표시 품질 저하가 방지(제거)될 수 있다. 또한, 제1 및 제2 구동 기간들(DP1, DP2)을 이용하여 화소(PX)가 구동되므로, 다양한 프레임 주파수에 대한 영상 품질이 개선될 수 있다.
도 7a 내지 도 7c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 1, 도 5a 내지 도 7c를 참조하면, 표시 장치(1000)는 다양한 프레임 주파수로 구동될 수 있다.
제1 구동 기간(DP1)의 주파수는 프레임 주파수에 대응할 수 있다.
일 실시예에서, 도 7a에 도시된 바와 같이, 제1 프레임(FRa)은 제1 구동 기간(DP1)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1)의 주파수가 240Hz인 경우, 제1 프레임(FRa)은 240Hz로 구동될 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 제1 프레임(FRa)의 길이는 약 4.17ms일 수 있다.
일 실시예에서, 도 7b에 도시된 바와 같이, 제2 프레임(FRb)은 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 제2 구동 기간(DP2)이 반복될 수 있다. 이 경우, 제2 프레임(FRb)은 120Hz로 구동될 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)의 길이는 약 4.17ms이고, 제2 프레임(FRb)의 길이는 약 8.33ms일 수 있다.
일 실시예에서, 도 7c에 도시된 바와 같이, 제3 프레임(FRc)은 하나의 제1 구동 기간(DP1) 및 복수의 반복되는 제2 구동 기간(DP2)들을 포함할 수 있다. 예를 들어, 제3 프레임(FRc)이 1Hz로 구동되는 경우, 제3 프레임(FRc)의 길이는 약 1초이고, 제3 프레임(FRc) 내에서 제2 구동 기간(DP2)은 약 239회 반복될 수 있다.
이와 같이, 한 프레임 내에서의 제2 구동 기간(DP2)의 반복 횟수를 제어함으로써 표시 장치(1000)는 다양한 프레임 주파수(예를 들어, 1Hz 내지 480Hz)로 자유롭게 구동될 수 있다.
도 8은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 8의 화소(PX_1)는 제10 트랜지스터(T10)를 더 포함하는 것을 제외하고 도 4를 참조하여 설명한 화소(PX)와 실질적으로 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 8을 참조하면, 화소(PX_1)는 발광 소자(LD), 제1 내지 제10 트랜지스터들(T1 내지 T10), 제1 커패시터(C1, 또는, 스토리지 커패시터), 및 제2 커패시터(C2, 또는, 홀딩 커패시터)를 포함할 수 있다.
제10 트랜지스터(T10)는 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 게이트 전극)와 제4 트랜지스터(T4)(또는, 제3 트랜지스터(T3)) 사이에 접속될 수 있다. 제10 트랜지스터(T10)의 게이트 전극은 제5 주사선(S5i)에 접속될 수 있다.
제10 트랜지스터(T10)는 제5 주사선(S5i)으로 제5 주사 신호가 공급될 때 턴-온되어, 턴-온 상태의 제3 트랜지스터(T3)와 함께 제1 트랜지스터(T1)를 다이오드 형태로 접속시키거나, 턴-온 상태의 제4 트랜지스터(T4)와 함께 제3 전원선(PL3)으로부터 제3 전원 전압(Vint1)을 제3 노드(N3)(또는, 제1 트랜지스터(T1)의 게이트 전극)로 공급할 수 있다.
예를 들어, 도 5a를 더 참조하면, 보상 기간(CP)에서 제5 주사선(S5i)으로 공급되는 제5 주사 신호는 하이 레벨(H)(또는, 게이트-온 레벨)로 유지되므로, 제10 트랜지스터(T10)는 턴-온 상태를 유지할 수 있다.
보상 기간(CP) 중 제1 기간(P1)에서 제1 주사선(S1i)으로 제1 주사 신호가 공급됨에 따라 제4 트랜지스터(T4)가 턴-온되고, 제3 전원 전압(Vint1)이 제4 트랜지스터(T4)와 제10 트랜지스터(T10)를 통해 제3 노드(N3)로 공급될 수 있다. 따라서, 제3 노드(N3)의 전압(즉, 제1 트랜지스터(T1)의 게이트 전극의 전압)이 제3 전원 전압(Vint1)으로 초기화될 수 있다.
또한, 보상 기간(CP) 중 제2 기간(P2)에서 제2 주사선(S2i)으로 제2 주사 신호가 공급됨에 따라 제3 트랜지스터(T3)가 턴-온되고, 턴-온된 제3 트랜지스터(T3) 및 제10 트랜지스터(T10)에 의해 제1 트랜지스터(T1)는 다이오드 형태로 접속되어 제1 트랜지스터(T1)의 문턱 전압 보상이 수행될 수 있다.
일 실시예에서, 제10 트랜지스터(T10)는 산화물 반도체 트랜지스터일 수 있다. 제10 트랜지스터(T10)는 액티브층(반도체층, 채널층)으로서 산화물 반도체층을 포함할 수 있다. 예를 들어, 제10 트랜지스터(T10)는 n형 산화물 반도체 트랜지스터일 수 있다.
도 8의 화소(PX_1)는 제1 트랜지스터(T1)의 게이트 전극(즉, 제3 노드(N3))에 접속되며, 산화물 반도체 트랜지스터로 구성되는 제10 트랜지스터(T10)를 포함함으로써, 제1 트랜지스터(T1)의 게이트 전극으로부터의 누설 전류가 최소화될 수 있고, 이에 따라 표시 품질이 향상될 수 있다.
도 9는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 10은 제1 구동 기간에 도 9의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이며, 도 11은 제2 구동 기간에 도 9의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 9의 화소(PX_2)는 제5 트랜지스터(T5_1)를 제외하면, 도 4를 참조하여 설명한 화소(PX)의 구성 및 동작과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 9를 참조하면, 화소(PX_2)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(T1 내지 T4, T5_1, T6 내지 T9), 제1 커패시터(C1, 또는, 스토리지 커패시터), 및 제2 커패시터(C2, 또는, 홀딩 커패시터)를 포함할 수 있다.
일 실시예에서, 제5 트랜지스터(T5_1)는 폴리실리콘 반도체 트랜지스터로 구현될 수 있다. 즉, 제5 트랜지스터(T5_1)는 액티브층(반도체층, 채널층)으로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 제5 트랜지스터(T5_1)의 스위칭 특성이 개선될 수 있다.
한편, 제5 트랜지스터(T5_1)가 폴리실리콘 반도체 트랜지스터로 구현되므로, 제5 트랜지스터(T5_1)의 게이트 전극에 접속되는 제5 주사선(S5i)을 통해 공급되는 제5 주사 신호는 제5 트랜지스터(T5_1)에 대응하는 신호 레벨을 가질 수 있다.
예를 들어, 도 10을 더 참조하면, 제5 트랜지스터(T5_1)로 공급되는 제5 주사 신호는 로우 레벨(L)일 수 있다. 즉, 제1 비발광 기간(NEP1) 중 보상 기간(CP)에서 제5 주사 신호는 로우 레벨(L)(또는, 게이트-온 레벨)을 유지할 수 있다.
다른 예로, 도 11을 더 참조하면, 제2 구동 기간(DP2)에서 제5 주사 신호는 공급되지 않으므로, 제2 구동 기간(DP2)에서 제5 트랜지스터(T5_1)로 공급되는 제5 주사 신호는 하이 레벨(H)(또는, 게이트-오프 레벨)을 유지할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부
200, 201: 주사 구동부
300: 발광 구동부
400: 데이터 구동부
500: 타이밍 제어부
1000: 표시 장치
C1, C2: 커패시터
LD: 발광 소자
PX, PX_1, PX_2: 화소
T1, T2, T3, T4, T5, T5_1, T6, T7, T8, T9, T10: 트랜지스터

Claims (20)

  1. 발광 소자;
    제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 노드와 제4 노드 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제5 트랜지스터;
    상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제5 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터;
    상기 제3 노드와 상기 제4 노드 사이에 접속되는 제1 커패시터; 및
    상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제2 커패시터를 포함하는, 화소.
  2. 제1 항에 있어서,
    상기 제5 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및
    상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함하는, 화소.
  3. 제1 항에 있어서, 상기 제5 트랜지스터는 n형 산화물 반도체 트랜지스터인, 화소.
  4. 제1 항에 있어서, 상기 제5 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터인, 화소.
  5. 제1 항에 있어서,
    상기 제3 노드와 상기 제4 트랜지스터 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제10 트랜지스터를 더 포함하는, 화소.
  6. 제5 항에 있어서, 상기 제5 트랜지스터 및 상기 제10 트랜지스터는 n형 산화물 반도체 트랜지스터인, 화소.
  7. 제1 항에 있어서, 상기 제3 트랜지스터가 턴-온되는 기간은 상기 제5 트랜지스터가 턴-온되는 기간 중 적어도 일부와 중첩하는, 화소.
  8. 제1 항에 있어서, 상기 제4 트랜지스터가 턴-온되는 기간은 상기 제5 트랜지스터가 턴-온되는 기간 중 적어도 일부와 중첩하는, 화소.
  9. 제1 항에 있어서, 상기 제2 주사 신호는 상기 제1 주사 신호가 시프트된 신호인, 화소.
  10. 제2 항에 있어서, 상기 제3 주사 신호는 상기 제1 주사 신호가 시프트된 신호인, 화소.
  11. 제1 내지 제5 주사선들, 제1 및 제2 발광 제어선들, 및 데이터선에 접속되는 화소;
    상기 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부;
    상기 제1 및 제2 발광 제어선들에 제1 및 제2 발광 제어 신호들을 각각 공급하는 발광 구동부; 및
    상기 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 화소는,
    발광 소자;
    제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 대응하는 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제3 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 노드와 제4 노드 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제5 트랜지스터;
    상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 상기 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제2 노드와 상기 발광 소자의 제1 전극에 대응하는 제5 노드 사이에 접속되며, 상기 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터;
    상기 제3 노드와 상기 제4 노드 사이에 접속되는 제1 커패시터; 및
    상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제2 커패시터를 포함하는, 표시 장치.
  12. 제11 항에 있어서, 상기 화소는,
    상기 제5 노드와 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및
    상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함하는, 표시 장치.
  13. 제11 항에 있어서, 상기 제5 트랜지스터는 n형 산화물 반도체 트랜지스터인, 표시 장치.
  14. 제11 항에 있어서, 상기 제5 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터인, 표시 장치.
  15. 제11 항에 있어서, 상기 화소는,
    상기 제3 노드와 상기 제4 트랜지스터 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제10 트랜지스터를 더 포함하는, 표시 장치.
  16. 제15 항에 있어서, 상기 제5 트랜지스터 및 상기 제10 트랜지스터는 n형 산화물 반도체 트랜지스터인, 표시 장치.
  17. 제11 항에 있어서, 상기 주사 구동부가 상기 제1 주사 신호를 공급하는 기간은 상기 주사 구동부가 상기 제5 주사 신호를 공급하는 기간 중 적어도 일부와 중첩하는, 표시 장치.
  18. 제11 항에 있어서, 상기 주사 구동부가 상기 제2 주사 신호를 공급하는 기간은 상기 주사 구동부가 상기 제5 주사 신호를 공급하는 기간 중 적어도 일부와 중첩하는, 표시 장치.
  19. 제11 항에 있어서, 상기 주사 구동부는,
    상기 제1 내지 제3 주사선들에 상기 제1 내지 제3 주사 신호들을 각각 공급하는 제1 주사 구동부;
    상기 제4 주사선에 상기 제4 주사 신호를 공급하는 제2 주사 구동부; 및
    상기 제5 주사선에 상기 제5 주사 신호를 공급하는 제3 주사 구동부를 포함하는, 표시 장치.
  20. 제19 항에 있어서, 상기 제2 주사 신호는 상기 제1 주사 신호가 시프트된 신호이고,
    상기 제3 주사 신호는 상기 제1 주사 신호가 시프트된 신호인, 표시 장치.
KR1020210150090A 2021-11-03 2021-11-03 화소 및 이를 포함하는 표시 장치 KR20230064708A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210150090A KR20230064708A (ko) 2021-11-03 2021-11-03 화소 및 이를 포함하는 표시 장치
US17/860,676 US11776480B2 (en) 2021-11-03 2022-07-08 Pixel and display device including the same
CN202211369385.XA CN116072046A (zh) 2021-11-03 2022-11-03 像素和显示装置
CN202222923716.1U CN219143765U (zh) 2021-11-03 2022-11-03 像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210150090A KR20230064708A (ko) 2021-11-03 2021-11-03 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230064708A true KR20230064708A (ko) 2023-05-11

Family

ID=86147264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210150090A KR20230064708A (ko) 2021-11-03 2021-11-03 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11776480B2 (ko)
KR (1) KR20230064708A (ko)
CN (2) CN116072046A (ko)

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109952B2 (en) * 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100636483B1 (ko) * 2004-06-25 2006-10-18 삼성에스디아이 주식회사 트랜지스터와 그의 제조방법 및 발광 표시장치
KR100698681B1 (ko) * 2004-06-29 2007-03-23 삼성에스디아이 주식회사 발광 표시장치
JP5261900B2 (ja) * 2006-08-23 2013-08-14 ソニー株式会社 画素回路
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
KR100833760B1 (ko) * 2007-01-16 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2008192642A (ja) * 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
KR101404547B1 (ko) * 2007-12-26 2014-06-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5184634B2 (ja) * 2009-11-19 2013-04-17 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
KR101082234B1 (ko) * 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101692367B1 (ko) * 2010-07-22 2017-01-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5821226B2 (ja) * 2010-11-17 2015-11-24 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法
JP5779582B2 (ja) * 2011-07-25 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置
CN103038811B (zh) * 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 显示装置
KR101800917B1 (ko) * 2011-08-09 2017-11-23 가부시키가이샤 제이올레드 화상 표시 장치
US9401111B2 (en) * 2011-11-17 2016-07-26 Sharp Kabushiki Kaisha Display device and drive method thereof
US20150279277A1 (en) * 2014-04-01 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel Driving Circuit of OLED Display and the Driving Method Thereof
KR102190161B1 (ko) 2014-06-23 2020-12-14 삼성디스플레이 주식회사 화소, 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102244816B1 (ko) 2014-08-25 2021-04-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치용 기판
KR102249055B1 (ko) * 2014-09-03 2021-05-10 삼성디스플레이 주식회사 열화 보상 픽셀 회로 및 이를 포함하는 유기 발광 다이오드 표시 장치
KR102518914B1 (ko) * 2015-09-23 2023-04-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102560314B1 (ko) * 2015-12-29 2023-07-28 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102309599B1 (ko) 2017-04-11 2021-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치
EP3493189B1 (en) * 2017-11-30 2023-08-30 LG Display Co., Ltd. Electroluminescent display device
KR102536629B1 (ko) 2017-12-11 2023-05-25 엘지디스플레이 주식회사 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법
CN108109590A (zh) * 2017-12-11 2018-06-01 京东方科技集团股份有限公司 Oled像素驱动电路、其驱动方法、及包括其的显示装置
KR20210013509A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR102668850B1 (ko) * 2019-08-12 2024-05-24 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR20210050050A (ko) 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20210057277A (ko) 2019-11-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置
CN111710299B (zh) 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN112634832B (zh) 2020-12-31 2022-05-31 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
KR20220166890A (ko) * 2021-06-10 2022-12-20 삼성디스플레이 주식회사 화소 및 표시 장치

Also Published As

Publication number Publication date
US11776480B2 (en) 2023-10-03
CN116072046A (zh) 2023-05-05
US20230140604A1 (en) 2023-05-04
CN219143765U (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
TWI794890B (zh) 驅動電路及使用該驅動電路的顯示裝置
KR102639309B1 (ko) 표시 장치
KR102591507B1 (ko) 화소 및 이를 포함하는 표시 장치
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
JP4891153B2 (ja) 有機電界発光表示装置およびこれを利用した有機電界発光表示装置の駆動方法
KR102657133B1 (ko) 화소 및 이를 포함하는 표시 장치
EP3483872A1 (en) Electroluminescent display device and driving method of the same
KR20210148475A (ko) 표시 장치
KR20210086801A (ko) 표시 장치
EP4160587A2 (en) Pixel and display device including the same
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
US20230335058A1 (en) Pixel and display device including the same
KR20210149976A (ko) 표시 장치
KR102536629B1 (ko) 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법
KR20230076916A (ko) 표시 장치 및 이의 구동 방법
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
KR102659608B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20220100755A (ko) 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 화소 및 이를 포함하는 표시 장치
KR20230096204A (ko) 화소 및 이를 포함하는 표시 장치
KR102646885B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
KR20230017970A (ko) 표시 장치 및 이의 구동 방법
KR20230089635A (ko) 화소 및 이를 포함하는 표시 장치