KR20210149976A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210149976A
KR20210149976A KR1020200066743A KR20200066743A KR20210149976A KR 20210149976 A KR20210149976 A KR 20210149976A KR 1020200066743 A KR1020200066743 A KR 1020200066743A KR 20200066743 A KR20200066743 A KR 20200066743A KR 20210149976 A KR20210149976 A KR 20210149976A
Authority
KR
South Korea
Prior art keywords
scan
driver
power line
signal
voltage
Prior art date
Application number
KR1020200066743A
Other languages
English (en)
Inventor
권태훈
가지현
금낙현
송재진
이광세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066743A priority Critical patent/KR20210149976A/ko
Priority to US17/146,358 priority patent/US11462173B2/en
Priority to CN202110554817.3A priority patent/CN114120849A/zh
Publication of KR20210149976A publication Critical patent/KR20210149976A/ko
Priority to US17/959,260 priority patent/US20230027500A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는, 표시 영역 및 비표시 영역을 포함하는 기판; 표시 영역 상에 제공되며, 제1 주사선들, 제2 주사선들, 제3 주사선들, 및 발광 제어선들에 연결되는 화소들; 비표시 영역 상에 제공되며, 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 비표시 영역 상에 제공되며, 제2 주사선들의 일부로 제2 주사 신호를 공급하고, 제3 주사선들로 제3 주사 신호를 공급하는 제2 주사 구동부; 비표시 영역 상에 제공되며, 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 비표시 영역 상에 서로 이격하여 제공되는 제1 패드 및 제2 패드; 제1 패드에 연결되며, 제1 주사 구동부 및 발광 구동부로 제1 전압을 전달하는 제1 전원선; 및 제2 패드에 연결되며, 제2 주사 구동부로 제2 전압을 전달하는 제2 전원선을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 복수의 주사 구동부들을 포함하는 표시 장치에 관한 것이다.
표시 장치는 데이터 구동부, 게이트 구동부, 및 화소들을 포함한다. 데이터 구동부는 데이터선들을 통해 화소들에 데이터 신호들을 제공한다. 게이트 구동부는 외부에서 제공되는 게이트 전원 전압들과 클럭 신호를 이용하여 게이트 신호를 생성하며, 게이트선들을 통해 화소들에 게이트 신호를 제공한다.
게이트 구동부는 화소의 회로 구조에 따라 서로 다른 주사 신호들을 출력하는 복수의 주사 구동부들 및 발광 제어 신호를 출력하는 발광 구동부를 포함할 수 있다.
본 발명의 일 목적은 주사 구동부들의 일부를 통합하여 데드 스페이스를 감소시키는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 제2 주사 구동부에 연결되는 전원선들과 제1 주사 구동부 및 발광 구동부에 연결되는 전원선들이 전기적, 물리적으로 분리된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 기판; 상기 표시 영역 상에 제공되며, 제1 주사선들, 제2 주사선들, 제3 주사선들, 및 발광 제어선들에 연결되는 화소들; 상기 비표시 영역 상에 제공되며, 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 비표시 영역 상에 제공되며, 상기 제2 주사선들의 일부로 제2 주사 신호를 공급하고, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제2 주사 구동부; 상기 비표시 영역 상에 제공되며, 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 상기 비표시 영역 상에 서로 이격하여 제공되는 제1 패드 및 제2 패드; 상기 제1 패드에 연결되며, 상기 제1 주사 구동부 및 상기 발광 구동부로 제1 전압을 전달하는 제1 전원선; 및 상기 제2 패드에 연결되며, 상기 제2 주사 구동부로 제2 전압을 전달하는 제2 전원선을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 전원선은 상기 비표시 영역에서 분기하여 상기 제1 주사 구동부 및 상기 발광 구동부에 연결될 수 있다.
일 실시예에 의하면, 상기 제1 전압 및 상기 제2 전압은 동일할 수 있다.
일 실시예에 의하면, 상기 제2 전원선은 상기 비표시 영역에서 상기 제1 전원선과 전기적, 물리적으로 비접속될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 비표시 영역 상에 서로 이격하여 제공되는 제3 패드 및 제4 패드; 상기 제3 패드에 연결되며, 상기 제1 주사 구동부 및 상기 발광 구동부로 상기 제1 전압보다 큰 제3 전압을 전달하는 제3 전원선; 및 상기 제4 패드에 연결되며, 상기 제2 주사 구동부로 상기 제2 전압보다 큰 제4 전압을 전달하는 제4 전원선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 전원선은 상기 비표시 영역에서 분기하여 상기 제1 주사 구동부 및 상기 발광 구동부에 연결될 수 있다.
일 실시예에 의하면, 상기 제3 전압 및 상기 제4 전압은 동일할 수 있다.
일 실시예에 의하면, 상기 제4 전원선은 상기 비표시 영역에서 상기 제3 전원선과 전기적, 물리적으로 비접속될 수 있다.
일 실시예에 의하면, 상기 제1 주사 구동부, 상기 제2 주사 구동부, 및 상기 발광 구동부는 각각 스테이지들을 포함하고, 상기 스테이지들 각각은 제1 전원 입력 단자, 제2 전원 입력 단자, 및 제3 전원 입력 단자를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 전원선은 제1 주사 전원선, 제2 주사 전원선, 제1 발광 전원선, 및 제2 발광 전원선으로 분기될 수 있다. 상기 제1 주사 전원선 및 상기 제2 주사 전원선은 상기 제1 주사 구동부의 상기 스테이지들에 연결되며, 상기 제1 발광 전원선 및 상기 제2 발광 전원선은 상기 발광 구동부의 상기 스테이지들에 연결될 수 있다.
일 실시예에 의하면, 상기 제1 주사 전원선은 상기 제1 전원 입력 단자에 연결되고, 상기 제2 주사 전원선은 상기 제2 전원 입력 단자에 연결되며, 상기 제3 전원선은 상기 제3 전원 입력 단자에 연결될 수 있다.
일 실시예에 의하면, 상기 제2 전원선은 제3 주사 전원선 및 제4 주사 전원선으로 분기되고, 상기 제3 주사 전원선 및 상기 제4 주사 전원선은 상기 제2 주사 구동부의 상기 스테이지들에 연결될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 비표시 영역 상에 제공되며, 상기 제2 주사선들의 나머지 일부로 상기 제2 주사 신호를 공급하는 더미 주사 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 더미 주사 구동부는 상기 제2 주사 신호를 순차적으로 출력하는 복수의 더미 스테이지들을 포함할 수 있다.
일 실시예에 의하면, 상기 더미 주사 구동부의 마지막 더미 스테이지의 출력은 상기 제2 주사 구동부의 첫 번째 스테이지의 입력으로 공급될 수 있다.
일 실시예에 의하면, i번째(단, i는 양의 정수) 화소행으로 공급되는 상기 제3 주사 신호는 상기 제2 주사 신호가 기 설정된 k수평기간(단, k는 8 이상의 정수) 시프트된 신호와 동일하고, 상기 제1 주사 신호, 상기 제2 주사 신호, 및 상기 발광 제어 신호의 게이트-온 기간들의 폭은 서로 다를 수 있다.
일 실시예에 의하면, 상기 더미 스테이지들 각각은 연속된 2개 이상의 화소행들의 상기 제2 주사선들에 연결되고, 상기 더미 주사 구동부는 제1 내지 제k 화소행들의 상기 제2 주사선들에 연결될 수 있다.
일 실시예에 의하면, 상기 제2 주사 구동부는 상기 제1 내지 제k 화소행들의 상기 제3 주사선들에 연결되고, 제(k+1) 내지 제n(단, n은 k+1보다 큰 정수) 화소행들의 상기 제2 및 제3 주사선들에 연결될 수 있다.
일 실시예에 의하면, 상기 제2 주사 구동부의 제1 스테이지는 상기 제1 화소행의 제3 주사선 및 상기 제(k+1) 화소행의 제2 주사선에 연결될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 주사선들, 제2 주사선들, 제3 주사선들, 및 발광 제어선들에 연결되는 화소들; 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제2 주사선들의 일부로 제2 주사 신호를 공급하고, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제2 주사 구동부; 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 및 상기 제2 주사선들의 나머지 일부로 상기 제2 주사 신호를 공급하는 더미 스테이지들을 포함하는 더미 주사 구동부를 포함할 수 있다. 상기 더미 주사 구동부는 제1 내지 제k(단, k는 1보다 큰 정수) 화소행들의 상기 제2 주사선들에 연결되며, 상기 제2 주사 구동부는 상기 제1 내지 제k 화소행들의 상기 제3 주사선들에 연결되고, 제(k+1) 내지 제n(단, n은 k+1보다 큰 정수) 화소행들의 상기 제2 및 제3 주사선들에 연결될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 초기 일부 화소행들에 주사 신호를 공급하는 작은 사이즈의 더미 주사 구동부를 포함함으로써 제2 주사 신호 및 제3 주사 신호를 각각 생성하기 위한 2개의 주사 구동부들의 구성이 하나로 통합될 수 있다. 따라서, 비표시 영역(데드 스페이스)의 면적이 줄어들 수 있다.
또한, 제2 주사 구동부로 게이트 전원 전압들을 전달하는 전원선들은 제1 주사 구동부 및 발광 구동부로 게이트 전원 전압들을 전달하는 전원선들과 전기적, 물리적으로 분리될 수 있다. 따라서, 제1 기간(표시 주사 기간)과 적어도 하나의 제2 기간(바이어스 주사 기간) 하나의 프레임 기간에 포함되어 구동되는 저주파수 구동에 있어서, 제1 기간과 제2 기간의 게이트 전원 전압들의 전압 강하량 차이에 의한 영상 플리커가 방지 내지 최소화될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치의 일부분의 일 예를 개략적으로 나타내는 평면도이다.
도 5는 도 1의 표시 장치의 일부분의 다른 일 예를 개략적으로 나타내는 평면도이다.
도 6은 도 1의 표시 장치의 일부분의 또 다른 일 예를 개략적으로 나타내는 평면도이다.
도 7은 도 1의 표시 장치에 포함되는 게이트 구동부의 일 예를 나타내는 블록도이다.
도 8은 도 7의 게이트 구동부의 스테이지들의 일 예를 나타내는 회로도이다.
도 9는 도 1의 표시 장치에 포함되는 게이트 구동부의 일 예를 개략적으로 나타내는 도면이다.
도 10은 도 9의 게이트 구동부에서 출력되는 신호들의 일 예를 나타내는 파형도이다.
도 11a 및 도 11b는 도 9의 게이트 구동부와 화소행들의 연결의 일 예를 나타내는 도면들이다.
도 12는 도 9의 게이트 구동부와 화소행들의 연결의 다른 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 게이트 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400)를 포함할 수 있다. 표시 장치(1000)는 전원 공급부(500)를 더 포함할 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(리프레시 레이트, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 프레임 주파수는 1초 동안 화소(PXij)의 구동 트랜지스터에 실질적으로 데이터 전압이 기입되는 빈도수이다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 게이트 구동부(200)의 출력 주파수 및 이에 대응하는 데이터 구동부(300)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 프레임 주파수(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 주사선들(S1_1 내지 S1_n, S2_1 내지 S2_n, S3_1 내지 S3_n, S4_1 내지 S4_n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)을 포함하고, 주사선들(S1_1 내지 S1_n, S2_1 내지 S2_n, S3_1 내지 S3_n, S4_1 내지 S4_n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)에 연결되는 화소(PXij)들을 포함할 수 있다(단, m, n은 1보다 큰 정수). 화소(PXij)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다. 또한, 발광 제어선들(E1 내지 En)이 연결되는 단위로 화소(PXij)들은 복수의 화소행들을 구성할 수 있다. 예를 들어, 제1 발광 제어선(E1)에 연결되는 화소(PXij)들은 제1 화소행으로 표현될 수 있다.
타이밍 제어부(400)는 소정의 인터페이스를 통해 AP(Application processor)와 같은 호스트 시스템으로부터 외부 입력 신호를 수신할 수 있다. 외부 입력 신호는 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), RGB 데이터(RGB data), 및 클록 신호를 포함할 수 있다.
수직 동기 신호는 복수의 펄스들을 포함할 수 있고, 펄스들 각각이 발생하는 시점을 기준으로 이전 프레임 기간이 종료되고 현재 프레임 기간이 시작될 수 있다. 수직 동기 신호의 펄스들 중 인접한 펄스들 간의 간격이 1 프레임 기간에 해당할 수 있다. 수평 동기 신호는 복수의 펄스들을 포함할 수 있고, 펄스들 각각이 발생하는 시점을 기준으로 이전 수평기간(horizontal period)이 종료되고 새로운 수평시간이 시작될 수 있다. 수평 동기 신호의 펄스들 중 인접한 펄스들 간의 간격이 1 수평시간에 해당할 수 있다. 데이터 인에이블 신호는 수평기간에 RGB 데이터가 공급됨을 가리킬 수 있다. 예를 들어, 데이터 인에이블 신호에 대응하여 RGB 데이터는 수평기간들에서 화소행 단위(예를 들어, 동일한 제1 주사선들에 연결된 화소들)로 공급될 수 있다.
타이밍 제어부(400)는 표시 장치(1000)의 사양에 대응하도록 외부 입력 신호에 기초하여 게이트 구동부(200) 및 데이터 구동부(300)를 위한 제어 신호들을 생성할 수 있다.
게이트 구동부(200)는 타이밍 제어부(400)로부터 제어 신호들을 수신하고, 제어 신호들에 기초하여 게이트 신호들을 생성할 수 있다. 일 실시예에서, 게이트 구동부(200)는 제1 주사선들(S1_1 내지 S1_n) 및 제4 주사선들(S4_1 내지 S4_n)에 연결되는 제1 주사 구동부, 제2 주사선들(S2_1 내지 S2_n) 및 제3 주사선들(S3_1 내지 S3_n)에 연결되는 제2 주사 구동부, 및 발광 제어선들(E1 내지 En)에 연결되는 발광 구동부를 포함할 수 있다.
게이트 신호들은 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 제4 주사 신호, 및 발광 제어 신호를 포함할 수 있다. 실시예에 따라, 제4 주사 신호는 제1 주사 신호와 동일할 수 있다. 이하, 제1 주사 신호는 제4 주사 신호까지 의미함을 전제로 설명하기로 한다.
게이트 구동부(200)는 전원 공급부(500)로부터 공급되는 게이트 전원 전압들(VGL, VGH)에 기초하여 게이트-온 레벨을 갖는 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 및 발광 제어 신호를 생성할 수 있다.
제1 주사 구동부는 게이트 전원 전압들(VGL, VGH)을 이용하여 제1 주사 신호를 생성하고, 제2 주사 구동부는 게이트 전원 전압들(VGL, VGH)을 이용하여 제2 주사 신호 및 제3 주사 신호를 생성할 수 있다. 발광 구동부는 게이트 전원 전압들(VGL, VGH)을 이용하여 발광 제어 신호를 생성할 수 있다.
제1 내지 제3 주사 신호들은 해당 주사 신호들이 공급되는 트랜지스터의 타입에 상응하는 게이트-온 전압으로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 전압은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 전압은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는, 주사 신호가 이에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
발광 제어 신호는 게이트 오프 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 이에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
전원 공급부(500)는 전원선들을 통해 게이트 구동부(200)로 게이트 전원 전압들(VGL, VGH)을 공급할 수 있다. 제1 게이트 전원 전압(VGL)은 로우 전압이고, 제2 게이트 전원 전압(VGH)은 하이 전압일 수 있다. 게이트 신호들의 논리 하이 레벨은 제2 게이트 전원 전압(VGH)에 기초하여 생성되고, 게이트 신호들의 논리 로우 레벨은 제1 게이트 전원 전압(VGL)에 기초하여 생성될 수 있다.
일 실시예에서, 전원 공급부(500)는 화소(PXij)의 구동을 위한 제1 구동 전압(VDD), 제2 구동 전압(VSS), 제1 초기화 전압(Vint1), 및 제2 초기화 전압(Vint2)을 생성하고, 화소부(100)에 공급할 수 있다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 공급되는 제어 신호 및 영상 데이터 수신할 수 있다. 데이터 구동부(300)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(데이터 전압)로 변환할 수 있다. 데이터 구동부(300)는 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다. 이때, 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호는 제1 주사선들(S1_1 내지 S1_n)로 공급되는 제1 주사 신호와 동기되도록 공급될 수 있다.
한편, 데이터 구동부(300), 타이밍 제어부(400), 및 전원 공급부(500)는 각각 독립적인 집적 회로로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 데이터 구동부(300), 타이밍 제어부(400), 및 전원 공급부(500)는 하나의 집적 회로로 구현될 수 있다. 또는, 데이터 구동부(300), 타이밍 제어부(400), 및 전원 공급부(500)의 적어도 일부의 기능이 하나의 직접 회로로 구현될 수 있다. 예를 들어, 게이트 전원 전압들(VGL, VGH)은 데이터 구동부(300)로부터 게이트 구동부(200)로 공급될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 2에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(10)를 도시하기로 한다(단, i, j는 자연수).
도 1 및 도 3을 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제6 트랜지스터(M6)에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 구동 전압(VSS)을 수신할 수 있다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 구동 전압(VSS)을 전달하는 배선과 제6 트랜지스터(M6) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는 구동 트랜지스터)의 제1 전극은 제1 화소 노드(PN1)에 접속되고, 제2 전극은 제2 화소 노드(PN2)에 접속될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제3 화소 노드(PN3)에 접속될 수 있다. 제1 트랜지스터(M1)는 제3 화소 노드(PN3)의 전압에 대응하여 발광 소자(LD)로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 구동 전압(VDD)은 제2 구동 전압(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제1 화소 노드(PN1) 사이에 접속될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제1 주사선(S1_i, 이하, 제1 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(M2)는 제1 주사선(S1_i)으로 제1 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 화소 노드(PN1)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(M3)는 제3 화소 노드(PN3)와 제1 초기화 전압(Vint1)을 전달하는 배선 사이에 접속될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2_i, 이하, 제2 주사선이라 함)에 접속될 수 있다. 제3 트랜지스터(M3)는 제2 주사선(S2_i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 초기화 전압(Vint1)을 제3 화소 노드(PN3)로 공급할 수 있다. 여기서, 제1 초기화 전압(Vint1)은 데이터선(Dj)으로 공급되는 데이터 신호보다 낮은 전압으로 설정된다. 일 실시예에서, 제1 초기화 전압(Vint1)은 화이트 계조의 전압 이하의 값으로 설정될 수 있다. 예를 들어, 제1 초기화 전압(Vint1)은 약 -2V일 수 있다.
이에 따라, 제3 트랜지스터(M3)의 턴-온에 의해 제1 트랜지스터(M1)의 게이트 전압이 제1 초기화 전압(Vint1)으로 초기화될 수 있다.
제4 트랜지스터(M4)는 제1 트랜지스터(M1)의 제2 전극(즉, 제2 화소 노드)(PN2))과 제3 화소 노드(PN3) 사이에 접속될 수 있다. 제4 트랜지스터(M4)의 게이트 전극은 i번째 제3 주사선(S3_i, 이하, 제3 주사선)에 접속될 수 있다. 제4 트랜지스터(M4)는 제3 주사선(S3_i)으로 제3 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제3 화소 노드(PN3)를 전기적으로 접속시킬 수 있다. 즉, 제3 주사 신호에 의해 제1 트랜지스터(M1)의 제2 전극(예를 들어, 드레인 전극)과 제1 트랜지스터(M1)의 게이트 전극이 연결되는 타이밍이 제어될 수 있다. 제4 트랜지스터(M4)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속될 수 있다.
제5 트랜지스터(M5)는 제1 구동 전압(VDD)을 전달하는 배선과 제1 화소 노드(PN1) 사이에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei, 이하, 발광 제어선이라 함)에 접속될 수 있다. 제5 트랜지스터(M5)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제2 화소 노드(PN2))과 발광 소자(LD)의 제1 전극(즉, 제4 화소 노드(PN4)) 사이에 접속될 수 있다. 제6 트랜지스터(M6)의 게이트 전극은 발광 제어선(Ei)에 접속될 수 있다. 제6 트랜지스터(M6)는 제5 트랜지스터(M5)와 실질적으로 동일하게 제어될 수 있다.
제7 트랜지스터(M7)는 발광 소자(LD)의 제1 전극(즉, 제4 화소 노드(PN4))과 제2 초기화 전압(Vint2)을 전달하는 배선 사이에 접속될 수 있다. 제7 트랜지스터(M7)의 게이트 전극은 i번째 제4 주사선(S4_i, 이하, 제4 주사선이라 함)에 접속될 수 있다. 일 실시예에서, 제4 주사선(S4_i)과 제1 주사선(S1_i)으로 동일한 제1 주사 신호가 공급될 수 있다. 따라서, 제7 트랜지스터(M7)의 게이트 전극은 제1 주사선(S1_i)에 연결된 것으로 볼 수도 있다. 제7 트랜지스터(M7)는 제1 주사선(S1_i)으로 제1 주사 신호가 공급될 때 턴-온되어 제2 초기화 전압(Vint2)을 발광 소자(LD)의 제1 전극으로 공급할 수 있다.
발광 소자(LD)의 제1 전극으로 제2 초기화 전압(Vint2)이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
한편, 제1 초기화 전압(Vint1)과 제2 초기화 전압(Vint2)은 서로 다를 수 있다. 즉, 제3 화소 노드(PN3)를 초기화하는 전압과 제4 화소 노드(PN4)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
한 프레임 기간의 길이가 길어지는 저주파수 구동에서, 제3 화소 노드(PN3)로 공급되는 제1 초기화 전압(Vint1)이 지나치게 낮은 경우, 제1 트랜지스터(M1)에 강한 온-바이어스가 인가되므로 해당 프레임 기간에서의 제1 트랜지스터(M1)의 문턱 전압이 시프트된다. 이러한 히스테리시스 특성은 저주파수 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파수 구동의 표시 장치에서는 제2 구동 전압(VSS)보다 높은 제1 초기화 전압(Vint1)이 요구될 수 있다.
그러나, 제4 화소 노드(PN4)에 공급되는 제2 초기화 전압(Vint2)이 소정의 기준보다 높아지는 경우, 발광 소자(LD)의 기생 커패시터의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제2 초기화 전압(Vint2)은 제2 구동 전압(VSS)과 유사하거나 이보다 낮아야 한다. 예를 들어, 제2 초기화 전압(Vint2)은 약 -4V일 수 있다. 또한, 제2 초기화 전압(Vint2)은 제1 초기화 전압(Vint1)보다 낮은 전압 값으로 설정될 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전압(VDD)을 전달하는 배선과 제3 화소 노드(PN3) 사이에 접속된다. 스토리지 커패시터(Cst)는 제3 화소 노드(PN3)에 인가된 전압을 저장할 수 있다.
한편, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제7 트랜지스터(M7)는 폴리실리콘 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제7 트랜지스터(M7)는 액티브층(채널)로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 또한, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제7 트랜지스터(M7)는 P형 트랜지스터(예를 들어, PMOS 트랜지스터)일 수 있다. 이에 따라, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제7 트랜지스터(M7)를 턴-온시키는 게이트-온 전압은 논리 로우 레벨일 수 있다.
폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 N형 산화물 반도체 트랜지스터(예를 들어, NMOS 트랜지스터)일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 턴-온시키는 게이트-온 전압은 논리 하이 레벨일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 산화물 반도체 트랜지스터로 형성하면 저주파수 구동에 따른 제2 화소 노드(PN2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
도 3은 도 2의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 2 및 도 3을 참조하면, 프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간(FP)은 제1 기간(P1, 예를 들어, 표시 주사 기간) 및 적어도 하나의 제2 기간(P2, 예를 들어, 바이어스 주사 기간)을 포함할 수 있다.
제1 주사 신호는 제1 주사선(S1_i)으로 공급되고, 제2 주사 신호는 제2 주사선(S2_i)으로 공급되며, 제3 주사 신호는 제3 주사선(S3_i)으로 공급되고, 발광 제어 신호는 발광 제어선(Ei)으로 공급될 수 있다.
제1 기간(P1)은 제1 비발광 기간(NEP1) 및 제1 발광 기간(EP1)을 포함할 수 있다. 제2 기간(P2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다.
제1 기간(P1)은 출력 영상에 실제로 대응하는 데이터 신호가 제1 트랜지스터(M1)의 게이트 전극(또는, 스토리지 커패시터(Cst))으로 기입되는 기간을 포함할 수 있다. 예를 들어, 저주파수 구동으로 정지 영상이 표시되는 경우, 제1 기간(P1)에 데이터 신호가 제1 트랜지스터(M1)의 게이트 전극으로 기입될 수 있다.
제2 기간(P2)은 데이터선(Dj)을 통해 공급되는 전압(또는, 데이터 신호)이 제1 트랜지스터(M1)의 소스 전극(제1 화소 노드(PN1))으로 공급되는 기간을 포함할 수 있다. 예를 들어, 소정의 전압이 제1 트랜지스터(M1)의 소스 전극으로 공급되면, 제1 트랜지스터(M1)의 바이어스 상태가 제어될 수 있다.
도 3에 도시된 바와 같이, 발광 제어 신호 및 제1 주사 신호는 프레임 주파수보다 큰 제1 주파수로 공급될 수 있다. 제2 주사 신호 및 제3 주사 신호는 제1 주파수보다 낮은 제2 주파수로 공급될 수 있다. 예를 들어, 제1 주파수는 120Hz이고, 제2 주파수는 60Hz일 수 있다. 이 때, 제2 주사 신호 및 제3 주사 신호의 주파수는 프레임 주파수와 실질적으로 동일할 수 있다.
다만, 이는 예시적인 것으로서, 제1 주파수는 120Hz보다 클 수도 있고, 제2 주파수는 60Hz 이하일 수 있다. 제2 주파수가 낮아질수록, 또는 제1 주파수와 제2 주파수의 차이가 클수록, 프레임 기간(FP)에서 제2 기간(P2)이 반복되는 횟수(즉, 바이어스 주사 기간의 개수)가 증가할 수 있다. 예를 들어, 프레임 주파수에 따라 프레임 기간(FP)은 하나의 표시 주사 기간(DSP)과 복수의 연속된 제2 기간(P2)들을 포함할 수 있다.
일 실시예에서, 제2 주사 신호 및 제3 주사 신호는 제1 비발광 기간(NEP1)에만 공급될 수 있다.
일 실시예에서, 제1 주사 신호는 제1 비발광 기간(NEP1) 및 제2 비발광 기간(NEP2)에 공급될 수 있다. 제1 비발광 기간(NEP1)에서 제1 주사 신호는 화소(10)에 데이터 신호를 기입하기 위한 역할을 하며, 제2 발광 기간(NEP2)에서 제1 주사 신호는 제1 트랜지스터(M1)의 바이어스 상태를 제어하는 역할을 할 수 있다.
발광 제어 신호가 논리 로우 레벨을 갖는 기간은 발광 기간EP1, EP2)일 수 있고, 발광 기간(EP1, EP2) 이외의 기간은 비발광 기간(NEP1, NEP2)일 수 있다.
N형 트랜지스터인 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)에 각각 공급되는 제2 주사 신호 및 제3 주사 신호의 게이트-온 전압은 논리 하이 레벨이다. P형 트랜지스터인 제2 트랜지스터(M2) 및 제7 트랜지스터(M7)로 각각 공급되는 제1 주사 신호의 게이트-온 전압은 논리 로우 레벨이다.
이하, 도 3을 참조하여 제1 기간(P1) 및 제2 기간(P2)에 공급되는 주사 신호들 및 화소(10)의 동작을 구체적으로 설명하기로 한다.
제1 비발광 기간(NEP1)에 제2 주사선(S2_i)으로 제2 주사 신호가 공급될 수 있다. 제2 주사 신호에 응답하여 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)의 게이트 전압이 초기화될 수 있다.
이후, 제3 주사선(S3_i)으로 제3 주사 신호가 공급될 수 있다. 제2 주사 신호와 제3 주사 신호는 중첩하지 않는다. 일 실시예에서, 제3 주사 신호는 제2 주사 신호가 소정의 수평기간만큼 시프트된 신호일 수 있다. 따라서, 제2 주사 신호 및 제3 주사 신호는 하나의 주사 구동부로부터 출력될 수 있다.
제3 주사 신호에 응답하여 제4 트랜지스터(M4)가 턴-온될 수 있다.
제4 트랜지스터(M4)가 턴-온된 상태에서 제1 주사선(Si_1)으로 제1 주사 신호가 공급될 수 있다. 제1 주사 신호에 응답하여 제2 트랜지스터(M2)가 턴-온되고, 제1 트랜지스터(M1)는 다이오드 형태로 접속되며, 데이터 신호 기입 및 문턱 전압 보상이 수행될 수 있다. 제1 주사 신호의 공급이 중단된 후에도 제3 주사 신호의 공급이 유지되므로, 충분한 시간 동안 제1 트랜지스터(M1)의 문턱 전압이 보상될 수 있다.
이후, 발광 제어 신호의 공급이 중단되고, 제1 발광 기간(EP1) 동안 화소(10)가 발광할 수 있다.
제2 비발광 기간(NEP2)에는 제1 주사선(Si_1)으로 제1 주사 신호가 공급될 수 있다. 이에 따라, 프레임 주파수와 무관하게 주기적으로 제1 트랜지스터(M1)의 바이어스 상태가 제어될 수 있다.
한편, 제2 기간에 제2 주사 신호 및 제3 주사 신호는 공급되지 않는다. 프레임 주파수가 낮아질수록 프레임 기간(FP)의 제2 기간(P2)의 반복 횟수 및 제2 주사 신호 및 제3 주사 신호가 공급되지 않는 시간은 증가할 수 있다.
도 4는 도 1의 표시 장치의 일부분의 일 예를 개략적으로 나타내는 평면도이다.
도 1 내지 도 4를 참조하면, 게이트 구동부(200)는 제1 주사 구동부(220), 제2 주사 구동부(240), 및 발광 구동부(260)를 포함할 수 있다.
표시 장치(1000)는 기판(1)을 포함할 수 있다. 기판(1)은 표시 영역 및 표시 영역의 적어도 일 측에 위치하는 비표시 영역을 포함할 수 있다.
기판(1)의 표시 영역 상에는 화소(PXij)들로 구성되는 화소부(100)가 제공될 수 있다. 도 4에서 표시 영역은 화소부(100)에 대응할 수 있다.
기판(1)의 비표시 영역에는 제1 주사 구동부(220), 제2 주사 구동부(240), 및 발광 구동부(260)가 제공되고, 복수의 패드들(PD1, PD2, PD3, PD4)이 배치될 수 있다. 비표시 영역은 기판(1) 상에서 화소부(100)를 제외한 영역에 대응할 수 있다.
제1 주사 구동부(220)는 제1 주사선(S1_i)에 연결되어 화소(PXij)에 제1 주사 신호를 공급할 수 있다.
제2 주사 구동부(240)는 제2 주사선(S2_i) 및 제3 주사선(S3_i)에 연결되어 화소(PXij)에 제2 주사 신호 및 제3 주사 신호를 공급할 수 있다. 즉, 제2 주사 신호를 생성하는 주사 구동부 및 제3 주사 신호를 생성하는 주사 구동부가 별개로 제공되던 기존의 표시 장치에서 주사 구동부들 중 하나가 제거될 수 있다.
발광 구동부(260)는 발광 제어선(Ei)에 연결되어 화소(PXij)에 발광 제어 신호를 공급할 수 있다.
제1 내지 제4 패드들(PD1, PD2, PD3, PD4)는 각각 전원 공급부(500)로부터 공급되는 제1 내지 제4 전압들(VGL1, VGL2, VGH1, VGH4)을 전달하는 배선들에 연결될 수 있다. 제1 내지 제4 전압들(VGL1, VGL2, VGH1, VGH4) 각각은 도 1을 참조하여 설명된 게이트 전원 전압들(VGL, VGH) 중 하나일 수 있다.
한편, 도 5에 도시된 게이트 구동부(200)의 배치 위치 및 패드들(PD1, PD2, PD3, PD4)의 배치 위치는 예시적인 것으로서, 상기 구성들의 위치 관계가 이에 한정되는 것은 아니다. 예를 들어, 제1 주사 구동부(220)와 발광 구동부(260)는 서로 뒤바뀌어 배치될 수 있다.
제1 패드(PD1)로는 제1 전압(VGL1, 이하, 제1 로우 전압이라 함)이 전달되고, 제2 패드(PD2)로는 제2 전압(VGL2, 이하, 제2 로우 전압이라 함)이 전달될 수 있다. 실시예에 따라, 제1 로우 전압(VGL1)과 제2 로우 전압(VGL2)은 실질적으로 동일한 전압 값일 수 있다. 예를 들어, 제1 로우 전압(VGL1) 및 제2 로우 전압(VGL2)은 동일한 제1 게이트 전원 전압(VGL) 값을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 로우 전압(VGL1)과 제2 로우 전압(VGL2)은 서로 다를 수도 있다.
제1 로우 전압(VGL1) 및 제2 로우 전압(VGL2)에 기초하여 주사 신호 및 발광 제어 신호의 논리 로우 레벨이 결정될 수 있다.
일 실시예에서, 제1 패드(PD1)과 제2 패드(PD2)는 전기적, 물리적으로 서로 연결되지 않는다. 또한, 제1 패드(PD1)에 연결되는 배선들과 제2 패드(PD2)에 연결되는 배선들도 서로 전기적, 물리적으로 연결되지 않는다.
제3 패드(PD3)로는 제3 전압(VGH1, 이하, 제1 하이 전압이라 함)이 전달되고, 제4 패드(PD4)로는 제4 전압(VGH2, 이하, 제2 하이 전압이라 함)이 전달될 수 있다. 실시예에 따라, 제1 하이 전압(VGH1)과 제2 하이 전압(VGH2)은 서로 동일한 값일 수 있다. 예를 들어, 제1 하이 전압(VGH1)과 제2 하이 전압(VGH2)은 동일한 제2 게이트 전원 전압(VGH) 값을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 하이 전압(VGH1)과 제2 하이 전압(VGH2)은 서로 다를 수도 있다.
제1 하이 전압(VGH1) 및 제2 하이 전압(VGH2)에 기초하여 주사 신호 및 발광 제어 신호의 논리 하이 레벨이 결정될 수 있다.
일 실시예에서, 제3 패드(PD3)과 제4 패드(PD4)는 전기적, 물리적으로 서로 연결되지 않는다. 또한, 제3 패드(PD4)에 연결되는 배선들과 제4 패드(PD4)에 연결되는 배선들도 전기적, 물리적으로 서로 연결되지 않는다.
제1 패드(PD1)는 제1 전원선(PL1)에 연결될 수 있다. 제1 전원선(PL1)은 제1 주사 구동부(220) 및 발광 구동부(260)로 제1 로우 전압(VGL1)을 전달할 수 있다. 일 실시예에서, 제1 전원선(PL1)은 비표시 영역의 제1 라인 노드(LN1)에서 분기하여 제1 주사 구동부(220) 및 발광 구동부(260)에 연결될 수 있다.
제3 패드(PD3)는 제3 전원선(PL3)에 연결될 수 있다. 제3 전원선(PL3)은 제1 주사 구동부(220) 및 발광 구동부(260)로 제1 하이 전압(VGH1)을 전달할 수 있다. 일 실시예에서, 제3 전원선(PL3)은 비표시 영역의 제2 라인 노드(LN2)에서 분기하여 제1 주사 구동부(220) 및 발광 구동부(260)에 연결될 수 있다.
도 3을 참조하여 설명된 바와 같이, 제1 주사 구동부(220) 및 발광 구동부(260)는 프레임 기간(FP)의 제1 기간(P1) 및 제2 기간(P2)에 구동되고, 제1 비발광 기간(NEP1) 및 제2 비발광 기간(NEP2)에 각각 제1 주사 신호 및 발광 제어 신호를 출력할 수 있다. 즉, 프레임 주파수와 관계없이 일정한 주기로 제1 로우 전압(VGL1) 및 제1 하이 전압(VGH1)에 기초하여 제1 주사 신호 및 발광 제어 신호가 출력될 수 있다. 따라서, 제1 주사 구동부(220) 및 발광 구동부(260)가 제1 전원선(PL1) 및 제2 전원선(PL2)을 공유하더라도, 제1 주사 신호 및 발광 제어 신호를 생성하기 위한 등가 임피던스 변화가 크지 않다.
한편, 제2 주사 구동부(240)는 프레임 기간(FP)의 제1 비발광 기간(NEP1)에만 동작하여 제2 주사 신호 및 제3 주사 신호를 생성할 수 있다.
종래 기술과 같이, 제1 주사 구동부(220), 제2 주사 구동부(240), 및 발광 구동부(260)가 제1 전원선(PL1)을 공유하는 경우, 제1 기간(P1, 예를 들어, 제1 비발광 기간(NEP1))과 제2 기간(P2, 예를 들어, 제2 비발광 기간(NEP2)) 간의 등가 임피던스의 차이로 인해 제1 기간(P1)과 제2 기간(P2)의 제1 로우 전압(VGL1)의 전압 강하량이 서로 다를 수 있다. 이와 마찬가지로, 제1 주사 구동부(220), 제2 주사 구동부(240), 및 발광 구동부(260)가 제3 전원선(PL3)을 공유하는 경우, 제1 기간(P1)과 제2 기간(P2) 간의 등가 임피던스의 차이로 인해 제1 기간(P1)과 제2 기간(P2)의 제1 하이 전압(VGH1)의 전압 강하량이 서로 다를 수 있다.
이러한 제1 기간(P1)과 제2 기간(P2) 사이의 게이트 전원 전압들(도 1의 VGL, VGH)의 전압 강하량 차이에 의해 주사 신호들 및 발광 제어 신호의 논리 로우 레벨 및 논리 하이 레벨이 변화되고, 화소(PXij)에 포함되는 트랜지스터들의 게이트 전극의 전압 및/또는 게이트 전극에 연결되는 기생 커패시터들의 커패시턴스에 의한 게이트 전극의 전압 커플링 양이 기간에 따라 달라질 수 있다. 이러한 트랜지스터들의 게이트 전극의 전압의 의도치 않은 변화는 영상 플리커로 시인될 수 있다.
게이트 전원 전압들(도 1의 VGL, VGH)의 전압 강하량의 변화를 최소화하기 위해 제2 주사 구동부(240)에 연결되는 제2 전원선(PL2) 및 제4 전원선(PL4)은 각각 제1 전원선(PL1) 및 제3 전원선(PL3)과 분리될 수 있다. 따라서, 제1 주사 구동부(220) 및 발광 구동부(260)와 다른 타이밍으로 구동되는 제2 주사 구동부(240)로는 제2 로우 전압(VGL2) 및 제2 하이 전압(VGH2)이 제1 로우 전압(VGL1) 및 제1 하이 전압(VGH1)과 별개의 전원선들을 통해 공급될 수 있다.
제2 패드(PD2)는 제2 전원선(PL2)에 연결될 수 있다. 제2 전원선(PL2)은 제2 주사 구동부(240)로 제2 로우 전압(VGL2)을 전달할 수 있다. 일 실시예에서, 제2 로우 전압(VGL2)은 제1 로우 전압(VGL1)과 동일할 수 있다.
제4 패드(PD4)는 제4 전원선(PL4)에 연결될 수 있다. 제4 전원선(PL4)은 제2 주사 구동부(240)로 제2 하이 전압(VGH2)을 전달할 수 있다. 일 실시예에서, 제2 하이 전압(VGH2)은 제1 하이 전압(VGH1)과 동일할 수 있다.
상술한 바와 같이, 제2 주사 구동부(240)는 제2 주사 신호 및 제3 주사 신호를 화소(PXij)에 공급할 수 있다. 따라서, 제2 주사 신호 및 제3 주사 신호를 각각 생성하기 위한 2개의 주사 구동부들의 구성이 하나로 통합됨으로써 비표시 영역(데드 스페이스)의 면적이 줄어들 수 있다.
제2 주사 구동부(240)로 게이트 전원 전압들(VGL, VGH)을 전달하는 전원선들(PL2, PL4)은 제1 주사 구동부(220) 및 발광 구동부(260)로 게이트 전원 전압들(VGL, VGH)을 전달하는 전원선들(PL1, PL3)과 전기적, 물리적으로 분리될 수 있다. 따라서, 제1 기간(P1)과 적어도 하나의 제2 기간(P2)이 하나의 프레임 기간(FP)에 포함되어 구동되는 저주파수 구동에 있어서, 제1 기간(P1)과 제2 기간(P2)의 게이트 전원 전압들(VGL, VGH)의 전압 강하량 차이에 의한 영상 플리커가 개선될 수 있다.
도 5는 도 1의 표시 장치의 일부분의 다른 일 예를 개략적으로 나타내는 평면도이다.
도 5의 표시 장치는 제1 전원선(PL1) 및 제2 전원선(PL2)이 추가 분기되는 구성을 제외하면, 도 4를 참조하여 설명된 전원선들(PL1 내지 PL4) 구성과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 5를 참조하면, 표시 장치(1000)는 기판(1)을 포함할 수 있다. 기판(1)은 표시 영역 및 표시 영역의 적어도 일 측에 위치하는 비표시 영역을 포함할 수 있다.
기판(1)의 비표시 영역에는 게이트 구동부(200)가 제공되고, 복수의 패드들(PD1, PD2, PD3, PD4)이 배치될 수 있다. 게이트 구동부(200)는 제1 주사 구동부(220), 제2 주사 구동부(240), 및 발광 구동부(260)를 포함할 수 있다.
일 실시예에서, 제1 전원선(PL1)은 제1 주사 전원선(SPL1), 제2 주사 전원선(SPL2), 제1 발광 전원선(EPL1), 및 제2 발광 전원선(EPL2)으로 분기될 수 있다. 제1 주사 전원선(SPL1) 및 제2 주사 전원선(SPL2)은 제1 주사 구동부(220)의 스테이지들에 연결될 수 있다. 제1 주사 전원선(SPL1) 및 제2 주사 전원선(SPL2)은 제1 주사 구동부(220)에 제1 로우 전압(VGL1)을 전달할 수 있다.
제1 주사 구동부(220)의 스테이지들 각각은 10개 이상의 트랜지스터들을 포함하며, 복잡한 회로 구조를 포함할 수 있다. 이러한 회로 사이즈 및 회로 복잡성에 의한 제1 로우 전압(VGL1)의 의도치 않은 전압 변동 및 제1 전원선(PL1)과 다른 소자들 사이의 단락 등을 방지하기 위해 제1 로우 전압(VGL1)은 제1 주사 전원선(SPL1) 및 제2 주사 전원선(SPL2)을 통해 제1 주사 구동부(220)로 공급될 수 있다. 이와 동일한 이유로 다른 전원선들(예를 들어, 제2 전원선(PL2))도 복수의 가지 전원선들로 분기되어 발광 구동부(260) 및/또는 제2 주사 구동부(240)에 연결될 수 있다.
제1 발광 전원선(EPL1) 및 제2 발광 전원선(EPL2)은 발광 구동부(260)의 스테이지들에 연결될 수 있다. 제1 발광 전원선(EPL1) 및 제2 발광 전원선(EPL2)은 발광 구동부(260)로 제1 로우 전압(VGL1)을 전달할 수 있다. 발광 구동부(260)의 스테이지 또한 10개 복잡한 회로 구조를 포함할 수 있다.
일 실시예에서, 제2 전원선(PL2)은 제3 주사 전원선(SPL3) 및 제4 주사 전원선(SPL4)으로 분기될 수 있다. 제3 주사 전원선(SPL3) 및 제4 주사 전원선(SPL4)은 제2 주사 구동부(240)의 스테이지들에 연결될 수 있다. 제3 주사 전원선(SPL3) 및 제4 주사 전원선(SPL4)은 제2 주사 구동부(240)에 제2 로우 전압(VGL2)을 전달할 수 있다.
이에 따라, 게이트 구동부(200)의 출력 안정성이 개선될 수 있다. 전원선이 분기되어 스테이지에 연결되는 구성은 도 7 및 도 8을 참조하여 상술하기로 한다.
한편, 도 5의 전원선이 분기되는 구성은 예시적인 것으로서, 이에 한정되는 것은 아니다. 예를 들어, 제3 전원선(PL3) 및 제4 전원선(PL4)이 분기되어 각각에 대응하는 스테이지들에 연결될 수 있다.
도 6은 도 1의 표시 장치의 일부분의 또 다른 일 예를 개략적으로 나타내는 평면도이다.
도 6의 표시 장치는 화소부(100)의 양측에 게이트 구동부(200A)가 배치되는 구조를 제외하면, 도 4 및 도 5를 참조하여 설명된 표시 장치의 구성과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 6을 참조하면, 게이트 구동부(200A)는 제1 주사 구동부(220), 제2 주사 구동부(240), 발광 구동부(260), 제1 보조 주사 구동부(222), 제2 보조 주사 구동부(242), 및 보조 발광 구동부(262)를 포함할 수 있다.
일 실시예에서, 제1 주사 구동부(220), 제2 주사 구동부(240), 및 발광 구동부(260)는 화소부(100)의 일 측(예를 들어, 좌측)에 배치되고, 제1 보조 주사 구동부(222), 제2 보조 주사 구동부(242), 및 보조 발광 구동부(262)는 화소부(100)의 타 측(예를 들어, 우측)에 배치될 수 있다.
제1 보조 주사 구동부(222)는 제1 주사 구동부(220)와 동일하게 구동될 수 있다. 일 실시예에서, 제1 주사선(S1_i, 및 제4 주사선(S4_i))은 제1 주사 구동부(220) 및 제1 보조 주사 구동부(222)에 공통으로 연결될 수 있다.
제2 보조 주사 구동부(242)는 제2 주사 구동부(240)와 동일하게 구동될 수 있다. 일 실시예에서, 제2 주사선(S2_i) 및 제3 주사선(S3_i)은 제2 주사 구동부(240) 및 제2 보조 주사 구동부(242)에 공통으로 연결될 수 있다.
보조 발광 구동부(262)는 발광 구동부(260)와 동일하게 구동될 수 있다. 일 실시예에서, 발광 제어선(Ei)은 발광 구동부(260) 및 보조 발광 구동부(262)에 공통으로 연결될 수 있다.
제1 주사 구동부(220)에 연결되는 제1 주사 전원선(SPL1) 및 제2 주사 전원선(SPL2)은 제1 연결선(CL1)을 통해 제1 보조 주사 구동부(222)와 전기적으로 연결될 수 있다. 제2 전원선(PL2)은 제2 연결선(CL2)을 통해 제2 보조 주사 구동부(242) 및 보조 발광 구동부(262)와 전기적으로 연결될 수 있다.
제3 주사 전원선(SPL3) 및 제4 주사 전원선(SPL4)은 제3 연결선(CL3)을 통해 제2 보조 주사 구동부(242)와 전기적으로 연결될 수 있다. 제4 전원선(PL4)은 제4 연결선(CL4)을 통해 제2 보조 주사 구동부(242)와 전기적으로 연결될 수 있다.
제1 발광 전원선(EPL1) 및 제2 발광 전원선(EPL2)은 제1 연결선(CL1)을 통해 보조 발광 구동부(262)와 전기적으로 연결될 수 있다.
한편, 도 6에는 화소부(100) 좌측의 구동부들(220, 240, 260)과 화소부 우측의 구동부들(222, 242, 262)이 각각 동일한 순서로 배치되는 것으로 도시되었으나, 이는 예시적인 것으로서, 구동부들의 배치가 이에 한정되는 것은 아니다. 예를 들어, 좌측의 구동부들(220, 240, 260)과 우측의 구동부들(222, 242, 262)은 화소부(100)를 기준으로 서로 대칭하여 배치될 수 있다.
도 7은 도 1의 표시 장치에 포함되는 게이트 구동부의 일 예를 나타내는 블록도이다.
도 7에서는 설명의 편의를 위해 4개의 스테이지들 및 이들로부터 출력되는 게이트 신호들을 도시하기로 한다.
도 1, 도 5, 및 도 7을 참조하면, 게이트 구동부(200)는 복수의 스테이지들(ST1 내지 ST4)을 구비할 수 있다. 예를 들어, 스테이지들(ST1 내지 ST4)은 소정의 게이트선들(G1 내지 G4)에 각각에 접속되고, 클럭 신호들(CLK1, CLK2)에 대응하여 게이트 신호들(GS1 내지 GS4)을 출력할 수 있다. 스테이지들(ST1 내지 ST4)은 실질적으로 동일한 회로로 구현될 수 있다.
일 실시예에서, 게이트 구동부(200)는 제1 주사 구동부(220), 제2 주사 구동부(240), 및/또는 발광 구동부(260)를 구성할 수 있다. 예를 들어, 게이트선들(G1 내지 G4)은 제1 주사선들, 제2 주사선들, 또는 발광 제어선들로 이해될 수 있으며, 게이트 신호들(GS1 내지 GS4)은 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 또는 발광 제어 신호로 이해될 수 있다.
스테이지들(ST1 내지 ST4) 각각은 제1 입력 단자(101), 제2 입력 단자(102), 제3 입력 단자(103), 출력 단자(104), 제1 전원 입력 단자(105), 제2 전원 입력 단자(106), 및 제3 전원 입력 단자(107)를 구비할 수 있다.
제1 입력 단자(101)는 이전 스테이지의 출력 신호 또는 스타트 펄스(SSP)를 수신할 수 있다. 일례로, 제1 스테이지(ST1)의 제1 입력 단자(101)는 스타트 펄스(SSP)를 수신하고, 제2 스테이지(ST2)의 제1 입력 단자(101)는 제1 스테이지(ST1)에서 출력된 게이트 신호를 수신할 수 있다.
일 실시예에서, 제k(단, k는 자연수) 스테이지의 제2 입력 단자(102)는 제1 클럭 신호(CLK1)를 수신하고, 제3 입력 단자(103)는 제2 클럭 신호(CLK2)를 수신할 수 있다. 반면에, 제k+1 스테이지의 제2 입력 단자(102)는 제2 클럭 신호(CLK2)를 수신하고, 제3 입력 단자(103)는 제1 클럭 신호(CLK1)를 수신할 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다. 일례로, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)에서 약 반주기만큼 쉬프트된 신호로 설정될 수 있다.
출력 단자(104)는 게이트선(G1 내지 G4)에 연결될 수 있다. 출력 단자(104)를 통해 게이트 신호(G1 내지 G4)가 출력될 수 있다.
제1 전원 입력 단자(105)는 제1 게이트 전원 전압(VGL)을 전달하는 제1 게이트 전원선(GPL1)에 연결될 수 있다. 제1 게이트 전원선(GPL1)은 도 5의 제1 주사 전원선(SPL1), 제3 주사 전원선(SPL3), 및 제1 발광 전원선(EPL1)에 대응할 수 있다. 예를 들어, 제1 전원 입력 단자(105)는 제1 로우 전압(VGL1)을 전달하는 제1 주사 전원선(SPL1)에 연결될 수 있다.
제2 전원 입력 단자(106)는 제1 게이트 전원 전압(VGL)을 전달하는 제2 게이트 전원선(GPL2)에 연결될 수 있다. 제2 게이트 전원선(GPL2)은 도 5의 제2 주사 전원선(SPL2), 제4 주사 전원선(SPL4), 및 제2 발광 전원선(EPL2)에 대응할 수 있다. 예를 들어, 제2 전원 입력 단자(106)는 제1 로우 전압(VGL1)을 전달하는 제2 주사 전원선(SPL2)에 연결될 수 있다.
이와 같이, 스테이지들(ST1 내지 SST4)은 제1 게이트 전원 전압(VGL)을 전달하는 2개의 게이트 전원선들(GPL1, GPL2)에 연결될 수 있다.
제3 전원 입력 단자(107)는 제2 게이트 전원 전압(VGH)을 전달하는 제3 게이트 전원선(GPL3)에 연결될 수 있다. 제3 게이트 전원선(GPL3)은 도 5의 제3 전원선(PL3) 및 제4 전원선(PL4)에 대응할 수 있다. 예를 들어, 제3 전원 입력 단자(107)는 제1 하이 전압(VGH1)을 전달하는 제3 전원선(PL3)에 연결될 수 있다.
도 8은 도 7의 게이트 구동부의 스테이지들의 일 예를 나타내는 회로도이다.
도 5, 도 7, 및 도8을 참조하면, i번째 스테이지(STi, 단, i는 자연수) 및 i+1번째 스테이지(STi+1)는 입력부(11), 출력부(12), 제1 신호 처리부(13), 제2 신호 처리부(14), 및 안정화부(15)를 포함할 수 있다.
도 8에 도시된 바와 같이, 제2 입력 단자(102)로 제1 클럭 신호(CLK1)가 공급되고 제3 입력 단자(103)로 제2 클럭 신호(CLK2)가 공급되는 i번째 스테이지(STi, 예를 들어, 홀수 번째 스테이지)를 중심으로 설명하기로 한다. i+1번째 스테이지(예를 들어, 짝수 번째 스테이지)에서는, 제2 입력 단자(102)로 제2 클럭 신호(CLK2)가 공급되고, 제3 입력 단자(103)로 제1 클럭 신호(CLK1)가 공급될 수 있다. i+1번째 스테이지(STi+1)는 i+1번째 게이트선(Gi+1)으로 게이트 신호를 출력할 수 있다.
일 실시예에서, 제1 스테이지(ST1)의 제1 입력 단자(101)로는 스타트 펄스(SSP)가 공급되고, 나머지 스테이지들의 제1 입력 단자(101)로는 이전 게이트선의 게이트 신호가 공급될 수 있다.
이하, i번째 스테이지(STi)는 스테이지(STi)로 명명하여 설명하기로 한다.
입력부(11)는 제1 입력 단자(101) 및 제2 입력 단자(102)로 공급되는 신호들에 응답하여 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압을 제어할 수 있다. 일 실시예에서, 입력부(11)는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)를 포함할 수 있다.
제4 트랜지스터(T4)는 제1 입력 단자(101)와 제1 노드(N1) 사이에 접속될 수 있다. 제4 트랜지스터(T4)는 제2 입력 단자(102)에 접속되는 게이트 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 제1 클럭 신호(CLK1)가 게이트 온 레벨(예를 들어, 로우 레벨)을 가질 때 턴-온되어 제1 입력 단자(101)와 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제5 트랜지스터(T5)는 제2 입력 단자(102)와 제2 노드(N2) 사이에 접속될 수 있다. 제5 트랜지스터(T5)는 제1 노드(N1)에 접속되는 게이트 전극을 포함할 수 있다. 제5 트랜지스터(T5)는 제1 노드(N1)의 전압에 기초하여 턴-온 또는 턴-오프될 수 있다.
제6 트랜지스터(T6)는 제1 게이트 전원 전압(VGL)이 공급되는 제2 전원 입력 단자(106)와 제2 노드(N2) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제2 입력 단자(102)에 접속될 수 있다. 제6 트랜지스터(T6)는 제2 입력 단자(102)로 제1 클럭 신호(CLK1)가 공급될 때 턴-온되어 제2 노드(N2)로 제1 게이트 전원 전압(VGL)을 공급할 수 있다.
출력부(12)는 제3 노드(N3)의 전압 및 제4 노드(N4)의 전압에 기초하여, 제1 게이트 전원 전압(VGL) 또는 제2 게이트 전원 전압(VGH)을 출력 단자(104)로 공급할 수 있다. 게이트 신호는 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 또는 발광 제어 신호로 결정될 수 있다.
일 실시예에서, 출력부(12)는 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)를 포함할 수 있다.
제7 트랜지스터(T7)는 제2 전원 입력 단자(106)와 출력 단자(104) 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제7 트랜지스터(T7)는 제3 노드(N3)의 전압에 응답하여 턴-온 또는 턴-오프될 수 있다. 제7 트랜지스터(T7)가 턴-온될 때 출력 단자(104)로 공급되는 게이트 신호가 로우 레벨(예를 들어, N형 트랜지스터의 게이트 오프 전압)을 가질 수 있다.
제8 트랜지스터(T8)는 제2 게이트 전원 전압(VGH)이 공급되는 제3 전원 입력 단자(107)와 출력 단자(104) 사이에 접속될 수 있다. 제8 트랜지스터(T8)의 게이트 전극은 제4 노드(N4)에 접속될 수 있다. 제8 트랜지스터(T8)는 제4 노드(N4)의 전압에 응답하여 턴-온 또는 턴-오프될 수 있다. 여기서, 제8 트랜지스터(T8)가 턴-온될 때 출력 단자(104)로 공급되는 게이트 신호가 하이 레벨(예를 들어, N형 트랜지스터의 게이트 온 전압)을 가질 수 있다.
제1 신호 처리부(13)는 제4 노드(N4)의 전압을 제어할 수 있다. 예를 들어, 제2 노드(N2)의 전압이 하이 레벨을 가질 때, 제1 신호 처리부(13)는 제4 노드(N4)의 전압이 안정적으로 게이트 오프 레벨(또는, 하이 레벨)을 갖도록 함으로써 제8 트랜지스터(T8)가 완전히 턴-오프되도록 할 수 있다. 또한, 제1 신호 처리부(13)는 제2 노드(N2)의 로우 레벨을 이용하여 제4 노드(N4)의 전압을 게이트 온 레벨(또는, 로우 레벨)로 제어할 수 있다.
일 실시예에서, 제1 신호 처리부(13)는 제9 트랜지스터(T9), 제10 트랜지스터(T10), 제11 트랜지스터(T11), 제2 커패시터(C2), 및 제3 커패시터(C3)를 포함할 수 있다.
제2 커패시터(C2)의 제1 단자는 제5 노드(N5)에 접속될 수 있다. 제2 커패시터(C2)의 제2 단자는 제9 트랜지스터(T9)와 제10 트랜지스터(T10) 사이에 접속될 수 있다.
제9 트랜지스터(T9)는 제2 커패시터(C2)의 제2 단자와 제4 노드(N4) 사이에 접속될 수 있다. 제9 트랜지스터(T9)의 게이트 전극은 제3 입력 단자(103)에 접속될 수 있다. 제9 트랜지스터(T9)는 제3 입력 단자(103)로 공급되는 제2 클럭 신호(CLK2)의 게이트 온 레벨(예를 들어, 로우 레벨)에 응답하여 턴-온될 수 있다.
제10 트랜지스터(T10)는 제2 커패시터(C2)의 제2 단자와 제3 입력 단자(103) 사이에 접속될 수 있다. 제10 트랜지스터(T10)의 게이트 전극은 제5 노드(N5)에 접속될 수 있다. 제10 트랜지스터(T10)는 제5 노드(N5)의 전압에 응답하여 턴-온 또는 턴-오프될 수 있다.
제11 트랜지스터(T11)는 제3 전원 입력 단자(107)와 제4 노드(N4) 사이에 접속될 수 있다. 제11 트랜지스터(T11)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제11 트랜지스터(T11)는 제1 노드(N1)의 전압에 응답하여 턴-온 또는 턴-오프될 수 있다.
제3 커패시터(C3)는 제3 전원 입력 단자(107)와 제4 노드(N4) 사이에 접속될 수 있다. 제3 커패시터(C3)는 제4 노드(N4)에 인가되는 전압을 충전하고, 제4 노드(N4)의 전압을 안정적으로 유지할 수 있다.
안정화부(15)는 입력부(11)와 출력부(12) 사이에 전기적으로 연결될 수 있다. 안정화부(15)는 제1 노드(N1)의 전압 강하량 및 제2 노드(N2)의 전압 강하량를 제한할 수 있다. 또한, 안정화부(15)는 제5 노드(N5)의 전압이 제2 커패시터(C2)의 커플링에 의해 크게 떨어질 때 저항 역할을 할 수 있다. 이에 따라, 제2 노드(N2)에 접속된 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 보호할 수 있다.
일 실시예에서, 안정화부(15)는 제12 트랜지스터(T12) 및 제13 트랜지스터(T13)를 포함할 수 있다.
제12 트랜지스터(T12)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속될 수 있다. 제12 트랜지스터(T12)의 게이트 전극은 제2 전원 입력 단자(106)에 접속될 수 있다. 따라서, 제12 트랜지스터(T12)는 턴-온 상태를 가질 수 있다.
제13 트랜지스터(T13)는 제2 노드(N2)와 제5 노드(N5) 사이에 접속될 수 있다. 제13 트랜지스터(T13)의 게이트 전극은 제1 게이트 전원 전압(VGL)이 공급되는 제1 전원 입력 단자(105)에 접속될 수 있다. 이에 따라, 제13 트랜지스터(T13)는 턴-온 상태를 가질 수 있다. 이에 따라, 제5 노드(N5)에서의 전압 변동으로부터 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 보호될 수 있다.
일 실시예에서, 제2 신호 처리부(14)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제14 트랜지스터(T14), 및 제1 커패시터(C1)를 포함할 수 있다.
제1 트랜지스터(T1)는 제3 노드(N3)와 제6 노드(N6) 사이에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제6 노드(N6)에 접속될 수 있다. 예를 들어, 제1 트랜지스터(T1)는 제3 노드(N3)로부터 제6 노드(N6) 방향으로 연결된 다이오드 형태를 가질 수 있다.
일 실시예에서, 제2 트랜지스터(T2)는 제1 입력 단자(101)와 제6 노드(N6) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제2 입력 단자(102)에 접속될 수 있다. 제2 트랜지스터(T2)는 제2 입력 단자(102)로 제1 클럭 신호(CLK1)가 공급될 때 턴-온되어 제6 노드(N6)에 제1 입력 단자(101)로 공급되는 신호를 제공할 수 있다.
제1 입력 단자(101)로 하이 레벨의 신호가 공급되는 경우, 제1 트랜지스터(T1)가 역방향 다이오드로서 역할을 하므로 제6 노드(N6)의 전압은 제3 노드(N3)에 영향을 미치지 않는다.
제3 트랜지스터(T3)는 제3 입력 단자(103)와 제7 노드(N7) 사이에 접속될 수 있다. 제3 트랜지스터(T3)는 제6 노드(N6)에 접속되는 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제6 노드(N6)의 전압에 응답하여 턴-온 또는 턴-오프될 수 있다.
제1 커패시터(C1)는 제6 노드(N6)와 제7 노드(N7) 사이에 접속될 수 있다. 제7 노드(N7)의 전압 변화에 따른 제1 커패시터(C1)의 커플링에 의해 제6 노드(N6)의 전압 레벨이 소정의 범위에서 스윙할 수 있다. 즉, 제6 노드(N6)의 전압은 제2 클럭 신호(CLK2)의 전압 레벨의 변화에 따를 수 있다.
제6 노드(N6)와 제3 노드(N3) 사이에서 다이오드 연결된 제1 트랜지스터(T1)는 차지 펌프(charge pump)와 같이 동작할 수 있다. 예를 들어, 교류 전압과 유사한 형태를 갖는 제6 노드(N6)의 전압은 제1 트랜지스터(T1)를 통해 제3 노드(N3)에서 직류 전압과 같은 형태로 변환될 수 있다.
따라서, 제6 노드(N6)의 전압 변화에도 불구하고, 제1 트랜지스터(T1)의 차지 펌프 동작에 의해 제3 노드(N3)의 전압이 일정한 레벨로 유지될 수 있다.
제14 트랜지스터(T14)는 제2 트랜지스터(T2)와 제6 노드(N6) 사이에 접속될 수 있다. 제14 트랜지스터(T14)의 게이트 전극은 제1 전원 입력 단자(105)에 연결될 수 있다. 따라서, 제14 트랜지스터(T14)는 턴-온 상태를 가질 수 있다. 따라서, 제2 트랜지스터(T2)에 작용될 수 있는 바이어스 스트레스가 완화될 수 있다.
일 실시예에서, 제1 게이트 전원선(GPL1) 및 제2 게이트 전원선(GPL2)은 스테이지(STi)의 양 측에 배치될 수 있다. 제1 게이트 전원선(GPL1)과의 연결이 더 용이한 일부 트랜지스터들은 제1 전원선(GPL1)에 연결되어 제1 게이트 전원 전압(VGL)을 수신하고, 다른 일부 트랜지스터들은 제2 전원선(GPL2)에 연결되어 제1 게이트 전원 전압(VGL)을 수신할 수 있다. 이에 따라, 게이트 신호의 출력 안정성이 향상될 수 있다.
도 9는 도 1의 표시 장치에 포함되는 게이트 구동부의 일 예를 개략적으로 나타내는 도면이고, 도 10은 도 9의 게이트 구동부에서 출력되는 신호들의 일 예를 나타내는 파형도이다.
도 1, 도 2, 도 3, 도 9, 및 도 10을 참조하면, 게이트 구동부(200B)는 제1 주사 구동부(220), 제2 주사 구동부(240), 발광 구동부(260), 및 더미 주사 구동부(280)를 포함할 수 있다.
더미 주사 구동부(280)는 기판(1)의 비표시 영역 상에 배치될 수 있다. 더미 주사 구동부(280)는 제2 주사선들(S2_1 내지 S2_i)의 일부로 제2 주사 신호를 공급할 수 있다. 일 실시예에서, 더미 주사 구동부(280)는 제2 주사선들(S2_1 내지 S2_i)의 일부로 제2 주사 신호를 순차적으로 출력하는 복수의 더미 스테이지들을 포함할 수 있다.
도 9에 도시된 바와 같이, 화소(PXkj)는 k번째(단, k는 자연수) 제1 주사선(S1_k), k번째 제2 주사선(S2_k), k번째 제3 주사선(S3_k), 및 k번째 발광 제어선(E_k)에 연결될 수 있다. k번째 제2 주사선(S2_k)은 더미 주사 구동부(280)에 연결되고, k번째 제3 주사선(S3_k)은 제2 주사 구동부(240)에 연결될 수 있다.
제2 주사 구동부(240)는 제2 주사 신호 및 이로부터 소정 기간 시프트된 제3 주사 신호를 모두 출력하므로, 주사 구동부의 개수가 감소될 수 있다. 다만, 제2 주사 신호 및 제3 주사 신호가 하나의 제2 주사 구동부(240)로부터 출력됨으로 인해 소정의 주사선들로의 공급되는 주사 신호의 공백이 발생될 수 있다. 따라서, 이러한 주사 신호의 공백을 보충하기 위한 더미 주사 구동부(280)가 필요하다.
도 10은 화소부(100)의 일부에 연결되는 주사선들 및 발광 제어선들로 공급되는 신호들의 일 예를 보여준다. 예를 들어, 도 10에는 제1 화소행 내지 제12 화소행들에 공급되는 주사 신호들 및 발광 제어 신호들의 일부가 도시되어 있다. 제1 주사 신호, 제2 주사 신호, 및 발광 제어 신호의 게이트-온 기간들의 폭은 서로 다를 수 있다.
발광 구동부(260)는 발광 제어선들(E1 내지 E12)에 순차적으로 발광 제어 신호를 공급할 수 있다. 여기서, 2개의 연속된 발광 제어선들은 하나의 발광 제어 신호를 공유할 수 있다. 예를 들어, 제1 발광 제어선(E1) 및 제2 발광 제어선(E2)으로는 동일한 타이밍의 발광 제어 신호가 공급될 수 있다. 이러한 발광 제어선들의 공유 구조는 고해상도 표시 장치의 고주파수 영상 구동의 영상 품질 향상을 위해 이용될 수 있다.
제1 주사 구동부(220)는 제1 주사선들(S1_1 내지 S1_12)에 순차적으로 제1 주사 신호를 공급할 수 있다. 제1 주사 구동부(220) 데이터 신호 공급에 대응하도록 화소행들마다 다른 시점에 제1 주사 신호를 공급할 수 있다. 일 실시예에서, 제1 주사 신호의 펄스 폭(게이트-온 기간의 폭)은 약 1수평기간(1H)에 대응할 수 있다.
제2 주사 구동부(240)는 제3 주사선들(S3_1 내지 S3_12)에 제3 주사 신호를 공급할 수 있다. 여기서, 2개의 연속된 제3 주사선들은 하나의 제3 주사 신호를 공유할 수 있다.
도 3을 참조하여 설명된 바와 같이, 화소(PXkj)에 공급되는 제3 주사 신호는 제2 주사 신호가 소정의 수평기간만큼 시프트된 신호일 수 있다. 즉, 제2 주사 신호에 의해 제1 트랜지스터(M1)의 게이트 전압이 초기화된 후에 제3 주사 신호에 의해 데이터 기입 및 문턱 전압 보상이 이루어져야 한다.
일 실시예에서, 도 10에 도시된 바와 같이, 제1 화소행으로 공급되는 제3 주사 신호는 제1 화소행으로 공급되는 제2 주사 신호가 10수평기간(10H) 시프트된 신호와 동일할 수 있다. 이 경우, 제1 화소행 및 제2 화소행에 대응하는 제3 주사선들(S3_1, S3_2)로 공급되는 제3 주사 신호는 제11 화소행 및 제12 화소행에 대응하는 제2 주사선들(S2_11, S2_12)로 공급될 수 있다. 여기서, 제2 주사 구동부(240)는 제1 내지 제10 화소행의 제2 주사선들(S2_1 내지 S2_10)로 공급되는 제2 주사 신호를 생성할 수 없다.
더미 주사 구동부(280)는 제1 내지 제10 화소행의 제2 주사선들(S2_1 내지 S2_10)로 공급되는 제2 주사 신호를 생성할 수 있다. 다시 말하면, 더미 주사 구동부(280)는 하나의 화소행에 공급되는 제2 주사 신호와 제3 주사 신호의 시간 차이에 대응하는 초기 화소행들의 제2 주사선들(S2_1 내지 S2_10)로 제2 주사 신호를 공급할 수 있다.
도 11a 및 도 11b는 도 9의 게이트 구동부와 화소행들의 연결의 일 예를 나타내는 도면들이다.
도 9 내지 도 11b를 참조하면, 제2 주사 구동부(240)는 제2 주사선들(S2_1 내지 S2_12)의 일부 및 제3 주사선들(S3_1 내지 S3_12)에 연결되고, 더미 주사 구동부(280)는 제2 주사선들(S2_1 내지 S2_12)의 나머지 일부에 연결될 수 있다.
도 11a 및 도 11b는 도 10의 파형도를 구현하는 게이트 구동부(200B)와 화소행들(PXR1 내지 PXR12)의 연결의 일 예를 보여준다.
제1 주사 구동부(220)는 화소행들(PXR1 내지 PXR12) 각각에 대응하는 기입 스테이지들(WST1 내지 WST12)을 포함할 수 있다. 기입 스테이지들(WST1 내지 WST12) 각각은 제1 주사선들(S1_1 내지 S1_12)에 연결될 수 있다.
발광 구동부(260)는 복수의 발광 스테이지들(EST1 내지 EST6)을 포함할 수 있다. 발광 스테이지들(EST1 내지 EST6) 중 하나는 2개의 연속된 발광 제어선들에 연결될 수 있다. 예를 들어, 제1 발광 스테이지(EST1)는 제1 화소행(PXR1)의 발광 제어선(E1) 및 제2 화소행(PXR2)의 발광 제어선(E2)에 연결될 수 있다. 따라서, 발광 스테이지들(EST1 내지 EST6)의 개수는 화소행들(PXR1 내지 PXR12)의 절반일 수 있다.
제2 주사 구동부(240)는 복수의 보상 스테이지들(CST1 내지 CST6)을 포함할 수 있다. 보상 스테이지들(CST1 내지 CST6) 중 하나는 2개의 연속된 제2 주사선들 및 2개의 연속된 제3 주사선들에 연결될 수 있다. 따라서, 보상 스테이지들(CST1 내지 CST6)의 개수는 화소행들(PXR1 내지 PXR12)의 절반일 수 있다.
예를 들어, 제1 보상 스테이지(CST1)는 제1 화소행(PXR1)의 제3 주사선(S3_1), 제2 화소행(PXR2)의 제3 주사선(S3_2) 및 제11 화소행(PXR11)의 제2 주사선(S2_11) 및 제12 화소행(PXR12)의 제2 주사선(S2_12)에 연결될 수 있다. 제1 화소행(PXR1)의 제3 주사선(S3_1), 제2 화소행(PXR2)의 제3 주사선(S3_2) 및 제11 화소행(PXR11)의 제2 주사선(S2_11) 및 제12 화소행(PXR12)의 제2 주사선(S2_12)으로 동일한 주사 신호가 공급될 수 있다. 이 때, 제1 화소행(PXR1)의 제3 주사선(S3_1)으로 공급되는 제3 주사 신호는 제1 화소행(PXR1)의 제2 주사선(S2_1)으로 공급되는 제2 주사 신호가 10수평기간(10H) 시프트된 신호와 동일할 수 있다.
제2 주사 구동부(240)는 초기 10개의 화소행들의 제2 주사선들(S2_1 내지 S2_10)에 제2 주사 신호를 공급하지 않는다. 즉, 화소부(100)가 n개(n은 k+1보다 큰 자연수)의 화소행을 포함하는 경우, 제2 주사 구동부(240)는 제1 내지 제k 화소행들의 제3 주사선들에 연결되고, 제(k+1) 내지 제n 화소행들의 제2 주사선들 및 제3 주사선들에 연결될 수 있다.
더미 주사 구동부(280)는 복수의 더미 스테이지들(DST1, DST2, ??)을 포함할 수 있다. 더미 주사 구동부(280)는 초기 10개의 화소행들의 제2 주사선들(S2_1 내지 S2_10)에 제2 주사 신호를 공급할 수 있다. 다시 말하면, 더미 주사 구동부(280)는 제2 주사 신호와 제3 주사 신호의 공급 시점의 차이에 대응하는 초기 화소행들의 제2 주사선들에 연결될 수 있다. 일 실시예에서의 더미 주사 구동부(280)의 마지막 더미 스테이지의 출력은 제2 주사 구동부(240)의 첫 번째 스테이지(제1 보상 스테이지(CST1))의 입력으로 공급될 수 있다.
더미 스테이지들(DST1, DST2, ??) 중 하나는 2개의 연속된 제2 주사선들에 연결될 수 있다. 예를 들어, 제1 더미 스테이지(DST1)는 제1 화소행(PXR1)의 제2 주사선(S2_1) 및 제2 화소행(PXR2)의 제2 주사선(S2_2)에 연결될 수 있다. 따라서, 더미 스테이지들(DST1, DST2, ??)의 개수는 화소행들(PXR1 내지 PXR12)의 절반일 수 있다. 여기서, 동일 화소행으로 공급되는 제2 주사 신호와 제3 주사 신호의 공급 시점의 차이가 10수평기간(10H)인 경우, 더미 주사 구동부(280)는 5개의 더미 스테이지들(DST1, DST2, ??)을 포함할 수 있다.
이에 따라, 게이트 구동부(200B)의 스테이지들의 개수가 감소되고, 표시 장치의 데드 스페이스가 줄어들 수 있다.
도 12는 도 9의 게이트 구동부와 화소행들의 연결의 다른 일 예를 나타내는 도면이다.
도 12의 구성은 발광 구동부(260A) 및 제2 주사 구동부(240A)의 스테이지들이 화소행들에 일대일로 연결되는 구성을 제외하면, 도 11a 및 도 11b를 참조하여 설명된 구성과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 9 및 도 12를 참조하면, 제2 주사 구동부(240A)는 제2 주사선들(S2_1 내지 S2_12)의 일부(예를 들어, S2_11 및 S2_12) 및 제3 주사선들(S3_1 내지 S3_12)에 연결되고, 더미 주사 구동부(280A)는 제2 주사선들(S2_1 내지 S2_12)의 나머지 일부에 연결될 수 있다.
발광 구동부(260A)는 복수의 발광 스테이지들(EST1 내지 EST12)을 포함할 수 있다. 발광 스테이지들(EST1 내지 EST12)은 화소행들(PXR1 내지 PXR12)에 일대일로 연결될 수 있다. 따라서, 발광 스테이지들(EST1 내지 EST12)의 개수는 화소행들(PXR1 내지 PXR12)과 동일할 수 있다.
제2 주사 구동부(240A)는 복수의 보상 스테이지들(CST1 내지 CST12)을 포함할 수 있다. 보상 스테이지들(CST1 내지 CST12) 각각은 하나의 제3 주사선 및 하나의 제2 주사선에 연결될 수 있다. 화소행들(PXR1 내지 PXR12)에 일대일로 연결될 수 있다. 따라서, 보상 스테이지들(CST1 내지 CST6)의 개수는 화소행들(PXR1 내지 PXR12)과 동일할 수 있다.
더미 주사 구동부(280A)는 초기 10개의 화소행들의 제2 주사선들(S2_1 내지 S2_10)에 제2 주사 신호를 공급할 수 있다. 더미 스테이지들(DST1, DST2, ??)은 일부 제2 주사선들에 일대일로 연결될 수 있다. 동일 화소행으로 공급되는 제2 주사 신호와 제3 주사 신호의 공급 시점의 차이가 10수평기간(10H)인 경우, 더미 주사 구동부(280A)는 10개의 더미 스테이지들(DST1, DST2, ??)을 포함할 수 있다.
다만, 이는 예시적인 것으로서, 스테이지들과 화소행들의 대응관계가 이에 한정되는 것은 아니다. 예를 들어, 표시 장치의 설계에 따라 발광 스테이지들(EST1 내지 EST12) 각각은 3개 이상의 발광 제어선들에 연결될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 초기 일부 화소행들에 주사 신호를 공급하는 작은 사이즈의 더미 주사 구동부를 포함함으로써 제2 주사 신호 및 제3 주사 신호를 각각 생성하기 위한 2개의 주사 구동부들의 구성이 하나로 통합될 수 있다. 따라서, 비표시 영역(데드 스페이스)의 면적이 줄어들 수 있다.
또한, 제2 주사 구동부로 게이트 전원 전압들을 전달하는 전원선들은 제1 주사 구동부 및 발광 구동부로 게이트 전원 전압들을 전달하는 전원선들과 전기적, 물리적으로 분리될 수 있다. 따라서, 제1 기간(표시 주사 기간)과 적어도 하나의 제2 기간(바이어스 주사 기간) 하나의 프레임 기간에 포함되어 구동되는 저주파수 구동에 있어서, 제1 기간과 제2 기간의 게이트 전원 전압들의 전압 강하량 차이에 의한 영상 플리커가 방지 내지 최소화될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1: 기판 10: 화소
100: 화소부 200, 200A, 200B: 게이트 구동부
220, 220A; 제1 주사 구동부 240, 240A: 제2 주사 구동부
260, 260A: 발광 구동부 280, 280A: 더미 주사 구동부
300: 데이터 구동부 400: 타이밍 제어부
500: 전원 공급부 S1_1~S1_n: 제1 주사선
S2_1~S2_n: 제2 주사선 S3_1~S3_n: 제3 주사선
PD1~PD4: 패드 PL1~PL4: 전원선
SPL1~SPL4: 주사 전원선 EPL1, EPL2: 발광 전원선
ST1~ST4: 스테이지 DST1, DST2: 더미 스테이지

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 표시 영역 상에 제공되며, 제1 주사선들, 제2 주사선들, 제3 주사선들, 및 발광 제어선들에 연결되는 화소들;
    상기 비표시 영역 상에 제공되며, 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 비표시 영역 상에 제공되며, 상기 제2 주사선들의 일부로 제2 주사 신호를 공급하고, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제2 주사 구동부;
    상기 비표시 영역 상에 제공되며, 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부;
    상기 비표시 영역 상에 서로 이격하여 제공되는 제1 패드 및 제2 패드;
    상기 제1 패드에 연결되며, 상기 제1 주사 구동부 및 상기 발광 구동부로 제1 전압을 전달하는 제1 전원선; 및
    상기 제2 패드에 연결되며, 상기 제2 주사 구동부로 제2 전압을 전달하는 제2 전원선을 포함하는, 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 전원선은 상기 비표시 영역에서 분기하여 상기 제1 주사 구동부 및 상기 발광 구동부에 연결되는, 표시 장치.
  3. 제 2 항에 있어서, 상기 제1 전압 및 상기 제2 전압은 동일한, 표시 장치.
  4. 제 3 항에 있어서, 상기 제2 전원선은 상기 비표시 영역에서 상기 제1 전원선과 전기적, 물리적으로 비접속되는, 표시 장치.
  5. 제 1 항에 있어서,
    상기 비표시 영역 상에 서로 이격하여 제공되는 제3 패드 및 제4 패드;
    상기 제3 패드에 연결되며, 상기 제1 주사 구동부 및 상기 발광 구동부로 상기 제1 전압보다 큰 제3 전압을 전달하는 제3 전원선; 및
    상기 제4 패드에 연결되며, 상기 제2 주사 구동부로 상기 제2 전압보다 큰 제4 전압을 전달하는 제4 전원선을 더 포함하는, 표시 장치.
  6. 제 5 항에 있어서, 상기 제3 전원선은 상기 비표시 영역에서 분기하여 상기 제1 주사 구동부 및 상기 발광 구동부에 연결되는, 표시 장치.
  7. 제 5 항에 있어서, 상기 제3 전압 및 상기 제4 전압은 동일한, 표시 장치.
  8. 제 7 항에 있어서, 상기 제4 전원선은 상기 비표시 영역에서 상기 제3 전원선과 전기적, 물리적으로 비접속되는, 표시 장치.
  9. 제 5 항에 있어서, 상기 제1 주사 구동부, 상기 제2 주사 구동부, 및 상기 발광 구동부는 각각 스테이지들을 포함하고,
    상기 스테이지들 각각은 제1 전원 입력 단자, 제2 전원 입력 단자, 및 제3 전원 입력 단자를 포함하는, 표시 장치.
  10. 제 9 항에 있어서, 상기 제1 전원선은 제1 주사 전원선, 제2 주사 전원선, 제1 발광 전원선, 및 제2 발광 전원선으로 분기되고,
    상기 제1 주사 전원선 및 상기 제2 주사 전원선은 상기 제1 주사 구동부의 상기 스테이지들에 연결되며,
    상기 제1 발광 전원선 및 상기 제2 발광 전원선은 상기 발광 구동부의 상기 스테이지들에 연결되는, 표시 장치.
  11. 제 10 항에 있어서, 상기 제1 주사 전원선은 상기 제1 전원 입력 단자에 연결되고,
    상기 제2 주사 전원선은 상기 제2 전원 입력 단자에 연결되며,
    상기 제3 전원선은 상기 제3 전원 입력 단자에 연결되는, 표시 장치.
  12. 제 9 항에 있어서, 상기 제2 전원선은 제3 주사 전원선 및 제4 주사 전원선으로 분기되고,
    상기 제3 주사 전원선 및 상기 제4 주사 전원선은 상기 제2 주사 구동부의 상기 스테이지들에 연결되는, 표시 장치.
  13. 제 1 항에 있어서,
    상기 비표시 영역 상에 제공되며, 상기 제2 주사선들의 나머지 일부로 상기 제2 주사 신호를 공급하는 더미 주사 구동부를 더 포함하는, 표시 장치.
  14. 제 13 항에 있어서, 상기 더미 주사 구동부는 상기 제2 주사 신호를 순차적으로 출력하는 복수의 더미 스테이지들을 포함하는, 표시 장치.
  15. 제 14 항에 있어서, 상기 더미 주사 구동부의 마지막 더미 스테이지의 출력은 상기 제2 주사 구동부의 첫 번째 스테이지의 입력으로 공급되는, 표시 장치.
  16. 제 14 항에 있어서, i번째(단, i는 양의 정수) 화소행으로 공급되는 상기 제3 주사 신호는 상기 제2 주사 신호가 기 설정된 k수평기간(단, k는 8 이상의 정수) 시프트된 신호와 동일하고,
    상기 제1 주사 신호, 상기 제2 주사 신호, 및 상기 발광 제어 신호의 게이트-온 기간들의 폭은 서로 다른, 표시 장치.
  17. 제 16 항에 있어서, 상기 더미 스테이지들 각각은 연속된 2개 이상의 화소행들의 상기 제2 주사선들에 연결되고,
    상기 더미 주사 구동부는 제1 내지 제k 화소행들의 상기 제2 주사선들에 연결되는, 표시 장치.
  18. 제 17 항에 있어서, 상기 제2 주사 구동부는 상기 제1 내지 제k 화소행들의 상기 제3 주사선들에 연결되고, 제(k+1) 내지 제n(단, n은 k+1보다 큰 정수) 화소행들의 상기 제2 및 제3 주사선들에 연결되는, 표시 장치.
  19. 제 18 항에 있어서, 상기 제2 주사 구동부의 제1 스테이지는 상기 제1 화소행의 제3 주사선 및 상기 제(k+1) 화소행의 제2 주사선에 연결되는, 표시 장치.
  20. 제1 주사선들, 제2 주사선들, 제3 주사선들, 및 발광 제어선들에 연결되는 화소들;
    상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 제2 주사선들의 일부로 제2 주사 신호를 공급하고, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제2 주사 구동부;
    상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 및
    상기 제2 주사선들의 나머지 일부로 상기 제2 주사 신호를 공급하는 더미 스테이지들을 포함하는 더미 주사 구동부를 포함하고,
    상기 더미 주사 구동부는 제1 내지 제k(단, k는 1보다 큰 정수) 화소행들의 상기 제2 주사선들에 연결되며,
    상기 제2 주사 구동부는 상기 제1 내지 제k 화소행들의 상기 제3 주사선들에 연결되고, 제(k+1) 내지 제n(단, n은 k+1보다 큰 정수) 화소행들의 상기 제2 및 제3 주사선들에 연결되는, 표시 장치.
KR1020200066743A 2020-06-02 2020-06-02 표시 장치 KR20210149976A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200066743A KR20210149976A (ko) 2020-06-02 2020-06-02 표시 장치
US17/146,358 US11462173B2 (en) 2020-06-02 2021-01-11 Display device
CN202110554817.3A CN114120849A (zh) 2020-06-02 2021-05-20 显示装置
US17/959,260 US20230027500A1 (en) 2020-06-02 2022-10-03 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066743A KR20210149976A (ko) 2020-06-02 2020-06-02 표시 장치

Publications (1)

Publication Number Publication Date
KR20210149976A true KR20210149976A (ko) 2021-12-10

Family

ID=78705858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066743A KR20210149976A (ko) 2020-06-02 2020-06-02 표시 장치

Country Status (3)

Country Link
US (2) US11462173B2 (ko)
KR (1) KR20210149976A (ko)
CN (1) CN114120849A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176213B (zh) * 2018-06-08 2023-09-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR20230085321A (ko) * 2021-12-07 2023-06-14 주식회사 엘엑스세미콘 디스플레이패널 구동을 위한 게이트구동장치
CN114299848B (zh) * 2021-12-30 2023-07-25 武汉天马微电子有限公司 显示面板及显示装置
CN114974126A (zh) * 2022-06-29 2022-08-30 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975581B1 (ko) 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR102276330B1 (ko) * 2014-03-10 2021-07-13 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102293409B1 (ko) * 2015-04-30 2021-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2017207656A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102553236B1 (ko) * 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180061752A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 내장형 스캔 구동부를 포함하는 디스플레이 장치
KR102622312B1 (ko) * 2016-12-19 2024-01-10 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102417989B1 (ko) * 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102367752B1 (ko) * 2017-07-26 2022-03-02 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US10756156B2 (en) * 2017-10-30 2020-08-25 Samsung Display Co., Ltd. Display device having enhanced UV light blocking and method for fabricating the same
KR102458249B1 (ko) * 2017-11-14 2022-10-26 삼성디스플레이 주식회사 표시 장치
KR20210085301A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20210152085A (ko) 2020-06-05 2021-12-15 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN114120849A (zh) 2022-03-01
US20230027500A1 (en) 2023-01-26
US20210375212A1 (en) 2021-12-02
US11462173B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
KR102668850B1 (ko) 표시장치 및 표시장치의 구동 방법
US11830438B2 (en) Display device
CN109308864B (zh) 栅极驱动电路及包括其的显示装置
KR102639309B1 (ko) 표시 장치
EP3843073A1 (en) Emission driver
KR20210149976A (ko) 표시 장치
KR20210106052A (ko) 표시 장치
TWI767461B (zh) 閘極驅動電路以及使用其的顯示裝置
TWI809540B (zh) 有機發光顯示裝置
KR20210143979A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
US11626074B2 (en) Display device
KR20210148475A (ko) 표시 장치
KR20210086801A (ko) 표시 장치
KR20200037034A (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
CN112542131A (zh) 发光驱动器和具有发光驱动器的显示装置
KR20230001618A (ko) 화소 및 표시 장치
KR20220087671A (ko) 주사 구동부 및 이의 구동 방법
US11798465B2 (en) Display device and method of driving the same
KR20240033711A (ko) 화소 및 표시 장치
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR20170080981A (ko) 유기발광 표시 장치의 구동 방법 및 이에 따른 유기발광 표시 장치
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
CN117351870A (zh) 像素、驱动器和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal