KR102639309B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102639309B1
KR102639309B1 KR1020190069637A KR20190069637A KR102639309B1 KR 102639309 B1 KR102639309 B1 KR 102639309B1 KR 1020190069637 A KR1020190069637 A KR 1020190069637A KR 20190069637 A KR20190069637 A KR 20190069637A KR 102639309 B1 KR102639309 B1 KR 102639309B1
Authority
KR
South Korea
Prior art keywords
scan
transistor
line
supplied
display device
Prior art date
Application number
KR1020190069637A
Other languages
English (en)
Other versions
KR20200142645A (ko
Inventor
오경환
가지현
엄기명
인해정
전진
곽원규
이현
장환수
정진태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190069637A priority Critical patent/KR102639309B1/ko
Priority to US16/890,319 priority patent/US11056043B2/en
Priority to CN202010535194.0A priority patent/CN112086052A/zh
Publication of KR20200142645A publication Critical patent/KR20200142645A/ko
Priority to US17/367,396 priority patent/US11455938B2/en
Priority to US17/953,288 priority patent/US11881148B2/en
Priority to KR1020240022935A priority patent/KR20240026477A/ko
Application granted granted Critical
Publication of KR102639309B1 publication Critical patent/KR102639309B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

표시 장치는, 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 제1 구동 주파수로 구동될 때 제1 주파수로 제1 주사선들 각각에 주사 신호를 공급하고, 제2 구동 주파수로 구동될 때 제2 주파수로 제1 주사선들 각각에 주사 신호를 공급하는 제1 주사 구동부; 제1 구동 주파수로 구동될 때 제1 주파수로 제1 주사선들 각각에 주사 신호를 공급하고, 제2 구동 주파수로 구동될 때 제2 주파수로 제2 주사선들 각각에 주사 신호를 공급하는 제2 주사 구동부; 제1 주파수로 발광 제어선들 각각에 발광 제어 신호를 공급하는 발광 구동부; 및 제1 주사선들로 공급되는 주사 신호에 대응하여 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치 및 이의 구동 방법에 관한 것이다.
표시 장치는 외부에서 인가되는 제어 신호들을 이용하여 표시 패널에 영상을 표시한다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 배선을 통해 제공되는 신호들에 각각 응답하여 턴 온되어 구동 전류를 생성하고, 발광 소자가 구동 전류에 대응하여 발광한다.
표시 장치의 구동 효율 향상을 위해 저소비 전력의 표시 장치가 요구된다. 예를 들어, 정지 영상 표시 시에 구동 주파수를 낮춰 표시 장치의 소비 전력이 저감될 수 있다.
본 발명의 일 목적은 소비 전력 감소 및 저주파 구동 시의 영상 품질을 개선하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치에 포함되는 다양한 화소 구조들을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 상기 제1 구동 주파수로 구동될 때 제1 주파수로 상기 제1 주사선들 각각에 주사 신호를 공급하고, 상기 제2 구동 주파수로 구동될 때 제2 주파수로 상기 제1 주사선들 각각에 상기 주사 신호를 공급하는 제1 주사 구동부; 상기 제1 구동 주파수로 구동될 때 상기 제1 주파수로 상기 제1 주사선들 각각에 주사 신호를 공급하고, 상기 제2 구동 주파수로 구동될 때 상기 제2 주파수로 상기 제2 주사선들 각각에 상기 주사 신호를 공급하는 제2 주사 구동부; 상기 제1 주파수로 상기 발광 제어선들 각각에 발광 제어 신호를 공급하는 발광 구동부; 및 상기 제1 주사선들로 공급되는 상기 주사 신호에 대응하여 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 주파수는 상기 제1 구동 주파수와 동일할 수 있다.
일 실시예에 의하면, 상기 제2 주파수는 상기 제2 구동 주파수와 동일할 수 있다.
일 실시예에 의하면, 상기 제2 구동 주파수로 구동될 때, 상기 제1 주사 구동부 및 상기 제2 주사 구동부는 제1 기간 동안 상기 주사 신호를 공급할 수 있다. 상기 제2 구동 주파수로 구동될 때, 상기 제1 주사 구동부 및 상기 제2 주사 구동부는 제2 기간 동안 상기 주사 신호를 공급하지 않는다.
일 실시예에 의하면, 상기 제2 기간은 상기 제1 기간보다 긴 기간으로 설정될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 제1 게이트 스타트 펄스를 상기 제1 주사 구동부에 공급하고, 제2 게이트 스타트 펄스를 상기 제2 주사 구동부에 공급하며, 발광 스타트 펄스를 상기 발광 구동부에 공급하는 타이밍 제어부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 구동 주파수로 구동될 때, 상기 타이밍 제어부는 상기 제1 및 제2 게이트 스타트 펄스들을 상기 제1 주파수로 출력하고, 상기 제2 구동 주파수로 구동될 때, 상기 타이밍 제어부는 상기 제1 및 제2 게이트 스타트 펄스들을 상기 제2 주파수로 출력할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 구동 주파수와 무관하게 상기 발광 스타트 펄스를 상기 제1 주파수로 출력할 수 있다.
일 실시예에 의하면, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소들 각각은, 제1 전극 및 제2 전원에 접속되는 제2 전극을 포함하는 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제3 트랜지스터; 상기 제2 노드와 제1 초기화 전원 사이에 접속되며, i-1번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제4 트랜지스터; 상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터; 상기 제3 노드와 상기 발광 소자의 상기 제1 전극에 접속되며, 상기 발광 제어 신호에 의해 턴-오프되는 제6 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 i번째 수평라인에 위치하는 상기 화소들 각각은, 제2 초기화 전원과 상기 발광 소자의 상기 제1 전극 사이에 결합되며, 상기 발광 제어 신호에 의해 턴-온되는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 초기화 전원의 전압과 상기 제2 초기화 전원의 전압이 서로 다를 수 있다.
일 실시예에 의하면, 상기 제1 초기화 전원의 전압이 상기 제2 초기화 전원의 전압보다 클 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 P형 트랜지스터이고, 상기 제3 트랜지스터, 상기 제4 트랜지스터, 및 상기 제7 트랜지스터는 N형 산화물 반도체 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 발광 소자들의 하부에 배치되며, 상기 제2 전원의 전압을 전달하는 전원선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 i번째 수평라인에 위치하는 상기 화소들 각각은, 상기 전원선과 상기 발광 소자의 상기 제1 전극 사이에 결합되며, 상기 발광 제어 신호에 의해 턴-온되는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소들 각각은, 제1 전극 및 제2 전원에 접속되는 제2 전극을 포함하는 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제3 트랜지스터; 상기 제2 노드와 제1 초기화 전원 사이에 접속되며, i-q(단, q는 자연수)번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제4 트랜지스터; 및 상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 주사 구동부는 서로 종속적으로 연결되는 n(단, n은 1보다 큰 자연수)개의 스테이지들을 포함하고, 상기 제2 주사 구동부는 서로 종속적으로 연결되는 k(단, k는 n보다 작은 자연수)개의 스테이지들을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 주사선들로 공급되는 상기 주사 신호의 펄스 폭이 상기 제1 주사선들로 공급되는 상기 주사 신호의 펄스 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제2 주사 구동부에 포함되는 상기 스테이지들 각각은 적어도 2개의 상기 제2 주사선들에 상기 주사 신호를 동시에 공급할 수 있다.
일 실시예에 의하면, i번째 제2 주사선으로 공급되는 주사 신호의 일부는 i번째 제1 주사선으로 공급되는 주사 신호 및 i+1번째 제1 주사선으로 공급되는 주사 신호와 중첩할 수 있다.
일 실시예에 의하면, 상기 i번째 화소들 각각의 상기 제3 트랜지스터에 공급되는 상기 제2 주사 신호는 상기 i번째 화소들 각각의 상기 제3 트랜지스터에 공급되는 상기 제2 주사 신호보다 4수평주기 이상 지연되어 공급될 수 있다.
일 실시예에 의하면, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소들 각각은, 제1 전극 및 제2 전원에 접속되는 제2 전극을 포함하는 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 제2 주사 신호에 의해 턴-온되는 제3 트랜지스터; 상기 제2 노드와 제1 초기화 전원 사이에 접속되며, i번째 제3 주사선으로 공급되는 제3 주사 신호에 의해 턴-온되는 제4 트랜지스터; 및 상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 구동 주파수로 구동될 때 상기 제1 주파수로 제3 주사선들 각각에 상기 제3 주사 신호를 공급하고, 상기 제2 구동 주파수로 구동될 때 상기 제2 주파수로 상기 제3 주사선들 각각에 상기 제3 주사 신호를 공급하는 제3 주사 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 주사 구동부는 서로 종속적으로 연결되는 n(단, n은 1보다 큰 자연수)개의 스테이지들을 포함하고, 상기 제2 주사 구동부 및 상기 제3 주사 구동부는 각각 서로 종속적으로 연결되는 k(단, k는 n보다 작은 자연수)개의 스테이지들을 포함할 수 있다.
일 실시예에 의하면, 상기 제3 주사 구동부가 상기 i번째 제3 주사선으로 상기 제3 주사 신호를 공급하고 q(단, q는 4 이상의 자연수)수평주기가 지연된 후에 제2 주사 구동부가 상기 i번째 제2 주사선으로 상기 제2 주사 신호를 공급하며, 상기 제2 주사 신호와 상기 제3 주사 신호의 펄스 폭이 동일할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 저주파 구동 시의 주사 신호의 토글링을 감소시키면서 제1 트랜지스터에 주기적으로 온-바이어스를 인가함으로써 소비 전력 및 영상 품질이 개선될 수 있다. 또한, 복수의 화소행들에 포함되는 제3 트랜지스터들(및 제4 트랜지스터들)이 주사 신호를 공유함으로써 제2 주사 구동부(및 제3 주사 구동부)에 포함되는 스테이지들의 개수가 감소되어 소비 전력이 감소될 수 있다.
나아가, 화소의 제4 및 제7 트랜지스터들에 연결된 초기화 전원들이 분리됨으로써 영상 품질이 더욱 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나나태는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3a는 도 2의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 3b는 도 2의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치가 제1 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치가 제2 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 6은 도 1의 표시 장치에 포함되는 주사 구동부들로 공급되는 게이트 스타트 펄스들의 일 예를 나타내는 타이밍도이다.
도 7은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 8a는 도 7의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 8b는 도 7의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 9는 도 1의 표시 장치의 일 예를 나타내는 블록도이다.
도 10a는 도 9의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 10b는 도 9의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 11은 도 1의 표시 장치에 포함되는 주사 구동부들의 일 예를 나타내는 블록도이다.
도 12는 도 11의 주사 구동부들에 연결되는 화소들의 일 예를 나타내는 회로도이다.
도 13a는 도 12의 화소들의 구동의 일 예를 나타내는 타이밍도이다.
도 13b는 도 12의 화소들의 구동의 일 예를 나타내는 타이밍도이다.
도 14a는 도 12의 화소들을 포함하는 표시 장치가 제1 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 14b는 도 12의 화소들을 포함하는 표시 장치가 제2 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 15는 도 11의 주사 구동부들에 연결되는 화소들의 일 예를 나타내는 회로도이다.
도 16은 도 15의 화소들의 구동의 일 예를 나타내는 타이밍도이다.
도 17은 도 1의 표시 장치의 일 예를 나타내는 블록도이다.
도 18은 도 17의 표시 장치에 포함되는 제2 및 제3 주사 구동부들의 일 예를 나타내는 블록도이다.
도 19는 도 17의 표시 장치에 포함되는 주사 구동부들로 공급되는 게이트 스타트 펄스들의 일 예를 나타내는 타이밍도이다.
도 20은 표시 장치에 포함되는 화소의 일 예들을 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나나태는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 제1 주사 구동부(200), 제2 주사 구동부(300), 발광 구동부(400), 데이터 구동부(500), 및 타이밍 제어부(600)를 구비한다.
표시 장치(1000)는 구동 조건에 따라 다양한 구동 주파수로 영상을 표시할 수 있다. 일 실시예에서, 표시 장치(1000)는 구동 조건에 따라 제2 주사 구동부(200)의 출력 주파수 및 이에 대응하는 데이터 구동부(500)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 구동 주파수들에 대응하여 영상을 표시할 수 있다.
타이밍 제어부(600)는 소정의 인터페이스를 통해 AP(Application processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 타이밍 신호들(Vsync, Hsync, DE, CLK)을 공급받을 수 있다.
타이밍 제어부(600)는 입력 영상 데이터(IRGB), 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭 신호(CLK) 등의 타이밍 신호들에 기초하여 데이터 구동 제어 신호(DCS)를 생성할 수 있다. 데이터 구동 제어 신호(DCS)는 데이터 구동부(500)로 공급될 수 있다. 그리고, 타이밍 제어부(600)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(500)로 공급한다.
타이밍 제어부(600)는 타이밍 신호들에 기초하여 게이트 스타트 펄스들(GSP1, GSP2) 및 클럭 신호(CLK)들을 제1 주사 구동부(200) 및 제2 주사 구동부(300)로 공급한다.
타이밍 제어부(600)는 타이밍 신호들에 기초하여 발광 스타트 펄스(ESP) 및 클럭 신호(CLK)들을 발광 구동부(400)로 공급한다. 발광 스타트 펄스는 발광 제어 신호의 첫 번째 타이밍을 제어한다. 클럭 신호들은 발광 스타트 펄스를 쉬프트시키기 위하여 사용된다.
제1 게이트 스타트 펄스(GSP1)는 제1 주사 구동부(200)로부터 공급되는 주사 신호의 첫 번째 타이밍을 제어한다. 클럭 신호(CLK)들은 제1 게이트 스타트 펄스(GSP1)를 쉬프트시키기 위하여 사용된다.
제2 게이트 스타트 펄스(GSP2)는 제2 주사 구동부(300)로부터 공급되는 주사 신호의 첫 번째 타이밍을 제어한다. 클럭 신호(CLK)들은 제2 게이트 스타트 펄스(GSP2)를 쉬프트시키기 위하여 사용된다.
데이터 구동부(500)는 데이터 구동 제어 신호(DCS)에 대응하여 데이터선(D)들로 데이터 신호를 공급한다. 데이터선(D)들로 공급된 데이터 신호는 주사 신호에 의하여 선택된 화소(PXL)들로 공급된다.
데이터 구동부(500)는 구동 주파수에 대응하여 한 프레임 기간 동안 데이터선(D)들로 데이터 신호를 공급한다. 예를 들어, 데이터 구동부(500)는 표시 장치(1000)가 제1 구동 주파수로 구동될 때 한 프레임 기간 동안 데이터선(D)들로 데이터신호를 공급한다. 이때, 데이터선(D)들로 공급되는 데이터 신호는 제1 주사선(S1)들 및 제2 주사선(S2)들로 공급되는 주사 신호와 동기되도록 공급될 수 있다.
일 실시예에서, 표시 장치(1000)가 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동될 때, 데이터 구동부(500)는 한 프레임 기간 중 제1 기간 동안 데이터선(D)들로 데이터 신호를 공급하고, 제1 기간을 제외한 제2 기간 동안 데이터선(D)들로 임의의 기준 전압을 공급한다. 제1 기간에는 제2 주사선(S2)들로 주사 신호가 공급될 수 있다.
실시예에 따라, 기준 전압은 데이터 신호들의 전압범위 내의 특정 전압으로 설정될 수 있다. 예를 들어, 기준 전압은 블랙 계조의 데이터 전압으로 설정될 수 있다. 또한, 기준 전압은 데이터 신호들의 전압범위 내에서 수평 기간의 경과 또는 프레임의 경과에 따라 자유롭게 변경될 수 있다.
또는, 실시예에 따라, 데이터 구동부(400)는 제2 기간에 데이터선(D)들로 데이터 신호 또는 전압을 공급하지 않는다.
추가적으로, 제1 기간은 제1 주사선(S1)들 및 제2 주사선(S2)들 모두로 주사 신호가 공급되고, 발광 제어선(E)들로 발광 제어 신호가 공급되는 기간을 의미한다. 그리고, 제2 기간은 발광 제어선(E)들로 발광 제어 신호가 공급되는 기간을 의미한다.
제1 주사 구동부(200)는 제1 게이트 스타트 펄스(GSP1)에 대응하여 제1 주사선(S1)들로 주사 신호를 공급한다. 일례로, 제1 주사 구동부(200)는 제1 주사선(S1)들로 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제1 주사 구동부(200)로부터 공급되는 주사 신호는 화소(PXL)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
제2 주사 구동부(300)는 제2 게이트 스타트 펄스(GSP2)에 대응하여 제2 주사선(S2)들로 주사 신호를 공급한다. 일례로, 제2 주사 구동부(300)는 제2 주사선(S2)들로 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제2 주사 구동부(300)로부터 공급되는 주사 신호는 화소(PXL)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
한편, 제1 주사 구동부(200) 및 제2 주사 구동부(300)는 구동 주파수에 대응하여 주사선들(S1, S2)로 공급되는 주사 신호를 제어할 수 있다. 일례로, 표시 장치가 제1 구동 주파수로 구동될 때 제1 주사 구동부(200)는 한 프레임 기간 동안 제1 주사선(S1)들 각각으로 하나 이상의 주사 신호를 순차적으로 공급한다. 마찬가지로, 표시 장치가 제1 구동 주파수로 구동될 때 제2 주사 구동부(300)는 한 프레임 기간 동안 제2 주사선(S2)들 각각으로 하나 이상의 주사 신호를 순차적으로 공급한다. 여기서, i(i는 자연수)번째 제1 주사선(S1i)으로 공급되는 주사 신호는 i번째 제2 주사선(S2i)으로 공급되는 주사 신호와 중첩된다. 다시 말하여, i번째 제1 주사선(S1i)으로 공급되는 주사 신호는 i번째 제2 주사선(S2i)으로 공급되는 주사 신호와 동기하여 공급될 수 있다.
일 실시예에서, 표시 장치(1000)가 제2 구동 주파수로 구동될 때 제1 주사 구동부(200)는 제1 기간 동안 제1 주사선(S1)들로 주사 신호를 공급한다. 일례로, 제1 주사 구동부(200)는 제1 기간 동안 제1 주사선(S1)들 각각으로 적어도 하나의 주사 신호를 공급할 수 있다.
또한, 표시 장치(1000)가 제2 구동 주파수로 구동될 때 제2 주사 구동부(300)는 제1 기간 동안 제2 주사선(S2)들로 주사 신호를 공급한다. 일례로, 제2 주사 구동부(300)는 제1 기간 동안 제2 주사선(S2)들 각각으로 적어도 하나의 주사 신호를 공급할 수 있다. 여기서, 제1 기간 동안 i번째 제1 주사선(S1i)으로 공급되는 주사 신호는 i번째 제2 주사선(S2i)으로 공급되는 주사 신호와 중첩할 수 있다.
한편, 일 실시예에서, 표시 장치(1000)가 제2 구동 주파수로 구동될 때, 제1 및 제2 주사 구동부들(200, 300)은 주사선들(S1, S2)로 신호를 공급하지 않는다. 따라서, 60Hz 미만의 저주파 구동 시의 소비 전력이 크게 감소될 수 있다.
발광 구동부(400)는 발광 스타트 펄스(ESP)에 대응하여 발광 제어선(E)들로 발광 제어 신호를 공급한다. 일례로, 발광 구동부(400)는 발광 제어선(E)들로 발광 제어 신호를 순차적으로 공급할 수 있다. 발광 제어선(E)들로 발광 제어 신호가 순차적으로 공급되면 화소(PXL)들이 수평라인 단위로 비발광된다. 이를 위하여 발광 제어 신호는 화소(PXL)들에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압으로 설정된다. 일 실시예에서, 발광 구동부(400)는 i-1번째 제1 주사선(S1i-1)(및/또는 i-1번째 제2 주사선(S2i-1)) 및 i번째 제1 주사선(S1i)(및/또는 i번째 제2 주사선(S2i))으로 공급되는 주사 신호와 중첩되도록 i번째 발광 제어선(Ei)으로 발광 제어 신호를 공급한다.
일 실시예에서, 발광 구동부(400)는 표시 장치(1000)의 최대 구동 주파수에 대응하여 발광 제어 신호를 발광 제어선(E)들에 공급할 수 있다. 예를 들어, 발광 구동부(400)가 발광 제어 신호를 출력하는 출력 주파수는 구동 주파수와 변화에 무관하게 일정할 수 있다.
이에 따라, 구동 주파수가 감소되는 경우, 하나의 프레임 기간 내에서 발광 구동부(400)가 발광 제어선(E)들 각각으로 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
화소부(100)는 데이터선(D)들, 주사선들(S1, S2) 및 발광 제어선(E)들에 접속되도록 위치되는 화소(PXL)들을 구비한다. 화소(PXL)들은 외부로부터 제1 전원(VDD), 제2 전원(VSS), 및 초기화 전원(Vint)의 전압들을 공급받을 수 있다.
화소(PXL)들 각각은 자신과 접속된 주사선들(S1, S2)로 주사 신호가 공급될 때 선택되어 데이터선(D)으로부터 데이터 신호를 공급받는다. 데이터 신호를 공급받은 화소(PXL)는 데이터 신호에 대응하여 제1 전원(VDD)으로부터 발광 소자를 경유하여 제2 전원(VSS)으로 흐르는 전류량(구동 전류)을 제어한다. 발광 소자는 전류량에 대응하여 소정 휘도의 빛을 생성한다. 화소(PXL)들 각각의 발광 시간은 자신과 접속된 발광 제어선(E)으로부터 공급되는 발광 제어 신호에 의하여 제어된다.
추가적으로, 화소(PXL)들은 화소 회로 구조에 대응하여 하나 이상의 제1 주사선(S1), 제2 주사선(S2) 및 발광 제어선(E)에 접속될 수 있다. 즉, 본 발명의 실시예에서는 화소(PXL)의 회로구조에 대응하여 화소(PXL)에 접속되는 신호선들(S1, S2, E, D)은 다양하게 설정될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제4 노드(N4)에 접속되고 제1 전극(캐소드 전극 또는 애노드 전극)은 제2 전원(VSS)에 접속된다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원(VSS)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 제1 트랜지스터(M1)의 게이트 전극은 제2 노드(N2)에 접속된다. 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 전원(VDD)은 제2 전원(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 데이터선(Dm)과 제1 노드(N1) 사이에 접속된다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 제2 트랜지스터(M2)는 i번째 제1 주사선(S1i)으로 주사 신호가 공급될 때 턴-온되어 데이터선(Dm)과 제1 노드(N1)를 전기적으로 접속시킨다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드)(N3))과 제2 노드(N2) 사이에 접속된다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2i)에 접속된다. 제3 트랜지스터(M3)는 i번째 제2 주사선(S2i)으로 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제2 노드(N2)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속된다.
제4 트랜지스터(M4)는 제2 노드(N2)와 제1 초기화 전원(Vint1) 사이에 접속된다. 제4 트랜지스터(M4)의 게이트 전극은 i-1번째 제2 주사선(S2i-1)에 접속된다. 제4 트랜지스터(M4)는 i-1번째 제2 주사선(S2i-1)으로 주사 신호가 공급될 때 턴-온되어 제1 초기화 전원(Vint1)의 전압을 제2 노드(N2)로 공급한다.
일 실시예에서, 제1 초기화 전원(Vint1)의 전압은 데이터선(Dm)으로 공급되는 데이터 신호보다 낮은 전압으로 설정된다. 이에 따라, 제4 트랜지스터(M4)의 턴-온에 의해 제1 트랜지스터(M1)의 게이트 전압이 제1 초기화 전원(Vint1)의 전압으로 초기화되고, 제1 트랜지스터(M1)가 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스 상태로 초기화됨).
제5 트랜지스터(M5)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 제5 트랜지스터(M5)의 게이트 전극은 발광 제어선(Ei)에 접속된다. 제5 트랜지스터(M5)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속된다. 제6 트랜지스터(M6)의 게이트 전극은 발광 제어선(Ei)에 접속된다. 제6 트랜지스터(M6)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제7 트랜지스터(M7)는 제2 초기화 전원(Vint2)과 제4 노드(N4) 사이에 접속된다. 일 실시예에서, 제7 트랜지스터(M7)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다.
제7 트랜지스터(M7)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프된다. 즉, N형 트랜지스터인 제7 트랜지스터(M7)는 제5 및 제6 트랜지스터들(M5, M6)과 반대로 턴-온되거나 턴-오프될 수 있다.
제7 트랜지스터(M7)는 발광 제어 신호가 공급될 때(즉, 비발광 기간에) 턴-온되어 제2 초기화 전원(Vint2)의 전압을 발광 소자(LD)의 제1 전극으로 공급한다.
발광 소자(LD)의 제1 전극으로 제1 초기화 전원(Vint2)의 전압이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(PXL)의 블랙 표현 능력이 향상될 수 있다.
한편, 제1 초기화 전원(Vint1)과 제2 초기화 전원(Vint2)은 서로 다른 전압을 생성할 수 있다. 즉, 제2 노드(N2)를 초기화하는 전압과 제4 노드(N4)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
한 프레임 기간의 길이가 길어지는 저주파 구동에서, 제2 노드(N2)로 공급되는 제1 초기화 전원(Vint1)의 전압이 지나치게 낮은 경우, 해당 프레임 기간에서의 제1 트랜지스터(M1)의 히스테리시스 변화가 심해진다. 이러한 히스테리시스는 저주파 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파 구동의 표시 장치에서는 제2 전원(VSS)의 전압보다 높은 제1 초기화 전원(Vint1)의 전압이 요구될 수 있다.
그러나, 제4 노드(N4)에 공급되는 제2 초기화 전원(Vint2)의 전압이 소정의 기준보다 높아지는 경우, 발광 소자(LD)의 기생 커패시터의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제2 초기화 전원(Vint2)의 소정의 기준보다 낮은 전압을 가져야 한다. 예를 들어, 제2 초기화 전원(Vint2)의 전압은 제2 전원(VSS)의 전압과 유사한 전압을 가질 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치의 구동 조건에 따라 제2 초기화 전원(Vint2)의 전압은 제2 전원(VSS)의 전압보다 높을 수도 있고, 낮을 수도 있다.
즉, 화소(PXL)의 구동 성능 개선을 위해서는, 제4 트랜지스터(M4)를 통해 제2 노드(N2)로 공급되는 전압과 제7 트랜지스터(M7)를 통해 제4 노드(N4)로 공급되는 전압이 서로 달라야 한다.
본 발명의 실시예들에 따른 표시 장치(1000)에 포함되는 화소(PXL)에는 서로 다른 전압을 제공하는 제1 초기화 전원(Vint1)과 제2 초기화 전원(Vint2)이 각각 연결될 수 있다. 따라서, 제1 트랜지스터(M1)를 초기화하는 전압 및 발광 소자(LD)를 초기화하는 전압이 독립적으로 결정됨으로써, 플리커 및 오발광이 개선될 수 있다.
다만, 이는 예시적인 것으로서, 제4 및 제7 트랜지스터들(M4, M7)의 일 전극들은 공통의 초기화 전원에 접속될 수도 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제2 노드(N2) 사이에 접속된다. 스토리지 커패시터(Cst)는 제2 노드(N2)에 인가된 전압을 저장할 수 있다.
한편, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6)는 폴리실리콘 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6)는 액티브층(채널)로서 폴리실리콘 반도체층을 포함할 수 있다. 폴리실리콘 반도체층은 LTPS(low temperature poly-silicon) 공정을 통해 형성될 수 있다. 또한, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6)는 P형 트랜지스터일 수 있다. 이에 따라, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6)를 턴-온시키는 게이트 온 전압은 논리 로우 레벨일 수 있다.
폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제7 트랜지스터(M7)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제7 트랜지스터(M7)는 N형 산화물 반도체 트랜지스터일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제7 트랜지스터(M7)를 턴-온시키는 게이트 온 전압은 논리 하이 레벨일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 산화물 반도체 트랜지스터로 형성하면 제2 노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다. 또한, 제7 트랜지스터(M7)를 산화물 반도체 트랜지스터로 형성하면 제4 노드(N4)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
한편, 제7 트랜지스터(M7)가 P형 트랜지스터인 경우, 제7 트랜지스터(M7)의 턴-온을 위한 전압의 논리 로우 레벨은 제2 초기화 전원(Vint2)의 전압보다 낮아야 한다. 그러나, 도 2의 실시예와 같이, 제7 트랜지스터(M7)가 N형 트랜지스터로 형성되면, 제7 트랜지스터(M7)를 제어하는 신호의 논리 로우 레벨이 상대적으로 상승해도 무방하다. 따라서, 제7 트랜지스터(M7)의 게이트 전극이 발광 제어선(Ei)에 연결되며, 제7 트랜지스터(M7)는 발광 제어 신호에 의해 제어될 수 있다.
결과적으로, 제7 트랜지스터(M7)가 발광 제어 신호에 의해 제어됨으로써 소비 전력이 감소되며, 이와 동시에 상대적으로 낮은 전위의 제2 초기화 전원(Vint2)이 제4 노드(N4)에 적용됨에 따라 블랙 표현 능력이 더욱 향상될 수 있다.
도 3a는 도 2의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 2 및 도 3a를 참조하면, 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, 화소(PXL)는 제1 구동 주파수로 영상 표시를 위한 신호들을 공급받을 수 있다.
한편, 표시 장치(1000)가 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동되는 경우, 화소(PXL)는 제2 구동 주파수로 영상 표시를 위한 신호들을 공급받을 수 있다.
N형 트랜지스터인 제3, 제4, 및 제7 트랜지스터들(M3, M4, M7)에 연결되는 제2 주사선들(S2i, S2i-1)로 공급되는 주사 신호의 게이트-온 전압은 논리 하이 레벨이다. P형 트랜지스터인 제1, 제2, 제5, 및 제6 트랜지스터들(M1, M2, M5, M6)에 연결되는 제1 주사선들(S1i, S1i+1)로 공급되는 주사 신호의 게이트-온 전압은 논리 로우 레벨일 수 있다.
먼저 발광 제어선(Ei)으로 발광 제어 신호가 공급된다. 발광 제어선(Ei)으로 발광 제어 신호가 공급되면 제5 및 제6 트랜지스터들(M5, M6)이 턴-오프된다. 제5 및 제6 트랜지스터들(M5, M6)이 턴-오프되면, 화소(PXL)는 비발광 상태로 설정된다.
또한, 발광 제어 신호가 공급되면 제7 트랜지스터(M7)가 턴-온된다. 제7 트랜지스터(M7)가 턴-온되면 발광 소자(LD1)의 제1 전극(즉, 제4 노드(N4))으로 제2 초기화 전원(Vint2)의 전압이 공급된다. 이에 따라, 발광 소자(LD)의 기생 커패시터에 남아있던 잔류 전압이 방전될 수 있다.
한편, 제2 내지 제4 트랜지스터들(M2 내지 M4)가 모두 턴-오프된 상태에서 발광 제어선(Ei)으로 공급되는 발광 제어 신호가 논리 로우 레벨에서 논리 하이 레벨로 천이되면, 제5 트랜지스터(M5)의 게이트 전압이 상승된다. 따라서, 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때, 전압 커플링에 의해 제1 트랜지스터(M1)의 제1 전극(즉, 제1 노드(N1))의 전압이 상승되며, 제1 트랜지스터(M1)에 온-바이어스가 인가될 수 있다.
이후, i-1번째 제2 주사선(S2i-1)으로 주사 신호가 공급된다. i-1번째 제2 주사선(S2i-1)으로 주사 신호가 공급되면 제4 트랜지스터(M4)가 턴-온된다. 제4 트랜지스터(M4)가 턴-온되면 제1 초기화 전원(Vint1)의 전압이 제2 노드(N2)로 공급된다.
이후, i번째 제1 주사선(S1i) 및 i번째 제2 주사선(S2i)으로 주사 신호가 공급된다. i번째 제2 주사선(S2i)으로 주사 신호가 공급되면 제3 트랜지스터(M3)가 턴-온된다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)가 다이오드 형태로 접속되고, 제1 트랜지스터(M1)의 문턱전압이 보상될 수 있다.
i번째 제1 주사선(S1i)으로 주사 신호가 공급되면 제2 트랜지스터(M2)가 턴-온된다. 제2 트랜지스터(M2)가 턴-온되면 데이터선(Dm)으로부터의 데이터 신호(DS)가 제1 노드(N1)로 공급된다. 이때, 제2 노드(N2)가 데이터 신호(DS)보다 낮은 제1 초기화 전원(Vint1)의 전압으로 초기화되었기 때문에(예를 들어, 온-바이어스 상태로 초기화됨) 제1 트랜지스터(M1)가 턴-온된다.
제1 트랜지스터(M1)가 턴-온되면 제1 노드(N1)로 공급된 데이터 신호(DS)가 다이오드 형태로 접속된 제1 트랜지스터(M1)를 경유하여 제2 노드(N2)로 공급된다. 그러면, 제2 노드(N2)에는 데이터 신호(DS) 및 제1 트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 이때, 스토리지 커패시터(Cst)는 제2 노드(N2)의 전압을 저장한다.
이후, 발광 제어선(Ei)으로 발광 제어 신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어 신호의 공급이 중단되면, 제5 및 제6 트랜지스터들(M5, M6)가 턴-온된다. 또한, 제7 트랜지스터(M7)가 턴-오프된다. 이때, 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 발광 소자(LD)로 흐르는 구동 전류를 제어한다. 그러면, 발광 소자(LD)는 전류량에 대응하는 휘도의 빛을 생성한다.
도 3a에서는 설명의 편의성을 위하여 주사선들(S1, S2) 각각으로 하나의 주사 신호가 공급되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 주사선들(S1, S2) 각각으로는 복수 개의 주사 신호가 공급될 수도 있다. 이 경우에도 실질적인 동작과정은 도 3a와 동일하며 이에 따라 상세한 설명은 생략하기로 한다. 그리고, 이후 설명에서는 주사선들(S1, S2) 각각으로 하나의 주사 신호가 공급되는 것으로 가정하여 설명하기로 한다.
도 3b는 도 2의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 2 및 도 3b를 참조하면, 표시 장치(1000)가 제2 구동 주파수로 구동될 때, 제1 기간에서 출력되는 영상의 휘도를 유지하기 위해, 화소(PXL)는 제2 기간 동안 주기적으로 제1 트랜지스터(M1)의 제1 전극(예를 들어, 소스 전극)의 전압을 상승시킬 수 있다.
일 실시예에서, 제2 기간에는 제3 및 제4 트랜지스터들(M3, M4)로 주사 신호가 공급되지 않는다. 예를 들어, 제2 기간에서, i-1번째 제2 주사선(S2i-1) 및 i번째 제2 주사선(S2i)으로 공급되는 주사 신호는 논리 로우 레벨(L)을 가질 수 있다.
제3 및 제4 트랜지스터들(M3, M4)이 턴-오프 상태를 유지하므로, 제1 트랜지스터(M1)의 게이트 전압(즉, 제2 노드(N2))은 제2 기간의 구동에 의한 영향을 받지 않는다.
또한, 일 실시예에서, 제2 기간에 제2 트랜지스터(M2)로 주사 신호가 공급되지 않는다. 예를 들어, 제2 기간에서, 제1 주사선들(S1)로 공급되는 주사 신호는 논리 하이 레벨(H)을 가질 수 있다.
즉, 제2 기간에 화소(PXL)에는 발광 제어선(Ei)을 통해 발광 제어 신호만이 공급될 수 있다. 그리고, 제2 기간(P2)에 제1 주사선(S1) 및 제2 주사선(S2)으로 주사 신호가 공급되지 않는다.
제2 내지 제4 트랜지스터들(M2 내지 M4)가 모두 턴-오프된 상태에서 i번째 발광 제어선(Ei)으로 공급되는 발광 제어 신호가 논리 로우 레벨에서 논리 하이 레벨로 천이된다. 이에 따라, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)가 턴-오프된다. 이 때, 제5 트랜지스터(M5)의 게이트 전극과 제1 노드(N1) 사이의 기생 커패시터 등에 의해, 제5 트랜지스터(M5)의 게이트 전압의 상승에 따라 제1 노드(N1)의 전압이 커플링되고, 제1 노드(N1)의 전압이 상승될 수 있다. 따라서, 제2 기간에서 발광 제어선(Ei)으로 발광 제어 신호가 공급되는 시점마다 제1 트랜지스터(M1)에 온-바이어스가 인가될 수 있다.
이에 따라, 저주파수 구동 시, 제2 기간에서 온-바이어스 인가를 위해 제2 트랜지스터(M2)를 턴-온시킬 필요가 없으며, 제1 주사 구동부(200)는 제2 기간에 주사 신호를 출력하지 않는다. 따라서, 소비 전력이 저감될 수 있다.
도 4는 도 1의 표시 장치가 제1 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
예를 들어, 제1 구동 주파수는 60Hz 또는 120Hz로 설정될 수 있다. 제1 구동 주파수는 표시 장치(1000)가 일반적인 영상을 표시하기 위해 적용되는 구동 주파수이다.
도 4를 참조하면, 표시 장치가 제1 구동 주파수로 구동될 때 한 프레임 기간(1F) 동안 제1 주사선들(S11 내지 S1n) 및 제2 주사선들(S21 내지 S2n)로 주사 신호가 순차적으로 공급된다. 여기서, i번째 제1 주사선(S1i)으로 공급되는 주사 신호는 i번째 제2 주사선(S2i)으로 공급되는 주사 신호와 중첩한다.
표시장치가 제1 구동 주파수로 구동될 때 한 프레임 기간(1F) 동안 발광 제어선들(E1 내지 En)로 발광 제어 신호가 순차적으로 공급된다. 여기서, i번째 발광 제어선(Ei)으로 공급되는 발광 제어 신호는 i-1번째 제1 주사선(S1i-1) 및 i번째 제1 주사선(S1i)으로 공급되는 주사 신호와 중첩한다. 데이터선(D)들로는 주사 신호와 동기되도록 데이터 신호(DS)가 공급된다.
화소(PXL)들은 데이터 신호(DS)에 대응하여 발광하고, 화소부(100)에서 영상이 표시될 수 있다.
도 5는 도 1의 표시 장치가 제2 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
예를 들어, 제2 구동 주파수는 60Hz 미만의 낮은 주파수로 설정될 수 있다. 제2 구동 주파수는 표시 장치의 대기 모드 등에서의 영상을 표시하기 위해 적용되는 구동 주파수이다.
도 5를 참조하면, 표시장치가 제2 구동 주파수로 구동될 때 한 프레임 기간(1F)은 제1 기간(T1) 및 제2 기간(T2)으로 나뉘어진다. 여기서, 제2 기간(T2)은 제1 기간(T1)보다 넓은 기간으로 설정될 수 있다.
i번째 주사선들(S1i, S2i)로 공급되는 주사 신호들 및 이에 대응하는 데이터 신호(DS)는 제2 구동 주파수와 실질적으로 동일한 주기로 공급될 수 있다.
제1 기간(T1) 동안 제1 주사선들(S11 내지 S1n) 및 제2 주사선들(S21 내지 S2n)로 주사신호가 순차적으로 공급된다. 여기서, i번째 제1 주사선(S1i)으로 공급되는 주사신호는 i번째 제2 주사선(S2i)으로 공급되는 주사신호와 중첩한다.
그리고, 제1 기간(T1) 동안 발광 제어선들(E1 내지 En)로 발광 제어신호가 순차적으로 공급된다. 여기서, i번째 발광 제어선(Ei)으로 공급되는 발광 제어신호는 i-1번째 제1 주사선(S1i-1) 및 i번째 제1 주사선(S1i)으로 공급되는 주사신호와 중첩한다.
데이터선(D)들로는 주사 신호와 동기되도록 데이터 신호(DS)가 공급된다. i번째 수평라인으로 공급되는 데이터 신호(DS)는 제2 구동 주파수와 실질적으로 동일한 주기로 공급될 수 있다.
제2 기간(T2)에는 제1 주사선들(S11 내지 S1n) 및 제2 주사선들(S21 내지 S2n)로 주사 신호가 공급되지 않는다.
다만, 제2 기간(T2)에는 발광 제어선(E1 내지 En)들 각각으로 복수 개의 발광 제어 신호가 공급된다. 예를 들어, 제2 구동 주파수가 1Hz인 경우, 제1 기간(T1) 동안 i번째 발광 제어선(Ei)으로 발광 제어 신호가 1회 공급되고, 제2 기간(T2) 동안 i번째 발광 제어선(Ei)으로 발광 제어 신호가 59회 공급될 수 있다.
한편, 제2 기간(T2) 동안 데이터선(D)들로는 기준전원(Vref)의 전압이 공급된다. 다만, 이는 예시적인 것으로서, 제2 기간(T2) 동안 데이터선(D)들로 전압이 공급되지 않을 수도 있다.
제2 구동 주파수(예를 들어, 1Hz 구동 주파수 등)가 적용되는 저주파수 구동의 경우, 데이터 신호(DS)를 한번 인가한 후 장시간 동안 해당 데이터 신호(DS)에 상응하는 영상이 표시된다. 따라서, 제1 트랜지스터(M1)의 히스테리시스 특성에 의해 플리커 현상이 발생될 수 있다.
그러나, 도 3b를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 화소(PXL)가 적용되는 표시 장치는 제2 기간(T2)에서 발광 제어 신호가 공급되는 시점마다 제1 트랜지스터(M1)의 제1 전극의 전압을 상승시킴으로써 제1 트랜지스터(M1)의 히스테리시스 특성이 개선될 수 있다.
또한, 제2 기간(T2)에 제1 주사선들(S11 내지 S1n) 및 제2 주사선들(S21 내지 S2n)로 주사 신호가 공급되지 않으므로(즉, 제2 구동 주파수에서 주사 신호의 토글링 횟수가 감소됨으로써), 저주파 구동에서의 소비 전력이 절감될 수 있다.
도 6은 도 1의 표시 장치에 포함되는 주사 구동부들로 공급되는 게이트 스타트 펄스들의 일 예를 나타내는 타이밍도이다.
도 1, 도 4, 도 5, 및 도 6을 참조하면, 구동 주파수에 따라 제1 및 제2 게이트 스타트 펄스들(GSP1, GSP2)의 출력 주파수가 달라질 수 있다.
일 실시예에서, 제1 및 제2 게이트 펄스들(GSP1, GSP2)의 펄스 폭은 실질적으로 동일할 수 있다. 그리고, 발광 스타트 펄스(ESP)의 펄스 폭은 제1 및 제2 게이트 펄스들(GSP1, GSP2)의 펄스 폭보다 클 수 있다.
일 실시예에서, 구동 주파수와 무관하게 타이밍 제어부(600)는 발광 스타트 펄스(ESP)를 일정한 주파수로 출력할 수 있다. 예를 들어, 발광 스타트 펄스(ESP)의 출력 주파수는 표시 장치(1000)의 최대 구동 주파수와 실질적으로 동일하게 설정될 수 있다.
표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, 제1 주사선들(S11 내지 S1n) 및 제2 주사선들(S21 내지 S2n)로 동일한 수의 주사 신호가 공급된다. 예를 들어, 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, 타이밍 제어부(600)는 제1 구동 주파수로 제1 게이트 스타트 펄스(GSP1)를 제1 주사 구동부(200)에 공급한다. 또한, 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, 타이밍 제어부(600)는 제1 구동 주파수로 제2 게이트 스타트 펄스(GSP2)를 제2 주사 구동부(200)에 공급한다. 또한, 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, 타이밍 제어부(600)는 제1 구동 주파수로 발광 스타트 펄스(ESP)를 발광 구동부(400)에 공급한다.
표시 장치(1000)가 제2 구동 주9파수로 구동되는 경우(예를 들어, 저주파수 구동), 타이밍 제어부(600)는 제2 구동 주파수로 제2 게이트 스타트 펄스(GSP2)를 제2 주사 구동부(200)에 공급한다. 또한, 표시 장치(1000)가 제2 구동 주파수로 구동되는 경우, 타이밍 제어부(600)는 제2 구동 주파수로 제2 게이트 스타트 펄스(GSP2)를 제2 주사 구동부(200)에 공급한다. 따라서, 표시 장치(1000)가 제2 구동 주파수로 구동되는 경우, 제1 및 제2 주사 구동부들(200, 300)은 각각 제1 기간(P1)에만 주사 신호를 출력할 수 있다.
표시 장치(1000)가 제2 구동 주파수로 구동되는 경우, 타이밍 제어부(600)는 제1 구동 주파수로 발광 스타트 펄스(ESP)를 발광 구동부(400)에 공급한다.
도 7은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 8a는 도 7의 화소의 구동의 일 예를 나타내는 타이밍도이며, 도 8b는 도 7의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 7 내지 도 8b를 설명할 때 도 2 내지 도 3b와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 7 내지 도 8b를 참조하면, 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제7 트랜지스터(M7)는 N형 트랜지스터로 형성된다. 예를 들어, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제7 트랜지스터(M7)는 N형 산화물 반도체 트랜지스터로 형성될 수 있다.
일 실시예에서, 제7 트랜지스터(M7)의 게이트 전극은 i+1번째 제2 주사선(S2i+1)에 접속된다. 제7 트랜지스터(M7)는 제1 트랜지스터(M1)에 대한 데이터 기입 및 문턱 전압 보상이 이루어진 후에 턴-온된다.
다만, 이는 예시적인 것으로서, 제7 트랜지스터(M7)의 게이트 전극은 i-1번째 제2 주사선(S2i-1) 또는 i번째 제2 주사선(S2i)에 접속될 수도 있다. 이에 따라, 발광 소자(LD)를 초기화하는 타이밍이 조절될 수 있다.
도 8a은 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우의 화소(PXL)의 구동방법을 보여준다. 또한, 표시 장치(1000)가 제2 구동 주파수로 구동되는 경우의 제1 기간(T1)에도 화소(PXL)는 도 8a의 구동방법에 의해 동작한다.
제7 트랜지스터(M7)는 i+1번째 제2 주사선(S+1)에 공급되는 제어 신호에 제어된다. 따라서, 발광 소자(LD)에 제2 초기화 전원(Vint2)의 전압을 공급하는 타이밍이 데이터 기입 타이밍 및 제1 트랜지스터(M1)의 게이트 초기화 타이밍과 분리될 수 있다.
제7 트랜지스터의 구동 시점을 제외하고 화소의 구동 방법은 도 3a의 구동방법과 실질적으로 동일하므로, 중복되는 설명은 생략하기로 한다.
도 8b는 제2 기간(T2)에서의 화소(PXL)의 구동 방법을 보여준다. 일 실시예에서, 제2 기간(T2)의 비발광 기간(즉, 발광 제어 신호가 공급되는 기간)에 제1 주사선(S1i)으로 주사 신호가 공급되고, 제2 트랜지스터(M2)가 턴-온된다. 이 때, 데이터선(Dm)으로부터 제1 트랜지스터(M1)의 제1 전극으로 기준 전압(Vref)이 공급된다. 따라서, 제2 기간(T2)에서 제1 주사선(Sli)으로 주사 신호가 공급되면, 제1 트랜지스터(M1)에 온-바이어스가 인가될 수 있다.
도 9는 도 1의 표시 장치의 일 예를 나타내는 블록도이고, 도 10a는 도 9의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이며, 도 10b는 도 9의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 9를 설명할 때 도 1과 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다. 또한, 도 10a 및 도 10b를 설명할 때 도 2 및 도 7과 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 9 내지 도 10b를 참조하면, 표시 장치(1000)는 화소부(100), 제1 주사 구동부(200), 제2 주사 구동부(300), 제3 주사 구동부(350), 발광 구동부(400), 데이터 구동부(500), 및 타이밍 제어부(600)를 구비한다.
일반적으로 발광 소자(LD)의 제2 전극(예를 들어, 캐소드 전극)은 제2 전극 상에 배치되는 공통 전극에 연결된다. 공통 전극은 표시부(100)의 발광 소자(LD)들 상에 일체로 형성되는 도전층이며, 상기 도전층으로 제2 전원(VSS)의 전압이 공급된다.
일 실시예에서, 화소(PXL)들이 배치되는 화소부(100)에는 제2 전원(VSS)을 전달하는 전원선(L_VSS)이 더 배치될 수 있다. 전원선(L_VSS)은 발광 소자(LD)들의 하부에 배치되며, 발광 소자(LD)들과 소정의 기판 사이에 배치된다. 예를 들어, 전원선(L_VSS)은 제1 주사선(S1) 제2 주사선(S2), 데이터선(D), 또는 발광 제어선(E)과 동일한 층에 배치될 수 있다. 전원선(L_VSS)은 화소부(100) 내에서 일방향으로 연장되는 복수의 배선들을 포함하거나, 메쉬 패턴으로 배치될 수 있다.
전원선(L_VSS)은 상기 공통 전극에 전기적으로 연결된다. 또한, 전원선(L_VSS)으로 제2 전원(VSS)의 전압이 공급된다.
한편, 전원선(L_VSS)에서는 배선 저항 등으로 인한 전압 강하가 발생될 수 있다. 이에 따라, 전원선(L_VSS)의 전압은 발광 소자(LD)의 제2 전극에 직접 연결되는 공통 전극에서의 전압과 상이할 수도 있다.
일 실시예에서, 제7 트랜지스터(M7)는 제2 전원(VSS)의 전압을 전달하는 전원선(L_VSS)과 제4 노드(N4) 사이에 연결될 수 있다. 예를 들어, 도 10a 및 도 10b에 도시된 바와 같이, 제7 트랜지스터(M7)에 연결되는 제2 초기화 전원은 전원선(L_VSS)으로 대체될 수 있다. 제7 트랜지스터(M7)가 턴-온되면, 전원선(L_VSS)의 전압이 제4 노드(N4)에 공급되고, 기생 커패시터에 충전된 잔류 전압이 방전(제거)될 수 있다.
이와 같이, 별도의 제2 초기화 전원을 생성하기 위한 구성 및 제2 초기화 전원을 전달하는 배선 등이 제거될 수 있으며, 제조 비용이 절감될 수 있다.
도 11은 도 1의 표시 장치에 포함되는 주사 구동부들의 일 예를 나타내는 블록도이다.
도 1, 도 2, 및 도 11을 참조하면, 제1 주사 구동부(200)는 제1 주사선(S1)들에 연결되고, 제2 주사 구동부(300)는 제2 주사선(S2)들에 연결된다.
화소부(100)는 복수의 화소행들(PL)을 포함한다. 예를 들어, 화소부(100)는 n개의(단, n은 1보다 큰 자연수) 화소행들(PL)을 포함한다. 화소행들(PL) 각각은 동일한 주사선에 연결되는 화소(PXL)들을 포함한다. 또한, 화소행들(PL) 각각은 제1 주사선(S1)들 중 적어도 하나 및 제2 주사선(S2)들 중 적어도 하나에 접속된다.
제1 주사 구동부(200)는 제1 주사선(S1)들로 제1 주사 신호를 출력한다. 제1 주사 신호는 논리 로우 레벨의 게이트 온 전압을 갖는다. 제1 주사 구동부(200)는 제1 주사 신호를 시프트하여 출력하는 n개의 제1 스테이지들(P_ST)을 포함한다. i번째 제1 스테이지(P_STi)는 i번째 제1 주사선(S1i)에 접속된다. i번째 제1 주사선(S1i)은 i번째 화소행(PLi)에 접속된다.
마찬가치로, i+1번째 제1 스테이지(P_STi+1)는 i+1번째 제1 주사선(S1i+1)에 연결된다. 또한, 제1 주사선(S1)들로 공급되는 제1 주사 신호는 1수평주기(1H)에 상응하는 펄스 폭을 갖는다. 따라서, 제1 주사 구동부(200)에 포함되는 제1 스테이지들(P_ST)의 개수는 화소행들(PL)의 개수에 상응할 수 있다. 예를 들어, 제1 주사 구동부(200)는 종속적으로 연결되는 n개의 제1 스테이지들(P_ST)을 포함할 수 있다.
다만, 이는 예시적인 것으로서, 제1 주사 구동부(200)가 N형 트랜지스터의 제어를 위한 주사 신호를 출력하는 경우, 제1 주사 구동부(200)는 제2 스테이지들을 포함할 수 있다.
제2 주사 구동부(300)는 제2 주사선(S2)들로 제2 주사 신호를 출력한다. 제2 주사 신호는 논리 하이 레벨의 게이트 온 전압을 갖는다. 제2 주사 구동부(300)는 제2 주사 신호를 시프트하여 출력하는 j개의(단, j는 n보다 작은 자연수) 제2 스테이지들(N_ST)을 포함한다.
일 실시예에서, 제2 스테이지들(N_ST) 각각은 복수의 제2 주사선(S2)들에 접속될 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 제2 스테이지들(N_ST) 각각은 연속된 2개의 제2 주사선(S2)들에 접속된다. k번째 제2 스테이지(N_STk)는 i번째 제2 주사선(S2i) 및 i+1번째 제2 주사선(S2i+1)에 접속될 수 있다.
이 경우, 제2 스테이지들(N_ST)의 개수는 제1 스테이지들(P_ST)의 개수의 절반, 즉, n/2개일 수 있다. 예를 들어, n/2개의 제2 스테이지들(N_ST)이 종속적으로 연결될 수 있다.
또한, 제2 주사선(S2)들로 공급되는 제2 주사 신호는 3수평주기(3H) 이상의 펄스 폭을 갖는다.
도 2의 화소(PXL)의 경우, 제2 트랜지스터(M2)와 제3 트랜지스터(M3)가 동시에 턴-온되는 기간을 가져야 한다. 따라서, 제2 주사 신호에 4개의 제1 주사선(S1)들에 공급되는 제1 주사 신호들이 중첩하면, k번째 제2 스테이지(N_STk)에 4개의 제2 주사선(S2)들이 접속될 수 있다. 이에 따라, k번째 제2 스테이지(N_STk)의 출력을 4개의 화소행들이 공통으로 사용할 수 있다.
일 실시예에서, 제2 주사 신호는 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)에 공급된다. 한편, 정상적인 화소의 구동을 위해서는, 제3 트랜지스터(M3)에 제2 주사 신호가 먼저 공급된 후에 제4 트랜지스터(M4)에 제2 주사 신호가 공급된다. 또한, 제3 트랜지스터(M3) 공급되는 제2 주사 신호와 제4 트랜지스터(M4)에 공급되는 제2 주사 신호는 중첩하지 않는다.
일 실시예에서, i번째 화소행(PLi)에는 i-p번째 제2 주사선(S2i-p)(예를 들어, i-4번째 제2 주사선(S2i-4))이 접속될 수 있다(단, p는 자연수). 따라서, i-p번째 제2 주사선(S2i-p)은 i-p번째 화소행(PLi-p)과 i번째 화소행(PLi)에 공통으로 접속될 수 있다.
이와 같이, 3수평주기(3H) 이상의 펄스 폭을 갖는 제2 주사 신호를 출력하는 제2 주사 구동부(300)는 복수의 화소행들의 화소들에 각각 포함되는 제3 트랜지스터(M3)들에 공통으로 제2 주사 신호를 출력할 수 있다. 따라서, 제2 주사 구동부(300)에 포함되는 제2 스테이지들(N_ST)의 개수가 감소되고, 제2 주사 구동부(300) 및 이를 포함하는 표시 장치(1000)의 소비 전력이 감소될 수 있다.
도 12는 도 11의 주사 구동부들에 연결되는 화소들의 일 예를 나타내는 회로도이다.
도 12를 설명할 때 도 2와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 2, 도 11, 및 도 12를 참조하면, k번째 제2 스테이지(N_STk)는 i번째 제2 주사선(S2i)과 i+1번째 제2 주사선(S2i+1)을 공유할 수 있다.
도 12에는 하나의 제2 스테이지가 연속하는 2개의 제2 주사선들에 공통으로 접속된 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 하나의 제2 스테이지는 3개 이상의 제2 주사선들에 공통으로 접속될 수 있다.
i번째 화소(PXLi)는 i번째 화소행(PLi)에 배치되고, i+1번째 화소(PXLi+1)는 i+1번째 화소행(PLi+1)에 배치된다. i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)는 실질적으로 동일한 구성을 갖는다.
k번째 제2 스테이지(N_STk)는 k번째 제2 주사 신호(SC(k))를 i번째 제2 주사선(S2i)과 i+1번째 제2 주사선(S2i+1)에 동시에 공급한다. 따라서, k-p번째 제2 주사 신호(SC(k-p))는 i번째 화소(PXLi)의 제3 트랜지스터(M3) 및 i+1번째 화소(PXLi)의 제3 트랜지스터(M3)에 공급된다.
이하, k번째 제2 주사 신호(SC(k))는 k번째 제2 스테이지(N_STk)에서 출력되는 주사 신호인 것으로 이해될 수 있다.
마찬가지로, k-p번째 제2 스테이지(N_STk-p)는 k-p번째 제2 주사 신호(SC(k-p))를 i-4번째 제2 주사선(S2i-4) 및 i-3번째 제2 주사선(S2i-3)에 동시에 공급한다. i번째 화소(PXLi)의 제4 트랜지스터(M4)의 게이트 전극은 i-4번째 제2 주사선(S2i-4)에 접속된다. i+1번째 화소(PXLi+1)의 제4 트랜지스터(M4)의 게이트 전극은 i-3번째 제2 주사선(S2i-3)에 접속된다. 따라서, k-p번째 제2 주사 신호(SC(k-p))는 i번째 화소(PXLi)의 제4 트랜지스터(M4)및 i+1번째 화소(PXLi)의 제4 트랜지스터(M4)에 공급된다.
도 13a는 도 12의 화소들의 구동의 일 예를 나타내는 타이밍도이다.
도 12 및 도 13a를 참조하면, 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)에 k번째 제2 주사 신호(SC(k))가 공통으로 공급된다.
본 실시예에서, 제2 주사 신호는 4수평주기(4H)의 펄스 폭을 가질 수 있다. 이 경우, 제2 주사 신호는 2개의 연속하는 제1 주사 신호들에 중첩한다. 따라서, 연속하는 2개의 제2 주사선들이 하나의 제2 스테이지에 공통으로 연결된다.
i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)의 제3 트랜지스터(M3)들은 k번째 제2 주사 신호(SC(k))에 의해 동시에 제어된다. 또한, i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)의 제4 트랜지스터(M4)들은 k-p번째 제2 주사 신호(SCk-p))에 의해 동시에 제어된다.
먼저, i번째 발광 제어선(Ei) 및 i+1번째 발광 제어선(Ei+1)에 순차적으로 발광 제어 신호가 공급된다. 발광 제어 신호는 i번째 발광 제어선(Ei) 및 i+1번째 발광 제어선(Ei+1)에 1수평주기(1H) 간격으로 공급된다.
이후, 제2 주사 신호(예를 들어, k-p번째 제2 주사 신호(SCk-p)))가 i-4번째 제2 주사선(S2i-4) 및 i-3번째 제2 주사선(S2i-3)에 동시에 공급된다. 이에 따라, i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)의 제4 트랜지스터(M4)들이 동시에 턴-온되고, 제2 노드(N2)들에 제1 초기화 전원(Vint1)의 전압이 동시에 공급된다.
이후, 제2 주사 신호(예를 들어, k번째 제2 주사 신호(SC(k)))가 i번째 제2 주사선(S2i) 및 i+1번째 제2 주사선(S2i+1)에 동시에 공급된다. 이에 따라, i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)의 제3 트랜지스터(M3)들이 동시에 턴-온된다.
i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)의 제3 트랜지스터(M3)들이 턴-온된 상태에서 제1 주사 신호가 i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)에 순차적으로 공급된다. 이에 따라, i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)에 순차적으로 데이터 신호(DS)가 기입된다.
제1 주사 신호의 공급 완료된 이후에도 제3 트랜지스터(M3)들이 턴-온 상태를 유지하므로, 문턱 전압 보상 시간이 충분히 확보될 수 있다.
이후, 번째 발광 제어선(Ei) 및 i+1번째 발광 제어선(Ei+1)에 순차적으로 발광 제어 신호의 공급이 중단되고, i번째 화소(PXLi) 및 i+1번째 화소(PXLi+1)는 순차적으로 발광한다.
이와 같이, 복수의 화소행들에 포함되는 제3 트랜지스터(M3)들이 제2 주사 신호를 공유함으로써, 제2 주사 구동부(300) 및 이를 포함하는 표시 장치(1000)의 소비 전력이 감소될 수 있다.
도 13b는 도 12의 화소들의 구동의 일 예를 나타내는 타이밍도이다.
도 13b를 설명할 때 도 13a와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 13b를 참조하면, k번째 제2 주사 신호(SC(k))는 k-p번째 제2 주사 신호(SC(k-p))보다 q수평주기(qH, 단, q는 1보다 큰 자연수)만큼 지연되어 출력된다.
여기서, k번째 제2 주사 신호(SC(k))와 k-p번째 제2 주사 신호(SC(k-p))는 서로 중첩하지 않는다. 또한, k번째 제2 주사 신호(SC(k))와 k-p번째 제2 주사 신호(SC(k-p))의 공급 간격이 q수평주기(qH)인 경우, i번째 화소(PXLi)의 제4 트랜지스터(M4)는 i-q번째 제2 주사선(S2i-q)에 접속된다.
다만, i가 q보다 작은 경우, 별도의 스테이지에서 출력되는 제2 주사 신호 또는 게이트 스타트 펄스가 i번째 화소(PXLi)의 제4 트랜지스터(M4)에 공급된다. 예를 들어, q가 6인 경우, 첫 번째 내지 6번째 화소들(PXL1 내지 PXL6)에는 각각 이들의 제3 트랜지스터(M3)에 공급되는 제2 주사 신호보다 6수평주기 앞선 제2 주사 신호가 별도의 스테이지 등에서 생성되어 공급될 수 있다.
도 14a는 도 12의 화소들을 포함하는 표시 장치가 제1 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 14a를 설명할 때 도 3a와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 14a를 참조하면, 표시 장치(1000)가 제1 구동 주파수로 구동되는 경우, 화소(PXL)는 제1 구동 주파수로 영상 표시를 위한 신호들을 공급받을 수 있다.
일 실시예에서, 연속된 2개의 제2 주사선(S2)들에 제2 주사 신호가 공통으로 공급된다. 따라서, 한 프레임 기간(1F) 동안 제2 주사 구동부(300)로부터 순차적으로 출력되는 제2 주사 신호의 개수는 제1 주사선(S1)들로 공급되는 제1 주사 신호의 개수의 절반일 수 있다. 이에 따라, 제2 주사 구동부(300)에 포함된는 제2 스테이지들의 개수가 감소될 수 있고, 제2 주사 구동부(300) 및 표시 장치(1000)의 소비 전력이 감소될 수 있다.
또한, 제2 주사 신호에 적어도 2개의 제1 주사 신호들이 중첩한다.
하나의 프레임 기간(1F) 동안 하나의 화소에 3수평주기(3H) 이상의 펄스 폭을 갖는 제2 주사 신호가 2회 공급된다. 발광 제어 신호의 펄스 폭은 제2 주사 신호가 2회 공급되는 시간을 커버할 수 있다. 예를 들어, 제2 주사 신호가 4수평주기(4H)인 경우, 발광 제어 신호는 9수평주기(9H) 이상의 펄스 폭을 가질 수 있다.
제1 구동 주파수의 화소 구동은 도 3a, 도 13a, 및 도 13b를 참조하여 상술하였으므로, 중복되는 설명은 생략하기로 한다.
도 14b는 도 12의 화소들을 포함하는 표시 장치가 제2 구동 주파수로 구동될 때의 구동 방법의 일 예를 나타내는 타이밍도이다.
도 14b를 설명할 때 도 3b와 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 14b를 참조하면, 표시장치가 제2 구동 주파수로 구동될 때 한 프레임 기간(1F)은 제1 기간(T1) 및 제2 기간(T2)으로 나뉘어진다. 여기서, 제2 기간(T2)은 제1 기간(T1)보다 넓은 기간으로 설정될 수 있다.
제1 기간(T1)에서의 구동은 도 14a의 구동과 실질적으로 동일하다.
일 실시예에서, 연속된 2개의 제2 주사선(S2)들에 제2 주사 신호가 공통으로 공급된다. 따라서, 한 프레임 기간(1F) 동안 제2 주사 구동부(300)로부터 순차적으로 출력되는 제2 주사 신호의 개수는 제1 주사선(S1)들로 공급되는 제1 주사 신호의 개수의 절반일 수 있다.
제2 기간(T2)에서는 제1 및 제2 주사 신호들의 공급이 중단되고, 발광 제어 신호만이 주기적으로 공급될 수 있다. 발광 제어 신호의 천이에 의한 제1 노드(N1)와 제5 트랜지스터(M5)의 게이트 전극 사이의 기생 커패시터의 커플링에 의해 제1 트랜지스터(M1)에 주기적으로 온-바이어스가 인가될 수 있다. 따라서, 제2 기간(T2)에서 소비 전력이 저감되면서 저주파 구동에서의 영상 품질이 개선될 수 있다.
도 15는 도 11의 주사 구동부들에 연결되는 화소들의 일 예를 나타내는 회로도이고, 도 16은 도 15의 화소들의 구동의 일 예를 나타내는 타이밍도이다.
본 실시예에 따른 화소는 제3, 제4, 및 제7 트랜지스터 및 이를 제어하는 주사 신호를 제외하면 도 7 및 도 12의 화소들 및 이의 구동 방법과 실질적으로 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 15 및 도 16을 참조하면, 화소들(PXLi, PXLi+1)은 각각 발광 소자(LD), 스토리지 커패시터(Cst), 및 제1 내지 제7 트랜지스터들(M1 내지 M7)을 포함한다.
일 실시예에서, 제1 내지 제7 트랜지스터들(M1 내지 M7)은 폴리 실리콘 반도체 트랜지스터로 형성된다. 예를 들어, 제1 내지 제7 트랜지스터들(M1 내지 M7)은 P형 LTPS 트랜지스터로 형성될 수 있다. 따라서, 제1 내지 제7 트랜지스터들(M1 내지 M7)에 공급되는 주사 신호들은 논리 로우 레벨의 게이트 온 전압을 갖는다.
한편, i번째 화소(PXLi)의 제7 트랜지스터(M7)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 따라서, 제2 트랜지스터(M2)와 제7 트랜지스터(M7)가 동시에 제어된다. 다만, 이는 예시적인 것으로서, i번째 화소(PXLi)의 제7 트랜지스터(M7)의 게이트 전극은 i-1번째 제1 주사선(S1i-1) 또는 i+1번째 제1 주사선(S1i+1)에 접속될 수도 있다.
일 실시예에서, 도 16에 도시된 바와 같이, k번째 제2 주사 신호(SC(k))는 k-p번째 주사 신호(SC(k-p))보다 6수평주기(6H) 지연되어 출력될 수 있다. 따라서, i번째 화소(PXLi)의 제4 트랜지스터(M4)의 게이트 전극은 i-6번째 제2 주사선(S2i-6)에 접속된다. 마찬가지로, i+1번째 화소(PXLi+1)의 제4 트랜지스터(M4)의 게이트 전극은 i-5번째 제2 주사선(S2i-5)에 접속된다.
도 15의 화소의 구동방법은 모든 주사 신호들의 게이트 온 전압이 논리 로우 레벨인 것을 제외하고는 도 13a 또는 도 13b의 구동 방법과 실질적으로 동일하다. 따라서, 이에 중복되는 설명은 생략하기로 한다.
도 17은 도 1의 표시 장치의 일 예를 나타내는 블록도이다.
도 17을 설명할 때 도 1과 동일 또는 유사한 구성에 대해서는 동일한 참조 부호를 할당함과 아울러 중복되는 설명은 생략하기로 한다.
도 17을 참조하면, 표시 장치(1002)는 화소부(100), 제1 주사 구동부(200), 제2 주사 구동부(300), 제3 주사 구동부(350), 발광 구동부(400), 데이터 구동부(500), 및 타이밍 제어부(600)를 구비한다.
화소부(100)는 복수의 화소(PXL)들을 포함한다. 화소(PXL)는 앞서 설명된 화소들 중 어느 하나의 구성을 가질 수 있다.
타이밍 제어부(600')는 타이밍 신호들(Vsync, Hsync, DE, CLK)에 기초하여 게이트 스타트 펄스들(GSP1, GSP2, GSP3) 및 클럭 신호(CLK)들을 제1 주사 구동부(200), 제2 주사 구동부(300) 및 제3 주사 구동부(350)로 공급한다.
제1 게이트 스타트 펄스(GSP1)는 제1 주사 구동부(200)로부터 공급되는 주사 신호의 첫 번째 타이밍을 제어한다. 제2 게이트 스타트 펄스(GSP2)는 제2 주사 구동부(300)로부터 공급되는 주사 신호의 첫 번째 타이밍을 제어한다.
제3 게이트 스타트 펄스(GSP3)는 제3 주사 구동부(350)로부터 공급되는 주사 신호의 첫 번째 타이밍을 제어한다.
데이터 구동부(500)는 데이터 구동 제어 신호(DCS)에 대응하여 데이터선(D)들로 데이터 신호를 공급한다. 데이터선(D)들로 공급된 데이터 신호는 주사 신호에 의하여 선택된 화소(PXL)들로 공급된다.
제1 주사 구동부(200)는 제1 게이트 스타트 펄스(GSP1)에 대응하여 제1 주사선(S1)들로 주사 신호를 공급한다. 제1 주사선(S1)들은 화소(PXL)의 제2 트랜지스터(M2)의 게이트 전극에 접속된다. 예를 들어, 제1 주사선(S1)들로 공급되는 주사 신호에 의해 데이터 신호가 기입될 수 있다. 일 실시예에서, 제1 주사선(S1)들은 화소(PXL)의 제7 트랜지스터(M7)의 게이트 전극에 더 접속될 수도 있다.
제2 주사 구동부(300)는 제3 게이트 스타트 펄스(GSP3)에 대응하여 제3 주사선(S3)들로 주사 신호를 공급한다. 제3 주사선(S3)들은 화소(PXL)의 제4 트랜지스터(M4)의 게이트 전극에 접속된다. 예를 들어, 제3 주사선(S3)들로 공급되는 주사 신호에 의해 제1 트랜지스터(M1)의 게이트 전극에 초기화 전원(Vint)의 전압이 공급될 수 있다.
제2 주사 구동부(300)는 제2 게이트 스타트 펄스(GSP2)에 대응하여 제2 주사선(S2)들로 주사 신호를 공급한다. 제2 주사선(S2)들은 화소(PXL)의 제3 트랜지스터(M3)의 게이트 전극에 접속된다. 예를 들어, 제2 주사선(S2)들로 공급되는 주사 신호에 의해 제1 트랜지스터(M1)의 문턱전압이 보상될 수 있다.
이에 따라, 제3 및 제4 트랜지스터들(M3, M4)에 공급되는 주사 신호들이 별개로 제어될 수 있다. 따라서, 도 11의 주사선들의 연결 관계에 따른 주사선들에서의 RC 딜레이 및 영상 품질이 개선될 수 있다.
도 18은 도 17의 표시 장치에 포함되는 제2 및 제3 주사 구동부들의 일 예를 나타내는 블록도이고, 도 19는 도 17의 표시 장치에 포함되는 주사 구동부들로 공급되는 게이트 스타트 펄스들의 일 예를 나타내는 타이밍도이다.
도 17, 도 18, 및 도 19를 참조하면, 제2 주사 구동부(300)는 제2 주사선(S2)들을 통해 제2 주사 신호(LCS1 내지 LSC(n/4)를 출력하고, 제3 주사 구동부(350)는 제3 주사선(S3)들을 통해 제3 주사 신호(RCS1 내지 RSC(n/4))를 출력한다.
화소부(100)는 n개의 화소행들(PL1 내지 PLn)을 포함한다.
제2 주사 구동부(300)는 서로 종속적으로 접속되는 k개의(단, k는 n보다 작은 자연수) 제1 스테이지들(301 내지 30k)을 포함한다. 제2 주사 구동부(300)는 제2 게이트 스타트 펄스(GSP2)를 시프트하여 제2 주사선(S2)들에 공급한다. 제1 스테이지들(301 내지 30k) 각각은 복수의 제2 주사선(S2)들에 접속된다. 예를 들어, 도 18에 도시된 바와 같이, 제1 스테이지들(301 내지 30k) 각각은 4개의 제2 주사선(S2)들에 접속될 수 있다. 첫 번째 제1 스테이지(301)에서 출력된 제2 주사 신호(LCS1)는 첫 번째 내지 4번째 화소행들(PL1 내지 PL4)에 동시에 공급될 수 있다. 이에 따라, 제2 주사 구동부(300)에 포함되는 제1 스테이지들(301 내지 30k)의 개수는 1/4로 감소될 수 있다.
제3 주사 구동부(350)는 서로 종속적으로 접속되는 k개의 제2 스테이지들(351 내지 35k)을 포함한다. 제3 주사 구동부(350)는 제3 게이트 스타트 펄스(GSP3)를 시프트하여 제2 주사선(S2)들에 공급한다. 제2 스테이지들(351 내지 35k) 각각은 복수의 제3 주사선(S3)들에 접속된다. 예를 들어, 첫 번째 제1 스테이지(301)에서 출력된 제2 주사 신호(LCS1)는 첫 번째 내지 4번째 화소행들(PL1 내지 PL4)에 동시에 공급될 수 있다. 이에 따라, 제2 주사 구동부(300)에 포함되는 제1 스테이지들(301 내지 30k)의 개수는 1/4로 감소될 수 있다.
앞서 설명한 바와 같이, 화소(PXL)의 제4 트랜지스터(M4)에 공급되는 제3 주사 신호(RSC1 내지 RSC(n/4))는 화소(PXL)의 제3 트랜지스터(M3)에 공급되는 제2 주사 신호(LSC1 내지 LSC(n/4))보다 먼저 공급되어야 한다. 따라서, 제2 게이트 스타트 펄스(GSP2)와 제3 게이트 스타트 펄스(GSP3)의 공급 타이밍이 다를 수 있다. 예를 들어, 첫 번째 제2 주사 신호(LSC1)는 첫 번째 제3 주사 신호(RSC1)보다 약 q수평주기(qH) 지연되어 공급될 수 있다.
따라서, 제2 게이트 스타트 펄스(GSP2)는 제3 게이트 스타트 펄스(GSP3)보다 q수평주기(qH) 지연되어 타이밍 제어부(600')로부터 출력될 수 있다. 이 때, 제1 게이트 스타트 펄스(GSP1)는 제2 게이트 스타트 펄스(GSP2)의 일부 기간에 중첩하여 출력된다.
이와 같이, 제3 및 제4 트랜지스터들(M3, M4)에 공급되는 주사 신호들이 별개로 제어됨으로써 주사선들(S1, S2, S3)에서의 RC 딜레이 및 영상 품질이 개선될 수 있다.
도 20은 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
본 실시예에 따른 화소는 제7 트랜지스터 및 이를 제어하는 주사 신호를 제외하면 도 7의 화소 및 이의 구동 방법과 실질적으로 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 20을 참조하면, 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제3 및 제4 트랜지스터들(M3, M4)은 N형 트랜지스터로 형성된다. 예를 들어, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제7 트랜지스터(M7)는 N형 산화물 반도체 트랜지스터로 형성될 수 있다.
제7 트랜지스터(M7)는 P형 트랜지스터로 형성된다. 예를 들어, 제7 트랜지스터(M7)는 P형 폴리 실리콘 반도체 트랜지스터로 형성된다.
일 실시예에서, 제7 트랜지스터(M7)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 제7 트랜지스터(M7)는 제2 트랜지스터(M2)와 동시에 턴-온될 수 있다.
다만, 이는 예시적인 것으로서, 제7 트랜지스터(M7)의 게이트 전극은 i-1번째 제1 주사선(S1i-1) 또는 i+1번째 제1 주사선(S1i+1)에 접속될 수도 있다. 이에 따라, 발광 소자(LD)를 초기화하는 타이밍이 조절될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 저주파 구동 시의 주사 신호의 토글링을 감소시키면서 제1 트랜지스터에 주기적으로 온-바이어스를 인가함으로써 소비 전력 및 영상 품질이 개선될 수 있다. 또한, 복수의 화소행들에 포함되는 제3 트랜지스터들(및 제4 트랜지스터들)이 주사 신호를 공유함으로써 제2 주사 구동부(및 제3 주사 구동부)에 포함되는 스테이지들의 개수가 감소되어 소비 전력이 감소될 수 있다.
나아가, 화소의 제4 및 제7 트랜지스터들에 연결된 초기화 전원들이 분리됨으로써 영상 품질이 더욱 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 제1 주사 구동부
300: 제2 주사 구동부 350: 제3 주사 구동부
400: 발광 구동부 500: 데이터 구동부
600, 600': 타이밍 제어부 1000, 1001, 1002: 표시 장치
GSP1, GSP2, GSP3: 게이트 스타트 펄스
M1~M8: 트랜지스터 S1: 제1 주사선
S2: 제2 주사선 S3: 제3 주사선

Claims (25)

  1. 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들;
    제1 구동 주파수로 구동될 때 제1 주파수로 상기 제1 주사선들 각각에 주사 신호를 공급하고, 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동될 때 제2 주파수로 상기 제1 주사선들 각각에 상기 주사 신호를 공급하는 제1 주사 구동부;
    상기 제1 구동 주파수로 구동될 때 상기 제1 주파수로 상기 제1 주사선들 각각에 주사 신호를 공급하고, 상기 제2 구동 주파수로 구동될 때 상기 제2 주파수로 상기 제2 주사선들 각각에 상기 주사 신호를 공급하는 제2 주사 구동부;
    상기 제1 주파수로 상기 발광 제어선들 각각에 발광 제어 신호를 공급하는 발광 구동부; 및
    상기 제1 주사선들로 공급되는 상기 주사 신호에 대응하여 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 주파수는 상기 제1 구동 주파수와 동일한 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 제2 주파수는 상기 제2 구동 주파수와 동일한 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서, 상기 제2 구동 주파수로 구동될 때, 상기 제1 주사 구동부 및 상기 제2 주사 구동부는 제1 기간 동안 상기 주사 신호를 공급하고,
    상기 제2 구동 주파수로 구동될 때, 상기 제1 주사 구동부 및 상기 제2 주사 구동부는 제2 기간 동안 상기 주사 신호를 공급하지 않는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 제2 기간은 상기 제1 기간보다 긴 기간으로 설정되는 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서,
    제1 게이트 스타트 펄스를 상기 제1 주사 구동부에 공급하고, 제2 게이트 스타트 펄스를 상기 제2 주사 구동부에 공급하며, 발광 스타트 펄스를 상기 발광 구동부에 공급하는 타이밍 제어부를 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 제1 구동 주파수로 구동될 때, 상기 타이밍 제어부는 상기 제1 및 제2 게이트 스타트 펄스들을 상기 제1 주파수로 출력하고,
    상기 제2 구동 주파수로 구동될 때, 상기 타이밍 제어부는 상기 제1 및 제2 게이트 스타트 펄스들을 상기 제2 주파수로 출력하는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서, 상기 타이밍 제어부는 구동 주파수와 무관하게 상기 발광 스타트 펄스를 상기 제1 주파수로 출력하는 것을 특징으로 하는 표시 장치.
  9. 제 1 항에 있어서, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소들 각각은,
    제1 전극 및 제2 전원에 접속되는 제2 전극을 포함하는 발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제3 트랜지스터;
    상기 제2 노드와 제1 초기화 전원 사이에 접속되며, i-1번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제4 트랜지스터;
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터;
    상기 제3 노드와 상기 발광 소자의 상기 제1 전극에 접속되며, 상기 발광 제어 신호에 의해 턴-오프되는 제6 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 9 항에 있어서, 상기 i번째 수평라인에 위치하는 상기 화소들 각각은,
    제2 초기화 전원과 상기 발광 소자의 상기 제1 전극 사이에 결합되며, 상기 발광 제어 신호에 의해 턴-온되는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서, 상기 제1 초기화 전원의 전압과 상기 제2 초기화 전원의 전압이 서로 다른 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 제1 초기화 전원의 전압이 상기 제2 초기화 전원의 전압보다 큰 것을 특징으로 하는 표시 장치.
  13. 제 11 항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 및 상기 제6 트랜지스터는 P형 트랜지스터이고,
    상기 제3 트랜지스터, 상기 제4 트랜지스터, 및 상기 제7 트랜지스터는 N형 산화물 반도체 트랜지스터인 것을 특징으로 하는 표시 장치.
  14. 제 9 항에 있어서,
    상기 발광 소자들의 하부에 배치되며, 상기 제2 전원의 전압을 전달하는 전원선을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 i번째 수평라인에 위치하는 상기 화소들 각각은,
    상기 전원선과 상기 발광 소자의 상기 제1 전극 사이에 결합되며, 상기 발광 제어 신호에 의해 턴-온되는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 1 항에 있어서, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소들 각각은,
    제1 전극 및 제2 전원에 접속되는 제2 전극을 포함하는 발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제3 트랜지스터;
    상기 제2 노드와 제1 초기화 전원 사이에 접속되며, i-q(단, q는 자연수)번째 제2 주사선으로 공급되는 주사 신호에 의해 턴-온되는 제4 트랜지스터; 및
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서, 상기 제1 주사 구동부는 서로 종속적으로 연결되는 n(단, n은 1보다 큰 자연수)개의 스테이지들을 포함하고,
    상기 제2 주사 구동부는 서로 종속적으로 연결되는 k(단, k는 n보다 작은 자연수)개의 스테이지들을 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 제2 주사선들로 공급되는 상기 주사 신호의 펄스 폭이 상기 제1 주사선들로 공급되는 상기 주사 신호의 펄스 폭보다 큰 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제2 주사 구동부에 포함되는 상기 스테이지들 각각은 적어도 2개의 상기 제2 주사선들에 상기 주사 신호를 동시에 공급하는 것을 특징으로 하는 표시 장치.
  20. 제 18 항에 있어서, i번째 제2 주사선으로 공급되는 주사 신호의 일부는 i번째 제1 주사선으로 공급되는 주사 신호 및 i+1번째 제1 주사선으로 공급되는 주사 신호와 중첩하는 것을 특징으로 하는 표시 장치.
  21. 제 17 항에 있어서, 상기 i번째 수평라인에 위치하는 상기 화소들 각각의 상기 제3 트랜지스터에 공급되는 상기 주사 신호는 상기 i번째 수평라인에 위치하는 상기 화소들 각각의 상기 제4 트랜지스터에 공급되는 상기 주사 신호보다 4수평주기 이상 지연되어 공급되는 것을 특징으로 하는 표시 장치.
  22. 제 1 항에 있어서, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소들 각각은,
    제1 전극 및 제2 전원에 접속되는 제2 전극을 포함하는 발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 제2 주사 신호에 의해 턴-온되는 제3 트랜지스터;
    상기 제2 노드와 제1 초기화 전원 사이에 접속되며, i번째 제3 주사선으로 공급되는 제3 주사 신호에 의해 턴-온되는 제4 트랜지스터; 및
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  23. 제 22 항에 있어서,
    상기 제1 구동 주파수로 구동될 때 상기 제1 주파수로 제3 주사선들 각각에 상기 제3 주사 신호를 공급하고, 상기 제2 구동 주파수로 구동될 때 상기 제2 주파수로 상기 제3 주사선들 각각에 상기 제3 주사 신호를 공급하는 제3 주사 구동부를 더 포함하는 것을 특징으로 하는 표시 장치.
  24. 제 23 항에 있어서, 상기 제1 주사 구동부는 서로 종속적으로 연결되는 n(단, n은 1보다 큰 자연수)개의 스테이지들을 포함하고,
    상기 제2 주사 구동부 및 상기 제3 주사 구동부는 각각 서로 종속적으로 연결되는 k(단, k는 n보다 작은 자연수)개의 스테이지들을 포함하는 것을 특징으로 하는 표시 장치.
  25. 제 24 항에 있어서, 상기 제3 주사 구동부가 상기 i번째 제3 주사선으로 상기 제3 주사 신호를 공급하고 q(단, q는 4 이상의 자연수)수평주기가 지연된 후에 제2 주사 구동부가 상기 i번째 제2 주사선으로 상기 제2 주사 신호를 공급하며,
    상기 제2 주사 신호와 상기 제3 주사 신호의 펄스 폭이 동일한 것을 특징으로 하는 표시 장치.
KR1020190069637A 2019-06-12 2019-06-12 표시 장치 KR102639309B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190069637A KR102639309B1 (ko) 2019-06-12 2019-06-12 표시 장치
US16/890,319 US11056043B2 (en) 2019-06-12 2020-06-02 Display device
CN202010535194.0A CN112086052A (zh) 2019-06-12 2020-06-12 显示设备
US17/367,396 US11455938B2 (en) 2019-06-12 2021-07-04 Display device
US17/953,288 US11881148B2 (en) 2019-06-12 2022-09-26 Display device
KR1020240022935A KR20240026477A (ko) 2019-06-12 2024-02-16 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190069637A KR102639309B1 (ko) 2019-06-12 2019-06-12 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240022935A Division KR20240026477A (ko) 2019-06-12 2024-02-16 표시 장치

Publications (2)

Publication Number Publication Date
KR20200142645A KR20200142645A (ko) 2020-12-23
KR102639309B1 true KR102639309B1 (ko) 2024-02-23

Family

ID=73735006

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190069637A KR102639309B1 (ko) 2019-06-12 2019-06-12 표시 장치
KR1020240022935A KR20240026477A (ko) 2019-06-12 2024-02-16 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240022935A KR20240026477A (ko) 2019-06-12 2024-02-16 표시 장치

Country Status (3)

Country Link
US (3) US11056043B2 (ko)
KR (2) KR102639309B1 (ko)
CN (1) CN112086052A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086801A (ko) 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
WO2021189492A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示面板
CN111724744A (zh) * 2020-07-14 2020-09-29 武汉华星光电半导体显示技术有限公司 像素电路及显示装置
EP4191574A4 (en) * 2021-02-10 2024-04-03 Samsung Electronics Co Ltd DISPLAY DEVICE AND CONTROL METHOD THEREFOR
CN112951154A (zh) * 2021-03-16 2021-06-11 武汉华星光电半导体显示技术有限公司 像素驱动电路、显示面板及显示装置
CN113066435B (zh) * 2021-03-25 2022-07-12 京东方科技集团股份有限公司 像素驱动电路、显示面板和显示装置
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN113990236B (zh) * 2021-11-01 2023-09-01 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
WO2023230790A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536235B1 (ko) * 2003-11-24 2005-12-12 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
KR100965022B1 (ko) * 2006-02-20 2010-06-21 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
JP2008020675A (ja) * 2006-07-13 2008-01-31 Mitsubishi Electric Corp 画像表示装置
TW201021000A (en) * 2008-11-26 2010-06-01 Ind Tech Res Inst Driving method and display utilizing the same
KR101082167B1 (ko) * 2009-09-07 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6012768B2 (ja) * 2013-01-21 2016-10-25 シャープ株式会社 表示装置、および表示装置におけるデータ処理方法
KR102150022B1 (ko) * 2014-05-27 2020-09-01 삼성디스플레이 주식회사 리페어 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR102257941B1 (ko) * 2014-06-17 2021-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102387392B1 (ko) 2015-06-26 2022-04-19 삼성디스플레이 주식회사 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
KR102509185B1 (ko) * 2015-09-25 2023-03-13 엘지디스플레이 주식회사 유기발광다이오드 표시 패널, 이를 구비하는 유기발광다이오드 표시 장치 및 이의 구동 방법
KR20180004370A (ko) 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR20180066338A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치
KR102305442B1 (ko) 2017-03-30 2021-09-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102391474B1 (ko) * 2017-05-30 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
KR102578210B1 (ko) * 2018-03-21 2023-09-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108877674A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US11056043B2 (en) 2021-07-06
KR20240026477A (ko) 2024-02-28
KR20200142645A (ko) 2020-12-23
CN112086052A (zh) 2020-12-15
US11455938B2 (en) 2022-09-27
US20210343227A1 (en) 2021-11-04
US11881148B2 (en) 2024-01-23
US20200394950A1 (en) 2020-12-17
US20230018432A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
KR102639309B1 (ko) 표시 장치
US11830438B2 (en) Display device
KR20210013509A (ko) 표시 장치
US10692440B2 (en) Pixel and organic light emitting display device including the same
US11295672B2 (en) Emission driver and display device having the same
US20220157226A1 (en) Display device
KR102633639B1 (ko) 표시 장치 및 이의 검사 방법
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
EP4160587A2 (en) Pixel and display device including the same
KR20210149976A (ko) 표시 장치
KR20230001618A (ko) 화소 및 표시 장치
US11798465B2 (en) Display device and method of driving the same
US11610541B1 (en) Pixel of display device
KR102498990B1 (ko) 표시 장치
KR20210083918A (ko) 전계발광 표시장치
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 화소 및 이를 포함하는 표시 장치
KR20230011547A (ko) 화소 및 표시 장치
KR20230096204A (ko) 화소 및 이를 포함하는 표시 장치
CN115985246A (zh) 像素电路及其驱动方法、显示面板
KR20190135786A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right