CN113990236B - 显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及其驱动方法、显示装置。显示面板具有显示区和非显示区，显示面板包括：M行像素电路；第一栅极驱动电路包括级联的N级第一移位寄存器单元；第一级第一移位寄存器单元的触发信号输入端通过第一开关元件与触发信号端电连接，且第i级第一移位寄存器单元的信号输出端通过第二开关元件与第i+1级第一移位寄存器单元的触发信号输入端电连接；第N级第一移位寄存器单元的触发信号输入端通过第三开关元件与触发信号端电连接，且第j级第一移位寄存器单元的信号输出端通过第四开关元件与第j‑1级第一移位寄存器单元的触发信号输入端电连接。根据本申请实施例，能够解决无法实现正反扫功能的即时切换的技术问题。

Description

显示面板及其驱动方法、显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板及其驱动方法、显示装置。

背景技术

随着显示技术的发展，用户对显示面板的功能需求越来越个性化。例如，显示面板需要具有正向和反向扫描的功能，这就要求栅极驱动电路既可以进行自上而下的扫描，也可以进行自下而上的扫描。

栅极驱动电路需要配合相应的驱动时序来实现正反扫功能，然而相关技术中均是通过改变驱动时序来实现栅极驱动电路的正反扫功能，例如在由正向扫描切换至反向扫描时，需要切换到反向扫描对应的驱动时序，在由反向扫描切换至正向扫描时，需要切换到正向扫描对应的驱动时序。由于需要变更驱动时序，则驱动芯片需要下载驱动时序对应的代码，导致无法实现正反扫功能的即时切换。

发明内容

本申请提供一种显示面板及其驱动方法，显示装置，能够解决无法实现正反扫功能的即时切换的技术问题。

第一方面，本申请实施例提供一种显示面板，具有显示区和非显示区，显示面板包括：

M行像素电路，位于显示区；

栅极驱动电路，位于非显示区，栅极驱动电路包括第一栅极驱动电路 ，第一栅极驱动电路包括级联的N级第一移位寄存器单元；

其中，第一级第一移位寄存器单元的触发信号输入端通过第一开关元件 与触发信号端电连接，且第i级第一移位寄存器单元的信号输出端通过第二开关元件 与第i+1级第一移位寄存器单元的触发信号输入端电连接，第一开关元件和第二开关元件的控制端均与正向扫描控制信号端电连接；

第N级第一移位寄存器单元的触发信号输入端通过第三开关元件 与触发信号端电连接，且第j级第一移位寄存器单元的信号输出端通过第四开关元件 与第j-1级第一移位寄存器单元的触发信号输入端电连接，第三开关元件和第四开关元件的控制端均与反向扫描控制信号端电连接；

M、N、i、j均为正整数，且N大于M，1≤i≤N-1，2≤j≤N。

基于同一发明构思，第二方面，本申请实施例提供一种显示面板的驱动方法，用于驱动如第一方面任一项实施例的显示面板，方法包括：

在第一扫描方向下，控制正向扫描控制信号端输出导通电平，控制反向扫描控制信号端输出截止电平；

在第二扫描方向下，控制正向扫描控制信号端输出截止电平，控制反向扫描控制信号端输出导通电平。

基于同一发明构思，第三方面，本申请实施例提供一种显示装置，其包括如第一方面实施例的显示面板。

根据本申请实施例提供的显示面板及其驱动方法、显示装置，通过设置第一开关元件至第四开关元件，只需控制在不同扫描方向下第一开关元件至第四开关元件的导通和截止情况，无需改变触发信号端提供的信号，即可实现在正向扫描方向下，第一级第一移位寄存器单元至第N级第一移位寄存器单元依次输出扫描信号，在反向扫描方向下，第N级第一移位寄存器单元至第一级第一移位寄存器单元依次输出扫描信号，无需重新下载触发信号端对应的代码，从而解决显示面板无法实现正反扫功能的即时切换的技术问题。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请实施例提供的显示面板的一种结构示意图；

图2示出本申请实施例提供的显示面板中栅极驱动电路的一种结构示意图；

图3示出本申请实施例提供的图2对应的一种时序示意图；

图4示出本申请实施例提供的图2对应的另一种时序示意图；

图5示出图1中A-A向的一种剖面示意图；

图6示出图1中B-B向的一种剖面示意图；

图7示出本申请实施例提供的显示面板的另一种结构示意图；

图8示出本申请实施例提供的图7对应的一种时序示意图；

图9示出本申请实施例提供的图7对应的另一种时序示意图；

图10示出本申请实施例提供的显示面板中像素电路的一种结构示意图；

图11示出图10的一种时序示意图；

图12示出图10的另一种时序示意图；

图13至图20示出本申请实施例提供的显示面板的又一些结构示意图；

图21示出本申请实施例提供的显示面板的驱动方法的一种流程示意图；

图22示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

下面将详细描述本申请的各个方面的特征和示例性实施例。此外，在不矛盾的情况下，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对现有技术中存在的问题进行具体说明：

例如对于可穿戴显示设备在不区分正反穿戴时，需要支持正反向穿戴时均能够正常显示，这就需要在扫描方向上能够兼容正向扫描和反向扫描两种设计。

然而申请人发现，相关技术中是设计两种扫描反向各自对应的驱动时序，在由正向扫描切换至反向扫描时，需要切换到反向扫描对应的驱动时序，在由反向扫描切换至正向扫描时，需要切换到正向扫描对应的驱动时序。由于需要变更驱动时序，则驱动芯片需要下载驱动时序对应的代码，导致无法实现正反扫的即时切换。

鉴于申请人的上述研究发现，本申请实施例提供了一种显示面板及其驱动方法，显示装置，能够实现无需切换驱动时序即可实现正反扫功能的切换，解决无法实现正反扫功能的即时切换的问题。下面结合附图对本申请实施例的显示面板及其驱动方法，显示装置进行详细描述。

如图1所示，本申请实施例提供的显示面板100具有显示区AA和非显示区NA。非显示区NA可至少部分包围显示区AA，例如，非显示区NA可完全包围显示区AA。为了更清楚的示出显示区AA和非显示区NA，图1中以虚线示意显示区AA的边界。

显示区AA可设置有M行像素电路10，非显示区NA可设置有栅极驱动电路20。栅极驱动电路20与像素电路10电连接，用于为像素电路10提供扫描信号。M为正整数。可以根据实际需求设置M的数值，本申请对此不作限定。

示例性的，多个像素电路10可以阵列分布于显示区AA。例如，多个像素电路10可以在相交的第一方向X和第二方向Y上呈阵列分布。

结合参考图1和图2，栅极驱动电路20可以包括第一栅极驱动电路21，第一栅极驱动电路21可包括级联的N级第一移位寄存器单元211。N为正整数，且N大于M。

如图2所示，各第一移位寄存器单元211可均包括触发信号输入端IN、信号输出端OUT。第一级第一移位寄存器单元211的触发信号输入端IN通过第一开关元件T1与触发信号端31电连接，且第i级第一移位寄存器单元211的信号输出端OUT通过第二开关元件T2与第i+1级第一移位寄存器单元211的触发信号输入端IN电连接，第一开关元件T1和第二开关元件T2的控制端均与正向扫描控制信号端U2D电连接。第N级第一移位寄存器单元211的触发信号输入端IN通过第三开关元件T3与触发信号端STV电连接，且第j级第一移位寄存器单元211的信号输出端OUT通过第四开关元件T4与第j-1级第一移位寄存器单元211的触发信号输入端IN电连接，第三开关元件T3和第四开关元件T4的控制端均与反向扫描控制信号端D2U电连接。i、j均为正整数，1≤i≤N-1，2≤j≤N。本申请图2中以M等于5，N等于6示意，这仅仅是一种示例，并不用于限定本申请，可以根据实际需求设置M、N的具体数值。

需要说明的是，本申请中对于各级第一移位寄存器单元的排序是以正向扫描方向为例的，其中，在正向扫描方向下，第i级第一移位寄存器单元为第i+1级第一移位寄存器单元的上一级。在反向扫描方向下，第N级第一移位寄存器单元则变为第一级第一移位寄存器单元，第一级第一移位寄存器单元则变为最后一级第一移位寄存器单元，第j级第一移位寄存器单元则变为第j-1级第一移位寄存器单元的上一级。

可以理解的是，在正向扫描方向下，触发信号端31提供的信号可直接作为第一级第一移位寄存器单元211的触发信号，其它级第一移位寄存器单元211的输出信号作为下一级第一移位寄存器单元211的触发信号，从而实现在正向扫描方向下扫描信号的级传。

示例性的，可以控制正向扫描控制信号端U2D输出导通电平，控制反向扫描控制信号端D2U输出截止电平，这样第一开关元件T1和第二开关元件T2导通，第三开关元件T3和第四开关元件T4截止，使得栅极驱动电路20的扫描方向为第一扫描方向，第一扫描方向可以理解为正向扫描方向。如图3所示，触发信号端STV提供的信号作为第一级第一移位寄存器单元S1的触发信号，第一级第一移位寄存器单元S1的输出信号作为第二级第一移位寄存器单元S2的触发信号，第二级第一移位寄存器单元S2的输出信号作为第三级第一移位寄存器单元S3的触发信号，以此类推，第一级第一移位寄存器单元S1至第六级第一移位寄存器单元S6可依次输出扫描信号，从而实现在正向扫描方向下扫描信号的级传。

本文中，以低电平为导通电平，高电平为截止电平为例，当然也可以设置高电平为导通电平，低电平为截止电平，本申请对此不做限定。

在反向扫描方向下，触发信号端31提供的信号可直接作为第N级第一移位寄存器单元211的触发信号，第j级第一移位寄存器单元211的输出信号作为第j-1级第一移位寄存器单元211的触发信号，从而实现在反向扫描方向下扫描信号的级传。

示例性的，可以控制正向扫描控制信号端U2D输出截止电平，控制反向扫描控制信号端D2U输出导通电平，这样第一开关元件T1和第二开关元件T2截止，第三开关元件T3和第四开关元件T4导通，使得栅极驱动电路20的扫描方向为第二扫描方向，第二扫描方向可以理解为反向扫描方向。如图4所示，触发信号端STV提供的信号作为第六级第一移位寄存器单元S6的触发信号，第六级第一移位寄存器单元S6的输出信号作为第五级第一移位寄存器单元S5的触发信号，第五级第一移位寄存器单元S5的输出信号作为第四级第一移位寄存器单元S4的触发信号，以此类推，第六级第一移位寄存器单元S6至第一级第一移位寄存器单元S1可依次输出扫描信号，从而实现在反向扫描方向下扫描信号的级传。

根据本申请实施例，通过设置第一开关元件至第四开关元件，只需控制在不同扫描方向下第一开关元件至第四开关元件的导通和截止情况，无需改变触发信号端STV提供的信号，即可实现在正向扫描方向下，第一级第一移位寄存器单元至第N级第一移位寄存器单元依次输出扫描信号，在反向扫描方向下，第N级第一移位寄存器单元至第一级第一移位寄存器单元依次输出扫描信号，无需重新下载触发信号端对应的代码，从而解决显示面板无法实现正反扫功能的即时切换的技术问题。

示例性的，显示面板100的非显示区NA可包括绑定区NA1，绑定区NA1可包括多个信号端，将柔性电路板（Flexible Printed Circuit，FPC）与绑定区NA1的信号端绑定，然后将FPC弯折到显示面板背面，可将驱动芯片集成在FPC背面，从而窄化显示面板的非显示区。触发信号端31可设置在绑定区NA1。另外，正向扫描控制信号端U2D、反向扫描控制信号端D2U也可设置在绑定区NA1（图1中未示出）。

为了更好的从整体上理解显示面板的结构，如图1所示，显示面板100还可以包括扫描信号线11、数据信号线12、电源信号线13、复位信号线14。扫描信号线11可以与栅极驱动电路20电连接，扫描信号线11用于将栅极驱动电路20提供的扫描信号提供给像素电路10。数据信号线12可以与数据信号端32电连接，数据信号线12用于将数据信号端32提供的数据信号提供给像素电路10。电源信号线13可以与电源信号端33电连接，用于将电源信号端33提供的电压信号提供给像素电路10。复位信号线14可以与复位信号端34电连接，复位信号线14用于将复位信号端34提供的复位信号提供给像素电路10。

示例性的，数据信号端32、电源信号端33、复位信号端34也可以设置在绑定区NA1。

示例性的，电源信号端33可提供正电压信号，例如电源信号端33提供的电压范围可以为3.3V~4.6V，例如，电源信号端33提供的电压可以为3.3V、4V、4.6V等。复位信号端34可提供负电压信号，例如复位信号端34提供的电压范围可以为-4.5V~-3V，例如，复位信号端34提供的电压可以为-3V、-4V、-4.5V等。

另外，显示面板还可以包括发光控制电路（图中未示出），发光控制电路可用于向像素电路提供发光控制信号。

为了更好的从纵向结构上理解显示面板的结构，如图5和图6所示，非显示NA可以包括油墨区INK。示例性的，显示面板100可包括衬底01及设置于衬底01一侧的驱动器件层02。图5还示出了平坦化层PLN、像素定义层PDL、发光元件（包括阳极RE、有机发光层OM及阴极SE）、支撑柱PS、薄膜封装层（包括第一无机层CVD1、有机层IJP及第二无机层CVD2）、光学胶层OCA、盖板CG。另外，图5还示出了栅极驱动电路20、第一挡墙Bank1及第二挡墙Bank2。栅极驱动电路20可设置于驱动器件层02的非显示区。

像素电路10可设置于驱动器件层02内，像素电路10与发光元件的阳极RE电连接。如图6所示，显示面板100的驱动器件层02可包括在远离衬底01方向上层叠设置的第一金属层M1、第二金属层M2及第三金属层M3。第一金属层M1与衬底01之间设置有半导体层b。各金属层之间以及半导体层b与第一金属层M1之间设置有绝缘层。示例性的，第一金属层M1与半导体层b之间设有栅极绝缘层GI，第二金属层M2与第一金属层M1之间设有电容绝缘层IMD，第三金属层M3与第二金属层M2之间设有层间介质层ILD。

图5和图6仅仅是一种示例，并不用于限定本申请。

示例性的，扫描信号线11以及发光控制信号线（图1中未示出）可设置于第一金属层M1。复位信号线34可设置于第二金属层M2，电源信号线33以及数据信号线32可设置于第三金属层M3。当然，也可以按照其它方式设置各信号线所在膜层，本申请对此不作限定。

在一些可选的实施方式中，如图7所示，栅极驱动电路20还可以包括第二栅极驱动电路22，第二栅极驱动电路22可包括级联的N级第二移位寄存器单元221，第一移位寄存器单元211的电路结构和第二移位寄存器单元221的电路结构相同。可以理解的是，多个第一移位寄存器单元211的电路结构相同，多个第二移位寄存器单元221的电路结构相同。本申请中对第一移位寄存器单元211和第二移位寄存器单元221的具体电路结构不做限定。

第k级第一移位寄存器单元211的信号输出端OUT与第k级第二移位寄存器单元221的触发信号输入端IN电连接，1≤k≤N，且k为正整数。图7中以N为6示意，可以理解的是，第一级第一移位寄存器单元211的信号输出端OUT与第一级第二移位寄存器单元221的触发信号输入端IN电连接，第一级第一移位寄存器单元211的输出信号作为第一级第二移位寄存器单元221的触发信号；第二级第一移位寄存器单元211的信号输出端OUT与第二级第二移位寄存器单元221的触发信号输入端IN电连接，第二级第一移位寄存器单元211的输出信号作为第二级第二移位寄存器单元221的触发信号；以此类推。

另外，可理解的是，第k级第一移位寄存器单元211的输出信号不仅作为第k级第二移位寄存器单元221的触发信号，还作为第k+1级第一移位寄存器单元211的触发信号。

示例性的，除第一级第二移位寄存器单元221和第N级第二移位寄存器单元221之外，第二级第二移位寄存器单元221至第N-1级第二移位寄存器单元221的信号输出端OUT可以通过扫描信号线与像素电路10电连接，第二级第二移位寄存器单元221至第N-1级第二移位寄存器单元221为各行像素电路10提供扫描信号。

通常情况下，栅极驱动电路20需要时钟信号的驱动才可以输出扫描信号。请继续参考图7，显示面板100至少还可以包括第一时钟信号线41和第二时钟信号线42 ，第一移位寄存器单元211和第二移位寄存器单元221均与第一时钟信号线41和第二时钟信号线42电连接。第一时钟信号线41可通过第五开关元件T5与第一时钟信号端410电连接，第一时钟信号线41可通过第六开关元件T6与第二时钟信号端420电连接，第二时钟信号线42可通过第七开关元件T7与第二时钟信号端420电连接，第二时钟信号线42可通过第八开关元件T8与第一时钟信号端410电连接，第五开关元件T5和第七开关元件T7的控制端均与正向扫描控制信号端U2D电连接，第六开关元件T6和第八开关元件T8的控制端均与反向扫描控制信号端D2U电连接。第一时钟信号端410输出导通电平时，第二时钟信号端420输出截止电平，第二时钟信号端420输出导通电平时，第一时钟信号端410输出截止电平。图7中以N等于6，M等于4为例，这仅仅是一种示例，并不用于限定本申请，可以根据实际需求设置M、N的具体数值。另外，第一时钟信号端410和第二时钟信号端420也可设置在显示面板100的绑定区NA1。

需要说明的是，本申请中对于各级第一移位寄存器单元以及各级第二移位寄存器单元的排序也是以正向扫描方向为例的。

示例性的，可以控制正向扫描控制信号端U2D输出导通电平，控制反向扫描控制信号端D2U输出截止电平，这样第一开关元件T1、第二开关元件T2、第五开关元件T5和第七开关元件T7导通，第三开关元件T3、第四开关元件T4、第六开关元件T6和第八开关元件T8截止，使得栅极驱动电路20的扫描方向为第一扫描方向，第一扫描方向可以理解为正向扫描方向。如图8所示，触发信号端STV提供的信号作为第一级第一移位寄存器单元S1的触发信号，第一级第一移位寄存器单元S1的输出信号作为第二级第一移位寄存器单元S2以及第一级第二移位寄存器单元R1的触发信号，第二级第一移位寄存器单元S2的输出信号作为第三级第一移位寄存器单元S3以及第二级第二移位寄存器单元R2的触发信号，以此类推，第一级第一移位寄存器单元S1至第六级第一移位寄存器单元S6可依次输出扫描信号，第一级第二移位寄存器单元R1至第六级第二移位寄存器单元R6也可依次输出扫描信号，从而实现在正向扫描方向下扫描信号的级传。可以理解的是，在第一扫描方向下，第二级第一移位寄存器单元S2和第一级第二移位寄存器单元R1的输出信号相同，第三级第一移位寄存器单元S3和第二级第二移位寄存器单元R2的输出信号相同，以此类推。

在反向扫描方向下，触发信号端31提供的信号可直接作为第N级第一移位寄存器单元211的触发信号，第j级第一移位寄存器单元211的输出信号作为第j-1级第一移位寄存器单元211的触发信号，从而实现在反向扫描方向下扫描信号的级传。

示例性的，可以控制正向扫描控制信号端U2D输出截止电平，控制反向扫描控制信号端D2U输出导通电平，这样第一开关元件T1、第二开关元件T2、第五开关元件T5和第七开关元件T7截止，第三开关元件T3、第四开关元件T4、第六开关元件T6和第八开关元件T8导通，使得栅极驱动电路20的扫描方向为第二扫描方向，第二扫描方向可以理解为反向扫描方向。如图9所示，触发信号端STV提供的信号作为第六级第一移位寄存器单元S6的触发信号，第六级第一移位寄存器单元S6的输出信号作为第五级第一移位寄存器单元S5以及第六级第二移位寄存器单元R6的触发信号，第五级第一移位寄存器单元S5的输出信号作为第四级第一移位寄存器单元S4以及第五级第二移位寄存器单元R5的触发信号，以此类推，第六级第一移位寄存器单元S6至第一级第一移位寄存器单元S1可依次输出扫描信号，第六级第二移位寄存器单元R6至第一级第二移位寄存器单元R1可依次输出扫描信号，从而实现在反向扫描方向下扫描信号的级传。可以理解的是，在第二扫描方向下，第五级第一移位寄存器单元S5和第六级第二移位寄存器单元R6的输出信号相同，第四级第一移位寄存器单元S4和第五级第二移位寄存器单元R5的输出信号相同，以此类推。

根据本申请实施例，通过设置第一开关元件至第八开关元件，只需控制在不同扫描方向下第一开关元件至第八开关元件的导通和截止情况，无需改变触发信号端STV以及第一时钟信号端410和第二时钟信号端420提供的信号，即可实现在正向扫描方向下，第一级第一移位寄存器单元至第N级第一移位寄存器单元依次输出扫描信号，第一级第二移位寄存器单元至第N级第二移位寄存器单元依次输出扫描信号，在反向扫描方向下，第N级第一移位寄存器单元至第一级第一移位寄存器单元依次输出扫描信号，第N级第二移位寄存器单元至第一级第二移位寄存器单元依次输出扫描信号，无需重新下载触发信号端以及各时钟信号端对应的代码，从而进一步解决显示面板无法实现正反扫功能的即时切换的技术问题。

在一些可选的实施例中，第一开关元件至第八开关元件可以均为薄膜晶体管。第一开关元件至第八开关元件的控制端即为第一开关元件至第八开关元件的栅极。通常情况下，第一移位寄存器单元和第二移位寄存器单元也包括薄膜晶体管，如此可同时形成第一开关元件至第八开关元件以及第一移位寄存器单元和第二移位寄存器单元中的薄膜晶体管，从而简化工艺步骤。

示例性的，第一开关元件至第八开关元件可以均为P型晶体管，或者第一开关元件至第八开关元件可以均为N型晶体管，或者，第一开关元件至第八开关元件的晶体管类型可以和栅极驱动电路中的晶体管类型相同。

在一些可选的实施例中，请参考图7，第一移位寄存器单元211和第二移位寄存器单元221均包括第一时钟信号输入端CK和第二时钟信号输入端XCK。其中，第奇数级第一移位寄存器单元211以及第偶数级第二移位寄存器单元221的第一时钟信号输入端CK均与第一时钟信号线41电连接，第奇数级第一移位寄存器单元21以及第偶数级第二移位寄存器单元221的第二时钟信号输入端XCK均与第二时钟信号线42电连接，第偶数级第一移位寄存器单元211以及第奇数级第二移位寄存器单元221的第一时钟信号输入端CK均与第二时钟信号线42电连接，第偶数级第一移位寄存器单元211以及第奇数级第二移位寄存器单元221的第二时钟信号输入端XCK均与第一时钟信号线41电连接。

需要说明的是，这里的第奇数级以及第偶数级仍是以正向扫描方向为例的。

例如，N为6，奇数级第一移位寄存器单元S1、S3、S5的第一时钟信号输入端CK均与第一时钟信号线41电连接，奇数级第一移位寄存器单元S1、S3、S5的第二时钟信号输入端XCK均与第二时钟信号线42电连接。偶数级第一移位寄存器单元S2、S4、S6的第一时钟信号输入端CK均与第二时钟信号线42电连接，偶数级第一移位寄存器单元S2、S4、S6的第二时钟信号输入端XCK均与第一时钟信号线41电连接。奇数级第二移位寄存器单元R1、R3、R5的第一时钟信号输入端CK均与第二时钟信号线42电连接，奇数级第二移位寄存器单元R1、R3、R5的第二时钟信号输入端XCK均与第一时钟信号线41电连接。偶数级第二移位寄存器单元R2、R4、R6的第一时钟信号输入端CK均与第一时钟信号线41电连接，偶数级第二移位寄存器单元R2、R4、R6的第二时钟信号输入端XCK均与第二时钟信号线42电连接。

如图7所示，在第一扫描方向下，也就是在正向扫描方向下，可控制正向扫描控制信号端U2D输出导通电平，控制反向扫描控制信号端D2U输出截止电平，第五开关元件T5和第七开关元件T7导通，第一时钟信号端410的时钟信号通过第五开关元件T5传输至第一时钟信号线41，第二时钟信号端420的时钟信号通过第七开关元件T7提供至第二时钟信号线42。在第二扫描方向下，也就是在反向扫描方向下，可控制正向扫描控制信号端U2D输出截止电平，控制反向扫描控制信号端D2U输出导通电平，第六开关元件T6和第八开关元件T8导通，第一时钟信号端410的时钟信号通过第八开关元件T8传输至第二时钟信号线42，第二时钟信号端420的时钟信号通过第六开关元件T6提供至第一时钟信号线41。

本申请实施例中，通过增加正向扫描控制信号端U2D控制的第五开关元件T5和第七开关元件T7以及反向扫描控制信号端D2U控制的第六开关元件T6和第八开关元件T8，并在上述第一时钟信号线41和第二时钟信号线42与第一移位寄存器单元211和第二移位寄存器单元221的连接关系下，无需切换第一时钟信号端410和第二时钟信号端420的时钟信号，即可实现第一时钟信号线41和第二时钟信号线42上时钟信号的切换，从而解决显示面板无法实现正反扫功能的即时切换的技术问题。

示例性的，像素电路10通常包括驱动晶体管，为了提高显示均一性，通常在将数据信号写入像素电路之前，需要对驱动晶体管进行复位，因此为了保证像素电路10的正常工作，需要为像素电路提供两种扫描信号。如图7所示，为了保证在正向扫描方向下及反向扫描方向下，每行像素电路10均能接收两种扫描信号，需要将N与M的关系设置为N-M≥2。也就是说，第一移位寄存器单元211的个数、第二移位寄存器单元221的个数与像素电路10的行数的差值大于或等于2。可以理解的是，第一移位寄存器单元211的个数与第二移位寄存器单元221的个数相等。例如，第一移位寄存器单元211的个数与第二移位寄存器单元221的个数均为6，像素电路10的行数可以为4。

在一些可选的实施例中，如图7所示，扫描信号线11可至少包括第一扫描线111和第二扫描线112，第一扫描线111上的信号用于控制第一复位信号Vref1写入像素电流10中的驱动晶体管的栅极，第二扫描线112上的信号用于控制数据信号写入像素电路10。

作为一个示例，如图10所示，像素电路10可包括七个晶体管和一个存储电容，各元器件的连接方式可具体参考图10，再次不再详细赘述。其中，驱动晶体管标记为M1，发光元件标记为D，PVEE可为公共电源信号线，PVEE与负电压信号端电连接。Vref1表示第一复位信号，Vref2表示第二复位信号。Vref1和Vref2均为负电压信号。Vref1和Vref2的数值可以相同，在Vref1和Vref2的数值相同的情况下，可以利用同一条复位信号线14向像素电路10提供复位信号。Emit表示发光控制信号。

如图11所示，像素电路10的工作过程可包括复位阶段t1、数据写入阶段t2和发光阶段t3。以像素电路中的各晶体管在低电平下导通为例，在复位阶段t1，第一扫描线111提供低电平，晶体管M4导通，第一复位信号Vref1传输至驱动晶体管M1的栅极，对驱动晶体管M1的栅极进行复位。在数据写入阶段t2，第二扫描线112提供低电平，晶体管M2及晶体管M3导通，数据信号线12上的数据信号传输至驱动晶体管M1的栅极，并对驱动晶体管M1的阈值电压进行补偿。如图11所示，晶体管M5的栅极可与第三扫描线113电连接，第三扫描线113上的信号可以与第一扫描线111和第二扫描线112中任意一者上的信号相同。或者，如图12所示，像素电路10的工作过程还可包括初始复位阶段t0，第三扫描线113上的在初始复位阶段t0为低电平，第三扫描线113上的低电平在第一扫描线111和第二扫描线112上的低电平之前。晶体管M5用于在导通时将第二复位信号Vref2传输中发光元件D的阳极，对发光元件D的阳极进行复位。在发光阶段t3发光控制信号Emit为低电平，晶体管M6及晶体管M7导通，驱动晶体管M1产生的驱动电流传输至发光元件D，发光元件D发光。

请继续参考图7，第a级第一移位寄存器单元211的信号输出端OUT与第a-1行的像素电路10对应的第一扫描线111电连接，第a级第二移位寄存器单元221的信号输出端与第a-1行的像素电路10对应的第二扫描线112电连接；N-M=2，2≤a≤N-1，且a为正整数。

示例性的，仍以N=6，M=4为例，a=2时，第二级第一移位寄存器单元S2的信号输出端OUT与第一行的像素电路10对应的第一扫描线111电连接，第二级第二移位寄存器单元R2的信号输出端OUT与第一行的像素电路10对应的第二扫描线112电连接。如图8和图9所示，在第一扫描方向下或者在第二扫描方向下，第二级第一移位寄存器单元S2输出的低电平信号均在第二级第二移位寄存器单元R2输出的低电平之前，可保证第一行的像素电路10在正反向扫描方向下均能正常工作。a=3时，第三级第一移位寄存器单元S3的信号输出端OUT与第二行的像素电路10对应的第一扫描线111电连接，第三级第二移位寄存器单元R3的信号输出端OUT与第二行的像素电路10对应的第二扫描线112电连接。如图8和图9所示，在第一扫描方向下或者在第二扫描方向下，第三级第一移位寄存器单元S3输出的低电平信号均在第三级第二移位寄存器单元R3输出的低电平之前，可保证第二行的像素电路10在正反向扫描方向下均能正常工作。以此类推，可保证每行像素电路10在正反向扫描方向下均能正常工作。

在一些可选的实施例中，如图13至图15所示，扫描信号线11还可以包括第三扫描线113，第三扫描线113上的信号用于控制第二复位信号Vref2写入像素电路10的发光元件D的阳极。只要在发光阶段t3之前对发光元件D的阳极进行复位即可，因此，第三扫描线113上的信号可以与第一扫描线111和第二扫描线112中的任意一者上的扫描信号相同。

例如，如图13所示，第a级第一移位寄存器单元211的信号输出端OUT与第a-1行 的像素电路10对应的第三扫描线113电连接，也就是说，同一行像素电路10对应的第三扫描线113和其对应的第一扫描线111上的信号相同。

又例如，如图14所示，第a级第二移位寄存器单元221的信号输出端OUT与第a-1行的像素电路10对应的第三扫描线113电连接，也就是说，同一行像素电路10对应的第三扫描线113和其对应的第二扫描线112上的信号相同。

又例如，如图15所示，第a+1级第二移位寄存器单元221的信号输出端OUT与第a-1行 的像素电路10对应的第三扫描线113电连接。以a=2为例，第二级第一移位寄存器单元S2的信号输出端OUT与第一行的像素电路10对应的第一扫描线111电连接，第二级第二移位寄存器单元R2的信号输出端OUT与第一行的像素电路10对应的第二扫描线112电连接，第三级第二移位寄存器单元S3的信号输出端OUT与第一行的像素电路10对应的第三扫描线113电连接。如图8所示，在第一扫描方向下，第三级第二移位寄存器单元S3和第二级第二移位寄存器单元R2输出的信号相同，可以理解的是，在第一扫描方向下，同一行的像素电路10对应的第三扫描线113上的信号与其对应的第二扫描线112上的信号相同。如图9所示，在第二扫描方向下，第三级第二移位寄存器单元S3输出的低电平信号在第二级第一移位寄存器单元S2以及第二级第二移位寄存器单元R2输出的低电平信号之前。因此，在第a+1级第二移位寄存器单元221的信号输出端OUT与第a-1行 的像素电路10对应的第三扫描线113电连接的情况下，也可保证像素电路10的正常工作。

如上文所述，为了保证像素电路在正反向扫描方向下均能够正常工作，需要将像素电路的行数设置为小于第一移位寄存器单元以及第二移位寄存器单元的级数，如图7或者图13至图15所示，第一级第二移位寄存器单元R1的信号输出端、最后一级第二移位寄存器单元R6的信号输出端均未与像素电路10电连接，且第一级第一移位寄存器单元S1的信号输出端也未与像素电路10电连接，这就导致多个第一移位寄存器单元211的负载不同，多个第二移位寄存器单元221的负载也不同，进而导致显示不均一。为了平衡第一移位寄存器单元211以及第二移位寄存器单元221的负载，提高显示均一性，如图16所示，显示面板100可包括虚拟像素电路10’。可以理解的是，虚拟像素电路10’不发光。虚拟像素电路10’可位于显示面板100的非显示区。第一级第一移位寄存器单元S1的信号输出端、第一级第二移位寄存器单元R1的信号输出端、最后一级第二移位寄存器单元R6的信号输出端中的至少一者可电连接虚拟像素电路10’。

另外，请继续参考图7、图13或者图14，最后一级第一移位寄存器单元S6的信号输出端也未与像素电路10电连接，这样，最后一级第一移位寄存器单元S6的负载与其它级第一移位寄存器单元的负载也不同。进一步的，最后一级第一移位寄存器单元S6的信号输出端也可与虚拟像素电路10’电连接。

例如，如图16所示，可设置两行虚拟像素电路10’， 第一级第一移位寄存器单元S1的信号输出端、第一级第二移位寄存器单元R1的信号输出端可与其中一行虚拟像素电路10’电连接，最最后一级第一移位寄存器单元S6的信号输出端、后一级第二移位寄存器单元R6的信号输出端可与另外一行虚拟像素电路10’电连接。

在一些可选的实施例中，如图17所示，仍以扫描信号线11可至少包括第一扫描线111和第二扫描线112，第一扫描线111上的信号用于控制第一复位信号Vref1写入像素电流10中的驱动晶体管的栅极，第二扫描线112上的信号用于控制数据信号写入像素电路10为例，且以图10所示的像素电路结构和图11或图12所示的时序为例，在栅极驱动电路20仅包括第一栅极驱动电路21的情况下，可以设置第九开关元件T9至第十二开关元件T12来切换第一扫描线111和第二扫描线112与各级第一移位寄存器单元的连接关系，来实现显示面板的扫描顺序的切换。

具体的，如图17所示，第i级第一移位寄存器单元211的信号输出端OUT通过串联的第九开关元件T9和第十四开关元件T14与第i行像素电路10对应的第一扫描线111电连接，第i+1级第一移位寄存器单元211的信号输出端OUT通过第十开关元件T10与第i行像素电路10对应的第二扫描线112电连接，第九开关元件T9、第十开关元件T10和第十四开关元件T14的控制端均与正向扫描控制信号端U2D电连接。如图3所示，在第一扫描方向下，也就是在正向扫描方向下，可控制正向扫描控制信号端U2D输出导通电平，反向扫描控制信号端D2U输出截止电平，第一开关元件T1、第二开关元件T2、第九开关元件T9、第十开关元件T10和第十四开关元件T14导通，扫描信号的级传方向为由第i级第一移位寄存器单元211传向第i+1级第一移位寄存器单元211，第i级第一移位寄存器单元211的信号输出端OUT输出的低电平在第i+1级第一移位寄存器单元211的信号输出端OUT输出的低电平之前。第i行像素电路10对应的第一扫描线111上传输第i级第一移位寄存器单元211的信号输出端OUT输出的信号，第i行像素电路10对应的第二扫描线112上传输第i+1级第一移位寄存器单元211的信号输出端OUT输出的信号，从而实现显示面板的正向扫描。

第i级第一移位寄存器单元211的信号输出端OUT通过串联的第十一开关元件T11和第十三开关元件T13与第i行像素电路10对应的第二扫描线112电连接，第i+1级第一移位寄存器单元211的信号输出端OUT通过第十二开关元件T12与第i行像素电路10对应的第一扫描线111电连接，第十一开关元件T11、第十二开关元件T12和第十三开关元件T13的控制端均与反向扫描控制信号端D2U电连接。如图4所示，在第二扫描方向下，也就是在反向扫描方向下，可控制正向扫描控制信号端U2D输出截止电平，反向扫描控制信号端D2U输出导通电平，第三开关元件T3、第四开关元件T4、第十一开关元件T11、第十二开关元件T12和第十三开关元件T13导通，扫描信号的级传方向为由第i+1级第一移位寄存器单元211传向第i级第一移位寄存器单元211，需要说明的是，这里的第i+1级第一移位寄存器单元211和第i级第一移位寄存器单元211是以正向扫描方向为例进行说明的。示例性的，如图17所示，N为6，第三开关元件T3、第四开关元件T4导通的情况下，扫描信号的级传方向为由第六级第一移位寄存器单元S6传向第五级第一移位寄存器单元S5，接着由第五级第一移位寄存器单元S5传向第四级第一移位寄存器单元S4，以此类推。

以第五行像素电路10为例，第五级第一移位寄存器单元S5的信号输出端OUT通过第十一开关元件T11及第十三开关元件T13与第五行像素电路10对应的第二扫描线112电连接，第六级第一移位寄存器单元211的信号输出端OUT通过第十二开关元件T12与第五行像素电路10对应的第一扫描线111电连接。继续参考图4，第六级第一移位寄存器单元S6的信号输出端OUT输出的低电平在第五级第一移位寄存器单元S5的信号输出端OUT输出的低电平之前。第五行像素电路10对应的第一扫描线111上传输第六级第一移位寄存器单元S6的信号输出端OUT输出的信号，第五行像素电路10对应的第二扫描线112上传输第五级第一移位寄存器单元S5的信号输出端OUT输出的信号，从而实现显示面板的反向扫描。

如图17所示，为了保证在正向扫描方向下及反向扫描方向下，每行像素电路10均能接收两种扫描信号，需要将N与M的关系设置为N-M≥1。也就是说，第一移位寄存器单元211的个数与像素电路10的行数的差值大于或等于1。可选的，为了尽可能的设置更大的分辨率，N与M的差值可以为1。例如，第一移位寄存器单元211的个数为6，像素电路10的行数可以为5。

在一些可选的实施例中，第一开关元件至第四开关元件以及第九开关元件至第十四开关元件可以均为薄膜晶体管。第一开关元件至第四开关元件的控制端即为第一开关元件至第四开关元件的栅极，第九开关元件至第十四开关元件的控制端即为第九开关元件至第十二开关元件的栅极。如上文所述，通常情况下，第一移位寄存器单元也包括薄膜晶体管，如此可同时形成第一开关元件至第四开关元件、第九开关元件至第十四开关元件以及第一移位寄存器单元中的薄膜晶体管，从而简化工艺步骤。

示例性的，第一开关元件至第四开关元件、第九开关元件至第十四开关元件可以均为P型晶体管，或者第一开关元件至第四开关元件、第九开关元件至第十四开关元件可以均为N型晶体管，或者，第一开关元件至第四开关元件、第九开关元件至第十四开关元件的晶体管类型可以和栅极驱动电路中的晶体管类型相同。

在一些可选的实施例中，如图18至图19所示，在栅极驱动电路仅包括第一移位寄存器单元的情况下，扫描信号线11也可以包括第三扫描线113，第三扫描线113上的信号用于控制第二复位信号Vref2写入像素电路10的发光元件D的阳极。如上文所述，只要在发光阶段t3之前对发光元件D的阳极进行复位即可，因此，第三扫描线113上的信号可以与第一扫描线111和第二扫描线112中的任意一者上的扫描信号相同。

例如，如图18所示，第i行像素电路10对应的第三扫描线113与第i行像素电路10对应的第一扫描线111电连接。也就是说，第i行像素电路10对应的第三扫描线113上的信号与第i行像素电路10对应的第一扫描线111上的信号相同。

又例如，如图19所示，第i行像素电路10对应的第三扫描线113与第i行像素电路10对应的第二扫描线112电连接。也就是说，第i行像素电路10对应的第三扫描线113上的信号与第i行像素电路10对应的第二扫描线112上的信号相同。图18和图19所示的示例均可实现在发光阶段之前对发光元件的阳极进行复位，从而保证像素电路的正常工作。

如上文所述，为了保证像素电路在正反向扫描方向下均能够正常工作，需要将像素电路的行数设置为小于第一移位寄存器单元的级数，如图17至图19所示，第一级第一移位寄存器单元S1的信号输出端未与像素电路10电连接，且第二级第一移位寄存器单元S1的信号输出端至第N-1级第一移位寄存器单元S1的信号输出端均与两行像素电路10电连接，而最后一级第一移位寄存器单元S1的信号输出端仅与一行像素电路0电连接，这就导致多个第一移位寄存器单元211的负载不同，进而导致显示不均一。为了平衡各第一移位寄存器单元211的负载，提高显示均一性，如图20所示，显示面板100可包括虚拟像素电路10’。可以理解的是，虚拟像素电路10’不发光。虚拟像素电路10’可位于显示面板100的非显示区。第一级第一移位寄存器单元S1的信号输出端、最后一级第一移位寄存器单元S1的信号输出端中的至少一者可电连接虚拟像素电路10’。

例如，如图16所示，可设置两行虚拟像素电路10’， 第一级第一移位寄存器单元S1的信号输出端可与其中一行虚拟像素电路10’电连接，最后一级第一移位寄存器单元S6的信号输出端可与另外一行虚拟像素电路10’电连接。另外，由于虚拟像素电路10’不发光，因此第一级第一移位寄存器单元S1的信号输出端以及最后一级第一移位寄存器单元S6的信号输出端可直接与虚拟像素电路10’电连接，第一级第一移位寄存器单元S1的信号输出端与虚拟像素电路10’之间可不必设置开关元件，最后一级第一移位寄存器单元S6的信号输出端与虚拟像素电路10’之间也可不必设置开关元件。

本申请实施例的显示面板100可以为有机发光二极管（Organic Light-EmittingDiode，OLED）显示面板。

基于相同的发明构思，本申请实施例还提供一种显示面板的驱动方法，用于驱动上述任意一项实施例的显示面板。如图21所示，本申请实施例提供的显示面板的驱动方法包括步骤S210和步骤S220。

步骤S210，在第一扫描方向下，控制正向扫描控制信号端输出导通电平，控制反向扫描控制信号端输出截止电平。

步骤S220，在第二扫描方向下，控制正向扫描控制信号端输出截止电平，控制反向扫描控制信号端输出导通电平。

第一扫描方向可理解为正向扫描方向，第二扫描方向可理解为反向扫描方向。

根据本申请实施例，显示面板设置有第一开关元件至第四开关元件，只需控制在不同扫描方向下第一开关元件至第四开关元件的导通和截止情况，无需改变触发信号端STV提供的信号，即可实现在正向扫描方向下，第一级第一移位寄存器单元至第N级第一移位寄存器单元依次输出扫描信号，在反向扫描方向下，第N级第一移位寄存器单元至第一级第一移位寄存器单元依次输出扫描信号，无需重新下载触发信号端对应的代码，从而解决显示面板无法实现正反扫功能的即时切换的技术问题。

示例性的，本申请实施例提供的显示面板的驱动方法可由显示面板的驱动芯片来执行。

需要说明的是，在不矛盾的情况上，本申请的各实施例可以相互结合。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图22，图22是本申请实施例提供的一种显示装置的结构示意图。图22提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图22实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (14)

1.一种显示面板，其特征在于，具有显示区和非显示区，所述显示面板包括：

M行像素电路，位于所述显示区；

栅极驱动电路，位于所述非显示区，所述栅极驱动电路包括第一栅极驱动电路，所述第一栅极驱动电路包括级联的N级第一移位寄存器单元；

其中，第一级所述第一移位寄存器单元的触发信号输入端通过第一开关元件与触发信号端电连接，且第i级所述第一移位寄存器单元的信号输出端通过第二开关元件与第i+1级所述第一移位寄存器单元的触发信号输入端电连接，所述第一开关元件和所述第二开关元件的控制端均与正向扫描控制信号端电连接；

第N级所述第一移位寄存器单元的触发信号输入端通过第三开关元件与所述触发信号端电连接，且第j级所述第一移位寄存器单元的信号输出端通过第四开关元件与第j-1级所述第一移位寄存器单元的触发信号输入端电连接，所述第三开关元件和所述第四开关元件的控制端均与反向扫描控制信号端电连接；

M、N、i、j均为正整数，且N大于M，1≤i≤N-1，2≤j≤N；

所述栅极驱动电路包括第二栅极驱动电路，所述第二栅极驱动电路包括N级第二移位寄存器单元，所述第一移位寄存器单元的电路结构和所述第二移位寄存器单元的电路结构相同，第k级所述第一移位寄存器单元的信号输出端与第k级所述第二移位寄存器单元的触发信号输入端电连接，1≤k≤N，且k为正整数；

各行所述像素电路至少电连接有第一扫描线和第二扫描线，所述第一扫描线上的信号用于控制第一复位信号写入所述像素电路的驱动晶体管的栅极，所述第二扫描线上的信号用于控制数据信号写入所述像素电路；

第a级所述第一移位寄存器单元的信号输出端与第a-1行的所述像素电路对应的所述第一扫描线电连接，第a级所述第二移位寄存器单元的信号输出端与第a-1行的所述像素电路对应的所述第二扫描线电连接；

2≤a≤N-1，且a为正整数。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板至少还包括第一时钟信号线和第二时钟信号线，所述第一移位寄存器单元和所述第二移位寄存器单元均与所述第一时钟信号线和所述第二时钟信号线电连接，所述第一时钟信号线通过第五开关元件与第一时钟信号端电连接，所述第一时钟信号线通过第六开关元件与第二时钟信号端电连接，所述第二时钟信号线通过第七开关元件与所述第二时钟信号端电连接，所述第二时钟信号线通过第八开关元件与所述第一时钟信号端电连接，所述第五开关元件和所述第七开关元件的控制端均与所述正向扫描控制信号端电连接，所述第六开关元件和所述第八开关元件的控制端均与所述反向扫描控制信号端电连接；

所述第一时钟信号端输出导通电平时，所述第二时钟信号端输出截止电平，所述第二时钟信号端输出导通电平时，所述第一时钟信号端输出截止电平。

3.根据权利要求2所述的显示面板，其特征在于，所述第一移位寄存器单元和所述第二移位寄存器单元均包括第一时钟信号输入端和第二时钟信号输入端；

第奇数级所述第一移位寄存器单元以及第偶数级所述第二移位寄存器单元的第一时钟信号输入端均与所述第一时钟信号线电连接，第奇数级所述第一移位寄存器单元以及第偶数级所述第二移位寄存器单元的第二时钟信号输入端均与所述第二时钟信号线电连接，第偶数级所述第一移位寄存器单元以及第奇数级所述第二移位寄存器单元的第一时钟信号输入端均与所述第二时钟信号线电连接，第偶数级所述第一移位寄存器单元以及第奇数级所述第二移位寄存器单元的第二时钟信号输入端均与所述第一时钟信号线电连接。

4.根据权利要求3所述的显示面板，其特征在于，N-M≥2。

5.根据权利要求1所述的显示面板，其特征在于，各行所述像素电路至少电连接有第三扫描线，所述第三扫描线上的信号用于控制第二复位信号写入所述像素电路的发光元件的阳极；

第a级所述第一移位寄存器单元的信号输出端与第a-1行的所述像素电路对应的所述第三扫描线电连接；

或者，第a级所述第二移位寄存器单元的信号输出端与第a-1行的所述像素电路对应的所述第三扫描线电连接；

或者，第a+1级所述第一移位寄存器单元的信号输出端与第a-1行的所述像素电路对应的所述第三扫描线电连接。

6.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括虚拟像素电路；

第一级所述第一移位寄存器单元的信号输出端、第一级所述第二移位寄存器单元的信号输出端、最后一级所述第二移位寄存器单元的信号输出端中的至少一者电连接有所述虚拟像素电路。

7.根据权利要求2所述的显示面板，其特征在于，所述第一开关元件至所述第八开关元件均为薄膜晶体管。

8.一种显示面板，其特征在于，具有显示区和非显示区，所述显示面板包括：

M行像素电路，位于所述显示区；

栅极驱动电路，位于所述非显示区，所述栅极驱动电路包括第一栅极驱动电路，所述第一栅极驱动电路包括级联的N级第一移位寄存器单元；

其中，第一级所述第一移位寄存器单元的触发信号输入端通过第一开关元件与触发信号端电连接，且第i级所述第一移位寄存器单元的信号输出端通过第二开关元件与第i+1级所述第一移位寄存器单元的触发信号输入端电连接，所述第一开关元件和所述第二开关元件的控制端均与正向扫描控制信号端电连接；

第N级所述第一移位寄存器单元的触发信号输入端通过第三开关元件与所述触发信号端电连接，且第j级所述第一移位寄存器单元的信号输出端通过第四开关元件与第j-1级所述第一移位寄存器单元的触发信号输入端电连接，所述第三开关元件和所述第四开关元件的控制端均与反向扫描控制信号端电连接；

M、N、i、j均为正整数，且N大于M，1≤i≤N-1，2≤j≤N；

各行所述像素电路至少电连接有第一扫描线和第二扫描线，所述第一扫描线上的信号用于控制第一复位信号写入所述像素电路的驱动晶体管的栅极，所述第二扫描线上的信号用于控制数据信号写入所述像素电路；

第i级所述第一移位寄存器单元的信号输出端通过串联的第九开关元件及第十四开关元件与第i行所述像素电路对应的所述第一扫描线电连接，第i+1级所述第一移位寄存器单元的信号输出端通过第十开关元件与第i行所述像素电路对应的所述第二扫描线电连接，第i级所述第一移位寄存器单元的信号输出端通过串联的第十一开关元件及第十三开关元件与第i行所述像素电路对应的所述第二扫描线电连接，第i+1级所述第一移位寄存器单元的信号输出端通过第十二开关元件与第i行所述像素电路对应的所述第一扫描线电连接，所述第九开关元件、所述第十开关元件和所述第十四开关元件的控制端均与所述正向扫描控制信号端电连接，所述第十一开关元件、所述第十二开关元件和所述第十三开关元件的控制端均与所述反向扫描控制信号端电连接，N-M≥1。

9.根据权利要求8所述的显示面板，其特征在于，各行所述像素电路至少电连接有第三扫描线，所述第三扫描线上的信号用于控制第二复位信号写入所述像素电路的发光元件的阳极；

第i行所述像素电路对应的所述第三扫描线与第i行所述像素电路对应的所述第一扫描线电连接；

或者，第i行所述像素电路对应的所述第三扫描线与第i行所述像素电路对应的所述第二扫描线电连接。

10.根据权利要求8所述的显示面板，其特征在于，N-M=1。

11.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括虚拟像素电路；

第一级所述第一移位寄存器单元的信号输出端、最后一级所述第一移位寄存器单元的信号输出端中的至少一者电连接有所述虚拟像素电路。

12.根据权利要求8所述的显示面板，其特征在于，所述第一开关元件至所述第四开关元件以及所述第九开关元件至所述第十四开关元件均为薄膜晶体管。

13.一种显示面板的驱动方法，其特征在于，用于驱动如权利要求1~12任一项所述的显示面板，所述方法包括：

在第一扫描方向下，控制所述正向扫描控制信号端输出导通电平，控制所述反向扫描控制信号端输出截止电平；

在第二扫描方向下，控制所述正向扫描控制信号端输出截止电平，控制所述反向扫描控制信号端输出导通电平。

14.一种显示装置，其特征在于，包括如权利要求1至12任一项所述的显示面板。