CN111223515B

CN111223515B - 一种移位寄存器、其驱动方法、驱动电路及显示装置

Info

Publication number: CN111223515B
Application number: CN201911229393.2A
Authority: CN
Inventors: 王铁石; 刘伟星; 秦纬
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2019-12-04
Filing date: 2019-12-04
Publication date: 2022-02-01
Anticipated expiration: 2039-12-04
Also published as: CN111223515A

Abstract

本发明公开了一种移位寄存器、其驱动方法、驱动电路及显示装置，包括：输入模块、第一控制模块、第二控制模块、第一输出模块，第二输出模块。通过上述模块的相互配合，可以对其对应行的像素既提供扫描控制晶体管的栅极扫描信号，又提供发光控制晶体管的发光控制信号，相比于分别设置提供栅极扫描信号的栅极驱动电路和提供发光控制信号的发光驱动电路，可以减少所需的TFT总数。从而可以简化每一行像素对应的驱动电路结构，可以减少电路功耗并可以实现窄边框。并且，对于栅极扫描信号和发光控制信号，均可以实现信号的移位输出。

Description

一种移位寄存器、其驱动方法、驱动电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器、其驱动方法、驱动电路及显示装置。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin FilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板中TFT的控制。然而，栅极开关电路所需的TFT总数量较多，导致电路复杂以及边框较宽。

发明内容

本发明实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，可以提供栅极扫描信号和发光控制信号。

因此，本发明实施例提供了一种移位寄存器，包括：输入模块、第一控制模块、第二控制模块、第一输出模块，第二输出模块，其中：

所述输入模块用于在输入信号端的信号控制下，将输入信号端的信号提供给第一节点；

所述第一控制模块用于在第一控制信号端的信号和时钟信号端的信号控制下，将参考电压信号端的信号提供给第二节点；

所述第二控制模块用于在第二控制信号端的信号控制下，将所述第二控制信号端的信号提供给所述第二节点，以及在所述第二节点的信号控制下，将所述参考电压信号端的信号提供给所述第一节点；

所述第一输出模块用于在所述第一节点的信号控制下将所述时钟信号端的信号提供给扫描输出信号端以及在所述第二节点的信号控制下将所述参考电压信号端的信号提供给扫描输出信号端；

所述第二输出模块用于在所述时钟信号端的信号控制下将所述时钟信号端的信号提供给第三节点，以及在所述第二节点的信号控制下，将所述参考电压信号端的信号提供给第三节点；

所述第二节点与发光控制信号端电连接，所述第三节点与级联输出信号端电连接。

可选地，所述输入模块包括：第一开关晶体管，所述第一开关晶体管的第一端与所述输入信号端电连接，所述第一开关晶体管的控制端与所述输入信号端电连接，所述第一开关晶体管的第二端与所述第一节点电连接。

可选地，所述第一控制模块包括：第二开关晶体管以及第三开关晶体管；其中：

所述第二开关晶体管的第一端与所述参考电压信号端电连接，所述第二开关晶体管的控制端与所述时钟信号端电连接，所述第二开关晶体管的第二端与所述第三开关晶体管的第一端电连接；

所述第三开关晶体管的控制端与所述第一控制信号端电连接，所述第三开关晶体管的第二端与所述第二节点电连接。

可选地，所述第二控制模块包括：第四开关晶体管、第五开关晶体管；其中：

所述第四开关晶体管的第一端与所述参考电压信号端电连接，所述第四开关晶体管的控制端与所述第二节点电连接，所述第四开关晶体管的第二端与所述第一节点电连接；

所述第五开关晶体管的第一端与所述第二控制信号端电连接，所述第五开关晶体管的控制端与所述第二控制信号端电连接，所述第五开关晶体管的第二端与所述第二节点电连接。

可选地，所述第一输出模块包括：第一电容、第六开关晶体管、第七开关晶体管；其中：

所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述扫描输出信号端电连接；

所述第六开关晶体管的第一端与所述时钟信号端电连接，所述第六开关晶体管的控制端与所述第一节点电连接，所述第六开关晶体管的第二端与所述扫描输出信号端电连接；

所述第七开关晶体管的第一端与所述参考电压信号端电连接，所述第七开关晶体管的控制端与所述第二节点电连接，所述第七开关晶体管的第二端与所述扫描输出信号端电连接。

可选地，所述第二输出模块包括：第二电容、第八开关晶体管、第九开关晶体管；其中：

所述第二电容的第一端与所述第三节点电连接，所述第二电容的第二端与所述参考电压信号端电连接；

所述第八开关晶体管的第一端与所述时钟信号端电连接，所述第八开关晶体管的控制端与所述时钟信号端电连接，所述第八开关晶体管的第二端与所述第三节点电连接；

所述第九开关晶体管的第一端与所述参考电压信号端电连接，所述第九开关晶体管的控制端与所述第二节点电连接，所述第九开关晶体管的第二端与所述第三节点电连接。

可选地，所述移位寄存器还包括，稳压模块，所述稳压模块用于存储所述第二节点的信号。

可选地，所述稳压模块包括：第三电容，所述第三电容的第一端与所述第二节点电连接，所述第三电容的第二端与所述参考电压信号端电连接。

相应地，本发明实施例还提供了一种驱动电路，包括级联的多个上述任一种移位寄存器；其中，

第一级移位寄存器的输入信号端与扫描触发信号端电连接，且第一级移位寄存器的第一控制信号端与发光触发信号端电连接；

每相邻两级移位寄存器中，下一级移位寄存器的输入信号端与上一级移位寄存器的扫描输出信号端电连接，所述上一级移位寄存器的第二控制信号端与所述下一级移位寄存器的扫描输出信号端电连接，所述下一级移位寄存器的第一控制信号端与所述上一级移位寄存器的级联输出信号端电连接。

相应地，本发明实施例还提供了一种显示装置，包括上述驱动电路。

相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：第一阶段，对时钟信号端加载第一电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第二电平的信号，对第二控制信号端加载第一电平的信号；

第二阶段，对时钟信号端加载第二电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第二电平的信号，对第二控制信号端加载第一电平的信号；

第三阶段，对时钟信号端加载第一电平的信号，对输入信号端加载第二电平的信号，对第一控制信号端加载第二电平的信号，对第二控制信号端加载第一电平的信号；

第四阶段，对时钟信号端加载第二电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第一电平的信号，对第二控制信号端加载第一电平的信号；

第五阶段，对时钟信号端加载第一电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第一电平的信号，对第二控制信号端加载第二电平的信号。

本发明有益效果如下：

本发明实施例提供的移位寄存器，通过上述模块的相互配合，可以对其对应行的像素既提供扫描控制晶体管的栅极扫描信号，又提供发光控制晶体管的发光控制信号，相比于分别设置提供栅极扫描信号的栅极驱动电路和提供发光控制信号的发光驱动电路，可以减少所需的TFT总数。从而可以简化每一行像素对应的驱动电路结构，可以减少电路功耗并可以实现窄边框。并且，对于栅极扫描信号和发光控制信号，均可以实现信号的移位输出。

附图说明

图1为本发明实施例提供的一种移位寄存器的示意图；

图2为本发明实施例提供的一种移位寄存器的具体示意图；

图3为本发明实施例提供的又一种移位寄存器的示意图；

图4为本发明实施例提供的又一种移位寄存器的具体示意图；

图5为本发明实施例提供的移位寄存器的驱动方法的流程图；

图6为本发明实施例提供的一种电路时序图；

图7为本发明实施例提供的又一种电路时序图；

图8为本发明实施例提供的一种驱动电路的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

本发明实施例提供的一种移位寄存器，如图1所示，包括：输入模块10、第一控制模块20、第二控制模块30、第一输出模块40，第二输出模块50，其中：

输入模块10用于在输入信号端Input的信号控制下，将输入信号端Input的信号提供给第一节点A；

第一控制模块20用于在第一控制信号端CS的信号和时钟信号端CLK的信号控制下，将参考电压信号端Vref的信号提供给第二节点B；

第二控制模块30用于在第二控制信号端VS的信号控制下，将第二控制信号端VS的信号提供给第二节点B，以及在第二节点B的信号控制下，将参考电压信号端Vref的信号提供给第一节点A；

第一输出模块40用于在第一节点A的信号控制下将时钟信号端CLK的信号提供给扫描输出信号端Gate以及在第二节点B的信号控制下将参考电压信号端Vref的信号提供给扫描输出信号端Gate；

第二输出模块50用于在时钟信号端CLK的信号控制下将时钟信号端CLK的信号提供给第三节点C，以及在第二节点B的信号控制下，将参考电压信号端Vref的信号提供给第三节点C；

第二节点B与发光控制信号端EM电连接，第三节点C与级联输出信号端Output电连接。

在具体实施时，在本发明实施例中，如图2所示，输入模块10包括：第一开关晶体管M1，第一开关晶体管M1的第一端与输入信号端Input电连接，第一开关晶体管M1的控制端与输入信号端Input电连接，第一开关晶体管M1的第二端与第一节点A电连接。

在具体实施时，第一开关晶体管M1在输入信号端Input的信号控制下处于导通状态时，可以将输入信号端Input的信号提供给第一节点A。

在具体实施时，在本发明实施例中，第一控制模块20包括：第二开关晶体管M2以及第三开关晶体管M3；其中：

第二开关晶体管M2的第一端与参考电压信号端Vref电连接，第二开关晶体管M2的控制端与时钟信号端CLK电连接，第二开关晶体管M2的第二端与第三开关晶体管M3的第一端电连接；

第三开关晶体管M3的控制端与第一控制信号端CS电连接，第三开关晶体管M3的第二端与第二节点B电连接。

在具体实施时，第二开关晶体管M2在时钟信号端CLK的信号控制下处于导通状态且第三开关晶体管M3在第一控制信号端CS的信号控制下处于导通状态时，可以将参考电压信号端Vref的信号提供给第二节点B，也即将参考电压信号端Vref的信号提供给发光控制信号端EM。

在具体实施时，在本发明实施例中，如图2所示，第二控制模块30包括：第四开关晶体管M4、第五开关晶体管M5；其中：

第四开关晶体管M4的第一端与参考电压信号端Vref电连接，第四开关晶体管M4的控制端与第二节点B电连接，第四开关晶体管M4的第二端与第一节点A电连接；

第五开关晶体管M5的第一端与第二控制信号端VS电连接，第五开关晶体管M5的控制端与第二控制信号端VS电连接，第五开关晶体管M5的第二端与第二节点B电连接。

在具体实施时，第四开关晶体管M4在第二节点B的信号控制下处于导通状态时，可以将参考电压信号端Vref的信号提供给第一节点A。第五开关晶体管M5在第二控制信号端VS的信号控制下处于导通状态时，可以将第二控制信号端VS的信号提供给第二节点B。

在具体实施时，在本发明实施例中，如图2所示，第一输出模块40包括：第一电容C1、第六开关晶体管M6、第七开关晶体管M7；其中：

第一电容C1的第一端与第一节点A电连接，第一电容C1的第二端与扫描输出信号端Gate电连接；

第六开关晶体管M6的第一端与时钟信号端CLK电连接，第六开关晶体管M6的控制端与第一节点A电连接，第六开关晶体管M6的第二端与扫描输出信号端Gate电连接；

第七开关晶体管M7的第一端与参考电压信号端Vref电连接，第七开关晶体管M7的控制端与第二节点B电连接，第七开关晶体管M7的第二端与扫描输出信号端Gate电连接。

在具体实施时，第六开关晶体管M6在第一节点A的信号控制下处于导通状态时，可以将时钟信号端CLK的信号提供给扫描输出信号端Gate。第七开关晶体管M7在第二节点B的信号控制下处于导通状态时，可以将参考电压信号端Vref的信号提供给扫描输出信号端Gate。

在具体实施时，第一电容C1用于保持其两端电压差稳定，具体地，当第一节点A处于浮接状态时，保持第一节点A与第六开关晶体管M6的栅极之间电压差稳定。当扫描输出信号端Gate处于浮接状态时，保持其输出信号不变。

在具体实施时，在本发明实施例中，如图2所示，第二输出模块50包括：第二电容C2、第八开关晶体管M8、第九开关晶体管M9；其中：

第二电容C2的第一端与第三节点C电连接，第二电容C2的第二端与参考电压信号端Vref电连接；

第八开关晶体管M8的第一端与时钟信号端CLK电连接，第八开关晶体管M8的控制端与时钟信号端CLK电连接，第八开关晶体管M8的第二端与第三节点C电连接；

第九开关晶体管M9的第一端与参考电压信号端Vref电连接，第九开关晶体管M9的控制端与第二节点B电连接，第九开关晶体管M9的第二端与第三节点C电连接。

在具体实施时，第八开关晶体管M8在时钟信号端CLK的信号控制下处于导通状态时，可以将时钟信号端CLK的信号提供给第三节点C。第九开关晶体管M9在第二节点B的信号控制下处于导通状态时，可以将参考电压信号端Vref的信号提供给第三节点C。

在具体实施时，第二电容C2可以存储第三节点C的信号。

在具体实施时，在本发明实施例中，如图3所示，移位寄存器还包括，稳压模块60，稳压模块60用于存储第二节点B的信号。如图4所示，稳压模块60包括：第三电容C3，第三电容C3的第一端与第二节点B电连接，第三电容C3的第二端与所述参考电压信号端Vref电连接。第三电容C3可以存储第二节点B的信号。

以上仅是举例说明本发明实施例提供的移位寄存器中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，为了制作工艺统一，在本发明实施例提供的移位寄存器中，如图2与图4所示，所有开关晶体管均为P型晶体管，当然，所有开关晶体管也可以均为N型晶体管，在此不作限定。

具体地，在本发明实施例提供的移位寄存器中，P型晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。

具体地，在本发明实施例提供的移位寄存器中，上述各开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxide Scmiconductor)，在此不作限定。并且根据上述各开关晶体管的类型不同以及各开关晶体管的控制端的信号的不同，将各开关晶体管的控制端作为栅极，并可以将上述开关晶体管的第一端作为源极，第二端作为漏极，或者将开关晶体管的第一端作为漏极，第二端作为源极，在此不作具体区分。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种移位寄存器的驱动方法，如图5所示，包括：

第一阶段，对时钟信号端加载第一电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第二电平的信号，对第二控制信号端加载第一电平的信号；

本发明实施例提供的上述驱动方法，可以使移位寄存器稳定的输出信号。在具体实施时，在本发明实施例提供的上述驱动方法中，第一电平可以为高电平，对应地，第二电平为低电平；或者反之，第一电平可以为低电平，对应地，第二电平为高电平，具体需要根据移位寄存器中的晶体管是N型晶体管还是P型晶体管而定。具体地，图6示出了移位寄存器中的晶体管是P型晶体管的一种电路时序图，且第一电平为高电平，第二电平为低电平。

在具体实施时，上述驱动方法中在第一阶段至第三阶段，对第一控制信号端CS加载第二电平的信号，在第一阶段和第三阶段对时钟信号端CLK加载第一电平的信号并对第二控制信号端VS加载第一电平的信号，在第二阶段对时钟信号端CLK加载第二电平的信号。从而使移位寄存器在第二阶段至第四阶段发光控制信号端EM输出第一电平的信号。但在实际应用中可能需要发光控制信号端EM在其他阶段输出第一电平的信号。示例性地，如图7所示，在第一阶段t1与第二阶段t2之间还包括至少一个初始阶段T，初始阶段T包括第一初始阶段T1和第二初始阶段T2，其中，在第一初始阶段T1，对时钟信号端加载第二电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第二电平的信号，对第二控制信号端加载第一电平的信号；在第二初始阶段T2，对时钟信号端加载第一电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第二电平的信号，对第二控制信号端加载第一电平的信号；则发光控制信号端EM在第一初始阶段T1至第四阶段t4输出第一电平的信号。也就是说，这样可以通过增加第一控制信号端CS输出第二电平信号的时长，即可使发光控制信号端EM输出第一电平信号的时长相应增加。相应地，以第一电平为高电平，第二电平为低电平，图7示出了移位寄存器中的晶体管是P型晶体管的一种电路时序图，在第一初始阶段T1，对时钟信号端加载低电平的信号，对输入信号端加载高电平的信号，对第一控制信号端加载低电平的信号，对第二控制信号端加载高电平的信号；在第二初始阶段T2，对时钟信号端加载高电平的信号，对输入信号端加载高电平的信号，对第一控制信号端加载低电平的信号，对第二控制信号端加载高电平的信号。第一控制信号端CS在第一阶段t1至第三阶段t3输出低电平信号，则发光控制信号端EM在第一初始阶段T1至第四阶段t4输出高电平的信号。当然，在实际应用中，初始阶段T的数量可以根据实际需要设计确定，在此不作限定。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

下面结合电路时序图对本发明实施例提供的移位寄存器的工作过程作以描述。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

实施例一、

下面以图4所示的移位寄存器的结构为例，结合图6所示的信号时序图对本发明实施例提供的上述移位寄存器的工作过程进行描述，其中，参考电压信号端Vref的信号为高电平信号，具体地，选取如图6所示的信号时序图中的第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5、第六阶段t6共六个阶段。在第六阶段t6之后，移位寄存器的工作过程为重复第一阶段t1至第六阶段t6的工作过程。

在第一阶段t1，CLK＝1，Input＝1，CS＝0，VS＝1。

由于CLK＝1，第二开关晶体管M2、第八开关晶体管M8截止；由于Input＝1，第一开关晶体管M1截止；由于VS＝1，第五开关晶体管M5截止；由于CS＝0，第三开关晶体管M3导通。第一节点A保持为高电平，第二节点B保持为低电平，第三节点C保持为高电平。扫描输出信号端Gate输出高电平，发光控制信号端EM输出低电平信号，级联输出信号端Output输出高电平。

在第二阶段t2，CLK＝0，Input＝1，CS＝0，VS＝1。

由于CLK＝0，第二开关晶体管M2、第八开关晶体管M8导通；由于Input＝1，第一开关晶体管M1截止；由于VS＝1，第五开关晶体管M5截止；由于CS＝0，第三开关晶体管M3导通。由于第二开关晶体管M2和第三开关晶体管M3导通，参考电压信号端Vref的高电平信号被提供给第二节点B，使第四开关晶体管M4、第七开关晶体管M7和第九开关晶体管M9截止，发光控制信号端EM输出高电平信号。由于第八开关晶体管M8导通，时钟信号端CLK的低电平信号被提供给第三节点C，级联输出信号端Output输出低电平信号。

在第三阶段t3，CLK＝1，Input＝0，CS＝0，VS＝1。

由于CLK＝1，第二开关晶体管M2、第八开关晶体管M8截止；由于Input＝0，第一开关晶体管M1导通，使第一节点A为低电平，第六开关晶体管M6导通；由于VS＝1，第五开关晶体管M5截止；由于CS＝0，第三开关晶体管M3导通。

第六开关晶体管M6导通，将时钟信号端CLK的高电平信号提供给扫描输出信号端Gate，扫描输出信号端Gate输出高电平。第二节点B保持为高电平，使第四开关晶体管M4、第七开关晶体管M7和第九开关晶体管M9截止，发光控制信号端EM输出高电平信号。第三节点C保持为低电平，级联输出信号端Output输出低电平信号。

在第四阶段t4，CLK＝0，Input＝1，CS＝1，VS＝1。

由于CLK＝0，第二开关晶体管M2、第八开关晶体管M8导通；由于Input＝1，第一开关晶体管M1截止；由于CS＝1，第五开关晶体管M5截止；由于VS＝1，第三开关晶体管M3导通。

第一节点A保持为低电平，使第六开关晶体管M6导通，将时钟信号端CLK的低电平信号提供给扫描输出信号端Gate，扫描输出信号端Gate输出低电平。第二节点B保持为高电平，使第四开关晶体管M4、第七开关晶体管M7和第九开关晶体管M9截止，发光控制信号端EM输出高电平信号。第八开关晶体管M8导通，第三节点C保持为低电平，级联输出信号端Output输出低电平信号。

在第五阶段t5，CLK＝1，Input＝1，CS＝1，VS＝0。

由于CLK＝1，第二开关晶体管M2、第八开关晶体管M8截止；由于Input＝1，第一开关晶体管M1截止；由于VS＝0，第五开关晶体管M5导通；由于CS＝1，第三开关晶体管M3截止。

第五开关晶体管M5导通，使第二节点B为低电平，第四开关晶体管M4、第七开关晶体管M7和第九开关晶体管M9导通，发光控制信号端EM输出低电平信号。第四开关晶体管M4导通，参考电压信号端Vref的高电平信号被提供给第一节点A，使第一节点A为高电平，第六开关晶体管M6截止；第七开关晶体管M7导通，参考电压信号端Vref的高电平信号被提供给扫描输出信号端Gate，扫描输出信号端Gate输出高电平；第九开关晶体管M9导通，参考电压信号端Vref的高电平信号被提供给级联输出信号端Output，使第三节点C为高电平，级联输出信号端Output输出高电平。

在第六阶段t6，CLK＝0，Input＝1，CS＝1，VS＝1。

由于CLK＝0，第二开关晶体管M2、第八开关晶体管M8导通；由于Input＝1，第一开关晶体管M1截止；由于CS＝1，第五开关晶体管M5截止；由于VS＝1，第三开关晶体管M3截止。

第一节点A保持为高电平，第二节点B保持为低电平，第三节点C保持为高电平。扫描输出信号端Gate输出高电平，发光控制信号端EM输出低电平信号，级联输出信号端Output输出高电平。

实施例二、

下面以图4所示的移位寄存器的结构为例，结合图7所示的信号时序图对本发明实施例提供的上述移位寄存器的工作过程进行描述，其中，参考电压信号端Vref的信号为高电平信号，具体地，选取如图7所示的信号时序图中的第一阶段t1、第一初始阶段T1、第二初始阶段T2、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5、第六阶段t6共八个阶段。在第六阶段t6之后，移位寄存器的工作过程为重复第一阶段t1至第六阶段t6的工作过程。

在第一阶段t1，CLK＝1，Input＝1，CS＝0，VS＝1。

本阶段的工作过程可以与实施例一中第一阶段t1的工作过程基本相同，在此不作赘述。

在第一初始阶段T1，CLK＝0，Input＝1，CS＝0，VS＝1。

本阶段的工作过程可以与实施例一中第二阶段t2的工作过程基本相同，在此不作赘述。

在第二初始阶段T2，CLK＝1，Input＝1，CS＝0，VS＝1。

由于CLK＝1，第二开关晶体管M2、第八开关晶体管M8截止；由于Input＝1，第一开关晶体管M1截止；由于VS＝1，第五开关晶体管M5截止；由于CS＝0，第三开关晶体管M3导通。第一节点A保持为高电平，第二节点B保持为高电平，第三节点C保持为低电平。使扫描输出信号端Gate输出高电平信号，发光控制信号端EM输出高电平信号，级联输出信号端Output输出低电平信号。

第二阶段t2至第六阶段t6的工作过程可以与实施例一中第二阶段t2至第六阶段t6的工作过程基本相同，在此不做赘述。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图8所示，包括级联的多个本发明实施例提供的任一种移位寄存器：SR(1)、SR(2)…SR(n-1)、SR(n)、SR(n+1)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)，其中，

第一级移位寄存器SR(1)的输入信号端Input与扫描触发信号端STV电连接，且第一级移位寄存器的第一控制信号端CS与发光触发信号端ESTV电连接；每相邻两级移位寄存器中，下一级移位寄存器SR(n+1)的输入信号端Input与上一级移位寄存器的扫描输出信号端Gate电连接，所述上一级移位寄存器的第二控制信号端VS与所述下一级移位寄存器的扫描输出信号端Gate电连接，所述下一级移位寄存器的第一控制信号端CS与所述上一级移位寄存器的级联输出信号端Output电连接。

具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明实施例提供的上述任一种移位寄存器在功能和结构上均相同，重复之处不再赘述。

在具体实施时，在本发明提供的上述栅极驱动电路中，各级移位寄存器的参考电压信号端Vref均与同一参考信号控制端相连。

在具体实施时，奇数级移位寄存器的时钟信号端CLK电连接时钟线clk1，偶数级移位寄存器的时钟信号端CLK电连接时钟线clk2。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明提供的上述栅极驱动电路。其具体实施可参见上述移位寄存器的实施过程，相同之处不再赘述。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第一输出模块，第二输出模块，其中：

所述第一控制模块用于在第一控制信号端的信号和时钟信号端的信号控制下，将参考电压信号端的信号提供给第二节点；所述第一控制模块包括：第二开关晶体管以及第三开关晶体管；其中：所述第二开关晶体管的第一端与所述参考电压信号端电连接，所述第二开关晶体管的控制端与所述时钟信号端电连接，所述第二开关晶体管的第二端与所述第三开关晶体管的第一端电连接；所述第三开关晶体管的控制端与所述第一控制信号端电连接，所述第三开关晶体管的第二端与所述第二节点电连接；

所述第二控制模块用于在第二控制信号端的信号控制下，将所述第二控制信号端的信号提供给所述第二节点，以及在所述第二节点的信号控制下，将所述参考电压信号端的信号提供给所述第一节点；所述第二控制模块包括：第四开关晶体管、第五开关晶体管；其中：所述第四开关晶体管的第一端与所述参考电压信号端电连接，所述第四开关晶体管的控制端与所述第二节点电连接，所述第四开关晶体管的第二端与所述第一节点电连接；所述第五开关晶体管的第一端与所述第二控制信号端电连接，所述第五开关晶体管的控制端与所述第二控制信号端电连接，所述第五开关晶体管的第二端与所述第二节点电连接；

2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第一开关晶体管，所述第一开关晶体管的第一端与所述输入信号端电连接，所述第一开关晶体管的控制端与所述输入信号端电连接，所述第一开关晶体管的第二端与所述第一节点电连接。

3.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：第一电容、第六开关晶体管、第七开关晶体管；其中：

4.如权利要求1所述的移位寄存器，其特征在于，所述第二输出模块包括：第二电容、第八开关晶体管、第九开关晶体管；其中：

5.如权利要求1-4任一所述的移位寄存器，其特征在于，所述移位寄存器还包括，稳压模块，所述稳压模块用于存储所述第二节点的信号。

6.如权利要求5所述的移位寄存器，其特征在于，所述稳压模块包括：第三电容，所述第三电容的第一端与所述第二节点电连接，所述第三电容的第二端与所述参考电压信号端电连接。

7.一种驱动电路，其特征在于，包括级联的多个如权利要求1-6任一项所述的移位寄存器；其中，

8.一种显示装置，其特征在于，包括如权利要求7所述的驱动电路。

9.一种如权利要求1-6任一项所述的移位寄存器的驱动方法，其特征在于，包括：

第五阶段，对时钟信号端加载第一电平的信号，对输入信号端加载第一电平的信号，对第一控制信号端加载第一电平的信号，对第二控制信号端加载第二电平的信号；

其中，所述第一电平为高电平，所述第二电平为低电平；或者，

所述第一电平为低电平，所述第二电平为高电平。