CN108597452B - 移位寄存器及其驱动方法、扫描驱动电路和显示装置 - Google Patents

移位寄存器及其驱动方法、扫描驱动电路和显示装置 Download PDF

Info

Publication number
CN108597452B
CN108597452B CN201810276014.4A CN201810276014A CN108597452B CN 108597452 B CN108597452 B CN 108597452B CN 201810276014 A CN201810276014 A CN 201810276014A CN 108597452 B CN108597452 B CN 108597452B
Authority
CN
China
Prior art keywords
transistor
node
electrically connected
clock signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810276014.4A
Other languages
English (en)
Other versions
CN108597452A (zh
Inventor
李玥
朱仁远
向东旭
高娅娜
周星耀
黄高军
徐艺琳
蔡中兰
朱娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201810276014.4A priority Critical patent/CN108597452B/zh
Publication of CN108597452A publication Critical patent/CN108597452A/zh
Application granted granted Critical
Publication of CN108597452B publication Critical patent/CN108597452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明实施例提供一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，涉及显示技术领域。本发明实施例提供的移位寄存器包括：第一节点控制模块、第二节点控制模块和输出控制模块；第一节点控制模块用于根据输入信号、第一时钟信号和第二时钟信号，控制第一节点的电平；第二节点控制模块用于根据第一时钟信号、第二时钟信号、低电平信号和高电平信号，控制第二节点的电平；输出控制模块用于根据第一节点的电平、第二节点的电平和第二时钟信号，使输出端输出高电平或者低电平。本发明的技术方案能够避免移位寄存器出现竞争风险，保证输出端正常输出。

Description

移位寄存器及其驱动方法、扫描驱动电路和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、扫描驱动电路和显示装置。
背景技术
随着平面显示器技术的蓬勃发展，有机发光显示装置(Organic Light EmittingDisplay，简称OLED)由于其具有自发光、高亮度、广视角、快速反应等优良特性，应用越来越广泛。
为驱动有机发光显示装置中的有机发光器件发光，有机发光显示面板包括扫描驱动电路，扫描驱动电路包括多级相互级联的移位寄存器，移位寄存器的电路结构和对应的工作时序如图1和图2所示，图1为现有技术提供的移位寄存器的电路结构图，图2为现有技术提供的移位寄存器的工作时序图。
发明人发现，当移位寄存器具有如图1和图2所示的电路结构和工作时序时，当输出端OUT输出低电平时，输出端OUT会反馈至晶体管M3的控制端，使晶体管M3导通，将高电平信号VGH写入节点N1，使节点N1为高电平，进而使晶体管M5截止；如果在下一阶段，节点N1没有被及时写高，则移位寄存器存在竞争风险，导致输出端的输出出现错误。
发明内容
本发明实施例提供一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，可以避免移位寄存器出现竞争风险，保证输出端正常输出。
第一方面，本发明实施例提供一种移位寄存器，所述移位寄存器包括：
第一节点控制模块，电连接于输入信号端、第一时钟信号端和第二时钟信号端，用于根据输入信号、第一时钟信号和第二时钟信号，控制第一节点的电平；
第二节点控制模块，电连接于所述第一时钟信号端、所述第二时钟信号端、低电平信号端和高电平信号端，用于根据所述第一时钟信号、所述第二时钟信号、低电平信号和高电平信号，控制第二节点的电平；
输出控制模块，电连接于所述第二时钟信号端、所述高电平信号端、所述第一节点和所述第二节点，用于根据所述第一节点的电平、所述第二节点的电平和所述第二时钟信号，使输出端输出高电平或者低电平。
可选地，所述第二节点控制模块具体用于根据所述输入信号的低电平、所述第一时钟信号的低电平和所述第二时钟信号的高电平，提供低电平至第二节点，以及，根据所述输入信号的高电平、所述第一时钟信号的高电平和所述第二时钟信号的低电平，提供高电平至所述第二节点。
可选地，所述第一节点控制模块包括第一晶体管、第二晶体管、第三晶体管和第一电容，其中，
所述第一晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第二晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第三晶体管的控制端电连接所述第二节点，第一端电连接所述输入信号端，第二端电连接所述第一晶体管的第一端；
所述第一电容的第一端电连接所述第一节点，第二端电连接所述输出端。
可选地，所述第二节点控制模块包括第四晶体管、第五晶体管、第六晶体管和第二电容，其中，
所述第四晶体管的控制端电连接所述第一节点，第一端电连接所述高电平信号端，第二端电连接所述第五晶体管的第一端；
所述第五晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第四晶体管的第二端，第二端电连接所述第二节点；
所述第六晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述低电平信号端，第二端电连接所述第二节点；
所述第二电容的第一端电连接所述高电平信号端，第二端电连接所述第二节点。
可选地，所述输出控制模块包括第七晶体管和第八晶体管，其中，
所述第七晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述输出端；
所述第八晶体管的控制端电连接所述第一节点，第一端电连接所述第二时钟信号端，第二端电连接所述输出端。
可选地，所述第一时钟信号的低电平和所述第二时钟信号的低电平，均与所述低电平信号的低电平相同；且，所述第一时钟信号的高电平和所述第二时钟信号的高电平，均与所述高电平信号的高电平相同。
第二方面，本发明实施例提供一种扫描驱动电路，所述扫描驱动电路包括：第一信号线、第二信号线和级联的多级移位寄存器，每级所述移位寄存器为以上任一项所述的移位寄存器；其中，
各奇数级移位寄存器的第一时钟信号端、以及各偶数级移位寄存器的第二时钟信号端均电连接至所述第一信号线；
各奇数级移位寄存器的第二时钟信号端、以及各偶数级移位寄存器的第一时钟信号端均电连接所述第二信号线。
可选地，第n级所述移位寄存器的输入信号端电连接第n-1级所述移位寄存器的输出端，n的取值范围为2、3、4、…、N，其中N为所述扫描驱动电路中移位寄存器的数量。
第三方面，本发明实施例提供一种显示装置，所述显示装置包括以上任一项所述的扫描驱动电路。
第四方面，本发明实施例提供一种移位寄存器的驱动方法，适用于以上任一项所述的移位寄存器，
所述驱动方法包括：
第一阶段，所述输入信号端提供的输入信号为低电平、所述第一时钟信号端提供的第一时钟信号为低电平、所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块提供低电平至所述第一节点，所述第二节点控制模块提供低电平至所述第二节点，所述输出控制模块使所述输出端输出高电平；
第二阶段，所述输入信号端提供的输入信号为高电平、所述第一时钟信号端提供的第一时钟信号为高电平、所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块维持所述第一节点在第一阶段的低电平状态，所述第二节点控制模块提供高电平至所述第二节点，所述输出控制模块使所述输出端输出低电平；
第三阶段，所述输入信号端提供的输入信号为高电平、所述第一时钟信号端提供的第一时钟信号为低电平、所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块提供高电平至所述第一节点，所述第二节点控制模块提供低电平至所述第二节点，所述输出控制模块使所述输出端输出高电平；
第四阶段，所述输入信号端提供的输入信号为高电平、所述第一时钟信号端提供的第一时钟信号为高电平、所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块维持所述第一节点在第三阶段的高电平状态，所述第二节点控制模块维持所述第二节点在第三阶段的低电平状态，所述输出控制模块使所述输出端输出高电平。
可选地，所述第一节点控制模块包括第一晶体管、第二晶体管、第三晶体管和第一电容，其中，
所述第一晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第二晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第三晶体管的控制端电连接所述第二节点，第一端电连接所述输入信号端，第二端电连接所述第一晶体管的第一端；
所述第一电容的第一端电连接所述第一节点，第二端电连接所述输出端。
可选地，所述第二节点控制模块包括第四晶体管、第五晶体管、第六晶体管和第二电容，其中，
所述第四晶体管的控制端电连接所述第一节点，第一端电连接所述高电平信号端，第二端电连接所述第五晶体管的第一端；
所述第五晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第四晶体管的第二端，第二端电连接所述第二节点；
所述第六晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述低电平信号端，第二端电连接所述第二节点；
所述第二电容的第一端电连接所述高电平信号端，第二端电连接所述第二节点。
可选地，所述输出控制模块包括第七晶体管和第八晶体管，其中，
所述第七晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述输出端；
所述第八晶体管的控制端电连接所述第一节点，第一端电连接所述第二时钟信号端，第二端电连接所述输出端。
可选地，所述第一时钟信号的低电平和所述第二时钟信号的低电平，均与所述低电平信号的低电平相同；且，所述第一时钟信号的高电平和所述第二时钟信号的高电平，均与所述高电平信号的高电平相同。
本发明实施例提供一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，其中，移位寄存器包括第一节点控制模块、第二节点控制模块和输出控制模块，由于第一节点控制模块根据输入信号、第一时钟信号和第二时钟信号，控制第一节点的电平，第二节点控制模块根据第一时钟信号、第二时钟信号、低电平信号和高电平信号，控制第二节点的电平，从而使得第一节点的电平的控制以及第二节点的电平的控制均与输出端的电平无关，即不需要通过输出端的反馈来控制第一节点或者第二节点的电平，因此，可以及时地对第一节点和第二节点的电平进行控制，避免移位寄存器出现竞争风险，保证输出端正常输出。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的移位寄存器的电路结构图；
图2为现有技术提供的移位寄存器的工作时序图；
图3为本发明实施例提供的移位寄存器的电路结构图；
图4为本发明实施例提供的移位寄存器的工作时序图；
图5为本发明实施例提供的扫描驱动电路的示意图；
图6为本发明实施例提供的扫描驱动电路的工作时序图；
图7为本发明实施例提供的显示装置的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种移位寄存器，如图3和图4所示，图3为本发明实施例提供的移位寄存器的电路结构图，图4为本发明实施例提供的移位寄存器的工作时序图，移位寄存器包括第一节点控制模块1、第二节点控制模块2和输出控制模块3，其中，
第一节点控制模块1电连接于输入信号端IN、第一时钟信号端CK和第二时钟信号端XCK，用于根据输入信号、第一时钟信号和第二时钟信号，控制第一节点N1的电平；
第二节点控制模块2电连接于第一时钟信号端CK、第二时钟信号端XCK、低电平信号端VGL和高电平信号端VGH，用于根据第一时钟信号、第二时钟信号、低电平信号和高电平信号，控制第二节点N2的电平；
输出控制模块3电连接于第二时钟信号端XCK、高电平信号端VGH、第一节点N1和第二节点N2，用于根据第一节点N1的电平、第二节点N2的电平和第二时钟信号，使输出端OUT输出高电平或者低电平。
现有技术中，如图1和图2所示，移位寄存器的工作过程包括(以下仅描述与本发明实施例技术方案相关内容)：
在阶段T1，输入信号端IN提供的输入信号为低电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第一时钟信号控制的晶体管M1和晶体管M2导通，低电平信号端VGL提供的低电平信号到达节点N1，节点N1为低电平，输入信号到达节点N2，节点N2为低电平，晶体管M4和晶体管M5均导通，高电平信号端VGH提供的高电平信号和第二时钟信号端XCK提供的第二时钟信号均到达输出端OUT，输出端OUT输出高电平，输出端OUT反馈至晶体管M3的控制端，使晶体管M3截止；
在阶段T2，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的晶体管M1和晶体管M2截止，由于第二时钟信号由阶段T1的高电平变为低电平，使得电容C2使节点N2的电平更低，晶体管M4导通，第二时钟信号到达输出端OUT，输出端OUT输出低电平，输出端OUT输出的低电平反馈至晶体管M3的控制端，使晶体管M3导通，高电平信号端VGH提供的高电平信号写入到节点N1，使节点N1为高电平，晶体管M5截止。
由以上所述可知，在阶段T2，控制第一节点N1的电平的晶体管M3的截止，是由输出端OUT输出的低电平控制的，从而使得在输出端OUT输出低电平之前的一定时间内，在电容C1的作用下，节点N1仍然会保持阶段T1的低电平，使得在该段时间内晶体管M5仍然处于导通状态，高电平信号端VGH提供的高电平信号仍然会到达输出端OUT，此时输出端OUT会同时接收高电平信号和低电平信号，进而使移位寄存器存在竞争风险，导致输出端的输出出现错误。
而本发明实施例中，由于第一节点控制模块1根据输入信号、第一时钟信号和第二时钟信号，控制第一节点N1的电平，第二节点控制模块2根据第一时钟信号、第二时钟信号、低电平信号和高电平信号，控制第二节点N2的电平，从而使得第一节点N1的电平的控制以及第二节点N2的电平的控制均与输出端OUT的电平无关，即不需要通过输出端OUT的反馈来控制第一节点N1或者第二节点N2的电平，因此，可以及时地对第一节点N1和第二节点N2的电平进行控制，避免移位寄存器出现竞争风险，保证输出端OUT正常输出。
可选地，输出控制模块3具体用于：在第一阶段P1，根据第一节点N1的低电平、第二节点N2的低电平和第二时钟信号的高电平，使输出端OUT输出高电平；在第二阶段P2，根据第一节点N1的低电平和第二节点N2的高电平，使输出端OUT输出低电平；在第三阶段P3，根据,第一节点N1的高电平和第二节点N2的低电平，使输出端OUT输出高电平。
由输出控制模块3的具体用途可知，本发明实施例中的第二节点N2的低电平用于使输出端OUT输出高电平，其从作用上相当于现有技术中的节点N1，可选地，本发明实施例中第二节点控制模块2具体用于根据输入信号的低电平、第一时钟信号的低电平和第二时钟信号的高电平，提供低电平至第二节点N2，以及，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，提供高电平至第二节点N2，进而使得在输出端OUT输出低电平的阶段，以及输出低电平后的下一阶段，第二节点N2的电平均与输出端OUT输出信号的电平状态无关，进而可以及时地对第二节点N2的电平进行控制，避免移位寄存器出现竞争风险，保证输出端OUT正常输出。
可选地，第一节点控制模块1具体用于：在第一阶段P1、根据输入信号的低电平、第一时钟信号的低电平和第二时钟信号的高电平，提供低电平至第一节点N1；在第二阶段P2，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，维持第一节点N1在第一阶段P1的低电平状态；在第三阶段P3，根据输入信号的高电平、第一时钟信号的低电平和第二时钟信号的高电平，提供高电平至第一节点N1；在第四阶段P4，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，维持第一节点N1在第三阶段P3的高电平状态。
可选地，第二节点控制模块2具体用于：在第一阶段P1，根据,输入信号的低电平、第一时钟信号的低电平和第二时钟信号的高电平，提供低电平至第二节点N2；在第二阶段P2，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，提供高电平至第二节点N2；在第三阶段P3，以及，根据输入信号的高电平、第一时钟信号的低电平和第二时钟信号的高电平，提供低电平至第二节点N2；在第四阶段P4，根据,输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，维持第二节点N2在第三阶段P3的低电平状态。
为了便于本领域技术人员更好地理解和实现上述移位寄存器的有益效果，本发明实施例提供一种针对以上所述的移位寄存器的驱动方法，请参照图3和图4，该驱动方法包括：
第一阶段P1，输入信号端IN提供的输入信号为低电平、第一时钟信号端CK提供的第一时钟信号为低电平、第二时钟信号端XCK提供的第二时钟信号为高电平，第一节点控制模块1提供低电平至第一节点N1，第二节点控制模块2提供低电平至第二节点N2，输出控制模块3使输出端OUT输出高电平；
第二阶段P2，输入信号端IN提供的输入信号为高电平、第一时钟信号端CK提供的第一时钟信号为高电平、第二时钟信号端XCK提供的第二时钟信号为低电平，第一节点控制模块1维持第一节点N1在第一阶段的低电平状态，第二节点控制模块2提供高电平至第二节点N2，输出控制模块3使输出端OUT输出低电平；
第三阶段P3，输入信号端IN提供的输入信号为高电平、第一时钟信号端CK提供的第一时钟信号为低电平、第二时钟信号端XCK提供的第二时钟信号为高电平，第一节点控制模块1提供高电平至第一节点N1，第二节点控制模块2提供低电平至第二节点N2，输出控制模块3使输出端OUT输出高电平；
第四阶段P4，输入信号端IN提供的输入信号为高电平、第一时钟信号端CK提供的第一时钟信号为高电平、第二时钟信号端XCK提供的第二时钟信号为低电平，第一节点控制模块1维持第一节点N1在第三阶段的高电平状态，第二节点控制模块2维持第二节点N2在第三阶段的低电平状态，输出控制模块3使输出端OUT输出高电平。
下面本发明实施例结合图3和图4对移位寄存器的第一节点控制模块1、第二节点控制模块2和输出控制模块3的具体电路结构进行举例说明。需要说明的是，以下描述内容同时适用于本发明实施例中的移位寄存器及其驱动方法。
可选地，如图3所示，第一节点控制模块1包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第一电容C1，其中，
第一晶体管M1的控制端电连接第二时钟信号端XCK，第一端电连接第三晶体管M3的第二端，第二端电连接第一节点N1；
第二晶体管M2的控制端电连接第一时钟信号端CK，第一端电连接第三晶体管M3的第二端，第二端电连接第一节点N1；
第三晶体管M3的控制端电连接第二节点N2，第一端电连接输入信号端IN，第二端电连接第一晶体管M1的第一端；
第一电容C1的第一端电连接第一节点N1，第二端电连接输出端OUT。
其中，本发明实施例中上述第一晶体管M1、第二晶体管M2和第三晶体管M3均为PMOS晶体管，PMOS晶体管的控制端为低电平时导通，控制端为高电平时截止。如无特殊说明，本发明实施例中后续提及的晶体管均为PMOS晶体管。
第一晶体管M1为PMOS晶体管，PMOS晶体管在传输负电压时具有一定的损失，从而使得当第一节点N1的低电平较低时，第一晶体管M1的导通可以有效增大到达第三晶体管M3的第二端的低电平(即减小该低电平的绝对值)，防止第三晶体管M3的第一端和第二端之间具有较大的跨压，进而对第三晶体管M3起到了保护的作用，有利于维持移位寄存器的稳定工作。
例如，第一节点N1的电平为-15V，第二时钟信号为-7V，第一晶体管M1的阈值电压的绝对值为2V，输入信号为8V，若不设置第一晶体管M1，则第三晶体管M3的第一端和第二端之间的跨压为23V，而设置第一晶体管M1之后，到达第三晶体管M3的第二端的低电平仅为-5V，第三晶体管M3的第一端和第二端之间的跨压仅为13V。
另外，对于第一节点控制模块1具有如上结构时，在移位寄存器工作的各个阶段，第一晶体管M1、第二晶体管M2、第三晶体管M3和第一电容C1的具体工作状态，本发明实施例会在后续内容中进行详细说明。
可选地，如图3所示，第二节点控制模块2包括第四晶体管M4、第五晶体管M5、第六晶体管M6和第二电容C2，其中，
第四晶体管M4的控制端电连接第一节点N1，第一端电连接高电平信号端VGH，第二端电连接第五晶体管M5的第一端；
第五晶体管M5的控制端电连接第二时钟信号端XCK，第一端电连接第四晶体管M4的第二端，第二端电连接第二节点N2；
第六晶体管M6的控制端电连接第一时钟信号端CK，第一端电连接低电平信号端VGL，第二端电连接第二节点N2；
第二电容C2的第一端电连接高电平信号端VGH，第二端电连接第二节点N2。
对于第二节点控制模块2具有如上结构时，在移位寄存器工作的各个阶段，第四晶体管M4、第五晶体管M5、第六晶体管M6和第二电容C2的具体工作状态，本发明实施例会在后续内容中进行详细说明。
可选地，如图3所示，输出控制模块3包括第七晶体管M7和第八晶体管M8，其中，
第七晶体管M7的控制端电连接第二节点N2，第一端电连接高电平信号端VGH，第二端电连接输出端OUT；
第八晶体管M8的控制端电连接第一节点N1，第一端电连接第二时钟信号端XCK，第二端电连接输出端OUT。
对于输出控制模块3具有如上结构时，在移位寄存器工作的各个阶段，第七晶体管M7和第八晶体管M8的具体工作状态，本发明实施例会在后续内容中进行详细说明。
可选地，本发明实施例中选择第一时钟信号的低电平和第二时钟信号的低电平，均与低电平信号的低电平相同；且，第一时钟信号的高电平和第二时钟信号的高电平，均与高电平信号的高电平相同，从而使得移位寄存器的驱动方式简单，有利于减少应用上述移位寄存器的显示装置的走线的数量，有利于实现显示装置的窄边框或者无边框。
下面本发明实施例以移位寄存器具有图3所示的电路结构为例，结合图4所示的移位寄存器的工作时序，对移位寄存器在各个阶段中，各个晶体管和电容的具体工作状态进行详细说明。
第一阶段P1，输入信号端IN提供的输入信号为低电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第二时钟信号控制的第一晶体管M1截止，第五晶体管M5截止，由第一时钟信号控制的第二晶体管M2和第六晶体管M6导通，低电平信号端VGL提供的低电平信号经过第六晶体管M6到达第二节点N2，第二节点N2为低电平，第三晶体管M3导通，第七晶体管M7导通，一方面，输入信号经第三晶体管M3和第二晶体管M2到达第一节点N1，第一节点N1为低电平，第四晶体管M4导通，第八晶体管M8导通，第二时钟信号经第八晶体管M8到达输出端，另一方面，高电平信号端VGH提供的高电平信号经第七晶体管M7到达输出端OUT，输出端OUT输出高电平；
第二阶段P2，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的第二晶体管M2和第六晶体管M6截止，由于第二时钟信号由第一阶段P1的高电平变为低电平，使得第一电容C1将第一节点N1的低电平拉到更低，第四晶体管M4导通，第八晶体管M8导通，由第二时钟信号控制的第一晶体管M1和第五晶体管M5导通，高电平信号端VGH提供的高电平信号经第四晶体管M4和第五晶体管M5到达第二节点N2，第二节点N2为高电平，第三晶体管M3和第七晶体管M7截止，输出端OUT输出第二时钟信号的低电平。
在第二阶段P2中，虽然第一电容C1将第一节点N1的低电平拉到更低，但是第一晶体管M1的导通可以有效增大到达第三晶体管M3的第二端的低电平，防止第三晶体管M3的第一端和第二端之间具有较大的跨压，进而对第三晶体管M3起到了保护的作用，有利于维持移位寄存器的稳定工作。
第三阶段P3，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第二时钟信号控制的第一晶体管M1截止，第五晶体管M5截止，由第一时钟信号控制的第二晶体管M2和第六晶体管M6导通，低电平信号端VGL提供的低电平信号经过第六晶体管M6到达第二节点N2，第二节点N2为低电平，第三晶体管M3导通，第七晶体管M7导通，输入信号经第三晶体管M3和第二晶体管M2到达第一节点N1，第一节点N1为高电平，第四晶体管M4截止，第八晶体管M8截止，高电平信号端VGH提供的高电平信号经第七晶体管M7到达输出端OUT，输出端OUT输出高电平；
第四阶段P4，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的第二晶体管M2和第六晶体管M6截止，第一电容C1使第一节点N1维持高电平，第四晶体管M4截止，第八晶体管M8截止，由第二时钟信号控制的第一晶体管M1和第五晶体管M5导通，第二电容C2维持第二节点N2的低电平，第三晶体管M3和第七晶体管M7导通，输入信号经第三晶体管M3和第一晶体管M1到达第一节点N1，持续维持第一节点N1为高电平，高电平信号端VGH提供的高电平信号经第七晶体管M7到达输出端OUT，输出端OUT输出高电平。
此外，本发明实施例提供一种扫描驱动电路，如图5和图6所示，图5为本发明实施例提供的扫描驱动电路的示意图，图6为本发明实施例提供的扫描驱动电路的工作时序图，该扫描驱动电路包括：第一信号线L1、第二信号线L2和级联的多级移位寄存器，每级移位寄存器为以上任一项所述的移位寄存器；其中，
各奇数级移位寄存器的第一时钟信号端CK、以及各偶数级移位寄存器的第二时钟信号端XCK均电连接至第一信号线L1；
各奇数级移位寄存器的第二时钟信号端XCK、以及各偶数级移位寄存器的第一时钟信号端CK均电连接第二信号线L2。
进一步地，如图5和图6所示，第n级移位寄存器的输入信号端IN电连接第n-1级移位寄存器的输出端OUT n-1，n的取值范围为2、3、4、…、N，其中N为扫描驱动电路中移位寄存器的数量。第1级移位寄存器的输入信号端IN可以单独连接输入信号线，也可以连接第N级移位寄存器的输出端OUT，本发明实施例对此不进行限定。可选地，如图5所示，第1级移位寄存器的输入信号端IN单独连接输入信号线LIN。
此外，本发明实施例还提供一种显示装置，如图7所示，图7为本发明实施例提供的显示装置的示意图，显示装置包括以上任一项所述的扫描驱动电路。本发明实施例提供的显示装置可以是例如智能手机、可穿戴式智能手表、智能眼镜、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示器、电子书等任何具有显示功能的产品或部件。本申请实施例提供的显示面板和显示装置可以为柔性，也可以为非柔性，本申请对此不做限定。
可选地，显示装置为有机发光显示装置，有机发光显示装置包括有机发光显示面板，有机发光显示面板包括多个像素电路，还包括设置于显示面板上的多个有机发光二极管(Organic Light-Emitting Diode，OLED)，每个有机发光二极管的阳极与对应的像素电路电连接，多个发光二极管包括用于发红光的发光二极管、用于发绿光的发光二极管和用于发蓝光的发光二极管。此外，有机发光显示面板还包括覆盖于多个有机发光二极管上的封装层。
本发明实施例提供一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，其中，移位寄存器包括第一节点控制模块1、第二节点控制模块2和输出控制模块3，由于第一节点控制模块1根据输入信号、第一时钟信号和第二时钟信号，控制第一节点N1的电平，第二节点控制模块2根据第一时钟信号、第二时钟信号、低电平信号和高电平信号，控制第二节点N2的电平，从而使得第一节点N1的电平的控制以及第二节点N2的电平的控制均与输出端OUT的电平无关，即不需要通过输出端OUT的反馈来控制第一节点N1或者第二节点N2的电平，因此，可以及时地对第一节点N1和第二节点N2的电平进行控制，避免移位寄存器出现竞争风险，保证输出端OUT正常输出。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种移位寄存器，其特征在于，包括：
第一节点控制模块，电连接于输入信号端、第一时钟信号端和第二时钟信号端，用于根据输入信号、第一时钟信号和第二时钟信号，控制第一节点的电平；
第二节点控制模块，电连接于所述第一时钟信号端、所述第二时钟信号端、低电平信号端和高电平信号端，用于根据所述第一时钟信号、所述第二时钟信号、低电平信号和高电平信号，控制第二节点的电平；
输出控制模块，电连接于所述第二时钟信号端、所述高电平信号端、所述第一节点和所述第二节点，用于根据所述第一节点的电平、所述第二节点的电平和所述第二时钟信号，使输出端输出高电平或者低电平；
所述第一节点控制模块包括第一晶体管、第二晶体管、第三晶体管和第一电容，其中，
所述第一晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第二晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第三晶体管的控制端电连接所述第二节点，第一端电连接所述输入信号端，第二端电连接所述第一晶体管的第一端；
所述第一电容的第一端电连接所述第一节点，第二端电连接所述输出端。
2.根据权利要求1所述的移位寄存器，其特征在于，所述第二节点控制模块具体用于根据所述输入信号的低电平、所述第一时钟信号的低电平和所述第二时钟信号的高电平，提供低电平至第二节点，以及，根据所述输入信号的高电平、所述第一时钟信号的高电平和所述第二时钟信号的低电平，提供高电平至所述第二节点。
3.根据权利要求2所述的移位寄存器，其特征在于，所述第二节点控制模块包括第四晶体管、第五晶体管、第六晶体管和第二电容，其中，
所述第四晶体管的控制端电连接所述第一节点，第一端电连接所述高电平信号端，第二端电连接所述第五晶体管的第一端；
所述第五晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第四晶体管的第二端，第二端电连接所述第二节点；
所述第六晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述低电平信号端，第二端电连接所述第二节点；
所述第二电容的第一端电连接所述高电平信号端，第二端电连接所述第二节点。
4.根据权利要求1所述的移位寄存器，其特征在于，所述输出控制模块包括第七晶体管和第八晶体管，其中，
所述第七晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述输出端；
所述第八晶体管的控制端电连接所述第一节点，第一端电连接所述第二时钟信号端，第二端电连接所述输出端。
5.根据权利要求1所述的移位寄存器，其特征在于，所述第一时钟信号的低电平和所述第二时钟信号的低电平，均与所述低电平信号的低电平相同；且，所述第一时钟信号的高电平和所述第二时钟信号的高电平，均与所述高电平信号的高电平相同。
6.一种扫描驱动电路，其特征在于，包括：第一信号线、第二信号线和级联的多级移位寄存器，每级所述移位寄存器为如权利要求1至5中任一项所述的移位寄存器；其中，
各奇数级移位寄存器的第一时钟信号端、以及各偶数级移位寄存器的第二时钟信号端均电连接至所述第一信号线；
各奇数级移位寄存器的第二时钟信号端、以及各偶数级移位寄存器的第一时钟信号端均电连接所述第二信号线。
7.根据权利要求6所述的扫描驱动电路，其特征在于，
第n级所述移位寄存器的输入信号端电连接第n-1级所述移位寄存器的输出端，n的取值范围为2、3、4、…、N，其中N为所述扫描驱动电路中移位寄存器的数量。
8.一种显示装置，其特征在于，包括如权利要求6或7所述的扫描驱动电路。
9.一种移位寄存器的驱动方法，适用于如权利要求1～5任一项所述的移位寄存器，其特征在于，
所述驱动方法包括：
第一阶段，所述输入信号端提供的输入信号为低电平、所述第一时钟信号端提供的第一时钟信号为低电平、所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块提供低电平至所述第一节点，所述第二节点控制模块提供低电平至所述第二节点，所述输出控制模块使所述输出端输出高电平；
第二阶段，所述输入信号端提供的输入信号为高电平、所述第一时钟信号端提供的第一时钟信号为高电平、所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块维持所述第一节点在第一阶段的低电平状态，所述第二节点控制模块提供高电平至所述第二节点，所述输出控制模块使所述输出端输出低电平；
第三阶段，所述输入信号端提供的输入信号为高电平、所述第一时钟信号端提供的第一时钟信号为低电平、所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块提供高电平至所述第一节点，所述第二节点控制模块提供低电平至所述第二节点，所述输出控制模块使所述输出端输出高电平；
第四阶段，所述输入信号端提供的输入信号为高电平、所述第一时钟信号端提供的第一时钟信号为高电平、所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块维持所述第一节点在第三阶段的高电平状态，所述第二节点控制模块维持所述第二节点在第三阶段的低电平状态，所述输出控制模块使所述输出端输出高电平；
所述第一节点控制模块包括第一晶体管、第二晶体管、第三晶体管和第一电容，其中，
所述第一晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第二晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述第三晶体管的第二端，第二端电连接所述第一节点；
所述第三晶体管的控制端电连接所述第二节点，第一端电连接所述输入信号端，第二端电连接所述第一晶体管的第一端；
所述第一电容的第一端电连接所述第一节点，第二端电连接所述输出端。
10.根据权利要求9所述的移位寄存器的驱动方法，其特征在于，所述第二节点控制模块包括第四晶体管、第五晶体管、第六晶体管和第二电容，其中，
所述第四晶体管的控制端电连接所述第一节点，第一端电连接所述高电平信号端，第二端电连接所述第五晶体管的第一端；
所述第五晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第四晶体管的第二端，第二端电连接所述第二节点；
所述第六晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述低电平信号端，第二端电连接所述第二节点；
所述第二电容的第一端电连接所述高电平信号端，第二端电连接所述第二节点。
11.根据权利要求9所述的移位寄存器的驱动方法，其特征在于，所述输出控制模块包括第七晶体管和第八晶体管，其中，
所述第七晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述输出端；
所述第八晶体管的控制端电连接所述第一节点，第一端电连接所述第二时钟信号端，第二端电连接所述输出端。
12.根据权利要求9所述的移位寄存器的驱动方法，其特征在于，所述第一时钟信号的低电平和所述第二时钟信号的低电平，均与所述低电平信号的低电平相同；且，所述第一时钟信号的高电平和所述第二时钟信号的高电平，均与所述高电平信号的高电平相同。
CN201810276014.4A 2018-03-30 2018-03-30 移位寄存器及其驱动方法、扫描驱动电路和显示装置 Active CN108597452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810276014.4A CN108597452B (zh) 2018-03-30 2018-03-30 移位寄存器及其驱动方法、扫描驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810276014.4A CN108597452B (zh) 2018-03-30 2018-03-30 移位寄存器及其驱动方法、扫描驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN108597452A CN108597452A (zh) 2018-09-28
CN108597452B true CN108597452B (zh) 2020-05-15

Family

ID=63623967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810276014.4A Active CN108597452B (zh) 2018-03-30 2018-03-30 移位寄存器及其驱动方法、扫描驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN108597452B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970079B (zh) * 2018-09-30 2024-02-13 上海和辉光电股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN109147646B (zh) * 2018-10-31 2021-05-11 武汉天马微电子有限公司 移位寄存器及其控制方法、显示面板和显示装置
CN110689844B (zh) * 2019-09-26 2021-03-12 昆山工研院新型平板显示技术中心有限公司 一种移位寄存器及显示面板
CN112967652B (zh) * 2021-03-08 2023-05-02 武汉天马微电子有限公司 扫描信号电路、显示面板、显示装置及驱动方法
CN114299883B (zh) * 2021-12-31 2023-02-28 云谷（固安）科技有限公司 扫描驱动电路、驱动电路、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295641A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 移位寄存器及其驱动方法
CN105280135A (zh) * 2015-11-25 2016-01-27 上海天马有机发光显示技术有限公司 移位寄存器电路、栅极驱动电路及显示面板
CN105304021A (zh) * 2015-11-25 2016-02-03 上海天马有机发光显示技术有限公司 移位寄存器电路、栅极驱动电路及显示面板
CN106486065A (zh) * 2016-12-29 2017-03-08 上海天马有机发光显示技术有限公司 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN106887204A (zh) * 2017-04-11 2017-06-23 武汉华星光电技术有限公司 Goa驱动单元及goa驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295641A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 移位寄存器及其驱动方法
CN105280135A (zh) * 2015-11-25 2016-01-27 上海天马有机发光显示技术有限公司 移位寄存器电路、栅极驱动电路及显示面板
CN105304021A (zh) * 2015-11-25 2016-02-03 上海天马有机发光显示技术有限公司 移位寄存器电路、栅极驱动电路及显示面板
CN106486065A (zh) * 2016-12-29 2017-03-08 上海天马有机发光显示技术有限公司 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN106887204A (zh) * 2017-04-11 2017-06-23 武汉华星光电技术有限公司 Goa驱动单元及goa驱动电路

Also Published As

Publication number Publication date
CN108597452A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108597452B (zh) 移位寄存器及其驱动方法、扫描驱动电路和显示装置
JP7469042B2 (ja) シフトレジスタ、発光制御回路及び表示パネル
CN108597454B (zh) 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN107424649B (zh) 一种移位寄存器、其驱动方法、发光控制电路及显示装置
EP3333843B1 (en) Shift register, gate driving circuit, display panel driving method, and display device
CN110972504B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN108538244B (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
CN114944129A (zh) 电致发光显示器
US20170178582A1 (en) Shift register, gate driving circuit, display panel, driving method thereof and display device
US20180047341A1 (en) Shift register unit, gate drive circuit and display panel
CN104900192A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111445866B (zh) 移位寄存器、驱动方法、驱动控制电路及显示装置
CN108510938B (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
US10762976B2 (en) Scan driving circuit, driving method, and display device
CN107492337B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110176215B (zh) 显示面板和显示装置
JP2023526700A (ja) ゲート駆動回路、表示基板、表示装置及びゲート駆動方法
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN110706656A (zh) 一种移位寄存器、其驱动方法、驱动电路及显示装置
CN108538256B (zh) 移位寄存单元及其驱动方法、扫描驱动电路和显示装置
CN110634528A (zh) 移位寄存器、其驱动方法、驱动控制电路及显示装置
US20100086097A1 (en) Shift register circuit and display module
CN111223515B (zh) 一种移位寄存器、其驱动方法、驱动电路及显示装置
CN110197646B (zh) 栅极驱动器
US10607521B2 (en) Emission controller, control method thereof and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211105

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right