CN109147646B - 移位寄存器及其控制方法、显示面板和显示装置 - Google Patents

Abstract

本发明实施例提供一种移位寄存器及其控制方法、显示面板和显示装置，涉及显示技术领域，能够降低由于竞争现象而导致的移位寄存器工作异常的概率，移位寄存器包括：第一节点控制单元，用于响应于第一时钟信号端的导通电平，将移位寄存器输入端的电压传输至第一节点，以及用于响应于第二节点的导通电平，将截止电平电压端的电平传输至第一节点；第二节点控制单元，用于响应于第一节点的导通电平，将截止电平电压端的电压传输至第二节点，以及用于响应于第三节点的导通电平，将第二时钟信号端的电压传输至第二节点；第三节点控制单元，用于响应于移位寄存器输入端或者第一时钟信号端的导通电平，将截止电平电压端的电压传输至第三节点。

Description

移位寄存器及其控制方法、显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及其控制方法、显示面板和显示装置。

背景技术

显示领域，为了实现扫描显示或其他功能，常常需要用到移位寄存器。然而，现有技术中的移位寄存器往往存在竞争现象，从而导致移位寄存器的工作不稳定。

例如，如图1所示，图1为现有技术中一种移位寄存器的示意图，现有设计中的一种移位寄存器包括第一至第十二开关管M1至M12、第一电容c1、第二电容c2和第三电容c3、截止电平电压端VGH、导通电平电压端VGL、输入端in、输出端out、级联端next、第一信号端ck1和第二信号端ck2，其中，第一至第五开关管M1至M5以及第一电容c1和第二电容c2构成移位寄存功能模块01，第六至第十二开关管M6至M12以及第三电容c3构成反相器02，移位寄存功能模块01和反相器02共同组成该移位寄存器。在移位寄存功能模块01中，连接于第四开关管M4和第五开关管M5之间的节点为移位寄存功能模块01的输出节点，该节点直接连接于第二开关管M2，而第二开关管M2用于控制第五开关管M5，即直接控制输出节点的电位高低，因此，会使第四开关管M4和第五开关管M5之间的节点存在竞争现象，从而导致移位寄存器工作异常。

发明内容

本发明实施例提供一种移位寄存器及其控制方法、显示面板和显示装置，能够降低由于竞争现象而导致的移位寄存器工作异常的概率。

一方面，本发明实施例提供一种移位寄存器，包括：

下拉单元，电连接于第一节点、导通电平电压端和移位寄存器输出端，用于响应于所述第一节点的导通电平，将所述导通电平电压端的电压传输至所述移位寄存器输出端；

上拉单元，电连接于第二节点、截止电平电压端和所述移位寄存器输出端，用于响应于所述第二节点的导通电平，将所述截止电平电压端的电压传输至所述移位寄存器输出端；

第一节点控制单元，电连接于所述第一节点、第一时钟信号端、移位寄存器输入端、所述第二节点和所述截止电平电压端，用于响应于所述第一时钟信号端的导通电平，将所述移位寄存器输入端的电压传输至所述第一节点，以及用于响应于所述第二节点的导通电平，将所述截止电平电压端的电平传输至所述第一节点；

第二节点控制单元，电连接于所述第二节点、所述截止电平电压端、所述第一节点、第三节点和第二时钟信号端，用于响应于所述第一节点的导通电平，将所述截止电平电压端的电压传输至所述第二节点，以及用于响应于所述第三节点的导通电平，将所述第二时钟信号端的电压传输至所述第二节点；

第三节点控制单元，电连接于所述截止电平电压端、所述移位寄存器输入端、第三节点和所述第一时钟信号端，用于响应于所述移位寄存器输入端或者所述第一时钟信号端的导通电平，将所述截止电平电压端的电压传输至所述第三节点；

第一电容，其两端分别电连接于所述第三节点和所述第二时钟信号端。

可选地，上述移位寄存器还包括：

第二电容，其两端分别电连接于所述第一节点和第四节点；

第四节点控制单元，电连接于所述截止电平电压端、所述第一时钟信号端、所述第四节点、所述第二时钟信号端和所述导通电平电压端，用于响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的电压传输至所述第四节点，以及用于响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的电压传输至所述第四节点。

可选地，上述移位寄存器还包括：第三电容，其两端分别电连接于所述截止电平电压端和所述第二节点。

可选地，所述下拉单元包括第一开关晶体管，其第一端电连接于所述移位寄存器输出端，其第二端电连接于所述导通电平电压端，其控制端电连接于所述第一节点；

所述上拉单元包括第二开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述移位寄存器输出端，其控制端电连接于所述第二节点；

所述第一节点控制单元包括：

第三开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第一节点，其控制端电连接于所述第二节点；

第四开关晶体管，其第一端电连接于所述移位寄存器输入端，其第二端电连接于所述第一节点，其控制端电连接于所述第一时钟信号端；

所述第二节点控制单元包括：

第五开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第二节点，其控制端电连接于所述第一节点；

第六开关晶体管，其第一端电连接于所述第二节点，其第二端电连接于所述第二时钟信号端，其控制端电连接于所述第三节点；

所述第三节点控制单元包括：

第七开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第三节点，其控制端电连接于所述移位寄存器输入端；

第八开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第三节点，其控制端电连接于所述第一时钟信号端。

可选地，所述第四节点控制单元包括：

第九开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第四节点，其控制端电连接于所述第一时钟信号端；

第十开关晶体管，其第一端电连接于所述第四节点，其第二端电连接于所述导通电平电压端，其控制端电连接于所述第二时钟信号端。

另一方面，本发明实施例还提供一种移位寄存器控制方法，上述的移位寄存器，所述移位寄存器控制方法包括：

第一时段，所述移位寄存器输入端、所述截止电平电压端和所述第二时钟信号端输出截止电平，所述第一时钟信号端和所述导通电平电压端输出导通电平，所述第一节点控制单元响应于所述第一时钟信号端的导通电平，将所述移位寄存器输入端的截止电平传输至所述第一节点，所述第三节点控制单元响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第三节点，所述第二节点保持截止电平，所述移位寄存器输出端保持导通电平；

第二时段，所述移位寄存器输入端、所述截止电平电压端和所述第一时钟信号端输出截止电平，所述第二时钟信号端和所述导通电平电压端输出导通电平，所述第三节点的电位由于所述第一电容的作用由截止电平变为导通电平，所述第二节点控制单元响应于所述第三节点的导通电平，将所述第二时钟信号端的导通电平传输至所述第二节点，所述上拉单元响应于所述第二节点的导通电平，将所述截止电平电压端的截止电平传输至所述移位寄存器输出端，所述第一节点控制单元响应于所述第二节点的导通电平，将所述截止电平电压端的截止电平传输至所述第一节点；

第三时段，所述截止电平电压端和所述第二时钟信号端输出截止电平，所述移位寄存器输入端、所述第一时钟信号端和所述导通电平电压端输出导通电平，所述第一节点控制单元响应于所述第一时钟信号端的导通电平，将所述移位寄存器输入端的导通电平传输至所述第一节点，所述第二节点控制单元响应于所述第一节点的导通电平，将所述截止电平电压端的截止电平传输至所述第二节点，所述下拉单元响应于所述第一节点的导通电平，将所述导通电平电压端的导通电平传输至所述移位寄存器输出端，所述第三节点控制单元响应于所述移位寄存器输入端和所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第三节点；

第四时段，所述移位寄存器输入端、所述第二时钟信号端和所述导通电平电压端输出导通电平，所述第一时钟信号端和所述截止电平电压端输出截止电平，所述第三节点控制单元响应于所述移位寄存器输入端的导通电平，将所述截止电平电压端的截止电平传输至所述第三节点，所述第一节点为导通电平，所述下拉单元响应于所述第一节点的导通电平，将所述导通电平电压端的导通电平传输至所述移位寄存器输出端，所述第二节点控制单元响应于所述第一节点的导通电平，将所述截止电平电压端的截止电平传输至所述第二节点。

可选地，所述移位寄存器还包括：

第二电容，其两端分别电连接于所述第一节点和第四节点；

第四节点控制单元，电连接于所述截止电平电压端、所述第一时钟信号端、所述第四节点、所述第二时钟信号端和所述导通电平电压端，用于响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的电压传输至所述第四节点，以及用于响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的电压传输至所述第四节点；

在所述第一时段，所述第四节点控制单元响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第四节点；

在所述第二时段，所述第四节点控制单元响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的导通电平传输至所述第四节点；

在所述第三时段，所述第四节点控制单元响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第四节点；

在所述第四时段，所述第四节点控制单元响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的导通电平传输至所述第四节点。

可选地，所述移位寄存器还包括：

第三电容，其两端分别电连接于所述截止电平电压端和所述第二节点。

在所述第一时段，由所述第三电容的作用使所述第二节点更稳定的保持截止电平。

另一方面，本发明实施例还提供一种显示面板，包括：

级联的多级移位寄存器，所述移位寄存器为上述的移位寄存器。

另一方面，本发明实施例还提供一种显示装置，包括上述的显示面板。

本发明实施例中的移位寄存器及其控制方法、显示面板和显示装置，通过第一节点控制单元、第二节点控制单元和第三节点控制单元的配合来实现对移位寄存器输出端的控制，以实现移位寄存功能，无需通过移位寄存器输出端的反馈来进行控制，因此，避免了由于移位寄存器输出端的反馈控制而导致的竞争现象，从而降低了由于竞争现象而导致的移位寄存器工作异常的概率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为图1为现有技术中一种移位寄存器的示意图；

图2为图2为本发明实施例中一种移位寄存器；

图3为图2对应的一种时序信号图；

图4为图2对应的另一种时序信号图；

图5为本发明实施例中一种扫描驱动电路的结构示意图；

图6为本发明实施例中一种显示装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

为了更清楚地说明本发明实施例的有益效果，在介绍本发明实施例之前，首先对现有技术的问题进行进一步的说明：如图1所示，例如，在上一时刻，第四开关管M4和第五开关管M5之间的节点为高电平，在当前时刻，第二信号端ck2由上一时刻的高电平变为低电平，进而控制第二开关管M2导通，截止电平电压端VGH的高电平通过第二开关管M2传输至第五开关管M5的控制端，控制第五开关管M5截止，但是，如果在当前时刻第四开关管M4和第五开关管M5之间的节点未能及时写入低电平，就会导致第二开关管M2不能及时导通，进而导致第五开关管M5的控制端不能及时写入高电平，这时就会出现第四开关管M4和第五开关管M5同时导通的情况，即第四开关管M4和第五开关管M5之间的节点出现竞争现象，从而导致移位寄存器工作异常。

如图2所示，图2为本发明实施例中一种移位寄存器，包括：下拉单元1，电连接于第一节点N1、导通电平电压端VGL和移位寄存器输出端OUT，用于响应于第一节点N1的导通电平，将导通电平电压端VGL的电压传输至移位寄存器输出端OUT；上拉单元2，电连接于第二节点N2、截止电平电压端VGH和移位寄存器输出端OUT，用于响应于第二节点N2的导通电平，将截止电平电压端VGH的电压传输至移位寄存器输出端OUT；第一节点控制单元31，电连接于第一节点N1、第一时钟信号端CK、移位寄存器输入端IN、第二节点N2和截止电平电压端VGH，用于响应于第一时钟信号端CK的导通电平，将移位寄存器输入端IN的电压传输至第一节点N1，以及用于响应于第二节点N2的导通电平，将截止电平电压端VGH的电平传输至第一节点N1；第二节点控制单元32，电连接于第二节点N2、截止电平电压端VGH、第一节点N1、第三节点N3和第二时钟信号端XCK，用于响应于第一节点N1的导通电平，将截止电平电压端VGH的电压传输至第二节点N2，以及用于响应于第三节点N3的导通电平，将第二时钟信号端XCK的电压传输至第二节点N2；第三节点控制单元33，电连接于截止电平电压端VGH、移位寄存器输入端IN、第三节点N3和第一时钟信号端CK，用于响应于移位寄存器输入端IN或者第一时钟信号端CK的导通电平，将截止电平电压端VGH的电压传输至第三节点N3；第一电容C1，其两端分别电连接于第三节点N3和第二时钟信号端XCK。

需要说明的是，移位寄存器中包括开关晶体管，本发明实施例中的导通电平和截止电平是根据开关晶体管的类型区分的，导通电平是指能够控制开关晶体管导通的电平，截止电平是指能够控制开关晶体管截止的电平，例如，当开关晶体管为P型晶体管时，导通电平为低电平，截止电平为高电平；当开关晶体管为N型晶体管时，导通电平为高电平，截止电平为低电平。本发明实施例均以开关晶体管为P型晶体管为例进行描述，即在本发明实施例中，导通电平均为低电平，截止电平均为高电平。

如图3所示，图3为图2对应的一种时序信号图，本发明实施例还提供一种移位寄存器控制方法，用于上述的移位寄存器，以下结合图2中的移位寄存器结构以及图3对应的移位寄存器控制方法对本发明实施例进行详细说明，移位寄存器控制方法包括：

第一时段t1，移位寄存器输入端IN、截止电平电压端VGH和第二时钟信号端XCK输出截止电平，第一时钟信号端CK和导通电平电压端VGL输出导通电平，第一节点控制单元31响应于第一时钟信号端CK的导通电平，将移位寄存器输入端IN的截止电平传输至第一节点N1，第三节点控制单元33响应于第一时钟信号端CK的导通电平，将截止电平电压端VGH的截止电平传输至第三节点N3，第二节点N2保持截止电平，移位寄存器输出端OUT保持导通电平。其中，需要说明的是，在本实施方式，晶体管为P型晶体管。

具体地，在第一时段t1中，由于第一节点N1和第三节点N3为截止电平，而第二节点N2受到第一节点N1和第三节点N3的控制，因此第二节点N2保持上一时刻的电位，即截止电平，而移位寄存器输出端OUT受到第一节点N1和第二节点N2的控制，因此移位寄存器输出端OUT也保持上一时刻的电位，即导通电平，第一时段t1的上一个时段，移位寄存器的工作过程与第四时段t4的工作过程相同，第四时段t4的详细工作过程会在下面进行介绍。

第二时段t2，移位寄存器输入端IN、截止电平电压端VGH和第一时钟信号端CK输出截止电平，第二时钟信号端XCK和导通电平电压端VGL输出导通电平，第一电容C1的两端分别连接于第三节点N3和第二时钟信号端XCK，第二时钟信号端XCK由上一时刻的截止电平(高电平)变为导通电平(低电平)，第三节点N3的电位由于第一电容C1的作用由截止电平(高电平)变为导通电平(低电平)，第二节点控制单元32响应于第三节点N3的导通电平，将第二时钟信号端XCK的导通电平传输至第二节点N2，上拉单元2响应于第二节点N2的导通电平，将截止电平电压端VGH的截止电平传输至移位寄存器输出端OUT，第一节点控制单元31响应于第二节点N2的导通电平，将截止电平电压端VGH的截止电平传输至第一节点N1；

第三时段t3，截止电平电压端VGH和第二时钟信号端XCK输出截止电平，移位寄存器输入端IN、第一时钟信号端CK和导通电平电压端VGL输出导通电平，第一节点控制单元31响应于第一时钟信号端CK的导通电平，将移位寄存器输入端IN的导通电平传输至第一节点N1，第二节点控制单元32响应于第一节点N1的导通电平，将截止电平电压端VGH的截止电平传输至第二节点N2，下拉单元1响应于第一节点N1的导通电平，将导通电平电压端VGL的导通电平传输至移位寄存器输出端OUT，第三节点控制单元33响应于移位寄存器输入端IN和第一时钟信号端CK的导通电平，将截止电平电压端的截止电平传输至第三节点N3；

第四时段t4，移位寄存器输入端IN、第二时钟信号端XCK和导通电平电压端VGL输出导通电平，第一时钟信号端CK和截止电平电压端VGH输出截止电平，第三节点控制单元33响应于移位寄存器输入端IN的导通电平，将截止电平电压端VGH的截止电平传输至第三节点N3，第一节点N1为导通电平。需要说明的是，在第四时段t4，第一节点N1的导通电平可以为与第三时段t3中第一节点N1相同的电压值，例如，在第三时段t3和第四时段t4，第一节点N1均为0V，即第一节点N1保持上一时刻的电压值；第一节点N1的导通电平也可以为与第三时段t3中第一节点N1不同的电压值，例如，在第三时段t3，第一节点N1为1V，在第四时段t4，第一节点N1为0V，虽然第一节点N1在第三时段t3和第四时段t4的电压值不同，但都是低电平，即导通电平。下拉单元1响应于第一节点N1的导通电平，将导通电平电压端VGL的导通电平传输至移位寄存器输出端OUT，第二节点控制单元32响应于第一节点N1的导通电平，将截止电平电压端VGH的截止电平传输至第二节点N2。

通过上述移位寄存器的工作过程可知，移位寄存器对第一时段t1输入的截止电平进行移位，在第二时段t2输出，需要说明的是，本发明实施例中的移位寄存器用于级联后形成扫描驱动电路，以使扫描驱动电路依次输出高电平，图3所示的时序信号为扫描驱动电路中第一级移位寄存器的时序，第一级移位寄存器的移位寄存器输入端IN电连接于驱动芯片，由驱动芯片提供信号，除第一级移位寄存器之外，其他每级移位寄存器的移位寄存器输入端IN电连接于上一级移位寄存器的移位寄存器输出端OUT，以下根据除第一级移位寄存器之外的其他移位寄存器的时序信号对本发明实施例中的移位寄存器及其控制方法进行说明。

如图4所示，图4为图2中移位寄存器对应的另一种时序信号图，与图3所示的时序信号相比，图4中所示的时序信号中，第二时段t2的时间很短，具体地，由于第一级移位寄存器之外的移位寄存器输入端IN的信号均来自于上一级移位寄存器输出端OUT，因此，与第一时钟信号端CK的信号相比，移位寄存器输入端IN的信号会有一定的延迟，从而保证会存在上述的第二时段t2，即便第二时段t2的时间可能会很短。另外，图4所示的时序信号图对应的移位寄存器控制方法中，还包括在第二时段t2和第三时段t3之间的第二副时段t2’，在第二副时段t2’，移位寄存器输入端IN、第二时钟信号端XCK和导通电平电压端VGL输出导通电平，第一时钟信号端CK和截止电平电压端VGH输出截止电平，第三节点控制单元33响应于移位寄存器输入端IN的导通电平，将截止电平电压端VGH的电压传输至第三节点N3，第一节点N1和第二节点N2均为截止电平，移位寄存器输出端OUT保持第二时段t2的截止电平。在图4所示的时序信号中，第二时段t2的持续时间很短，但是第二副时段t2’的持续时间较长，相当于将第一时段t1输入的截止电平进行移位后在第二副时段t2’输出，对于第一时段t1、第三时段t3和第四时段t4，其具体原理和工作过程图3所示的各过程相同，在此不再赘述。

本发明实施例中的移位寄存器及其控制方法，通过第一节点控制单元、第二节点控制单元和第三节点控制单元的配合来实现对移位寄存器输出端的控制，以实现移位寄存功能，无需通过移位寄存器输出端的反馈来进行控制，因此，避免了由于移位寄存器输出端的反馈控制而导致的竞争现象，从而降低了由于竞争现象而导致的移位寄存器工作异常的概率。

可选地，上述移位寄存器还包括：第二电容C2，其两端分别电连接于第一节点N1和第四节点N4；第四节点控制单元34，电连接于截止电平电压端VGH、第一时钟信号端CK、第四节点N4、第二时钟信号端XCK和导通电平电压端VGL，用于响应于第一时钟信号端CK的导通电平，将截止电平电压端VGH的电压传输至第四节点，以及用于响应于第二时钟信号端XCK的导通电平，将导通电平电压端VGL的电压传输至第四节点N4。

具体地，在上述移位寄存器驱动方法中，如图3和图4所示，在第一时段t1，第四节点控制单元34响应于第一时钟信号端CK的导通电平，将截止电平电压端VGH的截止电平传输至第四节点N4；在第二时段t2，第四节点控制单元34响应于第二时钟信号端XCK的导通电平，将导通电平电压端VGL的导通电平传输至第四节点N4；在第三时段t3，第四节点控制单元34响应于第一时钟信号端CK的导通电平，将截止电平电压端VGH的截止电平传输至第四节点N4；在第四时段t4，第四节点控制单元34响应于第二时钟信号端XCK的导通电平，将导通电平电压端VGL的导通电平传输至第四节点N4，由于在第三时段t3第一节点N1为导通电平(低电平)，第四节点N4为截止电平(高电平)，而在第四时段t4，第四节点N4为导通电平(低电平)，即第四节点N4由高电平变为低电平，由于第二电容C2的作用，使第一节点N1由第三时段t3中的低电平变为更低的低电平，从而进一步保证在第四时段t4，第一节点N1的电位为导通电平(低电平)。

另外，可以理解地，在另外一种可实现的实施方式中，无需设置第四节点控制单元，只需要设置另外的第二电容，该第二电容的一端连接于第一节点，该第二电容的另一端连接于固定电位，例如导通电平电压端，这样，也可以保证在第四时段t4，第一节点的电位为导通电平(低电平)。

可选地，上述移位寄存器还包括：第三电容C3，其两端分别电连接于截止电平电压端VGH和第二节点N2。

具体地，在第一时段t1，由第三电容C3的作用使第二节点N2更稳定的保持截止电平。

可选地，下拉单元1包括第一开关晶体管T1，其第一端电连接于移位寄存器输出端OUT，其第二端电连接于导通电平电压端VGL，其控制端电连接于第一节点N1；上拉单元2包括第二开关晶体管T2，其第一端电连接于截止电平电压端VGH，其第二端电连接于移位寄存器输出端OUT，其控制端电连接于第二节点N2；第一节点控制单元31包括：第三开关晶体管T3，其第一端电连接于截止电平电压端VGH，其第二端电连接于第一节点N1，其控制端电连接于第二节点N2；第四开关晶体管T4，其第一端电连接于移位寄存器输入端IN，其第二端电连接于第一节点N1，其控制端电连接于第一时钟信号端CK；第二节点控制单元32包括：第五开关晶体管T5，其第一端电连接于截止电平电压端VGH，其第二端电连接于第二节点N2，其控制端电连接于第一节点N1；第六开关晶体管T6，其第一端电连接于第二节点N2，其第二端电连接于第二时钟信号端XCK，其控制端电连接于第三节点N3；第三节点控制单元33包括：第七开关晶体管T7，其第一端电连接于截止电平电压端VGH，其第二端电连接于第三节点N3，其控制端电连接于移位寄存器输入端IN；第八开关晶体管T8，其第一端电连接于截止电平电压端VGH，其第二端电连接于第三节点N3，其控制端电连接于第一时钟信号端CK。

可选地，第四节点控制单元34包括：第九开关晶体管T9，其第一端电连接于截止电平电压端VGH，其第二端电连接于第四节点N4，其控制端电连接于第一时钟信号端CK；第十开关晶体管T10，其第一端电连接于第四节点N4，其第二端电连接于导通电平电压端VGL，其控制端电连接于第二时钟信号端XCK。

具体地，以下通过移位寄存器的具体结构和工作过程进一步说明本发明实施例中，其中，以第一至第十开关晶体管T1-T10均为P型晶体管为例进行介绍，导通电平为低电平，截止电平为高电平。

在第一时段t1，移位寄存器输入端IN为高电平，控制第七开关晶体管T7截止，第一时钟信号端CK为低电平，控制第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9导通，移位寄存器输入端IN的高电平通过第四开关晶体管T4传输至第一节点N1，进而控制第一开关晶体管T1和第五开关晶体管T5截止，截止电平电压端VGH的高电平通过第九开关晶体管T9传输至第四节点N4，使第四节点N4由上一个时刻的低电平变为高电平，截止电平电压端VGH的高电平通过第八开关晶体管T8传输至第三节点N3，进而控制第六开关晶体管T6截止，第二时钟信号端XCK为高电平，控制第十开关晶体管T10截止，由于第三电容C3的作用，第二节点N2保持上一时刻的高电平，进而控制第二开关晶体管T2和第三开关晶体管T3截止，移位寄存器输出端OUT保持上一个时刻的低电平；

在第二时段t2，移位寄存器输入端IN为高电平，控制第七开关晶体管T7截止，第一时钟信号端CK为高电平，控制第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9截止，第二时钟信号端XCK为低电平，控制第十开关晶体管T10导通，导通电平电压端VGL的低电平通过第十开关晶体管T10传输至第四节点N4，第三节点N3在上一时刻为高电平，由于第二时钟信号端XCK由上一时刻的高电平变为低电平，由于第一电容C1的作用，使第三节点N3由上一时刻的高电平变为低电平，进而控制第六开关晶体管T6导通，第二时钟信号端XCK的低电平通过第六开关晶体管T6传输至第二节点N2，进而控制第二开关晶体管T2和第三开关晶体管T3导通，截止电平电压端VGH的高电平通过第三开关晶体管T3传输至第一节点N1，进而控制第一开关晶体管T1和第五开关晶体管T5截止，截止电平电压端VGH的高电平通过第二开关晶体管T2传输至移位寄存器输出端OUT；

在第二副时段t2’，移位寄存器输入端IN为低电平，控制第七开关晶体管T7导通，截止电平电压端VGH的高电平通过第七开关晶体管T7传输至第三节点N3，进而控制第六开关晶体管T6截止，第一时钟信号端CK为高电平，控制第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9截止，第二时钟信号端XCK为低电平，控制第十开关晶体管T10导通，导通电平电压端VGL的低电平通过第十开关晶体管T10传输至第四节点N4，第二节点N2保持上一时刻的低电平，进而控制第二开关晶体管T2和第三开关晶体管T3导通，截止电平电压端VGH的高电平通过第三开关晶体管T3传输至第一节点N1，进而控制第一开关晶体管T1和第五开关晶体管T5截止，截止电平电压端VGH的高电平通过第二开关晶体管T2传输至移位寄存器输出端OUT；

在第三时段t3，移位寄存器输入端IN为低电平，控制第七开关晶体管T7导通，截止电平电压端VGH的高电平通过第七开关晶体管T7传输至第三节点N3，进而控制第六开关晶体管T6截止，第一时钟信号端CK为低电平，控制第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9导通，移位寄存器输入端IN的低电平通过第四开关晶体管T4传输至第一节点N1，截止电平电压端VGH的高电平通过第九开关晶体管T9传输至第四节点N4，截止电平电压端VGH的高电平通过第八开关晶体管T8传输至第三节点N3，第一节点N1的低电平控制第五开关晶体管T5导通，截止电平电压端VGH的高电平通过第五开关晶体管T5传输至第二节点N2，进而控制第二开关晶体管T2和第三开关晶体管T3截止，第一节点N1的低电平控制第一开关晶体管T1导通，导通电平电压端VGL的低电平通过第一开关晶体管T1传输至移位寄存器输出端OUT，第二时钟信号端XCK为高电平，控制第十开关晶体管T10截止；

在第四时段t4，移位寄存器输入端IN为低电平，控制第七开关晶体管T7导通，截止电平电压端VGH的高电平通过第七开关晶体管T7传输至第三节点N3，进而控制第六开关晶体管T6截止，第一时钟信号端CK为高电平，控制第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9截止，第二时钟信号端XCK为低电平，控制第十开关晶体管T10导通，导通电平电压端VGL的低电平通过第十开关晶体管T10传输至第四节点N4，在上一时刻，第四节点N4的电位为高电平，即在第四时段t4，第四节点N4的电位由高电平变为低电平，第一节点N1在上一时刻为低电平，由于第二电容C2的作用，使得第一节点N1的电位变的更低，因此，第一节点N1的低电平控制第一开关晶体管T1和第五开关晶体管T5导通，截止电平电压端VGH的高电平通过第五开关晶体管传输至第二节点N2，第二节点N2的高电平控制第三开关晶体管T3和第二开关晶体管T2截止，导通电平电压端VGL的低电平通过第一开关晶体管T1传输至移位寄存器输出端OUT。

本发明实施例中的移位寄存器及其控制方法，与现有技术中，本发明实施例中的移位寄存器不需要设置反相器，因此晶体管数量较少。另外，在现有技术中，在非移位寄存的时间中，第十二开关管的控制始终由第三电容c3的保持作用来实现，稳定性较差，而本发明实施例中，在非移位寄存的时间中，第一开关晶体管T1的控制由第一时钟信号端CK配合第四开关晶体管T4以及移位寄存器输入端IN来实现，在每次第一时钟信号端CK为导通电平时，移位寄存器输入端IN的导通电平都会通过第四开关晶体管T4传输至第一节点N1，进而控制第一开关晶体管T1导通，使导通电平电压端VGL的导通电平通过第一开关晶体管T1传输至移位寄存器输出端OUT，因此，移位寄存器的输出信号更加稳定，并且，在本发明实施例中，第一开关晶体管T1和第二开关晶体管T2没有竞争风险，使得移位寄存器的工作更加稳定。

需要说明的是，本实施例中的晶体管均以P型晶体管为例进行说明，P型晶体管的控制端为低电平时，其第一端和第二端之间导通，P型晶体管的控制端为高电平时，其第一端和第二端之间截止。即对于P型晶体管来说，低电平为导通电平，高电平为截止电平。在具体实施时，上述各个晶体管的栅极作为其控制端，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一端作为源极，第二端作为漏极，或者将其第一端作为漏极，第二端作为源极，在此不做具体区分。另外，本发明实施例中“导通电平”和“截止电平”均为泛指，并不限定所有的导通电平或截止电平具有相同的电压值，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止的电平。

本发明实施例还提供一种显示面板，包括扫描驱动电路，如图5所示，图5为本发明实施例中一种扫描驱动电路的结构示意图，扫描驱动电路包括级联的多级移位寄存器100，移位寄存器100为上述实施例中的移位寄存器。

扫描驱动电路用于实现对显示面板中的电路控制，其中，第一级移位寄存器输入端IN与起始信号端STV相连；除第一级移位寄存器100之外的其余各级移位寄存器输入端IN分别与上一级移位寄存器输出端OUT相连；并且，奇数级的移位寄存器100的第一时钟信号端CK连接于第一时钟信号线CK1，奇数级的移位寄存器的第二时钟信号端XCK连接于第二时钟信号线CK2；偶数级的移位寄存器的第一时钟信号端CK连接于第二时钟信号线CK2，偶数级的移位寄存器的第二时钟信号端XCK连接于第一时钟信号线CK1。在该驱动电路中，每一级移位寄存器100的导通电平电压端VGL可通过第一电压信号线CL1与驱动芯片(未图示)相连，截止电平电压端VGH可通过第二电压信号线CL2与驱动芯片相连。其中第一级移位寄存的输入端IN由驱动芯片提供初始信号，除第一级移位寄存器之外的其他移位寄存器输入端IN均连接于上一级移位寄存器输出端OUT。

移位寄存器的具体结构和工作原理与上述实施例相同，在此不再赘述。

本发明实施例中的显示面板，与现有技术中，本发明实施例中显示面板的移位寄存器不需要设置反相器，因此晶体管数量较少，另外，在现有技术中，在非移位寄存的时间中，第十二开关管的控制始终由第三电容c3的保持作用来实现，稳定性较差，而本发明实施例中，在非移位寄存的时间中，第一开关晶体管T1的控制由第一时钟信号端CK配合第四开关晶体管T4以及移位寄存器输入端IN来实现，在每次第一时钟信号端CK为导通电平时，移位寄存器输入端IN的导通电平都会通过第四开关晶体管T4传输至第一节点N1，进而控制第一开关晶体管T1导通，使导通电平电压端VGL的导通电平通过第一开关晶体管T1传输至移位寄存器输出端OUT，因此，移位寄存器的输出信号更加稳定，并且，在本发明实施例中，第一开关晶体管T1和第二开关晶体管T2没有竞争风险，使得移位寄存器的工作更加稳定。

如图6所示，图6为本发明实施例中一种显示装置的结构示意图，本发明实施例还提供一种显示装置，包括上述的显示面板10。

该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

本发明实施例中的显示装置，与现有技术中，本发明实施例中显示面板的移位寄存器不需要设置反相器，因此晶体管数量较少，另外，在现有技术中，在非移位寄存的时间中，第十二开关管的控制始终由第三电容c3的保持作用来实现，稳定性较差，而本发明实施例中，在非移位寄存的时间中，第一开关晶体管T1的控制由第一时钟信号端CK配合第四开关晶体管T4以及移位寄存器输入端IN来实现，在每次第一时钟信号端CK为导通电平时，移位寄存器输入端IN的导通电平都会通过第四开关晶体管T4传输至第一节点N1，进而控制第一开关晶体管T1导通，使导通电平电压端VGL的导通电平通过第一开关晶体管T1传输至移位寄存器输出端OUT，因此，移位寄存器的输出信号更加稳定，并且，在本发明实施例中，第一开关晶体管T1和第二开关晶体管T2没有竞争风险，使得移位寄存器的工作更加稳定。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种移位寄存器，其特征在于，包括：

下拉单元，电连接于第一节点、导通电平电压端和移位寄存器输出端，用于响应于所述第一节点的导通电平，将所述导通电平电压端的电压传输至所述移位寄存器输出端；

上拉单元，电连接于第二节点、截止电平电压端和所述移位寄存器输出端，用于响应于所述第二节点的导通电平，将所述截止电平电压端的电压传输至所述移位寄存器输出端；

第一节点控制单元，电连接于所述第一节点、第一时钟信号端、移位寄存器输入端、所述第二节点和所述截止电平电压端，用于响应于所述第一时钟信号端的导通电平，将所述移位寄存器输入端的电压传输至所述第一节点，以及用于响应于所述第二节点的导通电平，将所述截止电平电压端的电平传输至所述第一节点；

第二节点控制单元，电连接于所述第二节点、所述截止电平电压端、所述第一节点、第三节点和第二时钟信号端，用于响应于所述第一节点的导通电平，将所述截止电平电压端的电压传输至所述第二节点，以及用于响应于所述第三节点的导通电平，将所述第二时钟信号端的电压传输至所述第二节点；

第三节点控制单元，电连接于所述截止电平电压端、所述移位寄存器输入端、第三节点和所述第一时钟信号端，用于响应于所述移位寄存器输入端或者所述第一时钟信号端的导通电平，将所述截止电平电压端的电压传输至所述第三节点；

第一电容，其两端分别电连接于所述第三节点和所述第二时钟信号端。

2.根据权利要求1所述的移位寄存器，其特征在于，还包括：

第二电容，其两端分别电连接于所述第一节点和第四节点；

第四节点控制单元，电连接于所述截止电平电压端、所述第一时钟信号端、所述第四节点、所述第二时钟信号端和所述导通电平电压端，用于响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的电压传输至所述第四节点，以及用于响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的电压传输至所述第四节点。

3.根据权利要求2所述的移位寄存器，其特征在于，还包括：

第三电容，其两端分别电连接于所述截止电平电压端和所述第二节点。

4.根据权利要求1所述的移位寄存器，其特征在于，

所述下拉单元包括第一开关晶体管，其第一端电连接于所述移位寄存器输出端，其第二端电连接于所述导通电平电压端，其控制端电连接于所述第一节点；

所述上拉单元包括第二开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述移位寄存器输出端，其控制端电连接于所述第二节点；

所述第一节点控制单元包括：

第三开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第一节点，其控制端电连接于所述第二节点；

第四开关晶体管，其第一端电连接于所述移位寄存器输入端，其第二端电连接于所述第一节点，其控制端电连接于所述第一时钟信号端；

所述第二节点控制单元包括：

第五开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第二节点，其控制端电连接于所述第一节点；

第六开关晶体管，其第一端电连接于所述第二节点，其第二端电连接于所述第二时钟信号端，其控制端电连接于所述第三节点；

所述第三节点控制单元包括：

第七开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第三节点，其控制端电连接于所述移位寄存器输入端；

第八开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第三节点，其控制端电连接于所述第一时钟信号端。

5.根据权利要求2所述的移位寄存器，其特征在于，

所述第四节点控制单元包括：

第九开关晶体管，其第一端电连接于所述截止电平电压端，其第二端电连接于所述第四节点，其控制端电连接于所述第一时钟信号端；

第十开关晶体管，其第一端电连接于所述第四节点，其第二端电连接于所述导通电平电压端，其控制端电连接于所述第二时钟信号端。

6.一种移位寄存器控制方法，其特征在于，用于如权利要求1至5中任意一项所述的移位寄存器，所述移位寄存器控制方法包括：

第一时段，所述移位寄存器输入端、所述截止电平电压端和所述第二时钟信号端输出截止电平，所述第一时钟信号端和所述导通电平电压端输出导通电平，所述第一节点控制单元响应于所述第一时钟信号端的导通电平，将所述移位寄存器输入端的截止电平传输至所述第一节点，所述第三节点控制单元响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第三节点，所述第二节点保持截止电平，所述移位寄存器输出端保持导通电平；

第二时段，所述移位寄存器输入端、所述截止电平电压端和所述第一时钟信号端输出截止电平，所述第二时钟信号端和所述导通电平电压端输出导通电平，所述第三节点的电位由于所述第一电容的作用由截止电平变为导通电平，所述第二节点控制单元响应于所述第三节点的导通电平，将所述第二时钟信号端的导通电平传输至所述第二节点，所述上拉单元响应于所述第二节点的导通电平，将所述截止电平电压端的截止电平传输至所述移位寄存器输出端，所述第一节点控制单元响应于所述第二节点的导通电平，将所述截止电平电压端的截止电平传输至所述第一节点；

第三时段，所述截止电平电压端和所述第二时钟信号端输出截止电平，所述移位寄存器输入端、所述第一时钟信号端和所述导通电平电压端输出导通电平，所述第一节点控制单元响应于所述第一时钟信号端的导通电平，将所述移位寄存器输入端的导通电平传输至所述第一节点，所述第二节点控制单元响应于所述第一节点的导通电平，将所述截止电平电压端的截止电平传输至所述第二节点，所述下拉单元响应于所述第一节点的导通电平，将所述导通电平电压端的导通电平传输至所述移位寄存器输出端，所述第三节点控制单元响应于所述移位寄存器输入端和所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第三节点；

第四时段，所述移位寄存器输入端、所述第二时钟信号端和所述导通电平电压端输出导通电平，所述第一时钟信号端和所述截止电平电压端输出截止电平，所述第三节点控制单元响应于所述移位寄存器输入端的导通电平，将所述截止电平电压端的截止电平传输至所述第三节点，所述第一节点为导通电平，所述下拉单元响应于所述第一节点的导通电平，将所述导通电平电压端的导通电平传输至所述移位寄存器输出端，所述第二节点控制单元响应于所述第一节点的导通电平，将所述截止电平电压端的截止电平传输至所述第二节点。

7.根据权利要求6所述的移位寄存器控制方法，其特征在于，

所述移位寄存器还包括：

第二电容，其两端分别电连接于所述第一节点和第四节点；

第四节点控制单元，电连接于所述截止电平电压端、所述第一时钟信号端、所述第四节点、所述第二时钟信号端和所述导通电平电压端，用于响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的电压传输至所述第四节点，以及用于响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的电压传输至所述第四节点；

在所述第一时段，所述第四节点控制单元响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第四节点；

在所述第二时段，所述第四节点控制单元响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的导通电平传输至所述第四节点；

在所述第三时段，所述第四节点控制单元响应于所述第一时钟信号端的导通电平，将所述截止电平电压端的截止电平传输至所述第四节点；

在所述第四时段，所述第四节点控制单元响应于所述第二时钟信号端的导通电平，将所述导通电平电压端的导通电平传输至所述第四节点。

8.根据权利要求7所述的移位寄存器控制方法，其特征在于，

所述移位寄存器还包括：

第三电容，其两端分别电连接于所述截止电平电压端和所述第二节点，

在所述第一时段，由所述第三电容的作用使所述第二节点更稳定的保持截止电平。

9.一种显示面板，其特征在于，包括：

级联的多级移位寄存器，所述移位寄存器为如权利要求1至5中任意一项所述的移位寄存器。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

Images