CN105243984A - 移位寄存单元、移位寄存器及移位寄存器的驱动方法 - Google Patents

Abstract

本申请公开了移位寄存单元、移位寄存器及移位寄存器的驱动方法。所述移位寄存单元的一具体实施方式包括第一节点控制器、第二节点控制器、第三节点控制器以及输出模块。该实施方式可以避免移位寄存单元输出端的电位反转时发生节点电位竞争导致电路失效，同时解决了电路节点悬浮的问题，从而增强了电路运行的稳定性。并且，通过两个时钟信号控制电路完成输入的单个脉冲信号的移位，功耗小且走线较少，有利于窄边框的设计。

Description

移位寄存单元、移位寄存器及移位寄存器的驱动方法

技术领域

本申请涉及显示技术领域，尤其涉及移位寄存单元、移位寄存器及移位寄存器的驱动方法。

背景技术

在显示面板的设计中，通常采用移位寄存器输出移位信号逐行导通与栅线一一对应连接的薄膜晶体管，从而将数据信号逐行写入像素阵列中，实现显示面板的自动行扫描。移位寄存器一般由多个移位寄存单元级联而成。移位寄存单元的作用为将输入的单个脉冲信号移位二分之一个周期后输出。

现有的移位寄存单元设计中，一般采用两个以上的时钟信号进行控制。图1和图2为现有的两种移位寄存单元的电路结构示意图。如图1所示的移位寄存单元，在信号移位阶段，第一时钟信号端CK1接入半个周期的高电平时钟信号，第二时钟信号端CKB1接入半个周期的低电平时钟信号，输入端IN1接入高电平信号，此时，由于第二电容C12的耦合作用，节点N12保持上一阶段的低电平，从而控制第五晶体管M15开启，将第二时钟信号的低电平信号传输至输出端OUT1。与此同时，由于输出端OUT1的作用，第一晶体管M11将被开启，其将第一电平信号端VGH1的高电平信号传输至节点N11，使得节点N11的电平值为高电平，从而使得第四晶体管M14处于关闭状态。

在图1所示电路的移位过程中，由于输出端OUT1在信号移位的前一个阶段输出高电平信号，输出端OUT1输出的电位由高电位变为低电位时，第四晶体管M14和第五晶体管M15同时打开，此时在第四晶体管M14的第二极和第五晶体管M15的第二极之间产生短路电流，一方面增加了功耗，另一方面第四晶体管M14的第二极的高电位与第五晶体管M15的第二极的低电位之间存在节点电位竞争，可能导致输出端OUT1无法输出正常的移位信号。此外，N12节点在第一时钟信号端CK1为高电平信号的时间段内处于悬浮状态，当第二时钟信号端CKB1的信号由高电位变为低电位时，对N12节点有耦合作用，导致N12节点电位降低，使得第五晶体管M15打开，电路的输出状态发生改变。

图2为针对图1所示电路中存在的节点电位竞争问题及N12节点悬浮问题所设计的改进电路，该电路采用三个时钟信号CK1’、CK2’、CK3’进行控制，虽然避免了节点电位竞争和N12节点悬浮造成的电路失效问题，但需要增加一条时钟信号走线，不利于窄边框的设计，且增加了功耗。

发明内容

有鉴于此，期望能够提供一种运行稳定的移位寄存单元，进一步地，还期望能够提供一种减少走线、降低功耗的移位寄存单元。为了解决上述一个或多个问题，本申请提供了移位寄存单元、移位寄存器及移位寄存器的驱动方法。

第一方面，本申请提供了一种移位寄存器，包括：第一节点控制器，用于根据第一时钟信号端输入的信号、第二时钟信号端输入的信号、第一电压信号输入端输入的信号、第二电压信号输入端输入的信号、以及输入信号端输入的信号，生成第一节点的电位信号；第二节点控制器，用于根据所述输入信号端输入的信号、所述第一电压信号输入端输入的信号、第二时钟信号端输入的信号以及所述第二电压信号输入端输入的信号，生成第二节点的电位信号；第三节点控制器，用于根据所述第一时钟信号端输入的信号、第一电压信号输入端输入的信号、第二电压信号输入端输入的信号、所述第一节点的电位信号以及第二节点的电位信号，生成第三节点的电位信号；输出模块，用于根据所述第一电压信号输入端输入的信号、所述第二时钟信号端输入的信号、所述第一节点的电位信号以及所述第三节点的电位信号，输出移位信号。

第二方面，本申请提供了一种移位寄存器，包括级联的N个如本申请第一方面所提供的移位寄存单元；其中，第一级移位寄存单元的输入端与所述输入信号端连接，第二级至第N级移位寄存单元中的每一级移位寄存单元的输入信号端与上一级移位寄存单元的输出端连接，其中N为正整数且N>1。

第三方面，本申请提供了一种移位寄存器的驱动方法，应用于本申请第一方面所提供的移位寄存单元，包括：在节点电位初始化阶段，第一节点控制器根据第一时钟信号端输入的信号、第三节点的第二电位信号、第一电压信号输入端输入的第一电位信号、第二电压信号输入端输入的第二电位信号、输入信号端输入的第一电位信号，生成第一节点的第一电位信号，第二节点控制器根据输入信号端输入的第一电位信号、第一电压信号输入端输入的第一电位信号、第二时钟信号端输入的信号、第二电压信号输入端输入的第二电位信号生成第二节点的第二电位信号；第三节点控制器根据所述第二电压信号输入端输入的第二电位信号、所述第二节点的第二电位信号、第一时钟信号端输入的信号生成第三节点的第二电位信号，输出模块根据所述第三节点的第二电位信号以及所述第一电压信号输入端输入的第一电位信号输出第一电位信号。

在信号写入阶段，第一节点控制器根据第一时钟信号端输入的第二电位信号、第二电压信号输入端输入的第二电位信号、输入信号端输入的第二电位信号生成第一节点的第二电位信号，第二节点控制器根据所述输入信号端输入的第二电位信号、所述第一电压信号输入端输入的第一电位信号，生成第二节点的第一电位信号，第三节点控制器根据所述第一电压信号输入端输入的第一电位信号、所述第一节点的第二电位信号，生成第三节点的第一电位信号，输出模块根据所述第一节点的第二电位信号和所述第二时钟信号端输入的第一电位信号输出第一电位信号。

在信号移位阶段，第一节点控制器根据第二电压信号输入端输入的第二电位信号生成第一节点的第二电位信号，第二节点控制器根据所述第二时钟信号端输入的第二电位信号、所述第二电压信号输入端输入的第二电位信号生成第二节点的第二电位信号，第三节点控制器根据所述第一节点的第二电位信号和所述第一电压信号输入端输入的第一电位信号生成第三节点的第一电位信号，输出模块根据第一节点的第二电位信号和所述第二时钟信号端输入的第二电位信号输出第二电位信号。

在复位阶段，第一节点控制器根据第一时钟信号端输入的第二电位信号、输入信号端输入的第一电位信号、第一电压信号输入端输入的第一电位信号、第二电压信号输入端输入的第二电位信号以及第三节点的第二电位信号生成第一节点的第一电位信号，第二节点控制器根据所述第二时钟信号端输入的第二电位信号、第二电压信号输入端输入的第二电位信号生成第二节点的第二电位信号，第三节点控制器根据第二电压信号输入端输入的第二电位信号、第二节点的第二电位信号、第一时钟信号端输入的第二电位信号生成第三节点的第二电位，输出模块根据第三节点的第二电位信号、第二电压信号输入端输入的第一电位信号输出第一电位信号；其中，所述第一时钟信号端输入的信号与所述第二时钟信号端输入的信号互为反相信号。

本申请提供的移位寄存单元、移位寄存器及移位寄存器的驱动方法，通过两个时钟信号控制电路完成输入的单个脉冲信号的移位，避免了在移位寄存单元输出端的电位反转时发生节点电位竞争导致电路失效，同时解决了电路节点悬浮的问题，从而增强了电路运行的稳定性。并且，只需两个始终信号的控制，降低了功耗，减少了走线，有利于窄边框的设计。

附图说明

通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是现有的一种移位寄存单元的电路结构示意图；

图2是现有的另一种移位寄存单元的电路结构示意图；

图3是本申请提供的移位寄存单元的结构框图；

图4是本申请提供的移位寄存单元的一种具体实施例的电路结构示意图；

图5是图4所示实施例中的电路结构的工作时序图；

图6是本申请提供的移位寄存单元的另一种具体实施例的电路结构示意图；

图7是本申请提供的移位寄存单元的又一种具体实施例的电路结构示意图；

图8是本申请提供的移位寄存单元的再一种具体实施例的电路结构示意图；

图9是本申请提供的移位寄存器的一个实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图3，其示出了本申请提供的移位寄存单元的结构框图。

在本实施例中，移位寄存单元300的结构中包含第一节点N1、第二节点N2以及第三节点N3。移位寄存单元300包括第一节点控制器301、第二节点控制器302、第三节点控制器303以及输出模块304。其中，第一节点控制器301用于根据第一时钟信号端CK输入的信号、第二时钟信号端CKB输入的信号、第一电压信号输入端VGH输入的信号、第二电压信号输入端VGL输入的信号、以及输入信号端IN输入的信号，生成第一节点N1的电位信号。

第二节点控制器302用于根据输入信号端IN输入的信号、第一电压信号输入端VGH输入的信号、第二时钟信号端CKB输入的信号以及第二电压信号输入端VGL输入的信号，生成第二节点N2的电位信号。

第三节点控制器303用于根据第一时钟信号端CK输入的信号、第一电压信号输入端VGH输入的信号、第二电压信号输入端VGL输入的信号、第一节点N1的电位信号以及第二节点N2的电位信号，生成第三节点N3的电位信号。

输出模块304用于根据第一电压信号输入端VGH输入的信号、第二时钟信号端CKB输入的信号、第一节点N1的电位信号以及第三节点N3的电位信号，输出移位信号。

本申请提供的上述实施例，通过两路时钟信号控制输出移位信号，同时可以保证输出端不发生节点电位竞争，通过节点控制器控制关键节点的电位，避免了节点悬浮导致电路不稳定的问题。

请参考图4，其示出了本申请提供的移位寄存单元的一种具体实施例的电路结构示意图。

在本实施例中，第一节点控制器包括第一晶体管M1、第二晶体管M2以及第三晶体管M3。其中，第一晶体管M1用于响应于第一时钟信号端CK输入的信号而导通或截止。第一晶体管M1导通时将输入信号端IN输入的信号传递至第二晶体管M2的第一极。第二晶体管M2用于响应于第二电压信号输入端VGL输入的信号而导通，将输入第二晶体管M2的第一极的信号传递至第一节点N1。第三晶体管M3用于响应于第三节点N3的电位信号被导通或截止。第三晶体M3导通时将第一电压信号输入端VGH输入的信号传递至第一节点N1。

如图4所示，在本实施例中，第一晶体管M1的栅极与第一时钟信号端CK连接，第一晶体管M1的第一极与输入信号端IN连接，第一晶体管M1的第二极与第二晶体管M2的第一极连接。第二晶体管M2的栅极与第二电压输入信号端VGL连接，第二晶体管M2的第二极与第一节点控制器的输出端(图4所示N1节点)连接。第三晶体管M3的栅极与第三节点控制器的输出端(图4所示N3节点)连接，第三晶体管M3的第一极与第一电压信号输入端VGH连接，第三晶体管M3的第二极与第一节点控制器的输出端(图4所示N1节点)连接。

第二节点控制器包括第四晶体管M4、第五晶体管M5以及第一电容C1。其中，第四晶体管M4用于响应于第二时钟信号端CKB输入的信号而导通或截止。第四晶体管M4导通时将第二电压信号输入端VGL输入的信号传递至第二节点N2。第五晶体管M5用于响应于输入信号端IN输入的信号导通或截止。第五晶体管M5导通时将第一电压信号输入端VGH输入的信号传递至第二节点N2。第一电容C1用于保持N2节点的电位。

如图4所示，在本实施例中，第四晶体管M4的栅极与第二时钟信号端CKB连接，第四晶体管的第一极与第二电压信号输入端VGL连接，第四晶体管的第二极和第五晶体管M5的第二极与第二节点控制器的输出端(图4所示N2节点)连接。第五晶体管M5的栅极与输入信号端IN连接，第五晶体管M5的第一极与第一电压信号输入端VGH连接。第一电容C1连接在第二节点控制器的输出端(图4所示N2节点)和第三节点控制器的输出端(图4所示N3节点)之间。

第三节点控制器包括第六晶体管M6、第七晶体管M7以及第八晶体管M8。其中，第六晶体管M6用于响应于第二节点N2的电位信号而导通或截止。第六晶体管M6导通时将输入第六晶体管M6的第一极的信号传递至第七晶体管M7的第一极。第七晶体管M7用于响应于第一时钟信号输入端CK输入的信号而导通或截止，第七晶体管M7导通时将输入第七晶体管M7的第一极的信号传递至第三节点N3。第八晶体管M8用于响应于第一节点N1的电位信号而导通或截止。第八晶体管M8导通时将第一电压信号输入端VGH输入的信号传递至第三节点N3。

如图4所示，第六晶体管M6的栅极与第二节点控制器的输出端连接，第六晶体管M6的第一极与第一时钟信号端CK连接，第六晶体管M6的第二极与第七晶体管M7的第一极连接。第七晶体管M7的栅极与第一时钟信号端CK连接，第七晶体管M7的第二极与第三节点控制器的输出端(图4所示N3节点)连接。第八晶体管M8的栅极与第一节点控制器的输出端(图4所示N1节点)连接，第八晶体管M8的第一极与第一电压信号输入端VGH连接，第八晶体管M8的第二极与第三节点控制器的输出端(图4所示N3节点)连接。

输出模块包括第九晶体管M9、第十晶体管M10以及第二电容C2。其中，第九晶体管M9用于响应于第一节点N1的电位信号而导通或截止，第九晶体管M9导通时将第二时钟信号输入端CKB输入的信号传递至信号输出端OUT。第十晶体管M10用于响应于第三节点N3的电位信号而导通或截止，第十晶体管M10导通时将第一电压信号输入端VGH输入的信号传递至信号输出端OUT。第二电容C2用于在信号输出端OUT的电位信号发生变化时存储电荷。

如图4所示，第九晶体管M9的栅极与第一节点控制器的输出端(图4所示N1节点)连接，第九晶体管M9的第一极与第二时钟信号端CKB连接，第九晶体管M9的第二极和第十晶体管M10的第二极与移位寄存单元的输出端OUT连接。第十晶体管M10的栅极与第三节点控制器的输出端(图4所示N3节点)连接，第十晶体管M10的第一极与第一电压信号输入端VGH连接。第二电容C2连接在第一节点控制器的输出端(图4所示N1节点)和移位寄存单元的输出端OUT之间。

在本实施例的一些可选的实现方式中，上述第一至第十晶体管M1至M10为PMOS晶体管。第一电压信号输入端VGH输入的电压高于第二电压信号输入端VGL输入的电压。

可以理解，第一至第十晶体管也可以均为NMOS晶体管。这时，第一电压信号输入端输入的电压低于第二电压信号输入端输入的电压。

在上述图4所示的实施例中，采用10个晶体管和2个电容，基于两个时钟信号控制输入信号的移位，电路运行稳定，电路结构简单，在降低功耗的同时减小了移位寄存单元所占的面积，有利于窄边框的设计。

为了实现上述移位寄存单元的驱动，本申请实施例还提供了一种移位寄存器的驱动方法，应用于上述实施例的移位寄存单元。该移位寄存器的驱动方法包括四个阶段：节点电位初始化阶段、信号写入阶段、信号移位阶段以及复位阶段。在节点电位初始化阶段对相应的节点的电位进行初始化；在信号写入阶段，将输入信号端IN输入的脉冲信号写入移位寄存单元中；在信号移位阶段，将写入的信号移位输出；在复位阶段，将输出端的电位复位。

在本实施例中，第一电压信号输入端输入第一电位信号，第二电压信号输入端输入第二电位信号。当电路中各晶体管均为PMOS晶体管时，第一电位信号为高电位的信号，第二电位信号为低电位的信号。当电路中各晶体管均为NMOS晶体管时，第一电位信号为低电位的信号，第二电位信号为高电位的信号。具体地，在节点电位初始化阶段，第一节点控制器根据第一时钟信号端CK输入的信号、第三节点的第二电位信号、第一电压信号输入端VGH输入的第一电位信号、第二电压信号输入端VGL输入的第二电位信号、输入信号端IN输入的第一电位信号，生成第一节点的第一电位信号，第二节点控制器根据输入信号端IN输入的第一电位信号、第一电压信号输入端IN输入的第一电位信号、第二时钟信号端CKB输入的信号、第二电压信号输入端VGL输入的第二电位信号生成第二节点的第二电位信号；第三节点控制器根据第二电压信号输入端VGL输入的第二电位信号、第二节点的第二电位信号、第一时钟信号端CK输入的信号生成第三节点的第二电位信号，输出模块根据第三节点的第二电位信号以及第一电压信号输入端VGH输入的第一电位信号输出第一电位信号。

在信号写入阶段，第一节点控制器根据第一时钟信号端CK输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号、输入信号端IN输入的第二电位信号生成第一节点的第二电位信号，第二节点控制器根据输入信号端IN输入的第二电位信号、第一电压信号输入端VGH输入的第一电位信号，生成第二节点的第一电位信号，第三节点控制器根据第一电压信号输入端IN输入的第一电位信号、第一节点的第二电位信号，生成第三节点的第一电位信号，输出模块根据第一节点的第二电位信号和第二时钟信号端CKB输入的第一电位信号输出第一电位信号。

在信号移位阶段，第一节点控制器根据第二电压信号输入端VGL输入的第二电位信号生成第一节点的第二电位信号，第二节点控制器根据第二时钟信号端CKB输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号生成第二节点的第二电位信号，第三节点控制器根据第一节点的第二电位信号和第一电压信号输入端VGH输入的第一电位信号生成第三节点的第一电位信号，输出模块根据第一节点的第二电位信号和第二时钟信号端CKB输入的第二电位信号输出第二电位信号。

在本实施例的一些可选的实现方式中，在信号移位阶段，输出模块向第一节点控制器输出反馈信号，第一节点控制器根据反馈信号生成第一节点N1的第二电位信号。

在复位阶段，第一节点控制器根据第一时钟信号端CK输入的第二电位信号、输入信号端IN输入的第一电位信号、第一电压信号输入端VGH输入的第一电位信号、第二电压信号输入端VGL输入的第二电位信号以及第三节点的第二电位信号生成第一节点的第一电位信号；第二节点控制器根据第二时钟信号端CKB输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号生成第二节点的第二电位信号；第三节点控制器根据第二电压信号输入端VGL输入的第二电位信号、第二节点的第二电位信号、第一时钟信号端CK输入的第二电位信号生成第三节点的第二电位，输出模块根据第三节点的第二电位信号、第二电压信号输入端VGL输入的第一电位信号输出第一电位信号。

进一步地，在节点电位初始化阶段的第一时间段，第一节点控制器在第一时钟信号端CK输入的第二电位信号控制下将输入信号端IN输入的第一电位信号传递至第一节点N1；第二节点N2保持上一时刻的第二电位信号；第三节点控制器在第二节点N2的第二电位信号、第一时钟信号端CK输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号的控制下将第一时钟信号端CK输入的第二电位信号传递至第三节点N3。在节点电位初始化阶段的第二时间段，第一节点N1保持在节点电位初始化阶段的第一时间段的第一电位，第二节点控制器在第二时钟信号端CKB输入的第二电位信号的控制下将第二电压信号输入端VGL输入的第二电位信号传递至第二节点N2，第三节点控制器在第二节点N2的第二电位信号、第一时钟信号端CK输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号的控制下将第一时钟信号端CK输入的第二电位信号传递至第三节点N3。

进一步地，在复位阶段的第一时间段，第一节点控制器在第一时钟信号端CK输入的第二电位信号控制下将输入信号端输入的第一电位信号传递至第一节点N1，在第三节点N3的第二电位信号的控制下将第一电压信号输入端VGH输入的第一电位信号传递至第一节点N1；第二节点保持第二电位信号，第三节点控制器在第二节点N2的第二电位、第一时钟信号端CK输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号的控制下将第一时钟信号端CK输入的第二电位信号传递至第三节点N3。在复位阶段的第二时间段，第一节点N1保持在复位阶段的第一时间段的第一电位，第二节点控制器在第二时钟信号端CKB输入的第二电位信号的控制下将第二电压信号输入端VGL输入的第二电位信号传递至第二节点N2，第三节点控制器在第二节点N2的第二电位信号、第一时钟信号端CK输入的第二电位信号、第二电压信号输入端VGL输入的第二电位信号的控制下将第一时钟信号端CK输入的第二电位信号传递至第三节点N3。

在上述驱动方法中，第一时钟信号端CK输入的信号与第二时钟信号端CKB输入的信号互为反相信号。第一电压信号输入端与第二电压信号输入端输入的信号的电位不相同。当上述实施例中的第一至第十晶体管均为PMOS晶体管时，第一电压信号输入端输入的为高电位的信号，第二电压信号输入端输入的为低电位的信号。

以下结合电路结构中输入的信号和各节点的时序图描述上述实施例所提供的移位寄存单元的工作原理。图5示出了图4所示实施例中的电路结构的工作时序图。在以下实施例的具体描述中，高电位为相对于低电位的电位更高的电位。在图5中，第一电压信号输入端VGH输入的信号为高电位的信号，第二电压信号输入端VGL输入的信号为低电位的信号。输入信号端IN输入的为单个低电位脉冲信号，第一时钟信号端CK输入的信号和第二时钟信号端CKB输入的信号互为反相信号。

如图5所示，在节点电位初始化阶段T1，输入信号端IN输入的信号为高电位信号，第一时钟信号端CK和第二时钟信号端CKB为反相的周期脉冲信号。在第一时钟信号端CK输入低电位信号的时间段T11内，第一时钟信号端控制第一晶体管M1导通，将输入信号端IN输入的高电位信号写入第一节点N1。这时，由于N2节点保持上一时刻的低电平，第六晶体管M6在第二节点N2的低电位控制下导通，第一时钟信号端CK输入的低电位信号控制第七晶体管M7导通，从而将第一时钟信号端CK输入的低电位信号传递至第三晶体管M3的栅极以及第三节点N3，第三晶体管M3导通，将从第一电压信输入端VGH输入的第一电位信号写入第一节点N1。第九晶体管M9在第一节点N1的高电位的控制下截止，第十晶体管M10在第三节点N3的低电位的控制下导通，将通过第一电压信号输入端VGH输入第十晶体管M10第一极的高电位传递至移位寄存单元的输出端OUT，移位寄存单元输出高电位信号。在此过程中，由于第二节点N2处于悬浮状态，第三节点N3由高电位变为低电位时，电容C1可以存储N3节点释放出的电荷，通过电容C1的耦合作用使得第二节点N2的电位更低，在第六晶体管M6发生阈值漂移的情况下也能保证M6导通，进而使得第一节点N1保持低电位，提高了电路的工艺窗口，提升了电路的稳定性。

在第二时钟信号端CKB输入低电位信号的时间段T12内，第四晶体管M4在第二时钟信号端CKB输入的低电位控制下导通，将通过第二电压信号输入端VGL输入第四晶体管M4的低电位信号传递至第二节点N2。第一晶体管M1、第七晶体管M7在第一时钟信号端CK输入的高电位信号的控制下截止，第一节点N1和第三节点N3保持前一时刻的电位。第九晶体管M9在第一节点N1的高电位的控制下截止，第十晶体管M10在第三节点N3的低电位的控制下导通，将通过第一电压信号输入端VGH输入第十晶体管M10第一极的高电位传递至移位寄存单元的输出端OUT，移位寄存单元输出高电位信号。

在信号写入阶段T2，第一晶体管M1在第一时钟信号端CK输入的低电位信号的控制下导通，将输入信号端IN输入的低电位信号传递至第二晶体管M2的第一极。第二晶体管M2在第二电压信号输入端VGL输入的低电位信号控制下导通，将第二晶体管M2第一极的低电位信号写入第一节点N1。第四晶体管M4在第二时钟信号端CKB输入的低电位信号的控制下截止。第五晶体管M5在输入信号端IN输入的低电位信号的控制下导通，将通过第一电压信号输入端VGH输入的高电位信号写入第二节点N2。第六晶体管M6在第二节点N2的高电位信号的控制下截止，第七晶体管M7在第一时钟信号端CK输入的低电位信号的控制下导通。第八晶体管M8在第一节点N1的低电位信号的控制下导通，将通过第一电压信号输入端VGH输入的高电位信号写入第三节点N3。第三晶体管M3在第三节点N3的高电位信号的控制下截止。第十晶体管M10在第三节点N3的高电位信号的控制下截止，第九晶体管M9在第一节点N1的低电位信号的控制下导通，将通过第二时钟信号端CKB输入的高电位信号传递至移位寄存单元的输出端OUT，移位寄存单元输出高电位信号。

在信号移位阶段T3，第一晶体管M1在第一时钟信号端CK输入的高电位信号的控制下截止，第二晶体管M2在第二电压信号输入端VGL输入的低电位信号控制下导通。第四晶体管M4在第二时钟信号端CKB输入的低电位信号的控制下导通，将通过第二电压信号输入端VGL输入的低电位信号写入第二节点N2。第五晶体管M5在输入信号端IN输入的高电位信号的控制下截止。第六晶体管M6在第二节点N2的低电位信号的控制下导通，第七晶体管M7在第一时钟信号端CK输入的高电位信号的控制下截止。这时，第二晶体管M2可以作为电容减少漏流，保持N1节点在上一时刻的低电位。第八晶体管M8在第一节点N1的低电位信号的控制下导通，将第一电压信号输入端VGH输入的高电位信号写入第三节点N3。第九晶体管M9在第一节点N1的低电位信号的控制下导通，将第二时钟信号端CKB输入的低电位信号传递至输出端OUT，第十晶体管M10在第三节点N3的高电位信号的控制下截止，移位寄存单元输出低电位信号，完成输入信号端IN输入的低电位信号的移位。

在本实施例的一些可选的实现方式中，在信号移位阶段T3，第一节点N1在第二晶体管M2的栅极与第二极之间的电容的耦合作用下保持低电位。同时，由于输出模块中第九晶体管M9的栅极电容的耦合作用以及第二电容C2的耦合作用，使得第一节点N1的电位更低，从而使得第二时钟信号端CKB输入的低电位信号可以完全传输，在第九晶体管M9发生阈值漂移的情况下，也可以将低电位信号完全传输至输出端OUT。

在信号移位之后，移位寄存单元需要将对输出端的信号复位。复位阶段T4包括信号移位阶段之后、直到下一帧图像的输入信号端IN输入的脉冲信号到来之前的阶段。

在复位阶段T4的第一时间段T41之内，第一晶体管M1在第一时钟信号端CK输入的低电位信号控制下导通，第二晶体管M2在第二电压信号输入端VGL输入的低电位信号的控制下导通，输入信号端IN输入的高电位信号经由第一晶体管M1和第二晶体管M2传递至第一节点N1。第四晶体管M4和第五晶体管M5分别在第二时钟信号端CKB输入的高电位信号和输入新号端IN输入的高电位信号的控制下截止。第二节点N2通过第一电容C1保持前一时刻的低电位。第六晶体管M6在第二节点的低电位信号的控制下将第一时钟信号端CK输入的低电位信号传递至第七晶体管M7的第一极，第七晶体管M7在第一时钟信号端CK输入的低电位信号的控制下导通，将第七晶体管M7第一极的低电位信号传递至第三晶体管M3的栅极和第三节点N3。第三晶体管M3在第七晶体管M7的第二极的低电位信号的控制下导通，将通过第一电压信号输入端VGH输入的高电位信号写入第一节点N1。第九晶体管M9在第一节点N1的高电位的控制下截止，第十晶体管M10在第三节点N3的低电位的控制下导通，将通过第一电压信号输入端VGH输入第十晶体管M10第一极的高电位传递至移位寄存单元的输出端OUT，移位寄存单元输出高电位信号。

在复位阶段T4的第二时间段T42内，第四晶体管M4在第二时钟信号端CKB输入的低电位控制下导通，将通过第二电压信号输入端VGL输入第四晶体管M4的低电位信号传递至第二节点N2。第一晶体管M1、第七晶体管M7在第一时钟信号端CK输入的高电位信号的控制下截止，第一节点N1和第三节点N3保持前一时刻的电位。第九晶体管M9在第一节点N1的高电位的控制下截止，第十晶体管M10在第三节点N3的低电位的控制下导通，将通过第一电压信号输入端VGH输入第十晶体管M10第一极的高电位传递至移位寄存单元的输出端OUT，移位寄存单元输出高电位信号。

在复位阶段T4，第一时钟信号端CK输入的信号和第二时钟信号端CKB输入的信号分别控制第六晶体管M6和第七晶体管M7导通，将低电位信号写入第三节点N3，同时第三节点N3的低电位信号控制第三晶体管M3导通，将高电位信号写入第一节点N1，第一时钟信号端CK输入周期性的低电位信号将第一晶体管M1导通，从而将输入信号端IN输入的高电位信号写入第一节点N1，避免了第一节点N1处于悬浮状态而导致的电路输出不稳定的问题。

由此，图4所示的实施例中的移位寄存单元实现了信号的移位。在移位寄存单元的工作过程中，采用两个反相的时钟信号控制输入的单脉冲信号移位输出，并通过一个电容同时保持第二节点和第三节点的电位，简化了电路结构，从而减少了移位寄存单元在显示面板上占用的空间，同时减小了功耗。上述移位寄存单元的工作过程中通过多个信号控制第一节点的电位保持稳定，从而避免了第一节点悬浮，也保证了信号输出端的两端不发生节点电位竞争，提升了电路的稳定性。另外，通过电容的耦合作用来补偿晶体管的阈值损失，从而避免了由于晶体管阈值漂移造成的信号无法完全传输的问题，增大了电路的工艺窗口。

需要说明的是，图4中各晶体管均为PMOS晶体管，在一些实施例中，图4的各晶体管还可以为NMOS晶体管，这时，对应的各输入信号端输入的信号和各节点的电位信号分别与图5所示的各输入信号端输入的信号和各节点的电位信号互为反相信号。

进一步参考图6，其示出了本申请提供的移位寄存单元的另一种具体实施例的电路结构示意图。

在图6所示的电路结构中，第一节点控制器包括第一晶体管M1、第二晶体管M2和第三晶体管M3。其中，第一晶体管M1的栅极与第一时钟信号端CK连接，第一晶体管M1的第一极与输入信号端IN连接，第一晶体管M1的第二极与第二晶体管M2的第一极连接。第二晶体管M2的栅极与第二电压输入信号端VGL连接，第二晶体管M2的第二极与第一节点控制器的输出端(图6所示N1节点)连接。第三晶体管M3的栅极与第二节点控制器的输出端(图6所示N2节点)连接，第三晶体管M3的第一极与第一电压信号输入端VGH连接，第三晶体管M3的第二极与第二晶体管M2的第一极连接。

第二节点控制器包括第四晶体管M4、第五晶体管M5以及第一电容C1。其中，第四晶体管M4的栅极与第二时钟信号端CKB连接，第四晶体管的第一极与第二电压信号输入端VGL连接，第四晶体管的第二极和第五晶体管M5的第二极与第二节点控制器的输出端(图6所示N2节点)连接。第五晶体管M5的栅极与输入信号端IN连接，第五晶体管M5的第一极与第一电压信号输入端VGH连接。第一电容C1连接在第二节点控制器的输出端(图6所示N2节点)和第三节点控制器的输出端(图6所示N3节点)之间。

第三节点控制器包括第六晶体管M6、第七晶体管M7以及第八晶体管M8。其中，第六晶体管M6的栅极与第二节点控制器的输出端连接，第六晶体管M6的第一极与第一时钟信号端CK连接，第六晶体管M6的第二极与第七晶体管M7的第一极连接。第七晶体管M7的栅极与第一时钟信号端CK连接，第七晶体管M7的第二极与第三节点控制器的输出端(图6所示N3节点)连接。第八晶体管M8的栅极与第一节点控制器的输出端(图6所示N1节点)连接，第八晶体管M8的第一极与第一电压信号输入端VGH连接，第八晶体管M8的第二极与第三节点控制器的输出端(图6所示N3节点)连接。

输出模块包括第九晶体管M9、第十晶体管M10以及第二电容C21。其中，第九晶体管M9的栅极与第一节点控制器的输出端(图6所示N1节点)连接，第九晶体管M9的第一极与第二时钟信号端CKB连接，第九晶体管M9的第二极和第十晶体管M10的第二极与移位寄存单元的输出端OUT连接。第十晶体管M10的栅极与第三节点控制器的输出端(图6所示N3节点)连接，第十晶体管M10的第一极与第一电压信号输入端VGH连接。第二电容C2连接在第一节点控制器的输出端(图6所示N1节点)和移位寄存单元的输出端OUT之间。

需要说明的是，由图6所示移位寄存单元级联构成的移位寄存器的驱动方法也可以采用上述驱动方法，图6所示实施例的移位寄存单元中电路结构的工作时序图也可以与图5所示的时序图一致，其工作过程与图4所示实施例相一致，此处不再赘述。从图6可以看出，与图4所示实施例不同的是，图6中第三晶体管M3用于响应于第三节点的电位信号被导通或截止，第三晶体导通时将第一电压信号输入端输入的信号传递至第二晶体管M2的第一极，继而通过保持导通状态的第二晶体管M2传递至第一节点。图6中第三晶体管M3的第二极未直接连接至第一节点控制器的输出端(图6所示N1节点)，而是与第二晶体管M2的第一极连接。第二晶体管M2通过第二电压信号输入端VGL输入的信号保持导通状态，可以将第三晶体管M3第二极的电位信号传递至第一节点N1，同时，第二晶体管M2的第一极与栅极之间可以形成电容，用以限制从信号移位阶段到复位阶段时第三晶体管M3的第二极的漏电流。在信号移位阶段，第一节点N1的电位非常低，如果将第三晶体管M3的第二极连接至第一节点控制器的输出端，则在复位阶段，第三晶体管M3将第一电压信号输入端VGH输入的信号传递至第一节点控制器的输出端时，第三晶体管M3两端的电位差较大，可能产生较大的漏电流。在图4所示实施例的基础上，本实施例将第三晶体管M3的第二极连接至第二晶体管M2的第一极，通过第二晶体管M2限制漏电流，可以避免较大的电位差影响第一节点电位控制器的输出端输出的信号，进一步保证了电路的稳定性。

进一步参考图7，其示出了本申请提供的移位寄存单元的又一种具体实施例的电路结构示意图。

在图7所示的电路结构中，第一节点控制器包括第一晶体管M1、第二晶体管M2和第三晶体管M3。其中，第一晶体管M1的栅极与第一时钟信号端CK连接，第一晶体管M1的第一极与输入信号端IN连接，第一晶体管M1的第二极与第二晶体管M2的第一极连接。第二晶体管M2的栅极与第二电压输入信号端VGL连接，第二晶体管M2的第二极与第一节点控制器的输出端(图7所示N1节点)连接。第三晶体管M3的栅极与第二节点控制器的输出端(图7所示N2节点)连接，第三晶体管M3的第一极与第一电压信号输入端VGH连接，第三晶体管M3的第二极与第二晶体管M2的第一极连接。

第二节点控制器包括第四晶体管M4、第五晶体管M5以及第一电容C1。其中，第四晶体管M4的栅极与第二时钟信号端CKB连接，第四晶体管的第一极与第二电压信号输入端VGL连接，第四晶体管的第二极和第五晶体管M5的第二极与第二节点控制器的输出端(图7所示N2节点)连接。第五晶体管M5的栅极与输入信号端IN连接，第五晶体管M5的第一极与第一电压信号输入端VGH连接。第一电容C1连接在第二节点控制器的输出端(图7所示N2节点)和第三节点控制器的输出端(图7所示N3节点)之间。

第三节点控制器包括第六晶体管M6、第七晶体管M7以及第八晶体管M8。其中，第六晶体管M6的栅极与第二节点控制器的输出端连接，第六晶体管M6的第一极与第一时钟信号端CK连接，第六晶体管M6的第二极与第七晶体管M7的第一极连接。第七晶体管M7的栅极与第七晶体管M7的第一极连接(即与第六晶体管M6的第二极连接)，第七晶体管M7的第二极与第三节点控制器的输出端(图7所示N3节点)连接。第八晶体管M8的栅极与第一节点控制器的输出端(图7所示N1节点)连接，第八晶体管M8的第一极与第一电压信号输入端VGH连接，第八晶体管M8的第二极与第三节点控制器的输出端(图7所示N3节点)连接。

输出模块包括第九晶体管M9、第十晶体管M10以及第二电容C21。其中，第九晶体管M9的栅极与第一节点控制器的输出端(图7所示N1节点)连接，第九晶体管M9的第一极与第二时钟信号端CKB连接，第九晶体管M9的第二极和第十晶体管M10的第二极与移位寄存单元的输出端OUT连接。第十晶体管M10的栅极与第三节点控制器的输出端(图7所示N3节点)连接，第十晶体管M10的第一极与第一电压信号输入端VGH连接。第二电容C2连接在第一节点控制器的输出端(图7所示N1节点)和移位寄存单元的输出端OUT之间。

需要说明的是，由图7所示移位寄存单元级联构成的移位寄存器的驱动方法也可以采用上述驱动方法，图7所示实施例的移位寄存单元中电路结构的工作时序图也可以与图5所示的时序图一致，其工作过程与图4所示实施例相一致，此处不再赘述。从图7可以看出，与图6所示实施例不同的是，图7中第七晶体管M7的栅极与第一极连接，用于响应于输入第七晶体管M7的第一极的信号而导通或截止，由于第七晶体管M7为PMOS晶体管，故而当输入第七晶体管M7第一极的信号为低电位的信号时第七晶体管M7才可以导通，因此第七晶体管M7相当于低电压导通的二极管。在图6所示实施例的基础上，通过第七晶体管M7仅将低电位信号传递至第三节点控制器的输出端(图7所示N3节点)，高电位信号无法传递至第三节点N3，进一步保证第三节点N3的电位稳定，从而保证了电路结构的稳定性。

进一步参考图8，其示出了本申请提供的移位寄存单元的再一种具体实施例的电路结构示意图。

在图8所示的电路结构中，第一节点控制器包括第一晶体管M1、第二晶体管M2和第三晶体管M3。其中，第一晶体管M1的栅极与第一时钟信号端CK连接，第一晶体管M1的第一极与输入信号端IN连接，第一晶体管M1的第二极与第二晶体管M2的第一极连接。第二晶体管M2的栅极与第二电压输入信号端VGL连接，第二晶体管M2的第二极与第一节点控制器的输出端(图8所示N1节点)连接。第三晶体管M3的栅极与第二节点控制器的输出端(图8所示N2节点)连接，第三晶体管M3的第一极与第一电压信号输入端VGH连接，第三晶体管M3的第二极与第二晶体管M2的第一极连接。

第二节点控制器包括第四晶体管M4、第五晶体管M5以及第一电容C1。其中，第四晶体管M4的栅极与第二时钟信号端CKB连接，第四晶体管的第一极与第二电压信号输入端VGL连接，第四晶体管的第二极和第五晶体管M5的第二极与第二节点控制器的输出端(图8所示N2节点)连接。第五晶体管M5的栅极与输入信号端IN连接，第五晶体管M5的第一极与第一电压信号输入端VGH连接。第一电容C1连接在第二节点控制器的输出端(图8所示N2节点)和第三节点控制器的输出端(图8所示N3节点)之间。

第三节点控制器包括第六晶体管M6、第七晶体管M7以及第八晶体管M8。其中，第六晶体管M6的栅极与第二节点控制器的输出端连接，第六晶体管M6的第一极与第二电压信号输入端VGL连接，第六晶体管M6的第二极与第七晶体管M7的第一极连接。第六晶体管M6导通时将输入第六晶体管M6的第一极的第二电压信号传递至第七晶体管的第一极。第七晶体管M7的栅极与第一时钟信号端CK连接，第七晶体管M7的第二极与第三节点控制器的输出端(图8所示N3节点)连接。第八晶体管M8的栅极与第一节点控制器的输出端(图8所示N1节点)连接，第八晶体管M8的第一极与第一电压信号输入端VGH连接，第八晶体管M8的第二极与第三节点控制器的输出端(图8所示N3节点)连接。

输出模块包括第九晶体管M9、第十晶体管M10以及第二电容C2。其中，第九晶体管M9的栅极与第一节点控制器的输出端(图8所示N1节点)连接，第九晶体管M9的第一极与第二时钟信号端CKB连接，第九晶体管M9的第二极和第十晶体管M10的第二极与移位寄存单元的输出端OUT连接。第十晶体管M10的栅极与第三节点控制器的输出端(图8所示N3节点)连接，第十晶体管M10的第一极与第一电压信号输入端VGH连接。第二电容C2连接在第一节点控制器的输出端(图8所示N1节点)和移位寄存单元的输出端OUT之间。

需要说明的是，由图8所示移位寄存单元级联构成的移位寄存器的驱动方法也可以采用上述驱动方法，图8所示实施例的移位寄存单元中电路结构的工作时序图也可以与图5所示的时序图一致，其工作过程与图4所示实施例相一致，此处不再赘述。从图8可以看出，与图6所示实施例不同的是，图8中第六晶体管M6用于将第二电压信号输入端VGL输入的信号传递至第七晶体管M7的第一极。第六晶体管M6的第一极未与第一时钟信号端CK连接，而与第二点压信号输入端VGL连接，从而保证了输入第六晶体管M6的第一极的电位信号恒定不变，保证传入第七晶体管M7的电位信号为低电位信号，进而控制第三节点控制器输出端(图8所示N3节点)的电位信号为低电位信号，避免了第一时钟信号CK翻转时对第三节点N3电位造成影响，进一步提升了电路的稳定性。

继续参考图9，其示出了本申请提供的移位寄存器的一个实施例的结构示意图。

如图9所示，本实施例的移位寄存器包括级联的N个如参照图4、图6、图7、图8之一所描述的移位寄存单元。其中，第一级移位寄存单元91的输入端与输入信号端IN连接，第二级至第N级移位寄存单元(92至9N)中的每一级移位寄存单元的输入信号端与上一级移位寄存单元的输出端连接，其中N为正整数且N>1。每一级移位寄存单元与第一时钟信号端CK、第二时钟信号端CKB、第一电压信号输入端VGH以及第二电压信号输入端VGL连接，最后一级移位寄存器的输出端为OUT[N]。

另外，本申请还提供一种包含图9所示移位寄存器的显示面板。显示面板还可以包括呈矩阵排列的像素阵列，多条数据线以及多条扫描线。移位寄存器中每一个移位寄存单元的输出端分别与一条扫描线连接。在显示时，通过每一级移位寄存单元输出的移位信号导通与扫描线和一行像素连接的一行薄膜晶体管，从而实现显示信号的逐行扫描。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (14)

1.一种移位寄存单元，其特征在于，包括：

第一节点控制器，用于根据第一时钟信号端输入的信号、第二时钟信号端输入的信号、第一电压信号输入端输入的信号、第二电压信号输入端输入的信号、以及输入信号端输入的信号，生成第一节点的电位信号；

第二节点控制器，用于根据所述输入信号端输入的信号、所述第一电压信号输入端输入的信号、第二时钟信号端输入的信号以及所述第二电压信号输入端输入的信号，生成第二节点的电位信号；

第三节点控制器，用于根据所述第一时钟信号端输入的信号、第一电压信号输入端输入的信号、第二电压信号输入端输入的信号、所述第一节点的电位信号以及第二节点的电位信号，生成第三节点的电位信号；

输出模块，用于根据所述第一电压信号输入端输入的信号、所述第二时钟信号端输入的信号、所述第一节点的电位信号以及所述第三节点的电位信号，输出移位信号。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述第一节点控制器包括：

第一晶体管，响应于所述第一时钟信号端输入的信号而导通或截止，所述第一晶体管导通时将所述输入信号端输入的信号传递至第二晶体管的第一极；

第二晶体管，响应于所述第二电压信号输入端输入的信号而导通，将输入所述第二晶体管的第一极的信号传递至所述第一节点或所述第二晶体管的第一极；

第三晶体管，响应于所述第三节点的电位信号被导通或截止，所述第三晶体导通时将所述第一电压信号输入端输入的信号传递至所述第一节点。

3.根据权利要求2所述的移位寄存单元，其特征在于，所述第一晶体管的栅极与所述第一时钟信号端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述第二晶体管的第一极连接；

所述第二晶体管的栅极与所述第二电压输入信号端连接，所述第二晶体管的第二极与所述第一节点控制器的输出端连接；

所述第三晶体管的栅极与所述第三节点控制器的输出端连接，所述第三晶体管的第一极与所述第一电压信号输入端连接，所述第三晶体管的第二极与所述第一节点控制器的输出端或与所述第二晶体管的第一极连接。

4.根据权利要求1所述的移位寄存单元，其特征在于，所述第二节点控制器包括：

第四晶体管，响应于所述第二时钟信号端输入的信号而导通或截止，所述第四晶体管导通时将所述第二电压信号输入端输入的信号传递至所述第二节点；

第五晶体管，响应于所述输入信号端输入的信号而导通或截止，所述第五晶体管导通时将所述第一电压信号输入端输入的信号传递至所述第二节点；

第一电容，用于保持所述第二节点的电位。

5.根据权利要求4所述的移位寄存单元，其特征在于，所述第四晶体管的栅极与所述第二时钟信号端连接，所述第四晶体管的第一极与所述第二电压信号输入端连接，所述第四晶体管的第二极和所述第五晶体管的第二极与所述第二节点控制器的输出端连接；

所述第五晶体管的栅极与所述输入信号端连接，所述第五晶体管的第一极与所述第一电压信号输入端连接；

所述第一电容连接在所述第二节点控制器的输出端和所述第三节点控制器的输出端之间。

6.根据权利要求1所述的移位寄存单元，其特征在于，所述第三节点控制器包括：

第六晶体管，响应于所述第二节点的电位信号而导通或截止，所述第六晶体管导通时将输入所述第六晶体管的第一极的信号传递至第七晶体管的第一极；

第七晶体管，响应于所述第一时钟信号输入端输入的信号或输入所述第七晶体管第一极的信号而导通或截止，所述第七晶体管导通时将输入所述第七晶体管的第一极的信号传递至所述第三节点；

第八晶体管，响应于所述第一节点的电位信号而导通或截止，所述第八晶体管导通时将所述第一电压信号输入端输入的信号传递至所述第三节点。

7.根据权利要求6所述的移位寄存单元，其特征在于，所述第六晶体管的栅极与所述第二节点控制器的输出端连接，所述第六晶体管的第一极与所述第一时钟信号端或所述第二电压信号输入端连接，所述第六晶体管的第二极与所述第七晶体管的第一极连接；

所述第七晶体管的栅极与第一时钟信号端连接或与所述第七晶体管的第一极连接，所述第七晶体管的第二极与所述第三节点控制器的输出端连接；

所述第八晶体管的栅极与所述第一节点控制器的输出端连接，所述第八晶体管的第一极与所述第一电压信号输入端连接，所述第八晶体管的第二极与所述第三节点控制器的输出端连接。

8.根据权利要求1所述的移位寄存单元，其特征在于，所述输出模块包括第九晶体管、第十晶体管和第二电容；

所述第九晶体管的栅极与所述第一节点控制器的输出端连接，所述第九晶体管的第一极与所述第二时钟信号端连接，所述第九晶体管的第二极和所述第十晶体管的第二极与所述移位寄存单元的输出端连接；

所述第十晶体管的栅极与所述第三节点控制器的输出端连接，所述第十晶体管的第一极与所述第一电压信号输入端连接；

所述第二电容连接在所述第一节点控制器的输出端和所述移位寄存单元的输出端之间。

9.根据权利要求2-8之一所述的移位寄存单元，其特征在于，任一晶体管为P型晶体管；

所述第一电压信号输入端输入的电压高于所述第二电压信号输入端输入的电压。

10.一种移位寄存器，其特征在于，包括级联的N个如权利要求1所述的移位寄存单元；

其中，第一级移位寄存单元的输入端与所述输入信号端连接，第二级至第N级移位寄存单元中的每一级移位寄存单元的输入信号端与上一级移位寄存单元的输出端连接，其中N为正整数且N>1。

11.一种移位寄存器的驱动方法，应用于如权利要求1所述的移位寄存单元，其特征在于，包括：

在节点电位初始化阶段，第一节点控制器根据第一时钟信号端输入的信号、第三节点的第二电位信号、第一电压信号输入端输入的第一电位信号、第二电压信号输入端输入的第二电位信号、输入信号端输入的第一电位信号，生成第一节点的第一电位信号，第二节点控制器根据输入信号端输入的第一电位信号、第一电压信号输入端输入的第一电位信号、第二时钟信号端输入的信号、第二电压信号输入端输入的第二电位信号生成第二节点的第二电位信号；第三节点控制器根据所述第二电压信号输入端输入的第二电位信号、所述第二节点的第二电位信号、第一时钟信号端输入的信号生成第三节点的第二电位信号，输出模块根据所述第三节点的第二电位信号以及所述第一电压信号输入端输入的第一电位信号输出第一电位信号；

在信号写入阶段，第一节点控制器根据第一时钟信号端输入的第二电位信号、第二电压信号输入端输入的第二电位信号、输入信号端输入的第二电位信号生成第一节点的第二电位信号，第二节点控制器根据所述输入信号端输入的第二电位信号、所述第一电压信号输入端输入的第一电位信号，生成第二节点的第一电位信号，第三节点控制器根据所述第一电压信号输入端输入的第一电位信号、所述第一节点的第二电位信号，生成第三节点的第一电位信号，输出模块根据所述第一节点的第二电位信号和所述第二时钟信号端输入的第一电位信号输出第一电位信号；

在信号移位阶段，第一节点控制器根据第二电压信号输入端输入的第二电位信号生成第一节点的第二电位信号，第二节点控制器根据所述第二时钟信号端输入的第二电位信号、所述第二电压信号输入端输入的第二电位信号生成第二节点的第二电位信号，第三节点控制器根据所述第一节点的第二电位信号和所述第一电压信号输入端输入的第一电位信号生成第三节点的第一电位信号，输出模块根据第一节点的第二电位信号和所述第二时钟信号端输入的第二电位信号输出第二电位信号；

在复位阶段，第一节点控制器根据第一时钟信号端输入的第二电位信号、输入信号端输入的第一电位信号、第一电压信号输入端输入的第一电位信号、第二电压信号输入端输入的第二电位信号以及第三节点的第二电位信号生成第一节点的第一电位信号，第二节点控制器根据所述第二时钟信号端输入的第二电位信号、第二电压信号输入端输入的第二电位信号生成第二节点的第二电位信号，第三节点控制器根据第二电压信号输入端输入的第二电位信号、第二节点的第二电位信号、第一时钟信号端输入的第二电位信号生成第三节点的第二电位，输出模块根据第三节点的第二电位信号、第二电压信号输入端输入的第一电位信号输出第一电位信号；

其中，所述第一时钟信号端输入的信号与所述第二时钟信号端输入的信号互为反相信号。

12.根据权利要求11所述的方法，其特征在于，在节点电位初始化阶段的第一时间段，第一节点控制器在所述第一时钟信号端输入的第二电位信号控制下将所述输入信号端输入的第一电位信号传递至所述第一节点；第二节点保持第二电位信号，第三节点控制器在所述第二节点的第二电位信号、所述第一时钟信号端输入的第二电位信号、所述第二电压信号输入端输入的第二电位信号的控制下将所述第一时钟信号端输入的第二电位信号传递至所述第三节点；

在节点电位初始化阶段的第二时间段，第一节点保持在节点电位初始化阶段的第一时间段的第一电位，第二节点控制器在所述第二时钟信号端输入的第二电位信号的控制下将所述第二电压信号输入端输入的第二电位信号传递至所述第二节点，第三节点控制器在所述第二节点的第二电位信号、所述第一时钟信号端输入的第二电位信号、所述第二电压信号输入端输入的第二电位信号的控制下将所述第一时钟信号端输入的第二电位信号传递至所述第三节点。

13.根据权利要求11所述的方法，其特征在于，在复位阶段的第一时间段，第一节点控制器在所述第一时钟信号端输入的第二电位信号控制下将所述输入信号端输入的第一电位信号传递至所述第一节点，在所述第三节点的第二电位信号的控制下将所述第一电压信号输入端输入的第一电位信号传递至所述第一节点；第二节点保持第二电位信号，第三节点控制器在所述第二节点的第二电位、所述第一时钟信号端输入的第二电位信号、所述第二电压信号输入端输入的第二电位信号的控制下将所述第一时钟信号端输入的第二电位信号传递至所述第三节点；

在复位阶段的第二时间段，第一节点保持在复位阶段的第一时间段的第一电位，第二节点控制器在所述第二时钟信号端输入的第二电位信号的控制下将所述第二电压信号输入端输入的第二电位信号传递至所述第二节点，第三节点控制器在所述第二节点的第二电位信号、所述第一时钟信号端输入的第二电位信号、所述第二电压信号输入端输入的第二电位信号的控制下将所述第一时钟信号端输入的第二电位信号传递至所述第三节点。

14.根据权利要求11-13之一所述的方法，其特征在于，所述方法还包括：在信号移位阶段，所述输出模块向所述第一节点控制器输出反馈信号，所述第一节点控制器根据所述反馈信号生成所述第一节点的第二电位信号。