CN105551420B - 一种移位寄存器及其驱动方法 - Google Patents

Abstract

本发明公开了一种移位寄存器及其驱动方法，由于该移位寄存器的输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本申请中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，既可实现信号在时序上整体移位，也可以实现信号在时序上的不同比例的交叠移位，即实现不同方式的移位，因而能够适用于平面显示装置的多种驱动方式。

Description

一种移位寄存器及其驱动方法

技术领域

本发明涉及显示装置技术领域，更具体的说，涉及一种移位寄存器及其驱动方法。

背景技术

在数字电路中，移位寄存器(shift register)是一种在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。

现有的平面显示装置包括液晶(LCD)显示装置、发光二极管(LED)显示装置及有机发光二极管(OLED)显示装置等，均需要通过移位寄存器传输其驱动控制信号。

然而，现有的移位寄存器多针对特定驱动方式，因而仅能实现特定类型，特定方式的信号移位。如图1所示的移位寄存器，结合图2中该移位寄存器对应的时序图，可以发现，该移位寄存器仅能移位低电平触发类型的信号，移位方式也只能实现信号在时序上的整体移位。由此可以看出，现有技术的移位寄存器无法实现多种类型、多种方式的移位，因而无法适用于平面显示装置的多种驱动方式。

发明内容

为解决上述问题，本发明提供了一种移位寄存器及其驱动方法，信号移位灵活，适用于平面显示装置的多种驱动方式。

为实现上述目的，本发明提供了一种移位寄存器，该移位寄存器包括：

第一模块，用于响应输入信号和第一控制信号，根据第一参考电压和第二参考电压生成第一电压信号，所述输入信号为高电位时，所述第一电压信号在第一控制信号的触发下变为低电位；

第二模块，用于响应所述第一电压信号和第二控制信号，根据所述输入信号和所述第一参考电压信号生成第二电压信号；所述输入信号为低电位时，所述第二电压信号在第二控制信号的触发下变为低电位；

第三模块，用于响应所述第一电压信号和所述第二电压信号，根据第一参考电压生成第三电压信号；所述第三电压信号在第二电压信号为低电位时输出高电位，所述第三电压信号在第一电压信号为低电位时输出低电位；

输出模块，用于响应所述第二电压信号和所述第三电压信号，根据第一参考电压和第二参考电压生成输出信号，所述第二电压信号为低电位时，输出信号为低电位；所述第三电压信号为低电位时，输出信号为高电位；

所述第一控制信号和第二控制信号为具有相同频率的时钟信号。

通过上述描述可知，本申请所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本申请中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本申请中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，既可实现信号在时序上整体移位，也可以实现信号在时序上的不同比例的交叠移位，即实现不同方式的移位，因而能够适用于平面显示装置的多种驱动方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术的一种移位寄存器的电路结构示意图；

图2为图1所示现有技术的一种移位寄存器的时序图；

图3为本申请实施例一提供的移位寄存器的电路结构示意图；

图4为图3所示实施例一提供的移位寄存器的时序图；

图5为本申请实施例二提供的移位寄存器的电路结构示意图；

图6为图5所示实施例二提供的移位寄存器的时序图；

图7为图5所示实施例二提供的移位寄存器的另一种时序图；

图8为本申请实施例三提供的移位寄存器的电路结构示意图；

图9为图8所示实施例三提供的移位寄存器的时序图；

图10为本申请实施例四提供的移位寄存器的电路结构示意图；

图11为图10所示实施例四提供的移位寄存器的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

如背景技术所述，现有的移位寄存器的触发方式和信号移位方式不灵活，不能适用于多种驱动方式。

有鉴于此，本发明实施例提供了一种移位寄存器，该移位寄存器包括：

第一模块，用于响应输入信号和第一控制信号，根据第一参考电压和第二参考电压生成第一电压信号，所述输入信号为高电位时，所述第一电压信号在第一控制信号的触发下变为低电位；

第二模块，用于响应所述第一电压信号和第二控制信号，根据所述输入信号和所述第一参考电压信号生成第二电压信号；所述输入信号为低电位时，所述第二电压信号在第二控制信号的触发下变为低电位；

第三模块，用于响应所述第一电压信号和所述第二电压信号，根据第一参考电压生成第三电压信号；所述第三电压信号在第二电压信号为低电位时输出高电位，所述第三电压信号在第一电压信号为低电位时输出低电位；

输出模块，用于响应所述第二电压信号和所述第三电压信号，根据第一参考电压和第二参考电压生成输出信号，所述第二电压信号为低电位时，输出信号为低电位；所述第三电压信号为低电位时，输出信号为高电位；

所述第一控制信号和第二控制信号为具有相同频率的时钟信号。

可以看出，本申请所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本申请中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本申请中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，即可实现波形不同比例的交叠移位，从而实现不同方式的移位，因而能够适用于面板的多种驱动方式。

以上是本申请的核心思想，为了使本发明实施例提供的技术方案更加清楚，下面对该移位寄存器进行详细说明，以对本发明上述技术方案进行详细描述：

实施例一

本发明实施例一提供了一种移位寄存器，如图3所示，为所述移位寄存器的具体的电路结构。

在本发明实施例一中，移位寄存器包括：第一模块11，用于响应输入信号和第一控制信号，根据第一参考电压和第二参考电压生成第一电压信号，所述输入信号为高电位时，所述第一电压信号在第一控制信号的触发下变为低电位。第二模块12，用于响应所述第一电压信号和第二控制信号，根据所述输入信号和所述第一参考电压信号生成第二电压信号；所述输入信号为低电位时，所述第二电压信号在第二控制信号的触发下变为低电位；第三模块13，用于响应所述第一电压信号和所述第二电压信号，根据第一参考电压生成第三电压信号；所述第三电压信号在第二电压信号为低电位时输出高电位，所述第三电压信号在第一电压信号为低电位时输出低电位；输出模块14，用于响应所述第二电压信号和所述第三电压信号，根据第一参考电压和第二参考电压生成输出信号，所述第二电压信号为低电位时，输出信号为低电位；所述第三电压信号为低电位时，输出信号为高电位；所述第一控制信号和第二控制信号为具有相同频率的时钟信号。

其中，所述第三模块13还用于响应第四控制信号；所述第三电压信号在第一电压信号为低电位时，在第四控制信号的触发下变为低电位；所述第四控制信号为与第一控制信号具有相同频率的时钟信号。

具体的，在本实施例中，所述第一控制信号为第一时钟信号CKB，第二控制信号为第二时钟信号CK，第四控制信号为第一时钟信号CKB，第一参考电压具有移位寄存器中的高电位VGH，第二参考电压具有移位寄存器中的低电位VGL，输入信号为IN。其中，第一时钟信号CKB与第二时钟信号CK具有相同频率的时钟信号，且第二时钟信号CK是将第一时钟信号CKB的脉冲移位1/2周期得到的。

所述第一模块11包括：第一开关管T1、第二开关管T2、第三开关管T3和第一电容C1；所述第一开关管T1的栅极输入所述输入信号IN，其第一电极输入第一参考电压VGH，其第二电极电连接第一节点N1；所述第二开关管T2的栅极输入所述输入信号IN，其第一电极输入第一参考电压VGH，其第二电极电连接第二节点N2；所述第三开关管T3的栅极电连接所述第一节点N1，其第一电极电连接所述第二节点N2，其第二电极输入第二参考电压VGL；所述第一电容的第一极板电连接所述第一节点N1，其第二极板输入第一控制信号，即第一时钟信号CKB。

其中，所述第二节点N2用于输出所述第一电压信号。

具体的，所述第一模块11的工作过程如下：

在输入信号IN为高电位时，控制第一开关管T1和第二开关管T2截止，第一节点N1在第一电容C1的耦合作用下，第一节点N1的电位随着第一时钟信号CKB的变化进行同样的变化，即，当第一时钟信号CKB为低电位时，第一节点N1为低电位，当第一时钟信号CKB为高电位时，第一节点N1为高电位。而当第一节点N1为低电位时，第三开关管T3导通，第二节点N2由于输入第二参考电压VGL变为低电位，从而使得第二节点N2输出的所述第一电压信号为低电位。

在输入信号IN为低电位时，控制第一开关管T1和第二开关管T2导通，第二节点N2由于输入第一参考电压VGH变为高电位，从而使得第二节点N2输出的所述第一电压信号为高电位。

所述第二模块12包括，第五开关管T5、第六开关管T6和第二电容C2；所述第五开关管T5的栅极输入所述第一电压信号，其第一电极输入所述第一参考电压VGH，其第二电极电连接第三节点N3；所述第六开关管T6的栅极输入第二控制信号，即第二时钟信号CK，其第一电极电连接所述第三节点N3，其第二电极输入所述输入信号IN；所述第二电容C2的第一极板电连接所述第三节点N3，其第二极板输入第五控制信号；具体的，在本实施例中，所述第五控制信号为第一时钟信号CKB。

其中，所述第三节点N3用于输出第二电压信号，所述第五控制信号与所述第二控制信号具有相同的频率和不同的脉冲相位。具体的，所述第二控制信号为第二时钟信号CK，第五控制信号为第一时钟信号CKB。

具体的，所述第二模块12的工作过程如下：

在输入信号IN为高电位时，第一模块11输出的第一电压信号在第一控制信号的触发下变为低电位，第五开关管T5导通，第三节点N3由于输入第一参考电压VGH变为高电位，从而使得第三节点N3输出的所述第二电压信号为高电位。

在输入信号IN为低电位时，第一模块11输出的第一电压信号为高电位，使得第五开关管T5截止。而在第二控制信号，即第二时钟信号CK为低电位时，控制第六开关管T6导通，使得输入信号IN的低电位传输至第三节点N3，使第三节点N3变为低电位，从而使得第三节点N3输出的所述第二电压信号为低电位，在第二控制信号，即第二时钟信号CK为高电位时，控制第六开关管T6截止，而在第二电容C2的耦合作用下，第三节点N3电位将会变的更低，使第三节点N3输出的所述第二电压信号仍保持低电位。

其中，第二电容C2保证了第三节点N3输出的第二电压信号的稳定性，从而保证了移位寄存器的稳定运行。

所述第三模块13包括，第七开关管T7、第八开关管T8、第九开关管T9、第三电容C3和第四电容C4；所述第七开关管T7的栅极输入所述第二电压信号，其第一电极输入所述第一参考电压VGH，其第二电极电连接第四节点N4；所述第八开关管T8的第一电极电连接第五节点N5，其第二电极电连接所述第四节点N4；所述第九开关管T9的栅极输入第一电压信号，其第一电极电连接所述第五节点N5；所述第三电容C3的第一极板输入所述第一参考电压VGH，其第二极板电连接所述第四节点N4；所述第四电容C4的第一极板输入所述第一电压信号，其第二极板电连接所述第五节点N5。

其中，所述第八开关管T8为二极管或者三极管，当所述第八开关管为二极管时，所述第九开关管T9的第二电极输入第四控制信号；当所述第八开关管T8为三极管时，所述第八开关管T8的栅极输入第四控制信号。在本实施例中，所述第八开关管T8为二极管，所述第九开关管T9的第二电极输入第四控制信号。并且，所述第四控制信号为第一时钟信号CKB。

其中，所述第四节点N4用于输出所述第三电压信号。

具体的，所述第三模块13的工作过程如下：

在输入信号IN为高电位时，第一模块11输出的第一电压信号在第一控制信号的触发下变为低电位，使得第九开关管T9导通，将第九开关管T9第二电极端的第四控制信号，即第一时钟信号CKB传输至第五节点N5。其中，第八开关管T8为二极管，该二极管仅传输低电位信号，而不传输高电位信号。因此，当第四控制信号，也就是第一时钟信号CKB为低电位时，所述第八开关管T8导通，从而将低电位传输至第四节点N4，从而使第四节点N4输出的第三电压信号为低电位，当所述第一时钟信号CKB为高电位时，所述第八开关管T8截止，而在第三电容C3的耦合作用下，第四节点N4电位将会变的更低，使第四节点N4输出的第三电压信号仍保持低电位。

在输入信号IN为低电位时，第一模块11输出的第一电压信号为高电位，控制第九开关管T9截止，第五节点在C4的耦合作用下为高电位，而二极管T8由于仅传输低电位，此时为截止状态，从而不会将高电位进行进一步的传输。第二模块12输出的第二电压信号在第二控制信号的触发下为低电位，使得第七开关管T7导通，从而将第一参考电压VGH传输至第四节点N4，从而使第四节点N4输出的第三电压信号变为高电位。

其中，第三电容C3保证了第四节点N4输出的第三电压信号的稳定性，从而保证了移位寄存器的稳定运行。

所述输出模块14包括，第十开关管T10和第十一开关管T11；所述第十开关管T10的栅极输入所述第二电压信号，其第一电极电连接第六节点N6，其第二电极电连接所述第二参考电压VGL；所述第十一开关管T11的栅极输入所述第三电压信号，其第一电极输入所述第一参考电压VGH，其第二电极电连接第六节点N6。

其中，所述第六节点N6用于生成输出信号。

具体的，所述输出模块14的工作过程如下：

在输入信号IN为高电位时，第三模块13输出的第三电压信号在第一电压信号为低电位时输出低电位，控制第十一开关管T11导通，使第十一开关管T11将第一参考电压VGH传输至第六节点N6，使得第六节点N6输出的输出信号为高电位。

在输入信号IN为低电位时，第二模块12输出的第二电压信号在第二控制信号的触发下变为低电位，控制第十开关管T10导通，使第十开关管T10将第二参考电压VGL传输至第六节点N6，使得第六节点N6输出的输出信号为低电位。

在本实施例中，所述移位寄存器为PMOS移位寄存器，即所述移位寄存器中所有的三极管均为PMOS管，而所述移位寄存器中的控制信号的触发点则为时钟信号的下降沿。

并且，在本发明其他实施例中，所述移位寄存器还可以为NMOS移位寄存器，即所述移位寄存器中所有的三极管均为NMOS管，而所述移位寄存器中的控制信号的触发点则为时钟信号的上升沿。

下面，根据图4中的时序图对图3所示移位寄存器不同阶段的工作过程进行进一步的说明。

具体的，图4中的输入信号为一个高电平触发类型的信号，且移位寄存器实现的是1：2交叠移位。

在T1时刻，输入信号IN为高电位，第一模块的第一开关管T1和第二开关管T2在输入信号的控制下为截止状态，第一节点N1在第一控制信号，即第一时钟信号CKB的控制下变化，在第一控制信号CKB由高电位变为低电位时，控制第三开关管T3导通，使得第二节点N2为低电位，在第一时钟信号CKB为高电位时，控制第三开关管T3截止，而第二节点N2在第四电容的耦合作用下仍然保持低电位，进而控制T9导通，将第四控制信号CKB传输至第五节点N5，此时，同样处在低电位的CKB信号通过T8传输至第四节点N4，进而控制T11导通，第六节点N6输出的输出信号为高电位。因此，所述移位寄存器在输入信号为高电位时，输出信号在第一控制信号的下降沿变为高电位。

在T2时刻，输入信号IN仍为高电位，第一开关管T1和第二开关管T2仍保持截止。由于第三开关管T3仅在第一控制信号CKB为低电位时导通，使得第二节点N2在第四电容C4的耦合作用下持续保持低电位，使得T9为持续导通状态，而由于二极管T8的单向传输特性，使得第四节点N4在第三电容C3的耦合作用下也持续保持低电位，从而保证使得第六节点N6持续的输出高电位。

而在第二模块12中，第二控制信号，即第二时钟信号CK为低电位时，T6导通，输入信号IN的高电位传输至第三节点N3，在第二控制信号CK为高电位时，T6截止，但在第二电容C2的耦合作用下，第三节点N3保持高电位，从而使得T10持续截止。

而当输入信号IN变为低电位时，第一开关管T1和第二开关管T2导通，使得第二节点N2变为高电位，T9截止。而第四节点N4在第三电容C3的耦合作用下仍然持续保持低电位，使得第六节点N6持续的输出高电位。

而第二模块12在输入信号变为低电位时，第二控制信号，即第二时钟信号CK为高电位，T6截止，第三节点N3在第二电容C2的耦合作用下，仍然保持着高电位，从而使得T10持续截止。

在T3时刻，输入信号IN为低电位，第二模块12中的第二控制信号CK的下降沿来到，第二控制信号CK变为低电位，控制T6导通，输入信号IN的低电位传输至N3节点，而N3节点的第二电压信号控制T7导通，使得第一参考电压VGH传输至第四节点N4，使得T11截止。同时，而N3节点的第二电压信号控制T10导通，第二参考电压VGL传输至第六节点N6，使得所述移位寄存器输出信号为低电位。

可以看出，本实施例所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本实施例中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本实施例中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，即可实现输入信号波形与输出信号波形1：2的交叠移位。

并且，本实施例中的所述电路结构，运行更加稳定，因此，即便是在电路中的开关管出现阈值漂移的情况，仍能保持电路的稳定运行，从而提升了移位寄存器的可靠性。

实施例二

本发明实施例二在实施例一的基础上提供了一种移位移位寄存器，如图5所示，为所述移位寄存器的具体的电路结构。

与实施例一不同的是，所述移位寄存器的第一模块21所还用于响应第三控制信号，在所述输入信号为低电位时，所述第一电压信号在所述第三控制信号的触发下变为高电位；所述第三控制信号为与第一控制信号具有相同频率的时钟信号。

具体的，所述第三控制信号为第二时钟信号CK。

其中，第一模块21在实施例一电路结构基础上还包括，耦接在所述第二开关管T2和所述第二节点N2之间的第四开关管T4，所述第四开关管T4的栅极输入第三控制信号CK，其第一电极电连接所述第二开关管T2的第二电极，其第二电极电连接所述第二节点N2。

在具体的工作过程中，与实施例一不同的是，在输入信号IN为高电位时，第三控制信号CK和第四开关管T4并不能起作用，而当输入信号IN由高电位变为低电位时，第三控制信号CK控制第二节点N2的电位，使得第二节点N2的电位在第三控制信号CK变为低电位时，才能转变为高电位。

该第三控制信号用于对移位寄存器的信号移位时序进行调整，能够使得移位寄存器的信号移位更加精确可控。

并且，与实施例一不同的是，本实施例中第三模块23中的第八开关管T8为三极管，所述第八开关管T8的栅极输入第四控制信号。具体的，第四控制信号为第一时钟信号CKB，第八开关管T8的栅极输入第四控制信号CKB，第九开关管T9的第二电极也输入第四控制信号CKB。

在具体的工作过程中，与实施例一不同的是，在输入信号IN为高电位时，第一模块21输出的第一电压信号在第一控制信号的触发下变为低电位，使得第九开关管T9导通，将第九开关管T9第二电极端的第四控制信号，即第一时钟信号CKB传输至第五节点N5。其中，第八开关管栅极输入第四控制信号CKB。因此，当第四控制信号，也就是第一时钟信号CKB为低电位时，所述第八开关管T8导通，从而将低电位传输至第四节点N4，从而使第四节点N4输出的第三电压信号为低电位，当所述第一时钟信号CKB为高电位时，所述第八开关管T8截止，而在第三电容C3的耦合作用下，第四节点N4电位将会变的更低，使第四节点N4输出的第三电压信号仍保持低电位。

而在输入信号IN为低电位时，第一模块21输出的第一电压信号为高电位，控制第九开关管T9截止，第五节点在C4的耦合作用下为高电位，而在第四控制信号CKB为低电位时，控制第八开关管T8将高电位传输至第四节点N4，从而使第四节点N4输出的第三电压信号变为高电位。同时，第二模块22输出的第二电压信号在第二控制信号的触发下为低电位，使得第七开关管T7导通，从而将第一参考电压VGH传输至第四节点N4，使第四节点N4输出的第三电压信号变为高电位。

可以看出，在本实施例中，第四控制信号控制第八开关管截止或导通，使得第八开关管仅在第四控制信号为低电位时导通，保证了用于对移位寄存器的信号移位时序的精确性。

下面，根据图6中的时序图对图5所示移位寄存器不同阶段的工作过程进行进一步的说明。

具体的，图6中的输入信号为一个高电平触发类型的信号，且移位寄存器实现的是1：2交叠移位。

在T1时刻，输入信号IN为高电位，第一模块的第一开关管T1和第二开关管T2在输入信号的控制下为截止状态，第一节点N1在第一控制信号，即第一时钟信号CKB的控制下变化，在第一控制信号CKB由高电位变为低电位时，控制第三开关管T3导通，使得第二节点N2为低电位，在第一时钟信号CKB为高电位时，控制第三开关管T3截止，而第二节点N2在第四电容的耦合作用下仍然保持低电位，进而控制T9导通，将第四控制信号CKB传输至第五节点N5，此时，同样处在低电位的CKB信号通过T8传输至第四节点N4，进而控制T11导通，第六节点N6输出的输出信号为高电位。因此，所述移位寄存器在输入信号IN为高电位时，输出信号在第一控制信号的下降沿变为高电位。

在T2时刻，输入信号仍为高电位，第一开关管T1和第二开关管T2仍保持截止。由于第三开关管T3仅在第一控制信号CKB为低电位时导通，使得第二节点N2在第四电容C4的耦合作用下持续保持低电位，使得T9为持续导通状态，而由于T8仅在第四控制信号CKB为低电位时导通，因此，T8仅传输低电位，使得第四节点N4在第三电容C3的耦合作用下也持续保持低电位，从而保证使得第六节点N6持续的输出高电位。

而在第二模块22中，第二控制信号，即第二时钟信号CK为低电位时，T6导通，输入信号的高电位传输至第三节点N3，在第二控制信号CK为高电位时，T6截止，但在第二电容C2的耦合作用下，第三节点N3保持高电位，从而使得T10持续截止。

而当输入信号IN变为低电位时，第一开关管T1和第二开关管T2导通，此时的第三控制信号CK为高电位，使得第二节点N2仍为低电位，保持了T9的导通状态，从而保持了第六节点N6持续的输出高电位。

而第二模块12在输入信号IN变为低电位时，第二控制信号，即第二时钟信号CK为高电位，T6截止，第三节点N3在第二电容C2的耦合作用下，仍然保持着高电位，从而使得T10持续截止。

在T3时刻，输入信号IN为低电位，第二模块22中的第二控制信号CK的下降沿来到，第二控制信号CK变为低电位，控制T6导通，输入信号IN的低电位传输至N3节点，而N3节点的第二电压信号控制T7导通，使得第一参考电压VGH传输至第四节点N4，使得T11截止。同时，而N3节点的第二电压信号控制T10导通，第二参考电压VGL传输至第六节点N6，使得所述移位寄存器输出信号为低电位。

下面，根据图7中的时序图对图5所示移位寄存器不同阶段的工作过程进行进一步的说明。

具体的，与图6所示移位寄存器时序图不同的是，图7中的输入信号为低电平触发类型的信号，且移位寄存器实现的是1：2交叠移位。

在T1时刻，输入信号IN为高电位时，第一模块21的第一开关管T1和第二开关管T2在输入信号的控制下为截止状态，第一控制信号CKB为高电位，控制T3截止。第二节点N2和第四节点N4处于悬浮状态，第六节点保持之前的高电位状态。

当输入信号IN为低电位时，第一开关管T1和第二开关管T2导通，此时的第三控制信号CK为高电位，使得第二节点N2仍为悬浮状态，从而保持了第六节点N6持续的输出高电位。

在T2时刻，输入信号IN为低电位时，第二模块22中的第二控制信号CK的下降沿来到，第二控制信号CK变为低电位，控制T6导通，输入信号IN的低电位传输至N3节点，而N3节点的第二电压信号控制T7导通，使得第一参考电压VGH传输至第四节点N4，使得T11截止。同时，在第二电容C2的耦合作用下，第三节点N3的始终保持低电位，而N3节点的第二电压信号控制T10导通，第二参考电压VGL传输至第六节点N6，使得所述移位寄存器输出信号为低电位。

当输入信号IN为高电位时，第二控制信号CK为低电位状态，T6导通，输入信号IN的高电位传输至第三节点N3，使得T10截止。而第一模块21的第一开关管T1和第二开关管T2在输入信号的控制下变为截止状态，而此时的第一控制信号CKB为高电位状态，使得T3持续截止，从而使得第二节点N2仍处于高电位状态，从而使得第四节点N4仍处于高电位状态，T11截止，N6输出原有的电位，使得所述移位寄存器输出信号仍为低电位。

在T3时刻，输入信号IN为高电位，第一控制信号CKB的下降沿到来，在第一控制信号CKB由高电位变为低电位时，控制第三开关管T3导通，使得第二节点N2为低电位，在第一时钟信号CKB为高电位时，控制第三开关管T3截止，而第二节点N2在第四电容的耦合作用下仍然保持低电位，进而控制T9导通，将第四控制信号CKB传输至第五节点N5，此时，同样处在低电位的CKB信号通过T8传输至第四节点N4，进而控制T11导通，第六节点N6输出的输出信号为高电位，使得所述移位寄存器输出信号为高电位。

可以看出，本实施例所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本实施例中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本实施例中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，即可实现输入信号波形与输出信号波形1：2的交叠移位。

并且，本实施例中的所述电路结构，运行更加稳定，因此，即便是在电路中的开关管出现阈值漂移的情况，仍能保持电路的稳定运行，从而提升了移位寄存器的可靠性。

实施例三

本发明实施例三在实施例二的基础上提供了一种移位移位寄存器，如图8所示，为所述移位寄存器的具体的电路结构。

与实施例二不同的是，所述移位寄存器的第一模块31的第一控制信号为第二时钟信号CK，所述移位寄存器的第三模块33的第四控制信号为第二时钟信号CK，并且，第三模块33中，第九开关管的第二电极电连接第二参考电压VGL。

下面，根据图9中的时序图对图8所示移位寄存器不同阶段的工作过程进行进一步的说明。

具体的，图9中的输入信号IN为一个高电平触发类型的信号，且移位寄存器实现的是1：1交叠移位。

在T1时刻，输入信号IN为低电位，第一模块31的第一开关管T1和第二开关管T2在输入信号的控制下为导通状态，第一节点N1为高电位，在第三控制信号CK的低电位时刻，第二节点N2的电位也变为高电位，T9截止，此时，第五节点N5也变为高电位，而第四控制信号CK也处于低电位时刻，将第五节点N5的高电位传输至第四节点N4，从而控制T11截止。

而在第二模块32中，在第二控制信号CK的低电位时刻，T6导通，将输入信号的低电位传输至第三节点N3，从而控制T10导通，第六节点N6输出低电位，使得所述移位寄存器输出信号为低电位。

在T2时刻，输入信号IN为高电位，第一模块31的第一开关管T1和第二开关管T2在输入信号的控制下为截止状态，第一节点N1在第一控制信号，即第二时钟信号CK的控制下变化。此时，第一控制信号CK为高电位，第一节点N1在第一电容的耦合作用下变为高电位状态，控制T3截止，第二节点N2同时保持高电位，从而最终控制T11保持截止状态。

而在第二模块32中，在第二控制信号CK的高电平时刻，T6截止，第三节点N3在第二电容的耦合作用下保持第二控制信号CK的低电位时刻的低电位，从而控制T10导通，第六节点N6输出低电位，使得所述移位寄存器输出信号为低电位。

在T3时刻，输入信号IN为高电位，第一控制信号CK的下降沿到来，由高电位变为低电位，控制第三开关管T3导通，使得第二节点N2为低电位，进而控制T9导通，将第二参考电压VGL传输至第五节点N5，此时，第四控制信号CK为低电位，控制T8导通，而第四节点N4变为低电位，控制T11导通，将第一参考电压VGH的高电位传输至第六节点N6，使得所述移位寄存器输出信号为高电位。

当输入信号IN变为低电位时，第一模块的第一开关管T1和第二开关管T2在输入信号的控制下为导通状态，而第三控制信号CK的高电位状态使得T4截止，同时，第一控制信号CK的高电位使得第一节点N1也为高电位，T3截止，此时，N2处于保持状态，从而控制第四节点N4仍保持低电位状态，控制T11导通，将第一参考电压VGH的高电位传输至第六节点N6，使得所述移位寄存器输出信号为高电位。

在T4时刻，输入信号IN为低电位，第二模块的第二控制信号CK下降沿的到来，控制T6将输入信号IN的低电位传输至第三节点N3，从而控制T10导通，第六节点N6变为低电位，使得移位寄存器输出信号为低电位。同时第三节点N3的低电位控制T7导通，使得第一参考电压VGH的高电位传输至第四节点N4，控制T11截止。

可以看出，本实施例所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本实施例中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本实施例中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，即可实现输入信号波形和输出信号波形1：1的交叠移位。

并且，本实施例中的所述电路结构，运行更加稳定，因此，即便是在电路中的开关管出现阈值漂移的情况，仍能保持电路的稳定运行，从而提升了移位寄存器的可靠性。

实施例四

本发明实施例四在实施例二的基础上提供了一种移位移位寄存器，如图10所示，为所述移位寄存器的具体的电路结构。

与实施例二不同的是，所述移位寄存器的第一模块41的第一控制信号为时钟信号CK2，第三控制信号为时钟信号CK2，第二模块42的第二控制信号为时钟信号CK3，第五控制信号为时钟信号CK1，第三模块43的第四控制信号为CK3。其中时钟信号CK1、时钟信号CK2、时钟信号CK3具有相同的频率，且所述时钟信号CK2是将时钟信号CK1脉冲移位1/3周期得到的，所述时钟信号CK3是将时钟信号CK1脉冲移位2/3周期得到的。

下面，根据图11中的时序图对图10所示移位寄存器不同阶段的工作过程进行进一步的说明。

具体的，图11中的输入信号IN为一个高电平触发类型的信号，且移位寄存器实现的是2：1交叠移位。

在T1时刻，输入信号IN为低电位，第一模块41的第一开关管T1和第二开关管T2在输入信号的控制下为导通状态，第一节点N1为高电位，在第三控制信号CK2的低电位时刻，第二节点N2的电位也变为高电位，T9截止，此时，第五节点N5在第四电容C4的耦合作用下也变为高电位，并由于第四电容C4的耦合作用保持一定的时间，而在第四控制信号CK3处于低电位时刻，将第五节点N5保持的高电位传输至第四节点N4，从而控制T11截止。

而在第二模块42中，在第二控制信号CK3的低电位时刻，T6导通，将输入信号的低电位传输至第三节点N3，从而控制T10导通，第六节点N6输出低电位，使得所述移位寄存器输出信号为低电位。

在T2时刻，输入信号IN为高电位，第一模块41的第一开关管T1和第二开关管T2在输入信号的控制下为截止状态，第一节点N1在第一控制信号，即第二时钟信号CK2的控制下变化。此时，第一控制信号CK2为高电位，第一节点N1在第一电容的耦合作用下变为高电位状态，控制T3截止，同时，第三控制信号CK2为高电位，使得第二节点N2保持高电位，从而最终控制T11保持截止状态。当第一控制信号CK2变为低电位时，控制第三开关管T3导通，N2变为低电位，此时，由于T8管在CK3的控制下为截止，使第四节点N4保持高电位，进而控制T11保持截止状态。

而在第二模块中42，在第二控制信号CK3的高电位时刻，T6截止，第三节点N3在第二电容的耦合作用下保持第二控制信号CK3为电位时刻的低电位，从而控制T10导通，第六节点N6输出低电位，使得所述移位寄存器输出信号为低电位。

在T3时刻，输入信号为高电位，第一控制信号CK2的上升沿到来，由低电位变为高电位，控制第三开关管T3截止，使得第二节点N2保持之前的低电位，且控制T9导通，此时，T9管连接的第四控制信号CK3为低电位，从而可以将CK3的低电位传输至第五节点N5，第四控制信号CK3为低电位同时控制T8导通，使得第四节点N4变为低电位，控制T11导通，将第一参考电压VGH的高电位传输至第六节点N6，使得所述移位寄存器输出信号为高电位。

当输入信号IN变为低电位时，第一模块41的第一开关管T1和第二开关管T2在输入信号的控制下为导通状态，而第三控制信号CK2的高电位状态使得T4截止，同时，第一控制信号CK2的高电位使得第一节点N1也为高电位，T3截止，此时，N2处于保持状态，从而控制第四节点N4仍保持低电位状态，控制T11导通，将第一参考电压VGH的高电位传输至第六节点N6，使得所述移位寄存器输出信号为高电位。

而当第一控制信号CK2和第三控制信号CK2为低电位状态时，第四控制信号CK3为高电位状态，从而可以控制T8截止，使得第四节点N4仍保持低电位状态，控制T11导通，将第一参考电压VGH的高电位传输至第六节点N6，使得所述移位寄存器输出信号为高电位。

在T4时刻，输入信号IN为低电位，第二模块42的第二控制信号CK3下降沿的到来，控制T6将输入信号IN的低电位传输至第三节点N3，从而控制T10导通，第六节点N6变为低电位，使得移位寄存器输出信号为低电位。同时第三节点N3的低电位控制T7导通，使得第一参考电压VGH的高电位传输至第四节点N4，控制T11截止。

可以看出，本实施例所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本实施例中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本实施例中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，即可实现输入信号波形与输出信号波形2：1的交叠移位。

并且，本实施例中的所述电路结构，运行更加稳定，因此，即便是在电路中的开关管出现阈值漂移的情况，仍能保持电路的稳定运行，从而提升了移位寄存器的可靠性。

本发明提供了一种针对上述实施例的移位寄存器的驱动方法，包括：

步骤100：对所述移位寄存器输入置位信号，对所述移位寄存器进行置位；

步骤101：提供输入信号；

步骤102：响应输入信号和第一控制信号，根据第一参考电压和第二参考电压生成第一电压信号，所述输入信号为高电位时，所述第一电压信号在第一控制信号的触发下变为低电位；

步骤103：响应所述第一电压信号和第二控制信号，根据所述输入信号和所述第一参考电压信号生成第二电压信号；所述输入信号为低电位时，所述第二电压信号在第二控制信号的触发下变为低电位；

步骤104：用于响应所述第一电压信号和所述第二电压信号，根据第一参考电压生成第三电压信号；所述第三电压信号在第二电压信号为低电位时为高电位，所述第三电压信号在第一电压信号为低电位时输出低电位；

步骤105：响应所述第二电压信号和所述第三电压信号，根据第一参考电压和第二参考电压生成输出信号，所述第二电压信号为低电位时，驱动信号为低电位；所述第三电压信号为低电位时，输出信号为高电位；

其中，所述第一控制信号和第二控制信号为具有相同频率的时钟信号。

可以看出，本实施例所述移位寄存器中，在输入信号为高电位时，第一电压信号在第一控制信号的触发下变为低电位，而第三电压信号在第一电压信号为低电位时输出低电位，当所述第三电压信号为低电位时，输出信号为高电位；在输入信号为低电位后，第二电压信号在第二控制信号的触发下变为低电位，当第二电压信号为低电位时，输出信号为低电位；也就是说，本实施例中输入信号变为高电位后，输出信号在所述第一控制信号的触发下变为低电位；输入信号变为低电位后，输出信号在所述第二控制信号的触发下由低电位变为高电位，即，输入信号的电位变化可以由第一控制信号和第二控制信号分别控制，使得本实施例中的所述移位寄存器既可以实现高电平触发类型的信号移位，也可以实现低电平触发类型的信号移位。并且，由于所述第一控制信号和第二控制信号为具有相同频率的时钟信号，通过设置第一控制信号和第二控制信号不同的触发时刻，即可实现输入信号波形与输出信号不同比例的交叠移位，如1：2的交叠移位、1：1的交叠移位、2：1的交叠移位、以及信号的整体移位等，从而实现不同方式的移位，因而能够适用于面板的多种驱动方式。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种移位寄存器，其特征在于，包括：

第一模块，用于响应输入信号和第一控制信号，根据第一参考电压和第二参考电压生成第一电压信号，所述输入信号为高电位时，所述第一电压信号在第一控制信号的触发下变为低电位；并且，所述第一模块响应第三控制信号，在所述输入信号为低电位时，所述第一电压信号在所述第三控制信号的触发下变为高电位；所述第三控制信号为与第一控制信号具有相同频率的时钟信号；

第二模块，用于响应所述第一电压信号和第二控制信号，根据所述输入信号和所述第一参考电压信号生成第二电压信号；所述输入信号为低电位时，所述第二电压信号在第二控制信号的触发下变为低电位；

第三模块，用于响应所述第一电压信号和所述第二电压信号，根据第一参考电压生成第三电压信号；所述第三电压信号在第二电压信号为低电位时输出高电位，所述第三电压信号在第一电压信号为低电位时输出低电位；

输出模块，用于响应所述第二电压信号和所述第三电压信号，根据第一参考电压和第二参考电压生成输出信号，所述第二电压信号为低电位时，输出信号为低电位；所述第三电压信号为低电位时，输出信号为高电位；

所述第一控制信号和第二控制信号为具有相同频率的时钟信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第三模块还用于响应第四控制信号；所述第三电压信号在第一电压信号为低电位时，在第四控制信号的触发下变为低电位；

所述第四控制信号为与第一控制信号具有相同频率的时钟信号。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第一模块包括：第一开关管、第二开关管、第三开关管和第一电容；

所述第一开关管的栅极输入所述输入信号，其第一电极输入第一参考电压，其第二电极电连接第一节点；

所述第二开关管的栅极输入所述输入信号，其第一电极输入第一参考电压，其第二电极电连接第二节点；

所述第三开关管的栅极电连接所述第一节点，其第一电极电连接所述第二节点，其第二电极输入第二参考电压；

所述第一电容的第一极板电连接所述第一节点，其第二极板输入第一控制信号；

其中，所述第二节点用于输出所述第一电压信号。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一模块还包括：

耦接在所述第二开关管和所述第二节点之间的第四开关管，所述第四开关管的栅极输入第三控制信号，其第一电极电连接所述第二开关管的第二电极，其第二电极电连接所述第二节点。

5.根据权利要求1所述的移位寄存器，其特征在于，所述第二模块包括：第五开关管、第六开关管和第二电容；

所述第五开关管的栅极输入所述第一电压信号，其第一电极输入所述第一参考电压，其第二电极电连接第三节点；

所述第六开关管的栅极输入第二控制信号，其第一电极电连接所述第三节点，其第二电极输入所述输入信号；

所述第二电容的第一极板电连接所述第三节点，其第二极板输入第五控制信号；

其中，所述第三节点用于输出第二电压信号，所述第五控制信号与所述第二控制信号具有相同的频率和不同的脉冲相位。

6.根据权利要求1所述的移位寄存器，其特征在于，所述第三模块包括：第七开关管、第八开关管、第九开关管、第三电容和第四电容；

所述第七开关管的栅极输入所述第二电压信号，其第一电极输入所述第一参考电压，其第二电极电连接第四节点；

所述第八开关管的第一电极电连接第五节点，其第二电极电连接所述第四节点；

所述第九开关管的栅极输入第一电压信号，其第一电极电连接所述第五节点；

所述第三电容的第一极板输入所述第一参考电压，其第二极板电连接所述第四节点；

所述第四电容的第一极板输入所述第一电压信号，其第二极板电连接所述第五节点；

其中，所述第四节点用于输出所述第三电压信号。

7.根据权利要求6所述的移位寄存器，其特征在于，所述第八开关管为二极管或者三极管，当所述第八开关管为二极管时，所述第九开关管的第二电极输入第四控制信号；

当所述第八开关管为三极管时，所述第八开关管的栅极输入第四控制信号。

8.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块包括：第十开关管和第十一开关管；

所述第十开关管的栅极输入所述第二电压信号，其第一电极电连接第六节点，其第二电极电连接所述第二参考电压；

所述第十一开关管的栅极输入所述第三电压信号，其第一电极输入所述第一参考电压，其第二电极电连接第六节点；

所述第六节点用于生成输出信号。

9.根据权利要求1～8任一项所述的移位寄存器，其特征在于，所述移位寄存器为PMOS移位寄存器。

10.一种驱动方法，用于如权利要求1-9任一项所述的移位寄存器，其特征在于，包括：

提供输入信号；

响应输入信号和第一控制信号，根据第一参考电压和第二参考电压生成第一电压信号，所述输入信号为高电位时，所述第一电压信号在第一控制信号的触发下变为低电位；

响应所述第一电压信号和第二控制信号，根据所述输入信号和所述第一参考电压信号生成第二电压信号；所述输入信号为低电位时，所述第二电压信号在第二控制信号的触发下变为低电位；

用于响应所述第一电压信号和所述第二电压信号，根据第一参考电压生成第三电压信号；所述第三电压信号在第二电压信号为低电位时为高电位，所述第三电压信号在第一电压信号为低电位时输出低电位；

响应所述第二电压信号和所述第三电压信号，根据第一参考电压和第二参考电压生成输出信号，所述第二电压信号为低电位时，驱动信号为低电位；所述第三电压信号为低电位时，输出信号为高电位；

所述第一控制信号和第二控制信号为具有相同频率的时钟信号。

11.根据权利要求10所述的驱动方法，其特征在于，

在提供所述输入信号前，所述驱动方法还包括：对所述移位寄存器输入置位信号，对所述移位寄存器进行置位。