CN110189677B - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，移位寄存器单元包括信号输入控制模块，用于根据输入信号、第一控制信号以及第一电平信号控制第一节点的电位；第一信号输出控制模块，用于根据输入信号、第二控制信号以及第二电平信号控制第二节点的电位；第二信输出控制模块，用于根据第一电平信号、第二电平信号、第二控制信号、第一节点的电位以及第二节点的电位控制第三节点的电位；信号输出模块，用于根据第一电平信号、第二电平信号、第二节点的电位以及第三节点的电位输出输出信号；其中，第二输出信号控制模块包括至少两个晶体管，且至少一个晶体管处于关闭状态。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

技术领域

本发明涉及显示技术领域，特别是指一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

背景技术

GOA(Gate Drivre ON Array，阵列基板上栅极驱动)技术，是一种将栅极驱动电路集成于阵列基板，从而取代栅极驱动芯片以降低功耗和成本的技术。目前的显示面板产业，基于成本因素的考虑，开始采用GOA结构来显示面板的驱动，近年来这种趋势越加明显。

GOA结构就是在阵列基板上用若干TFT(薄膜晶体管)和电容制作出栅极驱动电路，本质是一种移位寄存器，其随着时钟信号会依次输出高电平，从而打开相应的栅极线。

但是，本发明的发明人在实现本发明时，发现现有技术的GOA结构至少具有以下问题：

现有技术的GOA中的移位寄存器单元在工作时，位于高电平信号与低电平信号之间的两个晶体管会同时开启，导致低电平信号与高电平信号直接连通，这种方式将会增大电路的整体功耗，不利于产品性能的提升。

发明内容

有鉴于此，本发明实施例的目的在于提出一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，能够减小功率的消耗。

基于上述目的本发明实施例提供的一种移位寄存器单元，包括：

信号输入控制模块，用于根据输入信号、第一控制信号以及第一电平信号控制第一节点的电位；

第一信号输出控制模块，用于根据所述输入信号、第二控制信号以及第二电平信号控制第二节点的电位；

第二信号输出控制模块，用于根据所述第一电平信号、所述第二电平信号、所述第二控制信号、所述第一节点的电位以及所述第二节点的电位控制第三节点的电位；

信号输出模块，用于根据所述第一电平信号、所述第二电平信号、所述第二节点的电位以及所述第三节点的电位输出输出信号；

其中，所述第二输出信号控制模块包括至少两个晶体管，且在任一时刻至少一个所述晶体管处于关闭状态。

可选的，所述第一电平信号与所述第二电平信号中，其中之一为高电平信号，另一个为低电平信号。

可选的，所述信号输出模块包括至少两个晶体管，且在任一时刻所述信号输出模块中的至少一个所述晶体管处于关闭状态。

可选的，所述信号输入控制模块包括第一晶体管和第二晶体管，所述第一晶体管的控制极接收所述输入信号，所述第一晶体管的第一极接收所述第一控制信号，所述第一晶体管的第二极连接所述第一节点，所述第二晶体管的控制极接收所述第一控制信号，所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极接收所述第一电平信号。

可选的，所述第一信号输出控制模块包括第三晶体管和第四晶体管，所述第三晶体管的控制极连接所述第三节点，所述第三晶体管的第一极接收所述第二电平信号，所述第三晶体管的第二极连接所述第二节点，所述第四晶体管的控制极接收所述第二控制信号，所述第四晶体管的第一极连接所述第二节点，所述第四晶体管的第二极接收所述输入信号。

可选的，所述第二信号输出控制模块包括第五晶体管、第六晶体管以及第七晶体管，所述第五晶体管的控制极连接所述第二节点，所述第五晶体管的第一极接收所述第二电平信号，所述第五晶体管的第二极连接所述第三节点，所述第六晶体管的控制极连接所述第一节点，所述第六晶体管的第一极连接所述第三节点，所述第六晶体管的第二极连接所述第七晶体管的第一极，所述第七晶体管的控制极接收所述第二控制信号，所述第七晶体管的第二极接收所述第一电平信号。

可选的，所述信号输出模块包括第八晶体管、第九晶体管以及电容，所述第八晶体管的控制极连接所述第三节点，所述第八晶体管的第一极接收所述第二电平信号，所述第八晶体管的第二极连接所述第九晶体管的第一极，所述第九晶体管的控制极连接所述第二节点，所述第九晶体管的第二极接收所述第一电平信号，所述电容的第一端连接所述第二节点，所述电容的第二端连接所述第八晶体管的第二极，且所述电容的第二端用于输出所述输出信号。

本发明实施例的第二个方面，提供了一种移位寄存器单元的驱动方法，用于驱动如上任一项所述的移位寄存器单元，包括：

信号输入控制模块根据输入信号、第一控制信号以及第一电平信号控制第一节点的电位；

第一信号输出控制模块根据输入信号、第二控制信号以及第二电平信号控制所述第二节点的电位；

第二信号输出控制模块根据第一电平信号、第二电平信号、所述第二控制信号、第一节点的电位以及第二节点的电位控制所述第三节点的电位；

信号输出模块根据第一电平信号、第二电平信号、第二节点的电位以及第三节点的电位输出输出信号。

可选的，还包括：

在第一时段，所述输入信号为低电平，所述第一控制信号为低电平，第二控制信号为高电平，所述第一节点的电位为低电位，所述第二节点的电位为高电位，所述第三节点的电位为低电位，所述输出信号为高电平信号；

在第二时段，所述输入信号为低电平，所述第一控制信号为高电平，所述第二控制信号为低电平，所述第一节点的电位为高电位，所述第二节点的电位为低电位，所述第三节点的电位为高电位，所述输出信号为低电平信号；

在第三时段，所述输入信号为高电平，所述第一控制信号为低电平，所述第二控制信号为高电平，所述第一节点的电位为低电位，所述第二节点的电位为低电位，所述第三节点的电位为高电位，所述输出信号为低电平信号；

在第四时段，所述输入信号为高电平，所述第一控制信号为高电平，所述第二控制信号为低电平，所述第一节点的电位为低电位，所述第二节点的电位为高电位，所述第三节点的电位为低电位，所述输出信号为高电平信号。

本发明实施例的第三个方面，提供了一种栅极驱动电路，包括至少两个级联的如上任一项所述的移位寄存器单元。

本发明实施例的第四个方面，提供了一种阵列基板，包括如上任一项所述的栅极驱动电路。

本发明实施例的第五个方面，提供了一种显示装置，包括如前所述的阵列基板。

从上面所述可以看出，本发明实施例提供的移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板和显示装置，通过在所述第二输出信号控制模块中设置至少两个晶体管，并保证其中的至少一个晶体管在任一工作时刻处于关闭状态，从而避免了第一电平信号与第二电平信号的直接连通，降低了移位寄存器单元在工作时的功耗。

附图说明

图1为本发明提供的移位寄存器单元的一个实施例的结构示意图；

图2为本发明提供的移位寄存器单元的另一个实施例的结构示意图；

图3为本发明提供的移位寄存器单元的另一个实施例的时序示意图；

图4a为本发明提供的移位寄存器单元的另一个实施例的第一时段的电路工作原理图；

图4b为本发明提供的移位寄存器单元的另一个实施例的第二时段的电路工作原理图；

图4c为本发明提供的移位寄存器单元的另一个实施例的第三时段的电路工作原理图；

图4d为本发明提供的移位寄存器单元的另一个实施例的第四时段的电路工作原理图；

图5为本发明提供的移位寄存器单元的一个实施例的仿真图；

图6为本发明提供的移位寄存器单元的另一个实施例的仿真图；

图7为本发明提供的移位寄存器单元的驱动方法的一个实施例的流程示意图；

图8为本发明提供的栅极驱动电路的一个实施例的结构示意图；

图9为本发明提供的移位寄存器单元的第三个实施例的仿真图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

因此，本发明实施例的第一个方面，提供了一种移位寄存器单元的一个实施例，可以避免高电平信号与低电平信号连通，从而降低功耗。如图1所示，为本发明提供的移位寄存器单元的一个实施例的结构示意图。

所述移位寄存器单元，包括：

信号输入控制模块101，用于根据输入信号、第一控制信号以及第一电平信号控制第一节点N1的电位；可选的，如图1所示，所述信号输入控制模块101分别与信号输入端IN、第一控制信号端CK1、第一电平信号端VGL以及第一节点N1连接，并通过信号输入端IN输入的所述输入信号、第一控制信号端CK1输入的所述第一控制信号以及所述第一电平信号端VGL输入的所述第一电平信号控制所述第一节点N1的电位变化；

第一信号输出控制模块102，用于根据所述输入信号、第二控制信号以及第二电平信号控制第二节点N2的电位；可选的，如图1所示，所述第一信号输出控制模块102分别与信号输入端IN、第二控制信号端CK2、第二电平信号端VGH、第二节点N2以及第三节点N3连接，通过信号输入端IN输入的输入信号、第二控制信号端CK2输入的第二控制信号以及所述第二电平信号端VGH输入的第二电平信号控制所述第二节点N2的电位变化；

第二信号输出控制模块103，用于根据所述第一电平信号、所述第二电平信号、所述第二控制信号、所述第二节点的电位以及所述第一节点N1的电位控制第三节点N3的电位；可选的，如图1所示，所述第二信号输出控制模块103分别与第一电平信号端VGL、第二电平信号端VGH、第二控制信号端CK2、、第三节点N3和以及第一节点N1连接，通过第一电平信号端VGL输入的第一电平信号、第二电平信号端VGH输入的第二电平信号、第二控制信号端CK2输入的第二控制信号、第一节点N1的电位以及第二节点N2的电位控制第三节点N3的电位变化；

信号输出模块104，用于根据所述第一电平信号、所述第二电平信号、所述第二节点N2的电位以及所述第三节点N3的电位输出输出信号；可选的，如图1所示，所述信号输出模块104分别与第一电平信号端VGL、第二电平信号端VGH、信号输出端OUT与所述第二节点N2以及所述第三节点N3连接，，并根据第一电平信号端VGL输入的第一电平信号、第二电平信号端VGH输入的第二电平信号、所述第二节点N2的电位以及所述第三节点N3的电位通过信号输出端OUT输出输出信号；

其中，所述第二输出信号控制模块103包括至少两个晶体管，且至少一个所述晶体管处于关闭状态。

从上述实施例可以看出，本发明实施例提供的移位寄存器单元在工作状态时，通过在所述第二输出信号控制模块103中设置至少两个晶体管，并保证在任一时刻其中的至少一个晶体管处于关闭状态，从而避免了第一电平信号与第二电平信号的直接连通，降低了移位寄存器单元在工作时的功耗。

可选的，第一电平信号与第二电平信号中，其中之一为高电平信号，另一个为低电平信号。

可选的，将上述实施例中的移位寄存器单元应用到GOA产品中，能够大大降低GOA产品的功耗，有利于产品性能的提升。

在一些可选实施方式中，所述信号输出模块104包括至少两个晶体管，且在任一时刻所述信号输出模块中的至少一个所述晶体管处于关闭状态，从而避免了第一电平信号与第二电平信号的直接连通，进一步降低了移位寄存器单元在工作时的功耗。

在一些可选实施方式中，参照图2所示，所述信号输入控制模块101包括第一晶体管T1和第二晶体管T2，所述第一晶体管T1的控制极接收所述输入信号，所述第一晶体管T1的第一极接收所述第一控制信号，所述第一晶体管T1的第二极连接所述第一节点N1，所述第二晶体管T2的控制极接收所述第一控制信号，所述第二晶体管T2的第一极连接所述第一节点N1，所述第二晶体管T2的第二极接收所述第一电平信号。可选的，所述第一晶体管T1的控制极连接信号输入端IN，用于接收输入信号，并根据输入信号控制所述第一晶体管T1的开启或关闭；所述第一晶体管T1的第一极连接第一控制信号端CK1，用于接收所述第一控制信号；所述第一晶体管T1的第二极连接所述第一节点N1，当所述第一晶体管T1开启时，所述第一节点N1可以具有与所述第一控制信号相同的电位状态。所述第二晶体管T2的控制极连接第一控制信号端CK1，用于接收所述第一控制信号并根据所述第一控制信号控制所述第二晶体管T2的开启或关闭；所述第二晶体管T2的第一极连接所述第一节点N1，当所述第二晶体管T2开启时，所述第一节点N1可以具有与所述第一电平信号相同的电位状态；所述第二晶体管T2的第二极连接第一电平信号端VGL，用于接收所述第一电平信号。这样，根据所述第一晶体管T1、所述第二晶体管T2的开启或关闭状态以及第一控制信号、第一电平信号来控制所述第一节点N1的电位变化状态。

在一些可选实施方式中，参照图2所示，所述第一信号输出控制模块102包括第三晶体管T3和第四晶体管T4，所述第三晶体管T3的控制极连接所述第三节点N3，所述第三晶体管T3的第一极接收所述第二电平信号，所述第三晶体管T3的第二极连接所述第二节点N2，所述第四晶体管T4的控制极接收所述第二控制信号，所述第四晶体管T4的第一极连接所述第二节点N2，所述第四晶体管T4的第二极接收所述输入信号。可选的，所述第三晶体管T3的控制极连接所述第三节点N3，通过所述第三节点N3的电位状态可以控制所述第三晶体管T3的开启或关闭；所述第三晶体管T3的第一极连接所述第二电平信号端VGH，用于接收所述第二电平信号；所述第三晶体管T3的第二极连接所述第二节点N2，当所述第三晶体管T3开启时，所述第二节点N2可以具有与所述第二电平信号相同的电位状态。所述第四晶体管T4的控制极连接第二控制信号端CK2，用于接收所述第二控制信号，根据所述第二控制信号可以控制所述第四晶体管T4的开启或关闭；所述第四晶体管T4的第一极连接所述第二节点N2，当所述第四晶体管T4开启时，所述第二节点N2可以具有与输入信号相同的电位状态；所述第四晶体管T4的第二极连接所述信号输入端IN，用于接收所述输入信号。这样，通过所述第三晶体管T3、所述第四晶体管T4的开启或关闭以及所述输入信号、所述第二控制信号以及所述第二电平信号来控制所述第二节点N2的电位状态。

在一些可选实施方式中，参照图2所示，所述第二信号输出控制模块103包括第五晶体管T5、第六晶体管T6以及第七晶体管T7。所述第五晶体管T5的控制极连接所述第二节点N2，所述第五晶体管T5的第一极接收所述第二电平信号，所述第五晶体管T5的第二极连接所述第三节点N3，所述第六晶体管T6的控制极连接所述第一节点N1，所述第六晶体管T6的第一极连接所述第三节点N3，所述第六晶体管T6的第二极连接所述第七晶体管T7的第一极，所述第七晶体管T7的控制极接收所述第二控制信号，所述第七晶体管T7的第二极接收所述第一电平信号。可选的，所述第五晶体管T5的控制极连接所述第二节点N2，根据所述第二节点N2的电位状态可以控制所述第五晶体管T5的开启或关闭；所述第五晶体管T5的第一极连接第二电平信号端VGH，用于接收所述第二电平信号；所述第五晶体管T5的第二极连接所述第三节点N3，当所述第五晶体管T5开启时，所述第三节点N3可以具有与第二电平信号相同的电位信号。所述第六晶体管T6的控制极连接所述第一节点N1，根据所述第一节点N1的电位状态可以控制所述第六晶体管T6的开启或关闭；所述第六晶体管T6的第一极连接所述第三节点N3，所述第六晶体管T6的第二极连接所述第七晶体管T7的第一极，只有所述第六晶体管T6、所述第七晶体管T7同时开启时，所述第三节点N3才可以具有与第一电平信号相同的电位状态；所述第七晶体管T7的控制极连接所述第二控制信号端CK2，用于接收所述第二控制信号，所述第七晶体管T7的第二极连接所述第一电平信号端VGL，用于接收所述第一电平信号。这样，在所述第二节点N2、所述第一节点N1、所述第二控制信号、所述第一电平信号以及所述第二电平信号来控制所述第三节点N3的电位状态。

在一些可选实施方式中，参照图2所示，所述信号输出模块包括第八晶体管T8、第九晶体管T9以及电容C，所述第八晶体管T8的控制极连接所述第三节点N3，所述第八晶体管T8的第一极接收所述第二电平信号，所述第八晶体管T8的第二极连接所述第九晶体管T9的第一极，所述第九晶体管T9的控制极连接所述第二节点，所述第九晶体管T9的第二极接收所述第一电平信号，所述电容C的第一端连接所述第二节点N2，所述电容C的第二端连接所述第八晶体管T8的第二极，且所述电容C的第二端用于输出所述输出信号。可选的，所述第八晶体管T8的控制极连接所述第三节点N3，所述第三节点N3的电位状态可以控制所述第八晶体管T8的开启或关闭，所述第八晶体管T8的第一极连接所述第二电平信号端VGH，用于接收所述第二电平信号，所述第八晶体管T8的第二极连接所述第九晶体管T9的第一极，所述第九晶体管T9的控制极连接所述第二节点N2，所述第二节点N2的电位状态可以控制所述第九晶体管T9的开启或关闭，所述第九晶体管T9的第二极连接所述第一电平信号端VGL，用于接收所述第一电平信号，所述电容C的第一端连接所述第二节点N，所述电容C的第二端连接所述第八晶体管T8的第二极，且所述电容C的第二端连接信号输出端OUT，用于输出所述输出信号。当所述第八晶体管T8开启所述第九晶体管T9关闭时，信号输出端OUT输出的信号与第二电平信号相同，当所述第八晶体管T8关闭所述第九晶体管T9开启时，信号输出端OUT输出的信号与第一电平信号相同。这样，根据所述第八晶体管T8、所述第九晶体管T9的开启或关闭以及所述第一电平信号、所述第二电平信号输出所述输出信号。

本发明实施例还提供了一种可以实现低功耗的移位寄存器单元的另一个实施例。如图2所示，为本发明提供的移位寄存器单元的另一个实施例的结构示意图。

所述移位寄存器单元，包括：

信号输入控制模块101，与第一节点N1连接，包括第一晶体管T1与第二晶体管T2，用于根据所述输入信号、所述第一控制信号以及所述第一电平信号控制所述第一节点N1的电位；

第一信号输出控制模块102，与第二节点N2、第三节点N3连接，包括第三晶体管T3和第四晶体管T4，用于根据所述输入信号、所述第二控制信号以及所述第二电平信号控制所述第二节点N2的电位；

第二信号输出控制模块103，与所述第三节点N3和所述第一节点N1连接，包括第五晶体管T5、第六晶体管T6以及第七晶体管T7，用于根据所述第一电平信号、所述第二电平信号、所述第二控制信号、所述第二节点N2的电位以及所述第一节点N1的电位控制所述第三节点N3的电位；

信号输出模块104，与所述第二节点N2、所述第三节点N3连接，包括第八晶体管T8、第九晶体管T9以及电容C，用于根据所述第一电平信号、所述第二电平信号、所述第二节点N2的电位、以及所述第三节点N3的电位输出输出信号；其中，如图2所示，所述第一晶体管T1的控制极连接信号输入端IN，用于接收输入信号，所述第一晶体管T1的第一极连接第一控制信号端CK1，用于接收所述第一控制信号，所述第一晶体管T1的第二极连接所述第一节点N1，所述第二晶体管T2的控制极连接第一控制信号端CK1，用于接收所述第一控制信号，所述第二晶体管T2的第一极连接所述第一节点N1，所述第二晶体管T2的第二极连接第一电平信号端VGL，用于接收所述第一电平信号。所述第三晶体管T3的控制极连接所述第三节点N3，所述第三晶体管T3的第一极连接所述第二电平信号端VGH，用于接收所述第二电平信号，所述第三晶体管T3的第二极连接所述第二节点N2，所述第四晶体管T4的控制极连接第二控制信号端CK2，用于接收所述第二控制信号，所述第四晶体管T4的第一极连接所述第二节点N2，所述第四晶体管T4的第二极连接所述信号输入端IN，用于接收所述输入信号。所述第五晶体管T5的控制极连接所述第二节点N2，所述第五晶体管T5的第一极连接第二电平信号端VGH，用于接收所述第二电平信号；所述第五晶体管T5的第二极连接所述第三节点N3，所述第六晶体管T6的控制极连接所述第一节点N1，所述第六晶体管T6的第一极连接所述第三节点N3，所述第六晶体管T6的第二极连接所述第七晶体管T7的第一极，所述第七晶体管T7的控制极连接所述第二控制信号端CK2，用于接收所述第二控制信号，所述第七晶体管T7的第二极连接所述第一电平信号端VGL，用于接收所述第一电平信号。所述第八晶体管T8的控制极连接所述第三节点N3，所述第八晶体管T8的第一极连接所述第二电平信号端VGH，用于接收所述第二电平信号，所述第八晶体管T8的第二极连接所述第九晶体管T9的第一极，所述第九晶体管T9的控制极连接所述第二节点N2，所述第九晶体管T9的第二极连接所述第一电平信号端VGL，用于接收所述第一电平信号，所述电容C的第一端连接所述第二节点N2，所述电容C的第二端连接所述第八晶体管T8的第二极，且所述电容C的第二端连接信号输出端OUT，用于输出所述输出信号。其中，在任一时刻第五晶体管T5、第六晶体管T6以及第七晶体管T7中的至少一个处于关闭状态，在任一时刻第八晶体管T8、第九晶体管T9其中之一处于关闭状态。

如图3所示，为本发明提供的移位寄存器单元的另一个实施例中各输入/输出端子的信号时序示意图。其中，第一控制信号端CK1、第二控制信号端CK2输入时钟信号，第一电平信号端VGL输入的第一电平信号为低电平信号，第二电平信号端VGH输入的第二电平信号为高电平信号；第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8以及第九晶体管T9均为P型晶体管，在控制级输入低电平信号时该晶体管开启，在控制级输入高电平信号时该晶体管关闭。现在结合图2、图3以及图4a～图4d简要分析该移位寄存器单元的工作原理。

输入信号端IN接入输入信号，在第一时段P1开始之前的一个时段，如图3所示，信号输入端IN输入的输入信号为高电平信号，第一控制信号端CK1输入的第一控制信号为高电平信号，因此第一晶体管T1、第二晶体管T2关闭，第一节点N1为低电位，第六晶体管T6开启；第二控制信号端CK2输入的第二控制信号为低电平信号，第四晶体管T4、第七晶体管T7开启，第二节点N2为高电位，第五晶体管T5、第九晶体管T9关闭，第三节点N3为低电位，第三晶体管T3、第八晶体管T8开启，此时信号输出端OUT通过第八晶体管T8输出与第二电平信号相同的高电平信号。

第一时段P1开始，如图3所示，信号输入端IN输入低电平信号，输入的低电平信号使第一晶体管T1开启，第一控制信号端CK1输入低电平信号，该低电平信号使第二晶体管T2开启，第一节点N1为低电位，因此第六晶体管T6开启；第二控制信号端CK2输入高电平信号，控制级与第二控制信号端CK2连接的第四晶体管T4、第七晶体管T7关闭，第三节点N3维持低电位，控制级与第三节点N3连接的第三晶体管T3、第八晶体管T8开启，第二电平信号端VGH通过第三晶体管T3为第二节点N2充电，因此第二节点N2为高电位，控制级与第二节点N2连接的第五晶体管T5、第九晶体管T9关闭，信号输出端OUT通过第八晶体管T8输出与第二电平信号相同的高电平信号，第一时段P1的电路工作原理图如图4a所示。

第二时段P2开始，如图3所示，信号输入端IN输入低电平信号，输入的低电平信号使第一晶体管T1开启，第一控制信号端CK1输入高电平信号，该高电平信号使第二晶体管T2关闭，同时第一控制信号端CK1通过第一晶体管T1为第一节点N1充电，第一节点N1被拉高为高电位，因此控制级与第一节点N1连接的第六晶体管T6关闭；第二控制信号端CK2输入低电平信号，因此第四晶体管T4、第七晶体管T7开启，通过信号输入端IN输入的低电平信号第四晶体管T4将第二节点N2降低为低电平信号，因此控制器与第二节点N2连接的第五晶体管T5、第九晶体管T9开启，第二电平信号端VGH通过第五晶体管T5为第三节点N3充电，第三节点N3被拉高为高电位，因此控制级与第三节点N3连接的第三晶体管T3、第八晶体管T8关闭，此时信号输出端OUT通过第九晶体管T9输出与第一电平信号相同的低电平信号，第二时段P2的电路工作原理图如图4b所示。

第三时段P3开始，如图3所示，信号输入端IN输入高电平信号，输入的高电平信号使第一晶体管T1关闭，第一控制信号端CK1输入低电平信号，该低电平信号使第二晶体管T2开启，同时通过第二晶体管T2为第一节点N1放电，第一节点N1被降低为低电位，因此控制级与第一节点N1连接的第六晶体管T6开启；第二控制信号端CK2输入高电平信号，控制级与第二控制信号端CK2连接的第四晶体管T4、第七晶体管T7关闭，因此第二节点N2维持低电平信号，因此控制器与第二节点N2连接的第五晶体管T5、第九晶体管T9仍然开启，第三节点N3维持高电位，因此控制级与第三节点N3连接的第三晶体管T3、第八晶体管T8关闭，此时信号输出端OUT继续通过第九晶体管T9输出与第一电平信号相同的低电平信号，第三时段P3的电路工作原理图如图4c所示。

第四时段P4开始，如图3所示，信号输入端IN输入高电平信号，控制级与信号输入端IN连接的第一晶体管T1关闭，第一控制信号端CK1输入高电平信号，该高电平信号将第二晶体管T2关闭，由于第一晶体管T1、第二晶体管T2均关闭，因此第一节点N1维持低电位，控制级与第一节点N1连接的第六晶体管T6开启；第二控制信号端CK2输入低电平信号，因此第四晶体管T4、第七晶体管T7开启，信号输入端IN通过第四晶体管T4为第二节点N2充电，第二节点N2被拉高为高电位，因此控制器与第二节点N2连接的第五晶体管T5、第九晶体管T9关闭，第一电平信号端VGL通过第六晶体管T6、第七晶体管T7为第三节点N3放电，第三节点N3被降低为低电位，因此控制级与第三节点N3连接的第三晶体管T3、第八晶体管T8开启，此时信号输出端OUT通过第八晶体管T8输出与第二电平信号相同的高电平信号，第四时段P4的电路工作原理图如图4d所示。

第四时段P4结束之后，信号输入端IN一直输入高电平信号，第二节点N2一直为高电位，第三节点N3、第一节点N1一直为低电位，因此信号输出端OUT通过第八晶体管T8持续输出与第二电平信号相同的高电平信号。

从上述实施例可以看出，本发明实施例提供的移位寄存器单元，在任一时刻第二信号输出控制模块103所包括的第五晶体管T5、第六晶体管T6以及第七晶体管T7中的至少一个晶体管处于关闭状态，且信号输出模块104所包括的第八晶体管T8、第九晶体管T9其中之一处于关闭状态，从而使得该移位寄存器单元在工作时避免第一电平信号端VGL与第二电平信号端VGH连通，从而降低了移位寄存器单元在工作时的功耗，提高了产品的性能。

需要说明的是，上述各实施例中的晶体管独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本实施例中涉及到的“控制极”具体可以是指晶体管的栅极或基极，“第一极”具体可以是指晶体管的源极或发射极，相应的“第二极”具体可以是指晶体管的漏极或集电极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。

此外，上述实施例中第一控制信号端CK1、第二控制信号端CK2为时钟信号，第一电平信号端VGL为低电平信号，第二电平信号端VGH为高电平信号，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8以及第九晶体管T9为P型晶体管，为本实施例中便于实施的一种优选方案，其不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，简单的对各晶体管的类型(N型或P型)进行改变，以及对各电源端和控制信号线输出电压的正负极性进行改变，以实现与本实施例中对各晶体管执行相同的导通或截止操作的技术方案，其均属于本申请保护范围。具体情况，此处不再一一举例说明。

图5、图6为发明提供的移位寄存器单元的仿真图，从图5可以看出，当输入信号持续两个单位的时间时，输出信号也持续两个单位的时间。从图6可以看出，当输入信号持续四个单位的时间时，输出信号也持续四个单位的时间。对比图5、图6的两个仿真图可以看出，本发明实施方式中所述的移位寄存器单元，不仅可以实现低功耗，还可以根据需要增加预充电的时间，从而提升驱动信号的输出能力。

本发明实施例的第二个方面，提供了一种移位寄存器单元的驱动方法的一个实施例，可以配合栅极驱动电路的改进，从而实现低功耗。如图7所示，为本发明提供的移位寄存器单元的驱动方法的一个实施例的流程示意图。

如图7所示，所述移位寄存器单元的驱动方法，用于驱动前述实施例中的移位寄存器单元，包括：

步骤201，信号输入控制模块101根据输入信号、第一控制信号以及第一电平信号控制第一节点N1的电位；

步骤202，第一信号输出控制模块102根据输入信号、第二控制信号以及第二电平信号控制所述第二节点N2的电位；

步骤203，第二信号输出控制模块103根据第一电平信号、第二电平信号、所述第二控制信号、第一节点N1的电位以及第二节点N2的电位控制所述第三节点N3的电位；

步骤204，信号输出模块104根据第一电平信号、第二电平信号、第二节点N2的电位以及第三节点N3的电位输出输出信号。

下面结合图2、图3进一步说明本发明提供的移位寄存器单元的驱动方法，其中第一电平信号端VGL持续输入低电平信号，第二电平信号端VGH持续输入高电平信号，所述方法具体包括：

步骤301，在第一时段P1，所述输入信号为低电平，所述第一控制信号为低电平，第二控制信号为高电平，信号输入控制模块101根据低电平的输入信号、低电平的第一控制信号以及低电平的第一电平信号控制所述第一节点N1的电位为低电位，第一信号输出控制模块102根据低电平的输入信号以及高电平的第二电平信号控制所述第二节点N2的电位为高电位，第二信号输出控制模块103根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的高电位以及第一节点N1的低电位控制所述第三节点N3的电位维持在低电位，信号输出模块104根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的高电位以及第三节点N3的低电位输出与第二电平信号相同的高电平信号；

步骤302，在第二时段P2，所述输入信号为低电平，所述第一控制信号为高电平，所述第二控制信号为低电平，信号输入控制模块101根据低电平的输入信号、高电平的第一控制信号以及低电平的第一电平信号控制所述第一节点N1的电位为高电位，第一信号输出控制模块102根据低电平的输入信号以及高电平的第二电平信号控制所述第二节点N2的电位为低电位，第二信号输出控制模块103根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的低电位以及第一节点N1的低电位控制所述第三节点N3的电位为高电位，信号输出模块104根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的低电位以及第三节点N3的高电位输出与第一电平信号相同的低电平信号；

步骤303，在第三时段P3，所述输入信号为高电平，所述第一控制信号为低电平，所述第二控制信号为高电平，信号输入控制模块101根据高电平的输入信号、低电平的第一控制信号以及低电平的第一电平信号控制所述第一节点N1的电位为低电位，第一信号输出控制模块102根据高电平的输入信号以及高电平的第二电平信号控制所述第二节点N2的电位为低电位，第二信号输出控制模块103根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的低电位以及第一节点N1的低电位控制所述第三节点N3的电位为高电位，信号输出模块104根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的低电位以及第三节点N3的高电位输出与第一电平信号相同的低电平信号；

步骤304，在第四时段P4，所述输入信号为高电平，所述第一控制信号为高电平，所述第二控制信号为低电平，信号输入控制模块101根据高电平的输入信号、高电平的第一控制信号以及低电平的第一电平信号控制所述第一节点N1的电位为低电位，第一信号输出控制模块102根据高电平的输入信号以及高电平的第二电平信号控制所述第二节点N2的电位为高电位，第二信号输出控制模块103根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的高电位以及第一节点N1的低电位控制所述第三节点N3的电位为低电位，信号输出模块104根据低电平的第一电平信号、高电平的第二电平信号、第二节点N2的高电位以及第三节点N3的低电位输出与第二电平信号相同的高电平信号。

从上述实施例可以看出，本发明实施例提供的移位寄存器单元的驱动方法，在移位寄存器单元的电路进行改进的前提下，通过对移动寄存器单元的各输入端子的信号设计，保证第二输出信号控制模块103中至少一个晶体管在工作时处于关闭状态，从而避免了第一电平信号与第二电平信号的直接连通，降低了移位寄存器单元在工作时的功耗，提高了产品的性能。

本发明实施例的第三个方面，提供了一种栅极驱动电路的一个实施例，可以实现低功耗。如图8所示，为本发明提供的栅极驱动电路的一个实施例的结构示意图。

所述栅极驱动电路，包括至少两个级联的如前所述的移位寄存器单元的任一实施例；

其中，第N级移位寄存器单元的信号输入端连接第N-1级移位寄存器单元的信号输出端，或者，第N级移位寄存器单元的信号输入端连接第N+1级移位寄存器单元的信号输出端。

从上述实施例可以看出，本发明实施例提供的栅极驱动电路，通过时钟信号线和级联的移位寄存器单元的信号端的连接设计，能够减小移位寄存器单元的功耗，从而大大减小GOA产品的功耗，提高GOA产品的性能。

图9本发明提供的栅极驱动电路的一个仿真图。从图9可以看出，输入信号持续两个单位的时间，输出信号也持续两个单位的时间，同时第N级移位寄存器单元的输出信号比第N-1级移位寄存器单元的输出信号延迟一个单位的时间。

本发明实施例的第四个方面，提供了一种阵列基板的一个实施例，可以实现低功耗。

所述阵列基板，包括如前任一实施例所述的栅极驱动电路。

从上述实施例可以看出，本发明提供的阵列基板，通过对移动寄存器单元的各输入端子的信号设计，保证第二输出信号控制模块中至少一个晶体管在工作时处于关闭状态，从而避免了第一电平信号与第二电平信号的直接连通，降低了移位寄存器单元在工作时的功耗，提高了产品的性能。

本发明实施例的第五个方面，提供了一种显示装置的一个实施例，可以实现窄边框。

所述显示装置，包括如前所述阵列基板。需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

从上述实施例可以看出，本发明提供的显示装置，通过对移动寄存器单元的各输入端子的信号设计，保证第二输出信号控制模块中至少一个晶体管在工作时处于关闭状态，从而避免了第一电平信号与第二电平信号的直接连通，降低了移位寄存器单元在工作时的功耗，提高了产品的性能。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：

信号输入控制模块，用于根据输入信号、第一控制信号以及第一电平信号控制第一节点的电位；

第一信号输出控制模块，用于根据所述输入信号、第二控制信号以及第二电平信号控制第二节点的电位；

第二信号输出控制模块，用于根据所述第一电平信号、所述第二电平信号、所述第二控制信号、所述第一节点的电位以及所述第二节点的电位控制第三节点的电位；

信号输出模块，用于根据所述第一电平信号、所述第二电平信号、所述第二节点的电位以及所述第三节点的电位输出输出信号；

其中，所述第二信号输出控制模块包括至少两个晶体管，且在任一时刻至少一个所述晶体管处于关闭状态；

所述第一信号输出控制模块包括第三晶体管和第四晶体管，所述第三晶体管的控制极连接所述第三节点，所述第三晶体管的第一极接收所述第二电平信号，所述第三晶体管的第二极连接所述第二节点，所述第四晶体管的控制极接收所述第二控制信号，所述第四晶体管的第一极连接所述第二节点，所述第四晶体管的第二极接收所述输入信号；

所述第二信号输出控制模块包括第五晶体管、第六晶体管以及第七晶体管，所述第五晶体管的控制极连接所述第二节点，所述第五晶体管的第一极接收所述第二电平信号，所述第五晶体管的第二极连接所述第三节点，所述第六晶体管的控制极连接所述第一节点，所述第六晶体管的第一极连接所述第三节点，所述第六晶体管的第二极连接所述第七晶体管的第一极，所述第七晶体管的控制极接收所述第二控制信号，所述第七晶体管的第二极接收所述第一电平信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一电平信号与所述第二电平信号中，其中之一为高电平信号，另一个为低电平信号。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述信号输出模块包括至少两个晶体管，且在任一时刻所述信号输出模块中的至少一个所述晶体管处于关闭状态。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述信号输入控制模块包括第一晶体管和第二晶体管，所述第一晶体管的控制极接收所述输入信号，所述第一晶体管的第一极接收所述第一控制信号，所述第一晶体管的第二极连接所述第一节点，所述第二晶体管的控制极接收所述第一控制信号，所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极接收所述第一电平信号。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述信号输出模块包括第八晶体管、第九晶体管以及电容，所述第八晶体管的控制极连接所述第三节点，所述第八晶体管的第一极接收所述第二电平信号，所述第八晶体管的第二极连接所述第九晶体管的第一极，所述第九晶体管的控制极连接所述第二节点，所述第九晶体管的第二极接收所述第一电平信号，所述电容的第一端连接所述第二节点，所述电容的第二端连接所述第八晶体管的第二极，且所述电容的第二端用于输出所述输出信号。

6.一种移位寄存器单元的驱动方法，其特征在于，用于驱动如权利要求1-5任一项所述的移位寄存器单元，包括：

信号输入控制模块根据输入信号、第一控制信号以及第一电平信号控制第一节点的电位；

第一信号输出控制模块根据输入信号、第二控制信号以及第二电平信号控制所述第二节点的电位；

第二信号输出控制模块根据第一电平信号、第二电平信号、所述第二控制信号、第一节点的电位以及第二节点的电位控制所述第三节点的电位；

信号输出模块根据第一电平信号、第二电平信号、第二节点的电位以及第三节点的电位输出输出信号；

所述第一信号输出控制模块包括第三晶体管和第四晶体管，所述第三晶体管的控制极连接所述第三节点，所述第三晶体管的第一极接收所述第二电平信号，所述第三晶体管的第二极连接所述第二节点，所述第四晶体管的控制极接收所述第二控制信号，所述第四晶体管的第一极连接所述第二节点，所述第四晶体管的第二极接收所述输入信号；

所述第二信号输出控制模块包括第五晶体管、第六晶体管以及第七晶体管，所述第五晶体管的控制极连接所述第二节点，所述第五晶体管的第一极接收所述第二电平信号，所述第五晶体管的第二极连接所述第三节点，所述第六晶体管的控制极连接所述第一节点，所述第六晶体管的第一极连接所述第三节点，所述第六晶体管的第二极连接所述第七晶体管的第一极，所述第七晶体管的控制极接收所述第二控制信号，所述第七晶体管的第二极接收所述第一电平信号。

7.根据权利要求6所述的驱动方法，其特征在于，还包括：

在第一时段，所述输入信号为低电平，所述第一控制信号为低电平，第二控制信号为高电平，所述第一节点的电位为低电位，所述第二节点的电位为高电位，所述第三节点的电位为低电位，所述输出信号为高电平信号；

在第二时段，所述输入信号为低电平，所述第一控制信号为高电平，所述第二控制信号为低电平，所述第一节点的电位为高电位，所述第二节点的电位为低电位，所述第三节点的电位为高电位，所述输出信号为低电平信号；

在第三时段，所述输入信号为高电平，所述第一控制信号为低电平，所述第二控制信号为高电平，所述第一节点的电位为低电位，所述第二节点的电位为低电位，所述第三节点的电位为高电位，所述输出信号为低电平信号；

在第四时段，所述输入信号为高电平，所述第一控制信号为高电平，所述第二控制信号为低电平，所述第一节点的电位为低电位，所述第二节点的电位为高电位，所述第三节点的电位为低电位，所述输出信号为高电平信号。

8.一种栅极驱动电路，其特征在于，包括至少两个级联的如权利要求1-5任一项所述的移位寄存器单元。

9.一种阵列基板，其特征在于，包括如权利要求8所述的栅极驱动电路。

10.一种显示装置，其特征在于，包括如权利要求9所述阵列基板。

Images