CN111402778B - 一种移位寄存器、其驱动方法、驱动电路及显示装置 - Google Patents

Abstract

本发明实施例公开了一种移位寄存器、其驱动方法、驱动电路及显示装置，包括输入模块、第一节点控制模块、第二节点控制模块和输出模块。通过输入模块，可以拉高第一输入节点的信号的电压，则第一节点控制模块可以将拉高后的第一输入节点的信号提供给第一节点，以使第一节点的信号的电压也被拉高。并且，通过设置了第一节点控制模块，避免第一节点直接与第一输入节点电连接，可以改善由于漏电流导致的第一节点电压下降的问题。在插入阶段，可以保持第一节点的信号电压，插入阶段结束后，可以控制输出模块将时钟信号端的信号充分的提供给输出信号端，改善了由于在插入阶段第一节点电压下降导致的输出信号异常的问题。

Description

一种移位寄存器、其驱动方法、驱动电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器、其驱动方法、驱动电路及显示装置。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin FilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。

发明内容

本发明实施例提供一种移位寄存器、其驱动方法、驱动电路及显示装置，可以改善输出信号异常的问题。

因此，本发明实施例提供了一种移位寄存器，包括：输入模块，第一节点控制模块，第二节点控制模块，复位模块，输出模块；其中：

所述输入模块被配置为根据第一输入信号端的信号将所述第一输入信号端的信号提供给第一输入节点以及根据所述第一输入节点的信号，将第二输入信号端的信号提供给第二输入节点，并且根据所述第二输入节点的信号调整所述第一输入节点的信号；

所述第一节点控制模块被配置为根据所述第一输入节点的信号将所述第一输入节点的信号提供给第一节点以及根据第二节点的信号将第一参考信号端的信号提供给所述第一节点；

所述第二节点控制模块被配置为根据所述第一节点的信号、所述第一参考信号端的信号以及第二参考信号端的信号调整所述第二节点的信号；

所述复位模块被配置为响应于复位信号端的信号，将所述第一参考信号端的信号提供给所述第一输入节点，将所述第一参考信号端的信号提供给所述第二输入节点，将所述第一输入节点的信号提供给所述第一节点；

所述输出模块被配置为根据所述第一节点的信号将时钟信号端的信号提供给输出信号端以及根据所述第二节点的信号将所述第一参考信号端的信号提供给所述输出信号端。

可选地，所述输入模块包括：第一开关晶体管、第二开关晶体管以及第一电容；其中：

所述第一开关晶体管的第一端和控制端与所述第一输入信号端电连接，所述第一开关晶体管的第二端与所述第一输入节点电连接；

所述第二开关晶体管的第一端与所述第二输入信号端电连接，所述第二开关晶体管的控制端与所述第一输入节点电连接，所述第二开关晶体管的第二端与所述第二输入节点电连接；

所述第一电容的第一端与所述第一输入节点电连接，所述第一电容的第二端与所述第二输入节点电连接。

可选地，所述第一节点控制模块包括第三开关晶体管和第四开关晶体管；其中：

所述第三开关晶体管的第一端和控制端与所述第一输入节点电连接，所述第三开关晶体管的第二端与所述第一节点电连接；

所述第四开关晶体管的第一端与所述第一参考信号端电连接，所述第四开关晶体管的控制端与所述第二节点电连接，所述第四开关晶体管的第二端与所述第一节点电连接。

可选地，所述复位模块包括第五开关晶体管、第六开关晶体管以及第七开关晶体管；其中：

所述第五开关晶体管的第一端与所述第一参考信号端电连接，所述第五开关晶体管的控制端与所述复位信号端电连接，所述第五开关晶体管的第二端与所述第一输入节点电连接；

所述第六开关晶体管的第一端与所述第一参考信号端电连接，所述第六开关晶体管的控制端与所述复位晶体管电连接，所述第六开关晶体管的第二端与所述第二输入节点电连接；

所述第七开关晶体管的第一端与所述第一输入节点电连接，所述第七开关晶体管的控制端与所述复位信号端电连接，所述第七开关晶体管的第二端与所述第一节点电连接。

可选地，所述第二节点控制模块包括第八开关晶体管、第九开关晶体管、第十开关晶体管和第十一开关晶体管；其中：

所述第八开关晶体管的第一端和控制端与所述第二参考信号端电连接，所述第八开关晶体管的第二端与所述第九开关晶体管的控制端电连接；

所述第九开关晶体管的第一端与所述第二参考信号端电连接，所述第九开关晶体管的第二端与所述第二节点电连接；

所述第十开关晶体管的第一端与所述第一参考信号端电连接，所述第十开关晶体管的控制端与所述第一节点电连接，所述第十开关晶体管的第二端与所述第九开关晶体管的控制端电连接；

所述第十一开关晶体管的第一端与所述第一参考信号端电连接，所述第十一开关晶体管的控制端与所述第一节点电连接，所述第十一开关晶体管的第二端与所述第二节点电连接。

可选地，所述输出模块包括第十二开关晶体管、第十三开关晶体管以及第二电容；其中：

所述第十二开关晶体管的第一端与所述时钟信号端电连接，所述第十二开关晶体管的控制端与所述第一节点电连接，所述第十二开关晶体管的第二端与所述输出信号端电连接；

所述第十三开关晶体管的第一端与所述第一参考信号端电连接，所述第十三开关晶体管的控制端与所述第二节点电连接，所述第十三开关晶体管的第二端与所述输出信号端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述输出信号端电连接。

可选地，所述移位寄存器还包括第十四开关晶体管、第十五开关晶体管以及第十六开关晶体管；其中：

所述第十四开关晶体管的第一端与所述第一参考信号端电连接，所述第十四开关晶体管的控制端与重置信号端电连接，所述第十四开关晶体管的第二端与所述第一输入节点电连接；

所述第十五开关晶体管的第一端与所述第一参考信号端电连接，所述第十五开关晶体管的控制端与所述重置信号端电连接，所述第十五开关晶体管的第二端与所述第二输入节点电连接；

所述第十六开关晶体管的第一端和控制端与所述重置信号端电连接，所述第十六开关晶体管的第二端与所述第二节点电连接。

基于同一发明构思，本发明实施例还提供了一种驱动电路，包括级联的多个上述任一种移位寄存器；

第一级移位寄存器的第一输入信号端与第一触发信号端电连接，第一级移位寄存器的第二输入信号端与第二触发信号端电连接；

第二级移位寄存器的第一输入信号端与第三触发信号端电连接，第二级移位寄存器的第二输入信号端与所述第一级移位寄存器的输出信号端电连接；

每相邻的三级移位寄存器中，第三级移位寄存器的第一输入信号端与第一级移位寄存器的输出信号端电连接，所述第三级移位寄存器的第二输入信号端与第二级移位寄存器的输出信号端电连接；

每相邻的两级移位寄存器中，下一级移位寄存器的输出信号端与上一级移位寄存器的复位信号端电连接。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述任一种移位寄存器。

相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：

第一阶段，对第一输入信号端加载第一电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第二电平的信号；

第二阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第一电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第二电平的信号；

第三阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第一电平的信号；

第四阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第一电平的信号，对时钟信号端加载第二电平的信号。

本发明有益效果如下：

本发明实施例提供的一种移位寄存器、其驱动方法、驱动电路及显示装置，包括输入模块、第一节点控制模块、第二节点控制模块和输出模块。通过输入模块，可以拉高第一输入节点的信号的电压，则第一节点控制模块可以将拉高后的第一输入节点的信号提供给第一节点，以使第一节点的信号的电压也被拉高。并且，通过设置了第一节点控制模块，避免第一节点直接与第一输入节点电连接，可以改善由于漏电流导致的第一节点电压下降的问题。在插入阶段，可以保持第一节点的信号电压，插入阶段结束后，可以控制输出模块将时钟信号端的信号充分的提供给输出信号端，改善了由于在插入阶段第一节点电压下降导致的输出信号异常的问题。

附图说明

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的一种移位寄存器的具体结构示意图；

图3为本发明实施例提供的又一种移位寄存器的具体结构示意图；

图4为本发明实施例提供的一种驱动方法的流程图；

图5为本发明实施例提供的一种信号时序图；

图6为本发明实施例提供的又一种信号时序图；

图7为本发明实施例提供的一种驱动电路的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“电连接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

采用了GOA技术并且涉及到主动笔(Touch Display Driver Integrated)的显示产品中，显示面板会在一帧显示时间内检测主动笔提供的信号，当检测到主动笔提供的信号时，栅极驱动电路需要暂停工作，停止输出。等待一段时间(下文中称为插入阶段)后，栅极驱动电路恢复输出。栅极驱动电路中包括多个移位寄存器，在一帧显示时间内总有一个移位寄存器输出，但在插入阶段中，栅极驱动电路中待输出的移位寄存器停止输出，其中控制输出的节点可能由于漏电流导致节点的信号电压下降。然而，在栅极驱动电路恢复输出后，由于控制输出的节点的电压下降，从而会导致该移位寄存器的输出波形异常。

本发明实施例提供的一种移位寄存器，如图1所示，可以包括：

输入模块10，被配置为根据第一输入信号端Input1的信号将第一输入信号端Input1的信号提供给第一输入节点IN1以及根据第一输入节点IN1的信号，将第二输入信号端Input2的信号提供给第二输入节点IN2，并且根据第二输入节点IN2的信号调整第一输入节点IN1的信号；

第一节点控制模块20，被配置为根据第一输入节点IN1的信号将第一输入节点IN1的信号提供给第一节点N1以及根据第二节点N2的信号将第一参考信号端Vgl的信号提供给第一节点N1；

第二节点控制模块40，被配置为根据第一节点N1的信号、第一参考信号端Vgl的信号以及第二参考信号端GCH的信号调整第二节点N2的信号；

复位模块30，被配置为响应于复位信号端Reset的信号，将第一参考信号端Vgl的信号提供给第一输入节点IN1，将第一参考信号端Vgl的信号提供给第二输入节点IN2，将第一输入节点IN1的信号提供给第一节点N1；

输出模块50，被配置为根据第一节点N1的信号将时钟信号端CLK的信号提供给输出信号端Output以及根据第二节点N2的信号将第一参考信号端Vgl的信号提供给输出信号端Output。

本发明实施例提供的移位寄存器，通过设置了输入模块10，可以拉高第一输入节点IN1的信号的电压，当第一节点控制模块20将第一输入节点IN1的信号提供给第一节点N1时，可以将拉高后的信号提供给第一节点N1，以使第一节点N1的信号的电压也被拉高。并且，通过设置了第一节点控制模块20，避免第一节点N1直接与第一输入节点IN1电连接，可以改善由于漏电流导致的第一节点N1电压下降的问题。在插入阶段，可以保持第一节点N1的信号电压，插入阶段结束后，可以控制输出模块50将时钟信号端CLK的信号充分的提供给输出信号端Output，改善了由于在插入阶段第一节点N1电压下降导致的输出信号异常的问题。

在具体实施时，在本发明实施例提供的移位寄存器中，如图2所示，输入模块10可以包括：第一开关晶体管M1、第二开关晶体管M2以及第一电容C1；其中：

第一开关晶体管M1的第一端和控制端与第一输入信号端Input1电连接，第一开关晶体管M1的第二端与第一输入节点IN1电连接；

第二开关晶体管M2的第一端与第二输入信号端Input2电连接，第二开关晶体管M2的控制端与第一输入节点IN1电连接，第二开关晶体管M2的第二端与第二输入节点IN2电连接；

第一电容C1的第一端与第一输入节点IN1电连接，第一电容C1的第二端与第二输入节点IN2电连接。

在具体实施时，第一开关晶体管M1在第一输入信号端Input1的信号控制下处于导通状态时，可以将第一输入信号端Input1的信号提供给第一输入节点IN1。

在具体实施时，第二开关晶体管M2在第一输入节点IN1的信号控制下处于导通状态时，可以将第二输入信号端Input2的信号提供给第二输入节点IN2。

在具体实施时，第一电容C1可以存储第一输入节点IN1的信号和第二输入节点IN2的信号，并且可以根据第二输入节点IN2的信号的变化调整第一输入节点IN1的信号。

在具体实施时，在本发明实施例提供的移位寄存器中，如图2所示，第一节点控制模块20可以包括第三开关晶体管M3和第四开关晶体管M4；其中：

所述第三开关晶体管M3的第一端和控制端与所述第一输入节点IN1电连接，所述第三开关晶体管M3的第二端与所述第一节点N1电连接；

所述第四开关晶体管M4的第一端与所述第一参考信号端Vgl电连接，所述第四开关晶体管M4的控制端与所述第二节点N2电连接，所述第四开关晶体管M4的第二端与所述第一节点N1电连接。

在具体实施时，第三开关晶体管M3在第一输入节点IN1的信号控制下处于导通状态时，可以将第一输入节点IN1的信号提供给第一节点N1。第四开关晶体管M4在第二节点N2的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第一节点N1。

在具体实施时，在本发明实施例提供的移位寄存器中，如图2所示，复位模块30可以包括第五开关晶体管M5、第六开关晶体管M6以及第七开关晶体管M7；其中：

第五开关晶体管M5的第一端与第一参考信号端Vgl电连接，第五开关晶体管M5的控制端与复位信号端Reset电连接，第五开关晶体管M5的第二端与第一输入节点IN1电连接；

第六开关晶体管M6的第一端与第一参考信号端Vgl电连接，第六开关晶体管M6的控制端与复位晶体管电连接，第六开关晶体管M6的第二端与第二输入节点IN2电连接；

第七开关晶体管M7的第一端与第一输入节点IN1电连接，第七开关晶体管M7的控制端与复位信号端Reset电连接，第七开关晶体管M7的第二端与第一节点N1电连接。

在具体实施时，第五开关晶体管M5在复位信号端Reset的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第一输入节点IN1。第六开关晶体管M6在复位信号端Reset的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第二输入节点IN2。第七开关晶体管M7在复位信号端Reset的信号控制下处于导通状态时，可以将第一输入节点IN1的信号提供给第一节点N1。第五开关晶体管M5和第七开关晶体管M7均导通时，可以将第一参考信号端Vgl的信号提供给第一节点N1。

在具体实施时，在本发明实施例提供的移位寄存器中，如图2所示，第二节点控制模块40可以包括第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10和第十一开关晶体管M11；其中：

第八开关晶体管M8的第一端和控制端与第二参考信号端GCH电连接，第八开关晶体管M8的第二端与第九开关晶体管M9的控制端电连接；

第九开关晶体管M9的第一端与第二参考信号端GCH电连接，第九开关晶体管M9的第二端与第二节点N2电连接；

第十开关晶体管M10的第一端与第一参考信号端Vgl电连接，第十开关晶体管M10的控制端与第一节点N1电连接，第十开关晶体管M10的第二端与第九开关晶体管M9的控制端电连接；

第十一开关晶体管M11的第一端与第一参考信号端Vgl电连接，第十一开关晶体管M11的控制端与第一节点N1电连接，第十一开关晶体管M11的第二端与第二节点N2电连接。

在具体实施时，第八开关晶体管M8在第二参考信号端GCH的信号控制下处于导通状态时，可以将第二参考信号端GCH的信号提供给第九开关晶体管M9的控制端，以使第九开关晶体管M9导通，将第二参考信号端GCH的信号提供给第二节点N2。

在具体实施时，第十开关晶体管M10在第一节点N1的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第九开关晶体管M9的控制端，以使第九开关晶体管M9截止。第十一开关晶体管M11在第一节点N1的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第二节点N2。

在具体实施时，通常将第十开关晶体管M10和第十一开关晶体管M11的尺寸相比第八开关晶体管M8和第九开关晶体管M9制备的较大，即第十开关晶体管M10和第十一开关晶体管M11的放电能力更强。当第八开关晶体管M8、第十开关晶体管M10、第十一开关晶体管M11均导通时，可以使第九开关晶体管M9截止，并且可以使第二节点N2的信号为第一参考信号端Vgl的信号。

在具体实施时，在本发明实施例提供的移位寄存器中，如图2所示，输出模块50可以包括第十二开关晶体管M12、第十三开关晶体管M13以及第二电容C2；其中：

第十二开关晶体管M12的第一端与时钟信号端CLK电连接，第十二开关晶体管M12的控制端与第一节点N1电连接，第十二开关晶体管M12的第二端与输出信号端Output电连接；

第十三开关晶体管M13的第一端与第一参考信号端Vgl电连接，第十三开关晶体管M13的控制端与第二节点N2电连接，第十三开关晶体管M13的第二端与输出信号端Output电连接；

第二电容C2的第一端与第一节点N1电连接，第二电容C2的第二端与输出信号端Output电连接。

在具体实施时，第十二开关晶体管M12在第一节点N1的信号控制下处于导通状态时，可以将时钟信号端CLK的信号提供给输出信号端Output。第十三开关晶体管M13在第二节点N2的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给输出信号端Output。

在具体实施时，第二电容C2用于保持其两端电压差稳定，当第一节点N1处于浮接状态时，保持第一节点N1与第十二开关晶体管M12的控制端之间电压差稳定。

在具体实施时，在本发明实施例提供的移位寄存器中，如图3所示，还可以包括第十四开关晶体管M14、第十五开关晶体管M15以及第十六开关晶体管M16；其中：

第十四开关晶体管M14的第一端与第一参考信号端Vgl电连接，第十四开关晶体管M14的控制端与重置信号端TRST电连接，第十四开关晶体管M14的第二端与第一输入节点IN1电连接；

第十五开关晶体管M15的第一端与第一参考信号端Vgl电连接，第十五开关晶体管M15的控制端与重置信号端TRST电连接，第十五开关晶体管M15的第二端与第二输入节点IN2电连接；

第十六开关晶体管M16的第一端和控制端与重置信号端TRST电连接，第十六开关晶体管M16的第二端与第二节点N2电连接。

在具体实施时，第十四开关晶体管M14在重置信号端TRST的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第一输入节点IN1。第十五开关晶体管M15在重置信号端TRST的信号控制下处于导通状态时，可以将第一参考信号端Vgl的信号提供给第二输入节点IN2。第十六开关晶体管M16在重置信号端TRST的信号控制下处于导通状态时，可以将重置信号端TRST的信号提供给第二节点N2。

以上仅是举例说明本发明实施例提供的移位寄存器中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，为了制作工艺统一，在本发明实施例提供的移位寄存器中，如图2和图3所示，所有开关晶体管均为N型晶体管，当然，所有开关晶体管也可以均为P型晶体管，在此不作限定。

具体地，在本发明实施例提供的移位寄存器中，P型晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。

具体地，在本发明实施例提供的移位寄存器中，上述各开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxide Scmiconductor)，在此不作限定。并且根据上述各开关晶体管的类型不同以及各开关晶体管的控制端的信号的不同，将各开关晶体管的控制端作为栅极，并可以将上述开关晶体管的第一端作为源极，第二端作为漏极，或者将开关晶体管的第一端作为漏极，第二端作为源极，在此不作具体区分。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种移位寄存器的驱动方法，如图4所示，包括：

S401、第一阶段，对第一输入信号端加载第一电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第二电平的信号；

S402、第二阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第一电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第二电平的信号；

S403、第三阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第一电平的信号；

S404、第四阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第一电平的信号，对时钟信号端加载第二电平的信号。

在具体实施时，驱动方法中还可以包括：

在第一阶段、第二阶段、第三阶段、第四阶段，对重置信号端加载第二电平的信号；

在重置阶段，对重置信号端加载第一电平的信号。

在具体实施时，重置阶段可以位于相邻的两个显示帧之间。当然，在实际应用中，重置阶段的具体位置可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，在本发明实施例提供的上述驱动方法中，第一电平可以为高电平，对应地，第二电平为低电平；或者反之，第一电平可以为低电平，对应地，第二电平为高电平，具体需要根据移位寄存器中的晶体管是N型晶体管还是P型晶体管而定。具体地，图5示出了移位寄存器中的晶体管是N型晶体管的一种信号时序图，且第一电平为高电平，第二电平为低电平。

在具体实施时，时钟信号端的信号占空比可以为20％，在此不作限定。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

下面结合电路时序图对本发明实施例提供的移位寄存器的工作过程作以描述。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

实施例一、

下面以图2所示的移位寄存器的结构为例，结合图5所示的信号时序图对本发明实施例提供的上述移位寄存器的工作过程进行描述，其中，第一参考信号端Vgl的信号为低电平信号，第二参考信号端GCH的信号为高电平信号，具体地，选取如图5所示的信号时序图中的第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4进行说明。

在第一阶段t1，Input1＝1，Input2＝0，CLK＝0，Reset＝0。

由于Input1＝1，第一开关晶体管M1导通，将第一输入信号端Input1的高电平信号提供给第一输入节点IN1，使第一输入节点IN1为高电平。由于Reset＝0，第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7均截止。由于第一输入节点IN1为高电平，第二开关晶体管M2导通，将第二输入信号端Input2的低电平信号提供给第二输入节点IN2，使第二输入节点IN2为低电平。

由于第二参考信号端GCH的信号为高电平信号，第八开关晶体管M8导通，将第二参考信号端GCH的高电平信号提供给第九开关晶体管M9的控制端。第九开关晶体管M9导通，将第二参考信号端GCH的高电平信号提供给第二节点N2，使第二节点N2为高电平。由于第二节点N2为高电平，第四开关晶体管M4导通，第十三开关晶体管M13导通。导通的第十三开关晶体管M13将第一参考信号端Vgl的低电平信号提供给输出信号端Output，使移位寄存器输出低电平信号。

由于第一输入节点IN1为高电平，第三开关晶体管M3导通，将第一输入节点IN1的高电平信号提供给第一节点N1。第四开关晶体管M4导通，将第一参考信号端Vgl的低电平信号提供给第一节点N1。则第一节点N1的信号的电压较低，第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12截止。

在第二阶段t2，Input1＝0，Input2＝1，CLK＝0，Reset＝0。

由于Input1＝0，第一开关晶体管M1截止。由于Reset＝0，第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7均截止。第一电容C1使第一输入节点IN1仍保持高电平信号，使第二开关晶体管M2导通。导通的第二开关晶体管M2将第二输入信号端Input2的高电平信号提供给第二输入节点IN2，使第二输入节点IN2的信号由低电平变为高电平。由于第一电容C1的自举作用，第一输入节点IN1的信号被进一步拉高。在第一输入节点IN1的高电平信号控制下，第三开关晶体管M3导通并将拉高后的第一输入节点IN1的信号提供给第一节点N1，使第一节点N1的信号被进一步拉高。

由于第一节点N1的信号为高电平信号，第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12均导通。导通的第十二开关晶体管M12将时钟信号端CLK的低电平信号提供给输出信号端Output，使移位寄存器输出低电平信号。

由于第二参考信号端GCH的信号为高电平信号，第八开关晶体管M8导通，将第二参考信号端GCH的高电平信号提供给第九开关晶体管M9的控制端。导通的第十开关晶体管M10将第一参考信号端Vgl的低电平信号提供给第九开关晶体管M9的控制端。由于第十开关晶体管M10的尺寸相比第八开关晶体管M8较大，第十开关晶体管M10的导电能力更强，则第九开关晶体管M9的控制端的信号不足以使第九开关晶体管M9导通，第九开关晶体管M9截止。导通的第十一开关晶体管M11将第一参考信号端Vgl的低电平信号提供给第二节点N2，使第二节点N2为低电平，在第二节点N2的低电平信号控制下，第四开关晶体管M4和第十三开关晶体管M13截止。

在第三阶段t3，Input1＝0，Input2＝0，CLK＝1，Reset＝0。

由于Input1＝0，第一开关晶体管M1截止。由于Reset＝0，第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7均截止。第一电容C1使第一输入节点IN1仍保持高电平信号，使第二开关晶体管M2导通。导通的第二开关晶体管M2将第二输入信号端Input2的低电平信号提供给第二输入节点IN2，使第二输入节点IN2的信号由高电平变为低电平。由于第一电容C1的自举作用，第一输入节点IN1的信号被拉低。

由于第三开关晶体管M3的第一端与控制端电连接，形成二极管结构，则被拉低的第一输入节点IN1的信号不会使第一节点N1的信号被拉低。第二电容C2使第一节点N1仍保持在第二阶段t2时被拉高的信号。

由于第一节点N1的信号为高电平信号，第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12均导通。导通的第十二开关晶体管M12将时钟信号端CLK的高电平信号提供给输出信号端Output，使移位寄存器输出高电平信号。

由于第二参考信号端GCH的信号为高电平信号，第八开关晶体管M8导通，将第二参考信号端GCH的高电平信号提供给第九开关晶体管M9的控制端。导通的第十开关晶体管M10将第一参考信号端Vgl的低电平信号提供给第九开关晶体管M9的控制端，第九开关晶体管M9截止。导通的第十一开关晶体管M11将第一参考信号端Vgl的低电平信号提供给第二节点N2，使第二节点N2为低电平，在第二节点N2的低电平信号控制下，第四开关晶体管M4和第十三开关晶体管M13截止。

在第四阶段t4，Input1＝0，Input2＝0，CLK＝0，Reset＝1。

由于Input1＝0，第一开关晶体管M1截止。由于Reset＝1，第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7均导通。导通的第五开关晶体管M5将第一参考信号端Vgl的低电平信号提供给第一输入节点IN1，使第一输入节点IN1为低电平，则第二开关晶体管M2截止。导通的第六开关晶体管M6将第一参考信号端Vgl的低电平信号提供给第二输入节点IN2，使第二输入节点IN2为低电平。导通的第七开关晶体管M7将第一输入节点IN1的低电平信号提供给第一节点N1，使第一节点N1为低电平。

由于第一节点N1为低电平，则第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12均截止。

由于第二参考信号端GCH的信号为高电平信号，第八开关晶体管M8导通，将第二参考信号端GCH的高电平信号提供给第九开关晶体管M9的控制端。第九开关晶体管M9导通，将第二参考信号端GCH的高电平信号提供给第二节点N2，使第二节点N2为高电平。由于第二节点N2为高电平，第四开关晶体管M4导通，第十三开关晶体管M13导通。导通的第十三开关晶体管M13将第一参考信号端Vgl的低电平信号提供给输出信号端Output，使移位寄存器输出低电平信号。

实施例二、

下面以图3所示的移位寄存器的结构为例，结合图6所示的信号时序图对本发明实施例提供的上述移位寄存器的工作过程进行描述，其中，第一参考信号端Vgl的信号为低电平信号，第二参考信号端GCH的信号为高电平信号，具体地，选取如图6所示的信号时序图中的第一阶段t1，第二阶段t2，插入阶段LH，第三阶段t3、第四阶段t4以及重置阶段R进行说明。其中，重置阶段R可以位于相邻的两个显示帧之间。

在第一阶段t1，第二阶段t2，由于TRST＝0，第十四开关晶体管M14、第十五开关晶体管M15、第十六开关晶体管M16均截止，移位寄存器的其余工作过程可以与实施例一中的第一阶段t1和第二阶段t2基本相同，在此不做赘述。

在插入阶段LH，Input1＝0，Input2＝0，CLK＝0，Reset＝0，TRST＝0。

由于Input1＝0，第一开关晶体管M1截止。由于Reset＝0，第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7均截止。由于TRST＝0，第十四开关晶体管M14、第十五开关晶体管M15、第十六开关晶体管M16均截止。第一电容C1使第一输入节点IN1仍保持高电平信号，使第二开关晶体管M2导通。导通的第二开关晶体管M2将第二输入信号端Input2的低电平信号提供给第二输入节点IN2，使第二输入节点IN2的信号由高电平变为低电平。由于第一电容C1的自举作用，第一输入节点IN1的信号被拉低。

由于第三开关晶体管M3的第一端与控制端电连接，形成二极管结构，则被拉低的第一输入节点IN1的信号不会使第一节点N1的信号被拉低。第二电容C2使第一节点N1仍保持在第二阶段t2时被拉高的信号。

由于第一节点N1的信号为高电平信号，第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12均导通。导通的第十二开关晶体管M12将时钟信号端CLK的低电平信号提供给输出信号端Output，使移位寄存器输出低电平信号。

由于第二参考信号端GCH的信号为高电平信号，第八开关晶体管M8导通，将第二参考信号端GCH的高电平信号提供给第九开关晶体管M9的控制端。导通的第十开关晶体管M10将第一参考信号端Vgl的低电平信号提供给第九开关晶体管M9的控制端，第九开关晶体管M9截止。导通的第十一开关晶体管M11将第一参考信号端Vgl的低电平信号提供给第二节点N2，使第二节点N2为低电平，在第二节点N2的低电平信号控制下，第四开关晶体管M4和第十三开关晶体管M13截止。

由于移位寄存器中设置了第三开关晶体管M3和第七开关晶体管M7，且第一输入节点IN1仍为高电平信号，可以改善在插入阶段LH中，由于开关晶体管漏电流导致的第一节点N1的信号的电压下降的问题。

在第三阶段t3，Input1＝0，Input2＝0，CLK＝1，Reset＝0，TRST＝0。

由于CLK＝1，则导通的第十二开关晶体管M12将时钟信号端CLK的高电平信号提供给输出信号端Output，使移位寄存器输出高电平信号。移位寄存器的其余工作过程可以与插入阶段LH中基本相同，在此不做赘述。

在第四阶段t4，Input1＝0，Input2＝0，CLK＝0，Reset＝1，TRST＝0。

由于TRST＝0，第十四开关晶体管M14、第十五开关晶体管M15、第十六开关晶体管M16均截止。移位寄存器的其余工作过程可以与实施例一第四阶段t4中基本相同，在此不做赘述。

在重置阶段R，TRST＝1。

由于TRST＝1，第十四开关晶体管M14、第十五开关晶体管M15、第十六开关晶体管M16均导通。导通的第十四开关晶体管M14将第一参考信号端Vgl的低电平信号提供给第一输入节点IN1，使第一输入节点IN1为低电平。导通的第十五开关晶体管M15将第一参考信号端Vgl的低电平信号提供给第二输入节点IN2，使第二输入节点IN2为低电平。导通的第十六开关晶体管M16将重置信号端TRST的高电平信号提供给第二节点N2，使第二节点N2为高电平。

由于第二参考信号端GCH的信号为高电平信号，第八开关晶体管M8导通，将第二参考信号端GCH的高电平信号提供给第九开关晶体管M9的控制端。第九开关晶体管M9导通，将第二参考信号端GCH的高电平信号提供给第二节点N2，使第二节点N2为高电平。由于第二节点N2为高电平，第四开关晶体管M4导通，第十三开关晶体管M13导通。导通的第十三开关晶体管M13将第一参考信号端Vgl的低电平信号提供给输出信号端Output，使移位寄存器输出低电平信号。导通的第四开关晶体管M4将第一参考信号端Vgl的低电平信号提供给第一节点N1，使第一节点N1为低电平。

第一节点N1为低电平，则第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12均截止。

基于同一发明构思，本发明实施例还提供了一种驱动电路，如图7所示，包括级联的多个本发明实施例提供的任一种移位寄存器：SR(1)、SR(2)、SR(3)…SR(n)、SR(n+1)、SR(n+2)...SR(N-2)、SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)；

第一级移位寄存器的第一输入信号端Input1与第一触发信号端STV1电连接，第一级移位寄存器的第二输入信号端Input2与第二触发信号端STV2电连接；

第二级移位寄存器的第一输入信号端Input1与第三触发信号端STV3电连接，第二级移位寄存器的第二输入信号端Input2与第一级移位寄存器的输出信号端Output电连接；

每相邻的三级移位寄存器中，第三级移位寄存器的第一输入信号端Input1与第一级移位寄存器的输出信号端Output电连接，第三级移位寄存器的第二输入信号端Input2与第二级移位寄存器的输出信号端Output电连接；

每相邻的两级移位寄存器中，下一级移位寄存器的输出信号端与上一级移位寄存器的复位信号端Reset电连接。

在具体实施时，在本发明提供的上述驱动电路中，第4k-3级移位寄存器的时钟信号端CLK均与第一时钟线clk1电连接，第4k-2级移位寄存器的时钟信号端CLK均与第二时钟线clk2电连接，第4k-1级移位寄存器的时钟信号端CLK均与第三时钟线clk3电连接，第4k级移位寄存器的时钟信号端CLK均与第四时钟线clk4电连接。各级移位寄存器的第一参考信号端Vgl均与同一信号线即第一参考线vgl电连接，各级移位寄存器的第二参考信号端GCH均与同一信号线即第二参考线vgh电连接，各级移位寄存器的重置信号端TRST均与同一信号线即重置信号线Trst电连接。其中，k为正整数。

具体地，上述驱动电路中的每个移位寄存器的具体结构与本发明实施例提供的上述任一种移位寄存器在功能和结构上均相同，重复之处不再赘述。

在具体实施时，本发明实施例提供的驱动电路可以作为栅极驱动电路，应用于提供扫描控制晶体管的栅极扫描信号。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明提供的上述驱动电路。其具体实施可参见上述移位寄存器的实施过程，相同之处不再赘述。

在具体实施时，本发明实施例提供的上述显示装置可以为有机发光显示装置，或者也可以为液晶显示装置，在此不作限定。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的一种移位寄存器、其驱动方法、驱动电路及显示装置，包括输入模块、第一节点控制模块、第二节点控制模块和输出模块。通过设置了输入模块，可以拉高第一输入节点的信号的电压，当第一节点控制模块将第一输入节点的信号提供给第一节点时，可以将拉高后的信号提供给第一节点，以使第一节点的信号的电压也被拉高。并且，通过设置了第一节点控制模块，避免第一节点直接与第一输入节点电连接，可以改善由于漏电流导致的第一节点电压下降的问题。在插入阶段，可以保持第一节点的信号电压，插入阶段结束后，可以控制输出模块将时钟信号端的信号充分的提供给输出信号端，改善了由于在插入阶段第一节点电压下降导致的输出信号异常的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种移位寄存器，其特征在于，包括：输入模块，第一节点控制模块，第二节点控制模块，复位模块，输出模块；其中：

所述输入模块被配置为根据第一输入信号端的信号将所述第一输入信号端的信号提供给第一输入节点以及根据所述第一输入节点的信号，将第二输入信号端的信号提供给第二输入节点，并且根据所述第二输入节点的信号调整所述第一输入节点的信号；

所述第一节点控制模块被配置为根据所述第一输入节点的信号将所述第一输入节点的信号提供给第一节点以及根据第二节点的信号将第一参考信号端的信号提供给所述第一节点；

所述第二节点控制模块被配置为根据所述第一节点的信号、所述第一参考信号端的信号以及第二参考信号端的信号调整所述第二节点的信号；

所述复位模块被配置为响应于复位信号端的信号，将所述第一参考信号端的信号提供给所述第一输入节点，将所述第一参考信号端的信号提供给所述第二输入节点，将所述第一输入节点的信号提供给所述第一节点；

所述输出模块被配置为根据所述第一节点的信号将时钟信号端的信号提供给输出信号端以及根据所述第二节点的信号将所述第一参考信号端的信号提供给所述输出信号端；

所述第一节点控制模块包括第三开关晶体管和第四开关晶体管；其中：

所述第三开关晶体管的第一端和控制端与所述第一输入节点电连接，所述第三开关晶体管的第二端与所述第一节点电连接；

所述第四开关晶体管的第一端与所述第一参考信号端电连接，所述第四开关晶体管的控制端与所述第二节点电连接，所述第四开关晶体管的第二端与所述第一节点电连接。

2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第一开关晶体管、第二开关晶体管以及第一电容；其中：

所述第一开关晶体管的第一端和控制端与所述第一输入信号端电连接，所述第一开关晶体管的第二端与所述第一输入节点电连接；

所述第二开关晶体管的第一端与所述第二输入信号端电连接，所述第二开关晶体管的控制端与所述第一输入节点电连接，所述第二开关晶体管的第二端与所述第二输入节点电连接；

所述第一电容的第一端与所述第一输入节点电连接，所述第一电容的第二端与所述第二输入节点电连接。

3.如权利要求1所述的移位寄存器，其特征在于，所述复位模块包括第五开关晶体管、第六开关晶体管以及第七开关晶体管；其中：

所述第五开关晶体管的第一端与所述第一参考信号端电连接，所述第五开关晶体管的控制端与所述复位信号端电连接，所述第五开关晶体管的第二端与所述第一输入节点电连接；

所述第六开关晶体管的第一端与所述第一参考信号端电连接，所述第六开关晶体管的控制端与所述复位信号端电连接，所述第六开关晶体管的第二端与所述第二输入节点电连接；

所述第七开关晶体管的第一端与所述第一输入节点电连接，所述第七开关晶体管的控制端与所述复位信号端电连接，所述第七开关晶体管的第二端与所述第一节点电连接。

4.如权利要求1所述的移位寄存器，其特征在于，所述第二节点控制模块包括第八开关晶体管、第九开关晶体管、第十开关晶体管和第十一开关晶体管；其中：

所述第八开关晶体管的第一端和控制端与所述第二参考信号端电连接，所述第八开关晶体管的第二端与所述第九开关晶体管的控制端电连接；

所述第九开关晶体管的第一端与所述第二参考信号端电连接，所述第九开关晶体管的第二端与所述第二节点电连接；

所述第十开关晶体管的第一端与所述第一参考信号端电连接，所述第十开关晶体管的控制端与所述第一节点电连接，所述第十开关晶体管的第二端与所述第九开关晶体管的控制端电连接；

所述第十一开关晶体管的第一端与所述第一参考信号端电连接，所述第十一开关晶体管的控制端与所述第一节点电连接，所述第十一开关晶体管的第二端与所述第二节点电连接。

5.如权利要求1所述的移位寄存器，其特征在于，所述输出模块包括第十二开关晶体管、第十三开关晶体管以及第二电容；其中：

所述第十二开关晶体管的第一端与所述时钟信号端电连接，所述第十二开关晶体管的控制端与所述第一节点电连接，所述第十二开关晶体管的第二端与所述输出信号端电连接；

所述第十三开关晶体管的第一端与所述第一参考信号端电连接，所述第十三开关晶体管的控制端与所述第二节点电连接，所述第十三开关晶体管的第二端与所述输出信号端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述输出信号端电连接。

6.如权利要求1-5任一项所述的移位寄存器，其特征在于，还包括第十四开关晶体管、第十五开关晶体管以及第十六开关晶体管；其中：

所述第十四开关晶体管的第一端与所述第一参考信号端电连接，所述第十四开关晶体管的控制端与重置信号端电连接，所述第十四开关晶体管的第二端与所述第一输入节点电连接；

所述第十五开关晶体管的第一端与所述第一参考信号端电连接，所述第十五开关晶体管的控制端与所述重置信号端电连接，所述第十五开关晶体管的第二端与所述第二输入节点电连接；

所述第十六开关晶体管的第一端和控制端与所述重置信号端电连接，所述第十六开关晶体管的第二端与所述第二节点电连接。

7.一种驱动电路，其特征在于，包括级联的多个如权利要求1-6任一项所述的移位寄存器；

第一级移位寄存器的第一输入信号端与第一触发信号端电连接，第一级移位寄存器的第二输入信号端与第二触发信号端电连接；

第二级移位寄存器的第一输入信号端与第三触发信号端电连接，第二级移位寄存器的第二输入信号端与所述第一级移位寄存器的输出信号端电连接；

每相邻的三级移位寄存器中，第三级移位寄存器的第一输入信号端与第一级移位寄存器的输出信号端电连接，所述第三级移位寄存器的第二输入信号端与第二级移位寄存器的输出信号端电连接；

每相邻的两级移位寄存器中，下一级移位寄存器的输出信号端与上一级移位寄存器的复位信号端电连接。

8.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的移位寄存器。

9.一种如权利要求1-6任一项所述的移位寄存器的驱动方法，其特征在于，包括：

第一阶段，对第一输入信号端加载第一电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第二电平的信号；

第二阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第一电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第二电平的信号；

第三阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第二电平的信号，对时钟信号端加载第一电平的信号；

第四阶段，对第一输入信号端加载第二电平的信号，对第二输入信号端加载第二电平的信号，对复位信号端加载第一电平的信号，对时钟信号端加载第二电平的信号。