CN113763880B - 像素电路、像素电路的驱动方法及显示装置 - Google Patents
像素电路、像素电路的驱动方法及显示装置 Download PDFInfo
- Publication number
- CN113763880B CN113763880B CN202111097226.4A CN202111097226A CN113763880B CN 113763880 B CN113763880 B CN 113763880B CN 202111097226 A CN202111097226 A CN 202111097226A CN 113763880 B CN113763880 B CN 113763880B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- pole
- inputting
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
本申请涉及一种像素电路、像素电路的驱动方法及显示装置。像素电路包括储能电路、开关电路和驱动电路。储能电路的第一端用于输入第一电源电压。开关电路的第一端与储能电路的第二端连接。驱动电路的第一端用于输入第一电源电压。驱动电路的第二端与开关电路的第二端连接。驱动电路的开关控制端与储能电路的第二端连接。开关电路的第二端用于输入参考电压。参考电压通过开关电路对储能电路的第二端和驱动电路的开关控制端初始化。驱动电路的第三端用于输入数据电压。数据电压通过开关电路写入储能电路。在像素电路的发光阶段,储能电路的漏电路径相应减少,能够提高像素电路发光的稳定性。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种像素电路、像素电路的驱动方法及显示装置。
背景技术
OLED(Organic Light-Emitting Diode,有机发光二极管)显示设备具有能自发光、对比度高、色域广、制备工艺简单、成本低、功耗低和易于实现柔性显示等优点,在日常生活中被广泛应用。
OLED显示设备包括呈阵列排布的多个像素。像素电路可以驱动像素发光。传统的像素电路在驱动像素发光时不稳定,这影响了显示设备的显示效果。
发明内容
基于此,有必要针对上述技术问题,提供一种像素电路、像素电路的驱动方法及显示装置。
本申请提供一种显示面板,包括:
储能电路,所述储能电路的第一端用于输入第一电源电压;
开关电路,所述开关电路的第一端与所述储能电路的第二端连接;
驱动电路,所述驱动电路的第一端用于输入所述第一电源电压,所述驱动电路的第二端与所述开关电路的第二端连接,所述驱动电路的开关控制端与所述储能电路的第二端连接;
所述开关电路的第二端用于输入参考电压,所述参考电压通过所述开关电路对所述储能电路的第二端和所述驱动电路的开关控制端初始化;
所述驱动电路的第三端用于输入数据电压,所述数据电压通过所述开关电路写入所述储能电路。
本申请实施例提供的所述像素电路,所述开关电路的第二端用于输入所述参考电压。所述参考电压通过所述开关电路对所述储能电路的第二端和所述驱动电路的开关控制端初始化。所述驱动电路的第三端用于输入数据电压。所述数据电压通过所述开关电路写入所述储能电路。因此,所述像素电路工作在初始化阶段时,所述参考电压通过所述开关电路施加在所述储能电路的第二端和所述驱动电路的开关控制端。所述像素电路工作在存储阶段时,所述数据电压通过所述开关电路写入到所述储能电路。所述开关电路在所述初始化阶段和所述存储阶段分别起到向所述储能电路传导所述参考电压和所述数据电压的作用。也就是说,所述开关电路在所述初始化阶段和所述存储阶段复用。相比于在所述初始化阶段和所述存储阶段分别通过不同的电路向所述储能电路施加所述参考电压和所述数据电压,所述开关电路在所述初始化阶段和所述存储阶段复用能够减少所述储能电路连接的电路的数量。因此在所述像素电路的发光阶段,所述储能电路的漏电路径相应减少,能够提高所述像素电路发光的稳定性。
在一个实施例中,所述储能电路包括电容,所述开关电路包括第一晶体管,所述驱动电路包括第二晶体管、第五晶体管和第七晶体管;
所述电容的第一端用于输入所述第一电源电压,所述第一晶体管的第一极与所述电容的第二端连接;
所述第七晶体管的第一极用于输入所述第一电源电压,所述第七晶体管的第二极与所述第五晶体管的第一极连接,所述第五晶体管的第二极与所述第二晶体管的第一极连接,所述第二晶体管的第二极与所述第一晶体管的第二极连接;
所述第一晶体管的第二极用于输入所述参考电压,所述参考电压通过所述第一晶体管对所述第五晶体管的开关控制端和所述电容的第二端初始化;
所述第五晶体管的第一极用于输入所述数据电压,所述数据电压通过所述第五晶体管、所述第二晶体管和所述第一晶体管写入所述电容。
本实施例中,所述参考电压可以通过所述第一晶体管传导到所述第五晶体管的控制端和所述电容的第二端。所述参考电压通过所述第五晶体管、所述第二晶体管和所述第一晶体管写入所述电容。因此所述第一晶体管在所述初始化阶段和所述存储阶段均起到向所述电容传导电压的作用。所述第一晶体管复用减少了所述电容连接的电子器件的数量,能够有效降低所述电容在发光阶段的漏电路径,提高显示的稳定性。
在一个实施例中,还包括第六晶体管,所述第六晶体管的第一极与所述第五晶体管的第一极连接,所述第六晶体管的第二极用于输入所述数据电压。
本实施例中,在所述存储阶段,可以控制所述第六晶体管和所述第一晶体管开启。所述数据电压可以通过所述第六晶体管施加在所述第五晶体管的第一极。所述第五晶体管在所述电容的第二端电压和所述数据电压的作用下开启。所述数据电压可以通过所述第五晶体管、所述第一晶体管传导到所述电容的第二端。
在一个实施例中,还包括第三晶体管,所述第三晶体管的第一极与所述第一晶体管的第二极连接,所述第三晶体管的第二极用于输入所述参考电压。
本实施例中,所述第三晶体管可以在所述初始化阶段导通。所述第一晶体管也可以在所述初始化阶段导通。所述参考电压可以通过所述第三晶体管、所述第一晶体管传导到所述电容的第二端和所述第五晶体管的栅极,完成对所述电容的第二端和所述第五晶体管的栅极的初始化。
在一个实施例中,还包括第四晶体管和发光二极管,所述第四晶体管的第一极与所述第一晶体管的第二极连接,所述第四晶体管的第二极与所述发光二极管的阳极连接,所述发光二极管的阴极用于输入第二电源电压。
本实施例中,在所述发光阶段,所述第七晶体管、所述第五晶体管、所述第二晶体管、所述第四晶体管导通。所述发光二极管在所述发光阶段被点亮。
在一个实施例中,所述参考电压小于所述第二电源电压。
本实施例中,所述参考电压小于所述第二电源电压能够避免所述发光二极管在所述初始化阶段发光,保证发光效果。
在一个实施例中,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。
一种显示装置,包括所述的像素电路。
一种像素电路的驱动方法,所述像素电路包括储能电路、开关电路和驱动电路,所述储能电路的第一端用于输入第一电源电压,所述开关电路的第一端与所述储能电路的第二端连接,所述驱动电路的第一端用于输入所述第一电源电压,所述驱动电路的第二端与所述开关电路的第二端连接,所述驱动电路的开关控制端与所述储能电路的第二端连接,所述驱动方法包括:
S110,通过所述开关电路的第二端输入参考电压,所述参考电压通过所述开关电路对所述驱动电路的开关控制端和所述储能电路的第二端初始化;
S120,通过所述驱动电路的第三端输入数据电压,所述数据电压通过所述开关电路写入所述储能电路。
在一个实施例中,所述储能电路包括电容,所述开关电路包括第一晶体管,所述驱动电路包括第二晶体管、第五晶体管和第七晶体管,所述电容的第一端用于输入所述第一电源电压,所述第一晶体管的第一极与所述电容的第二端连接;所述第七晶体管的第一极用于输入所述第一电源电压,所述第七晶体管的第二极与所述第五晶体管的第一极连接,所述第五晶体管的第二极与所述第二晶体管的第一极连接,所述第二晶体管的第二极与所述第一晶体管的第二极连接;
所述像素电路包括第六晶体管、第三晶体管、第四晶体管和发光二极管,所述第六晶体管的第一极与所述第五晶体管的第一极连接,所述第六晶体管的第二极用于输入所述数据电压,所述第三晶体管的第一极与所述第一晶体管的第二极连接,所述第三晶体管的第二极用于输入所述参考电压,所述第四晶体管的第一极与所述第一晶体管的第二极连接,所述第四晶体管的第二极与所述发光二极管的阳极连接,所述发光二极管的阴极用于输入第二电源电压;所述驱动方法包括:
所述S110包括:
控制所述第三晶体管、所述第四晶体管和所述第一晶体管开启,控制所述第二晶体管、所述第七晶体管和所述第六晶体管关断,所述参考电压对所述第五晶体管的控制端、所述电容的第二端和所述发光二极管初始化;
所述S120包括:
控制所述第六晶体管、所述第二晶体管、所述第一晶体管开启,控制所述第七晶体管、所述第四晶体管和所述第三晶体管关断,所述数据电压写入所述电容;
S130,控制所述第七晶体管、所述第二晶体管和所述第四晶体管开启,控制所述第三晶体管、所述第六晶体管和所述第一晶体管关断,以使所述发光二极管在所述第一电源电压和所述第二电源电压之间点亮。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一实施例中像素电路的示意图;
图2为本申请另一个实施例提供的像素电路示意图;
图3为本申请实施例提供的像素电路的驱动方法时序图。
附图标记说明:
像素电路10、储能电路110、开关电路120、驱动电路130。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电阻称为第二电阻,且类似地,可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻,但其不是同一电阻。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
正如背景技术所述,现有技术中的OLED显示设备,像素电路在驱动像素发光时不稳定。经发明人研究发现,出现这种问题的原因在于,在发光阶段,传统的像素电路中,电容会有多个漏电路径。电容会有多个漏电路径会造成比较严重的漏电现象。漏电现象会造成电容两端的电压不稳定。电容两端的电压不稳定造成发光二极管发光不稳定。如果电容漏电多,画面会闪烁严重,影响显示效果。
请参见图1,本申请实施例提供一种像素电路10。所述像素电路10包括储能电路110、开关电路120和驱动电路130。所述储能电路110的第一端用于输入第一电源电压VDD。所述开关电路120的第一端与所述储能电路110的第二端连接。所述驱动电路130的第一端用于输入所述第一电源电压VDD。所述驱动电路130的第二端与所述开关电路120的第二端连接。所述驱动电路130的开关控制端与所述储能电路110的第二端连接。所述开关电路120的第二端用于输入参考电压Vref。所述参考电压Vref通过所述开关电路120对所述储能电路110的第二端和所述驱动电路130的开关控制端初始化。所述驱动电路130的第三端用于输入数据电压Data。所述数据电压Data通过所述开关电路120写入所述储能电路110。
所述储能电路110可以用于储存电能。所述储能电路110可以用于储存数据电压Data。所述储能电路110的第一端可以与第一电源连接。所述第一电源可以对所述储能电路110施加所述第一电源电压VDD。所述开关电路120可以在高低电平的控制下关断或者开启。所述开关电路120的第一端与所述储能电路110的第二端连接。也就是说,通过所述开关电路120和所述第一电源可以为所述储能电路110提供电压。
所述驱动电路130的开关控制端能够控制所述驱动电路130的开启和关断。在一个实施例中,给所述驱动电路130的开关控制端施加低电平信号时可以控制所述驱动电路130开启。给所述驱动电路130的开关控制端施加高电平信号时可以控制所述驱动电路130关断。
所述像素电路10还可以包括发光二极管D。所述驱动电路130与所述发光二极管D连接。所述驱动电路130导通后,所述驱动电路130可以驱动所述发光二极管D发光。所述像素电路10的工作过程可以包括初始化阶段存储阶段和发光阶段。
在所述初始化阶段,可以通过所述开关电路120的第二端输入参考电压Vref。所述参考电压Vref可以对所述储能电路110初始化和所述驱动电路130的开关控制端初始化。在所述初始化阶段初始化完成后,所述驱动电路130的开关控制端与所述储能电路110的第二端电位相等,因此所述驱动电路130的开关控制端在每一帧像素时间内初始化完成后也均具有相同的状态。所述驱动电路130的开关控制端能够控制所述驱动电路130的开启和关断。所述驱动电路130导通时能够使所述发光二极管D发光。所述驱动电路130的开关控制端在每一帧像素时间内初始化完成后均具有相同的状态,能够保证所述驱动电路130驱动所述发光二极管发光的准确性。
在所述存储阶段,所述开关控制端可以控制所述驱动电路130导通。所述开关电路120也被控制导通。所述数据电压Data通过所述驱动电路130、所述开关电路120输入到所述储能电路110。
本申请实施例提供的所述像素电路10,所述开关电路120的第二端用于输入所述参考电压Vref。所述参考电压Vref通过所述开关电路120对所述储能电路110的第二端和所述驱动电路130的开关控制端初始化。所述驱动电路130的第三端用于输入数据电压Data。所述数据电压Data通过所述开关电路120写入所述储能电路110。因此,所述像素电路10工作在所述初始化阶段时,所述参考电压Vref通过所述开关电路120施加在所述储能电路110的第二端和所述驱动电路130的开关控制端。所述像素电路10工作在所述存储阶段时,所述数据电压Data通过所述开关电路120写入到所述储能电路110。所述开关电路120在所述初始化阶段和所述存储阶段分别起到向所述储能电路110传导所述参考电压Vref和所述数据电压Data的作用。也就是说,所述开关电路120在所述初始化阶段和所述存储阶段复用。相比于在所述初始化阶段和所述存储阶段分别通过不同的电路向所述储能电路110施加所述参考电压Vref和所述数据电压Data,所述开关电路120在所述初始化阶段和所述存储阶段复用能够减少所述储能电路110连接的电路的数量。因此在所述像素电路10的发光阶段,所述储能电路110的漏电路径相应减少,能够提高所述像素电路10发光的稳定性。
请参见图2,在一个实施例中,所述储能电路110包括电容C。所述开关电路120包括第一晶体管T1。所述驱动电路130包括第二晶体管T2、第五晶体管T5和第七晶体管T7。所述电容C的第一端用于输入所述第一电源电压VDD。所述第一晶体管T1的第一极与所述电容C的第二端连接。所述第七晶体管T7的第一极用于输入所述第一电源电压VDD。所述第七晶体管T7的第二极与所述第五晶体管T5的第一极连接。所述第五晶体管T5的第二极与所述第二晶体管T2的第一极连接。所述第二晶体管T2的第二极与所述第一晶体管T1的第二极连接。
所述第一晶体管T1的第二极用于在所述初始化阶段输入所述参考电压Vref。所述参考电压Vref通过所述第一晶体管T1对所述第五晶体管T5的控制端和所述电容C的第二端初始化。所述第五晶体管T5的第一极用于在所述存储阶段输入所述数据电压Data。所述数据电压Data通过所述第五晶体管T5、所述第二晶体管T2和所述第一晶体管T1写入所述电容C。
在一个实施例中,可以以所述第一晶体管T1、第二晶体管T2、第五晶体管T5和第七晶体管T7为P型薄膜晶体管举例说明所述像素电路10的工作过程。所述P型薄膜晶体管可以在高电平控制下断开,在低电平控制下导通。
在所述初始化阶段,可以对所述第一晶体管T1的栅极施加低电平信号,所述第一晶体管T1开启。所述参考电压Vref可以通过所述第一晶体管T1传导到所述第五晶体管T5的控制端和所述电容C的第二端。所述第五晶体管T5的控制端和所述电容C的第二端在每一帧像素时间内初始化完成后保持相同的电位。
在所述存储阶段,可以对所述第二晶体管T2的栅极,以及所述第一晶体管T1的栅极施加低电平信号。所述第二晶体管T2和所述第一晶体管T1开启。在所述数据电压Data和所述电容C的第二端的电压的作用下,所述第五晶体管T5开启。所述参考电压Vref通过所述第五晶体管T5、所述第二晶体管T2和所述第一晶体管T1写入所述电容C。
在所述发光阶段,可以给所述第七晶体管T7的栅极施加低电平信号,所述第七晶体管T7开启。所述发光二极管D可以在所述第一电源电压VDD的作用下发光。
所述驱动电路130的第一端可以为所述第七晶体管T7的第一极。所述驱动电路130的第二端可以为所述第二晶体管T2的第二极。所述驱动电路130的开关控制端可以为所述第五晶体管T5的栅极。所述驱动电路130的第三端可以为所述第五晶体管T5的第一极。
在所述初始化阶段,所述参考电压Vref可以通过所述第一晶体管T1传导到所述第五晶体管T5的控制端和所述电容C的第二端。在所述存储阶段,所述参考电压Vref通过所述第五晶体管T5、所述第二晶体管T2和所述第一晶体管T1写入所述电容C。因此所述第一晶体管T1在所述初始化阶段和所述存储阶段均起到向所述电容C传导电压的作用。所述第一晶体管T1复用减少了所述电容C连接的电子器件的数量,能够有效降低所述电容C在发光阶段的漏电路径,提高显示的稳定性。
在一个实施例中,所述像素电路10还包括第六晶体管T6。所述第六晶体管T6的第一极与所述第五晶体管T5的第一极连接。所述第六晶体管T6的第二极用于输入所述数据电压Data。在所述存储阶段,可以控制所述第六晶体管T6和所述第一晶体管T1开启。所述数据电压Data可以通过所述第六晶体管T6施加在所述第五晶体管T5的第一极。所述第五晶体管T5在所述电容C的第二端电压和所述数据电压Data的作用下开启。所述数据电压Data可以通过所述第五晶体管T5、所述第一晶体管T1传导到所述电容C的第二端。
在一个实施例中,所述像素电路10还包括第三晶体管T3。所述第三晶体管T3的第一极与所述第一晶体管T1的第二极连接。所述第三晶体管T3的第二极用于输入所述参考电压Vref。所述第三晶体管T3可以在所述初始化阶段导通。所述第一晶体管T1也可以在所述初始化阶段导通。所述参考电压Vref可以通过所述第三晶体管T3、所述第一晶体管T1传导到所述电容C的第二端和所述第五晶体管T5的栅极,完成对所述电容C的第二端和所述第五晶体管T5的栅极的初始化。
在一个实施例中,所述像素电路10还包括第四晶体管T4和发光二极管D。所述第四晶体管T4的第一极与所述第一晶体管T1的第二极连接。所述第四晶体管T4的第二极与所述发光二极管D的阳极连接。所述发光二极管D的阴极用于输入第二电源电压VSS。
在所述发光阶段,所述第七晶体管T7、所述第五晶体管T5、所述第二晶体管T2、所述第四晶体管T4导通。所述发光二极管D的阳极施加所述第一电源电压VDD。所述发光二极管D的阴极施加所述第二电源电压VSS。所述第一电源电压VDD和所述第二电源电压VSS的压差可以大于所述发光二极管D的导通电压。因此所述发光二极管D在所述发光阶段被点亮。所述发光二极管D可以为有机发光二极管。
在一个实施例中,所述参考电压Vref小于所述第二电源电压VSS。在所述初始化阶段,所述参考电压Vref施加在所述发光二极管D的阳极。所述第二电源电压VSS施加在所述发光二极管D的阴极。所述参考电压Vref小于所述第二电源电压VSS能够避免所述发光二极管D在所述初始化阶段发光,保证发光效果。
在一个实施例中,所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3、所述第四晶体管T4、所述第五晶体管T5、所述第六晶体管T6和所述第七晶体管T7均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3、所述第四晶体管T4、所述第五晶体管T5、所述第六晶体管T6和所述第七晶体管T7可以采用P型薄膜晶体管,也可以采用N型薄膜晶体管。在采用P型薄膜晶体管作为驱动电路130中的晶体管类型时,对需要导通的晶体管的控制端输入低电平信号;在采用N型薄膜晶体管作为像素电路10中的晶体管类型时,对需要导通的晶体管的控制端输入高电平信号。
在一个实施例中,所述第一晶体管T1的第一极、所述第二晶体管T2的第一极、所述第三晶体管T3的第一极、所述第四晶体管T4的第一极、所述第五晶体管T5的第一极、所述第六晶体管T6的第一极和所述第七晶体管T7的第一极可以为源极。所述第一晶体管T1的第二极、所述第二晶体管T2的第二极、所述第三晶体管T3的第二极、所述第四晶体管T4的第二极、所述第五晶体管T5的第二极、所述第六晶体管T6的第二极和所述第七晶体管T7的第二极可以为源极。
本申请实施例还提供一种显示装置。所述显示装置可以为OLED显示装置、QLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备、物联网设备等任何具有显示功能的产品或部件,本申请公开的实施例对此不作限制。
本申请实施例还提供一种像素电路10的驱动方法。所述像素电路10包括储能电路110、开关电路120和驱动电路130。所述储能电路110的第一端用于输入第一电源电压VDD。所述开关电路120的第一端与所述储能电路110的第二端连接。所述驱动电路130的第一端用于输入所述第一电源电压VDD。所述驱动电路130的第二端与所述开关电路120的第二端连接。所述驱动电路130的开关控制端与所述储能电路110的第二端连接。所述驱动方法包括:
S10,通过所述开关电路120的第二端输入参考电压Vref,所述参考电压Vref通过所述开关电路120对所述驱动电路130的开关控制端和所述储能电路110的第二端初始化;
S20,通过所述驱动电路130的第三端输入数据电压Data,所述数据电压Data通过所述开关电路120写入所述储能电路110。
所述S10中,在初始化阶段。所述参考电压Vref可以通过所述开关电路120施加在所述驱动电路130的开关控制端和所述储能电路110的第二端。所述驱动电路130的开关控制端与所述储能电路110的第二端电位相等。所述驱动电路130的开关控制端在每一帧像素时间内初始化完成后也均具有相同的状态,从而保证发光控制的准确性。
所述S20中,在存储阶段。所述数据电压Data通过所述开关电路120写入所述储能电路110,为所述像素电路10发光做准备。
所述开关电路120在所述初始化阶段和所述存储阶段分别起到向所述储能电路110传导所述参考电压Vref和所述数据电压Data的作用。相比于在所述初始化阶段和所述存储阶段分别通过不同的电路向所述储能电路110传导所述参考电压Vref和所述数据电压Data,所述开关电路120在所述初始化阶段和所述存储阶段复用能够减少所述储能电路110连接的电路的数量。因此在所述像素电路10的发光阶段,所述储能电路110的漏电路径相应减少,能够提高所述像素电路10发光的稳定性。
在一个实施例中,所述储能电路110包括所述电容C。所述开关电路120包括所述第一晶体管T1。所述驱动电路130包括所述第二晶体管T2、所述第五晶体管T5和所述第七晶体管T7。所述电容C的第一端用于输入所述第一电源电压VDD,所述第一晶体管T1的第一极与所述电容C的第二端连接。所述第七晶体管T7的第一极用于输入所述第一电源电压VDD。所述第七晶体管T7的第二极与所述第五晶体管T5的第一极连接。所述第五晶体管T5的第二极与所述第二晶体管T2的第一极连接。所述第二晶体管T2的第二极与所述第一晶体管T1的第二极连接。
所述像素电路10包括所述第六晶体管T6、所述第三晶体管T3、所述第四晶体管T4和所述发光二极管D。所述第六晶体管T6的第一极与所述第五晶体管T5的第一极连接。所述第六晶体管T6的第二极用于输入所述数据电压Data。所述第三晶体管T3的第一极与所述第一晶体管T1的第二极连接。所述第三晶体管T3的第二极用于输入所述参考电压Vref。所述第四晶体管T4的第一极与所述第一晶体管T1的第二极连接。所述第四晶体管T4的第二极与所述发光二极管D的阳极连接。所述发光二极管D的阴极用于输入第二电源电压VSS。
所述S10包括:控制所述第三晶体管T3、所述第四晶体管T4和所述第一晶体管T1开启,控制所述第二晶体管T2、所述第七晶体管T7和所述第六晶体管T6关断。所述参考电压Vref对所述第五晶体管T5的控制端、所述电容C的第二端和所述发光二极管D初始化。
所述S20包括:控制所述第六晶体管T6、所述第二晶体管T2、所述第一晶体管T1开启,控制所述第七晶体管T7、所述第四晶体管T4和所述第三晶体管T3关断。所述数据电压Data写入所述电容C。
所述驱动方法在所述S20之后还包括:
S30,控制所述第七晶体管T7、所述第二晶体管T2和所述第四晶体管T4开启,控制所述第三晶体管T3、所述第六晶体管T6和所述第一晶体管T1关断,以使所述发光二极管D在所述第一电源电压VDD和所述第二电源电压VSS之间点亮。
请参见图3,所述S10中,在初始化阶段T1,控制所述第三晶体管T3的控制信号Reset、控制所述第四晶体管T4的控制信号EM2和控制所述第一晶体管T1的控制信号Gate2为低电平信号。所述第三晶体管T3、所述第四晶体管T4和所述第一晶体管T1开启。同时控制所述第二晶体管T2的控制信号EM3、控制所述第七晶体管T7的控制信号EM1和控制所述第六晶体管T6的控制信号Gate1为高电平信号。所述第七晶体管T7、所述第四晶体管T4和所述第三晶体管T3关断。所述参考电压Vref经过所述第三晶体管T3、所述第一晶体管T1对所述第五晶体管T5的控制端和所述电容C的第二端初始化。同时,所述参考电压Vref通过所述第四晶体管T4对所述发光二极管D初始化,使得所述发光二极管D反向偏置,从而补偿发光阶段导致的老化。
所述S20中,在存储阶段T2,控制所述第六晶体管T6的控制信号Gate、控制所述第二晶体管T2的控制信号EM3、控制所述第一晶体管T1的控制信号Gate为低电平信号。所述第六晶体管T6、所述第二晶体管T2、所述第一晶体管T1开启。同时控制所述第七晶体管T7的控制信号EM1、所述第四晶体管T4的控制信号EM2和控制所述第三晶体管T3的控制信号Reset为高电平信号。所述第七晶体管T7、所述第四晶体管T4和所述第三晶体管T3关断。所述第五晶体管T5在所述电容C的第二端的电压和所述数据电压Data的作用下开启。所述数据电压Data通过所述第五晶体管T5、所述第二晶体管T2、所述第一晶体管T1写入所述电容C。
所述S30中,在发光阶段T3,控制所述第七晶体管T7的控制信号EM1、控制所述第二晶体管T2的控制信号EM3和控制所述第四晶体管T4的控制信号EM2为低电平信号。所述第七晶体管T7、所述第二晶体管T2和所述第四晶体管T4开启。同时,控制所述第三晶体管T3的控制信号Reset、控制所述第六晶体管T6的控制信号Gate1和控制所述第一晶体管T1的控制信号Gate2为高电平信号。所述第三晶体管T3、所述第六晶体管T6和所述第一晶体管T1关断。因此所述第一电源电压VDD和所述第二电源电压VSS分别施加在所述发光二极管D的阳极和阴极。所述发光二极管D在所述第一电源电压VDD和所述第二电源电压VSS之间点被点亮。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种像素电路,其特征在于,包括:
储能电路(110),所述储能电路(110)的第一端与第一电源连接,用于输入第一电源电压;
开关电路(120),所述开关电路(120)的第一端与所述储能电路(110)的第二端连接;通过所述开关电路(120)和所述第一电源为所述储能电路(110)提供电压;
驱动电路(130),所述驱动电路(130)的第一端用于输入所述第一电源电压,所述驱动电路(130)的第二端与所述开关电路(120)的第二端连接,所述驱动电路(130)的开关控制端与所述储能电路(110)的第二端连接;
所述开关电路(120)的第二端用于输入参考电压,所述参考电压通过所述开关电路(120)对所述储能电路(110)的第二端和所述驱动电路(130)的开关控制端初始化;
所述驱动电路(130)的第三端用于输入数据电压,所述数据电压通过所述开关电路(120)写入所述储能电路(110);
所述储能电路(110)包括电容,所述开关电路(120)包括第一晶体管,所述驱动电路(130)包括第二晶体管、第五晶体管和第七晶体管;
所述电容的第一端用于输入所述第一电源电压,所述第一晶体管的第一极与所述电容的第二端连接;
所述第七晶体管的第一极用于输入所述第一电源电压,所述第七晶体管的第二极与所述第五晶体管的第一极连接,所述第五晶体管的第二极与所述第二晶体管的第一极连接,所述第二晶体管的第二极与所述第一晶体管的第二极连接;
所述第一晶体管的第二极用于输入所述参考电压,所述参考电压通过所述第一晶体管对所述第五晶体管的开关控制端和所述电容的第二端初始化;
所述第五晶体管的第一极用于输入所述数据电压,所述数据电压通过所述第五晶体管、所述第二晶体管和所述第一晶体管写入所述电容。
2.如权利要求1所述的像素电路,其特征在于,还包括第六晶体管,所述第六晶体管的第一极与所述第五晶体管的第一极连接,所述第六晶体管的第二极用于输入所述数据电压。
3.如权利要求2所述的像素电路,其特征在于,还包括第三晶体管,所述第三晶体管的第一极与所述第一晶体管的第二极连接,所述第三晶体管的第二极用于输入所述参考电压。
4.如权利要求3所述的像素电路,其特征在于,还包括第四晶体管和发光二极管,所述第四晶体管的第一极与所述第一晶体管的第二极连接,所述第四晶体管的第二极与所述发光二极管的阳极连接,所述发光二极管的阴极用于输入第二电源电压。
5.如权利要求4所述的像素电路,其特征在于,所述参考电压小于所述第二电源电压。
6.如权利要求5所述的像素电路,其特征在于,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。
7.一种显示装置,其特征在于,包括权利要求1-6任一项所述的像素电路(10)。
8.一种像素电路的驱动方法,所述像素电路(10)包括储能电路(110)、开关电路(120)和驱动电路(130),所述储能电路(110)的第一端与第一电源连接,用于输入第一电源电压,所述开关电路(120)的第一端与所述储能电路(110)的第二端连接,通过所述开关电路(120)和所述第一电源为所述储能电路(110)提供电压,所述驱动电路(130)的第一端用于输入所述第一电源电压,所述驱动电路(130)的第二端与所述开关电路(120)的第二端连接,所述驱动电路(130)的开关控制端与所述储能电路(110)的第二端连接,其特征在于,所述驱动方法包括:
S10,通过所述开关电路(120)的第二端输入参考电压,所述参考电压通过所述开关电路(120)对所述驱动电路(130)的开关控制端和所述储能电路(110)的第二端初始化;
S20,通过所述驱动电路(130)的第三端输入数据电压,所述数据电压通过所述开关电路(120)写入所述储能电路(110);
所述储能电路(110)包括电容,所述开关电路(120)包括第一晶体管,所述驱动电路(130)包括第二晶体管、第五晶体管和第七晶体管,所述电容的第一端用于输入所述第一电源电压,所述第一晶体管的第一极与所述电容的第二端连接;所述第七晶体管的第一极用于输入所述第一电源电压,所述第七晶体管的第二极与所述第五晶体管的第一极连接,所述第五晶体管的第二极与所述第二晶体管的第一极连接,所述第二晶体管的第二极与所述第一晶体管的第二极连接。
9.如权利要求8所述的像素电路的驱动方法,其特征在于,
所述像素电路(10)包括第六晶体管、第三晶体管、第四晶体管和发光二极管,所述第六晶体管的第一极与所述第五晶体管的第一极连接,所述第六晶体管的第二极用于输入所述数据电压,所述第三晶体管的第一极与所述第一晶体管的第二极连接,所述第三晶体管的第二极用于输入所述参考电压,所述第四晶体管的第一极与所述第一晶体管的第二极连接,所述第四晶体管的第二极与所述发光二极管的阳极连接,所述发光二极管的阴极用于输入第二电源电压,
所述S10包括:
控制所述第三晶体管、所述第四晶体管和所述第一晶体管开启,控制所述第二晶体管、所述第七晶体管和所述第六晶体管关断,所述参考电压对所述第五晶体管的控制端、所述电容的第二端和所述发光二极管初始化;所述驱动方法包括:
所述S20包括:
控制所述第六晶体管、所述第二晶体管、所述第一晶体管开启,控制所述第七晶体管、所述第四晶体管和所述第三晶体管关断,所述数据电压写入所述电容;
S30,控制所述第七晶体管、所述第二晶体管和所述第四晶体管开启,控制所述第三晶体管、所述第六晶体管和所述第一晶体管关断,以使所述发光二极管在所述第一电源电压和所述第二电源电压之间点亮。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111097226.4A CN113763880B (zh) | 2021-09-18 | 2021-09-18 | 像素电路、像素电路的驱动方法及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111097226.4A CN113763880B (zh) | 2021-09-18 | 2021-09-18 | 像素电路、像素电路的驱动方法及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113763880A CN113763880A (zh) | 2021-12-07 |
CN113763880B true CN113763880B (zh) | 2023-03-14 |
Family
ID=78796378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111097226.4A Active CN113763880B (zh) | 2021-09-18 | 2021-09-18 | 像素电路、像素电路的驱动方法及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113763880B (zh) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110078387A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 유기 발광장치 및 그 구동방법 |
KR102617379B1 (ko) * | 2016-05-02 | 2023-12-27 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 이의 제조 방법 |
CN110021275B (zh) * | 2018-01-10 | 2020-07-31 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、像素电路和显示装置 |
CN110176213B (zh) * | 2018-06-08 | 2023-09-26 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
CN109493795B (zh) * | 2019-01-25 | 2022-07-05 | 鄂尔多斯市源盛光电有限责任公司 | 像素电路、像素驱动方法和显示装置 |
KR102669165B1 (ko) * | 2019-11-05 | 2024-05-28 | 삼성디스플레이 주식회사 | 발광 제어 구동부 및 이를 포함하는 표시 장치 |
CN111354308A (zh) * | 2020-04-09 | 2020-06-30 | 上海天马有机发光显示技术有限公司 | 一种像素驱动电路、有机发光显示面板及显示装置 |
CN111599309B (zh) * | 2020-06-30 | 2022-03-11 | 武汉天马微电子有限公司 | 一种像素驱动电路、有机发光显示面板及显示装置 |
CN117975871A (zh) * | 2020-10-15 | 2024-05-03 | 厦门天马微电子有限公司 | 显示面板及其驱动方法以及显示装置 |
CN112909054A (zh) * | 2021-01-26 | 2021-06-04 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
CN113035133A (zh) * | 2021-03-26 | 2021-06-25 | 昆山国显光电有限公司 | 像素驱动电路、像素驱动电路的驱动方法和显示面板 |
-
2021
- 2021-09-18 CN CN202111097226.4A patent/CN113763880B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113763880A (zh) | 2021-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3627485B1 (en) | Pixel driving circuit, pixel driving method and display device | |
CN109509433B (zh) | 像素电路、显示装置和像素驱动方法 | |
CN109285504B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
CN110473496B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN106991968B (zh) | 像素补偿电路及补偿方法、显示装置 | |
US11227548B2 (en) | Pixel circuit and display device | |
CN109801592B (zh) | 像素电路及其驱动方法、显示基板 | |
CN111599308B (zh) | 显示装置及其控制方法、电子设备 | |
KR20040057952A (ko) | 반도체장치 및 이것을 사용한 표시장치 및 전자기기 | |
CN110992891B (zh) | 一种像素驱动电路、驱动方法和显示基板 | |
CN110223639B (zh) | 像素电路、像素驱动方法、显示基板和显示装置 | |
CN100430984C (zh) | 显示装置及其驱动方法 | |
CN111739471A (zh) | 一种显示面板、驱动方法及显示装置 | |
CN111354314A (zh) | 像素电路、像素电路的驱动方法和显示面板 | |
CN110010076B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN113990259B (zh) | 像素驱动电路及显示面板 | |
CN112634833A (zh) | 像素电路及其驱动方法、显示面板 | |
CN111968581B (zh) | 像素电路的驱动方法 | |
US11501713B2 (en) | Pixel circuit, driving method thereof and display device | |
CN108538256B (zh) | 移位寄存单元及其驱动方法、扫描驱动电路和显示装置 | |
CN113724640B (zh) | 一种像素驱动电路、其驱动方法、显示面板及显示装置 | |
CN110992886B (zh) | 一种像素驱动电路以及像素驱动电路的驱动方法 | |
CN113763880B (zh) | 像素电路、像素电路的驱动方法及显示装置 | |
CN112669776B (zh) | 像素电路及其驱动方法、显示面板 | |
US11455947B2 (en) | Pixel circuit, driving method thereof and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |