CN110992891B - 一种像素驱动电路、驱动方法和显示基板 - Google Patents

Abstract

像素驱动电路、驱动方法和显示基板，解决了像素驱动电路的驱动频率提高时，屏体显示不均的问题。像素驱动电路包括：第一初始化模块与发光器件的第二极耦接，用于响应第一开关控制信号而导通，以将第二发光控制信号传输到发光器件的第二极；第二初始化模块与驱动晶体管的控制极耦接，用于响应第一开关控制信号而导通，以将初始化信号传输到驱动晶体管的控制极；采样模块分别与第二初始化模块和驱动晶体管的控制极耦接，用于响应第二开关控制信号而导通，以将数据信号写入驱动晶体管的控制极；发光模块分别与驱动晶体管的三个电极、发光器件的第二极和第二电源信号耦接，用于响应第一发光控制信号而导通，以控制发光器件发光。

Description

一种像素驱动电路、驱动方法和显示基板

技术领域

本发明涉及显示技术领域，具体涉及一种显示屏的像素驱动电路、驱动方法和显示基板。

背景技术

随着增强现实和虚拟现实技术的发展，对显示屏的刷新率提出了更高的要求。以手机为例，通常手机的刷新频率为60Hz，游戏专用手机的刷新频率可达90Hz。随着显示屏的刷新频率的提高，对像素驱动电路的驱动频率提出了更高的要求，然而，随着像素驱动电路的驱动频率的提升，导致屏体显示不均。

发明内容

有鉴于此，本发明实施例致力于提供一种像素驱动电路、驱动方法和显示基板，以解决现有技术中像素驱动电路的驱动频率提高时，屏体显示不均的问题。

本发明第一方面提供了一种像素驱动电路，包括用于驱动发光器件发光的驱动晶体管，发光器件的第一极连接第一电源信号，还包括第一初始化模块、第二初始化模块、采样模块和发光模块。其中，第一初始化模块与发光器件的第二极耦接，用于响应第一开关控制信号而导通，以将第二发光控制信号传输到发光器件的第二极。第二初始化模块与驱动晶体管的控制极耦接，用于响应第一开关控制信号而导通，以将初始化信号传输到驱动晶体管的控制极。采样模块分别与第二初始化模块和驱动晶体管的控制极耦接，用于响应第二开关控制信号而导通，以将数据信号写入驱动晶体管的控制极。发光模块分别与驱动晶体管的三个电极、发光器件的第二极和第二电源信号耦接，用于响应第一发光控制信号而导通，以控制发光器件发光。

在一个实施例中，第一初始化模块包括第一晶体管。第一晶体管的第一极连接发光器件的第二极，第一晶体管的控制极接收第一开关信号，第一晶体管的第二极接收第二发光控制信号。

在一个实施例中，第二初始化模块包括第二晶体管。第二晶体管的控制极接收第一开关控制信号，第二晶体管的第一极连接采样模块，第二晶体管的第二极接收初始化信号。

在一个实施例中，采样模块包括第三晶体管和第四晶体管。第三晶体管的控制极接收第二开关控制信号，第三晶体管的第一极接收数据信号，第三晶体管的第二极连接第四晶体管的第二极；第四晶体管的控制极连接驱动晶体管的控制极，第四晶体管的第一极连接第二晶体管的第一极。

在一个实施例中，发光模块包括第五晶体管、第六晶体管和存储电容。第五晶体管的控制极接收第一发光控制信号，第五晶体管的第一极连接驱动晶体管的第一极，第五晶体管的第二极接收第二电源信号。第六晶体管的控制极接收第一发光控制信号，第六晶体管的第一极连接发光器件的第二极，第六晶体管的第二极连接驱动晶体管的第二极。存储电容的第一端连接驱动晶体管的控制极，存储电容的第二端连接第五晶体管的第二极。

在一个实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为P型薄膜晶体管，P型薄膜晶体管的控制极为栅极，第一极为源极，第二极为漏极。发光器件为有机发光二极管，发光器件的第一极为阴极，发光器件的第二极为阳极。第一电源信号为低电平信号，第二电源信号为高电平信号。

本发明第二方面提供了一种显示基板，包括：阵列排布的多个发光器件；和与多个发光器件一一对应连接的多个像素驱动电路，像素驱动电路采用如上述任一实施例提供的像素驱动电路。

在一个实施例中，阵列排布的多个发光器件包括相邻排布的前一行发光器件和后一行发光器件，前一行发光器件的第二发光控制信号同时作为后一行发光器件的第一发光控制信号。

本发明第三方面提供了一种驱动像素驱动电路的驱动方法，包括：初始化阶段，利用第一开关控制信号、第二开关控制信号和第一发光控制信号导通第一晶体管、第二晶体管和第四晶体管，同时关断第三晶体管、第五晶体管和第六晶体管；利用第二发光控制信号对发光器件的第二端的电压进行初始化；利用初始化信号对驱动晶体管的栅极电压进行初始化。采样阶段，利用第一开关控制信号、第二开关控制信号和第一发光控制信号导通第三晶体管，关断第一晶体管、第二晶体管、第五晶体管和第六晶体管；数据信号经过第三晶体管和第四晶体管被写入存储电容的第一端。发光阶段，利用第一开关控制信号、第二开关控制信号和第一发光控制信号导通第五晶体管和第六晶体管，关断第一晶体管、第二晶体管和第三晶体管；利用存储电容两极板间的电压差驱动发光器件发光。

在一个实施例中，所有晶体管均为P型薄膜晶体管，第一电源信号为低电平，第二电源信号为高电平。在初始化阶段，第二发光控制信号和第一开关控制信号为低电平，第一发光控制信号和第二开关控制信号为高电平。在采样阶段，第二开关控制信号为低电平，第一开关控制信号、第一发光控制信号和第二发光控制信号为高电平。在发光阶段，第一发光控制信号为低电平，第二发光控制信号、第一开关控制信号和第二开关控制信号为高电平。

根据本发明提供的像素驱动电路、驱动方法和显示基板，通过设置两个数值不等的初始化信号，即第二发光控制信号和初始化信号，分别对发光器件和驱动晶体管的控制极进行电压初始化，这样，可以避免发光器件的初始化电压对驱动晶体管的初始化电压的限制。通过设置驱动晶体管的控制极的初始化信号足够高，可以缩短像素单元的充电时间，从而在提高刷新频率的同时，保证屏体亮度的均一性。

附图说明

图1所示为本发明一实施例提供的一种像素驱动电路的模块结构示意图。

图2所示的本发明一实施例提供图1所示像素驱动电路的电路结构示意图。

图3所示为本发明一实施例提供的输入到像素驱动电路中的各信号的时序关系图。

图4所示的本发明一实施例提供的图2所示像素驱动电路初始化阶段的等效电路图。

图5所示的本发明一实施例提供的图2所示像素驱动电路采样阶段的等效电路图。

图6所示的本发明一实施例提供的图2所示像素驱动电路发光阶段的等效电路图。

图7所示为本发明一实施例提供的显示基板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

发明人研究发现，对于现有的像素驱动电路而言，如果增大其驱动频率，像素驱动电路中的存储电容的充电时间就会减少，当数据信号未完全写入到存储电容中就进入发光阶段时，便会造成显示屏亮度不均。由此可见，解决像素驱动电路的驱动频率提高时显示屏的亮度不均的问题的关键在于，在提高驱动频率的前提下，保证数据信号完全写入到存储电容中，即缩短存储电容的充电时间。

发明人进一步发现，对于现有的有机发光二极管(Organic Light-EmittingDiode，OLED)显示屏的像素驱动电路而言，为了避免上一帧图像中各处电压值对下一帧图像的影响，通常会对像素驱动电路进行初始化。在初始化时，为了确保OLED处于截止状态，需要将初始化电压限定为较小值。这种情况下，由于存储电容的充电时间与数据信号和初始化电压的差值正相关，因此当初始化电压较小时，存储电容需要的充电时间较长，即由于OLED的初始化电压拉低了存储电容的初始化电压，从而对存储电容的充电时间的降低造成了限制。

有鉴于此，本申请实施例提供了一种像素驱动电路，利用大小不等的两种初始化电压分别对发光器件，例如OLED，和存储电容进行初始化，以避免发光器件的初始化电压对存储电容的初始化电压的限制。这样，通过设置存储电容的初始化电压足够高，便可以缩短充电时间，进而在提高像素驱动电路的刷新频率的同时，确保显示屏亮度均一性。

图1所示为本发明一实施例提供的一种像素驱动电路的模块结构示意图。如图1所示，像素电路100包括用于驱动发光器件发光的驱动晶体管M0，发光器件的第一极连接第一电源信号Vss。像素电路100还包括第一初始化模块10、第二初始化模块20、采样模块30和发光模块40。

具体而言，第一初始化模块10与发光器件的第二极耦接，用于响应第一开关控制信号S1_N而导通，以将第二发光控制信号S2_N传输到发光器件的第二极。第二初始化模块20与驱动晶体管M0的控制极耦接，用于响应第一开关控制信号S1_N而导通，以将初始化信号Vref传输到驱动晶体管M0的控制极。采样模块30分别与第二初始化模块20和驱动晶体管M0的控制极耦接，用于响应第二开关控制信号S2_N而导通，以将数据信号Vdata写入驱动晶体管M0的控制极。发光模块40分别与驱动晶体管M0的三个电极、发光器件的第二极和第二电源信号Vdd耦接，用于响应第一发光控制信号EM_N而导通，以控制发光器件发光。

下面结合图2所示的本发明一实施例提供图1所示像素驱动电路的电路结构示意图，详细描述像素驱动电路100中各个模块的电路结构。

如图2所示，第一初始化模块10包括第一晶体管M1。第一晶体管M1的第一极连接在发光器件的第二极，第一晶体管M1的控制极接收第一开关控制信号S1_N，第一晶体管M1的第二极接收第二发光控制信号EM_N+1。第一晶体管M1响应第一开关控制信号S1_N信号而导通，以将第二发光控制信号EM_N+1写入到发光器件的第二极，实现对发光器件的第二极电压的初始化。

第二初始化模块20包括第二晶体管M2。第二晶体管M2的控制极接收第一开关控制信号S1_N，第二晶体管M2的第一极连接采样模块30，第二晶体管M2的第二极接收初始化信号Vref。第二晶体管M2响应第一开关控制信号S1_N而导通，以将初始化信号Vref写入到驱动晶体管M0的控制极，实现对存储电容C的第一端的电压初始化。

采样模块30包括第三晶体管M3和第四晶体管M4。第三晶体管M3的控制极接收第二开关控制信号S2_N，第三晶体管M3的第一极接收数据信号Vdata，第三晶体管M3的第二极连接第四晶体管M4的第二极。第四晶体管M4的控制极连接驱动晶体管M0的控制极，第四晶体管M4的第一极连接第二晶体管M2的第一极。第三晶体管M3响应第二开关控制信号S2_N而导通，以将数据信号Vdata输入到第四晶体管M4的第二极。第四晶体管M4响应驱动晶体管M0的控制极的电压而导通，以将由第三晶体管M3传输过来的数据信号Vdata写入驱动晶体管M0的控制极。

发光模块40包括第五晶体管M5、第六晶体管M6和存储电容C。第五晶体管M5的控制极接收第一发光控制信号EM_N，第五晶体管M5的第一极连接驱动晶体管M0的第一极，第五晶体管M5的第二极连接第二电源信号Vdd。第六晶体管M6的控制极接收第一发光控制信号EM_N，第六晶体管M6的第一极连接发光器件的第二极，第六晶体管M6的第二极连接驱动晶体管M0的第二极。第五晶体管M5响应第一发光控制信号EM_N而导通，以将第二电源信号Vdd输入到驱动晶体管M0的第一极。第六晶体管M6响应第一发光控制信号EM_N而导通，以将驱动晶体管M0的第二极的电流输入到发光器件的第二极。进一步地，发光器件的第二极与第一电源信号Vss连接，从而实现发光器件导通发光。

在一个实施例中，驱动晶体管M0、第一至第六晶体管M1～M6均为P型薄膜晶体管，此时P型薄膜晶体管的控制极为栅极，第一极为源极，第二极为漏极。相应地，当发光器件为OLED时，发光器件的第一极为OLED的阴极，第二极为OLED的阳极。这种情况下，第一电源信号Vss为低电平，第二电源信号Vdd为高电平。

应理解的是，上述晶体管也可以选用N型薄膜晶体管，当上述晶体管均选用N型薄膜晶体管时，对应电路中发光器件的电流流向及电源信号的高低电平随着采用不同导电类型的薄膜晶体管作为电路的开关元件的不同而改变。

在一个实施例中，各薄膜晶体管选用低温多晶硅晶体管，能够降低制造成本和产品功耗，具有更快的电子迁移率和更小的薄膜电路面积，提高显示的分辨率和稳定性。

根据本实施例提供的像素驱动电路，通过设置两个初始化信号，利用第二发光控制信号EM_N+1初始化发光器件的第二端电压，利用初始化信号Vref初始化存储电容C的第一端电压，这样，可以避免发光器件的初始化电压对驱动晶体管M0的初始化电压的限制。通过设置存储电容C的第一端的初始化信号Vref足够高，则数据信号Vdata和初始化信号Vref的差值减小，从而缩短存储电容C的充电时间，实现在提高刷新频率的同时，保证屏体亮度均一性的效果。

下面将像素驱动电路100的工作过程划分为：初始化阶段T1、采样阶段T2和发光阶段T3，分别针对每个阶段的驱动过程和原理进行说明。

如图3所示为本发明一实施例提供的输入到像素驱动电路中的各信号的时序关系图。本实施例中选用N型薄膜晶体管，当晶体管栅极信号为低电平时，对应晶体管导通；当晶体管栅极信号为高电平时，对应晶体管关断。发光器件为OLED。初始化信号Vref和第一电源信号为低电平，第二电源信号Vdd为高电平。

[初始化阶段T1]

该阶段中，利用第一开关控制信号S1_N、第二开关控制信号S2_N和第一发光控制信号EM_N导通第一晶体管M1和第二晶体管M2，同时关断第三晶体管M3、第五晶体管M5和第六晶体管M6。利用第二发光控制信号EM_N+1实现对OLED阳极电压的初始化；利用初始化信号Vref实现对存储电容C的第一端电压的初始化，第四晶体管M4被初始化信号Vref导通。

初始化阶段的等效电路结构如图4所示。具体而言，在本实施例中，初始化时，第一开关控制信号S1_N为低电平，用于导通第一晶体管M1和第二晶体管M2；第二开关控制信号S2_N为高电平，用于关断第三晶体管M3；第一发光控制信号EM_N为高电平，用于关断第五晶体管M5和第六晶体管M6。初始化信号Vref1经过第二晶体管M2传输到第一节点NET1，从而导通第四晶体管M4和驱动晶体管M0。

初始化后，OLED的阳极电压为第二发光控制信号EM_N+1。存储电容C1的第一端(即第一节点NET1)的电压为初始化信号Vref，即Vnet1＝Vref。

在该阶段中，对OLED阳极电压进行初始化可以使得OLED每次发光前其阳极电压为固定值，从而避免上一帧图像中OLED阳极电压对下一帧图像OLED阳极电压的影响，确保OLED的发光亮度与数据信号Vdata相匹配。对存储电容C的第一端电压的初始化，可以使得每次向存储电容写入数据信号Vdata之前，存储电容C存储的电压为固定值，从而避免上一帧图像中存储电容C存储的电压对下一帧图像中存储电容C存储的电压的影响。

[采样阶段T2]

该阶段中，利用第一开关控制信号S1_N、第二开关控制信号S2_N和第一发光控制信号EM_N导通第三晶体管M3，并关断第一晶体管M1、第二晶体管M2、第五晶体管M5和第六晶体管M6。数据信号Vdata经过第三晶体管M3和第四晶体管M4被写入存储电容C的第一端。

采样阶段的等效电路结构如图5所示。具体而言，在本实施例中，进行采样时，第二开关控制信号S2_N为低电平，用于导通第三晶体管M3，第一开关控制信号S1_N为高电平；用于关断第一晶体管M1和第二晶体管M2；第一发光控制信号EM_N为高电平，用于关断第五晶体管M5和第六晶体管M6。

在该阶段中，第三晶体管M3和第四晶体管M4导通，数据信号Vdata和第四晶体管M4的阈值电压Vth_M4一起被写入第一节点NET1，也就是说，采样过程中，存储电容C的第一端(即第一节点NET1)的电压由初始化信号Vref逐渐变为数据信号Vdata和第四晶体管M4的阈值电压Vth_M4之和，即Vnet1＝Vdata+Vth_M4。这种情况下，存储电容C充电前后的电压差△V＝Vdata+Vth_M4-Vref，当初始化信号Vref被设置的足够高时，相当于降低了存储电容C充电前后的电压差△V，从而缩短充电时间，提高刷新频率，同时确保显示屏亮度均一性。

与此同时，由上述分析可见，采样完成后，第一节点NET1的电压带有第四晶体管的阈值电压信息，第四晶体管M4的阈值电压和驱动晶体管M0的阈值电压相等，从而实现对驱动晶体管M0的阈值电压的补偿。

[发光阶段T3]

该阶段中，利用第一开关控制信号S1_N、第二开关控制信号S2_N和第一发光控制信号EM_N导通第五晶体管M5和第六晶体管M6，并关断第一晶体管M1、第二晶体管M2和第三晶体管M3；利用存储电容C两端间的电压差驱动OLED发光。

发光阶段的等效电路结构如图6所示。具体而言，在本实施例中，发光时，第一发光控制信号EM_N为低电平，用于导通第五晶体管M5和第六晶体管M6；第一开关控制信号S1_N为高电平，用于关断第一晶体管M1和第二晶体管M2；第二开关控制信号S2_N为高电平，用于关断第三晶体管M3；存储电容C的第一端和驱动晶体管M0的栅极相连，存储电容C的第二端和第二电源信号Vdd相连。

在该阶段中，存储电容C第一端的电压为：Vnet1＝Vdata+Vth_M4，第二端的电压为：Vnet2＝Vdd，则驱动晶体管M0的漏极电流为：

I＝1/2*Cox*μ(W/L)*(Vdata+Vth_M4-Vdd-V0)^2＝K*(Vdata-Vdd)^2

其中，K为系数；V0表示驱动晶体管M0的阈值电压，由于第四晶体管M4和驱动晶体管M0尺寸相同并且靠近，故V0＝Vth_M4。

由上式可知，OLED的发光电流仅与数据信号Vdata和第二电源信号Vdd有关，可以有效避免驱动晶体管阈值电压偏移的问题。

本发明还提供了一种显示基板，如图7所示为本发明一实施例提供的显示基板的结构示意图。如图7所示，显示基板700包括阵列排布的多个发光器件；和与多个发光器件一一对应连接的多个像素驱动电路，像素驱动电路采用上述任一实施例提供的像素驱动电路。

在本实施例中，阵列排布的多个发光器件包括相邻排布的前一行发光器件71和后一行发光器件72，前一行发光器件的第二发光控制信号EM_N+1同时作为后一行发光器件72的第一发光控制信号EM_N。这样，可以简化电路结构。

应当理解，本发明实施例描述中所用到的限定词“第一”、“第二”、“第三”、“第四”、“第五”和“第六”仅用于更清楚的阐述技术方案，并不能用于限制本发明的保护范围。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高刷新频率的像素驱动电路，包括用于驱动发光器件发光的驱动晶体管，所述发光器件的第一极连接第一电源信号，其特征在于，还包括第一初始化模块、第二初始化模块、采样模块和发光模块；

所述第一初始化模块与所述发光器件的第二极耦接，用于响应第一开关控制信号而导通，以将第二发光控制信号传输到所述发光器件的第二极；

所述第二初始化模块与所述驱动晶体管的控制极耦接，用于响应所述第一开关控制信号而导通，以将初始化信号传输到所述驱动晶体管的控制极；

所述采样模块分别与所述第二初始化模块和所述驱动晶体管的控制极耦接，用于响应第二开关控制信号而导通，以将数据信号写入所述驱动晶体管的控制极；

所述发光模块分别与所述驱动晶体管的三个电极、所述发光器件的第二极和第二电源信号耦接，用于响应第一发光控制信号而导通，以控制所述发光器件发光；

其中，所述第二发光控制信号用于对所述发光器件的所述第二极进行初始化，所述初始化信号用于对所述驱动晶体管的所述控制极进行初始化，所述第二发光控制信号小于所述初始化信号。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一初始化模块包括第一晶体管，所述第一晶体管的第一极连接所述发光器件的第二极，所述第一晶体管的控制极接收所述第一开关控制 信号，所述第一晶体管的第二极接收所述第二发光控制信号。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述第二初始化模块包括第二晶体管，所述第二晶体管的控制极接收所述第一开关控制信号，所述第二晶体管的第一极连接所述采样模块，所述第二晶体管的第二极接收所述初始化信号。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述采样模块包括第三晶体管和第四晶体管，

所述第三晶体管的控制极接收所述第二开关控制信号，所述第三晶体管的第一极接收所述数据信号，所述第三晶体管的第二极连接所述第四晶体管的第二极；

所述第四晶体管的控制极连接所述驱动晶体管的控制极，所述第四晶体管的第一极连接所述第二晶体管的第一极。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述发光模块包括第五晶体管、第六晶体管和存储电容，

所述第五晶体管的控制极接收所述第一发光控制信号，所述第五晶体管的第一极连接所述驱动晶体管的第一极，所述第五晶体管的第二极接收所述第二电源信号；

所述第六晶体管的控制极接收所述第一发光控制信号，所述第六晶体管的第一极连接所述发光器件的第二极，所述第六晶体管的第二极连接所述驱动晶体管的第二极；

所述存储电容的第一端连接所述驱动晶体管的控制极，所述存储电容的第二端连接所述第五晶体管的第二极。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型薄膜晶体管，所述P型薄膜晶体管的控制极为栅极，所述第一极为源极，所述第二极为漏极；

所述发光器件为有机发光二极管，所述发光器件的第一极为阴极，所述发光器件的第二极为阳极；

所述第一电源信号为低电平信号，所述第二电源信号为高电平信号。

7.一种显示基板，包括：

阵列排布的多个发光器件；和

与所述多个发光器件一一对应连接的多个像素驱动电路，所述像素驱动电路采用如权利要求1-6中任一所述的高刷新频率的像素驱动电路。

8.根据权利要求7所述的显示基板，其特征在于，所述阵列排布的多个发光器件包括相邻排布的前一行发光器件和后一行发光器件，所述前一行发光器件的所述第二发光控制信号同时作为所述后一行发光器件的所述第一发光控制信号。

9.一种驱动权利要求5所述高刷新频率的像素驱动电路的驱动方法，其特征在于，包括：

初始化阶段，利用第一开关控制信号、第二开关控制信号和第一发光控制信号导通第一晶体管和第二晶体管，同时关断第三晶体管、第五晶体管和第六晶体管；利用第二发光控制信号对发光器件的第二端的电压进行初始化；利用初始化信号对存储电容的第一端电压进行初始化，第四晶体管被所述初始化信号导通；

采样阶段，利用第一开关控制信号、第二开关控制信号和第一发光控制信号导通第三晶体管，关断第一晶体管、第二晶体管、第五晶体管和第六晶体管；数据信号经过第三晶体管和第四晶体管被写入存储电容的第一端；

发光阶段，利用第一开关控制信号、第二开关控制信号和第一发光控制信号导通第五晶体管和第六晶体管，关断第一晶体管、第二晶体管和第三晶体管；利用存储电容两端间的电压差驱动发光器件发光。

10.根据权利要求9所述的驱动方法，其特征在于，所有晶体管均为P型薄膜晶体管，所述第一电源信号为低电平，所述第二电源信号为高电平；

在所述初始化阶段，所述第二发光控制信号和所述第一开关控制信号为低电平，所述第一发光控制信号和所述第二开关控制信号为高电平；

在所述采样阶段，所述第二开关控制信号为低电平，所述第一开关控制信号、所述第一发光控制信号和所述第二发光控制信号为高电平；

在所述发光阶段，所述第一发光控制信号为低电平，所述第二发光控制信号、所述第一开关控制信号和所述第二开关控制信号为高电平。

Images