KR20230011547A - 화소 및 표시 장치 - Google Patents

화소 및 표시 장치 Download PDF

Info

Publication number
KR20230011547A
KR20230011547A KR1020210091769A KR20210091769A KR20230011547A KR 20230011547 A KR20230011547 A KR 20230011547A KR 1020210091769 A KR1020210091769 A KR 1020210091769A KR 20210091769 A KR20210091769 A KR 20210091769A KR 20230011547 A KR20230011547 A KR 20230011547A
Authority
KR
South Korea
Prior art keywords
electrode
transistor
scan
driving
signal
Prior art date
Application number
KR1020210091769A
Other languages
English (en)
Inventor
김현준
김혜민
유병창
정민재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210091769A priority Critical patent/KR20230011547A/ko
Priority to US17/701,089 priority patent/US20230013346A1/en
Priority to CN202210813837.2A priority patent/CN115620673A/zh
Publication of KR20230011547A publication Critical patent/KR20230011547A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 화소는 발광 다이오드 및 제1 내지 제4 트랜지스터들을 포함한다. 상기 제1 트랜지스터의 제1 전극은 데이터 라인 및 상기 제2 트랜지스터를 통해 구동 프레임동안 데이터 신호를 수신하고, 바이어스 프레임동안 바이어스 신호를 수신한다.

Description

화소 및 표시 장치{PIXEL AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 유기 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛을 생성한다
본 발명의 목적은 구동 주파수를 변경하더라도 영상의 표시 품질 저하를 방지할 수 있는 화소 및 표시 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 화소는 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터, 제1 노드와 상기 제1 트랜지스터의 상기 게이트 전극 사이에 연결된 제1 커패시터, 상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극 및 제2 전압을 수신하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 데이터 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제2 전극, 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극, 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터 및 상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제1 전극, 상기 제1 노드 전기적으로 연결되는 제2 전극, 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함하고, 상기 제1 트랜지스터의 상기 제1 전극은 상기 데이터 라인 및 상기 제2 트랜지스터를 통해 구동 프레임동안 데이터 신호를 수신하고, 바이어스 프레임동안 바이어스 신호를 수신한다.
일 실시예에서, 상기 구동 프레임동안 상기 제1 내지 제3 스캔 신호들 각각이 미리 설정된 순서로 활성화될 수 있다.
일 실시예에서, 상기 바이어스 프레임동안 상기 제1 스캔 신호는 활성화되고, 상기 제2 내지 제3 스캔 신호들은 비활성 레벨로 유지될 수 있다.
일 실시예에서, 상기 화소는 상기 제1 전압 라인과 상기 제1 노드 사이에 전기적으로 연결된 제2 커패시터, 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제1 전극, 제3 전압을 수신하는 제3 전압 라인과 전기적으로 연결되는 제2 전극 및 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터, 상기 제1 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 상기 제6 트랜지스터의 제2 전극과 연결된 제1 전극, 제4 전압을 수신하는 제4 전압 라인과 전기적으로 연결되는 제2 전극 및 제5 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터 및 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 제1 전극과 연결된 제2 전극 및 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 구동 프레임동안 상기 제1 내지 제5 스캔 신호들 각각이 미리 설정된 순서로 활성화되고, 상기 바이어스 프레임동안 상기 제2 내지 제4 스캔 신호들은 비활성 레벨로 유지되고, 상기 제1 스캔 신호 및 상기 제5 스캔 신호는 미리 설정된 순서로 활성화될 수 있다.
일 실시예에서, 상기 구동 프레임 및 상기 바이어스 프레임 각각에서 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호는 미리 설정된 순서로 활성화될 수 있다.
일 실시예에서, 상기 제1 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터일 수 있다.
일 실시예에서, 상기 제1 트랜지스터의 게이트 전극에 연결된 제1 전극, 상기 제3 트랜지스터의 제2 전극에 연결된 제2 전극 및 상기 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제1 내지 제4 트랜지스터들 및 상기 제6 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터이고, 상기 제5 트랜지스터 및 상기 제9 트랜지스터 각각은 N-타입 트랜지스터일 수 있다.
본 발명의 일 특징에 따른 표시 장치는 복수의 스캔 라인들 및 데이터 라인에 연결된 화소, 상기 화소를 구동하기 위한 복수의 스캔 신호들을 상기 복수의 스캔 라인들로 출력하는 스캔 구동 회로, 구동 프레임동안 데이터 신호를 상기 데이터 라인으로 출력하고, 바이어스 프레임동안 바이어스 신호를 상기 데이터 라인으로 출력하는 데이터 구동 회로 및 상기 스캔 구동 회로 및 상기 데이터 구동 회로를 제어하는 구동 컨트롤러를 포함하되, 상기 화소는 상기 구동 프레임동안 상기 데이터 라인을 통해 수신되는 상기 데이터 신호에 응답해서 발광하고, 상기 바이어스 프레임동안 상기 데이터 라인을 통해 수신되는 상기 바이어스 신호에 응답해서 초기화된다.
일 실시예에서, 상기 구동 컨트롤러는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어할 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 상기 구동 프레임동안 상기 복수의 스캔 신호들 각각을 미리 설정된 순서로 활성화할 수 있다.
일 실시예에서, 상기 복수의 신호들은 제 1 내지 제3 스캔 신호들을 포함하며, 상기 화소는 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터, 제1 노드와 상기 제1 트랜지스터의 상기 게이트 전극 사이에 연결된 제1 커패시터, 상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극 및 제2 전압을 수신하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 데이터 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제2 전극, 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극, 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터 및 상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제1 전극, 상기 제1 노드 전기적으로 연결되는 제2 전극, 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함하고, 상기 제1 트랜지스터의 상기 제1 전극은 상기 데이터 라인 및 상기 제2 트랜지스터를 통해 구동 프레임동안 데이터 신호를 수신하고, 바이어스 프레임동안 바이어스 신호를 수신할 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 상기 바이어스 프레임동안 상기 제2 내지 제4 스캔 신호들을 비활성 레벨로 유지하고, 상기 제1 스캔 신호를 활성화할 수 있다.
일 실시예에서, 제1 발광 제어 신호 및 제2 발광 제어 신호를 출력하는 발광 구동 회로를 더 포함하고, 상기 복수의 스캔 신호들은 제4 스캔 신호 및 제5 스캔 신호를 더 출력하며, 상기 화소는 상기 제1 전압 라인과 상기 제1 노드 사이에 전기적으로 연결된 제2 커패시터, 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제1 전극, 제3 전압을 수신하는 제3 전압 라인과 전기적으로 연결되는 제2 전극 및 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터, 상기 제1 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극 및 상기 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 상기 제6 트랜지스터의 제2 전극과 연결된 제1 전극, 제4 전압을 수신하는 제4 전압 라인과 전기적으로 연결되는 제2 전극 및 상기 제5 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터 및 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 제1 전극과 연결된 제2 전극 및 상기 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 스캔 구동 회로는 상기 구동 프레임동안 상기 제1 내지 제5 스캔 신호들 각각을 미리 설정된 순서로 활성화하고, 상기 스캔 구동 회로는 상기 바이어스 프레임동안 상기 제2 내지 제4 스캔 신호들을 비활성 레벨로 유지하고, 상기 제1 스캔 신호 및 상기 제5 스캔 신호를 미리 설정된 순서로 각각 활성화할 수 있다.
일 실시예에서, 상기 제1 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터일 수 있다.
일 실시예에서, 상기 제1 트랜지스터의 게이트 전극에 연결된 제1 전극, 상기 제3 트랜지스터의 제2 전극에 연결된 제2 전극 및 상기 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제1 내지 제4 트랜지스터들 및 상기 제6 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터이고, 상기 제5 트랜지스터 및 상기 제9 트랜지스터 각각은 N-타입 트랜지스터일 수 있다.
일 실시예에서, 상기 구동 컨트롤러는 상기 구동 주파수를 제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수 중 어느 하나로 결정하고, 상기 결정된 구동 주파수가 상기 제1 주파수일 때 하나의 프레임은 상기 구동 프레임만 포함하고, 상기 결정된 구동 주파수가 상기 제2 주파수일 때 하나의 프레임은 상기 구동 프레임 및 상기 바이어스 프레임을 포함할 수 있다.
이와 같은 구성을 갖는 표시 장치는 필요에 따라 구동 주파수를 변경할 수 있다. 특히, 구동 주파수가 낮아질 때 화소들 각각으로 소정 레벨의 바이어스 신호를 제공하여 트랜지스터의 히스테리시스 특성에 기인한 표시 품질 저하를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 3은 도 2에 도시된 화소 회로부의 평면도이다.
도 4a, 도 4b 및 도 4c는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 5는 구동 프레임의 수평 주기동안 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 6은 바이어스 프레임의 수평 주기동안 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 8은 도 7에 도시된 화소 회로부의 평면도이다.
도 9는 구동 프레임의 수평 주기동안 도 7에 도시된 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 10은 바이어스 프레임의 수평 주기동안 도 7에 도시된 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS) 및 발광 구동 신호(ECS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD)(또는 제1 전압), 제2 구동 전압(ELVSS)(또는 제2 전압), 제1 초기화 전압(VINT1)(또는 제3 전압) 및 제2 초기화 전압(VINT2)(또는 제4 전압)을 발생한다.
표시 패널(DP)은 스캔 라인들(GCL1-GCLn, GIL1-GILn+1, GWL1-GWLn+1), 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다. 일 실시예에서, 스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열된다. 스캔 라인들(GCL1-GCLn, GIL1-GILn+1, GWL1-GWLn+1)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장된다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열된다. 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장된다.
스캔 라인들(GCL1-GCLn, GIL1-GILn+1, GWL1-GWLn+1) 및 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
도 1에 도시된 예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수 있다. 일 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수 있다.
복수의 화소들(PX)은 스캔 라인들(GCL1-GCLn, GIL1-GILn+1, GWL1-GWLn+1), 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 5개의 스캔 라인들 및 2개의 발광 제어 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GCL1, GIL1, GIL2 GWL1, GWL2) 및 발광 제어 라인들(EML1a, EML1b)에 연결될 수 있다. 또한 2 번째 행의 화소들은 스캔 라인들(GCL2, GIL2, GIL3 GWL2, GWL3) 및 발광 제어 라인들(EML2a, EML2b)에 연결될 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED, 도 2 참조) 및 발광 다이오드(ED)의 발광을 제어하는 화소 회로부(PXC, 도 2 참조)를 포함한다. 화소 회로부(PXC)는 1개 이상의 트랜지스터 및 1개 이상의 커패시터를 포함할 수 있다. 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터의 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 수신한다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 스캔 라인들(GCL1-GCLn, GIL1-GILn+1, GWL1-GWLn+1)로 스캔 신호들(GC1-GCn, GI1-GIn+1, GW1-GWn+1)을 출력할 수 있다.
발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 신호(ECS)에 응답해서 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)로 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 출력할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 데이터 구동 회로(200), 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 제어할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 3은 도 2에 도시된 화소 회로부의 평면도이다.
도 2에는 도 1에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 스캔 라인들(GCL1-GCLn, GIL1-GILn+1, GWL1-GWLn+1) 중 j번째 스캔 라인들(GILj, GCLj, GWLj), j+1번째 스캔 라인들(GILj+1, GWLj+1) 그리고 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb) 중 j번째 발광 제어 라인들(EMLja, EMLjb)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 1에 도시된 복수의 화소들(PX) 각각은 도 2에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
도 2를 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 화소 회로부(PXC) 및 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함한다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 다이오드(ED)를 포함하는 예를 설명한다.
화소 회로부(PXC)는 제1 내지 8 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8) 및 커패시터들(Cst, Chold)를 포함한다. 도 2에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다.
제1 내지 제8 트랜지스터들(T1-T8) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 다른 실시예에서, 제1 내지 제8 트랜지스터들(T1-T8) 중 적어도 하나는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다. 다른 실시예에서, 제1 내지 제8 트랜지스터들(T1-T8) 전체가 N-타입 트랜지스터일 수 있다.
스캔 라인들(GCLj, GILj, GILj+1, GWLj, GWLj+1)은 스캔 신호들(GCj, GIj, GIj+1, GWj, GWj+1)을 각각 전달하고, 발광 제어 라인들(EMLja, EMLjb)은 발광 제어 신호들(EMja, EMjb)를 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di) 및 바이어스 신호(Bi) 중 어느 하나를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 1 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제4 구동 전압 라인들(VL1, VL2, VL3, VL4)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 전달할 수 있다. 데이터 라인(DLi)을 통해 전달되는 바이어스 신호(Bi)는 소정의 전압 레벨(예를 들면, 3~7V 사이의 전압 레벨)을 갖는 신호일 수 있다. 데이터 라인(DLi)을 통해 전달되는 바이어스 신호(Bi)는 추후 상세히 설명된다.
제1 트랜지스터(T1)는 제8 트랜지스터(T8)를 경유하여 제1 구동 전압 라인(VL1)과 전기적으로 연결된 제1 전극(S1), 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극(D1), 제1 노드(N1)와 연결된 게이트 전극(G1)을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)을 통해 데이터 신호(Di)를 전달받아 발광 다이오드(ED)에 구동 전류를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극(S2), 제1 트랜지스터(T1)의 제1 전극(S1)과 연결된 제2 전극(D2) 및 스캔 라인(GWLj)과 연결된 게이트 전극(G2)을 포함한다. 제2 트랜지스터(T2)는 스캔 라인(GWLj)을 통해 전달받은 스캔 신호(GWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터의 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극(D1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결된 제2 전극, 스캔 라인(GILj+1)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 스캔 라인(GILj+1)을 통해 전달받은 스캔 신호(GIj+1)에 따라 턴 온되어 제1 트랜지스터(T1)의 제2 전극(D1)과 제1 트랜지스터(T1)의 게이트 전극(G1)을 서로 전기적으로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 초기화 전압(VINT1)이 전달되는 제3 구동 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 스캔 라인(GILj)을 통해 전달받은 스캔 신호(GIj)에 따라 턴 온되어 제1 초기화 전압(VINT1)을 제1 트랜지스터(T1)의 게이트 전극에 전달한다. 제1 초기화 전압(VINT1)은 제1 트랜지스터(T1)의 게이트 전극을 초기화하기 위한 전압일 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제1 전극과 연결된 제1 전극(S5), 제1 노드(N1)와 연결된 제2 전극(D5) 및 스캔 라인(GCLj)과 연결된 게이트 전극(G5)을 포함한다. 제5 트랜지스터(T5)는 스캔 라인(GCLj)을 통해 전달받은 스캔 신호(GCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제1 전극(S1)과 제1 노드(N1)를 전기적으로 연결한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극(D1)과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLjb)에 연결된 게이트 전극을 포함한다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 제2 전극과 연결된 제1 전극, 제4 구동 전압 라인(VL4)과 연결된 제2 전극 및 스캔 라인(GWLj+1)과 연결된 게이트 전극을 포함한다. 제7 트랜지스터(T7)는 스캔 라인(GWLj+1)을 통해 전달받은 스캔 신호(GWj+1)에 따라 턴 온되어 발광 다이오드(ED)의 애노드의 전류를 제4 구동 전압 라인(VL4)으로 바이패스한다.
제8 트랜지스터(T8)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLja)에 연결된 게이트 전극을 포함한다.
도 2 및 도 3에 도시된 것과 같이, 제1 트랜지스터(T1)의 제1 전극(S1), 제2 트랜지스터(T2)의 제2 전극(D2) 및 제5 트랜지스터(T5)의 제1 전극(S5)은 서로 전기적으로 연결되며, 제1 트랜지스터(T1)의 제1 전극(S1), 제2 트랜지스터(T2)의 제2 전극(D2) 및 제5 트랜지스터(T5)의 제1 전극(S5)은 하나의 액티브 패턴에 의해 형성될 수 있다.
커패시터(Chold)는 제1 구동 전압 라인(VL1)과 제1 노드(N1) 사이에 연결된다. 도 3에 도시된 예에서, 커패시터(Chold)는 제1 구동 전압 라인(VL1)과 도전층(CL)에 의해 형성될 수 있다.
커패시터(Cst)는 제1 노드(N1)와 트랜지스터(T1)의 게이트 전극(G1) 사이에 연결된다. 도 3에 도시된 예에서, 커패시터(Cst)는 도전층(CL)과 트랜지스터(T1)의 게이트 전극(G1)에 의해 형성될 수 있다. 도전층(CL)은 제5 트랜지스터(T5)의 제2 전극(D5)과 전기적으로 연결될 수 있다.
도 3에는 스캔 라인들(GILj-1, GILj)이 도시되어 있다. 도 2에 도시된 스캔 라인들(GILj, GILj+1)은 스캔 라인들(GILj-1, GILj)과 동일한 방식으로 배치될 수 있다.
도 3에서 제3, 제4, 제6, 제7 및 제8 트랜지스터들(T4, T4, T6, T7, T8) 각각의 제1 전극, 제2 전극 및 게이트 전극에 대한 인출부호는 병기하지 않았다. 인출 부호 T4, T4, T6, T7, T8는 제3, 제4, 제6, 제7 및 제8 트랜지스터들(T4, T4, T6, T7, T8) 각각의 게이트 전극을 가리킨다. 제3, 제4, 제6, 제7 및 제8 트랜지스터들(T4, T4, T6, T7, T8)의 제1 전극 및 제2 전극은 액티브 패턴(AP)에 의해 형성될 수 있다.
일 실시예에 따른 화소(PXij)의 구조 및 레이아웃은 도 2 및 도 3에 도시한 예시에 한정되지 아니하며, 또한 한 화소(PXij)가 포함하는 트랜지스터들의 수와 커패시터들의 수 및 연결 관계는 다양하게 변형 가능하다.
도 4a, 도 4b 및 도 4c는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 4a, 도 4b 및 도 4c를 참조하면, 표시 장치(DD)의 구동 주파수는 다양하게 변경될 수 있다. 설명의 편의를 위해 표시 장치(DD)는 제1 주파수(예를 들면, 240Hz), 제2 주파수(예를 들면, 120Hz) 및 제3 주파수(예를 들면, 60Hz)로 동작하는 것을 일 예로 설명하나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 영상 신호(RGB)의 타입에 따라 표시 장치(DD)의 구동 주파수는 제1 주파수, 제2 주파수 및 제3 주파수 중 어느 하나로 선택될 수 있다. 예를 들어, 영상 신호(RGB)가 동영상인 경우 표시 장치(DD)의 구동 주파수는 제1 주파수로 선택될 수 있다. 예를 들어, 영상 신호(RGB)가 변화 주기가 긴 영상인 경우 표시 장치(DD)의 구동 주파수는 제2 주파수로 선택될 수 있다. 예를 들어, 영상 신호(RGB)가 디지털 액자와 같이, 장시간 변화가 없는 영상인 경우 표시 장치(DD)의 구동 주파수는 제3 주파수로 선택될 수 있다.
구동 컨트롤러(100)는 스캔 제어 신호(SCS)를 스캔 구동 회로(SD)로 제공한다. 스캔 제어 신호 (SCS)는 한 프레임의 시작을 나타내는 시작 신호(STV)를 포함할 수 있다.
도 4a는 표시 장치(DD)의 구동 주파수가 제1 주파수(예를 들면, 240Hz)일 때 시작 신호(STV) 및 스캔 신호들의 타이밍도이다.
도 1 및 도 4a를 참조하면, 구동 주파수가 제1 주파수(예를 들면, 240Hz)일 때 프레임들(F11, F12, F13, F14) 각각의 시작에서 시작 신호(STV)는 로우 레벨로 활성화된다. 스캔 구동 회로(SD)는 시작 신호(STV)에 응답해서 프레임들(F11, F12, F13, F14) 각각에서 스캔 신호들(GI1-GIn+1) 및 스캔 신호들(GW1-GWn+1)을 순차적으로 로우 레벨로 활성화한다. 도 4a에는 스캔 신호들(GI1-GIn+1) 및 스캔 신호들(GW1-GWn+1)만 도시되었으나, 스캔 신호들(GC1-GCn) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)도 프레임들(F11, F12, F13, F14) 각각에서 순차적으로 로우 레벨로 활성화될 수 있다.
도 4b는 표시 장치(DD)의 구동 주파수가 제2 주파수(예를 들면, 120Hz)일 때 시작 신호(STV) 및 스캔 신호들의 타이밍도이다.
도 1 및 도 4b를 참조하면, 구동 주파수가 제2 주파수(예를 들면, 120Hz)일 때 프레임들(F21, F22) 각각의 시작에서 시작 신호(STV)는 로우 레벨로 활성화된다. 프레임들(F21, F22) 각각의 지속 시간은 도 4a에 도시된 프레임들(F11, F12, F13, F14) 각각의 지속 시간의 2배일 수 있다.
프레임들(F21, F22) 각각은 1개의 구동 프레임(DF)과 1개의 바이어스 프레임(BF)을 포함할 수 있다. 스캔 구동 회로(SD)는 구동 프레임(DF)동안 스캔 신호들(GI1-GIn+1), 스캔 신호들(GC1-GCn+1), 스캔 신호들(GW1-GWn+1) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 미리 설정된 순서대로 순차적으로 로우 레벨로 활성화한다.
도 4b에는 스캔 신호들(GI1-GIn+1) 및 스캔 신호들(GW1-GWn+1)만 도시되었으나, 스캔 신호들(GC1-GCn) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)도 구동 프레임(DF)동안 순차적으로 로우 레벨로 활성화될 수 있다.
스캔 구동 회로(SD)는 바이어스 프레임(BF)동안 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨에 영향을 주는 제3 및 제4 트랜지스터들(T3, T4)을 제어하는 스캔 신호들(GI1-GIn+1)을 하이 레벨의 비활성 상태로 유지한다. 또한 스캔 구동 회로(SD)는 바이어스 프레임(BF)동안 스캔 신호들(GW1-GWn+1)만 순차적으로 로우 레벨로 활성화하여 제1 트랜지스터(T1)의 소스 전극 및 발광 다이오드(ED)의 애노드를 초기화시킨다.. 스캔 신호들 중 바이어스 프레임(BF)은 셀프 스캔 프레임으로 불리울 수 있다.
도 4b에 도시되지 않았으나, 스캔 신호들(GC1-GCn)도 바이어스 프레임(BF)동안 하이 레벨의 비활성 상태로 유지될 수 있다.
도 4a에 도시된 예에서, 프레임들(F11, F12, F13, F14) 각각은 도 4b에 도시된 구동 프레임(DF)에 대응할 수 있다.
도 4c는 표시 장치(DD)의 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 시작 신호(STV) 및 스캔 신호들의 타이밍도이다.
도 1 및 도 4c를 참조하면, 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 프레임(F31)의 시작에서 시작 신호(STV)는 로우 레벨로 활성화된다. 프레임(F31)의 지속 시간은 도 4b에 도시된 프레임들(F21, F22) 각각의 지속 시간의 2배일 수 있다. 프레임(F31)의 지속 시간은 도 4a에 도시된 프레임들(F11, F12, F13, F14) 각각의 지속 시간의 4배일 수 있다.
프레임(F31)은 1개의 구동 프레임(DF)과 3개의 바이어스 프레임들(BF)을 포함할 수 있다. 스캔 구동 회로(SD)는 구동 프레임(DF)동안 스캔 신호들(GI1-GIn+1) 및 스캔 신호들(GW1-GWn+1)을 순차적으로 로우 레벨로 활성화한다.
도 4c에는 스캔 신호들(GI1-GIn+1) 및 스캔 신호들(GW1-GWn+1)만 도시되었으나, 스캔 신호들(GC1-GCn) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)도 구동 프레임(DF)동안 순차적으로 로우 레벨로 활성화될 수 있다.
스캔 구동 회로(SD)는 3개의 바이어스 프레임들(BF) 각각에서 스캔 신호들(GI1-GIn+1)을 하이 레벨의 비활성 상태로 유지하고, 스캔 신호들(GW1-GWn+1)만 순차적으로 로우 레벨로 활성화한다.
도 4c에 도시되지 않았으나, 스캔 신호들(GC1-GCn)도 바이어스 프레임들(BF) 각각에서 하이 레벨의 비활성 상태로 유지될 수 있다.
도 5는 구동 프레임의 수평 주기동안 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 2 및 도 5를 참조하여 일 실시예에 따른 표시 장치의 동작에 대하여 설명한다.
도 2 및 도 5를 참조하면, 구동 프레임(DF)(도 4a 내지 도 4c 참조)의 수평 주기(DF-H)는 도 1에 도시된 한 행의 화소들(PX) 즉, 제1 방향(DR1)으로 나열된 화소들(PX)로 데이터 신호가 제공되는 시간을 의미한다.
초기화 구간 동안 스캔 라인(GILj)을 통해 로우 레벨의 스캔 신호(GIj)가 제공되고, 스캔 라인(GCLj)을 통해 로우 레벨의 스캔 신호(GCj)가 제공되며, 발광 제어 라인(EMLja)을 통해 로우 레벨의 신호가 제공된다. 로우 레벨의 스캔 신호(GIj)에 응답해서 제4 트랜지스터(T4)가 턴 온되며, 제4 트랜지스터(T4)를 통해 제1 초기화 전압(VINT1)이 제1 트랜지스터(T1)의 게이트 전극에 전달된다. 한편, 로우 레벨의 스캔 신호(GCj)에 응답해서 제5 트랜지스터(T5)가 턴 온되며, 로우 레벨의 발광 제어 신호(EMja)에 응답해서 제8 트랜지스터(T8)가 턴 온됨에 따라 제1 노드(N1)로 제1 구동 전압(ELVDD)이 제공된다.
보상 구간동안 스캔 신호(GIj)는 하이 레벨로 비활성화되고, 스캔 신호(GIj+1)가 로우 레벨로 활성화된다. 로우 레벨의 스캔 신호(GIj+1)에 응답해서 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스된다. 따라서 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 문턱 전압(Vth로 표기함)만큼 감소한 전압(ELVDD-Vth)이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 그 결과, 커패시터(Cst)의 일단에는 제1 구동 전압(ELVDD)이 제공되고, 타단에는 전압(ELVDD-Vth)이 제공된다.
데이터 기입 구간동안 발광 제어 신호(EMja)가 하이 레벨로 비활성화되고, 스캔 신호(GWj)가 로우 레벨로 활성화되면, 제8 트랜지스터(T8)는 턴 오프되고, 제2 트랜지스터(T2)는 턴 온되어서 제1 노드(N1)로 데이터 신호(Di)가 전달된다. 따라서 커패시터(Cst)에는 데이터 신호(Di)와 문턱 전압(Vth)의 차(Di-Vth)에 해당하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 스캔 라인(GWLj+1)을 통해 로우 레벨의 스캔 신호(GWj+1)를 공급받아 턴 온된다. 제7 트랜지스터(T7)에 의해 발광 다이오드(ED)를 통해 흐르는 전류의 일부가 바이패스 전류로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
다음, 발광 구간 동안 발광 제어 신호들(EMja, EMjb)이 모두 로우 레벨로 활성화되면, 제1 구동 전압 라인(VL1)과 제2 구동 전압 라인(VL2)을 통해 전류 경로가 형성된다. 제1 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류가 흐른다.
도 6은 바이어스 프레임의 수평 주기동안 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 2 및 도 6을 참조하면, 바이어스 프레임(BF)(도 4b 및 도 4c 참조)의 수평 주기(BF-H)는 도 1에 도시된 한 행의 화소들(PX) 즉, 제1 방향(DR1)으로 나열된 화소들(PX)로 바이어스 신호가 제공되는 시간을 의미한다.
바이어스 프레임(BF)동안 스캔 신호들(GCj, GIj, GIj+1)은 비활성 레벨인 하이 레벨로 유지된다. 따라서, 제3, 제4, 제5 트랜지스터들(T3, T4, T5)은 턴 오프 상태를 유지할 수 있다.
바이어스 기입 구간동안 발광 제어 신호(EMja)가 하이 레벨로 비활성화되고, 스캔 신호(GWj)가 로우 레벨로 활성화되면, 제8 트랜지스터(T8)는 턴 오프되고, 제2 트랜지스터(T2)는 턴 온되어서 제1 트랜지스터(T1)의 제1 전극(S1)으로 바이어스 신호(Bi)가 전달된다.
제1 트랜지스터(T1)의 문턱 전압(Vth)은 또한 제1 트랜지스터(T1)의 게이트-소스 전압에 따라 변할 수 있다. 예를 들어, 제1 트랜지스터(T1)의 문턱 전압(Vth)은 게이트-소스 전압이 로우 레벨로부터 하이 레벨로 상승되고 있을 때 제1 평균 레벨을 가질 수 있지만, 게이트-소스 전압이 하이 레벨로부터 로우 레벨로 낮아질 때 제1 평균 레벨과는 상이한 제2 평균 레벨을 가질 수 있다. 이러한 제1 평균 레벨과 제2 평균 레벨은 제1 트랜지스터(T1)의 서로 다른 전류-전압(I-V) 특성 곡선들을 도출할 수 있다. 게이트-소스 전압에 대한 문턱 전압(Vth)의 이러한 의존성은 트랜지스터의 히스테리시스(hysteresis)로 지칭될 수 있다.
제1 트랜지스터(T1)의 히스테리시스 특성에 따라, 이전 프레임에서 인가된 데이터 신호(Di)에 의해 현재 프레임에서 인가된 데이터 전압(Di)에 의한 제1 트랜지스터(T1)의 구동 전류가 영향을 받는다. 구체적으로, 현재 프레임에서 특정 계조의 영상을 표시하기 위한 데이터 신호(Di)가 제공될 때 이전 프레임에서 저계조의 영상을 표시하기 위한 데이터 신호(Di)가 인가된 경우에 발광 다이오드(ED)에는 현재 프레임의 특정 계조보다 높은 계조의 영상이 표시될 수 있다. 또한, 현재 프레임에서 특정 계조의 영상을 표시하기 위한 신호(Di)가 제공될 때, 이전 프레임에서 고계조의 영상을 표시하기 위한 데이터 전압(Vdata)가 인가된 경우에 발광 다이오드(ED)에는 현재 프레임의 특정 계조보다 낮은 계조의 영상이 표시될 수 있다.
표시 장치(DD)의 구동 주파수가 높을 때에는 데이터 신호(Di)의 변화 주기가 빠르므로 문제되지 않을 수 있다. 그러나, 표시 장치(DD)의 구동 주파수가 낮아질수록 데이터 신호(Di)의 변화 주기가 길어지므로 제1 트랜지스터(T1)의 히스테리시스 특성에 따른 휘도 변화가 사용자에게 감지될 수 있다. 특히, 구동 주파수가 제1 주파수에서 제2 주파수로 변경되고, 다시 제2 주파수에서 제1 주파수로의 변경이 잦은 가변 주파수 모드에서 히스테리시스 특성에 따른 휘도 변화가 사용자에게 감지될 수 있다
도 4b에 도시된 예에서, 프레임(F21) 내 구동 프레임(DF)과 프레임(F22) 내 구동 프레임(DF) 사이의 바이어스 프레임(BF)동안 제1 트랜지스터(T1)의 제1 전극(S1)으로 바이어스 신호(Bi)를 제공함으로써 제1 트랜지스터(T1)의 히스테리시스 특성에 따른 휘도 변화를 최소화할 수 있다. 바이어스 신호(Bi)는 제1 트랜지스터(T1)의 게이트-소스 전압 차를 가능한 크게 할 수 있는 전압 레벨로 결정될 수 있다. 즉, 바이어스 프레임(BF)동안 도 1에 도시된 모든 화소들(PX) 내의 제1 트랜지스터(T1)의 제1 전극으로 동일한 바이어스 신호(Bi)를 제공함으로써 제1 트랜지스터(T1)를 초기화할 수 있다. 따라서, 제1 트랜지스터(T1)의 히스테리시스 특성에 기인한 휘도 변화를 최소화할 수 있다.
도 4c에 도시된 것과 같이, 표시 장치(DD)의 구동 주파수가 제3 주파수(예를 들면, 60Hz)로 설정되는 경우, 표시 장치(DD)의 구동 주파수가 제1 주파수(예를 들면, 240Hz)인 경우에 비해 한 프레임(F31)의 지속 시간이 길다. 이 경우, 제1 트랜지스터(T1)의 히스테리시스 특성에 따른 휘도 변화가 사용자에게 인지될 수 있다. 구동 주파수가 제3 주파수일 때 한 프레임(F31)은 3개의 바이어스 프레임들(BF)을 포함할 수 있다. 즉, 하나의 프레임(F31) 동안 제1 트랜지스터(T1)의 제1 전극으로 바이어스 신호(Bi)를 주기적으로 3번 제공함으로써 제1 트랜지스터(T1)의 히스테리시스 특성에 의한 휘도 변화를 최소화할 수 있다.
일 실시예에서, 도 1에 도시된 구동 컨트롤러(100)는 구동 프레임(DF)동안 영상 신호(RGB)에 대응하는 영상 데이터 신호(DATA)를 데이터 구동 회로(200)로 제공할 수 있다. 또한 구동 컨트롤러(100)는 바이어스 프레임(BF)동안 소정의 계조 레벨에 대응하는 영상 데이터 신호(DATA)를 데이터 구동 회로(200)로 제공할 수 있다. 소정의 계조 레벨은 제1 트랜지스터(T1)의 히스테리시스 특성을 보상할 수 있는 계조 레벨일 수 있다.
일 실시예에서, 데이터 구동 회로(200)는 데이터 제어 신호(DCS)에 포함된 주파수 정보에 따라 바이어스 프레임(BF)동안 바이어스 신호들(B1-Bn)을 데이터 라인들(DL1-DLn)로 각각 제공할 수 있다. 데이터 라인들(DL1-DLn)로 제공되는 바이어스 신호들(B1-Bn)은 동일한 전압 레벨일 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 8은 도 7에 도시된 화소 회로부의 평면도이다.
도 7 및 도 8을 참조하면, 화소 회로부(PXCa)는 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, NT5, T6, T7, T8, NT9) 및 커패시터들(Cst, Chold)을 포함한다. 제1 내지 제4 트랜지스터들(T1-T4), 제6 내지 제8 트랜지스터들(T6-T8) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 제5 트랜지스터(NT5) 및 제9 트랜지스터(NT9)는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터이다.
도 7에 도시된 제1 내지 제4 트랜지스터들(T1-T4), 제6 내지 제8 트랜지스터들(T6-T8), 커패시터들(Cst, Chold) 각각은 도 2에 도시된 제1 내지 제4 트랜지스터들(T1-T4), 제6 내지 제8 트랜지스터들(T6-T8) 및 커패시터들(Cst, Chold)과 동일한 회로 구성을 가지므로 동일한 인출부호를 병기하며, 중복되는 설명은 생략한다.
제5 트랜지스터(NT5)는 제1 트랜지스터(T1)의 제1 전극과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제5 트랜지스터(NT5)는 스캔 라인(GCLj)을 통해 전달받은 스캔 신호(GCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제1 전극과 제1 노드를 전기적으로 연결한다.
제9 트랜지스터(NT9)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제3 트랜지스터(T3)의 제2 전극과 연결된 제2 전극 및 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제9 트랜지스터(NT9)는 스캔 라인(GCLj)을 통해 전달받은 스캔 신호(GCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제1 전극과 제1 노드를 전기적으로 연결한다.
도 9는 구동 프레임의 수평 주기동안 도 7에 도시된 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 7 및 도 9를 참조하면, 구동 프레임(DF)(도 4a 내지 도 4c 참조)의 수평 주기(DF-H)는 도 1에 도시된 한 행의 화소들(PX) 즉, 제1 방향(DR1)으로 나열된 화소들(PX)로 데이터 신호가 제공되는 시간을 의미한다.
초기화 구간 동안 스캔 라인(GILj)을 통해 로우 레벨의 스캔 신호(GIj)가 제공되고, 스캔 라인(GCLj)을 통해 하이 레벨의 스캔 신호(GCj)가 제공되며, 발광 제어 라인(EMLja)을 통해 로우 레벨의 신호가 제공된다. 로우 레벨의 스캔 신호(GIj)에 응답해서 제4 트랜지스터(T4)가 턴 온되며, 제4 트랜지스터(T4)를 통해 제1 초기화 전압(VINT1)이 제1 트랜지스터(T1)의 게이트 전극에 전달된다. 한편, 하이 레벨의 스캔 신호(GCj)에 응답해서 제5 트랜지스터(NT5)가 턴 온되며, 로우 레벨의 발광 제어 신호(EMja)에 응답해서 제8 트랜지스터(T8)가 턴 온됨에 따라 제1 노드(N1)로 제1 구동 전압(ELVDD)이 제공된다. 한편, 하이 레벨의 스캔 신호(GCj)에 응답해서 제9 트랜지스터(NT9)가 턴 온 상태를 유지한다.
보상 구간동안 스캔 신호(GIj)는 하이 레벨로 비활성화되고, 스캔 신호(GIj+1)가 로우 레벨로 활성화된다. 로우 레벨의 스캔 신호(GIj+1)에 응답해서 제3 트랜지스터(T3)가 턴 온됨에 따라 제3 트랜지스터(T3) 및 제9 트랜지스터(NT9)를 통해 제1 트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스된다. 따라서 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 문턱 전압(Vth로 표기함)만큼 감소한 전압(ELVDD-Vth)이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 그 결과, 커패시터(Cst)의 일단에는 제1 구동 전압(ELVDD)이 제공되고, 타단에는 전압(ELVDD-Vth)이 제공된다.
데이터 기입 구간동안 발광 제어 신호(EMja)가 하이 레벨로 비활성화되고, 스캔 신호(GWj)가 로우 레벨로 활성화되면, 제8 트랜지스터(T8)는 턴 오프되고, 제2 트랜지스터(T2)는 턴 온되어서 제1 노드(N1)로 데이터 신호(Di)가 전달된다. 따라서 커패시터(Cst)에는 데이터 신호(Di)와 문턱 전압(Vth)의 차(Di-Vth)에 해당하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 스캔 라인(GWLj+1)을 통해 로우 레벨의 스캔 신호(GWj+1)를 공급받아 턴 온된다. 제7 트랜지스터(T7)에 의해 발광 다이오드(ED)를 통해 흐르는 전류의 일부가 바이패스 전류로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
다음, 발광 구간 동안 발광 제어 신호들(EMja, EMjb)이 모두 로우 레벨로 활성화되면, 제1 구동 전압 라인(VL1)과 제2 구동 전압 라인(VL2)을 통해 전류 경로가 형성된다. 제1 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류가 흐른다.
도 10은 바이어스 프레임의 수평 주기동안 도 7에 도시된 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 7 및 도 10을 참조하면, 바이어스 프레임(BF)(도 4b 및 도 4c 참조)의 수평 주기(DF-B)는 도 1에 도시된 한 행의 화소들(PX) 즉, 제1 방향(DR1)으로 나열된 화소들(PX)로 바이어스 신호가 제공되는 시간을 의미한다.
바이어스 프레임(BF)동안 스캔 신호(GCj)는 비활성 레벨인 로우 레벨로 유지되고, 스캔 신호들(GIj, GIj+1)은 비활성 레벨인 하이 레벨로 유지된다. 따라서, 제3, 제4, 제5 트랜지스터들(T3, T4, T5)은 턴 오프 상태를 유지할 수 있다.
바이어스 기입 구간동안 발광 제어 신호(EMja)가 하이 레벨로 비활성화되고, 스캔 신호(GWj)가 로우 레벨로 활성화되면, 제8 트랜지스터(T8)는 턴 오프되고, 제2 트랜지스터(T2)는 턴 온되어서 제1 트랜지스터(T1)의 제1 전극(S1)으로 바이어스 신호(Bi)가 전달될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
DD: 표시 장치
DP: 표시 패널
100: 구동 컨트롤러
200: 데이터 구동 회로
300: 전압 발생기
SD: 스캔 구동 회로
EDC: 발광 구동 회로
PX: 화소
PXC: 화소 회로부

Claims (20)

  1. 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터;
    제1 노드와 상기 제1 트랜지스터의 상기 게이트 전극 사이에 연결된 제1 커패시터;
    상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극 및 제2 전압을 수신하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드;
    데이터 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제2 전극, 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극, 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제1 전극, 상기 제1 노드 전기적으로 연결되는 제2 전극, 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 상기 제1 전극은 상기 데이터 라인 및 상기 제2 트랜지스터를 통해 구동 프레임동안 데이터 신호를 수신하고, 바이어스 프레임동안 바이어스 신호를 수신하는 화소.
  2. 제 1 항에 있어서,
    상기 구동 프레임동안 상기 제1 내지 제3 스캔 신호들 각각이 미리 설정된 순서로 활성화되는 화소.
  3. 제 1 항에 있어서,
    상기 바이어스 프레임동안 상기 제1 스캔 신호는 활성화되고, 상기 제2 내지 제3 스캔 신호들은 비활성 레벨로 유지되는 화소.
  4. 제 1 항에 있어서,
    상기 제1 전압 라인과 상기 제1 노드 사이에 전기적으로 연결된 제2 커패시터;
    상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제1 전극, 제3 전압을 수신하는 제3 전압 라인과 전기적으로 연결되는 제2 전극 및 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 제6 트랜지스터의 제2 전극과 연결된 제1 전극, 제4 전압을 수신하는 제4 전압 라인과 전기적으로 연결되는 제2 전극 및 제5 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터; 및
    제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 제1 전극과 연결된 제2 전극 및 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함하는 화소.
  5. 제 4 항에 있어서,
    상기 구동 프레임동안 상기 제1 내지 제5 스캔 신호들 각각이 미리 설정된 순서로 활성화되고,
    상기 바이어스 프레임동안 상기 제2 내지 제4 스캔 신호들은 비활성 레벨로 유지되고, 상기 제1 스캔 신호 및 상기 제5 스캔 신호는 미리 설정된 순서로 활성화되는 화소.
  6. 제 4 항에 있어서,
    상기 구동 프레임 및 상기 바이어스 프레임 각각에서 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호는 미리 설정된 순서로 활성화되는 화소.
  7. 제 4 항에 있어서,
    상기 제1 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터인 화소.
  8. 제 4 항에 있어서,
    상기 제1 트랜지스터의 게이트 전극에 연결된 제1 전극, 상기 제3 트랜지스터의 제2 전극에 연결된 제2 전극 및 상기 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터를 더 포함하는 화소.
  9. 제 8 항에 있어서,
    상기 제1 내지 제4 트랜지스터들 및 상기 제6 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터이고, 상기 제5 트랜지스터 및 상기 제9 트랜지스터 각각은 N-타입 트랜지스터인 화소.
  10. 복수의 스캔 라인들 및 데이터 라인에 연결된 화소;
    상기 화소를 구동하기 위한 복수의 스캔 신호들을 상기 복수의 스캔 라인들로 출력하는 스캔 구동 회로;
    구동 프레임동안 데이터 신호를 상기 데이터 라인으로 출력하고, 바이어스 프레임동안 바이어스 신호를 상기 데이터 라인으로 출력하는 데이터 구동 회로; 및
    상기 스캔 구동 회로 및 상기 데이터 구동 회로를 제어하는 구동 컨트롤러를 포함하되,
    상기 화소는 상기 구동 프레임동안 상기 데이터 라인을 통해 수신되는 상기 데이터 신호에 응답해서 발광하고, 상기 바이어스 프레임동안 상기 데이터 라인을 통해 수신되는 상기 바이어스 신호에 응답해서 초기화되는 표시 장치.
  11. 제 10 항에 있어서,
    상기 구동 컨트롤러는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 상기 구동 프레임 및 상기 바이어스 프레임으로 동작하도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 스캔 구동 회로는 상기 구동 프레임동안 상기 복수의 스캔 신호들 각각을 미리 설정된 순서로 활성화하는 표시 장치.
  13. 제 10 항에 있어서,
    상기 복수의 신호들은 제 1 내지 제3 스캔 신호들을 포함하며,
    상기 화소는,
    제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터;
    제1 노드와 상기 제1 트랜지스터의 상기 게이트 전극 사이에 연결된 제1 커패시터;
    상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극 및 제2 전압을 수신하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드;
    데이터 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제2 전극, 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극에 전기적으로 연결되는 제1 전극, 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제1 전극에 전기적으로 연결되는 제1 전극, 상기 제1 노드 전기적으로 연결되는 제2 전극, 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 상기 제1 전극은 상기 데이터 라인 및 상기 제2 트랜지스터를 통해 구동 프레임동안 데이터 신호를 수신하고, 바이어스 프레임동안 바이어스 신호를 수신하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 스캔 구동 회로는 상기 바이어스 프레임동안 상기 제2 내지 제4 스캔 신호들을 비활성 레벨로 유지하고, 상기 제1 스캔 신호를 활성화하는 표시 장치.
  15. 제 13 항에 있어서,
    제1 발광 제어 신호 및 제2 발광 제어 신호를 출력하는 발광 구동 회로를 더 포함하고,
    상기 복수의 스캔 신호들은 제4 스캔 신호 및 제5 스캔 신호를 더 출력하며,
    상기 화소는,
    상기 제1 전압 라인과 상기 제1 노드 사이에 전기적으로 연결된 제2 커패시터;
    상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제1 전극, 제3 전압을 수신하는 제3 전압 라인과 전기적으로 연결되는 제2 전극 및 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극 및 상기 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 제6 트랜지스터의 제2 전극과 연결된 제1 전극, 제4 전압을 수신하는 제4 전압 라인과 전기적으로 연결되는 제2 전극 및 상기 제5 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터; 및
    제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 제1 전극과 연결된 제2 전극 및 상기 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 스캔 구동 회로는 상기 구동 프레임동안 상기 제1 내지 제5 스캔 신호들 각각을 미리 설정된 순서로 활성화하고,
    상기 스캔 구동 회로는 상기 바이어스 프레임동안 상기 제2 내지 제4 스캔 신호들을 비활성 레벨로 유지하고, 상기 제1 스캔 신호 및 상기 제5 스캔 신호를 미리 설정된 순서로 각각 활성화하는 표시 장치.
  17. 제 15 항에 있어서,
    상기 제1 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터인 표시 장치.
  18. 제 15 항에 있어서,
    상기 제1 트랜지스터의 게이트 전극에 연결된 제1 전극, 상기 제3 트랜지스터의 제2 전극에 연결된 제2 전극 및 상기 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터를 더 포함하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 제1 내지 제4 트랜지스터들 및 상기 제6 내지 제8 트랜지스터들 각각은 P-타입 트랜지스터이고, 상기 제5 트랜지스터 및 상기 제9 트랜지스터 각각은 N-타입 트랜지스터인 표시 장치.
  20. 제 11 항에 있어서,
    상기 구동 컨트롤러는 상기 구동 주파수를 제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수 중 어느 하나로 결정하고,
    상기 결정된 구동 주파수가 상기 제1 주파수일 때 하나의 프레임은 상기 구동 프레임만 포함하고,
    상기 결정된 구동 주파수가 상기 제2 주파수일 때 하나의 프레임은 상기 구동 프레임 및 상기 바이어스 프레임을 포함하는 표시 장치.
KR1020210091769A 2021-07-13 2021-07-13 화소 및 표시 장치 KR20230011547A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210091769A KR20230011547A (ko) 2021-07-13 2021-07-13 화소 및 표시 장치
US17/701,089 US20230013346A1 (en) 2021-07-13 2022-03-22 Pixel and display device
CN202210813837.2A CN115620673A (zh) 2021-07-13 2022-07-11 像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210091769A KR20230011547A (ko) 2021-07-13 2021-07-13 화소 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20230011547A true KR20230011547A (ko) 2023-01-25

Family

ID=84857341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210091769A KR20230011547A (ko) 2021-07-13 2021-07-13 화소 및 표시 장치

Country Status (3)

Country Link
US (1) US20230013346A1 (ko)
KR (1) KR20230011547A (ko)
CN (1) CN115620673A (ko)

Also Published As

Publication number Publication date
CN115620673A (zh) 2023-01-17
US20230013346A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
KR102593537B1 (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US8471838B2 (en) Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit
US11545092B2 (en) Display device
KR102639309B1 (ko) 표시 장치
US11696475B2 (en) Display device including a fifth transistor connected between the power line and the light emitting diode
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
KR102654591B1 (ko) 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
CN112581907A (zh) 显示设备及其检查方法
KR20210055146A (ko) 표시장치 및 이의 구동방법
US20230086572A1 (en) Display device and driving method thereof
CN115602112A (zh) 像素和显示装置
KR20220144438A (ko) 표시 장치
US11769456B2 (en) Display device
KR20090073688A (ko) 발광 표시 장치 및 그 구동 방법
KR20240033711A (ko) 화소 및 표시 장치
US11380249B2 (en) Display device and driving method thereof
KR20230049176A (ko) 표시 장치
KR20230011547A (ko) 화소 및 표시 장치
US11790841B2 (en) Pixel and display device including the same
US20230086857A1 (en) Driving controller, display device and method of driving the same
US20230005418A1 (en) Display device
US20240169897A1 (en) Pixel, display device, and driving method of the display device
US20220335888A1 (en) Display device
US20230360591A1 (en) Light emitting display apparatus
KR20230001027A (ko) 화소 및 표시 장치