KR20210055146A

KR20210055146A - 표시장치 및 이의 구동방법

Info

Publication number: KR20210055146A
Application number: KR1020190141204A
Authority: KR
Inventors: 인해정; 가지현; 엄기명; 오경환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2019-11-06
Filing date: 2019-11-06
Publication date: 2021-05-17

Abstract

표시장치 및 이의 구동방법이 제공된다. 그 중 표시장치는, 복수의 화소들을 포함하는 표시부, 상기 각 화소에 데이터 신호를 제공하는 데이터 구동부, 상기 각 화소에 적어도 하나의 주사 신호를 제공하는 주사 구동부, 및 상기 각 화소에 발광 신호를 제공하는 발광 구동부를 포함하되, 상기 각 화소는, 구동 트랜지스터, 제1 주사 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 데이터 신호를 전송하는 스캔 트랜지스터, 및 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 구동 트랜지스터를 온 바이어스 상태로 설정하는 특정 전압 신호를 제공하는 바이어스 전압 공급부를 포함하고, 상기 데이터 신호와 상기 특정 전압 신호는 상기 구동 트랜지스터의 소스 또는 드레인 전극에 이시에 제공된다.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시장치 및 이의 구동방법에 관한 것이다.

전계 발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동회로, 주사 신호(또는 스캔 신호)를 게이트 라인들(또는 스캔 라인들)에 공급하는 주사 구동회로, 발광 신호(또는 발광 제어 신호)를 공급하는 발광 구동회로 등을 포함한다. 발광 구동회로는 화면을 구성하는 액티브 영역의 회로 소자들과 함께 동일 기판 상에 직접 형성될 수 있다. 액티브 영역의 회로 소자들은 화소 어레이의 데이터 라인들과 발광 구동회로들에 의해 매트릭스 형태로 정의된 화소들 각각에 형성된 화소 회로를 구성한다. 액티브 영역의 회로 소자들과 발광 구동회로 각각은 다수의 트랜지스터들을 포함한다.

표시장치의 소비전력을 저감하기 위해, 복수의 주파수로 구동하는 방법이 연구되고 있으며, 표시장치가 특정 주파수로 구동하는 경우, 사용자는 잔상을 시인하기도 한다. 따라서, 잔상의 시인을 최소화하기 위해, 데이터 신호를 이용하여 발광 전 화소 회로 내 구동 트랜지스터를 온 바이어스 상태로 만들어주고 있다.

본 발명이 해결하려는 과제는, 복수의 주파수로 구동하면서 잔상의 시인이 최소화된 표시장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시장치는, 복수의 화소들을 포함하는 표시부, 상기 각 화소에 데이터 신호를 제공하는 데이터 구동부, 상기 각 화소에 적어도 하나의 주사 신호를 제공하는 주사 구동부, 및 상기 각 화소에 발광 신호를 제공하는 발광 구동부를 포함하되, 상기 각 화소는, 구동 트랜지스터, 제1 주사 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 데이터 신호를 전송하는 스캔 트랜지스터, 및 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 구동 트랜지스터를 온 바이어스 상태로 설정하는 특정 전압 신호를 제공하는 바이어스 전압 공급부를 포함하고, 상기 데이터 신호와 상기 특정 전압 신호는 상기 구동 트랜지스터의 소스 또는 드레인 전극에 이시에 제공된다.

상기 특정 전압 신호는 상기 발광 신호와 동일한 전압 레벨일 수 있다.

상기 바이어스 전압 공급부는 제2 주사 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 발광 신호를 전송하는 바이어스 제어 트랜지스터를 포함할 수 있다.

상기 특정 전압 신호는 상기 데이터 구동부, 상기 주사 구동부, 및 상기 발광 구동부를 포함하는 표시 구동부로부터 제공될 수 있다.

상기 바이어스 전압 공급부는 일 단자가 상기 구동 트랜지스터의 소스 또는 드레인 전극에 연결되고, 타 단자가 상기 특정 전압 신호가 공급되는 단자에 연결되는 부스팅 커패시터를 포함할 수 있다.

상기 데이터 신호는 상기 구동 트랜지스터의 소스 및 드레인 전극 중 어느 하나에 제공되고, 상기 특정 전압 신호는 상기 구동 트랜지스터의 소스 및 드레인 전극 중 나머지 하나에 제공될 수 있다.

상기 각 화소는 복수의 구동 주파수들로 구동할 수 있다.

상기 표시장치는, 상기 각 화소 내 특정 소자의 전압 레벨을 미리 설정된 값으로 초기화하는 초기화 전압을 제공하는 전원 제공부를 더 포함하고, 상기 각 화소는, 제2 주사 신호에 의해 온/오프 되고, 상기 초기화 전압을 발광 다이오드의 애노드에 제공하는 애노드 초기화 트랜지스터, 및 제3 주사 신호에 의해 온/오프 되고, 상기 초기화 전압을 상기 구동 트랜지스터의 게이트 전극에 제공하는 게이트 초기화 트랜지스터를 더 포함할 수 있다.

상기 각 화소는, 상기 발광 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 드레인-소스 간 전류를 상기 발광 다이오드로 공급하는 발광 트랜지스터를 더 포함할 수 있다.

상기 바이어스 전압 공급부는 상기 제2 주사 신호에 의해 온/오프 되는 바이어스 제어 트랜지스터를 포함할 수 있다.

상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시장치 구동방법은, 복수의 주파수로 구동하는 표시장치에 있어서, 상기 표시장치가 상기 복수의 주파수 중 일부 주파수로 구동할 때, 일 프레임은, 구동 트랜지스터의 게이트 전극을 초기화 전압으로 초기화하는 초기화 구간, 및 상기 구동 트랜지스터의 소스 또는 드레인 전극에 데이터 신호를 기입하는 데이터 기입 구간을 포함하는 제1 서브 프레임, 및 상기 구동 트랜지스터의 소스 또는 드레인 전극에 특정 전압 신호를 제공하는 제1 바이어스 전압 제공 구간을 포함하는 제2 서브 프레임을 포함한다.

상기 제1 서브 프레임과 상기 제2 서브 프레임은 시간상 비중첩될 수 있다.

상기 제1 서브 프레임은 상기 구동 트랜지스터의 소스 또는 드레인 전극에 특정 전압 신호를 제공하는 제2 바이어스 전압 제공 구간을 더 포함할 수 있다.

상기 초기화 전압의 전압 레벨은 상기 제1 서브 프레임과 상기 제2 서브 프레임에서 서로 다를 수 있다.

상기 초기화 전압은 상기 제1 서브 프레임에서 전압 레벨이 상기 제2 서브 프레임 보다 고전위의 전압 레벨일 수 있다.

상기 제2 바이어스 전압 제공 구간은 상기 데이터 기입 구간 이전일 수 있다.

상기 제1 서브 프레임은 상기 데이터 기입 구간 이후에 상기 구동 트랜지스터의 소스 또는 드레인 전극에 특정 전압 신호를 제공하는 제3 바이어스 전압 제공 구간을 더 포함할 수 있다.

상기 제1 서브 프레임은 상기 제3 바이어스 전압 제공 구간 이후에 발광 소자가 발광하는 제1 발광 구간을 더 포함하고, 상기 제2 서브 프레임은 상기 제1 바이어스 전압 제공 구간 이후에 상기 발광 소자가 발광하는 제2 발광 구간을 더 포함할 수 있다.

상기 초기화 구간은 상기 제2 바이어스 제공 구간과 상기 데이터 기입 구간 사이일 수 있다.

상기 표시장치가 상기 복수의 주파수 중 가장 높은 주파수로 구동할 때, 일 프레임은 상기 제1 서브 프레임을 포함하되, 상기 제2 서브 프레임을 불포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면, 표시장치는 복수의 주파수로 구동하면서도 잔상의 시인이 최소화될 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다.
도 3은 도 2의 표시장치 내 일 화소의 회로를 나타낸 개념도이다.
도 4 및 도 5는 각각 도 3의 변형예이다.
도 6은 본 발명의 일 실시예에 따른 표시장치에서 게이트 온 바이어스 상태와 게이트 오프 바이어스 상태에서 구동 트랜지스터의 게이트-소스 간 전압 차에 따른 구동 트랜지스터의 드레인-소스 간 전류를 보여주는 그래프이다.
도 7은 도 2의 표시장치 내 일 화소의 등가회로도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 표시장치 구동방법을 나타낸 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.
도 11은 도 10의 화소가 구비된 표시장치의 구동방법을 나타낸 타이밍도이다.
도 12는 본 발명의 또 다른 실시예 표시장치의 구동방법을 나타낸 타이밍도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.
도 14는 본 발명의 또 다른 표시장치 내 일 화소의 회로를 나타낸 개념도이다.
도 15는 도 14의 표시장치 내 일 화소의 등가회로도의 일 예이다.
도 16 내지 도 18은 도 14의 표시장치 내 일 화소의 등가회로도의 다른 예들이다.
도 19는 본 발명의 또 다른 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다.
도 20은 도 19의 표시장치 내 일 화소의 회로를 나타낸 개념도이다.
도 21은 도 19의 표시장치 내 일 화소의 등가회로도의 일 예이다.
도 22는 도 19 내지 도 21의 표시장치를 구동하는 방법을 나타낸 타이밍도이다.
도 23은 본 발명의 또 다른 실시예에 따른 표시장치를 구동하는 방법을 나타낸 타이밍도이다.
도 24는 본 발명의 또 다른 실시예에 따른 표시장치를 구동하는 방법을 나타낸 타이밍도이다.
도 25는 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.
도 26은 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.
도 27은 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.
도 28은 도 27의 화소를 구비한 표시장치를 구동하는 방법을 나타낸 타이밍도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.

표시장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기, 스마트 워치 등과 같은 중소형 전자장치 등으로 사용될 수 있다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치(1)는 영상을 표시하는 표시면(IS)을 포함한다. 영상(IM)이 표시되는 표시면(IS)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행하다. 표시면(IS)의 법선 방향, 즉 표시장치(1)의 두께 방향은 제3 방향(DR3)이 지시한다.

본 명세서에서, 설명의 편의상 표시장치(1)의 세로방향을 제1 방향(DR1)으로 정의하고, 제1 방향(DR1)과 교차하는 방향을 제2 방향(DR2)으로 정의하기로 한다. 즉, 제2 방향(DR2)은 표시장치(1)의 가로방향을 나타낼 수 있다. 표시장치(1)의 두께 방향을 제1 방향(DR1) 및 제2 방향(DR2)과 모두 교차하는 방향을 제3 방향(DR3)으로 정의하기로 한다. 다만, 실시예는 언급한 방향에 한정되지 않고, 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)은 상호 교차하는 상대적인 방향을 지칭하는 것으로 이해되어야 한다.

일 실시예로, 표시장치(1)의 표시면(IS)은 복수 개의 영역들을 포함할 수 있다. 표시장치(1)의 표시면(IS)에는 영상(IM)이 표시되는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다.

표시 영역(DA)은 화상을 표시하는 영역으로 정의된다. 또한, 표시 영역(DA)은 외부 환경을 검출하기 위한 검출 부재로도 사용될 수 있다. 즉, 표시 영역(DA)은 영상을 표시하거나, 또는 사용자의 지문이나 터치를 인식하는 영역으로 사용될 수 있다. 표시 영역(DA)은 일 실시예로 평평한 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 영역(DA)의 적어도 일부 영역은 구부러질 수도 있다.

비표시 영역(NDA)은 영상이 표시되지 않는 영역일 수 있다. 일 실시예로, 비표시 영역(NDA)에는 스피커 모듈, 카메라 모듈 및 센서 모듈 등이 배치될 수 있다. 여기서, 센서 모듈은 조도 센서, 근접 센서, 적외선 센서, 초음파 센서 중 적어도 하나를 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워싸는 형상일 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 변경될 수 있다.

도 1에서는 영상(IM)의 일 예로 표시장치(1)에서 동영상 재생 어플리케이션이 실행된 모습을 도시하였다.

일 실시예로, 표시장치(1)는 복수 개의 주파수로 구동할 수 있다. 예를 들어, 표시장치(1)는 표시장치(1)의 표시 영역(DA)이 사용자에 의해 스크롤링 되거나, 움직이는 영상을 표시하는 경우, 고주파수인 제1 주파수로 구동될 수 있다. 표시장치(1)는 표시 영역(DA)이 정지된 이미지를 표시하는 경우, 저주파수인 제2 주파수로 구동될 수 있다. 표시장치(1)는 제1 주파수 및 제2 주파수로 가변 구동하는 경우, 제1 주파수로만 구동하는 경우 대비 소비전력을 줄일 수 있다.

다른 실시예로, 표시장치(1)는 표시 영역(DA) 내 영역별 다른 주파수로 구동할 수 있다. 예를 들어, 움직이는 영상을 표시하는 표시 영역(DA) 내 일부 영역에서 고주파수인 제1 주파수로 구동될 수 있고, 정지된 이미지를 표시하는 표시 영역(DA) 내 다른 일부 영역에서 저주파수인 제1 주파수로 구동될 수 있다. 마찬가지로, 표시장치(1)는 표시 영역(DA) 내 영역을 나누어 복수의 주파수로 구동하는 경우, 모든 영역에서 제1 주파수로만 구동하는 경우 대비 소비전력을 줄일 수 있다.

도 2는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다. 도 3은 도 2의 표시장치 내 일 화소의 회로를 나타낸 개념도이다. 도 4 및 도 5는 각각 도 3의 변형예이다. 도 6은 본 발명의 일 실시예에 따른 표시장치에서 게이트 온 바이어스 상태와 게이트 오프 바이어스 상태에서 구동 트랜지스터의 게이트-소스 간 전압 차에 따른 구동 트랜지스터의 드레인-소스 간 전류를 보여주는 그래프이다. 도 7은 도 2의 표시장치 내 일 화소의 등가회로도의 일 예이다.

도 2를 참조하면, 표시장치(1)는 타이밍 제어부(10), 데이터 구동부(20), 주사 구동부(30), 발광 구동부(40), 표시부(50) 및 전원 제공부(60)를 포함한다.

타이밍 제어부(10)는 외부 프로세서로부터 영상 프레임에 대한 외부 입력 신호를 수신하여 표시장치(1)에 필요한 신호들을 생성할 수 있다. 예를 들어, 타이밍 제어부(10)는 계조 값들 및 제어 신호들을 데이터 구동부(20)에 제공할 수 있다. 또한, 타이밍 제어부(10)는 클록 신호, 주사 시작 신호 등을 주사 구동부(30)에 제공할 수 있다. 또한, 타이밍 제어부(10)는 클록 신호, 발광 중지 신호 등을 발광 구동부(40)에 제공할 수 있다.

데이터 구동부(20)는 타이밍 제어부(10)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(DL1, DL2, DLm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(20)는 클록 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 전압들을 화소행(예를 들어, 동일한 주사 라인에 연결된 화소들) 단위로 데이터 라인들(DL1, DL2, DLm)에 인가할 수 있다. 여기서 m은 자연수일 수 있다.

주사 구동부(30)는 타이밍 제어부(10)로부터 클록 신호, 주사 시작 신호 등을 수신하여 주사 라인들(GIL1, GWL1, GBL1, GILn, GWLn, GBLn)에 제공할 주사 신호들을 생성할 수 있다. 여기서 n은 자연수일 수 있다.

도시하진 않았지만, 주사 구동부(30)는 복수의 서브 주사 구동부들을 포함할 수 있다. 예를 들어, 제1 서브 주사 구동부는 제1 주사 라인들(GIL1, GILn)에 대한 주사 신호들을 제공하고, 제2 서브 주사 구동부는 제2 주사 라인들(GWL1, GWLn)에 대한 주사 신호들을 제공하고, 제3 서브 주사 구동부는 제3 주사 라인들(GBL1, GBLn)에 대한 주사 신호들을 제공할 수 있다. 각각의 서브 주사 구동부들은 시프트 레지스터 형태로 연결된 복수의 주사 스테이지 회로들을 포함할 수 있다. 예를 들어, 주사 시작 라인으로 공급되는 주사 시작 신호의 턴-온 레벨의 펄스를 다음 주사 스테이지 회로로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.

발광 구동부(40)는 타이밍 제어부(10)로부터 클록 신호, 발광 중지 신호 등을 수신하여 발광 라인들(EL1, EL2, ELn)에 제공할 발광 신호들을 생성할 수 있다. 예를 들어, 발광 구동부(40)는 발광 라인들(EL1, EL2, ELn)에 순차적으로 턴-오프 레벨의 펄스를 갖는 발광 신호들을 제공할 수 있다. 예를 들어, 발광 구동부(40)는 시프트 레지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 발광 중지 신호의 턴-오프 레벨의 펄스를 다음 발광 스테이지 회로로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다.

상술한 타이밍 제어부(10), 데이터 구동부(20), 주사 구동부(30) 및 발광 구동부(40)는 표시 구동부(DIC)에 포함될 수 있다. 예를 들어, 상기 표시 구동부(DIC)는 드라이버 IC등의 형태로 표시장치(1) 내 실장될 수 있다.

표시부(50)는 화소(PXij)들을 포함한다. 예를 들어, 화소(PXij)는 대응하는 일 데이터 라인(DLi), 적어도 하나의 주사 라인들(GILj, GWLj, GBLj) 및 일 발광 라인(ELj)에 연결될 수 있다. 다만, 화소(PXij)가 대응하는 일 데이터 라인(DLi), 주사 라인들(GILj, GWLj, GBLj) 및 발광 라인(ELj)의 개수는 도시된 것에 한정되는 것은 아니다.

복수의 화소(PXij)들은 복수의 색을 발광하는 발광 영역을 정의할 수 있다. 예를 들어, 복수의 화소(PXij)는 적색, 녹색, 청색을 발광하는 발광 영역을 정의할 수 있다. 일 실시예로, 화소(PXij)는 복수의 트랜지스터, 적어도 하나의 커패시터 및 정해진 색을 발광하는 발광 다이오드를 포함한다.

표시부(50)는 화소(PXij)들이 정의하는 복수의 색을 발광하는 발광 영역을 포함하는 표시 영역(DA, 도 1 참조)을 정의할 수 있다.

일 실시예로, 화소(PXij)들은 행렬 형태로 배치될 수 있다. 예를 들어, 화소(PXij)들 중 행방향으로 배치된 화소(PXij)들은 동일한 제1 주사 라인들(GIL1, GILn), 제2 주사 라인들(GWL1, GWLn), 제3 주사 라인들(GBL1, GBLn) 및 발광 라인들(EL1, EL2, ELn)에 연결될 수 있다. 행방향은 상술한 제2 방향(DR2)에 대응될 수 있다. 동일한 제1 주사 라인들(GIL1, GILn), 제2 주사 라인들(GWL1, GWLn), 제3 주사 라인들(GBL1, GBLn) 및 발광 라인들(EL1, EL2, ELn)에 연결된 행방향으로 배치된 화소들은 화소행을 정의할 수 있다.

전원 제공부(60)는 외부 입력 전압을 수신하고, 외부 입력 전압을 변환함으로써 전원 전압을 출력단에 제공할 수 있다. 예를 들어, 전원 제공부(60)는 외부 입력 전압에 기초하여 고전원 전압(ELVDD) 및 저전원 전압(ELVSS)을 발생한다. 본 명세서에서 고전원 전압(ELVDD) 및 저전원 전압(ELVSS)은 서로 상대적인 전압 레벨을 갖는 전원일 수 있다. 전원 제공부(60)는 화소(PXij) 내 특정 소자의 전압 레벨을 발광 전 미리 설정된 값으로 초기화하는 초기화 전압(VINT)을 제공할 수 있다. 예를 들어, 전원 제공부(60)는 각 화소(PXij)가 발광하기 전 구동 트랜지스터(T1, 도 3 참조)의 게이트 전극 및 발광 다이오드(LD, 도 3 참조)의 애노드(anode)를 초기화하는 초기화 전압(VINT)을 제공할 수 있다. 일 실시예로, 구동 트랜지스터의 게이트 전극 및 발광 다이오드의 애노드(anode)에 제공되는 초기화 전압(VINT)은 동일할 수 있으나, 이에 제한되는 것은 아니다. 다른 실시예에서, 구동 트랜지스터의 게이트 전극에 제1 초기화 전압(VINT1)이 제공되고, 발광 다이오드의 애노드(anode)에 제1 초기화 전압(VINT1)과 다른 전압 레벨을 갖는 제2 초기화 전압(VINT2)이 제공될 수도 있다. 실시예에 따라, 초기화 전압(VINT)의 전압 레벨은 구간별로 달라질 수도 있다.

전원 제공부(60)는 배터리 등으로부터 외부 입력 전압을 수신하고, 외부 입력 전압을 부스팅(boosting)하여 외부 입력 전압보다 더 높은 전압인 전원 전압을 생성할 수 있다. 예를 들어, 전원 제공부(60)는 PMIC(power management integrated chip)로 구성될 수 있다. 예를 들어, 전원 제공부(60)는 외부(external) DC/DC IC로 구성될 수 있다.

전원 제공부(60)는 상술한 초기화 전압(VINT)을 생성하는 초기화 전압 생성부(61)를 포함할 수 있다. 초기화 전압 생성부(61)는 화소(PXij)마다 제공되는 초기화 전압(VINT)을 제어할 수 있다. 예를 들어, 초기화 전압 생성부(61)는 각 화소(PXij)에 제공되는 초기화 전압(VINT)의 전압 레벨이나, 여러 초기화 전압들(VINT1, VINT2)이 제공되는 경우, 제공되는 기간 및 전압 레벨들이 독립적이도록 제어할 수 있다.

도 3 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 화소(PXij)는 복수의 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 발광 다이오드(LD) 및 바이어스 전압 공급부(100)를 포함한다.

제1 트랜지스터(T1)는 제1 전극이 제2 트랜지스터(T2)의 제1 전극 및 제5 트랜지스터(T5)의 제2 전극에 연결되고, 제2 전극이 제3 트랜지스터(T3)의 제1 전극 및 제6 트랜지스터(T6)의 제1 전극에 연결되고, 게이트 전극이 제3 트랜지스터(T3)의 제2 전극에 연결될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수도 있다. 본 명세서에서, 각 트랜지스터의 제1 전극 및 제2 전극 중 어느 하나는 소스 전극이고 나머지 하나는 드레인 전극에 해당한다.

제2 트랜지스터(T2)는 제1 전극이 트랜지스터(T1)의 제1 전극에 연결되고, 제2 전극이 데이터 라인(DLi)에 연결되고, 게이트 전극이 제2 주사 신호(GW[n])가 제공되는 제2 주사 라인(GWLj)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캔 트랜지스터로 명명될 수도 있다.

제3 트랜지스터(T3)는 제1 전극이 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제2 전극이 제1 트랜지스터(T1)의 게이트 전극에 연결되고, 게이트 전극이 제2 주사 신호(GW[n])가 제공되는 제2 주사 라인(GWLj)에 연결될 수 있다. 제3 트랜지스터(T3)는 다이오드 연결 트랜지스터로 명명될 수도 있다.

제4 트랜지스터(T4)는 제1 전극이 스토리지 커패시터(Cst)의 제2 전극에 연결되고, 제2 전극이 초기화 전압(VINT)이 제공되는 초기화 라인에 연결되고, 게이트 전극이 제1 주사 신호(GI[n])가 제공되는 제1 주사 라인(GILj)에 연결될 수 있다. 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 명명될 수 있다.

제5 트랜지스터(T5)는 제1 전극이 고전원 라인(ELVDDL)에 연결되고, 제2 전극이 제1 트랜지스터(T1)의 제1 전극에 연결되고, 게이트 전극이 발광 신호(EM[n])가 제공되는 발광 라인(ELj)에 연결될 수 있다. 제5 트랜지스터(T5)는 제1 발광 트랜지스터로 명명될 수 있다.

제6 트랜지스터(T6)는 제1 전극이 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제2 전극이 발광 다이오드(LD)의 애노드(anode)에 연결되고, 게이트 전극이 발광 신호(EM[n])가 제공되는 발광 라인(ELj)에 연결될 수 있다. 제6 트랜지스터(T6)는 제2 발광 트랜지스터로 명명될 수 있다.

일 실시예로, 제5 트랜지스터(T5)의 게이트 전극과 제6 트랜지스터(T6)의 게이트 전극은 동일한 발광 라인(ELj)에 연결될 수 있다. 즉, 제5 트랜지스터(T5)의 게이트 전극, 제6 트랜지스터(T6)의 게이트 전극 및 발광 라인(ELj)은 동일한 노드를 공유할 수 있다. 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 각각 턴-온 되어 제1 트랜지스터(T1)의 드레인-소스 간 전류(Ids)를 구동 전류로서 발광 다이오드(LD)에 제공해 발광 다이오드(LD)가 발광하는 발광 구간을 제공할 수 있다. 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 각각 턴-오프 되어 제1 트랜지스터(T1)에 데이터 신호(DATA)를 기입하거나 문턱전압을 보상하거나 화소(PXij) 내 특정 소자의 전압 레벨을 미리 설정된 값으로 초기화하는 비발광 구간을 제공할 수 있다.

제7 트랜지스터(T7)는 제1 전극이 발광 다이오드(LD)의 애노드에 연결되고, 제2 전극이 초기화 전압(VINT)이 제공되는 초기화 라인에 연결되고, 게이트 전극이 제3 주사 신호(GB[n])가 제공되는 제3 주사 라인(GBLj)에 연결될 수 있다. 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터로 명명될 수 있다.

스토리지 커패시터(Cst)는 제1 전극이 고전원 라인(ELVDDL)에 연결되고, 제2 전극이 제1 트랜지스터(T1)의 게이트 전극에 연결될 수 있다.

발광 다이오드(LD)는 애노드가 제6 트랜지스터(T6)의 제2 전극에 연결되고, 캐소드가 저전원 라인(ELVSSL)에 연결될 수 있다. 저전원 라인(ELVSSL)에 인가된 전압은 고전원 라인(ELVDDL)에 인가된 전압보다 낮게 설정될 수 있다. 발광 다이오드(LD)는 유기 발광 다이오드(organic light emitting diode), 무기 발광 다이오드(inorganic light emitting diode), 퀀텀 닷 발광 다이오드(quantum dot light emitting diode) 등일 수 있다.

발광 다이오드(LD)의 발광량은 고전원 라인(ELVDDL)으로부터 공급되는 구동 전류(Ids)의 전류 레벨에 의해 결정될 수 있다. 여기서, 구동 전류(Ids)는 제1 트랜지스터(T1)의 드레인-소스 간 전류(Ids)일 수 있다. 구동 전류(Ids)의 전류 레벨은 고전원 라인(ELVDDL)과 저전원 라인(ELVSSL) 사이에 연결된 트랜지스터들에 직접적으로 영향받을 수 있다. 예를 들어, 본 실시예에서 고전원 라인(ELVDDL)과 저전원 라인(ELVSSL) 사이에 연결된 트랜지스터들은 제1 트랜지스터(T1), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 해당한다. 본 명세서에서 구동 전류(Ids)와 제1 트랜지스터(T1)의 드레인-소스 간 전류(Ids)는 실질적으로 동일한 전류이므로 동일한 도면부호를 사용하였다.

일 실시예로, 각 트랜지스터들(T1~T7)은 P형(PMOS) 트랜지스터일 수 있다. 트랜지스터들(T1~T7)의 채널들은 폴리 실리콘(poly silicon)으로 구성될 수도 있다. 폴리 실리콘 트랜지스터는 LTPS(low temperature poly silicon) 트랜지스터일 수도 있다. 폴리 실리콘 트랜지스터는 높은 전자 이동도를 가지며, 이에 따른 빠른 구동 특성을 갖는다.

다른 실시예에서, 트랜지스터들(T1~T7)은 N형(NMOS) 트랜지스터들일 수 있다(도 4 참조). 이때, 트랜지스터들(T1~T7)의 채널들은 산화물 반도체(oxide semiconductor)로 구성될 수도 있다. 산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리 실리콘에 비하여 낮은 전하 이동도를 갖는다. 따라서, 산화물 반도체 트랜지스터들은 턴-오프 상태에서 발생하는 누설 전류 량이 폴리 실리콘 트랜지스터들에 비해 작다.

또 다른 실시예에서 일부 트랜지스터(예, T1, T2, T5, T6, T7)는 P형 트랜지스터이고, 나머지 트랜지스터(예, T3, T4)는 N형 트랜지스터일 수도 있다(도 5 참조).

한편, 제2 트랜지스터(T2)가 턴-온 되어 데이터 신호가 공급되는 기간 동안, 제3 트랜지스터(T3)도 턴-온 되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극이 전기적으로 접속되므로, 게이트 전극과 제2 전극은 실질적으로 동등한 전위를 갖는다. 제1 트랜지스터(T1)의 게이트-소스 간 전압 차(예, Vgs)가 문턱전압보다 큰 경우, 제1 트랜지스터(T1)는 게이트 전극과 제1 전극 간의 전압 차가 제1 트랜지스터(T1)의 문턱전압에 도달할 때까지 전류 패스를 형성하며, 그에 따라 게이트 전극과 제2 전극의 전압은 충전된다. 즉, 제1 트랜지스터(T1)의 제1 전극에 데이터 신호가 공급된 경우, 제1 트랜지스터(T1)의 게이트 전극과 제2 전극의 전압은 데이터 신호와 문턱전압 간의 차전압까지 상승한다. 이로 인해, 제1 트랜지스터(T1)는 다이오드 접속될 수 있고, 문턱전압이 보상될 수 있다.

본 명세서에서, 게이트 온 바이어스 상태(이하, 온 바이어스 상태)는 제1 트랜지스터(T1)의 게이트 전극에 피크 화이트 계조 전압(peak white grayscale voltage)(dW)이 인가되어 제1 트랜지스터(T1)의 드레인-소스 간 전류(Ids)가 크게 흐르는 상태를 의미한다.

게이트 오프 바이어스 상태(이하, 오프 바이어스 상태)는 구동 트랜지스터의 게이트 전극에 피크 블랙 계조 전압(peak black grayscale voltage)(dB)이 인가되어 제1 트랜지스터(T1)의 드레인-소스 간 전류(Ids)가 거의 흐르지 않는 상태를 의미한다.

피크 화이트 계조 전압(dW)은 발광 다이오드가 피크 화이트 계조로 발광하기 위해 제1 트랜지스터(T1)의 게이트 전극에 인가되는 전압을 의미하며, 피크 블랙 계조 전압(dB)은 발광 다이오드가 피크 블랙 계조로 발광하기 위해 제1 트랜지스터(T1)의 게이트 전극에 인가되는 전압을 의미한다. 예를 들어, 계조값이 8 비트의 디지털 값으로 표현되는 경우, 피크 블랙 계조는 최소값인 "0"을 의미하고, 피크 화이트 계조는 최대값인 "255"를 의미할 수 있다.

다만, 도 6와 같이, P형의 제1 트랜지스터에서 온 바이어스 상태와 오프 바이어스 상태의 스윕(sweep) 곡선에서 차이가 있어, 동일 계조에서 제1 트랜지스터(T1)의 드레인-소스 간 전류(Ids) 값의 차이가 나타날 수 있다.

즉, 그레이 표현에서 구동 트랜지스터의 게이트-소스 간 전압 차에 따른 구동 트랜지스터의 드레인-소스 간 전류 특성의 온 바이어스 상태와 오프 바이어스 상태의 스윕(sweep) 곡선의 차를 히스테리시스(hysteresis) 현상이라 하며, 이는 잔상의 원인이 될 수 있다.

또한, 이러한 드레인-소스 간 전류(Ids) 값의 차이는 P형 트랜지스터를 유기 발광 표시 장치의 구동 박막 트랜지스터로 이용 시, 구동 전류(Ids)를 기반으로 구동이 이루어지는 발광 다이오드의 구동 특성을 안정화하지 못해 휘도 차이를 일으킬 수 있다.

특히, 표시장치(1)가 고주파수인 제1 주파수로 구동하다 저주파수인 제2 주파수로 구동 주파수를 변경해 구동할 때, 히스테리시스(hysteresis) 현상에 기한 잔상이 쉽게 시인될 수 있다. 따라서, 표시장치(1)가 제2 주파수로 구동할 때 히스테리시스(hysteresis) 현상에 기한 잔상의 시인을 최소화하기 위해, 발광 구간이 시작되기 전 구동 트랜지스터를 온 바이어스 상태로 설정해줄 필요가 있다.

발광 구간이 시작되기 전, 제1 트랜지스터(T1)의 제1 전극에 특정 전압 신호가 제공되어 제1 트랜지스터(T1)가 온 바이어스 상태로 설정될 수 있다.

일 실시예로, 화소(PXij) 내 바이어스 전압 공급부(100)는 제1 트랜지스터(T1)의 제1 전극에 특정 전압 신호를 제공해 제1 트랜지스터(T1)가 온 바이어스 상태로 설정되도록 하는 소자들을 포함할 수 있다. 바이어스 전압 공급부(100)는 일단이 제3 주사 라인(GBLj)에 연결되고 타단에 제1 트랜지스터(T1)의 제1 전극에 연결될 수 있다.

바이어스 전압 공급부(100)의 일 예로서 도 7을 참조하면, 화소(PXij_1) 내 바이어스 전압 공급부(100)는 제3 주사 신호(GB[n])에 온/오프(이하에서, '/'는 다른 표기가 없는 한'또는'을 의미함) 되는 스위칭 소자를 포함할 수 있다. 바이어스 전압 공급부(100)는 상기 스위칭 소자가 턴-온 되었을 때, 제1 트랜지스터(T1)의 제1 전극에 특정 전압 신호를 제공할 수 있다.

일 실시예로, 상기 스위칭 소자는 제8 트랜지스터(T8)일 수 있다. 즉, 일 예로서, 각 화소(PXij_1)는 제8 트랜지스터(T8)를 포함할 수 있다. 여기서, 제8 트랜지스터(T8)의 제1 전극이 발광 라인(ELj)에 연결되고, 제8 트랜지스터(T8)의 제2 전극이 제1 트랜지스터(T1)의 제1 전극에 연결되고, 제8 트랜지스터(T8)의 게이트 전극이 제3 주사 라인(GBLj)에 연결될 수 있다. 즉, 제5 트랜지스터(T5)의 게이트 전극, 제6 트랜지스터(T6)의 게이트 전극, 제8 트랜지스터(T8)의 제1 전극 및 발광 라인(ELj)은 동일한 노드를 공유할 수 있다. 제8 트랜지스터(T8)는 바이어스 제어 트랜지스터로 명명될 수 있다.

일 실시예로, 제1 트랜지스터(T1)가 온 바이어스 상태로 설정되도록 하기 위해, 제1 트랜지스터(T1)의 제1 전극에 제공하는 특정 전압 신호는 발광 신호(EM[n])일 수 있다.

다음으로, 도 8을 결부하여, 도 7의 화소(PXij_1)가 구비된 표시장치의 구동방법에 대해 설명하기로 한다.

도 8은 본 발명의 일 실시예에 따른 표시장치 구동방법을 나타낸 타이밍도이다. 도 8은 도 7의 화소(PXij_1)에 제공되는 신호들을 예로서 도시했다.

도 8을 앞선 도면들과 함께 참조하면, 표시장치(1)의 구동방법은 일 프레임(이하, 도면상 1 Frame 참조)당 데이터 프로그래밍 프레임(이하, 도면상 Data program Frame 참조) 인 제1 서브 프레임(이하, 도면상 Sub-frame 1 참조) 및 홀딩 프레임(이하, 도면상 Holding Frame 참조)인 제2 서브 프레임(이하, 도면상 Sub-frame 2 참조)을 포함할 수 있다. 제1 서브 프레임과 제2 서브 프레임은 시간상 비중첩된다.

일 실시예로, 표시장치(1)가 최고 주파수인 제1 주파수 및 제1 주파수보다 낮은 제2 주파수로 복수 주파수 구동하는 경우, 도 8의 타이밍도는 제2 주파수로 구동하는 경우에 적용될 수 있다.

일 실시예로, 표시장치(1)가 최고 주파수인 제1 주파수로 구동하는 경우, 표시장치 구동방법은 도 8과 달리 일 프레임은 데이터 프로그래밍 프레임인 제1 서브 프레임만으로 구성될 수 있다.

또한, 도시하진 않았지만, 표시장치(1)가 제2 주파수로 구동하는 경우, 적어도 일부 구간에서 포치(porch) 구간을 포함할 수 있다. 포치 구간은 제2 주파수로 구동 시 수평 동기화 신호가 턴-온 되어 수평 방향으로 평행하게 배치된 각각의 화소를 동기화하는 구간에 해당한다. 예를 들어, 포치 구간은 제1 서브 프레임 및 제2 서브 프레임 이외의 구간에 위치하거나, 제2 서브 프레임의 적어도 일부 구간에 중첩할 수도 있다.

일 실시예로, 제1 서브 프레임 및 제2 서브 프레임은 각각 발광 구간(이하, 도면상 Emission 참조) 및 비발광 구간을 포함한다. 도면상, 발광 구간으로 표기된 이외의 구간은 비발광 구간에 해당한다. 발광 구간은 턴-온 레벨의 발광 신호가 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 제공될 때, 발광 다이오드(LD)가 발광함으로써 정의될 수 있다. 비발광 구간은 턴-오프 레벨의 발광 신호가 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 제공될 때, 발광 다이오드(LD)가 비발광함으로써 정의될 수 있다. 본 실시예에서, 화소 내 트랜지스터(T1~T7)들이 P형 트랜지스터인 것으로 예로 들었으므로, 턴-온 레벨의 신호는 상대적으로 로우 논리 레벨을 갖고, 턴-오프 레벨의 신호는 상대적으로 하이 논리 레벨을 가질 수 있다. 즉, 이하에서 로우 논리 레벨의 신호는 턴-온 레벨의 신호를 의미하고, 하이 논리 레벨의 신호는 턴-오프 레벨의 신호를 의미할 수 있다.

제1 서브 프레임의 1초당 수행하는 횟수는 표시장치(1)의 구동 주파수가 가변함에 따라 변할 수 있다. 예를 들어, 표시장치(1)가 1Hz 동작 시, 제1 서브 프레임은 1초에 1번만 수행하게 된다. 제2 서브 프레임은 제1 서브 프레임의 수행 횟수를 제외한 나머지 구간 동안 수행하게 된다. 예를 들어, 각 서브 프레임이 1/240 초의 길이를 갖는다면 표시장치(1)가 1Hz 동작 시 1초에 제1 서브 프레임은 1번 수행하고, 제2 서브 프레임은 나머지 239번을 수행하게 된다.

먼저, 제1 서브 프레임에 대해 설명하되, 구동 트랜지스터는 전술한 바와 같이 제1 트랜지스터(T1)에 해당할 수 있으므로, 이하에서, 편의상 구동 트랜지스터와 제1 트랜지스터(T1)를 혼용하여 설명하기로 한다.

제1 서브 프레임은 데이터 프로그래밍 프레임으로서, 비발광 구간 내 구동 트랜지스터의 소스/드레인 전극에 바이어스 전압을 제공하는 제1 바이어스 전압 제공 구간(OBS1), 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial), 구동 트랜지스터의 소스/드레인 전극에 상기 데이터 신호를 기입하는 데이터 기입 구간(Data Writing) 및 구동 트랜지스터의 소스/드레인 전극에 바이어스 전압을 제공하는 제2 바이어스 전압 제공 구간(OBS2)을 포함할 수 있다. 별도 도시하진 않았지만, 제1 서브 프레임은 제1 서브 프레임의 비발광 구간 내 구동 트랜지스터의 문턱전압 보상하는 구간 및 애노드를 초기화하는 구간을 더 포함할 수 있다.

일 실시예로, 제1 바이어스 전압 제공 구간(OBS1), 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial), 데이터 기입 구간(Data Writing) 및 제2 바이어스 전압 제공 구간(OBS2)은 순차적일 수 있다. 또한, 상기 구간들은 서로간 시간상 비중첩할 수 있지만, 이에 제한되는 것은 아니다.

우선, 제1 바이어스 전압 제공 구간(OBS1)에서, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 로우 논리 레벨, 발광 신호(EM[n])는 하이 논리 레벨을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-오프 되고, 제8 트랜지스터(T8)는 턴-온 되므로, 제1 트랜지스터(T1)의 소스/드레인 전극에 하이 논리 레벨의 발광 신호(EM[n])가 제공될 수 있다. 하이 논리 레벨의 발광 신호(EM[n])는 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨과 문턱전압의 합보다 높은 전위의 전압 레벨을 가질 수 있다. 제1 트랜지스터(T1)가 턴-온 상태가 되므로, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극 모두 하이 논리 레벨의 발광 신호(EM[n])의 전압 레벨을 갖게 되고, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다.

다음으로, 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)에서, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 로우 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 하이 논리 레벨, 발광 신호(EM[n])는 하이 논리 레벨을 가질 수 있다. 이에 따라, 제4 트랜지스터(T4)가 턴-온 되고, 초기화 전압(VINT)이 제1 트랜지스터(T1)의 게이트 전극에 제공될 수 있다.

다음으로, 데이터 기입 구간(Data Writing)에서, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 로우 논리 레벨, 제3 주사 신호(GB[n])는 하이 논리 레벨, 발광 신호(EM[n])는 하이 논리 레벨을 가질 수 있다. 이에 따라, 제2 트랜지스터(T2)가 턴-온 되고, 데이터 신호(DATA)가 소스/드레인 전극에 제공될 수 있다. 제1 트랜지스터(T1)는 다이오드 연결 상태가 되어있기 때문에, 게이트 전극에는 데이터 신호(DATA)의 전압 레벨과 문턱전압의 차이만큼의 전압 레벨을 가질 수 있다.

다음으로, 제2 바이어스 전압 제공 구간(OBS2)에서, 제1 바이어스 전압 제공 구간(OBS1)에서와 마찬가지로, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 로우 논리 레벨, 발광 신호(EM[n])는 하이 논리 레벨을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-오프 되고, 제8 트랜지스터(T8)는 턴-온 되므로, 제1 트랜지스터(T1)의 소스/드레인 전극에 하이 논리 레벨의 발광 신호(EM[n])가 제공될 수 있다. 하이 논리 레벨의 발광 신호(EM[n])는 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨과 문턱전압의 합보다 높은 전위의 전압 레벨을 가질 수 있다. 제1 트랜지스터(T1)가 턴-온 상태가 되므로, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극 모두 하이 논리 레벨의 발광 신호(EM[n])의 전압 레벨을 갖게 되고, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다. 동시에 제7 트랜지스터(T7)가 턴-온 되어 발광 다이오드(LD)의 애노드는 초기화 전압(VINT)으로 초기화될 수 있다.

다음으로, 제1 서브 프레임 내 발광 구간이 진행될 수 있다. 발광 구간에서, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 하이 논리 레벨, 발광 신호(EM[n])는 로우 논리 레벨을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-온 되고, 구동 전류가 발광 다이오드(LD)에 제공될 수 있다.

한편, 제1 서브 프레임에서 초기화 전압(VINT)은 제1 전압 레벨을 갖고, 발광 신호(EM[n])의 하이 논리 레벨은 제2 전압 레벨을 가질 수 있다.

제1 서브 프레임 내 발광 구간 이후, 화소(PXij_1)에 제공되는 발광 신호(EM[n])가 하이 논리 레벨로 천이되면서, 비발광 상태가 되고, 동시에 제2 서브 프레임이 시작될 수 있다.

제2 서브 프레임은 홀딩 구간으로서, 비발광 구간 내 구동 트랜지스터의 소스/드레인 전극에 바이어스 전압을 제공하는 제3 바이어스 전압 제공 구간(OBS3)을 포함할 수 있다.

일 실시예로, 제3 바이어스 전압 제공 구간(OBS3)은 제2 서브 프레임이 시작된 후에 진행될 수 있으나, 이에 제한되는 것은 아니다. 제3 바이어스 전압 제공 구간(OBS3)에서, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 로우 논리 레벨, 발광 신호(EM[n])는 하이 논리 레벨을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-오프 되고, 제8 트랜지스터(T8)는 턴-온 되므로, 제1 트랜지스터(T1)의 소스/드레인 전극에 하이 논리 레벨의 발광 신호(EM[n])가 제공될 수 있다. 하이 논리 레벨의 발광 신호(EM[n])는 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨과 문턱전압의 합보다 높은 전위의 전압 레벨을 가질 수 있다. 제1 트랜지스터(T1)가 턴-온 상태가 되므로, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극 모두 하이 논리 레벨의 발광 신호(EM[n])의 전압 레벨을 갖게 되고, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다.

다음으로, 제2 서브 프레임 내 발광 구간이 진행될 수 있다. 발광 구간에서, 화소(PXij_1)에 제공되는 제1 주사 신호(GI[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 하이 논리 레벨, 발광 신호(EM[n])는 로우 논리 레벨을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-온 되고, 구동 전류가 발광 다이오드(LD)에 제공될 수 있다.

한편, 제2 서브 프레임에서 초기화 전압(VINT)은 제3 전압 레벨을 갖고, 발광 신호(EM[n])의 하이 논리 레벨은 제4 전압 레벨을 가질 수 있다. 일 실시예로, 제1 전압 레벨은 제3 전압 레벨보다 고전위의 전압 레벨이고, 제2 전압 레벨은 제4 전압 레벨보다 고전위의 전압 레벨일 수 있지만, 이에 제한되는 것은 아니다. 또한, 다른 실시예에서, 제1 서브 프레임 및 제2 서브 프레임에서 제공되는 초기화 전압(VINT) 및 발광 신호(EM[n])의 하이 논리 레벨은 각각 제1 전압 레벨 및 제2 전압 레벨로 유지될 수 있다.

명확히 도시하진 않았지만, 제2 서브 프레임 내 발광 구간 이후, 화소(PXij_1)에 제공되는 발광 신호(EM[n])가 하이 논리 레벨로 천이되면서, 비발광 상태가 되고, 동시에 다음 프레임의 제1 서브 프레임이 시작될 수 있다.

이와 같이, 발광 구간이나 데이터 기입 구간(Data Writing) 이전, 구동 트랜지스터를 온 바이어스 상태로 설정하여 히스테리시스에 의한 잔상의 시인이 최소화될 수 있다.

다음으로, 다른 실시예에 따른 표시장치 및 표시장치 구동방법에 대해 설명하기로 한다. 이하, 도 1 내지 도 8과 도면상의 동일한 구성 요소에 대해서는 설명을 생략하고, 동일하거나 유사한 참조 부호를 사용하였다.

도 9는 본 발명의 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.

도 9를 참조하면, 본 실시예에 따른 화소(PXij_2)는 도 7의 화소(PXij_1) 대비 제8 트랜지스터(T8)가 발광 신호(EM[n])가 아닌 별도의 바이어스 전압(Vbias[n])을 제1 트랜지스터(T1)의 소스/드레인 전극에 제공하는 점 및 구동 트랜지스터의 게이트 전극을 초기화는 제1 초기화 전압(VINT1)과 발광 다이오드(LD)의 애노드를 초기화하는 제2 초기화 전압(VINT2)이 구분되는 점에서 그 차이가 있다. 상술한 별도 바이어스 전압(Vbias[n])은 표시 구동부(DIC)로부터 제공될 수 있다. 예를 들어, 별도 바이어스 전압(Vbias[n])은 주사 구동부(30), 발광 구동부(40) 및 데이터 구동부(20) 중 어느 하나로부터 제공되는 별도의 전압일 수 있다.

구동 트랜지스터의 게이트 전극을 초기화하는 제1 초기화 전압(VINT1)과 발광 다이오드(LD)의 애노드를 초기화하는 제2 초기화 전압(VINT2)이 구분하여 공급되므로, 구동 트랜지스터의 게이트 전극과 전압과 발광 다이오드(LD)의 애노드에 가해지는 스트레스를 최소화할 수 있다.

일 실시예로, 제4 트랜지스터(T4)의 제2 전극이 제1 초기화 전압(VINT1)이 제공되는 일 초기화 라인에 연결되고, 제7 트랜지스터(T7)의 제2 전극이 제2 초기화 전압(VINT2)이 제공되는 다른 초기화 라인에 연결될 수 있다.

본 실시예의 표시장치 구동방법은 초기화 전압들(VINT1, VINT2)과 관련된 내용을 제외하고, 도 8의 타이밍도에 대한 설명이 적용될 수 있으므로, 중복된 설명은 생략하기로 한다.

도 10은 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다. 도 11은 도 10의 화소가 구비된 표시장치의 구동방법을 나타낸 타이밍도이다.

도 10을 참조하면, 본 실시예에 따른 화소(PXij_3)는 도 7의 화소(PXij_1) 대비 제8 트랜지스터(T8)가 발광 신호(EM[n])가 아닌 별도의 바이어스 전압(Vbias[n])을 제1 트랜지스터(T1)의 소스/드레인 전극에 제공하는 점에서 그 차이가 있다.

도 11을 참조하면, 일 실시예로, 제1 서브 프레임과 제2 서브 프레임에서 제공되는 별도 바이어스 전압(Vbias[n])의 전압 레벨이 다를 수 있지만, 이에 제한되는 것은 아니다.

일 실시예로, 제2 서브 프레임에 제공되는 별도 바이어스 전압(Vbias[n])은 프레임 마다 동일하거나 다를 수 있다.

도 12는 본 발명의 또 다른 실시예 표시장치의 구동방법을 나타낸 타이밍도이다. 도 12의 타이밍도는 도 10의 화소(PXij_3)가 적용된 표시장치일 수 있다.

도 12를 참조하면, 본 실시예에 따른 표시장치 구동방법은 도 11의 실시예 대비, 제1 바이어스 전압 제공 구간(OBS1)에서 별도 바이어스 전압(Vbias[n])은 오프 레벨을 갖는 점에서 그 차이가 있다. 여기서, 오프 레벨이라 함은 대상 트랜지스터가 턴-오프 되는 임의의 전압 레벨을 의미한다.

데이터 기입 구간(Data Writing) 전에 구동 트랜지스터를 온 바이어스 상태로 설정하는 것은 선택적일 수 있다. 본 실시예에서, 제1 바이어스 전압 제공 구간(OBS1)은 실질적으로 구동 트랜지스터가 온 바이어스 상태로 설정되지 않을 수 있다.

도 13은 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.

도 13을 참조하면, 본 실시예에 따른 화소(PXij_4)는 도 10의 화소(PXij_3) 대비, 구동 트랜지스터의 게이트 전극을 초기화는 제1 초기화 전압(VINT1)과 발광 다이오드(LD)의 애노드를 초기화하는 제2 초기화 전압(VINT2)이 구분되는 점에서 그 차이가 있다. 도 9과 중복되는 설명은 생략하기로 한다.

도 14는 본 발명의 또 다른 표시장치 내 일 화소의 회로를 나타낸 개념도이다. 도 15는 도 14의 표시장치 내 일 화소의 등가회로도의 일 예이다.

도 14 및 도 15를 참조하면, 본 실시예에 따른 화소(PXij_a, PXij_a_1)는 도 3 및 도 7의 화소(PXij, PXij_1) 대비, 바이어스 전압 공급부(100_1)가 제1 트랜지스터(T1)의 제2 전극에 특정 전압 신호를 제공해 제1 트랜지스터(T1)가 온 바이어스 상태로 설정되도록 하는 점에서 그 차이가 있다. 도 15의 화소(PXij_a_1)는 도 14의 표시장치 내 일 화소(PXij_a)의 등가회로도의 일 예이다.

구동 트랜지스터의 소스/드레인 전극 중 어느 하나에 특정 전압 신호를 제공하여 구동 트랜지스터는 온 바이어스 상태로 설정될 수 있다. 다시 말해, 구동 트랜지스터의 소스/드레인 전극 중 어느 하나 또는 나머지 하나에 신호를 제공하여 구동 트랜지스터는 온 바이어스 상태로 설정될 수 있다.

도 16 내지 도 18은 도 14의 표시장치 내 일 화소의 등가회로도의 다른 예들이다.

도 16 내지 도 18에 대한 설명은, 소스/드레인 전극 중 다른 하나에 특정 전압 신호를 제공하여 구동 트랜지스터를 온 바이어스 상태로 설정되는 것 외 도 9, 도 10, 도 13의 화소(PXij_2, PXij_3, PXij_4)에 대한 설명이 각각 적용될 수 있으므로, 중복된 설명은 생략하기로 한다.

도 19는 본 발명의 또 다른 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다. 도 20은 도 19의 표시장치 내 일 화소의 회로를 나타낸 개념도이다. 도 21은 도 19의 표시장치 내 일 화소의 등가회로도의 일 예이다.

도 19 내지 도 21을 참조하면, 본 실시예에 따른 표시장치(2) 및 화소(PXij_b)는 도 2, 도 3 및 도 7의 표시장치(1) 및 화소(PXij) 대비, 각 화소(PXij_b)가 제4 주사 신호(GC[n])가 제공되는 제4 주사 라인(GCL1, GCLn)에 더 연결되고, 제3 트랜지스터(T3)가 제4 주사 신호(GC[n])에 의해 온/오프 되는 점, 구동 트랜지스터의 게이트 전극에 제1 초기화 전압(VINT1)이 제공되고, 발광 다이오드(LD)의 애노드(anode)에 제2 초기화 전압(VINT2)이 제공되는 점 및 바이어스 전압 공급부(100_2)가 부스팅 커패시터(Cbias)를 포함하는 점에서 그 차이가 있다.

도시하진 않았지만, 주사 구동부(30_1)는 제4 주사 라인들(GCL1, GCLn)에 대한 주사 신호들을 제공하는 제4 서브 주사 구동부를 더 포함할 수 있다.

일 실시예로, 화소(PXij_b)들은 행렬 형태로 배치될 수 있다. 예를 들어, 화소(PXij_b)들 중 행방향으로 배치된 화소(PXij_b)들은 동일한 제2 주사 라인들(GWL1, GWLn), 제2 주사 라인들(GWL1, GWLn), 제3 주사 라인들(GBL1, GBLn), 제4 주사 라인들(GCL1, GCLn) 및 발광 라인들(EL1, EL2, ELn)에 연결될 수 있다.

전원 제공부(60)는 각 화소(PXij_b)에 구동 트랜지스터의 게이트 전극을 초기화 하도록 제1 초기화 전압(VINT1)을 제공하고, 발광 다이오드(LD)의 애노드(anode)를 초기화 하도록 제2 초기화 전압(VINT2)을 제공할 수 있다.

각 화소(PXij_b) 내 바이어스 전압 공급부(100_2)는 별도의 바이어스 전압(Vbias[n])을 제1 트랜지스터(T1)의 소스/드레인 전극으로 제공하는 부스팅 커패시터(Cbias)를 포함할 수 있다.

본 실시예에서, 일부 트랜지스터(예, T1, T2, T5, T6)는 P형 트랜지스터이고, 나머지 트랜지스터(예, T3, T4, T7)는 N형 트랜지스터일 수 있다.

일 실시예로, 바이어스 전압(Vbias[n])은 복수의 전압 레벨을 가질 수 있다. 예를 들어, 바이어스 전압(Vbias[n])은 상대적으로 로우 레벨인 기준 바이어스 레벨(VGL)과 상대적으로 하이 레벨인 제1 바이어스 레벨(VBS1)을 가질 수 있다. 실시예에 따라, 바이어스 전압(Vbias[n])은 제1 바이어스 레벨(VBS1) 보다 미소하게 작은 제2 바이어스 레벨(VBS2)을 가질 수도 있다.

도 22를 결부하여, 도 21의 화소(PXij_b_1)가 구비된 표시장치의 구동방법에 대해 설명하기로 한다. 도 8과 중복된 설명은 생략하기로 한다.

도 22는 도 19 내지 도 21의 표시장치를 구동하는 방법을 나타낸 타이밍도이다.

도 22를 참조하면, 본 실시예에 따른 표시장치 구동방법은 도 8의 실시예 대비, 각 화소(PXij_b_1)에 제4 주사 신호(GC[n])가 제공되는 점 및 복수의 전압 레벨을 가진 바이어스 전압(Vbias[n])이 제공되는 점에서 그 차이가 있다.

본 실시예에서, P형 트랜지스터인 일부 트랜지스터(예, T1, T2, T5, T6)에 제공되는 제1 주사 신호(GI[n]) 및 발광 신호(EM[n])의 로우 논리 레벨의 신호는 턴-온 레벨의 신호를 의미하고, 하이 논리 레벨의 신호는 턴-오프 레벨의 신호를 의미할 수 있다. N형 트랜지스터인 나머지 트랜지스터(예, T3, T4, T7)에 제공되는 제2 주사 신호(GW[n]), 제3 주사 신호(GB[n]) 및 제4 주사 신호(GC[n])의 로우 논리 레벨의 신호는 턴-오프 레벨의 신호를 의미하고, 하이 논리 레벨의 신호는 턴-온 레벨의 신호를 의미할 수 있다. 발광 신호(EM[n])와 제3 주사 신호(GB[n])는 동일한 논리 레벨의 신호가 제공될 수 있다.

제1 서브 프레임의 비발광 구간 내 제1 바이어스 전압 제공 구간(OBS1)이 시작되기 전, 제1 주사 신호(GI[n])는 로우 논리 레벨, 바이어스 전압(Vbias[n])은 기준 바이어스 레벨(VGL)을 가질 수 있다.

제1 바이어스 전압 제공 구간(OBS1)에서, 화소(PXij_b)에 제공되는 발광 신호(EM[n]) 및 제3 주사 신호(GB[n])는 하이 논리 레벨, 제4 주사 신호(GC[n])는 로우 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 하이 논리 레벨, 바이어스 전압(Vbias[n])은 제1 바이어스 레벨(VBS1)을 가질 수 있다. 이에 따라, 제3 트랜지스터(T3)가 턴-오프 될 수 있다. 제1 트랜지스터(T1)의 소스/드레인 전극의 전압 레벨은 부스팅 커패시터(Cbias)와 전기적 커플링에 의해, 데이터 신호(DATA)의 전압 레벨에서 제1 바이어스 레벨(VBS1)과 기준 바이어스 레벨(VGL)의 차만큼을 합한 전압 레벨이 되어 제1 트랜지스터(T1)는 턴-온 될 수 있다. 이때, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극은 모두 동일한 전압 레벨을 가지며, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다.

구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)은 실질적으로 제1 바이어스 전압 제공 구간(OBS1)과 동시에 시작될 수 있다. 제1 주사 신호(GI[n])는 하이 논리 레벨을 가지므로, 구동 트랜지스터의 게이트 전극이 제1 초기화 전압(VINT1)으로 초기화될 수 있다. 일 실시예로, 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)이 종료하는 시점은 제1 바이어스 전압 제공 구간(OBS1)이 종료하는 시점 이후일 수 있으나, 이에 제한되는 것은 아니다.

다음으로, 데이터 기입 구간(Data Writing)에서, 화소(PXij_b_1)에 제공되는 발광 신호(EM[n]) 및 제3 주사 신호(GB[n])는 하이 논리 레벨, 제4 주사 신호(GC[n])는 하이 논리 레벨, 제2 주사 신호(GW[n])는 로우 논리 레벨, 제1 주사 신호(GI[n])는 로우 논리 레벨을 가질 수 있다. 이에 따라, 제2 트랜지스터(T2)가 턴-온 되고, 데이터 신호(DATA)가 소스/드레인 전극에 제공될 수 있다. 제1 트랜지스터(T1)는 다이오드 연결 상태가 되어있기 때문에, 게이트 전극에는 데이터 신호(DATA)의 전압 레벨과 문턱전압의 차이만큼의 전압 레벨을 가질 수 있다.

이후, 제2 주사 신호(GW[n])가 하이 논리 레벨로 천이되면서, 구동 트랜지스터의 문턱전압이 보상될 수 있다(Vth comp 참조).

제2 바이어스 전압 제공 구간(OBS2)에서, 화소(PXij_b_1)에 제공되는 발광 신호(EM[n]) 및 제3 주사 신호(GB[n])는 하이 논리 레벨, 제4 주사 신호(GC[n])는 로우 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 로우 논리 레벨, 바이어스 전압(Vbias[n])은 제1 바이어스 레벨(VBS1)을 가질 수 있다. 이에 따라, 제3 트랜지스터(T3)가 턴-오프 될 수 있다. 제1 트랜지스터(T1)의 소스/드레인 전극의 전압 레벨은 부스팅 커패시터(Cbias)와 전기적 커플링에 의해, 데이터 신호(DATA)의 전압 레벨에서 제1 바이어스 레벨(VBS1)과 기준 바이어스 레벨(VGL)의 차만큼을 합한 전압 레벨이 되어 제1 트랜지스터(T1)는 턴-온 될 수 있다. 이때, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극은 모두 동일한 전압 레벨을 가지며, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다. 제1 바이어스 전압 제공 구간(OBS1)과 달리 제4 주사 신호(GC[n])가 로우 논리 레벨을 가지므로, 구동 트랜지스터의 게이트 전극이 초기화는 수행되지 않을 수 있다.

다음으로, 발광 구간이 진행될 수 있다. 발광 신호(EM[n]) 및 제3 주사 신호(GB[n])는 로우 논리 레벨로 천이되고, 바이어스 전압(Vbias[n])은 기준 바이어스 레벨(VGL)을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-온 되고, 구동 전류가 발광 다이오드(LD)에 제공될 수 있다.

한편, 제1 서브 프레임에서 제2 초기화 전압(VINT2)은 제1 전압 레벨(VINT2_1)을 갖고, 발광 신호(EM[n])의 하이 논리 레벨은 제2 전압 레벨을 가질 수 있다.

제1 서브 프레임 내 발광 구간 이후, 화소(PXij_b_1)에 제공되는 발광 신호(EM[n])가 하이 논리 레벨로 천이되면서, 비발광 상태가 되고, 동시에 제2 서브 프레임이 시작될 수 있다.

제3 바이어스 전압 제공 구간(OBS3)에서, 화소(PXij_b_1)에 제공되는 발광 신호(EM[n]) 및 제3 주사 신호(GB[n])는 하이 논리 레벨, 제4 주사 신호(GC[n])는 로우 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 로우 논리 레벨, 바이어스 전압(Vbias[n])은 제2 바이어스 레벨(VBS2)을 가질 수 있다. 이에 따라, 제3 트랜지스터(T3)가 턴-오프 될 수 있다. 제1 트랜지스터(T1)의 소스/드레인 전극의 전압 레벨은 부스팅 커패시터(Cbias)와 전기적 커플링에 의해, 데이터 신호(DATA)의 전압 레벨에서 제1 바이어스 레벨(VBS1)과 기준 바이어스 레벨(VGL)의 차만큼을 합한 전압 레벨이 되어 제1 트랜지스터(T1)는 턴-온 될 수 있다. 이때, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극은 모두 동일한 전압 레벨을 가지며, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다.

명확히 도시하진 않았지만, 제2 서브 프레임 내 발광 구간 이후, 화소(PXij_b)에 제공되는 발광 신호(EM[n])가 하이 논리 레벨로 천이되면서, 비발광 상태가 되고, 동시에 다음 프레임의 제1 서브 프레임이 시작될 수 있다.

도 23은 본 발명의 또 다른 실시예에 따른 표시장치를 구동하는 방법을 나타낸 타이밍도이다.

도 23을 참조하면, 본 실시예에 따른 표시장치 구동방법은 도 22의 표시장치 구동방법 대비, 제1 바이어스 전압 제공 구간(OBS1)에서 기준 바이어스 전압(Vbias[n])을 인가하는 점에서 그 차이가 있다. 본 실시예에서, 기준 바이어스 전압(Vbias[n])은 오프 레벨일 수 있다.

제1 서브 프레임의 비발광 구간 내 제1 바이어스 전압 제공 구간(OBS1)이 시작되기 전, 제4 주사 신호(GC[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 로우 논리 레벨, 바이어스 전압(Vbias[n])은 제1 바이어스 레벨(VBS1)을 가질 수 있다.

제1 바이어스 전압 제공 구간(OBS1)에서, 화소(PXij_b_1)에 제공되는 발광 신호(EM[n]) 및 제3 주사 신호(GB[n])는 하이 논리 레벨, 제4 주사 신호(GC[n])는 로우 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 하이 논리 레벨, 바이어스 전압(Vbias[n])은 기준 바이어스 레벨(VGL)을 가질 수 있다. 이에 따라, 제3 트랜지스터(T3)가 턴-온 될 수 있다.

다음으로, 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)에서 제4 주사 신호(GC[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 하이 논리 레벨을 가지므로, 구동 트랜지스터의 게이트 전극이 제1 초기화 전압(VINT1)으로 초기화될 수 있다.

다음으로, 데이터 기입 구간(Data Writing)이 수행될 수 있다. 다만, 데이터 기입 구간(Data Writing) 이후 구동방법은 도 22에서와 동일하게 수행되므로 중복된 설명은 생략하기로 한다.

도 24는 본 발명의 또 다른 실시예에 따른 표시장치를 구동하는 방법을 나타낸 타이밍도이다.

도 24를 참조하면, 본 실시예에 따른 표시장치 구동방법은 도 23의 표시장치 구동방법 대비, 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)에서, 구동 트랜지스터가 온 바이어스 상태가 유지되고 있는 점에서 그 차이가 있다.

구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)은 제1 바이어스 전압 제공 구간(OBS1)이 유지되는 동안 제1 주사 신호(GI[n])는 하이 논리 레벨로 천이 되고, 구동 트랜지스터의 게이트 전극이 제1 초기화 전압(VINT1)으로 초기화될 수 있다.

도 25는 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.

도 25를 참조하면, 본 실시예에 따른 화소(PXij_b_2)는 도 21의 화소(PXij_b_1) 대비 부스팅 커패시터(Cbias1, Cbias2)가 복수개인 점 및 구동 트랜지스터의 소스 전극과 드레인 전극에 모두 바이어스 전압(Vbias[n])을 인가해주는 점에서 그 차이가 있다.

구동 트랜지스터의 소스/드레인 전극 중 어느 하나에 제1 부스팅 커패시터(Cbias1)의 일 단자가 연결되고, 소스/드레인 전극 중 다른 하나에 제2 부스팅 커패시터(Cbias2)의 일 단자가 연결될 수 있다. 제1 부스팅 커패시터(Cbias1)의 타 단자 및 제2 부스팅 커패시터(Cbias2)의 터 단자에는 동일한 바이어스 전압(Vbias[n])이 제공될 수 있다.

도 26은 본 발명의 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다.

도 26을 참조하면, 본 실시예에 따른 화소(PXij_b_3)는 도 21의 화소(PXij_b_1) 대비 구동 트랜지스터의 소스/드레인 전극 중 다른 하나에 바이어스 전압(Vbias[n])을 인가해주는 점, 도 25의 화소(PXij_b_2) 대비 제1 부스팅 커패시터(Cbias1)가 생략된 점에서 그 차이가 있다.

도 27은 또 다른 실시예에 따른 표시장치 내 일 화소의 등가회로도이다. 도 28은 도 27의 화소를 구비한 표시장치를 구동하는 방법을 나타낸 타이밍도이다.

도 27을 참조하면, 본 실시예에 따른 화소(PXij_b_4)는 도 21의 화소(PXij_b_1) 대비 제7 트랜지스터(T7)의 제2 전극에 제2 초기화 전압(VINT2)이 아닌 바이어스 전압(Vbias[n])이 인가되는 점 및 모든 트랜지스터(T1~T7)를 P형 트랜지스터를 적용한 점에서 그 차이가 있다.

도 28을 참조하면, 제1 서브 프레임의 비발광 구간 내 제1 바이어스 전압 제공 구간(OBS1)이 시작되기 전, 발광 신호(EM[n])는 하이 논리 레벨, 제4 주사 신호(GC[n])는 로우 논리 레벨, 제2 주사 신호(GW[n])는 하이 논리 레벨, 제1 주사 신호(GI[n])는 하이 논리 레벨, 제3 주사 신호(GB[n])는 하이 논리 레벨, 바이어스 전압(Vbias[n])은 기준 바이어스 레벨(VGL)을 가질 수 있다. 이때, 기준 바이어스 레벨(VGL)은 상술했던 다른 실시예에서 언급한 제2 초기화 전압(VINT2)의 제1 전압 레벨(VINT2_1)과 동일할 수 있다.

제1 바이어스 전압 제공 구간(OBS1)에서, 제4 주사 신호(GC[n])가 하이 논리 레벨로 천이되고, 바이어스 전압(Vbias[n])이 제1 바이어스 레벨(VBS1)을 가질 수 있다. 이에 따라, 제3 트랜지스터(T3)가 턴-오프 될 수 있고, 제1 트랜지스터(T1)는 온 바이어스 상태가 될 수 있다.

다음으로, 구동 트랜지스터의 게이트 전극을 초기화하는 구간(Gate Initial)에서 제1 주사 신호(GI[n])는 로우 논리 레벨로 천이되고, 제4 주사 신호(GC[n])는 로우 논리 레벨이 되고, 바이어스 전압(Vbias[n])이 기준 바이어스 레벨(VGL)을 가질 수 있다. 이에 따라, 구동 트랜지스터의 게이트 전극 제1 초기화 전압(VINT1)으로 초기화될 수 있다.

다음으로, 데이터 기입 구간(Data Writing)에서, 제1 주사 신호(GI[n])는 하이 논리 레벨이 되고, 제2 주사 신호(GW[n])가 로우 논리 레벨로 천이될 수 있다. 이에 따라, 구동 트랜지스터의 소스/드레인 전극에 데이터 신호(DATA)가 기입될 수 있다.

다음으로, 구동 트랜지스터의 문턱전압 보상하는 구간에서, 제2 주사 신호(GW[n])가 하이 논리 레벨이 되고, 제3 주사 신호(GB[n])가 로우 논리 레벨로 천이될 수 있다.

다음으로, 제2 바이어스 전압 제공 구간(OBS2)에서, 제1 바이어스 전압 제공 구간(OBS1)과 동일한 신호들이 제공될 수 있다.

다음으로, 발광 구간이 진행될 수 있다. 발광 신호(EM[n])가 로우 논리 레벨로 천이되고, 바이어스 전압(Vbias[n])이 기준 바이어스 레벨(VGL)을 가질 수 있다.

한편, 제2 서브 프레임에서 기준 바이어스 레벨(VGL)은 상술했던 다른 실시예에서 언급한 제2 초기화 전압(VINT2)의 제3 전압 레벨(VINT2_2)과 동일할 수 있다. 또한, 제2 서브 프레임 내 제3 바이어스 전압 제공 구간(OBS3)에서, 바이어스 전압(Vbias[n])은 제2 바이어스 레벨(VBS2)일 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1: 표시장치
10: 타이밍 제어부
100: 바이어스 전압 공급부
20: 데이터 구동부
30: 주사 구동부
40: 발광 구동부
50: 표시부
60: 전원 제공부
Cbias: 부스팅 커패시터

Claims

복수의 화소들을 포함하는 표시부;
상기 각 화소에 데이터 신호를 제공하는 데이터 구동부;
상기 각 화소에 적어도 하나의 주사 신호를 제공하는 주사 구동부; 및
상기 각 화소에 발광 신호를 제공하는 발광 구동부를 포함하되,
상기 각 화소는,
구동 트랜지스터;
제1 주사 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 데이터 신호를 전송하는 스캔 트랜지스터; 및
상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 구동 트랜지스터를 온 바이어스 상태로 설정하는 특정 전압 신호를 제공하는 바이어스 전압 공급부를 포함하고,
상기 데이터 신호와 상기 특정 전압 신호는 상기 구동 트랜지스터의 소스 또는 드레인 전극에 이시에 제공되는 표시장치.
제1 항에 있어서,
상기 특정 전압 신호는 상기 발광 신호와 동일한 전압 레벨인 표시장치.
제1 항에 있어서,
상기 바이어스 전압 공급부는 제2 주사 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 소스 또는 드레인 전극에 상기 발광 신호를 전송하는 바이어스 제어 트랜지스터를 포함하는 표시장치.
제1 항에 있어서,
상기 특정 전압 신호는 상기 데이터 구동부, 상기 주사 구동부, 및 상기 발광 구동부를 포함하는 표시 구동부로부터 제공되는 표시장치.
제1 항에 있어서,
상기 바이어스 전압 공급부는 일 단자가 상기 구동 트랜지스터의 소스 또는 드레인 전극에 연결되고, 타 단자가 상기 특정 전압 신호가 공급되는 단자에 연결되는 부스팅 커패시터를 포함하는 표시장치.
제1 항에 있어서,
상기 데이터 신호는 상기 구동 트랜지스터의 소스 및 드레인 전극 중 어느 하나에 제공되고,
상기 특정 전압 신호는 상기 구동 트랜지스터의 소스 및 드레인 전극 중 나머지 하나에 제공되는 표시장치.
제1 항에 있어서,
상기 각 화소는 복수의 구동 주파수들로 구동하는 표시장치.
제1 항에 있어서,
상기 각 화소 내 특정 소자의 전압 레벨을 미리 설정된 값으로 초기화하는 초기화 전압을 제공하는 전원 제공부를 더 포함하고,
상기 각 화소는,
제2 주사 신호에 의해 온/오프 되고, 상기 초기화 전압을 발광 다이오드의 애노드에 제공하는 애노드 초기화 트랜지스터; 및
제3 주사 신호에 의해 온/오프 되고, 상기 초기화 전압을 상기 구동 트랜지스터의 게이트 전극에 제공하는 게이트 초기화 트랜지스터를 더 포함하는 표시장치.
제8 항에 있어서,
상기 각 화소는,
상기 발광 신호에 의해 온/오프 되고, 상기 구동 트랜지스터의 드레인-소스 간 전류를 상기 발광 다이오드로 공급하는 발광 트랜지스터를 더 포함하는 표시장치.
제8 항에 있어서,
상기 바이어스 전압 공급부는 상기 제2 주사 신호에 의해 온/오프 되는 바이어스 제어 트랜지스터를 포함하는 표시장치.
복수의 주파수로 구동하는 표시장치에 있어서,
상기 표시장치가 상기 복수의 주파수 중 일부 주파수로 구동할 때, 일 프레임은,
구동 트랜지스터의 게이트 전극을 초기화 전압으로 초기화하는 초기화 구간, 및 상기 구동 트랜지스터의 소스 또는 드레인 전극에 데이터 신호를 기입하는 데이터 기입 구간을 포함하는 제1 서브 프레임; 및
상기 구동 트랜지스터의 소스 또는 드레인 전극에 특정 전압 신호를 제공하는 제1 바이어스 전압 제공 구간을 포함하는 제2 서브 프레임을 포함하는 표시장치 구동방법.
제11 항에 있어서,
상기 제1 서브 프레임과 상기 제2 서브 프레임은 시간상 비중첩되는 표시장치 구동방법.
제11 항에 있어서,
상기 제1 서브 프레임은 상기 구동 트랜지스터의 소스 또는 드레인 전극에 특정 전압 신호를 제공하는 제2 바이어스 전압 제공 구간을 더 포함하는 표시장치 구동방법.
제13 항에 있어서,
상기 초기화 전압의 전압 레벨은 상기 제1 서브 프레임과 상기 제2 서브 프레임에서 서로 다른 표시장치 구동방법.
제14 항에 있어서,
상기 초기화 전압은 상기 제1 서브 프레임에서 전압 레벨이 상기 제2 서브 프레임 보다 고전위의 전압 레벨인 표시장치 구동방법.
제14 항에 있어서,
상기 제2 바이어스 전압 제공 구간은 상기 데이터 기입 구간 이전인 표시장치 구동방법.
제16 항에 있어서,
상기 제1 서브 프레임은 상기 데이터 기입 구간 이후에 상기 구동 트랜지스터의 소스 또는 드레인 전극에 특정 전압 신호를 제공하는 제3 바이어스 전압 제공 구간을 더 포함하는 표시장치 구동방법.
제17 항에 있어서,
상기 제1 서브 프레임은 상기 제3 바이어스 전압 제공 구간 이후에 발광 소자가 발광하는 제1 발광 구간을 더 포함하고,
상기 제2 서브 프레임은 상기 제1 바이어스 전압 제공 구간 이후에 상기 발광 소자가 발광하는 제2 발광 구간을 더 포함하는 표시장치 구동방법.
제16 항에 있어서,
상기 초기화 구간은 상기 제2 바이어스 제공 구간과 상기 데이터 기입 구간 사이인 표시장치 구동방법.
제11 항에 있어서,
상기 표시장치가 상기 복수의 주파수 중 가장 높은 주파수로 구동할 때, 일 프레임은 상기 제1 서브 프레임을 포함하되, 상기 제2 서브 프레임을 불포함하는 표시장치 구동방법.