CN117351870A - 像素、驱动器和显示装置 - Google Patents

Abstract

本公开涉及显示装置、驱动器和像素。所述显示装置包括：像素，电连接到数据线、写入扫描线、初始化扫描线、补偿扫描线、传输控制线和发射控制线；第一驱动电路，被配置为将写入扫描信号提供到写入扫描线；以及第二驱动电路，被配置为：接收多个时钟信号，多个时钟信号中的每一个具有一个单位水平周期的持续时间，以及将初始化扫描信号、补偿扫描信号、传输控制信号和发射控制信号分别提供到初始化扫描线、补偿扫描线、传输控制线和发射控制线。初始化扫描信号和补偿扫描信号中的每一者具有两个单位水平周期或更多个单位水平周期的激活区间。

Description

像素、驱动器和显示装置

相关申请的交叉引用

本申请要求于2022年7月4日提交的第10-2022-0081813号韩国专利申请的优先权以及从其获得的所有权益，上述韩国专利申请的内容通过引用全部包含于此。

技术领域

在本文中描述的本公开的实施例涉及提供用于改善显示质量的信号的驱动器，并且更具体地，涉及由驱动器控制其发射的像素以及通过包括驱动器和像素而具有改善的显示质量的显示装置。

背景技术

显示装置之中的发光显示装置通过使用发光二极管来显示图像，发光二极管通过电子和空穴的复合产生光。发光显示装置具有快速响应速度，并且以低功耗操作。发光显示装置包括连接到数据线和扫描线的像素。像素中的每一个通常包括发光二极管以及用于控制流到发光二极管的电流的量的电路单元。响应于数据信号，电路单元可以控制经由发光二极管从被施加有第一驱动电压的端子流到被施加有第二驱动电压的端子的电流的量。在这种情况下，产生具有预定亮度的光以对应于流过发光二极管的电流的量。

发明内容

本公开的实施例提供一种提供用于确保补偿时间的信号的驱动器、由驱动器控制其发射的像素以及通过确保补偿时间而具有改善的显示质量的显示装置。

根据实施例，一种显示装置包括：像素，电连接到数据线、写入扫描线、初始化扫描线、补偿扫描线、传输控制线和发射控制线；第一驱动电路，将写入扫描信号提供到所述写入扫描线；以及第二驱动电路，被配置为：接收多个时钟信号，所述多个时钟信号中的每一个具有一个单位水平周期的持续时间，以及将初始化扫描信号、补偿扫描信号、传输控制信号和发射控制信号分别提供到所述初始化扫描线、所述补偿扫描线、所述传输控制线和所述发射控制线。所述初始化扫描信号和所述补偿扫描信号中的每一者具有两个单位水平周期或更多个单位水平周期的激活区间。

所述初始化扫描信号可以包括具有第一水平周期的第一初始化激活区间以及具有大于或等于所述第一水平周期的第二水平周期的第二初始化激活区间。所述补偿扫描信号可以包括具有第三水平周期的第一补偿激活区间以及具有大于或等于所述第三水平周期的第四水平周期的第二补偿激活区间。

所述第一水平周期和所述第三水平周期中的每一者可以具有一个单位水平周期的持续时间，并且所述第二水平周期和所述第四水平周期中的每一者可以具有两个单位水平周期或更多个单位水平周期的持续时间。

所述第一水平周期、所述第二水平周期、所述第三水平周期和所述第四水平周期中的每一者可以具有两个单位水平周期或更多个单位水平周期的持续时间。

所述像素可以包括显示元件和连接到所述显示元件的像素电路。所述像素电路可以包括：第一晶体管，包括连接到第一节点的栅极电极、第一电极和连接到第二节点的第二电极；第一电容器，连接在所述第一节点和第三节点之间；第二电容器，连接在所述第三节点和驱动电压线之间；第二晶体管，连接到所述数据线，所述第二晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制；以及第三晶体管，连接在所述第二晶体管和所述第三节点之间。所述第三晶体管的操作可以由提供到所述传输控制线的所述传输控制信号控制。

所述像素电路还可以包括：第四晶体管，连接在所述第一节点和所述第二节点之间，其中，所述第四晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制；第五晶体管，连接在所述第一节点和第一初始化电压线之间，其中，所述第五晶体管的操作由提供到所述初始化扫描线的所述初始化扫描信号控制；第六晶体管，连接在所述第二节点和所述显示元件之间，其中，所述第六晶体管的操作由提供到所述发射控制线的所述发射控制信号控制；以及第七晶体管，连接在所述显示元件和第二初始化电压线之间，其中，所述第七晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制。

所述像素电路还可以包括：第八晶体管，连接在所述第三节点和基准电压线之间，其中，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制。所述第一晶体管、所述第二晶体管、所述第六晶体管和所述第七晶体管中的每一者可以是具有硅半导体层的P型薄膜晶体管。所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第八晶体管中的每一者可以是具有氧化物半导体层的N型薄膜晶体管。

所述像素电路还可以包括：第九晶体管，连接在所述第一晶体管的所述第一电极和所述驱动电压线之间；以及第十晶体管，连接在所述第一晶体管的所述第一电极和偏置电压线之间，其中，所述第十晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制。所述第九晶体管和所述第十晶体管中的每一者可以是具有硅半导体层的P型薄膜晶体管。

所述像素电路还可以包括：第八晶体管，连接在所述第一晶体管的所述第一电极和所述第三节点之间，其中，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制。

所述像素电路可以被配置为在写入循环周期区间和保持循环周期区间中操作。在所述写入循环周期区间中，通过所述数据线提供的数据信号可以被传送到所述像素电路。在所述保持循环周期区间中，所述显示元件的阳极可以被初始化。

所述写入扫描信号可以包括与所述写入循环周期区间重叠的第一写入激活区间以及与所述保持循环周期区间重叠的第二写入激活区间。在所述第一写入激活区间中，所述数据信号可以被传送到所述像素，并且在所述第二写入激活区间中，所述显示元件的所述阳极可以被初始化。

所述第一写入激活区间和所述第二写入激活区间中的每一者可以是一个单位水平周期或更多个单位水平周期。

所述第一写入激活区间的长度可以与所述第二写入激活区间的长度不同。

所述传输控制信号可以包括传输激活区间，并且所述传输激活区间可以与所述第一写入激活区间重叠。

所述传输控制信号的所述传输激活区间可以与所述保持循环周期区间不重叠。

所述第二驱动电路可以包括：第一子驱动电路，接收多个第一时钟信号并且输出所述发射控制信号；第二子驱动电路，接收多个第二时钟信号并且输出所述初始化扫描信号和所述补偿扫描信号；以及第三子驱动电路，接收多个第三时钟信号并且输出所述传输控制信号。所述多个第一时钟信号中的每一个的持续时间可以为一个单位水平周期。所述多个第二时钟信号中的每一个的持续时间可以为一个单位水平周期。所述多个第三时钟信号中的每一个的持续时间可以为一个单位水平周期。

根据实施例，一种显示装置包括：像素，电连接到数据线、写入扫描线、初始化扫描线、补偿扫描线、传输控制线和发射控制线，并且包括像素电路和显示元件；以及驱动电路，被配置为将写入扫描信号、初始化扫描信号、补偿扫描信号、传输控制信号和发射控制信号分别提供到所述写入扫描线、所述初始化扫描线、所述补偿扫描线、所述传输控制线和所述发射控制线。所述初始化扫描信号包括具有第一水平周期的第一初始化激活区间以及具有大于或等于所述第一水平周期的第二水平周期的第二初始化激活区间。所述补偿扫描信号包括具有第三水平周期的第一补偿激活区间以及具有大于或等于所述第三水平周期的第四水平周期的第二补偿激活区间。所述第二水平周期和所述第四水平周期中的每一者具有两个单位水平周期或更多个单位水平周期的持续时间。

所述驱动电路可以包括：第一子驱动电路，被配置为接收第一时钟信号并且输出所述发射控制信号；第二子驱动电路，被配置为接收第二时钟信号并且输出所述初始化扫描信号和所述补偿扫描信号；第三子驱动电路，被配置为接收第三时钟信号并且输出所述传输控制信号；以及扫描驱动电路，被配置为接收第四时钟信号并且输出所述写入扫描信号。

所述像素电路可以被配置为在写入循环周期区间和保持循环周期区间中操作。所述写入扫描信号可以包括与所述写入循环周期区间重叠的第一写入激活区间以及与所述保持循环周期区间重叠的第二写入激活区间。在所述第一写入激活区间中，数据信号可以被传送到所述像素，并且在所述第二写入激活区间中，所述显示元件的阳极可以被初始化。

所述传输控制信号可以包括传输激活区间。所述传输激活区间可以与所述第一写入激活区间重叠，并且可以与所述保持循环周期区间不重叠。

根据实施例，一种显示装置包括：像素，电连接到数据线、写入扫描线、初始化扫描线、补偿扫描线、传输控制线和发射控制线，并且包括包含多个晶体管和电容器的像素电路以及显示元件；以及驱动电路，被配置为将写入扫描信号、初始化扫描信号、补偿扫描信号、传输控制信号和发射控制信号分别提供到所述写入扫描线、所述初始化扫描线、所述补偿扫描线、所述传输控制线和所述发射控制线。所述像素电路被配置为在写入循环周期区间和保持循环周期区间中操作。所述写入扫描信号包括与所述写入循环周期区间重叠的第一写入激活区间以及与所述保持循环周期区间重叠的第二写入激活区间。在所述第一写入激活区间中，通过所述数据线提供的数据信号被传送到所述电容器，并且所述显示元件的阳极被初次初始化。在所述第二写入激活区间中，所述数据信号被阻断传送到所述电容器，并且所述显示元件的所述阳极被第二次初始化。

根据实施例，一种驱动器包括：第一驱动电路，被配置为将写入扫描信号提供到连接到像素的写入扫描线；以及第二驱动电路，被配置为：接收多个时钟信号，所述多个时钟信号中的每一个具有一个单位水平周期的持续时间；以及向连接到所述像素的初始化扫描线、补偿扫描线、传输控制线和发射控制线分别提供具有两个单位水平周期或更多个单位水平周期的激活区间的初始化扫描信号、具有两个单位水平周期或更多个单位水平周期的激活区间的补偿扫描信号、传输控制信号和发射控制信号。

所述初始化扫描信号可以包括具有第一水平周期的第一初始化激活区间以及具有大于或等于所述第一水平周期的第二水平周期的第二初始化激活区间。所述补偿扫描信号可以包括具有第三水平周期的第一补偿激活区间以及具有大于或等于所述第三水平周期的第四水平周期的第二补偿激活区间。

所述写入扫描信号可以包括与写入循环周期区间重叠的第一写入激活区间以及与保持循环周期区间重叠的第二写入激活区间。所述传输控制信号可以包括传输激活区间。所述传输激活区间可以与所述第一写入激活区间重叠，并且所述传输激活区间可以与所述保持循环周期区间不重叠。

所述第二驱动电路可以包括：第一子驱动电路，被配置为接收多个第一时钟信号并且输出所述发射控制信号；第二子驱动电路，被配置为接收多个第二时钟信号并且输出所述初始化扫描信号和所述补偿扫描信号；以及第三子驱动电路，被配置为接收多个第三时钟信号并且输出所述传输控制信号。所述多个第一时钟信号中的每一个的持续时间可以为一个单位水平周期。所述多个第二时钟信号中的每一个的持续时间可以为一个单位水平周期。所述多个第三时钟信号中的每一个的持续时间可以为一个单位水平周期。

根据实施例，一种像素包括显示元件以及连接到所述显示元件的像素电路。所述像素电路包括：第一晶体管，包括连接到第一节点的栅极电极、第一电极和连接到第二节点的第二电极；第一电容器，连接在所述第一节点和第三节点之间；第二电容器，连接在所述第三节点和驱动电压线之间；第二晶体管，连接到数据线，其中，所述第二晶体管的操作由提供到写入扫描线的写入扫描信号控制；以及第三晶体管，连接在所述第二晶体管和所述第三节点之间，其中，所述第三晶体管的操作由提供到传输控制线的传输控制信号控制。

所述像素电路还可以包括：第四晶体管，连接在所述第一节点和所述第二节点之间，其中，所述第四晶体管的操作由提供到补偿扫描线的补偿扫描信号控制；第五晶体管，连接在所述第一节点和第一初始化电压线之间，其中，所述第五晶体管的操作由提供到初始化扫描线的初始化扫描信号控制；第六晶体管，连接在所述第二节点和所述显示元件之间，其中，所述第六晶体管的操作由提供到发射控制线的发射控制信号控制；以及第七晶体管，连接在所述显示元件和第二初始化电压线之间，其中，所述第七晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制。

所述像素电路还可以包括：第八晶体管，连接在所述第三节点和基准电压线之间，其中，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制。所述第一晶体管、所述第二晶体管、所述第六晶体管和所述第七晶体管中的每一者可以是具有硅半导体层的P型薄膜晶体管。所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第八晶体管中的每一者可以是具有氧化物半导体层的N型薄膜晶体管。

所述像素电路还可以包括：第九晶体管，连接在所述第一晶体管的所述第一电极和所述驱动电压线之间；以及第十晶体管，连接在所述第一晶体管的所述第一电极和偏置电压线之间，其中，所述第十晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制。所述第九晶体管和所述第十晶体管中的每一者可以是具有硅半导体层的P型薄膜晶体管。

所述像素电路还可以包括第八晶体管，连接在所述第一晶体管的所述第一电极和所述第三节点之间，其中，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制。

附图说明

通过参照附图详细描述本公开的实施例，本公开的以上和其它目的和特征将变得明显。

图1是根据本公开的实施例的显示装置的框图。

图2是根据本公开的实施例的像素的电路图。

图3是示出根据本公开的实施例的驱动电路和像素的框图。

图4是用于描述根据本公开的实施例的像素在写入循环周期区间中的操作的时序图。

图5A是用于描述像素在图4中所示的第一区间和第三区间中的操作的图。

图5B是用于描述像素在图4中所示的第二区间和第四区间中的操作的图。

图5C是用于描述像素在图4中所示的第五区间中的操作的图。

图6是用于描述根据本公开的实施例的像素在保持循环周期区间中的操作的时序图。

图7是用于描述像素在图6中所示的第六区间中的操作的图。

图8是根据本公开的实施例的像素的电路图。

图9是示出根据本公开的另一实施例的驱动电路和像素的框图。

图10是用于描述根据本公开的实施例的像素在写入循环周期区间中的操作的时序图。

图11A是用于描述像素在图10中所示的第一区间和第三区间中的操作的图。

图11B是用于描述像素在图10中所示的第二区间和第四区间中的操作的图。

图11C是用于描述像素在图10中所示的第五区间中的操作的图。

图12是用于描述根据本公开的实施例的像素在保持循环周期区间中的操作的时序图。

图13是用于描述像素在图12中所示的第六区间中的操作的图。

图14是示出根据本公开的实施例的在写入循环周期区间中被提供到第二子驱动电路的信号以及从第二子驱动电路输出的信号的时序图。

图15是示出根据本公开的实施例的在写入循环周期区间中被提供到第二子驱动电路的信号以及从第二子驱动电路输出的信号的时序图。

图16是根据本公开的实施例的像素的电路图。

图17是根据本公开的实施例的像素的电路图。

具体实施方式

在说明书中，第一组件(或区、层、部件、部分等)“在”第二组件“上”、“与”第二组件“连接”或“耦接”的表述表示第一组件直接在第二组件上、第一组件与第二组件直接连接或耦接，或者表示第三组件介于第一组件和第二组件之间。

相同的附图标记指代相同的组件。而且，在附图中，为了技术内容的有效描述，夸大了组件的厚度、比率和大小。术语“和/或”包括在其中的每一种中限定了相关的元件的一种或多种组合。

尽管可以使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应被解释为受这些术语限制。这些术语仅用于将一个组件与另一组件区分开。例如，在不脱离本公开的范围和精神的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。冠词“一个”、“一种”和“所述(该)”因为它们具有单个所指对象而是单数的，但是在说明书中使用单数形式不应排除存在多于一个所指对象。

而且，术语“在……下面”、“在……下方”、“在……上”、“在……上方”等用于描述附图中所示的组件的相互关系。作为相对概念的术语是基于附图中所示的方向来描述的。

将理解的是，术语“包括”、“包含”、“具有”等说明存在说明书中描述的特征、数量、步骤、操作、元件或组件或者它们的组合，但是不排除存在或附加一个或多个其它特征、数量、步骤、操作、元件或组件或者它们的组合的可能性。

除非另外定义，否则在说明书中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员所通常理解的相同的含义。此外，除非在本文中明确地定义，否则术语(诸如在通用词典中定义的术语)应当被解释为具有与在相关技术的背景中的含义相一致的含义，并且不应当以理想化的或过于形式化的含义来解释。

在下文中，将参照附图描述本公开的实施例。

图1是根据本公开的实施例的显示装置DD的框图。

参照图1，显示装置DD可以包括显示面板DP、驱动控制器100和面板驱动器。根据本公开的实施例，面板驱动器可以包括数据驱动电路200(或数据驱动器)、驱动电路300以及电压发生器400。

显示面板DP可以包括显示区域DA和非显示区域NDA。显示面板DP可以包括布置在显示区域DA中的多个像素PX。显示面板DP还可以包括初始化扫描线GIL1至GILn、补偿扫描线GCL1至GCLn、写入扫描线GWL1至GWLn、发射控制线EML1至EMLn、传输控制线GDL1至GDLn以及数据线DL1至DLm(即，数据线DL1、DL2、……和DLm)，这里，m和n各自是正整数。

显示面板DP可以被配置为在以预定频率(例如，60Hz、120Hz或240Hz)操作的第一模式或以可变帧频率操作的第二模式下操作。例如，可变帧频率可以在1Hz至240Hz的范围内进行各种修改，但是不特别局限于此。在显示面板DP在高速模式下操作时，1个单位水平周期(“1H”周期)可能逐渐减少。也就是说，随着显示面板DP的帧频率增加，1个单位水平周期的区间可以减小。在这种情况下，当补偿区间的长度为1个单位水平周期时，可能无法充分地确保补偿区间。根据本公开的实施例，补偿区间可以具有2个单位水平周期或更多个单位水平周期的长度。因此，由于即使当一个单位水平周期由于限制驱动而减少时也充分地确保了补偿时间，因此可以改善显示质量。

驱动控制器100接收图像信号RGB和控制信号CTRL。驱动控制器100通过将图像信号RGB的数据格式转换为适合于数据驱动电路200的接口规格来产生图像数据信号DATA。驱动控制器100输出第一控制信号SCS和第二控制信号DCS。

数据驱动电路200从驱动控制器100接收第二控制信号DCS和图像数据信号DATA。数据驱动电路200将图像数据信号DATA转换为数据信号，并且然后将数据信号输出到数据线DL1至DLm。数据信号指与图像数据信号DATA的灰度级值对应的模拟电压。数据线DL1至DLm可以在第一方向DR1上布置，并且数据线DL1至DLm中的每一条可以在第二方向DR2上延伸。

驱动电路300可以设置在显示面板DP的非显示区域NDA中。然而，实施例不特别局限于此。例如，驱动电路300的至少一部分可以设置在显示区域DA中。可以提供多个驱动电路300。例如，多个驱动电路300可以彼此间隔开，显示区域DA介于多个驱动电路300之间。然而，这只是示例。例如，图1中所示的两个驱动电路300中的一者可以被省略以避免冗余。

多个像素PX中的每一个包括显示元件ED(参见图2)和用于控制显示元件ED的发射的像素电路PXC(参见图2)。像素电路PXC可以包括一个或多个晶体管以及一个或多个电容器。驱动电路300可以包括与像素电路PXC通过相同的工艺形成的晶体管。

初始化扫描线GIL1至GILn、补偿扫描线GCL1至GCLn、写入扫描线GWL1至GWLn、发射控制线EML1至EMLn以及传输控制线GDL1至GDLn可以电连接到驱动电路300以从驱动电路300接收信号。例如，一条初始化扫描线(例如，初始化扫描线GIL1)、一条补偿扫描线(例如，补偿扫描线GCL1)、一条写入扫描线(例如，写入扫描线GWL1)、一条发射控制线(例如，发射控制线EML1)以及一条传输控制线(例如，传输控制线GDL1)可以从两个驱动电路300接收相同的信号。

初始化扫描线GIL1至GILn、补偿扫描线GCL1至GCLn、写入扫描线GWL1至GWLn、发射控制线EML1至EMLn以及传输控制线GDL1至GDLn可以在第一方向DR1上延伸。初始化扫描线GIL1至GILn、补偿扫描线GCL1至GCLn、写入扫描线GWL1至GWLn、发射控制线EML1至EMLn以及传输控制线GDL1至GDLn可以在第二方向DR2上彼此间隔开。

多个像素PX中的每一个可以电连接到三条扫描线、一条发射控制线、一条传输控制线和一条数据线。例如，如图1中所示，第一行的像素可以连接到扫描线GIL1、GCL1和GWL1、传输控制线GDL1以及发射控制线EML1。第一列的像素可以连接到数据线DL1。此外，第j行的像素可以连接到扫描线GILj、GCLj和GWLj(也被称为第j扫描线GILj、GCLj和GWLj)、传输控制线GDLj(也被称为第j传输控制线GDLj)以及发射控制线EMLj(也被称为第j发射控制线EMLj)，这里，j是小于或等于n的正整数。

电压发生器400产生操作显示面板DP所需的电压。在实施例中，电压发生器400可以产生第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT1、第二初始化电压VINT2以及基准电压VREF。

图2是根据本公开的实施例的像素PXij的电路图。

参照图1和图2，像素PXij可以连接到第j初始化扫描线GILj、第j补偿扫描线GCLj、第j写入扫描线GWLj、第j发射控制线EMLj、第j传输控制线GDLj和第i数据线DLi，这里i是小于或等于m的正整数。图1中所示的多个像素PX中的每一个可以与图2中所示的像素PXij具有相同的电路配置。

根据本公开的实施例，像素PXij包括像素电路PXC和至少一个显示元件ED。像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8、第一电容器Cst以及第二电容器Chold。

显示元件ED可以是发光二极管。在实施例中，描述了一个像素PXij包括显示元件ED，但是实施例不限于此。例如，在另一实施例中，一个像素PXij可以连接到并联或串联地连接的多个显示元件。

在实施例中，第一晶体管T1至第八晶体管T8之中的第三晶体管T3、第四晶体管T4、第五晶体管T5和第八晶体管T8中的每一者是具有氧化物半导体作为半导体层的N型薄膜晶体管。第一晶体管T1至第八晶体管T8之中的第一晶体管T1、第二晶体管T2、第六晶体管T6和第七晶体管T7中的每一者是具有硅半导体层(例如，低温多晶硅(“LTPS”)半导体层)的P型薄膜晶体管。然而，本公开不限于此。例如，在另一实施例中，第一晶体管T1至第八晶体管T8中的全部晶体管可以是P型薄膜晶体管或N型薄膜晶体管。在又一实施例中，第一晶体管T1至第八晶体管T8中的至少一个晶体管可以是N型薄膜晶体管，并且第一晶体管T1至第八晶体管T8中的其它晶体管可以是P型薄膜晶体管。此外，根据本公开的实施例的像素的电路配置不限于图2。图2中所示的像素电路PXC只是示例。例如，像素电路PXC的配置可以被修改并实现。

第j初始化扫描线GILj可以传送初始化扫描信号GIj；第j补偿扫描线GCLj可以传输补偿扫描信号GCj；第j写入扫描线GWLj可以传输写入扫描信号GWj；第j发射控制线EMLj可以传输发射控制信号EMj；第j传输控制线GDLj可以传输传输控制信号GDj；并且第i数据线DLi可以传输数据信号Di。数据信号Di可以具有与从驱动控制器100输出的图像数据信号DATA的灰度级值对应的电压电平。

此外，像素PXij可以连接到第一驱动电压线VL1、第二驱动电压线VL2、第三驱动电压线VL3、第四驱动电压线VL4和第五驱动电压线VL5。第一驱动电压线VL1可以传送第一驱动电压ELVDD，并且可以被称为“驱动电压线”。第二驱动电压线VL2可以传送第二驱动电压ELVSS。第三驱动电压线VL3可以传送第一初始化电压VINT1，并且可以被称为“第一初始化电压线”。第四驱动电压线VL4可以传送第二初始化电压VINT2，并且可以被称为“第二初始化电压线”。第五驱动电压线VL5可以传送基准电压VREF，并且可以被称为“基准电压线”。基准电压VREF可以与第一驱动电压ELVDD具有相同的电压电平，但是不限于此。

第一晶体管T1可以包括第一电极TE1、第二电极TE2和栅极电极TE3。第一晶体管T1可以被称为“驱动薄膜晶体管”。第一电极TE1可以连接到第一驱动电压线VL1；第二电极TE2可以连接到第二节点N2；并且栅极电极TE3可以连接到第一节点N1。第一电容器Cst可以连接在第一节点N1和第三节点N3之间。第二电容器Chold可以连接在第三节点N3和第一驱动电压线VL1之间。

第二晶体管T2和第三晶体管T3可以连接在数据线DLi和第三节点N3之间。第三晶体管T3可以连接在第二晶体管T2和第三节点N3之间。第三晶体管T3可以阻挡从第二晶体管T2提供的数据信号Di的传输。

第二晶体管T2的操作可以响应于提供到第j写入扫描线GWLj的写入扫描信号GWj而被控制。第二晶体管T2可以响应于写入扫描信号GWj而导通，以将从数据线DLi接收的数据信号Di传送到第三晶体管T3。第三晶体管T3的操作可以响应于提供到第j传输控制线GDLj的传输控制信号GDj而被控制。第二晶体管T2可以被称为“开关薄膜晶体管”，并且第三晶体管T3可以被称为“传输控制薄膜晶体管”。

第四晶体管T4可以连接在第一节点N1和第二节点N2之间。第四晶体管T4的操作可以响应于提供到第j补偿扫描线GCLj的补偿扫描信号GCj而被控制。第四晶体管T4可以响应于补偿扫描信号GCj而导通，以将第一晶体管T1的栅极电极TE3连接到第一晶体管T1的第二电极TE2。

第五晶体管T5可以连接在第一节点N1和第三驱动电压线VL3(或被称为“第一初始化电压线”)之间。第五晶体管T5的操作可以响应于提供到第j初始化扫描线GILj的初始化扫描信号GIj而被控制。第五晶体管T5可以响应于初始化扫描信号GIj而导通，以通过将第一初始化电压VINT1传送到第一晶体管T1的栅极电极TE3使得第一晶体管T1的栅极电极TE3的电压初始化。

第六晶体管T6可以连接在第二节点N2和显示元件ED之间。第六晶体管T6的操作可以由提供到第j发射控制线EMLj的发射控制信号EMj控制。第六晶体管T6可以响应于发射控制信号EMj而导通。在第六晶体管T6导通时，可以通过第一晶体管T1和第六晶体管T6在第一驱动电压线VL1和显示元件ED之间形成电流路径。也就是说，第六晶体管T6可以响应于发射控制信号EMj而将第一晶体管T1的第二电极TE2电连接到显示元件ED。

第七晶体管T7可以连接在显示元件ED和第四驱动电压线VL4(或被称为“第二初始化电压线”)之间。第七晶体管T7的操作可以由提供到第j写入扫描线GWLj的写入扫描信号GWj控制。第七晶体管T7可以响应于写入扫描信号GWj而导通，以将显示元件ED的阳极电连接到第四驱动电压线VL4。

第八晶体管T8可以连接在第三节点N3和第五驱动电压线VL5(或被称为“基准电压线”)之间。第八晶体管T8的操作可以由提供到第j补偿扫描线GCLj的补偿扫描信号GCj控制。

显示元件ED可以包括连接到第六晶体管T6的第二电极的阳极和连接到第二驱动电压线VL2的阴极。

图3是示出根据本公开的实施例的驱动电路300和像素PX的框图。图4是用于描述根据本公开的实施例的像素在写入循环周期区间中的操作的时序图。

参照图1和图3，驱动电路300中的每一个可以包括第一驱动电路310和第二驱动电路320。第一驱动电路310可以被称为“扫描驱动电路”。第二驱动电路320可以包括第一子驱动电路321、第二子驱动电路322和第三子驱动电路323。驱动电路300中的每一个可以被称为“驱动器”。

第一驱动电路310、第一子驱动电路321、第二子驱动电路322和第三子驱动电路323中的每一者可以包括多个级。包括在第一驱动电路310中的多个级中的每一个可以输出所接收的时钟信号作为输出信号。包括在第一子驱动电路321、第二子驱动电路322和第三子驱动电路323中的每一者的多个级中的每一个可以输出所接收的预定电压作为输出信号。第一起始信号FLM1、第二起始信号FLM2和第三起始信号FLM3可以被分别提供到第一子驱动电路321的第一级、第二子驱动电路322的第一级和第三子驱动电路323的第一级。

图3示出了连接到第j行像素PX的第一驱动电路310的一个第一级310s、连接到第j行像素PX的第一子驱动电路321的一个第二级321s、连接到第j行像素PX的第二子驱动电路322的一个第三级322s以及连接到第j行像素PX的第三子驱动电路323的一个第四级323s。

参照图3和图4，第一级310s可以接收第一写入时钟信号CLK1-1和CLK1b-1、第二写入时钟信号CLK2-1和CLK2b-1以及进位信号CR1-1和CR2-1中的至少一些，并且可以将写入扫描信号GWj输出到写入扫描线GWLj。

第二级321s可以接收第一时钟信号CLK1和CLK1b以及第一进位信号CL1，并且可以将发射控制信号EMj输出到发射控制线EMLj。第三级322s可以接收第二时钟信号CLK2和CLK2b以及第二进位信号CL2，可以将初始化扫描信号GIj输出到第j初始化扫描线GILj，并且可以将补偿扫描信号GCj输出到第j补偿扫描线GCLj。第四级323s可以接收第三时钟信号CLK3和CLK3b以及第三进位信号CL3，并且可以将传输控制信号GDj输出到传输控制线GDLj。第一时钟信号CLK1和CLK1b、第二时钟信号CLK2和CLK2b以及第三时钟信号CLK3和CLK3b可以各自是具有1个单位水平周期的持续时间的信号。

参照图4，示出了发射控制信号EMj、初始化扫描信号GIj、补偿扫描信号GCj、写入扫描信号GWj和传输控制信号GDj的波形。

写入循环周期区间可以包括第一区间SC1、第二区间SC2、第三区间SC3、第四区间SC4和第五区间SC5。第一区间SC1可以被称为“第一初始化区间”；第二区间SC2可以被称为“基准电压写入区间”；第三区间SC3可以被称为“第二初始化区间”；第四区间SC4可以被称为“补偿区间”；并且第五区间SC5可以被称为“数据写入和阳极初始化区间”。

初始化扫描信号GIj和补偿扫描信号GCj中的每一者可以具有2个单位水平周期或更多个单位水平周期的激活区间。例如，初始化扫描信号GIj可以包括具有第一水平周期的第一初始化激活区间IA1以及具有第二水平周期的第二初始化激活区间IA2。补偿扫描信号GCj可以包括具有第三水平周期的第一补偿激活区间CA1以及具有第四水平周期的第二补偿激活区间CA2。

第一初始化激活区间IA1和第一补偿激活区间CA1中的每一者可以是1个单位水平周期。第二初始化激活区间IA2和第二补偿激活区间CA2中的每一者可以是2个单位水平周期或更多个单位水平周期。例如，第一初始化激活区间IA1开始的第一时间点t1与第一初始化激活区间IA1结束的第二时间点t2之间的时间可以是1个单位水平周期(1H)。第一补偿激活区间CA1开始的第三时间点t3和第一补偿激活区间CA1结束的第四时间点t4之间的时间可以是1个单位水平周期。第二初始化激活区间IA2开始的第五时间点t5与第二初始化激活区间IA2结束的第六时间点t6之间的时间可以是7个单位水平周期。第二补偿激活区间CA2开始的第七时间点t7与第二补偿激活区间CA2结束的第八时间点t8之间的时间可以是7个单位水平周期。

参照图3和图4，第二级321s、第三级322s和第四级323s中的每一者可以提供预定的直流(DC)电压作为输出信号，而不是提供时钟信号作为输出信号。因此，即使当第二初始化激活区间IA2和第二补偿激活区间CA2的输出宽度(即，持续时间)扩展，也不需要额外地提供与第二初始化激活区间IA2和第二补偿激活区间CA2对应的时钟信号。

与本公开的实施例不同，在当初始化扫描信号GIj和补偿扫描信号GCj是时钟信号时，第二初始化激活区间IA2和第二补偿激活区间CA2中的每一者的输出持续时间是7个单位水平周期的情况下，可能需要14条时钟布线和7条进位布线。相比之下，根据本公开的实施例，初始化扫描信号GIj和补偿扫描信号GCj可以是通过输出预定的DC电压而形成的信号。因此，可以仅需要根据初始化扫描信号GIj和补偿扫描信号GCj之间的输出时序差的2条时钟布线和9条进位布线。因此，根据本公开的实施例，因为即使当第二初始化激活区间IA2和第二补偿激活区间CA2中的每一者的输出持续时间扩展时，也不需要增加用于额外地提供时钟信号的时钟线，所以可以不显著增加无用空间的尺寸和面积。

此外，因为初始化扫描信号GIj、补偿扫描信号GCj、发射控制信号EMj和传输控制信号GDj中的每一者是通过预定的DC电压的输出(而不是时钟信号的输出)而形成的信号，所以可以在每个激活区间结束的时间点之后产生低于激活电平的电平的波形。

图5A是用于描述像素PXij在图4中所示的第一区间SC1和第三区间SC3中的操作的图。图5A示出了像素电路PXC在第一区间SC1和第三区间SC3中的每一者中的操作。

参照图4和图5A，第一区间SC1和第三区间SC3中的每一者是其中第一初始化电压VINT1被提供到第一节点N1的步骤(或区间)。在第一区间SC1和第三区间SC3中的每一者中，初始化扫描信号GIj可以具有激活电平(例如，高电平)。在第一区间SC1和第三区间SC3中的每一者中，第二晶体管T2、第四晶体管T4、第六晶体管T6、第七晶体管T7和第八晶体管T8可以截止，并且第三晶体管T3和第五晶体管T5可以导通。

通过由此导通的第五晶体管T5，通过第三驱动电压线VL3提供的第一初始化电压VINT1可以被传送到第一节点N1。也就是说，第一晶体管T1的栅极电极TE3的电压可以被初始化。

示出了传输控制信号GDj在第一区间SC1和第三区间SC3中的每一者中处于激活电平(例如，高电平)，但是不特别局限于此。例如，在第一区间SC1和第三区间SC3中的每一者中，传输控制信号GDj可以处于非激活电平(例如，低电平)。

图5B是用于描述像素PXij在图4中所示的第二区间SC2和第四区间SC4中的操作的图。图5B示出了像素电路PXC在第二区间SC2和第四区间SC4中的每一者中的操作。

参照图4和图5B，第二区间SC2和第四区间SC4中的每一者是其中基准电压VREF被提供到第三节点N3的步骤(或区间)。在第二区间SC2和第四区间SC4中的每一者中，补偿扫描信号GCj可以具有激活电平(例如，高电平)。第四晶体管T4和第八晶体管T8可以响应于补偿扫描信号GCj而导通。因此，第八晶体管T8可以将基准电压VREF施加到第三节点N3。第一晶体管T1可以通过第四晶体管T4以二极管式连接。因此，通过从第一驱动电压ELVDD中去除第一晶体管T1的阈值电压而获得的电压可以被施加到第二节点N2。

第二区间SC2可以是其中去除了先前数据的影响的区间。第四区间SC4的长度可以大于或等于第二区间SC2的长度。第四区间SC4可以是其中第一晶体管T1的阈值电压被基本上补偿的区间，并且补偿时间可以与第四区间SC4的长度对应。根据本公开的实施例，第四区间SC4的长度可以具有2个单位水平周期或更多个单位水平周期，例如，7个单位水平周期。因此，即使当减少了一个单位水平周期时，也可以充分地确保第四区间SC4的长度。因此，可以充分地补偿第一晶体管T1的阈值电压。图4示出了第四区间SC4的长度是7个单位水平周期，但是本公开不限于此。例如，第四区间SC4的长度可以进行各种修改，例如，第四区间SC4的长度可以是4个单位水平周期、8个单位水平周期或10个单位水平周期。

图5C是用于描述像素PXij在图4中所示的第五区间SC5中的操作的图。图5C示出了像素电路PXC在第五区间SC5中的操作。

参照图4和图5C，第五区间SC5是其中显示元件ED的阳极被初始化并且数据信号Di被输入的步骤(或区间)。第五区间SC5可以是其中显示元件ED的阳极被初次初始化的区间。在第五区间SC5中，写入扫描信号GWj可以具有激活电平(例如，低电平)。第二晶体管T2和第七晶体管T7可以响应于写入扫描信号GWj而导通。

写入扫描信号GWj可以包括与写入循环周期区间重叠的第一写入激活区间WA1。例如，在写入循环周期区间的一部分期间，写入扫描信号GWj可以包括第一写入激活区间WA1。传输控制信号GDj可以包括传输激活区间GDA。传输激活区间GDA可以与第一写入激活区间WA1重叠。图4示出了传输激活区间GDA与第一区间SC1、第二区间SC2、第三区间SC3、第四区间SC4和第五区间SC5中的全部重叠。然而，只要传输激活区间GDA与第一写入激活区间WA1重叠，传输激活区间GDA的持续时间就可以进行各种修改。

当第二晶体管T2和第三晶体管T3导通时，第一电容器Cst的连接到第三节点N3的第一电极的电压可以从基准电压VREF改变为与数据信号Di对应的数据电压(在下文中，被称为“Vdata”)。在这种情况下，第一电容器Cst的连接到第一节点N1的第二电极的电压可以改变得与第一电极的电压改变得一样多。例如，第一电容器Cst的第二电极的电压可以改变为“Vdata-VREF”。因此，第一节点N1的电压可以是通过从第一驱动电压ELVDD中减去第一晶体管T1的阈值电压(在下文中，被称为“Vth”)并且加上数据电压Vdata和基准电压VREF之间的差而获得的电压(例如，“ELVDD-Vth+Vdata-VREF”)。

当第七晶体管T7导通并且第六晶体管T6截止时，第二初始化电压VINT2可以被施加到显示元件ED的阳极。因此，显示元件ED可以被初始化。根据本公开的实施例，因为第七晶体管T7由与控制第二晶体管T2的信号相同的信号(例如，写入扫描信号GWj)控制，所以数据写入操作和阳极初始化操作可以同时执行。然而，本公开不特别局限于此。例如，第七晶体管T7可以由与控制第二晶体管T2的信号不同的信号控制。

图6是用于描述根据本公开的实施例的像素在保持循环周期区间中的操作的时序图。图7是用于描述像素PXij在图6中所示的第六区间SC6中的操作的图。

参照图4、图6和图7，写入扫描信号GWj还可以包括与保持循环周期区间重叠的第二写入激活区间WA2。例如，在保持循环周期区间的一部分期间，写入扫描信号GWj还可以包括第二写入激活区间WA2。

第一写入激活区间WA1开始的第九时间点t9与第一写入激活区间WA1结束的第十时间点t10之间的时间可以是1个单位水平周期(1H)。第二写入激活区间WA2开始的第十一时间点t11与第二写入激活区间WA2结束的第十二时间点t12之间的时间可以是2个单位水平周期。

第一级310s(参见图3)可以输出第一写入时钟信号CLK1-1(参见图3)和CLK1b-1(参见图3)以及第二写入时钟信号CLK2-1(参见图3)和CLK2b-1(参见图3)中的至少一者作为写入扫描信号GWj。因此，可以通过增加第一写入时钟信号CLK1-1和CLK1b-1中的每一个的持续时间以及第二写入时钟信号CLK2-1和CLK2b-1中的每一个的持续时间来扩展写入扫描信号GWj的持续时间。第一写入时钟信号CLK1-1和CLK1b-1中的每一个的持续时间以及第二写入时钟信号CLK2-1和CLK2b-1中的每一个的持续时间可以是2个单位水平周期。

图4和图6示出了第一写入激活区间WA1具有1个单位水平周期，并且第二写入激活区间WA2具有2个单位水平周期，但是不特别局限于此。例如，第一写入激活区间WA1可以是1个单位水平周期，并且第二写入激活区间WA2可以是1个单位水平周期；第一写入激活区间WA1可以是2个单位水平周期，并且第二写入激活区间WA2可以是1个单位水平周期；或者，第一写入激活区间WA1可以是2个单位水平周期，并且第二写入激活区间WA2可以是2个单位水平周期。

在保持循环周期区间的第二写入激活区间WA2中，显示元件ED的阳极可以被初始化。第二写入激活区间WA2可以是其中显示元件ED的阳极被第二次初始化的区间。当第七晶体管T7导通时，第二初始化电压VINT2可以被施加到显示元件ED的阳极。因此，显示元件ED可以被初始化。

根据本公开的实施例，其中传输控制信号GDj激活的传输激活区间GDA可以与保持循环周期区间不重叠。也就是说，在保持循环周期区间中，传输控制信号GDj可以处于低电平。因此，即使当在保持循环周期区间中与第七晶体管T7由相同的信号控制的第二晶体管T2导通时，第三晶体管T3也可能截止。因此，保持循环周期区间中的数据信号Di可以被第三晶体管T3阻断，并且因此可以不被传送到第三节点N3。

图8是根据本公开的实施例的像素PXij-1的电路图。在图8的描述中，相同的附图标记被指定给参照图2描述的相同的组件，并且因此省略对它们的描述以避免冗余。

参照图8，根据实施例的像素PXij-1包括像素电路PXC-1和至少一个显示元件ED。像素电路PXC-1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9和第十晶体管T10、第一电容器Cst以及第二电容器Chold。

第九晶体管T9可以连接在第一晶体管T1的第一电极TE1和第一驱动电压线VL1之间。

第九晶体管T9的操作可以由提供到第j第一发射控制线EML1j的第一发射控制信号EM1j控制。第九晶体管T9可以响应于第一发射控制信号EM1j而导通。第六晶体管T6的操作可以由提供到第j第二发射控制线EML2j的第二发射控制信号EM2j控制。第六晶体管T6可以响应于第二发射控制信号EM2j而导通。

第十晶体管T10可以连接在第一晶体管T1的第一电极TE1和第六驱动电压线VL6之间。偏置电压VBIAS可以被提供到第六驱动电压线VL6，并且第六驱动电压线VL6可以被称为“偏置电压线”。第十晶体管T10的操作可以由提供到第j写入扫描线GWLj的写入扫描信号GWj控制。

第九晶体管T9和第十晶体管T10中的每一者可以是具有硅半导体层(例如，LTPS半导体层)的P型薄膜晶体管。

图9是示出根据本公开的另一实施例的驱动电路300a和像素PX-1的框图。图10是用于描述根据本公开的实施例的像素在写入循环周期区间中的操作的时序图。在图9和图10的描述中，相同的附图标记被指定给参照图3和图4描述的相同的组件，并且因此省略对它们的描述以避免冗余。

参照图9和图10，驱动电路300a中的每一个可以包括第一驱动电路310和第二驱动电路320a。第二驱动电路320a可以包括第一子驱动电路321a和321b、第二子驱动电路322以及第三子驱动电路323。第一子驱动电路321a和321b可以包括第一发射控制电路321a和第二发射控制电路321b。

图9示出了连接到第j行的像素PX-1的第一驱动电路310的一个第一级310s、连接到第j行的像素PX-1的第一发射控制电路321a的第(2-1)级321sa、连接到第j行的像素PX-1的第二发射控制电路321b的第(2-2)级321sb、连接到第j行的像素PX-1的第二子驱动电路322的一个第三级322s以及连接到第j行的像素PX-1的第三子驱动电路323的一个第四级323s。

第(1-1)起始信号FLM1x、第(1-2)起始信号FLM1y、第二起始信号FLM2和第三起始信号FLM3可以被分别提供到第一发射控制电路321a、第二发射控制电路321b、第二子驱动电路322和第三子驱动电路323的第一级。

第(2-1)级321sa可以接收第一时钟信号CLK1x和CLK1bx以及第一进位信号CL1x，并且可以将第一发射控制信号EM1j输出到第一发射控制线EML1j。

第(2-2)级321sb可以接收第一时钟信号CLK1y和CLK1by以及第一进位信号CL1y，并且可以将第二发射控制信号EM2j输出到第二发射控制线EML2j。

图11A是用于描述像素PXij-1在图10中所示的第一区间SC1和第三区间SC3中的操作的图。图11B是用于描述像素PXij-1在图10中所示的第二区间SC2和第四区间SC4中的操作的图。图11C是用于描述像素PXij-1在图10中所示的第五区间SC5中的操作的图。在图11A、图11B和图11C的描述中，相同的附图标记被指定给参照图5A、图5B和图5C描述的相同的组件，并且因此省略对它们的描述以避免冗余。

参照图10、图11A、图11B和图11C，第一发射控制信号EM1j在第一区间SC1、第二区间SC2、第三区间SC3和第四区间SC4中可以具有激活电平(例如，低电平)。因此，在第一区间SC1、第二区间SC2、第三区间SC3和第四区间SC4中，第九晶体管T9可以导通。第一发射控制信号EM1j可以在第五区间SC5中具有非激活电平(例如，高电平)。因此，在第五区间SC5中，第九晶体管T9可以截止。

第二发射控制信号EM2j可以在第一区间SC1、第二区间SC2、第三区间SC3、第四区间SC4和第五区间SC5中具有非激活电平(例如，高电平)。因此，在第一区间SC1、第二区间SC2、第三区间SC3、第四区间SC4和第五区间SC5中，第六晶体管T6可以截止。

参照图11C，在第五区间SC5中，第二初始化电压VINT2可以被施加到显示元件ED的阳极，并且偏置电压VBIAS可以被施加到第一晶体管T1的第一电极TE1。

图12是用于描述根据本公开的实施例的像素在保持循环周期区间中的操作的时序图。图13是用于描述像素PXij-1在图12中所示的第六区间SC6中的操作的图。在图12和图13的描述中，相同的附图标记被指定给参照图6和图7描述的相同的组件，并且因此省略对它们的描述以避免冗余。

参照图10、图12和图13，在保持循环周期区间的第六区间SC6中，显示元件ED的阳极可以被初始化。当第七晶体管T7导通时，第二初始化电压VINT2可以被施加到显示元件ED的阳极。因此，显示元件ED可以被初始化。

根据本公开的实施例，其中传输控制信号GDj激活的传输激活区间GDA可以与保持循环周期区间不重叠。因此，即使当在保持循环周期区间中与第七晶体管T7由相同的信号控制的第二晶体管T2导通时，第三晶体管T3也可以截止。因此，保持循环周期区间中的数据信号Di可以被第三晶体管T3阻断，并且因此可以不被传送到第三节点N3。

此外，第一发射控制信号EM1j和第二发射控制信号EM2j中的每一者在第六区间SC6中可以具有非激活电平(例如，高电平)。因此，在第六区间SC6中，第六晶体管T6和第九晶体管T9可以截止。

图14是示出根据本公开的实施例的在写入循环周期区间中被提供到第二子驱动电路322(参见图3或图9)的信号以及从第二子驱动电路322输出的信号的时序图。

图14示出了第二起始信号FLM2、第二时钟信号CLK2和CLK2b、初始化扫描信号GI和补偿扫描信号GC的波形。

第二起始信号FLM2的波形可以被改变以控制初始化扫描信号GI和补偿扫描信号GC的波形。例如，第二起始信号FLM2可以包括第一区间FSC1和第二区间FSC2，第一区间FSC1和第二区间FSC2中的每一者具有高电平。

第一区间FSC1的持续时间可以与第二区间FSC2的持续时间不同。第一区间FSC1的持续时间可以小于第二区间FSC2的持续时间。因此，为了与第一区间FSC1的持续时间和第二区间FSC2的持续时间之间的差对应，第一初始化激活区间IA1的持续时间可以小于第二初始化激活区间IA2的持续时间，并且第一补偿激活区间CA1的持续时间可以小于第二补偿激活区间CA2的持续时间。

与本公开的实施例不同，当在初始化扫描信号GI和补偿扫描信号GC作为时钟信号输出的情况下，补偿扫描信号GC的第二补偿激活区间CA2的持续时间增加到7个单位水平周期时，相应地，第一初始化激活区间IA1的持续时间和第二初始化激活区间IA2的持续时间两者可以是7个单位水平周期。因此，写入循环周期区间中的整个初始化区间的长度可以是14个单位水平周期。在这种情况下，由于不包括初始化区间的保持循环周期区间与包括初始化区间的写入循环周期区间之间的初始化偏置的差异，可能出现亮度的差异。例如，在低灰度级下，写入循环周期区间中的光波形的幅度小于保持循环周期区间中的光波形的幅度，并且因此可能出现亮度的差异。

根据本公开的实施例，即使当补偿扫描信号GC的第二补偿激活区间CA2的持续时间增加到7个单位水平周期时，也可以通过调整第二起始信号FLM2的波形而不增加第一区间SC1的持续时间。换句话说，即使当第二补偿激活区间CA2的持续时间为7个单位水平周期时，第一补偿激活区间CA1的持续时间和第一初始化激活区间IA1的持续时间也可以不一起增加。因此，写入循环周期区间中的整个初始化区间的长度可以是8个单位水平周期。根据本公开的实施例，即使当第二补偿激活区间CA2的持续时间增加时，也可以减少不包括初始化区间的保持循环周期区间与包括初始化区间的写入循环周期区间之间的初始化偏置的差异。例如，在低灰度级下，可以减少写入循环周期区间中的光波形和保持循环周期区间中的光波形之间的差异，并且因此可以减小亮度的差异。

图15是示出根据本公开的实施例的在写入循环周期区间中被提供到第二子驱动电路322(参见图3或图9)的信号以及从第二子驱动电路322输出的信号的时序图。

图15示出了包括在写入循环周期区间中的第一区间SC1a、第二区间SC2a、第三区间SC3a和第四区间SC4a中的第二起始信号FLM2a、第二时钟信号CLK2和CLK2b、初始化扫描信号GIa和补偿扫描信号GCa的波形。第一区间SC1a可以被称为“第一初始化区间”；第二区间SC2a可以被称为“基准电压写入区间”；第三区间SC3a可以被称为“第二初始化区间”；并且第四区间SC4a可以被称为“补偿区间”。

根据本公开的实施例，第二起始信号FLM2a的波形可以被改变以控制初始化扫描信号GIa和补偿扫描信号GCa的波形。例如，第二起始信号FLM2a可以包括第一区间FSC1a和第二区间FSC2，第一区间FSC1a和第二区间FSC2中的每一者具有高电平。第一区间FSC1a的持续时间可以与第二区间FSC2的持续时间相同。也就是说，在小于第二区间FSC2的持续时间的范围内，第一区间FSC1a的持续时间可以进行各种修改。

参照图15，第一初始化激活区间IA1a、第二初始化激活区间IA2a、第一补偿激活区间CA1a和第二补偿激活区间CA2中的每一者可以是2个单位水平周期或更多个单位水平周期。例如，第一初始化激活区间IA1a开始的第一时间点t1a与第一初始化激活区间IA1a结束的第二时间点t2a之间的时间可以是7个单位水平周期。第一补偿激活区间CA1a开始的第三时间点t3a与第一补偿激活区间CA1a结束的第四时间点t4a之间的时间可以是7个单位水平周期。第二初始化激活区间IA2a开始的第五时间点t5a与第二初始化激活区间IA2a结束的第六时间点t6a之间的时间可以是7个单位水平周期。第二补偿激活区间CA2a开始的第七时间点t7a与第二补偿激活区间CA2a结束的第八时间点t8a之间的时间可以是7个单位水平周期。

图16是根据本公开的实施例的像素PXij-2的电路图。在图16的描述中，相同的附图标记被指定给参照图2描述的相同的组件，并且因此省略对它们的描述以避免冗余。

参照图16，根据实施例的像素PXij-2包括像素电路PXC-2和至少一个显示元件ED。像素电路PXC-2可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8-1、第一电容器Cst以及第二电容器Chold。图16中所示的像素PXij-2可以与参照图3、图4、图5A至图5C、图6、图7、图14和图15描述的操作以基本相同的方式操作。

第八晶体管T8-1可以连接在第一晶体管T1的第一电极TE1和第三节点N3之间。第八晶体管T8-1的操作可以由提供到第j补偿扫描线GCLj的补偿扫描信号GCj控制。

图17是根据本公开的实施例的像素PXij-3的电路图。在图17的描述中，相同的附图标记被指定给参照图2和图8描述的相同的组件，并且因此省略对它们的描述以避免冗余。

参照图17，根据实施例的像素PXij-3包括像素电路PXC-3和至少一个显示元件ED。像素电路PXC-3可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8-2、第九晶体管T9和第十晶体管T10、第一电容器Cst以及第二电容器Chold。图17中所示的像素PXij-3可以与参照图9、图10、图11A至图11C、图12、图13、图14和图15描述的操作以基本相同的方式操作。

第八晶体管T8-2可以连接在第一晶体管T1的第一电极TE1和第三节点N3之间。第八晶体管T8-2的操作可以由提供到第j补偿扫描线GCLj的补偿扫描信号GCj控制。

在图16中所示的像素PXij-2和图17中所示的像素PXij-3中的每一者的情况下，通过第一电容器Cst分开的电路部分可以通过第八晶体管T8-1或T8-2彼此电连接。例如，第二晶体管T2和第一晶体管T1可以通过第八晶体管T8-1或T8-2彼此电连接。因此，第八晶体管T8-1或T8-2可以用作用于测试像素阵列的路径。例如，第二晶体管T2、第三晶体管T3、第八晶体管T8-1或T8-2、第一晶体管T1和第四晶体管T4可以提供用于测试像素阵列的路径。因此，在测试电压被施加到数据线DLi之后，可以通过检查第一晶体管T1的栅极电极TE3的电压变化来检查是否出现缺陷。

尽管已经出于说明目的描述了本公开的实施例，但是本领域的技术人员将理解的是，在不脱离如在附图中所公开的本公开的范围和精神的情况下，各种修改和替换是可能的。因此，本公开的技术范围不限于本说明书的详细描述，而是应由权利要求来限定。

如上所述，初始化扫描信号和补偿扫描信号中的每一者可以具有2个单位水平周期或更多个单位水平周期的激活区间。因此，由于即使当通过限制驱动减少了一个单位水平周期时，也充分地确保了补偿时间，因此可以改善显示质量。可以通过接收具有1个单位水平周期的持续时间的时钟信号并且输出预定电压的驱动电路提供初始化扫描信号和补偿扫描信号中的每一者。因此，因为即使初始化扫描信号和补偿扫描信号中的每一者具有2个单位水平周期或更多个单位水平周期的激活区间，也不需要增加与初始化扫描信号和补偿扫描信号对应的时钟信号的持续时间和时钟信号的数量，所以可以不需要增加用于额外地提供时钟信号的时钟线，从而可以不增加无用空间的尺寸和面积。

而且，在写入循环周期区间中，初始化扫描信号可以具有第一初始化激活区间和第二初始化激活区间，并且补偿扫描信号可以具有第一补偿激活区间和第二补偿激活区间。即使当第二补偿激活区间的长度增加以确保补偿时间时，第一初始化激活区间的长度也可以不成比例地增加。因此，不包括初始化区间的保持循环周期区间与包括初始化区间的写入循环周期区间之间的初始化偏置差异减少，并且因此写入循环周期区间和保持循环周期区间之间的亮度的差异可以减少。

虽然已经参照本公开的实施例描述了本公开，但是对于本领域的普通技术人员而言明显的是，在不脱离如在所附权利要求中阐述的本公开的精神和范围的情况下，可以对本公开做出各种改变和修改。

Claims (25)

1.一种显示装置，其中，所述显示装置包括：

像素，电连接到数据线、写入扫描线、初始化扫描线、补偿扫描线、传输控制线和发射控制线；

第一驱动电路，被配置为将写入扫描信号提供到所述写入扫描线；以及

第二驱动电路，被配置为：

接收多个时钟信号，所述多个时钟信号中的每一个具有一个单位水平周期的持续时间；以及

将初始化扫描信号、补偿扫描信号、传输控制信号和发射控制信号分别提供到所述初始化扫描线、所述补偿扫描线、所述传输控制线和所述发射控制线，

其中，所述初始化扫描信号和所述补偿扫描信号中的每一者具有两个单位水平周期或更多个单位水平周期的激活区间。

2.根据权利要求1所述的显示装置，其中，所述初始化扫描信号包括具有第一水平周期的第一初始化激活区间以及具有大于或等于所述第一水平周期的第二水平周期的第二初始化激活区间，并且

其中，所述补偿扫描信号包括具有第三水平周期的第一补偿激活区间以及具有大于或等于所述第三水平周期的第四水平周期的第二补偿激活区间。

3.根据权利要求2所述的显示装置，其中，所述第一水平周期和所述第三水平周期中的每一者具有一个单位水平周期的持续时间，并且所述第二水平周期和所述第四水平周期中的每一者具有两个单位水平周期或更多个单位水平周期的持续时间。

4.根据权利要求2所述的显示装置，其中，所述第一水平周期、所述第二水平周期、所述第三水平周期和所述第四水平周期中的每一者具有两个单位水平周期或更多个单位水平周期的持续时间。

5.根据权利要求1所述的显示装置，其中，所述像素包括显示元件和连接到所述显示元件的像素电路，并且

其中，所述像素电路包括：

第一晶体管，包括连接到第一节点的栅极电极、第一电极和连接到第二节点的第二电极；

第一电容器，连接在所述第一节点和第三节点之间；

第二电容器，连接在所述第三节点和驱动电压线之间；

第二晶体管，连接到所述数据线，所述第二晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制；以及

第三晶体管，连接在所述第二晶体管和所述第三节点之间，所述第三晶体管的操作由提供到所述传输控制线的所述传输控制信号控制。

6.根据权利要求5所述的显示装置，其中，所述像素电路还包括：

第四晶体管，连接在所述第一节点和所述第二节点之间，所述第四晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制；

第五晶体管，连接在所述第一节点和第一初始化电压线之间，所述第五晶体管的操作由提供到所述初始化扫描线的所述初始化扫描信号控制；

第六晶体管，连接在所述第二节点和所述显示元件之间，所述第六晶体管的操作由提供到所述发射控制线的所述发射控制信号控制；以及

第七晶体管，连接在所述显示元件和第二初始化电压线之间，所述第七晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制。

7.根据权利要求6所述的显示装置，其中，所述像素电路还包括：

第八晶体管，连接在所述第三节点和基准电压线之间，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制，

其中，所述第一晶体管、所述第二晶体管、所述第六晶体管和所述第七晶体管中的每一者是具有硅半导体层的P型薄膜晶体管，并且

其中，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第八晶体管中的每一者是具有氧化物半导体层的N型薄膜晶体管。

8.根据权利要求7所述的显示装置，其中，所述像素电路还包括：

第九晶体管，连接在所述第一晶体管的所述第一电极和所述驱动电压线之间；以及

第十晶体管，连接在所述第一晶体管的所述第一电极和偏置电压线之间，所述第十晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制，并且

其中，所述第九晶体管和所述第十晶体管中的每一者是具有硅半导体层的P型薄膜晶体管。

9.根据权利要求6所述的显示装置，其中，所述像素电路还包括：

第八晶体管，连接在所述第一晶体管的所述第一电极和所述第三节点之间，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制。

10.根据权利要求5所述的显示装置，其中，所述像素电路被配置为在写入循环周期区间和保持循环周期区间中操作，

其中，在所述写入循环周期区间中，通过所述数据线提供的数据信号被传送到所述像素电路，并且

其中，在所述保持循环周期区间中，所述显示元件的阳极被初始化。

11.根据权利要求10所述的显示装置，其中，所述写入扫描信号包括与所述写入循环周期区间重叠的第一写入激活区间以及与所述保持循环周期区间重叠的第二写入激活区间，并且

其中，在所述第一写入激活区间中，所述数据信号被传送到所述像素，并且在所述第二写入激活区间中，所述显示元件的所述阳极被初始化。

12.根据权利要求11所述的显示装置，其中，所述第一写入激活区间和所述第二写入激活区间中的每一者是一个单位水平周期或更多个单位水平周期。

13.根据权利要求11所述的显示装置，其中，所述第一写入激活区间的长度与所述第二写入激活区间的长度不同。

14.根据权利要求11所述的显示装置，其中，所述传输控制信号包括传输激活区间，并且所述传输激活区间与所述第一写入激活区间重叠。

15.根据权利要求14所述的显示装置，其中，所述传输控制信号的所述传输激活区间与所述保持循环周期区间不重叠。

16.根据权利要求1所述的显示装置，其中，所述第二驱动电路包括：

第一子驱动电路，被配置为接收多个第一时钟信号并且输出所述发射控制信号；

第二子驱动电路，被配置为接收多个第二时钟信号并且输出所述初始化扫描信号和所述补偿扫描信号；以及

第三子驱动电路，被配置为接收多个第三时钟信号并且输出所述传输控制信号，

其中，所述多个第一时钟信号中的每一个的持续时间是一个单位水平周期，

其中，所述多个第二时钟信号中的每一个的持续时间是一个单位水平周期，并且

其中，所述多个第三时钟信号中的每一个的持续时间是一个单位水平周期。

17.一种驱动器，其中，所述驱动器包括：

第一驱动电路，被配置为将写入扫描信号提供到连接到像素的写入扫描线；以及

第二驱动电路，被配置为：

接收多个时钟信号，所述多个时钟信号中的每一个具有一个单位水平周期的持续时间；以及

向连接到所述像素的初始化扫描线、补偿扫描线、传输控制线和发射控制线分别提供具有两个单位水平周期或更多个单位水平周期的激活区间的初始化扫描信号、具有两个单位水平周期或更多个单位水平周期的激活区间的补偿扫描信号、传输控制信号和发射控制信号。

18.根据权利要求17所述的驱动器，其中，所述初始化扫描信号包括具有第一水平周期的第一初始化激活区间以及具有大于或等于所述第一水平周期的第二水平周期的第二初始化激活区间，并且

其中，所述补偿扫描信号包括具有第三水平周期的第一补偿激活区间以及具有大于或等于所述第三水平周期的第四水平周期的第二补偿激活区间。

19.根据权利要求17所述的驱动器，其中，所述写入扫描信号包括与写入循环周期区间重叠的第一写入激活区间以及与保持循环周期区间重叠的第二写入激活区间，

其中，所述传输控制信号包括传输激活区间，并且

其中，所述传输激活区间与所述第一写入激活区间重叠，并且所述传输激活区间与所述保持循环周期区间不重叠。

20.根据权利要求17所述的驱动器，其中，所述第二驱动电路包括：

第一子驱动电路，被配置为接收多个第一时钟信号并且输出所述发射控制信号；

第二子驱动电路，被配置为接收多个第二时钟信号并且输出所述初始化扫描信号和所述补偿扫描信号；以及

第三子驱动电路，被配置为接收多个第三时钟信号并且输出所述传输控制信号，

其中，所述多个第一时钟信号中的每一个的持续时间为一个单位水平周期，

其中，所述多个第二时钟信号中的每一个的持续时间为一个单位水平周期，并且

其中，所述多个第三时钟信号中的每一个的持续时间为一个单位水平周期。

21.一种像素，其中，所述像素包括：

显示元件；以及

像素电路，连接到所述显示元件，

其中，所述像素电路包括：

第一晶体管，包括连接到第一节点的栅极电极、第一电极和连接到第二节点的第二电极；

第一电容器，连接在所述第一节点和第三节点之间；

第二电容器，连接在所述第三节点和驱动电压线之间；

第二晶体管，连接到数据线，其中，所述第二晶体管的操作由提供到写入扫描线的写入扫描信号控制；以及

第三晶体管，连接在所述第二晶体管和所述第三节点之间，所述第三晶体管的操作由提供到传输控制线的传输控制信号控制。

22.根据权利要求21所述的像素，其中，所述像素电路还包括：

第四晶体管，连接在所述第一节点和所述第二节点之间，所述第四晶体管的操作由提供到补偿扫描线的补偿扫描信号控制；

第五晶体管，连接在所述第一节点和第一初始化电压线之间，所述第五晶体管的操作由提供到初始化扫描线的初始化扫描信号控制；

第六晶体管，连接在所述第二节点和所述显示元件之间，所述第六晶体管的操作由提供到发射控制线的发射控制信号控制；以及

第七晶体管，连接在所述显示元件和第二初始化电压线之间，所述第七晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制。

23.根据权利要求22所述的像素，其中，所述像素电路还包括：

第八晶体管，连接在所述第三节点和基准电压线之间，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制，

其中，所述第一晶体管、所述第二晶体管、所述第六晶体管和所述第七晶体管中的每一者是具有硅半导体层的P型薄膜晶体管，并且

其中，所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第八晶体管中的每一者是具有氧化物半导体层的N型薄膜晶体管。

24.根据权利要求23所述的像素，其中，所述像素电路还包括：

第九晶体管，连接在所述第一晶体管的所述第一电极和所述驱动电压线之间；以及

第十晶体管，连接在所述第一晶体管的所述第一电极和偏置电压线之间，所述第十晶体管的操作由提供到所述写入扫描线的所述写入扫描信号控制，并且

其中，所述第九晶体管和所述第十晶体管中的每一者是具有硅半导体层的P型薄膜晶体管。

25.根据权利要求22所述的像素，其中，所述像素电路还包括：

第八晶体管，连接在所述第一晶体管的所述第一电极和所述第三节点之间，所述第八晶体管的操作由提供到所述补偿扫描线的所述补偿扫描信号控制。