KR20210148538A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210148538A
KR20210148538A KR1020200065035A KR20200065035A KR20210148538A KR 20210148538 A KR20210148538 A KR 20210148538A KR 1020200065035 A KR1020200065035 A KR 1020200065035A KR 20200065035 A KR20200065035 A KR 20200065035A KR 20210148538 A KR20210148538 A KR 20210148538A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
reference voltage
voltage line
period
Prior art date
Application number
KR1020200065035A
Other languages
English (en)
Inventor
전재현
김유철
김지혜
양진욱
이동규
진자경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200065035A priority Critical patent/KR20210148538A/ko
Priority to US17/191,588 priority patent/US11295662B2/en
Priority to CN202110534727.8A priority patent/CN113744676A/zh
Publication of KR20210148538A publication Critical patent/KR20210148538A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 표시 장치는 표시 패널, 모드 선택기 및 스위치 유닛을 포함한다. 표시 패널은 영상을 표시하는 화소, 상기 화소에 전원 전압을 공급하는 전압 라인, 및 상기 화소에 기준 전압 및 상기 전원 전압 중 하나를 공급하는 기준 전압 라인을 포함한다. 모드 선택기는 상기 표시 패널의 동작 모드에 따라 제1 선택 신호 및 제2 선택 신호 중 하나를 출력한다. 스위칭 유닛은 상기 제1 및 제2 선택 신호 중 하나에 응답하여 상기 기준 전압 라인에 상기 기준 전압 또는 상기 전원 전압을 제공한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 표시 영역의 전체적인 표시품질이 개선된 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력감지유닛, 및 전자 모듈과 같이 다양한 전자 부품들로 구성된 장치일 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다. 표시 패널은 복수 개의 화소들을 포함한다. 복수 개의 화소들 각각은 광을 생성하는 발광 소자 및 발광 소자로 흐르는 전류량을 제어하는 회로부를 포함한다.
화소 내 회로부에서 누설 전류가 생기는 경우, 발광 소자를 통해 흐르는 전류량에 변화가 생겨서 표시품질이 저하될 수 있다.
본 발명은 표시 패널의 동작 모드에 따라 표시품질을 개선할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 모드 선택기 및 스위치 유닛을 포함한다. 표시 패널은 영상을 표시하는 화소, 상기 화소에 전원 전압을 공급하는 전압 라인, 및 상기 화소에 기준 전압 및 상기 전원 전압 중 하나를 공급하는 기준 전압 라인을 포함한다. 모드 선택기는 상기 표시 패널의 동작 모드에 따라 제1 선택 신호 및 제2 선택 신호 중 하나를 출력한다. 스위칭 유닛은 상기 제1 및 제2 선택 신호 중 하나에 응답하여 상기 기준 전압 라인에 상기 기준 전압 또는 상기 전원 전압을 제공한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 모드 선택기 및 스위치 유닛을 포함한다. 표시 패널은 영상을 표시하는 화소, 상기 화소에 전원 전압을 공급하는 전압 라인, 및 상기 화소에 기준 전압 및 상기 전원 전압 중 하나를 공급하는 기준 전압 라인을 포함한다. 모드 선택기는 상기 표시 패널의 동작 모드에 따라 제1 선택 신호 및 제2 선택 신호 중 하나를 출력한다. 스위칭 유닛은 상기 제1 및 제2 선택 신호 중 하나에 응답하여 상기 기준 전압 라인에 상기 기준 전압 또는 상기 전원 전압을 제공한다.
상기 화소는, 캐소드와 애노드를 포함하는 발광 소자, 상기 발광 소자의 상기 애노드와 상기 전압 라인 사이에 연결된 제1 트랜지스터, 데이터 신호가 인가되는 데이터 라인과 제1 트랜지스터 사이에 연결된 제2 트랜지스터, 제1 노드와 상기 전압 라인 사이에 연결된 제1 커패시터, 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 연결된 제2 커패시터, 및 상기 기준 전압 라인과 상기 제1 트랜지스터 사이에 연결된 제3 트랜지스터를 포함한다. 상기 제3 트랜지스터는 상기 제1 노드의 전위를 보상하는 보상 구간 동안 턴-온되고, 상기 보상 구간은 상기 데이터 신호가 인가되는 데이터 기입 구간보다 선행한다.
본 발명의 실시예에 따르면, 표시 패널의 동작 모드에 따라 기준 전압 라인으로 공급되는 전압을 변경함으로써, 표시 장치의 전체적인 휘도 편차를 감소시킬 뿐만 아니라 고속 구동에서 화이트 영역의 화질 개선 효과를 달성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 3은 도 2에 도시된 AA 부분의 확대 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6a는 초기화 구간 동안의 화소의 동작을 나타낸 등가 회로도이다.
도 6b은 도 6a의 초기화 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 7a는 보상 구간 동안의 화소의 동작을 나타낸 등가 회로도이다.
도 7b은 도 7a의 보상 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 8a는 데이터 기입 구간 동안의 화소의 동작을 나타낸 등가 회로도이다.
도 8b은 도 8a의 데이터 기입 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 9a는 블랙 구간 동안의 화소의 동작을 나타낸 등가 회로도이다.
도 9b은 도 9a의 블랙 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 11은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 12는 도 11에 도시된 화소로 인가되는 스캔 신호들의 파형을 나타낸 파형도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 신호 컨트롤러(100), 스캔 드라이버(200), 데이터 드라이버(300), 모드 선택기(400) 및 스위치 유닛(500)을 포함한다. 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 태블릿, 노트북, 컴퓨터, 텔레비전 또는 스마트 폰 등을 포함할 수 있다.
신호 컨트롤러(100)는 입력 영상 신호(미도시)를 수신하고, 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 입력 영상 신호의 데이터 포맷을 변환하여 영상 데이터 신호(RGB)를 생성한다. 신호 컨트롤러(100)는 스캔 드라이버(200)의 구동을 제어하기 위한 스캔 제어 신호(SCS) 및 데이터 드라이버(300)의 구동을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다.
스캔 드라이버(200)는 신호 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 제어 신호(SCS)는 스캔 드라이버(200)의 동작을 개시하는 개시 신호 및 클럭 신호 등을 포함할 수 있다. 스캔 드라이버(200)는 복수 개의 스캔 신호들을 생성하고, 복수 개의 스캔 신호들을 후술하는 스캔 라인들에 순차적으로 출력한다.　또한, 스캔 드라이버(300)는 스캔 제어 신호(SCS)에 응답하여 복수 개의 발광 제어 신호들을 생성하고, 후술하는 복수 개의 발광 제어 라인들(EML1~EMLn)에 출력할 수 있다.
본 발명의 예시적인 실시예에서, 스캔 드라이버(200)는 초기화 스캔 드라이버, 보상 스캔 드라이버, 기입 스캔 드라이버 및 블랙 스캔 드라이버를 포함할 수 있다. 초기화 스캔 드라이버는 표시 패널(DP)의 초기화 스캔 라인들(GIL1~GILn)에 초기화 스캔 신호들을 출력하고, 보상 스캔 드라이버는 표시 패널(DP)의 보상 스캔 라인들(GWL1~GWLn)에 보상 스캔 신호들을 출력한다. 초기화 스캔 드라이버와 보상 스캔 드라이버는 각각 독립된 회로로 구성되거나 또는 하나의 회로로 통합될 수 있다. 초기화 스캔 드라이버와 보상 스캔 드라이버가 하나의 회로로 통합되는 경우, 초기화 스캔 신호들은 이전 스캔 신호들로 정의될 수 있고, 보상 스캔 신호들은 현재 스캔 신호들로 정의될 수 있다.
기입 스캔 드라이버는 표시 패널(DP)의 기입 스캔 라인들(GDL1~GDLn)에 기입 스캔 신호들을 출력하고, 블랙 스캔 드라이버는 표시 패널(DP)의 블랙 스캔 라인들(GBL1~GBLn)에 블랙 스캔 신호들을 출력한다. 기입 스캔 드라이버와 블랙 스캔 드라이버는 각각 독립된 회로로 구성되거나 또는 하나의 회로로 통합될 수 있다. 기입 스캔 드라이버와 블랙 스캔 드라이버가 하나의 회로로 통합되는 경우, 기입 스캔 신호들은 현재 스캔 신호들로 정의될 수 있고, 블랙 스캔 신호들은 다음 스캔 신호들로 정의될 수 있다.
또한, 도 1은 복수 개의 스캔 신호들과 복수 개의 발광 제어 신호들이 하나의 스캔 드라이버(200)로부터 출력되는 것으로 도시하였지만, 본 발명은 이에 한정되지 않는다. 본 발명의 다른 실시예에서, 복수 개의 스캔 신호들을 출력하는 스캔 드라이버와 복수 개의 발광 제어 신호들을 출력하는 발광 드라이버가 별도로 구분될 수 있다.
데이터 드라이버(300)는 신호 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(RGB)를 수신한다. 데이터 드라이버(300)는 영상 데이터 신호(RGB)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1~DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(RGB)의 계조 값에 대응하는 아날로그 전압들일 수 있다.
표시 장치(DD)는 표시 장치(DD)의 동작에 필요한 전압들을 생성하기 위한 전압 생성기를 더 포함한다. 이 실시예에서, 전압 생성기는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 기준 전압(Vref) 및 초기화 전압(Vint) 등을 생성할 수 있다.
표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)은 스캔 라인들, 데이터 라인들(DL1~DLm) 및 화소들(PX11~PXnm)을 포함한다. 스캔 라인들은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1~DLm)은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다. 본 발명의 일 예로, 스캔 라인들은 초기화 스캔 라인들(GIL1~GILn), 보상 스캔 라인들(GWL1~GWLn), 기입 스캔 라인들(GDL1~GDLn) 및 블랙 스캔 라인들(GBL1~GBLn)을 포함한다.
화소들(PX11~PXnm) 각각은 대응하는 데이터 라인 및 대응하는 스캔 라인에 연결된다. 예를 들어, 화소들(PX11~PXnm) 중 제1 화소(PX11)는 제1 데이터 라인(DL1), 제1 초기화 스캔 라인(GIL1), 제1 보상 스캔 라인(GWL1), 제1 기입 스캔 라인(GDL1) 및 제1 블랙 스캔 라인(GBL1)에 연결된다. 화소들(PX11~PXnm) 중 마지막 화소(PXnm)는 제m 데이터 라인(DLm), 제n 초기화 스캔 라인(GILn), 제n 보상 스캔 라인(GWLn), 제n 기입 스캔 라인(GDLn) 및 제n 블랙 스캔 라인(GBLn)에 연결된다. 즉, 본 발명의 일 예로, 복수의 화소들(PX11~PXnm) 각각은 4 종류의 스캔 라인들에 전기적으로 연결될 수 있다.
표시 패널(100)은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS) 및 초기화 전압(Vint)을 수신한다. 표시 패널(100)은 제1 전원 전압(ELVDD)이 인가되는 제1 전압 라인(VL1), 제2 전원 전압(ELVSS)이 인가되는 제2 전압 라인(VL2) 및 초기화 전압(Vint)이 인가되는 초기화 전압 라인(VIL)을 포함한다. 복수의 화소들(PX) 각각은 제1 전압 라인(VL1), 제2 전압 라인(VL2) 및 초기화 전압 라인(VIL)과 전기적으로 연결되어, 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS) 및 초기화 전압(Vint)을 수신할 수 있다. 복수의 화소들(PX) 각각은 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)이 인가되는 기준 전압 라인(VRL)과도 전기적으로 연결될 수 있다.
스위치 유닛(500)은 기준 전압(Vref) 및 제1 전원 전압(ELVDD) 중 어느 하나를 선택하여 기준 전압 라인(VRL)에 인가한다. 모드 선택기(400)는 표시 패널(DP)의 동작 모드에 따라 제1 선택 신호(SS1) 및 제2 선택 신호(SS2) 중 하나를 출력한다. 예를 들어, 표시 패널(DP)이 제1 모드로 동작할 경우, 모드 선택기(400)는 제1 선택 신호(SS1)를 출력하고, 표시 패널(DP)이 제2 모드로 동작할 경우, 모드 선택기(400)는 제2 선택 신호(SS2)를 출력할 수 있다. 표시 패널(DP)의 동작 모드는 사용자에 의해 선택될 수 있다. 본 발명의 일 예로, 제1 모드는 문서 작업 모드일 수 있고, 제2 모드는 동영상 시청 모드일 수 있다. 사용자가 제1 및 제2 모드 중 어느 하나를 선택하면, 모드 선택기(400)는 선택된 모드에 대응하는 선택 신호를 스위치 유닛(500)으로 제공할 수 있다.
스위치 유닛(500)은 모드 선택기(400)로부터 제공된 선택 신호에 응답하여 기준 전압(Vref) 및 제1 전원 전압(ELVDD) 중 어느 하나를 선택한다. 예를 들어, 제1 선택 신호(SS1)가 수신되면, 스위치 유닛(500)은 제1 선택 신호(SS1)에 응답하여 기준 전압(Vref)을 기준 전압 라인(VRL)으로 출력하고, 제2 선택 신호(SS2)가 수신되면, 스위치 유닛(400)은 제2 선택 신호(SS2)에 응답하여 제1 전원 전압(ELVDD)을 기준 전압 라인(VRL)으로 출력한다.
도 2는 본 발명의 일 실시예에 따른 표시 패널의 평면도이고, 도 3은 도 2에 도시된 AA 부분의 확대 평면도이다.
도 2를 참조하면, 표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 복수의 화소들(PX11~PXnm)은 표시 영역(DA)에 매트릭스 형태로 배열될 수 있다. 표시 영역(DA)에는 데이터 라인들(DL1~DLm) 및 스캔 라인들이 배치될 수 있다. 이 실시예에서, 스캔 라인들에 연결된 스캔 드라이버(200)는 표시 패널(DP)의 비표시 영역(NDA)에 배치된다. 예를 들어, 스캔 드라이버(200)는 화소들(PX11~PXnm)을 표시 영역(DA) 내에 형성하는 박막 공정을 통해 비표시 영역(NDA)에 제공될 수 있다. 복수의 화소들(PX11~PXnm)과 스캔 드라이버(200)는 동일 박막 공정을 통해 동시에 형성될 수 있다.
표시 패널(DP)의 비표시 영역(NDA) 외측에는 패드 영역(PA)이 제공될 수 있다. 패드 영역(PA)에는 데이터 라인들(DL1~DLm)에 연결된 데이터 패드들(D_PD1~D_PDm)이 배치될 수 있다. 패드 영역(PA)에는 스캔 드라이버(200)에 스캔 제어 신호(SCS, 도 1에 도시됨)를 공급하기 위한 스캔 패드들(S_PD)이 배치될 수 있다.
표시 패널(DP)은 패드 영역(PA)에 배치되는 패드들을 통해 외부로부터 신호를 수신할 수 있다. 도면에 도시하지는 않았지만, 표시 패널(DP)의 패드 영역(PA)에는 연성회로필름이 결합될 수 있다.
표시 패널(DP)은 패드 영역(PA)에는 제1 전압 라인(VL1)에 연결된 제1 전원 패드(VPD1) 및 기준 전압 라인(VRL)에 연결된 제2 전원 패드(VPD2)가 더 배치될 수 있다. 도 2에 도시되지는 않았지만, 표시 패널(DP)의 패드 영역(PA)에는 제2 전원 라인(VL2, 도 1에 도시됨)에 연결된 제3 전원 패드 및 초기화 전압 라인(VIL, 도 1에 도시됨)에 연결된 제4 전원 패드가 더 배치될 수 있다.
본 발명의 일 예로, 스위치 유닛(500)은 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 구체적으로, 스위치 유닛(500)은 제2 전원 패드(VPD2)와 기준 전압 라인(VRL) 사이에 배치될 수 있다. 스위치 유닛(500)은 화소들(PX11~PXnm)을 표시 영역(DA) 내에 형성하는 박막 공정을 통해 비표시 영역(NDA)에 제공될 수 있다. 복수의 화소들(PX11~PXnm)과 스위치 유닛(500)은 동일 박막 공정을 통해 동시에 형성될 수 있다.
도 3에 도시된 바와 같이, 스위치 유닛(500)은 제1 스위칭 소자(ST1) 및 제2 스위칭 소자(ST2)를 포함할 수 있다. 제1 스위칭 소자(ST1)는 모드 선택기(400, 도 1에 도시됨)로부터 제1 선택 신호(SS1)를 수신하고, 제2 스위칭 소자(ST2)는 모드 선택기(400)로부터 제2 선택 신호(SS2)를 수신할 수 있다.
구체적으로, 제1 스위칭 소자(ST1)는 제2 전압 패드(VPD2)에 전기적으로 연결되는 제1 전극, 제1 선택 신호(SS1)를 수신하는 제2 전극 및 기준 전압 라인(VRL)에 전기적으로 연결된 제3 전극을 포함한다. 제2 스위칭 소자(ST2)는 제1 전압 패드(VPD1)에 전기적으로 연결된 제1 전극, 제2 선택 신호(SS2)를 수신하는 제2 전극 및 기준 전압 라인(VRL)에 전기적으로 연결된 제3 전극을 포함한다.
표시 패널(DP)의 패드 영역(PA)에는 제1 선택 신호(SS1)를 수신하는 제1 선택 신호 패드(SPD1) 및 제2 선택 신호(SS2)를 수신하는 제2 선택 신호 패드(SPD2)가 배치될 수 있다. 제1 스위칭 소자(ST1)는 제1 선택 신호 패드(SPD1)를 통해 제1 선택 신호(SS1)를 수신하고, 제2 스위칭 소자(ST2)는 제2 선택 신호 패드(SPD2)를 통해 제2 선택 신호(SS2)를 수신한다.
제1 모드에서, 모드 선택기(400)로부터의 제1 선택 신호(SS1)가 스위치 유닛(500)으로 공급되면, 제1 스위칭 소자(ST1)는 턴-온되고, 제2 스위칭 소자(ST2)는 턴-오프된다. 기준 전압(Vref)은 턴-온된 제1 스위칭 소자(ST1)를 통해 기준 전압 라인(VRL)으로 공급될 수 있다. 한편, 턴-오프된 제2 스위칭 소자(ST2)에 의해 제1 전원 전압(ELVDD)의 기준 전압 라인(VRL)으로의 공급은 차단될 수 있다. 따라서, 제1 모드에서 표시 패널(DP)의 화소들(PX11~PXnm, 도 2에 도시됨)은 기준 전압 라인(VRL)을 통해 기준 전압(Vref)을 수신할 수 있다.
한편, 제2 모드에서, 모드 선택기(400)로부터의 제2 선택 신호(SS2)가 스위치 유닛(500)으로 공급되면, 제2 스위칭 소자(ST2)가 턴-온되고, 제1 스위칭 소자(ST1)는 턴-오프된다. 턴-온된 제2 스위칭 소자(ST2)를 통해 제1 전원 전압(ELVDD)이 기준 전압 라인(VRL)으로 공급될 수 있다. 한편, 턴-오프된 제1 스위칭 소자(ST1)에 의해 기준 전압(Vref)의 기준 전압 라인(VRL)으로의 공급은 차단될 수 있다. 따라서, 제2 모드에서 표시 패널(DP)의 화소들(PX11~PXnm, 도 2에 도시됨)은 기준 전압 라인(VRL)을 통해 제1 전원 전압(ELVDD)을 수신할 수 있다.
제2 스위칭 소자(ST2)는 표시 패널(DP)에 제공된 제1 전압 라인(VL1)을 통해 제1 전원 전압(ELVDD)을 수신할 수 있다. 즉, 화소들(PX11~PXnm)과 제2 스위칭 소자(ST2)는 제1 전압 라인(VL1)에 공통적으로 연결될 수 있다.
스위치 유닛(500)이 구비됨으로써, 표시 장치(DD, 도 1에 도시됨)는 표시 패널(DP)의 동작 모드에 따라 기준 전압 라인(VRL)에 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)을 제공할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 4에 도시된 구성 요소 중 도 3에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4를 참조하면, 표시 장치(DD)는 표시 패널(DP), 복수의 연성회로필름(CF1~CF3), 인쇄회로기판(PCB)을 포함한다. 연성회로필름(CF1~CF3)은 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP)에 제공한다. 전기적 신호는 연성회로필름(CF1~CF3)에서 생성되거나 인쇄회로기판(PCB)에서 생성된 것일 수 있다. 인쇄회로기판(PCB)은 표시 패널(DP)을 구동하기 위한 각종 구동 회로를 포함할 수 있다.
연성회로필름들(CF1~CF3)은 표시 패널(DP)의 패드 영역(PA)에 결합될 수 있다. 패드 영역(PA)에는 데이터 라인들(DL1~DLm)에 연결된 데이터 패드들(D_DP1~D_DPm, 도 2에 도시됨)이 배치될 수 있다. 패드 영역(PA)에는 스캔 드라이버(200)에 스캔 제어 신호(SCS, 도 1에 도시됨)를 공급하기 위한 스캔 패드들(S_PD, 도 2에 도시됨)이 배치될 수 있다.
표시 패널(DP)은 패드 영역(PA)에 배치되는 패드들을 통해 연성회로필름들(CF1~CF3)로부터 전기적 신호를 수신할 수 있다.
데이터 드라이버(300, 도 1에 도시됨)는 칩 형태로 구성되어 연성회로필름들(CF1~CF3) 상에 실장될 수 있다. 본 발명의 일 예로, 데이터 드라이버(300)는 복수의 구동칩(DIC1~DIC3)을 포함할 수 있다. 복수의 구동칩(DIC1~DIC3)은 연성회로필름들(CF1~CF3) 상에 실장될 수 있다. 그러나, 다른 일 예로, 복수의 구동칩(DIC1~DIC3)은 표시 패널(DP) 상에 실장될 수 있다.
연성회로필름들(CF1~CF3)은 인쇄회로기판(PCB)과 결합되어, 인쇄회로기판(PCB)과 표시 패널(DP)을 전기적으로 연결시킬 수 있다. 본 발명의 일 예로, 스위치 유닛(500)은 인쇄회로기판(PCB) 상에 구비될 수 있다. 이 경우, 스위치 유닛(500)은 연성회로필름들(CF1~CF3) 중 하나(CF3)를 통해 표시 패널(DP)의 기준 전압 라인(VRL)과 전기적으로 연결될 수 있다. 스위치 유닛(500)은 제1 및 제2 선택 신호(SS1, SS2, 도 3에 도시됨)를 각각 수신하는 제1 및 제2 스위칭 소자(ST1, ST2, 도 3에 도시됨)를 포함할 수 있다. 스위치 유닛(500)은 제1 및 제2 선택 신호(SS1, SS2) 중 하나에 응답하여 기준 전압(Vref) 및 제1 전원 전압(ELVDD) 중 하나를 선택하여 기준 전압 라인(VRL)으로 제공할 수 있다.
도 2에서는 스위치 유닛(500)이 표시 패널(DP)에 제공된 실시예를 도시하였고, 도 4에서는 스위치 유닛(500)이 인쇄회로기판(PCB)에 제공된 실시예를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 일 예로, 스위치 유닛(500)은 구동칩들(DIC1~DIC3) 중 적어도 하나에 제공될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 2에 도시된 화소들(PX11~PXnm) 각각은 동일한 구성을 가질 수 있다. 따라서, 도 5에서는 제1 화소(PX11)의 구성을 설명하고, 나머지 화소들(PX12~PXnm)의 구성에 대한 설명은 생략한다.
도 5를 참조하면, 제1 화소(PX11)는 복수의 트랜지스터들(T1~T7), 2개의 커패시터(C1, C2) 및 발광 소자(ED)를 포함할 수 있다. 복수의 트랜지스터들(T1~T7) 및 2개의 커패시터(C1, C2)는 데이터 신호 및 스캔 신호들에 응답하여 발광 소자(ED)에 흐르는 전류량을 제어할 수 있다.
복수의 트랜지스터들(T1~T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극, 제어 전극 및 출력 전극을 제1 전극, 제2 전극 및 제3 전극으로 지칭할 수 있다. 설명의 편의를 위하여, 복수의 트랜지스터들(T1~T7)을 제1 내지 제7 트랜지스터(T1~T7)로 지칭하고, 2개의 커패시터(C1, C2)를 제1 및 제2 커패시터(C1, C2)로 지칭한다.
제1 트랜지스터(T1)는 제1 전압 라인(VL1)과 발광 소자(ED) 사이에 제공될 수 있다. 구체적으로, 제1 트랜지스터(T1)는 제1 전압 라인(VL1)에 전기적으로 연결된 제1 전극, 제2 노드(N2)에 연결된 제2 전극 및 발광 소자(ED)에 전기적으로 연결된 제3 전극을 포함한다. 제1 전압 라인(VL1)을 통해 제1 트랜지스터(T1)는 제1 전원 전압(ELVDD)을 수신할 수 있다. 제1 트랜지스터(T1)의 제3 전극은 제5 트랜지스터(T5)를 경유하여 발광 소자(ED)의 애노드에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제2 전극에 인가되는 전압에 대응하여 발광 소자(ED)에 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 제1 데이터 라인(DL1)과 제1 노드(N1) 사이에 연결될 수 있다. 구체적으로, 제2 트랜지스터(T2)는 제1 데이터 라인(DL1)에 연결된 제1 전극, 제1 기입 스캔 라인(GWL1)에 연결된 제2 전극 및 제1 노드(N1)에 연결된 제3 전극을 포함한다. 데이터 기입 구간동안, 제1 기입 스캔 라인(GWL1)으로 제공되는 제1 기입 스캔 신호(GW1)에 응답하여 제2 트랜지스터(T2)가 턴-온된다. 턴-온된 제2 트랜지스터(T2)에 의해 제1 데이터 라인(DL1)과 제1 노드(N1)는 전기적으로 연결되고, 제1 데이터 라인(DL1)으로 인가된 데이터 전압(Vdata)은 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 인가될 수 있다.
제1 커패시터(C1)는 제1 전압 라인(VL1)과 제1 노드(N1) 사이에 전기적으로 연결되고, 제2 커패시터(C2)는 제1 노드(N1)와 제1 트랜지스터(T1) 사이에 전기적으로 연결될 수 있다. 제1 커패시터(C1)는 제1 전압 라인(VL1)에 전기적으로 연결된 제1 전극 및 제1 노드(N1)에 전기적으로 연결된 제2 전극을 포함하고, 제2 커패시터(C2)는 제1 노드(N1)에 전기적으로 연결된 제1 전극 및 제2 노드(N2)에 전기적으로 연결된 제2 전극을 포함한다.
제3 트랜지스터(T3)는 제1 노드(N1)와 기준 전압 라인(VRL) 사이에 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)는 기준 전압 라인(VRL)에 연결된 제1 전극, 제1 보상 스캔 라인(GCL1)에 전기적으로 연결된 제2 전극 및 제1 노드(N1)에 전기적으로 연결된 제3 전극을 포함한다. 기준 전압 라인(VRL)은 표시 패널(DP)의 동작 모드에 따라 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)을 수신할 수 있다. 보상 구간동안, 제1 보상 스캔 라인(GCL1)으로 제공되는 제1 보상 스캔 신호(GC1)에 응답하여 제3 트랜지스터(T3)가 턴-온된다. 턴-온된 제3 트랜지스터(T3)에 의해 기준 전압 라인(VRL)과 제1 노드(N1)는 전기적으로 연결된다. 즉, 보상 구간 동안 제1 노드(N1)에는 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)이 인가될 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제3 전극 사이에 접속된다. 구체적으로, 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제3 전극에 전기적으로 연결된 제1 전극, 제1 보상 스캔 라인(GCL1)에 전기적으로 연결된 제2 전극 및 제2 노드(N2)에 전기적으로 연결된 제3 전극을 포함한다. 보상 구간동안, 제1 보상 스캔 라인(GCL1)으로 제공되는 제1 보상 스캔 신호(GC1)에 응답하여 제4 트랜지스터(T4)가 턴-온된다. 보상 구간동안 턴-온된 제4 트랜지스터(T4)에 의해 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다. 본 발명의 일 예로, 제3 및 제4 트랜지스터(T3, T4)의 제2 전극이 제1 보상 스캔 라인(GCL1)에 공통적으로 연결되나, 본 발명은 이에 한정되지 않는다. 즉, 제3 트랜지스터(T3)의 제2 전극과 제4 트랜지스터(T4)의 제2 전극은 서로 다른 보상 스캔 라인에 연결되어 서로 다른 보상 스캔 신호를 수신할 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제3 전극과 발광 소자(ED)의 애노드 사이에 접속된다. 구체적으로, 제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제3 전극에 연결된 제1 전극, 제1 발광 제어 라인(EML1)에 전기적으로 연결된 제2 전극 및 발광 소자(ED)의 애노드에 전기적으로 연결된 제3 전극을 포함한다. 발광 구간동안 제1 발광 제어 라인(EML1)으로 제공되는 제1 발광 제어 신호(EM1)에 의해 제5 트랜지스터(T5)는 턴-온될 수 있다.
제6 트랜지스터(T6)는 제2 노드(N2)와 초기화 전압 라인(VIL) 사이에 전기적으로 연결된다. 구체적으로, 제6 트랜지스터(T6)는 제2 노드(N2)에 전기적으로 연결된 제1 전극, 제1 초기화 스캔 라인(GIL1)에 전기적으로 연결된 제2 전극, 및 초기화 전압 라인(VIL)에 전기적으로 연결된 제3 전극을 포함한다. 초기화 전압 라인(VIL)에는 초기화 전압(Vint)이 인가될 수 있다. 초기화 구간동안, 제1 초기화 스캔 라인(GIL1)으로 제공되는 제1 초기화 스캔 신호(GI1)에 응답하여 제6 트랜지스터(T6)가 턴-온된다. 초기화 구간동안 턴-온된 제6 트랜지스터(T6)에 의해 제2 노드(N2)는 초기화 전압(Vint)으로 초기화될 수 있다.
제7 트랜지스터(T7)는 초기화 전압 라인(VIL)과 발광 소자(LD)의 애노드 사이에 접속된다. 제7 트랜지스터(T7)는 발광 소자(ED)의 애노드에 연결된 제1 전극, 제1 블랙 스캔 라인(GBL1)에 전기적으로 연결된 제2 전극 및 초기화 전압 라인(VIL)에 연결된 제3 전극을 포함한다. 블랙 구간동안, 제1 블랙 스캔 라인(GBL1)으로 제공되는 제1 블랙 스캔 신호(GB1)에 응답하여 제7 트랜지스터(T7)가 턴-온된다. 블랙 구간동안, 턴-온된 제7 트랜지스터(T7)에 의해 발광 소자(ED)의 애노드는 초기화 전압(Vint)으로 초기화될 수 있다.
도 5에서는 제1 내지 제7 트랜지스터들(T1~T7)이 PMOS 트랜지스터인 경우를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 제1 내지 제7 트랜지스터들(T1~T7) 중 일부 또는 전체는 NMOS 트랜지스터로 구성될 수 있다.
발광 소자(ED)는 제5 트랜지스터(T5)와 제2 전압 라인(VL2) 사이에 전기적으로 연결될 수 있다. 발광 소자(ED)의 애노드는 제5 트랜지스터(T5)의 제3 전극에 연결되고, 발광 소자(ED)의 캐소드는 제2 전압 라인(VL2)에 연결된다. 제2 전압 라인(VL2)에는 제2 전원 전압(ELVSS)이 인가될 수 있다. 제2 전원 전압(ELVSS1)은 제1 전원 전압(ELVDD)보다 낮은 레벨을 갖는다. 따라서, 발광 소자(ED)는 제5 트랜지스터(T5)를 통해 전달된 신호와 제2 전원 전압(ELVSS) 사이의 차이에 대응하는 전압에 따라 발광할 수 있다.
도 6a는 초기화 구간 동안의 화소의 동작을 나타낸 등가 회로도이고, 도 6b은 도 6a의 초기화 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 6a 및 도 6b를 참조하면, 표시 장치(DD, 도 1에 도시됨)는 프레임 구간들마다 단위 영상을 표시한다. 도 1에 도시된 화소들(PX11~PXnm) 각각은 프레임 구간들마다 대응하는 데이터 신호를 수신한다.
도 6b에는 복수의 프레임 구간들 중 하나의 프레임 구간(F1)만을 도시하였다. 도 6b를 참조하여, 한 프레임 구간(F1) 내에서 제1 화소(PX11)의 동작을 설명하나, 한 프레임 구간(F1) 내에서 동작하는 다른 화소들은 제1 화소(PX11)와 유사하게 동작하며, 또한 다른 프레임 구간 내에서도 화소들은 유사하게 동작한다.
한 프레임 구간(F1)은 발광 제어 신호(EM1)에 의해 비발광 구간(Te)과 발광 구간(Tn)으로 구분될 수 있다. 비발광 구간(Te)동안 발광 제어 신호(EM1)는 하이 레벨을 갖고, 발광 구간(Tn)동안 발광 제어 신호(EM1)는 로우 레벨을 갖는다. 그러나, 이는 발광 제어 신호(Tn)를 수신하는 제5 트랜지스터(T1)가 PMOS 트랜지스터인 경우에 한하며, 제5 트랜지스터(T1)가 NMOS 트랜지스터인 경우, 비발광 구간(Te)동안 발광 제어 신호(EM1)는 로우 레벨을 갖고, 발광 구간(Tn)동안 발광 제어 신호(EM1)는 하이 레벨을 가질 수 있다.
제1 초기화 스캔 신호(GI1)는 비발광 구간(Te) 중에 활성화된다. 본 실시예에서 도 6b에 도시된 신호들은 로우 레벨을 가질 때, 활성화되는 것으로 설명되나, 본 발명은 이에 한정되지 않는다. 여기서, 제1 초기화 스캔 신호(GI1)는 활성화 구간동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다. 도 6b에 도시된 신호들의 로우 레벨은 해당 신호들이 인가되는 트랜지스터의 턴-온 전압일 수 있다. 그러나, 다른 일 예로 도 6b에 도시된 신호들의 하이 레벨이 해당 신호들이 인가되는 트랜지스터의 턴-온 전압일 수도 있다.
제1 초기화 스캔 신호(GI1)의 활성화 구간은 초기화 구간(Ti)으로 정의될 수 있다. 제1 초기화 스캔 라인(GIL1)을 통해 제1 초기화 스캔 신호(GI1)는 제6 트랜지스터(T6)로 공급되고, 제1 초기화 스캔 신호(GI1)가 활성화되는 초기화 구간(Ti)에서 제6 트랜지스터(T6)가 턴-온된다. 초기화 구간(Ti)동안, 턴-온된 제6 트랜지스터(T6) 의해 제2 노드(N2)의 전위는 초기화 전압(Vint)으로 초기화될 수 있다.
제1 보상 스캔 신호(GC1), 제1 기입 스캔 신호(GW1) 및 제1 블랙 스캔 신호(GB1) 역시 비발광 구간(Te) 중에 활성화될 수 있다. 초기화 구간(Ti)동안, 제1 보상 스캔 신호(GC1), 제1 기입 스캔 신호(GW1) 및 제1 블랙 스캔 신호(GB1) 각각은 비활성화되고, 제1 초기화 스캔 신호(GI1)만이 활성화될 수 있다. 여기서, 제1 보상 스캔 신호(GC1)의 활성화 구간은 보상 구간(Tc)으로 정의되고, 제1 기입 스캔 신호(GW1)의 활성화 구간은 데이터 기입 구간(Td)으로 정의되며, 제1 블랙 스캔 신호(GB1)의 활성화 구간은 블랙 구간(Tb)으로 정의된다.
도 6b에 도시된 바와 같이, 초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Td) 및 블랙 구간(Tb)은 비발광 구간(Te) 내에 포함되며, 초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Td) 및 블랙 구간(Tb)은 서로 중첩하지 않는다. 또한, 초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Td) 및 블랙 구간(Tb) 각각은 서로 같거나 다른 구간 폭을 가질 수 있다. 본 발명의 일 예로, 초기화 구간(Ti)의 구간 폭은 데이터 기입 구간(Td)의 구간 폭보다 클 수 있다. 예를 들어, 데이터 기입 구간(Td)의 구간 폭을 대략 1H로 정의할 때, 초기화 구간(Ti)은 데이터 기입 구간(Td)보다 3배 큰 3H의 구간 폭을 가질 수 있다. 또한, 보상 구간(Tc)의 구간 폭은 데이터 기입 구간(Td)의 구간 폭보다 크고, 초기화 구간(Ti)의 구간 폭과 동일할 수 있다. 블랙 구간(Tb)의 구간 폭은 데이터 기입 구간(Td)의 구간 폭과 동일할 수 있다. 이는 예시적으로 도시한 것일 뿐 구간들의 폭은 이에 한정되지 않고 다양하게 변형될 수 있다.
비발광 구간(Te) 내에서 제1 초기화 스캔 신호(GI1)가 가장 먼저 발생될 수 있다. 즉, 초기화 구간(Ti)이 보상 구간(Tc), 데이터 기입 구간(Td) 및 블랙 구간(Tb)보다 선행할 수 있다. 제1 초기화 스캔 신호(GI1)가 비활성화되어 초기화 구간(Ti)이 종료되면, 제1 보상 스캔 신호(GC1)가 활성화될 수 있다.
도 7a는 보상 구간 동안의 화소의 동작을 나타낸 등가 회로도이고, 도 7b은 도 7a의 보상 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 7a 및 도 7b를 참조하면, 제1 보상 스캔 신호(GC1)는 비발광 구간(Te) 중에 활성화된다. 여기서, 제1 보상 스캔 신호(GC1)는 보상 구간(Tc)동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다.
제1 보상 스캔 라인(GCL1)을 통해 제1 보상 스캔 신호(GC1)가 제4 트랜지스터(T4)로 공급되고, 제1 보상 스캔 신호(GC1)가 활성화된 보상 구간(Tc)에서 제4 트랜지스터(T4)가 턴-온된다. 보상 구간(Tc)동안, 턴-온된 제4 트랜지스터(T4) 의해 제1 트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소된 보상 전압(ELVDD-Vth)이 제2 노드(N2)에 인가될 수 있다. 즉, 보상 구간(Tc)에서 제2 노드(N2)의 전위는 보상 전압(ELVDD-Vth)으로 보상될 수 있다.
또한, 보상 구간(Tc) 동안 제1 보상 스캔 라인(GCL1)을 통해 제1 보상 스캔 신호(GC1)가 제3 트랜지스터(T3)로 공급되므로, 제3 트랜지스터(T3)가 턴-온된다. 턴-온된 제3 트랜지스터(T3)를 통해 제1 노드(N1)에는 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)이 인가된다. 즉, 제1 노드(N1)의 전위는 "Vref" 또는 "ELVDD"로 정의될 수 있다.
비발광 구간(Te) 내에서 보상 구간(Tc)은 데이터 기입 구간(Td) 및 블랙 구간(Tb)보다 선행할 수 있다. 제1 보상 스캔 신호(GC1)가 비활성화되어 보상 구간(Tc)이 종료되면, 제1 기입 스캔 신호(GW1)가 활성화될 수 있다.
도 8a는 데이터 기입 구간 동안의 화소의 동작을 나타낸 등가 회로도이고, 도 8b은 도 8a의 데이터 기입 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 8a 및 도 8b를 참조하면, 제1 기입 스캔 신호(GW1)는 비발광 구간(Te) 중에 활성화된다. 여기서, 제1 기입 스캔 신호(GW1)는 데이터 기입 구간(Td)동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다.
제1 기입 스캔 라인(GWL1)을 통해 제1 기입 스캔 신호(GW1)가 제2 트랜지스터(T2)로 공급되고, 제1 기입 스캔 신호(GW1)가 활성화된 데이터 기입 구간(Td)에서 제2 트랜지스터(T2)가 턴-온된다. 데이터 기입 구간(Td)동안, 제1 데이터 라인(DL1)으로 공급된 데이터 전압(Vdata)은 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 인가될 수 있다. 그러면, 제1 노드(N1)의 전위는 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)에서 데이터 전압(Vdata)으로 변화된다. 제1 모드에서 보상 구간(Tc) 동안 기준 전압 라인(VRL)에 기준 전압(Vref)이 공급된 경우, 제1 노드(N1)의 전위의 변화량은 "Vdata-Vref"로 정의된다. 그러나, 제2 모드에서 보상 구간(Tc) 동안 기준 전압 라인(VRL)에 제1 전원 전압(ELVDD)이 공급된 경우, 제1 노드(N1)의 전위의 변화량은 "Vdata-ELVDD"로 정의된다.
데이터 기입 구간(Td)동안, 제1 노드(N1)의 전위가 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)에서 데이터 전압(Vdata)으로 변화되면, 제2 커패시터(C2)의 커플링에 의해 제2 노드(N2)의 전위는 보상 전압(ELVDD-Vth)로부터 제1 게이트 전압(Vg1) 또는 제2 게이트 전압(Vg2)으로 변화된다. 즉, 제1 모드에서 보상 구간(Tc) 동안 기준 전압 라인(VRL)에 기준 전압(Vref)이 공급된 경우, 제2 노드(N2)의 전위는 제1 게이트 전압(Vg1=ELVDD-Vth+Vdata-Vref)로 변화되고, 제2 모드에서 보상 구간(Tc) 동안 기준 전압 라인(VRL)에 제1 전원 전압(ELVDD)이 공급된 경우, 제2 노드(N2)의 전위는 제2 게이트 전압(Vg2=ELVDD-Vth+Vdata-ELVDD)으로 변화된다.
제1 모드에서 제1 트랜지스터(T1)의 제2 전극의 전압(Vg1)과 제1 전극의 전압(Vs, 이하, 소스 전압)의 차(Vgs1)는 제1 게이트 전압(Vg1)과 소스 전압(Vs=ELVDD)의 차(Vsg1=ELVDD-ELVDD+Vth-Vdata+Vref, 이하, 제1 전압차)로 정의된다. 제2 모드에서 제1 트랜지스터(T1)의 제2 전극의 전압(Vg2)과 소스 전압(Vs)의 차(Vgs2)는 제2 게이트 전압(Vg2)과 소스 전압(Vs)의 차(Vsg2=ELVDD-ELVDD+Vth-Vdata+ELVDD, 이하, 제2 전압차)로 정의된다.
데이터 기입 구간(Td)과 발광 구간(Tn) 사이에는 블랙 구간(Tb)이 제공될 수 있다. 제1 기입 스캔 신호(GW1)가 비활성화되어 데이터 기입 구간(Td)이 종료되면, 제1 블랙 스캔 신호(GB1)가 활성화될 수 있다.
도 9a는 블랙 구간 동안의 화소의 동작을 나타낸 등가 회로도이고, 도 9b은 도 9a의 블랙 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 9a 및 도 9b를 참조하면, 제1 블랙 스캔 신호(GB1)는 비발광 구간(Te) 중에 활성화된다. 여기서, 제1 블랙 스캔 신호(GB1)는 블랙 구간(Td)동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다.
제1 블랙 스캔 라인(GBL1)을 통해 제1 블랙 스캔 신호(GB1)가 제7 트랜지스터(T7)로 공급되고, 제1 블랙 스캔 신호(GB1)가 활성화된 블랙 구간(Tb)에서 제7 트랜지스터(T7)가 턴-온된다. 블랙 구간(Tb)동안, 초기화 전압 라인(VIL)으로 공급된 초기화 전압(Vint)은 턴-온된 제7 트랜지스터(T7)를 통해 발광 소자(ED)의 애노드로 인가될 수 있다. 그러면, 발광 소자(ED)의 애노드는 초기화 전압(Vint)으로 초기화될 수 있다. 블랙 구간동안 발광 소자(ED)의 애노드가 초기화 전압(Vint)으로 초기화되면, 제1 화소(PX11)의 블랙 특성이 개선될 수 있다. 즉, 제1 트랜지스터(T1)로부터 누설된 전류에 의해 발광 소자(ED)가 발광하는 현상을 방지하여, 제1 화소(PX11)는 정확한 블랙 계조를 표시할 수 있다.
이후, 제1 발광 제어 신호(EM1)가 발광 구간(Tn)에서 활성화되면, 제5 트랜지스터(T5)가 턴-온된다. 그러면, 제1 트랜지스터(T1)와 발광 소자(ED) 사이에 전류 패스가 형성된다. 따라서, 제1 모드에서는 제1 트랜지스터(T1)의 제1 구동 전류가 발광 소자(ED)로 인가되고, 제2 모드에서는 제1 트랜지스터(T1)의 제2 구동 전류가 발광 소자(ED)로 인가된다. 제1 모드에서 제1 구동 전류(Id1)는 제1 전압차(Vsg1)와 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(이하, 제1 구동 전압(Vref-Vdata))에 비례하고, 제2 모드에서 제2 구동 전류(Id2)는 제2 전압차(Vsg2)와 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(이하, 제2 구동 전압(ELVDD-Vdata))에 비례한다. 즉, 표시 패널(DP, 도 2에 도시됨)의 동작 모드에 따라 기준 전압 라인(VRL)으로 인가되는 전압이 달라짐으로 인해, 발광 소자(ED)의 구동 전류가 상이해질 수 있다.
도 1, 도 2, 도 5 및 도 9a를 참조하면, 표시 패널(DP)의 동작 모드에 따라 발광 소자(ED)의 구동 전류가 달라짐으로 인해 표시 장치(DD)는 다른 효과를 달성할 수 있다.
기준 전압 라인(VRL)으로 기준 전압(Vref)을 인가할 경우와, 기준 전압 라인(VRL)으로 제1 전원 전압(Vref)이 인가되는 경우를 비교할 때, 화소들(PX11~PXnm)의 사이에서 제1 노드(N1)의 전위의 편차가 달라질 수 있다. 즉, 기준 전압 라인(VRL)으로 기준 전압(Vref)을 인가하는 제1 모드에서, 화소들(PX11~PXnm)의 사이에서 제1 노드(N1)의 전위의 편차가 적은 반면, 기준 전압 라인(VRL)으로 제1 전원 전압(ELVDD)이 인가되는 경우 화소들(PX11~PXnm)의 사이에서 제1 노드(N1)의 전위의 편차가 크다. 이는 기준 전압 라인(VRL)이 제1 전압 라인(VL1)을 통해 제1 전원 전압(ELVDD)을 공급받기 때문에, 제1 전원 전압(ELVDD)의 위치에 따른 전압 강하량이 기준 전압(Vref)의 전압 강하량보다 크기 때문일 수 있다.
문서 작업과 같은 정지 영상을 표시하는 제1 모드에서 위치에 따른 전압 강하량이 작은 기준 전압(Vref)이 기준 전압 라인(VRL)으로 인가되면, 각 화소(PX11~PXnm)의 발광 소자(ED)는 제1 구동 전압(Vref-Vdata)에 비례하는 제1 구동 전류(Id1)에 따라 발광한다. 즉, 발광 소자(ED)의 제1 구동 전류(Id1)에서 제1 전원 전압(ELVDD) 인자를 제거할 수 있으므로, 제1 전원 전압(ELVDD)의 전압 강하량이 각 화소(PX11~PXnm)의 휘도에 반영되지 않을 수 있다. 따라서, 제1 모드에서 화소들(PX11~PXnm) 사이의 휘도 편차가 감소할 수 있다.
한편, 동영상 등을 표시하는 제2 모드에서 위치에 따른 전압 강하량이 큰 제1 전원 전압(ELVDD)이 기준 전압 라인(VRL)으로 인가되면, 각 화소(PX11~PXnm)의 발광 소자(ED)는 제2 구동 전압(ELVDD-Vdata)에 비례하는 제2 구동 전류(Id2)에 따라 발광한다. 제1 전원 전압(ELVDD)의 전압 강하량이 각 화소(PX11~PXnm)의 휘도에 반영되면, 한 화면에 화이트 계조를 표시하는 영역과 블랙 계조를 표시하는 영역이 존재하는 경우에, 화이트 계조 영역이 더 선명해지는 효과를 일으킬 수 있다.
이처럼, 표시 패널(DP)의 동작 모드에 따라 기준 전압 라인(VRL)으로 공급되는 전압을 변경함으로써, 표시 장치(DD)의 전체적인 휘도 편차를 감소시킬 뿐만 아니라 고속 구동에서 화이트 영역의 화질 개선 효과를 달성할 수 있다.
도 10은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 10에 도시된 구성 요소 중 도 5에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 제1 화소(PX11)는 복수의 트랜지스터들(T1~T9), 2개의 커패시터(C1, C2) 및 발광 소자(ED)를 포함할 수 있다. 복수의 트랜지스터들(T1~T9) 및 2개의 커패시터(C1, C2)는 데이터 신호 및 스캔 신호들에 응답하여 발광 소자(ED)에 흐르는 전류량을 제어할 수 있다.
설명의 편의를 위하여, 복수의 트랜지스터들(T1~T9)을 제1 내지 제9 트랜지스터(T1~T9)로 지칭하고, 2개의 커패시터(C1, C2)를 제1 및 제2 커패시터(C1, C2)로 지칭한다.
제1 내지 제7 트랜지스터(T1~T7), 제1 및 제2 커패시터(C1, C2)는 도 5에 도시된 제1 내지 제7 트랜지스터(T1~T7), 제1 및 제2 커패시터(C1, C2)와 동일한 연결 관계를 갖는다. 따라서, 제1 내지 제7 트랜지스터(T1~T7) 및 제1 및 제2 커패시터(C1, C2)에 대한 설명은 생략한다.
제1 화소(PX11)는 제8 및 제9 트랜지스터(T8, T9)를 더 포함할 수 있다. 제8 트랜지스터(T8)는 제1 트랜지스터(T1)와 바이어스 전압 라인(VBL) 사이에 제공될 수 있다. 구체적으로, 제8 트랜지스터(T8)는 바이어스 전압 라인(VBL)에 연결된 제1 전극, 제1 바이어스 스캔 라인(GBL1_2)에 연결된 제2 전극 및 제1 트랜지스터(T1)의 제1 전극에 연결된 제3 전극을 포함할 수 있다. 바이어스 전압 라인(VBL)은 바이어스 전압(Vbias)을 수신하고, 제1 바이어스 스캔 라인(GBL1_2)은 제1 바이어스 스캔 신호(GB1_2)를 수신할 수 있다. 본 발명의 일 예로, 제1 바이어스 스캔 신호(GB1_2)는 제7 트랜지스터(T7)로 공급되는 제1 블랙 스캔 신호(GB1_1)와 동시에 활성화될 수 있다.
제8 트랜지스터(T8)에 의해서 블랙 구간(Tb, 도 9b에 도시됨)에 제1 트랜지스터(T1)의 제1 전극의 전위가 바이어스 전압(Vbias)으로 리셋되므로, 제1 트랜지스터(T1)의 제1 전극과 제2 전극 사이에는 일정한 바이어스 전압이 형성될 수 있다. 따라서, 제1 트랜지스터(T1)의 제2 전극과 제1 전극의 전위차가 자기 이력(Hysteresis) 현상에 의해 일정 수준 이상으로 증가하여 나타나는 표시 품질의 저하 등을 방지할 수 있다.
제9 트랜지스터(T9)는 제1 전압 라인(VL1)과 제1 트랜지스터(T1) 사이에 제공될 수 있다. 구체적으로, 제9 트랜지스터(T9)는 제1 전압 라인(VL1)에 연결된 제1 전극, 제2 발광 제어 라인(EM1_1)에 연결된 제2 전극 및 제1 트랜지스터(T1)의 제1 전극에 연결된 제3 전극을 포함할 수 있다. 제2 발광 제어 라인(EML1_2)은 제2 발광 제어 신호(EM1_2)를 수신할 수 있다. 본 발명의 일 예로, 제5 트랜지스터(T5)의 제2 전극은 제1 발광 제어 라인(EML1_1)에 연결되어 제1 발광 제어 신호(EM1_1)를 수신할 수 있다. 제1 및 제2 발광 제어 신호(EM1_1, EM1_2)는 동시에 활성화될 수 있다. 제5 및 제9 트랜지스터(T5, T9)의 동작에 따라 제1 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 패스가 형성 또는 차단될 수 있다.
9개의 트랜지스터 및 2개의 커패시터를 채용하는 제1 화소(PX11)에서도 표시 패널(DP, 도 2에 도시됨)의 동작 모드에 따라 기준 전압 라인(VRL)으로 인가되는 전압이 달라질 수 있다. 즉, 표시 패널(DP)이 제1 모드로 동작할 경우, 기준 전압 라인(VRL)에는 기준 전압(Vref)이 인가되고, 제2 모드로 동작할 경우, 기준 전압 라인(VRL)에는 제1 전원 전압(ELVDD)이 인가될 수 있다.
문서 작업과 같은 정지 영상을 표시하는 제1 모드에서 위치에 따른 전압 강하량이 작은 기준 전압(Vref)이 기준 전압 라인(VRL)으로 인가되면, 각 화소(PX11~PXnm)의 발광 소자(ED)는 제1 구동 전압(Vref-Vdata)에 비례하는 제1 구동 전류(Id1)에 따라 발광한다. 즉, 발광 소자(ED)의 제1 구동 전류(Id1)에서 제1 전원 전압(ELVDD) 인자를 제거할 수 있으므로, 제1 전원 전압(ELVDD)의 전압 강하량이 각 화소(PX11~PXnm)의 휘도에 반영되지 않을 수 있다. 따라서, 제1 모드에서 화소들(PX11~PXnm) 사이의 휘도 편차가 감소할 수 있다.
한편, 동영상 등을 표시하는 제2 모드에서 위치에 따른 전압 강하량이 큰 제1 전원 전압(ELVDD)이 기준 전압 라인(VRL)으로 인가되면, 각 화소(PX11~PXnm)의 발광 소자(ED)는 제2 구동 전압(ELVDD-Vdata)에 비례하는 제2 구동 전류(Id2)에 따라 발광한다. 제1 전원 전압(ELVDD)의 전압 강하량이 각 화소(PX11~PXnm)의 휘도에 반영되면, 한 화면에 화이트 계조를 표시하는 영역과 블랙 계조를 표시하는 영역이 존재하는 경우에, 화이트 계조 영역이 더 선명해지는 효과를 일으킬 수 있다.
이처럼, 표시 패널(DP)의 동작 모드에 따라 기준 전압 라인(VRL)으로 공급되는 전압을 변경함으로써, 표시 장치(DD)의 전체적인 휘도 편차를 감소시킬 뿐만 아니라 고속 구동에서 화이트 영역의 화질 개선 효과를 달성할 수 있다.
도 11은 본 발명의 일 실시예에 따른 화소의 등가 회로도이고, 도 12는 도 11에 도시된 화소로 인가되는 스캔 신호들의 파형을 나타낸 파형도이다. 도 11에 도시된 구성 요소 중 도 10에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 11 및 도 12를 참조하면, 본 발명의 일 실시예에 따른 제1 화소(PX11)는 복수의 트랜지스터들(T1, T2a, T3a, T4~T5, T7~T9), 2개의 커패시터(C1, C3) 및 발광 소자(ED)를 포함할 수 있다. 설명의 편의를 위하여, 복수의 트랜지스터들(T1, T2a, T3a, T4~T5, T7~T9)을 제1 내지 제5 트랜지스터(T1, T2a, T3a, T4~T5) 및 제7 내지 제9 트랜지스터(T7~T9)로 지칭하고, 2개의 커패시터(C1, C3)를 제1 및 제3 커패시터(C1, C3)로 지칭한다.
제1 트랜지스터(T1)는 제1 전압 라인(VL1)과 발광 소자(ED) 사이에 제공될 수 있다. 구체적으로, 제1 트랜지스터(T1)는 제1 전압 라인(VL1)에 전기적으로 연결된 제1 전극, 제1 노드(N1)에 연결된 제2 전극 및 발광 소자(ED)에 전기적으로 연결된 제3 전극을 포함한다. 제1 전압 라인(VL1)을 통해 제1 트랜지스터(T1)는 제1 전원 전압(ELVDD)을 수신할 수 있다. 제1 트랜지스터(T1)의 제3 전극은 제5 트랜지스터(T5)를 경유하여 발광 소자(ED)의 애노드에 전기적으로 연결될 수 있다.
제2 트랜지스터(T2a)는 제1 데이터 라인(DL1)과 제3 노드(N3) 사이에 연결될 수 있다. 구체적으로, 제2 트랜지스터(T2a)는 제1 데이터 라인(DL1)에 연결된 제1 전극, 제1 기입 스캔 라인(GWL1)에 연결된 제2 전극 및 제3 노드(N3)에 연결된 제3 전극을 포함한다. 제1 기입 스캔 라인(GWL1)으로 제공되는 제1 기입 스캔 신호(GW1)에 응답하여 제2 트랜지스터(T2a)가 턴-온된다. 턴-온된 제2 트랜지스터(T2a)에 의해 제1 데이터 라인(DL1)과 제3 노드(N3)는 전기적으로 연결되고, 제1 데이터 라인(DL1)으로 인가된 데이터 전압(Vdata)은 턴-온된 제2 트랜지스터(T2a)를 통해 제3 노드(N3)로 인가될 수 있다.
제1 커패시터(C1)는 제1 전압 라인(VL1)과 제1 노드(N1) 사이에 전기적으로 연결되고, 제3 커패시터(C3)는 제3 노드(N3)와 제4 노드(N4) 사이에 전기적으로 연결될 수 있다. 제3 커패시터(C3)는 제4 노드(N4)에 전기적으로 연결된 제1 전극 및 제3 노드(N3)에 전기적으로 연결된 제2 전극을 포함한다.
제3 트랜지스터(T3a)는 제3 노드(N3)와 기준 전압 라인(VRL) 사이에 전기적으로 연결될 수 있다. 제3 트랜지스터(T3a)는 기준 전압 라인(VRL)에 연결된 제1 전극, 제1 블랙 스캔 라인(GBL1_1)에 전기적으로 연결된 제2 전극 및 제3 노드(N3)에 전기적으로 연결된 제3 전극을 포함한다. 기준 전압 라인(VRL)은 표시 패널(DP)의 동작 모드에 따라 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)을 수신할 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제3 전극 사이에 접속된다. 구체적으로, 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제3 전극에 전기적으로 연결된 제1 전극, 제1 보상 스캔 라인(GCL1)에 전기적으로 연결된 제2 전극 및 제4 노드(N4)에 전기적으로 연결된 제3 전극을 포함한다. 제1 보상 스캔 라인(GCL1)으로 제공되는 제1 보상 스캔 신호(GC1)에 응답하여 제4 트랜지스터(T4)가 턴-온된다. 턴-온된 제4 트랜지스터(T4)에 의해 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제3 전극과 발광 소자(ED)의 애노드 사이에 접속된다. 구체적으로, 제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제3 전극에 연결된 제1 전극, 제1 발광 제어 라인(EML1_1)에 전기적으로 연결된 제2 전극 및 발광 소자(ED)의 애노드에 전기적으로 연결된 제3 전극을 포함한다. 발광 구간(Tn)동안 제1 발광 제어 라인(EML1_1)으로 제공되는 제1 발광 제어 신호(EM1_1)에 의해 제5 트랜지스터(T5)는 턴-온될 수 있다.
제7 트랜지스터(T7)는 초기화 전압 라인(VIL)과 발광 소자(ED)의 애노드 사이에 접속된다. 제7 트랜지스터(T7)는 발광 소자(ED)의 애노드에 연결된 제1 전극, 제1 블랙 스캔 라인(GBL1_1)에 전기적으로 연결된 제2 전극 및 초기화 전압 라인(VIL)에 연결된 제3 전극을 포함한다. 제1 블랙 스캔 라인(GBL1_1)으로 제공되는 제1 블랙 스캔 신호(GB1_1)에 응답하여 제7 트랜지스터(T7)가 턴-온된다.
한 프레임(F1)은 제1 및 제2 발광 제어 신호(EM1_1, EM1_2)에 의해 비발광 구간(Te)과 발광 구간(Tn)으로 구분될 수 있다. 본 발명의 일 예로, 비발광 구간(Te)은 제1 및 제2 발광 제어 신호(EM1_1, EM1_2) 중 적어도 하나가 하이 레벨을 갖는 구간으로 정의되고, 발광 구간(Tn)동안 제1 및 제2 발광 제어 신호(EM1_1, EM1_2)가 모두 로우 레벨을 갖는 구간으로 정의될 수 있다.
한 프레임(F1) 내에서, 제1 보상 스캔 신호(GC1)는 복수 개의 활성화 구간(Ac1, Ac2, Ac3)을 포함할 수 있다. 도 12에서는 제1 보상 스캔 신호(GC1)가 한 프레임(1F) 내에서 3개의 활성화 구간(Ac1, Ac2, Ac3)을 포함하는 구조가 도시되었으나, 본 발명은 이에 한정되지 않는다. 즉, 제1 보상 스캔 신호(GC1) 내에 포함되는 활성화 구간의 개수는 특별히 한정되지 않는다. 여기서, 설명의 편의를 위하여, 제1 보상 스캔 신호(GC1)의 복수 개의 활성화 구간(Ac1, Ac2, Ac3)을 제1 보상 활성화 구간(Ac1), 제2 보상 활성화 구간(Ac2) 및 제3 보상 활성화 구간(Ac3)으로 정의한다.
한 프레임(F1) 내에서, 제1 블랙 스캔 신호(GB1_1)은 복수개의 활성화 구간을 포함할 수 있다. 도 12에서는 제1 블랙 스캔 신호(GB1_1)가 한 프레임(1F) 내에서 2개의 활성화 구간(Bc1, Bc2)을 포함하는 구조가 도시되었으나, 본 발명은 이에 한정되지 않는다. 즉, 제1 블랙 스캔 신호(GB1_1) 내에 포함되는 활성화 구간의 개수는 특별히 한정되지 않는다. 여기서, 설명의 편의를 위하여, 제1 블랙 스캔 신호(GB1_1)의 복수 개의 활성화 구간(Bc1, Bc2)을 제1 블랙 활성화 구간(Bc1) 및 제2 블랙 활성화 구간(Bc2)으로 정의한다.
제1 블랙 활성화 구간(Bc1)은 제1 보상 활성화 구간(Ac1) 및 제2 보상 활성화 구간(Ac2)과 중첩할 수 있다. 또한, 제1 발광 제어 신호(EM1_1)의 활성화 구간은 제1 보상 활성화 구간(Ac1) 및 제1 블랙 활성화 구간(Bc1)과 중첩할 수 있다.
제1 발광 제어 신호(EM1_1)의 활성화 구간 동안 제5 트랜지스터(T5)가 턴-온되고, 제1 블랙 활성화 구간(Bc1) 동안 제3 및 제7 트랜지스터(T3a, T7)가 턴-온된다. 따라서, 초기화 전압(Vint)은 턴-온된 제7 및 제5 트랜지스터(T7, T5)를 통해 제4 노드(N4)로 인가된다. 이후, 제1 보상 활성화 구간(Ac1) 동안 제4 트랜지스터(T4)가 턴-온되면, 제1 노드(N1)의 전위는 초기화 전압(Vint)으로 변화된다. 여기서, 제1 보상 스캔 신호(GC1)의 제1 보상 활성화 구간(Ac1)을 초기화 구간(Ti)으로 정의할 수 있다.
제1 블랙 활성화 구간(Bc1) 동안, 턴-온된 제3 트랜지스터(T3a)를 통해 제3 노드(N3)에는 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)이 인가된다. 즉, 제3 노드(N3)의 전위는 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)을 가질 수 있다.
이후, 제1 발광 제어 신호(EM1_1)가 비활성화되고, 제2 발광 제어 신호(EM1_2)가 활성화되면, 제5 트랜지스터(T5)는 턴-오프되고, 제9 트랜지스터(T9)가 턴-온된다. 제5 트랜지스터(T5)는 턴-오프되고, 제9 트랜지스터(T9)가 턴-온된 상태에서, 제2 보상 활성화 구간(Ac2) 동안 제4 트랜지스터(T4)가 턴-온된다. 그러면, 제1 노드(N1)의 전위는 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소된 보상 전압(ELVDD-Vth)으로 보상될 수 있다. 따라서, 제1 보상 스캔 신호(GC1)의 제2 보상 활성화 구간(Ac2)을 보상 구간(Tc)으로 정의할 수 있다.
보상 구간(Tc)이 종료된 이후, 제1 기입 스캔 신호(GW1)가 활성화될 수 있다. 제1 기입 스캔 신호(GW1)의 활성화 구간은 데이터 기입 구간(Td)으로 정의될 수 있다. 본 발명의 일 예로, 초기화 구간(Ti) 및 보상 구간(Tc)은 데이터 기입 구간(Td)보다 큰 기간 폭을 가질 수 있다.
데이터 기입 구간(Td) 동안, 제1 기입 스캔 신호(GW1)에 의해 제2 트랜지스터(T2)가 턴-온된다. 따라서, 제1 데이터 라인(DL1)으로 공급된 데이터 전압(Vdata)은 턴-온된 제2 트랜지스터(T2)를 통해 제3 노드(N3)로 인가될 수 있다. 제1 보상 스캔 신호(GC1)의 제3 보상 활성화 구간(Ac3)은 데이터 기입 구간(Td)과 중첩할 수 있다. 즉, 데이터 기입 구간(Td) 동안 제4 트랜지스터(T4)가 턴-온될 수 있다.
데이터 기입 구간(Td) 동안, 제3 노드(N3)의 전위는 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)에서 데이터 전압(Vdata)으로 변화된다. 제1 모드에서 제1 블랙 활성화 구간(Bc1) 동안 기준 전압 라인(VRL)에 기준 전압(Vref)이 공급된 경우, 제3 노드(N3)의 전위의 변화량은 "Vdata-Vref"로 정의된다. 그러나, 제2 모드에서 제1 블랙 활성화 구간(Bc1) 동안 기준 전압 라인(VRL)에 제1 전원 전압(ELVDD)이 공급된 경우, 제3 노드(N3)의 전위의 변화량은 "Vdata-ELVDD"로 정의된다.
데이터 기입 구간(Td)동안, 제3 노드(N3)의 전위가 기준 전압(Vref) 또는 제1 전원 전압(ELVDD)에서 데이터 전압(Vdata)으로 변화되면, 제2 커패시터(C3)의 커플링에 의해 제1 노드(N1)의 전위는 보상 전압(ELVDD-Vth)로부터 제1 게이트 전압(Vg1) 또는 제2 게이트 전압(Vg2)으로 변화된다. 즉, 제1 모드에서 제1 블랙 활성화 구간(Bc1) 동안 기준 전압 라인(VRL)에 기준 전압(Vref)이 공급된 경우, 제1 노드(N1)의 전위는 제1 게이트 전압(Vg1=ELVDD-Vth+Vdata-Vref)로 변화된다. 한편, 제2 모드에서 제1 블랙 활성화 구간(Bc1) 동안 기준 전압 라인(VRL)에 제1 전원 전압(ELVDD)이 공급된 경우, 제1 노드(N1)의 전위는 제2 게이트 전압(Vg2=ELVDD-Vth+Vdata-ELVDD)으로 변화된다.
제1 모드에서 제1 트랜지스터(T1)의 제2 전극의 전압(Vg1)과 제1 전극의 전압(Vs, 이하, 소스 전압)의 차(Vgs1)는 제1 게이트 전압(Vg1)과 소스 전압(Vs=ELVDD)의 차(Vsg1=ELVDD-ELVDD+Vth-Vdata+Vref, 이하, 제1 전압차)로 정의된다. 제2 모드에서 제1 트랜지스터(T1)의 제2 전극의 전압(Vg2)과 소스 전압(Vs)의 차(Vgs2)는 제2 게이트 전압(Vg2)과 소스 전압(Vs)의 차(Vsg2=ELVDD-ELVDD+Vth-Vdata+ELVDD, 이하, 제2 전압차)로 정의된다.
데이터 기입 구간(Td)과 발광 구간(Tn) 사이에는 블랙 구간(Tb1)이 제공될 수 있다. 제1 기입 스캔 신호(GW1)가 비활성화되어 데이터 기입 구간(Td)이 종료되면, 제1 블랙 스캔 신호(GB1_1)의 제2 블랙 활성화 구간(Bc2)이 활성화될 수 있다.
제2 블랙 활성화 구간(Bc2) 동안 제7 트랜지스터(T7)가 턴-온되며, 초기화 전압 라인(VIL)으로 공급된 초기화 전압(Vint)은 턴-온된 제7 트랜지스터(T7)를 통해 발광 소자(ED)의 애노드로 인가될 수 있다. 그러면, 발광 소자(ED)의 애노드는 초기화 전압(Vint)으로 초기화될 수 있다. 제2 블랙 활성화 구간(Bc2) 동안 발광 소자(ED)의 애노드가 초기화 전압(Vint)으로 초기화되면, 제1 화소(PX11)의 블랙 특성이 개선될 수 있다. 즉, 제1 트랜지스터(T1)로부터 누설된 전류에 의해 발광 소자(ED)가 발광하는 현상을 방지하여, 제1 화소(PX11)는 정확한 블랙 계조를 표시할 수 있다. 여기서, 제2 블랙 활성화 구간(Bc2)은 블랙 구간(Tb)으로 정의될 수 있다.
이후, 제1 및 제2 발광 제어 신호(EM1_1, EM1_2)가 발광 구간(Tn)에서 활성화되면, 제5 및 제9 트랜지스터(T5, T9)가 턴-온된다. 그러면, 제1 트랜지스터(T1)와 발광 소자(ED) 사이에 전류 패스가 형성된다. 따라서, 제1 모드에서는 제1 트랜지스터(T1)의 제1 구동 전류(Id1)가 발광 소자(ED)로 인가되고, 제2 모드에서는 제1 트랜지스터(T1)의 제2 구동 전류(Id2)가 발광 소자(ED)로 인가된다. 제1 모드에서 제1 구동 전류(Id1)는 제1 전압차(Vsg1)와 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(이하, 제1 구동 전압(Vref-Vdata))에 비례하고, 제2 모드에서 제2 구동 전류(Id2)는 제2 전압차(Vsg2)와 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(이하, 제2 구동 전압(ELVDD-Vdata))에 비례한다. 즉, 표시 패널(DP, 도 2에 도시됨)의 동작 모드에 따라 기준 전압 라인(VRL)으로 인가되는 전압이 달라짐으로 인해, 발광 소자(ED)의 구동 전류가 상이해질 수 있다.
본 발명의 일 예로, 제3 및 제7 트랜지스터(T3a, T7)의 제2 전극이 제1 블랙 스캔 라인(GBL1_1)에 공통적으로 연결되나, 본 발명은 이에 한정되지 않는다. 즉, 제3 트랜지스터(T3a)의 제2 전극과 제7 트랜지스터(T7)의 제2 전극은 서로 다른 스캔 라인에 연결되어 서로 다른 스캔 신호를 수신할 수 있다.
또한, 제8 트랜지스터(T8)는 바이어스 구간(Tb2) 동안 바이어스 스캔 신호(GB1_2)에 의해 턴-온되어, 제1 트랜지스터(T1)의 제1 전극의 전위가 바이어스 전압(Vbias)으로 리셋된다. 따라서, 바이어스 구간(Tb2) 동안 제1 트랜지스터(T1)의 제1 전극과 제2 전극 사이에는 일정한 바이어스 전압이 형성될 수 있다. 본 발명의 일 예로, 한 프레임(F1) 내에서, 초기화 구간(Ti), 보상 구간(Tc), 및 데이터 기입 구간(Td)은 바이어스 구간(Tb2)보다 선행할 수 있다. 본 발명의 일 예로, 한 프레임(F1) 내에서 바이어스 구간(Tb2)은 블랙 구간(Tb1)과 중첩할 수 있다.
이처럼, 8개의 트랜지스터 및 2개의 커패시터를 채용하는 제1 화소(PX11)에서도 표시 패널(DP, 도 2에 도시됨)의 동작 모드에 따라 기준 전압 라인(VRL)으로 인가되는 전압이 달라질 수 있다. 즉, 표시 패널(DP)이 제1 모드로 동작할 경우, 기준 전압 라인(VRL)에는 기준 전압(Vref)이 인가되고, 제2 모드로 동작할 경우, 기준 전압 라인(VRL)에는 제1 전원 전압(ELVDD)이 인가될 수 있다.
문서 작업과 같은 정지 영상을 표시하는 제1 모드에서 위치에 따른 전압 강하량이 작은 기준 전압(Vref)이 기준 전압 라인(VRL)으로 인가되면, 각 화소(PX11~PXnm)의 발광 소자(ED)는 제1 구동 전압(Vref-Vdata)에 비례하는 제1 구동 전류(Id1)에 따라 발광한다. 즉, 발광 소자(ED)의 제1 구동 전류(Id1)에서 제1 전원 전압(ELVDD) 인자를 제거할 수 있으므로, 제1 전원 전압(ELVDD)의 전압 강하량이 각 화소(PX11~PXnm)의 휘도에 반영되지 않을 수 있다. 따라서, 제1 모드에서 화소들(PX11~PXnm) 사이의 휘도 편차가 감소할 수 있다.
한편, 동영상 등을 표시하는 제2 모드에서 위치에 따른 전압 강하량이 큰 제1 전원 전압(ELVDD)이 기준 전압 라인(VRL)으로 인가되면, 각 화소(PX11~PXnm)의 발광 소자(ED)는 제2 구동 전압(ELVDD-Vdata)에 비례하는 제2 구동 전류(Id2)에 따라 발광한다. 제1 전원 전압(ELVDD)의 전압 강하량이 각 화소(PX11~PXnm)의 휘도에 반영되면, 한 화면에 화이트 계조를 표시하는 영역과 블랙 계조를 표시하는 영역이 존재하는 경우에, 화이트 계조 영역이 더 선명해지는 효과를 일으킬 수 있다.
이처럼, 표시 패널(DP)의 동작 모드에 따라 기준 전압 라인(VRL)으로 공급되는 전압을 변경함으로써, 표시 장치(DD)의 전체적인 휘도 편차를 감소시킬 뿐만 아니라 고속 구동에서 화이트 영역의 화질 개선 효과를 달성할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
100: 신호 컨트롤러 200: 스캔 드라이버
300: 데이터 드라이버 400: 모드 선택기
500: 스위치 유닛 VRL: 기준 전압 라인
VL1: 제1 전압 라인 VIL: 초기화 전압 라인
ELVDD: 제1 전원 전압 Vref: 기준 전압
ST1: 제1 스위칭 소자 ST2: 제2 스위칭 소자

Claims (20)

  1. 영상을 표시하는 화소, 상기 화소에 전원 전압을 공급하는 전압 라인, 및 상기 화소에 기준 전압 및 상기 전원 전압 중 하나를 공급하는 기준 전압 라인을 포함하는 표시 패널;
    상기 표시 패널의 동작 모드에 따라 제1 선택 신호 및 제2 선택 신호 중 하나를 출력하는 모드 선택기; 및
    상기 제1 및 제2 선택 신호 중 하나에 응답하여 상기 기준 전압 라인에 상기 기준 전압 또는 상기 전원 전압을 제공하는 스위치 유닛을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 스위치 유닛은,
    상기 제1 선택 신호에 응답하여 상기 기준 전압 라인에 상기 기준 전압을 공급하는 제1 스위칭 소자; 및
    상기 제2 선택 신호에 응답하여 상기 기준 전압 라인에 상기 전원 전압을 공급하는 제2 스위칭 소자를 포함하는 표시 장치.
  3. 제2항에 있어서, 상기 표시 패널이 정지 영상을 표시하는 제1 모드로 동작할 때, 상기 모드 선택기는 상기 제1 선택 신호를 출력하고,
    상기 표시 패널이 동영상을 표시하는 제2 모드로 동작할 때, 상기 모드 선택기는 상기 제2 선택 신호를 출력하는 표시 장치.
  4. 제2항에 있어서, 상기 표시 패널은 상기 화소가 배치되어 상기 영상이 표시되는 표시 영역 및 상기 표시 영역에 인접한 주변 영역을 포함하고,
    상기 제1 및 제2 스위칭 소자는 상기 표시 패널의 상기 주변 영역에 배치되는 표시 장치.
  5. 제2항에 있어서, 상기 제2 스위칭 소자는 상기 전압 라인을 통해 상기 전원 전압을 수신하는 표시 장치.
  6. 제1항에 있어서, 상기 화소는,
    캐소드와 애노드를 포함하는 발광 소자;
    상기 발광 소자의 상기 애노드와 상기 전압 라인 사이에 연결된 제1 트랜지스터;
    데이터 신호가 인가되는 데이터 라인과 상기 제1 트랜지스터 사이에 연결된 제2 트랜지스터; 및
    제1 노드와 상기 전압 라인 사이에 연결된 제1 커패시터; 및
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 연결된 제2 커패시터를 포함하는 표시 장치.
  7. 제6항에 있어서, 상기 제1 트랜지스터는,
    상기 전압 라인에 연결된 제1 전극,
    제2 노드에서 상기 제2 커패시터와 연결된 제2 전극; 및
    상기 발광 소자의 상기 애노드에 연결된 제3 전극을 포함하고,
    상기 제2 트랜지스터는,
    상기 데이터 라인에 연결된 제1 전극;
    기입 스캔 신호를 수신하는 제2 전극; 및
    상기 제1 노드에 연결된 제3 전극을 포함하는 표시 장치.
  8. 제7항에 있어서, 상기 기준 전압 라인에 연결된 제1 전극, 보상 스캔 신호를 수신하는 제2 전극, 상기 제1 노드에 연결된 제3 전극을 포함하는 제3 트랜지스터를 더 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 보상 스캔 신호의 활성화 구간의 구간 폭은 상기 기입 스캔 신호의 활성화 구간의 구간 폭보다 긴 표시 장치.
  10. 제9항에 있어서, 상기 보상 스캔 신호의 활성화 구간은 상기 기입 스캔 신호의 활성화 구간보다 먼저 발생되는 표시 장치.
  11. 제8항에 있어서,
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 보상 스캔 신호를 수신하는 제2 전극 및 상기 제1 트랜지스터의 상기 제3 전극과 연결된 제3 전극을 포함하는 제4 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제3 전극과 연결된 제1 전극, 발광 제어 신호를 수신하는 제2 전극 및 상기 발광 소자의 상기 애노드에 연결된 제5 트랜지스터를 더 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 발광 제어 신호의 비활성화 구간 내에서 상기 보상 신호 신호의 활성화 구간은 상기 기입 스캔 신호의 활성화 구간보다 먼저 발생되는 표시 장치.
  13. 제7항에 있어서,
    초기화 전압 라인에 연결된 제1 전극, 초기화 스캔 신호를 수신하는 제2 전극 및 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제3 전극을 포함하는 제6 트랜지스터; 및
    상기 초기화 전압 라인에 연결된 제1 전극, 블랙 스캔 신호를 수신하는 제2 전극 및 상기 발광 소자의 상기 애노드에 연결된 제7 트랜지스터를 더 포함하는 표시 장치.
  14. 제13항에 있어서, 상기 보상 스캔 신호의 활성화 구간은 상기 기입 스캔 신호의 활성화 구간보다 먼저 발생되고,
    상기 초기화 스캔 신호의 활성화 구간은 상기 보상 스캔 신호의 상기 활성화 구간보다 먼저 발생되는 표시 장치.
  15. 제14항에 있어서, 상기 보상 스캔 신호의 상기 활성화 구간의 구간 폭 및 상기 초기화 스캔 신호의 상기 활성화 구간의 구간 폭은 상기 기입 스캔 신호의 활성화 구간의 구간 폭보다 큰 표시 장치.
  16. 제13항에 있어서, 상기 기입 스캔 신호의 활성화 구간은 상기 블랙 스캔 신호의 활성화 구간보다 먼저 발생되는 표시 장치.
  17. 영상을 표시하는 화소, 상기 화소에 전원 전압을 공급하는 전압 라인, 및 상기 화소에 기준 전압 및 상기 전원 전압 중 하나를 공급하는 기준 전압 라인을 포함하는 표시 패널;
    상기 표시 패널의 동작 모드에 따라 제1 선택 신호 및 제2 선택 신호 중 하나를 출력하는 모드 선택기; 및
    상기 제1 및 제2 선택 신호 중 하나에 응답하여 상기 기준 전압 라인에 상기 기준 전압 또는 상기 전원 전압을 제공하는 스위치 유닛을 포함하고,
    상기 화소는,
    캐소드와 애노드를 포함하는 발광 소자;
    상기 발광 소자의 상기 애노드와 상기 전압 라인 사이에 연결된 제1 트랜지스터;
    데이터 신호가 인가되는 데이터 라인과 상기 제1 트랜지스터 사이에 연결된 제2 트랜지스터;
    제1 노드와 상기 전압 라인 사이에 연결된 제1 커패시터;
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 연결된 제2 커패시터; 및
    상기 기준 전압 라인과 상기 제1 트랜지스터 사이에 연결된 제3 트랜지스터를 포함하고,
    상기 제3 트랜지스터는 상기 제1 노드의 전위를 보상하는 보상 구간 동안 턴-온되고, 상기 보상 구간은 상기 데이터 신호가 인가되는 데이터 기입 구간보다 선행하는 표시 장치.
  18. 제17항에 있어서, 상기 제1 트랜지스터는,
    상기 전압 라인에 연결된 제1 전극,
    제2 노드에서 상기 제2 커패시터와 연결된 제2 전극; 및
    상기 발광 소자의 상기 애노드에 연결된 제3 전극을 포함하고,
    상기 제2 트랜지스터는,
    상기 데이터 라인에 연결된 제1 전극;
    기입 스캔 신호를 수신하는 제2 전극; 및
    상기 제1 노드에 연결된 제3 전극을 포함하며,
    상기 제3 트랜지스터는,
    상기 기준 전압 라인에 연결된 제1 전극;
    보상 스캔 신호를 수신하는 제2 전극; 및
    상기 제1 노드에 연결된 제3 전극을 포함하는 표시 장치.
  19. 제17항에 있어서, 상기 스위치 유닛은,
    상기 제1 선택 신호에 응답하여 상기 기준 전압 라인에 상기 기준 전압을 공급하는 제1 스위칭 소자; 및
    상기 제2 선택 신호에 응답하여 상기 기준 전압 라인에 상기 전원 전압을 공급하는 제2 스위칭 소자를 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 제2 스위칭 소자는 상기 전압 라인을 통해 상기 전원 전압을 수신하는 표시 장치.
KR1020200065035A 2020-05-29 2020-05-29 표시 장치 KR20210148538A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200065035A KR20210148538A (ko) 2020-05-29 2020-05-29 표시 장치
US17/191,588 US11295662B2 (en) 2020-05-29 2021-03-03 Display device
CN202110534727.8A CN113744676A (zh) 2020-05-29 2021-05-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200065035A KR20210148538A (ko) 2020-05-29 2020-05-29 표시 장치

Publications (1)

Publication Number Publication Date
KR20210148538A true KR20210148538A (ko) 2021-12-08

Family

ID=78705140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200065035A KR20210148538A (ko) 2020-05-29 2020-05-29 표시 장치

Country Status (3)

Country Link
US (1) US11295662B2 (ko)
KR (1) KR20210148538A (ko)
CN (1) CN113744676A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
KR20230139915A (ko) * 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치
KR20240005264A (ko) * 2022-07-04 2024-01-12 삼성디스플레이 주식회사 화소, 드라이버 및 이를 포함하는 표시 장치
KR20240033711A (ko) * 2022-09-02 2024-03-13 삼성디스플레이 주식회사 화소 및 표시 장치
WO2024197824A1 (zh) * 2023-03-31 2024-10-03 京东方科技集团股份有限公司 显示装置及像素电路

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560479B1 (ko) * 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
CN101743583B (zh) * 2007-07-19 2012-09-19 松下电器产业株式会社 图像显示装置
KR100893482B1 (ko) * 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20100009219A (ko) * 2008-07-18 2010-01-27 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101064381B1 (ko) * 2009-07-29 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101082167B1 (ko) * 2009-09-07 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
CN102598106B (zh) * 2009-10-29 2014-10-08 夏普株式会社 像素电路和显示装置
WO2011052272A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
KR101162864B1 (ko) * 2010-07-19 2012-07-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
KR101469479B1 (ko) * 2011-11-09 2014-12-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR102073869B1 (ko) 2013-08-29 2020-02-06 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6333951B2 (ja) * 2014-03-13 2018-05-30 株式会社Ｊｏｌｅｄ Ｅｌ表示装置
KR102211123B1 (ko) * 2014-07-23 2021-02-02 삼성전자주식회사 디스플레이 드라이버, 디스플레이 시스템 및 디스플레이 드라이버의 동작방법
CN104409047B (zh) * 2014-12-18 2017-01-18 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
KR102411075B1 (ko) * 2015-08-24 2022-06-21 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102429371B1 (ko) 2015-12-02 2022-08-05 엘지디스플레이 주식회사 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드
KR102474202B1 (ko) 2016-01-08 2022-12-06 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
CN105788529A (zh) * 2016-05-10 2016-07-20 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其驱动方法
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR102586792B1 (ko) * 2016-08-23 2023-10-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102547871B1 (ko) * 2016-12-01 2023-06-28 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR20180071896A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR102309599B1 (ko) * 2017-04-11 2021-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치
CN108877650B (zh) * 2017-05-12 2020-12-18 京东方科技集团股份有限公司 像素驱动电路、驱动补偿方法、显示基板和显示装置
CN107331345A (zh) * 2017-07-25 2017-11-07 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及显示装置
CN109308872B (zh) * 2017-07-27 2021-08-24 京东方科技集团股份有限公司 像素电路、显示基板
CN107342044B (zh) * 2017-08-15 2020-03-03 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
KR102503152B1 (ko) 2018-07-03 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102648977B1 (ko) * 2018-11-12 2024-03-20 엘지디스플레이 주식회사 유기발광 표시장치
KR102572404B1 (ko) * 2018-11-27 2023-08-29 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
KR102617390B1 (ko) * 2019-02-15 2023-12-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP7535848B2 (ja) * 2019-12-13 2024-08-19 エルジー ディスプレイ カンパニー リミテッド 発光表示装置

Also Published As

Publication number Publication date
US11295662B2 (en) 2022-04-05
US20210375192A1 (en) 2021-12-02
CN113744676A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
KR20210148538A (ko) 표시 장치
JP4391857B2 (ja) 有機電界発光表示装置の画素回路及びその駆動方法
US8698848B2 (en) Display apparatus, light detection method and electronic apparatus
KR20230133387A (ko) 픽셀 회로 및 그 구동 방법과 디스플레이 패널
CN112449714A (zh) 显示面板、显示装置及驱动方法
KR20190000022A (ko) 다면 발광 표시 장치 및 화소
CN112449715A (zh) 显示面板、显示装置及驱动方法
KR20090118225A (ko) 표시 장치 및 그 구동 방법
KR20060117690A (ko) 유기 발광 표시장치
CN114283739A (zh) 像素电路及其驱动方法、显示装置
CN115602112A (zh) 像素和显示装置
KR20230110425A (ko) 화소
US20240005867A1 (en) Display device
CN116741101A (zh) 像素驱动电路、显示面板及显示装置
CN117133216A (zh) 显示装置
KR20190084934A (ko) 디스플레이 장치
KR20170003284A (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
JP2019144453A (ja) 画素回路および表示装置
KR20220145949A (ko) 표시 장치
KR100670333B1 (ko) 유기 전계발광 표시장치
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
US20230410741A1 (en) Display device
US12112694B2 (en) Pixel and display device
JP7539421B2 (ja) 駆動回路、表示パネル及び表示装置
US20230005418A1 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal