KR102547871B1 - 화소 및 이를 가지는 유기전계발광 표시장치 - Google Patents

화소 및 이를 가지는 유기전계발광 표시장치 Download PDF

Info

Publication number
KR102547871B1
KR102547871B1 KR1020160162995A KR20160162995A KR102547871B1 KR 102547871 B1 KR102547871 B1 KR 102547871B1 KR 1020160162995 A KR1020160162995 A KR 1020160162995A KR 20160162995 A KR20160162995 A KR 20160162995A KR 102547871 B1 KR102547871 B1 KR 102547871B1
Authority
KR
South Korea
Prior art keywords
transistor
pixel
turned
node
voltage
Prior art date
Application number
KR1020160162995A
Other languages
English (en)
Other versions
KR20180063425A (ko
Inventor
채종철
김동우
신경주
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160162995A priority Critical patent/KR102547871B1/ko
Priority to US15/811,922 priority patent/US10529283B2/en
Priority to CN201711193768.5A priority patent/CN108133687B/zh
Publication of KR20180063425A publication Critical patent/KR20180063425A/ko
Priority to US16/709,256 priority patent/US10957253B2/en
Priority to US16/709,234 priority patent/US11024227B2/en
Priority to US16/709,309 priority patent/US11017720B2/en
Priority to US17/318,564 priority patent/US11769451B2/en
Application granted granted Critical
Publication of KR102547871B1 publication Critical patent/KR102547871B1/ko
Priority to US18/473,549 priority patent/US20240013722A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드에 접속된 제 1구동전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 2노드의 전압에 대응하여 상기 제 1구동전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하기 위한 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되며, i(i는 자연수)번째 제 1주사선으로 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 제 2노드 사이에 접속되며, 상기 제 1주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 스토리지 커패시터와; 상기 제 3트랜지스터와 상기 제 2노드의 사이 또는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 사이에 접속되며, 상기 제 3트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 1안정화 트랜지스터를 구비한다.

Description

화소 및 이를 가지는 유기전계발광 표시장치{PIXEL AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE PIXEL}
본 발명의 실시예는 화소 및 이를 가지는 유기전계발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 가지는 유기전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치(Display Device)의 사용이 증가하고 있다.
표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기전계발광 표시장치는 데이터선들 및 주사선들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 구동 트랜지스터는 데이터신호에 대응하여 제 1구동전원으로부터 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 구동 트랜지스터로부터의 전류량에 대응하여 소정 휘도의 빛을 생성한다.
최근에는 제 2구동전원의 전압을 낮게 설정하여 고휘도를 구현하거나, 유기전계발광 표시장치를 저주파로 구동하여 소비전력을 최소화하는 방법이 사용되고 있다. 하지만, 제 2구동전원을 낮게 설정하거나 유기전계발광 표시장치가 저주파로 구동되는 경우, 구동 트랜지스터의 게이트전극으로부터 소정의 누설전류가 발생한다. 이 경우, 데이터신호의 전압이 한 프레임 기간 동안 유지되지 못하고, 이에 따라 원하는 휘도의 영상이 표시되지 못한다.
따라서, 본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 가지는 유기전계발광 표시장치를 제공하는 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드에 접속된 제 1구동전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 2노드의 전압에 대응하여 상기 제 1구동전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하기 위한 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되며, i(i는 자연수)번째 제 1주사선으로 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 제 2노드 사이에 접속되며, 상기 제 1주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 스토리지 커패시터와; 상기 제 3트랜지스터와 상기 제 2노드의 사이 또는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 사이에 접속되며, 상기 제 3트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 1안정화 트랜지스터를 구비한다.
실시 예에 의한, 상기 제 1트랜지스터, 상기 제 2트랜지스터 및 상기 제 3트랜지스터는 P타입의 폴리 실리콘 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 1안정화 트랜지스터는 N타입의 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 1안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고 그 외의 경우에 턴-온되는 제 6트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 6트랜지스터와 동시에 턴-온 및 턴-오프되는 제 7트랜지스터를 더 구비하며; 상기 i번째 발광 제어선으로 공급되는 발광 제어신호는 상기 제 1주사신호보다 넓은 폭으로 설정됨과 동시에 상기 제 1주사신호와 중첩되게 공급된다.
실시 예에 의한, 상기 제 1안정화 트랜지스터의 게이트전극은 상기 i번째 발광 제어선에 접속된다.
실시 예에 의한, 상기 제 2노드와 제 1전원 사이에 접속되며, i번째 제 2주사선으로 제 2주사신호가 공급될 때 턴-온되는 제 4트랜지스터와; 상기 제 2노드와 상기 제 4트랜지스터의 사이 또는 상기 제 4트랜지스터와 상기 제 1전원 사이에 접속되며, 상기 제 4트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 2안정화 트랜지스터를 더 구비한다.
실시 예에 의한, 상기 제 1전원은 상기 데이터선으로 공급되는 데이터신호보다 낮은 전압으로 설정된다.
실시 예에 의한, 상기 제 2안정화 트랜지스터는 N타입의 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 2안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고 그 외의 경우에 턴-온되는 제 6트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 6트랜지스터와 동시에 턴-온 및 턴-오프되는 제 7트랜지스터를 더 구비하며; 상기 i번째 발광 제어선으로 공급되는 발광 제어신호는 상기 제 1주사신호보다 넓은 폭으로 설정됨과 동시에 상기 제 1주사신호와 중첩되게 공급된다.
실시 예에 의한, 상기 제 2안정화 트랜지스터의 게이트전극은 상기 i번째 발광 제어선에 접속된다.
실시 예에 의한, 상기 i번째 제 2주사선은 i-1번째 제 1주사선으로 설정된다
실시 예에 의한, 상기 유기 발광 다이오드의 애노드전극과 제 1전원 사이에 접속되며, i번째 제 3주사선으로 제 3주사신호가 공급될 때 턴-온되는 제 5트랜지스터와; 상기 유기 발광 다이오드의 애노드전극과 상기 제 5트랜지스터의 사이 또는 상기 제 5트랜지스터와 상기 제 1전원 사이에 접속되며, 상기 제 5트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 3안정화 트랜지스터를 더 구비한다.
실시 예에 의한, 상기 제 3안정화 트랜지스터는 N타입의 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 3안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고 그 외의 경우에 턴-온되는 제 6트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 6트랜지스터와 동시에 턴-온 및 턴-오프되는 제 7트랜지스터를 더 구비하며; 상기 i번째 발광 제어선으로 공급되는 발광 제어신호는 상기 제 1주사신호보다 넓은 폭으로 설정됨과 동시에 상기 제 1주사신호와 중첩되게 공급된다.
실시 예에 의한, 상기 제 3안정화 트랜지스터의 게이트전극은 상기 i번째 발광 제어선에 접속된다.
실시 예에 의한, 상기 i번째 제 3주사선은 상기 i번째 제 1주사선으로 설정된다.
본 발명의 다른 실시예에 의한 화소는 유기 발광 다이오드와; 제 11노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 11트랜지스터와; 데이터선과 상기 제 11노드 사이에 접속되며, 주사선으로 주사신호가 공급될 때 턴-온되는 제 12트랜지스터와; 상기 제 11노드와 상기 제 11트랜지스터의 제 2전극 사이에 접속되는 스토리지 커패시터와; 상기 데이터선과 상기 제 12트랜지스터의 사이 또는 상기 제 12트랜지스터와 상기 제 11노드 사이에 접속되는 제 4안정화 트랜지스터를 구비하며; 상기 제 11트랜지스터 및 제 12트랜지스터는 N타입 폴리 실리콘 반도체 트랜지스터로 설정되고, 상기 제 4안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 4안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 4안정화 트랜지스터의 게이트전극은 상기 주사선에 접속된다.
실시 예에 의한, 상기 제 1구동전원과 상기 제 11트랜지스터의 제 1전극 사이에 접속되며, 상기 제 12트랜지스터와 턴-온 기간이 중첩되지 않는 제 13트랜지스터를 더 구비한다.
본 발명의 또 다른 실시예에 의한 화소는 유기 발광 다이오드와; 제 21노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 21트랜지스터와; 데이터선과 제 22노드 사이에 접속되며, 주사선으로 주사신호가 공급될 때 턴-온되는 제 22트랜지스터와; 상기 제 22노드와 상기 제 21트랜지스터의 제 2전극 사이에 접속되며, i-1번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 23트랜지스터와; 상기 제 21노드와 상기 제 21트랜지스터의 제 1전극 사이에 접속되며, 상기 주사신호가 공급될 때 턴-온되는 제 24트랜지스터와; 상기 제 21노드와 상기 제 22노드 사이에 접속되는 스토리지 커패시터와; 상기 제 21노드와 상기 제 24트랜지스터의 사이 또는 상기 제 24트랜지스터와 상기 제 21트랜지스터의 제 1전극 사이에 접속되는 제 5안정화 트랜지스터를 구비하며; 상기 제 21트랜지스터 내지 제 24트랜지스터는 N타입 폴리 실리콘 반도체 트랜지스터로 설정되고, 상기 제 5안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 5안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 5안정화 트랜지스터의 게이트전극은 상기 주사선에 접속된다.
실시 예에 의한, 상기 데이터선과 상기 제 22트랜지스터의 사이 또는 상기 제 22트랜지스터와 상기 제 22노드 사이에 접속되는 제 6안정화 트랜지스터를 더 구비한다.
실시 예에 의한, 상기 제 6안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 6안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 6안정화 트랜지스터의 게이트전극은 상기 주사선에 접속된다.
실시 예에 의한, 제 1전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 게이트전극이 상기 주사선에 접속되는 제 25트랜지스터와; 상기 제 1구동전원과 상기 제 21트랜지스터의 제 1전극 사이에 접속되며, 게이트전극이 i번째 발광 제어선에 접속되는 제 26트랜지스터를 더 구비한다.
본 발명의 또 다른 실시예에 의한 화소는 유기 발광 다이오드와; 제 31노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 31트랜지스터와; 제 1전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 2주사선으로 제 2주사신호가 공급될 때 턴-온되는 제 32트랜지스터와; 상기 제 31노드와 상기 제 31트랜지스터의 제 2전극 사이에 접속되며, 제 1주사선으로 제 1주사신호가 공급될 때 턴-온되는 제 33트랜지스터와; 상기 제 1전원과 상기 제 31노드 사이에 접속되는 스토리지 커패시터와; 상기 제 31노드와 상기 제 33트랜지스터의 사이 또는 상기 제 33트랜지스터와 상기 제 31트랜지스터의 제 2전극 사이에 접속되는 제 7안정화 트랜지스터 구비하며; 상기 제 31트랜지스터 내지 제 33트랜지스터는 N타입 폴리 실리콘 반도체 트랜지스터로 설정되고, 상기 제 7안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 7안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 7안정화 트랜지스터의 게이트전극은 상기 제 1주사선에 접속된다.
실시 예에 의한, 상기 제 32트랜지스터와 상기 유기 발광 다이오드의 애노드전극 사이 또는 상기 제 1전원과 상기 제 32트랜지스터의 사이에 접속되는 제 8안정화 트랜지스터를 더 구비한다.
실시 예에 의한, 상기 제 8안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 8안정화 트랜지스터의 게이트전극은 제어전원에 접속되며, 상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 8안정화 트랜지스터의 게이트전극은 상기 제 2주사선에 접속된다.
실시 예에 의한, 데이터선과 상기 제 31트랜지스터의 제 2전극 사이에 접속되는 제 1커패시터를 더 구비한다.
본 발명의 또 다른 실시예에 의한 화소는 제 1구동전원으로부터 유기 발광 다이오드를 경유하여 제 2구동전원으로 이어지는 전류 경로에 위치되는 적어도 하나의 제 1트랜지스터와; 상기 전류 경로 이외의 전류 누설경로에 위치되는 둘 이상의 제 2트랜지스터들을 구비하며; 상기 제 2트랜지스터들은 소정의 신호선에 접속되며, 상기 신호선의 신호에 대응하여 턴-온 및 턴-오프되는 폴리 실리콘 반도체 트랜지스터와; 상기 폴리 실리콘 반도체 트랜지스터와 접속되는 산화물 반도체 트랜지스터를 구비한다.
실시 예에 의한, 상기 산화물 반도체 트랜지스터는 상기 폴리 실리콘 반도체 트랜지스터가 턴-온되는 기간 동안 턴-온 상태로 설정된다.
실시 예에 의한, 상기 산화물 반도체 트랜지스터는 상기 폴리 실리콘 반도체 트랜지스터가 턴-오프되는 기간 중 적어도 일부기간 동안 턴-오프 상태로 설정된다.
실시 예에 의한, 상기 폴리 실리콘 반도체 트랜지스터는 P타입 또는 N타입 트랜지스터로 설정된다.
실시 예에 의한, 상기 산화물 반도체 트랜지스터는 N타입 트랜지스터로 설정된다.
본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들 및 데이터선들과 접속되는 위치되는 화소들을 구비하며; 상기 화소들 각각은 제 1구동전원으로부터 유기 발광 다이오드를 경유하여 제 2구동전원으로 이어지는 전류 경로에 위치되는 적어도 하나의 제 1트랜지스터와; 상기 전류 경로 이외의 전류 누설경로에 위치되는 둘 이상의 제 2트랜지스터들을 구비하며; 상기 제 2트랜지스터들은 소정의 신호선에 접속되며, 상기 신호선의 신호에 대응하여 턴-온 및 턴-오프되는 폴리 실리콘 반도체 트랜지스터와; 상기 폴리 실리콘 반도체 트랜지스터와 접속되는 산화물 반도체 트랜지스터를 구비한다.
실시 예에 의한, 상기 산화물 반도체 트랜지스터는 상기 폴리 실리콘 반도체 트랜지스터가 턴-온되는 기간 동안 턴-온 상태로 설정된다.
실시 예에 의한, 상기 산화물 반도체 트랜지스터는 상기 폴리 실리콘 반도체 트랜지스터가 턴-오프되는 기간 중 적어도 일부기간 동안 턴-오프 상태로 설정된다.
실시 예에 의한, 상기 폴리 실리콘 반도체 트랜지스터는 P타입 또는 N타입 트랜지스터로 설정된다.
실시 예에 의한, 상기 산화물 반도체 트랜지스터는 N타입 트랜지스터로 설정된다.
본 발명의 실시예에 의한 화소 및 이를 가지는 유기전계발광 표시장치에 의하면 전류의 누설경로에 위치된 적어도 하나의 트랜지스터를 산화물 반도체 트랜지스터로 형성하고, 이에 따로 누설전류를 최소화하여 원하는 휘도의 영상을 표시할 수있다.
또한, 본 발명의 실시예에서는 전류의 누설경로에 위치되며 저주파 구동시 적어도 일부기간에 턴-오프되고 그 외의 구동시에 턴-온 상태를 유지하는 적어도 하나의 트랜지스터를 구비한다. 이 경우, 저주파 구동시에 누설전류를 최소화할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
도 1은 본 발명의 실시예에 의한 표시장치를 개략적으로 나타내는 도면이다.
도 2a 및 도 2b는 누설전류를 최소화하기 위한 본 발명의 실시예에 의한 트랜지스터들의 접속관계를 나타내는 도면이다.
도 3a 및 도 3b는 본 발명의 실시예에 의한 화소를 나타내는 도면이다.
도 4는 도 3a 및 도 3b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 5는 도 3a 및 도 3b의 화소가 제 2구동 주파수로 구동되는 경우의 실시예를 나타내는 도면이다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 의한 화소를 나티내는 도면이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 9a 및 도 9b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 12a 및 도 12b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 13은 도 12a 및 도 12b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 14a 및 도 14b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 15a 및 도 15b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 16은 도 15a 및 도 15b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 17a 및 도 17b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 18a 및 도 18b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 19a 및 도 19b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 20a 내지 도 20d는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 21a 및 도 21b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 22는 도 21a 및 도 21b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 23a 및 도 23b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 24a 및 도 24b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 25a 및 도 25b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 26a 내지 도 26d는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 의한 표시장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 표시장치는 화소부(100), 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 타이밍 제어부(140) 및 호스트 시스템(150)을 구비한다.
호스트 시스템(150)은 소정의 인터페이스를 통해 영상 데이터(RGB)를 타이밍 제어부(140)로 공급한다. 또한, 호스트 시스템(150)은 타이밍 신호들(Vsync, Hsync, DE, CLK)을 타이밍 제어부(140)로 공급한다.
타이밍 제어부(140)는 호스트 시스템(150)으로부터 출력된 영상 데이터(RGB), 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭신호(CLK) 등의 타이밍 신호들에 기초하여 주사 구동제어신호(SCS), 데이터 구동제어신호(DCS) 및 발광 구동제어신호(ECS)를 생성한다. 타이밍 제어부(140)에서 생성된 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급되고, 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 발광 구동제어신호(ECS)는 발광 구동부(130)로 공급된다. 그리고, 타이밍 제어부(140)는 외부로부터 공급되는 데이터(RGB)를 재정렬하여 데이터 구동부(120)로 공급한다.
주사 구동제어신호(SCS)에는 주사 스타트 펄스 및 클럭신호들이 포함된다. 주사 스타트 펄스는 주사신호의 첫 번째 타이밍을 제어한다. 클럭신호들은 주사 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 구동제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
발광 구동제어신호(ECS)에는 발광 스타트 펄스 및 클럭신호들이 포함된다. 발광 스타트 펄스는 발광 제어신호의 첫 번째 타이밍을 제어한다. 클럭신호들은 발광 스타트 펄스를 쉬프트시키기 위하여 사용된다.
주사 구동부(110)는 주사 구동제어신호(SCS)에 대응하여 주사선(S)들로 주사신호를 공급한다. 일례로, 주사 구동부(110)는 주사선(S)들로 주사신호를 순차적으로 공급할 수 있다. 주사선(S)들로 주사신호가 순차적으로 공급되면 화소(PXL)들이 수평라인 단위로 선택된다. 이를 위하여 주사신호는 화소(PXL)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
데이터 구동부(120)는 데이터 구동제어신호(DCS)에 대응하여 데이터선(D)들로 데이터신호를 공급한다. 데이터선(D)들로 공급된 데이터신호는 주사신호에 의하여 선택된 화소(PXL)들로 공급된다. 이를 위하여, 데이터 구동부(120)는 주사신호와 동기되도록 데이터선(D)들로 데이터신호를 공급할 수 있다.
발광 구동부(130)는 발광 구동제어신호(ECS)에 대응하여 발광 제어선(E)들로 발광 제어신호를 공급한다. 일례로, 발광 구동부(130)는 발광 제어선(E)들로 발광 제어신호를 순차적으로 공급할 수 있다. 발광 제어선(E)들로 발광 제어신호가 순차적으로 공급되면 화소(PXL)들이 수평라인 단위로 비발광된다. 이를 위하여 발광 제어신호는 화소(PXL)들에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압으로 설정된다.
추가적으로, i(i는 자연수)번째 발광 제어선(Ei)으로 공급되는 발광 제어신호는 i번째 주사선(Si)으로 공급되는 주사신호와 중첩될 수 있다. 그러면, i번째 수평라인에 위치된 화소(PXL)들로 데이터신호가 공급되는 기간 동안 i번째 수평라인에 위치된 화소(PXL)들이 비발광 상태로 설정되고, 이에 따라 화소(PXL)들에서 원하는 않은 빛이 생성되는 것을 방지할 수 있다.
한편, 도 1에서는 주사 구동부(110) 및 발광 구동부(130)가 별도의 구동부로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 주사 구동부(110) 및 발광 구동부(130)는 하나의 구동부로 형성될 수 있다. 그리고, 주사 구동부(110) 및/또는 발광 구동부(130)는 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 주사 구동부(110) 및/또는 발광 구동부(130)는 화소부(100)를 사이에 두고 양측에 위치될 수 있다.
화소부(100)는 데이터선(D)들, 주사선(S)들 및 발광 제어선(E)들과 접속되도록 위치되는 화소(PXL)들을 구비한다. 화소(PXL)들은 외부로부터 제 1구동전원(ELVDD) 및 제 2구동전원(ELVSS)을 공급받는다.
화소(PXL)들 각각은 자신과 접속된 주사선(S)으로 주사신호가 공급될 때 선택되어 데이터선(D)으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소(PXL)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
한편, 도 1에서는 화소(PXL)들이 각각 하나의 주사선(S), 하나의 데이터선(D) 및 하나의 발광 제어선(E)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소(PXL)의 회로구조에 대응하여 화소(PXL)에 접속되는 신호선들(S, D, E)은 다양하게 설정될 수 있다.
도 2a 및 도 2b는 누설전류를 최소화하기 위한 본 발명의 실시예에 의한 트랜지스터들의 접속관계를 나타내는 도면이다. 도 2a 및 도 2b에 도시된 트랜지스터들은 화소(PXL)에 포함되며, 누설경로에 위치되는 트랜지스터들을 나타낸다.
도 2a를 참조하면, 본 발명의 실시예에 의하면 화소(PXL)의 전류 누설경로에는 산화물 반도체 트랜지스터(M(O)) 및 폴리 실리콘 반도체 트랜지스터(M(PP))가 형성된다.
산화물 반도체 트랜지스터(M(O))는 게이트전극, 소스전극 및 드레인전극을 포함하며, 액티브층이 산화물 반도체로 형성된다. 여기서, 산화물 반도체는 비정질 또는 결정질로 설정될 수 있다. 산화물 반도체 트랜지스터(M(O))는 N타입 트랜지스터로 형성될 수 있다.
산화물 반도체 트랜지스터(M(O))는 저온 공정이 가능하며, 폴리 실리콘 반도체 트랜지스터(M(PP))에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 트랜지스터(M(O))는 오프 전류 특성이 우수하다.
폴리 실리콘 반도체 트랜지스터(M(PP))는 게이트전극, 소스전극 및 드레인전극을 포함하며, 액티브층이 폴리 실리콘으로 형성된다. 일례로, 폴리 실리콘 반도체 트랜지스터(M(PP))는 LTPS(Low Temperature Poly-Silicon) 트랜지스터로 설정될 수 있다. 이와 같은 폴리 실리콘 반도체 트랜지스터(M(PP))는 P타입 트랜지스터로 형성될 수 있다. 폴리 실리콘 반도체 트랜지스터(M(PP))는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 갖는다.
폴리 실리콘 반도체 트랜지스터(M(PP))는 화소(PXL)의 누설경로 중 어느 하나에 위치된다. 그리고, 폴리 실리콘 반도체 트랜지스터(M(PP))의 게이트전극은 화소(PXL)로 공급되는 신호선들 중 어느 하나, 예를 들면 주사선(S)에 접속될 수 있다. 이와 같은 폴리 실리콘 반도체 트랜지스터(M(PP))는 주사선(S)으로 주사신호가 공급될 때 턴-온되며, 접속된 위치에 대응하여 소정의 기능을 수행한다.
산화물 반도체 트랜지스터(M(O))는 폴리 실리콘 반도체 트랜지스터(M(PP))와 접속되도록 위치된다. 그리고, 산화물 반도체 트랜지스터(M(O))의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 산화물 반도체 트랜지스터(M(O))는 폴리 실리콘 반도체 트랜지스터(M(PP)가 구동되는 기간(즉, 턴-온기간) 동안 턴-온 상태를 유지한다. 폴리 실리콘 반도체 트랜지스터(M(PP)가 구동되는 기간 동안 산화물 반도체 트랜지스터(M(O))가 턴-온 상태를 유지하면 폴리 실리콘 반도체 트랜지스터(M(PP))의 빠른 구동 특성을 확보할 수 있다.
추가적으로, 산화물 반도체 트랜지스터(M(O))는 폴리 실리콘 반도체 트랜지스터(M(PP)가 턴-오프되는 기간 중 적어도 일부기간 동안 턴-오프 상태로 설정될 수 있다. 산화물 반도체 트랜지스터(M(O))가 턴-오프되면, 누설경로에서 흐르는 누설전류를 최소화할 수 있다.
즉, 본 발명의 실시예에서는 화소(PXL)의 누설경로에 산화물 반도체 트랜지스터(M(O)) 및 폴리 실리콘 반도체 트랜지스터(M(PP))를 형성하며, 산화물 반도체 트랜지스터(M(O))를 이용하여 누설경로에서 흐르는 누설전류를 최소화한다. 누설경로에서 흐르는 누설전류가 최소화되는 경우, 화소(PXL)에서 원하는 휘도의 영상을 표시할 수 있다. 도 2a에 도시된 산화물 반도체 트랜지스터(M(O)) 및 폴리 실리콘 반도체 트랜지스터(M(PP))는 현재 공지된 P타입 트랜지스터를 포함하는 다양한 화소(PXL)에 적용될 수 있다.
도 2b를 참조하면, 본 발명의 실시예에 의하면 화소(PXL)의 전류 누설경로에는 산화물 반도체 트랜지스터(M(O)) 및 폴리 실리콘 반도체 트랜지스터(M(PN))가 형성된다.
산화물 반도체 트랜지스터(M(O))는 게이트전극, 소스전극 및 드레인전극을 포함하며, 액티브층이 산화물 반도체로 형성된다. 여기서, 산화물 반도체는 비정질 또는 결정질로 설정될 수 있다. 산화물 반도체 트랜지스터(M(O))는 N타입 트랜지스터로 형성될 수 있다.
산화물 반도체 트랜지스터(M(O))는 저온 공정이 가능하며, 폴리 실리콘 반도체 트랜지스터(M(PN))에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 트랜지스터(M(O))는 오프 전류 특성이 우수하다.
폴리 실리콘 반도체 트랜지스터(M(PN))는 게이트전극, 소스전극 및 드레인전극을 포함하며, 액티브층이 폴리 실리콘으로 형성된다. 일례로, 폴리 실리콘 반도체 트랜지스터(M(PN))는 LTPS 트랜지스터로 설정될 수 있다. 이와 같은 폴리 실리콘 반도체 트랜지스터(M(PN))는 N타입 트랜지스터로 형성될 수 있다. 폴리 실리콘 반도체 트랜지스터(M(PN))는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 갖는다.
폴리 실리콘 반도체 트랜지스터(M(PN))는 화소(PXL)의 누설경로 중 어느 하나에 위치된다. 그리고, 폴리 실리콘 반도체 트랜지스터(M(PN))의 게이트전극은 화소(PXL)로 공급되는 신호선들 중 어느 하나, 예를 들면 주사선(S)에 접속될 수 있다. 이와 같은 폴리 실리콘 반도체 트랜지스터(M(PN))는 주사선(S)으로 주사신호가 공급될 때 턴-온되며, 접속된 위치에 대응하여 소정의 기능을 수행한다.
산화물 반도체 트랜지스터(M(O))는 폴리 실리콘 반도체 트랜지스터(M(PN))와 접속되도록 위치된다. 그리고, 산화물 반도체 트랜지스터(M(O))의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 산화물 반도체 트랜지스터(M(O))는 폴리 실리콘 반도체 트랜지스터(M(PN))가 구동되는 기간(즉, 턴-온 기간) 동안 턴-온 상태를 유지한다. 폴리 실리콘 반도체 트랜지스터(M(PN))가 구동되는 기간 동안 산화물 반도체 트랜지스터(M(O))가 턴-온되면 상태를 유지하면 폴리 실리콘 반도체 트랜지스터(M(PN))의 빠른 구동 특성을 확보할 수 있다.
추가적으로, 산화물 반도체 트랜지스터(M(O))는 폴리 실리콘 반도체 트랜지스터(M(PN)가 턴-오프되는 기간 중 적어도 일부기간 동안 턴-오프 상태로 설정될 수 있다. 산화물 반도체 트랜지스터(M(O))가 턴-오프되면, 누설경로에서 흐르는 누설전류를 최소화할 수 있다.
즉, 본 발명의 실시예에서는 화소(PXL)의 누설경로에 산화물 반도체 트랜지스터(M(O)) 및 폴리 실리콘 반도체 트랜지스터(M(PN))를 형성하며, 산화물 반도체 트랜지스터(M(O))를 이용하여 누설경로에서 흐르는 누설전류를 최소화한다. 누설경로에서 흐르는 누설전류가 최소화되는 경우, 화소(PXL)에서 원하는 휘도의 영상을 표시할 수 있다. 도 2b에 도시된 산화물 반도체 트랜지스터(M(O)) 및 폴리 실리콘 반도체 트랜지스터(M(PN))는 현재 공지된 N타입 트랜지스터를 포함하는 다양한 화소(PXL)에 적용될 수 있다.
도 3a 및 도 3b는 본 발명의 실시예에 의한 화소를 나타내는 도면이다. 도 3a 및 도 3b에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)과 접속된 화소(PXL)를 도시하기로 한다.
도 3a를 참조하면, 본 발명의 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(2001)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2001)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2001)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2001)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(2001)는 제 1트랜지스터(M1) 내지 제 7트랜지스터(M7), 제 1안정화 트랜지스터(MS1) 및 스토리지 커패시터(Cst)를 구비한다.
제 1트랜지스터(M1)(또는 구동 트랜지스터)의 제 1전극은 제 1노드(N1)에 접속되고, 제 2전극은 제 7트랜지스터(M7)를 경유하여 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 2노드(N2)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 제 1구동전원(ELVDD)은 제 2구동전원(ELVSS)보다 높은 전압으로 설정된다.
제 2트랜지스터(M2)는 데이터선(Dm)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 1노드(N1)를 전기적으로 접속시킨다.
제 3트랜지스터(M3)는 제 1트랜지스터(M1)의 제 2전극과 제 2노드(N2) 사이에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온된다.
제 1안정화 트랜지스터(MS1)는 제 3트랜지스터(M3)와 제 2노드(N2) 사이에 접속된다. 그리고, 제 1안정화 트랜지스터(MS1)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 1안정화 트랜지스터(MS1)는 제어전원(VC)의 전압에 대응하여 턴-온 또는 턴-오프된다. 이와 같은 제 1안정화 트랜지스터(MS1)는 산화물 반도체 트랜지스터로 형성된다.
제어전원(VC)은 화소(PXL)가 제 1구동 주파수, 예를 들면 정상 구동주파수로 구동되는 경우 제 1안정화 트랜지스터(MS1)가 턴-온되도록 게이트 온 전압으로 설정된다. 이 경우, 제 1안정화 트랜지스터(MS1)는 화소(PXL)가 제 1구동 주파수로 구동되는 경우 턴-온 상태를 유지한다.
또한, 제어전원(VC)은 화소(PXL)가 제 1구동 주파수보다 낮은 제 2구동 주파수(즉, 저주파 구동)로 구동되는 기간 동안 게이트 오프 전압으로 설정된다. 이 경우, 제 1안정화 트랜지스터(MS1)는 제 2구동 주파수로 구동되는 기간 동안 턴-오프 상태를 유지한다. 제 1안정화 트랜지스터(MS1)가 턴-오프되면 제 2노드(N2)로부터의 누설전류가 최소화되고, 이에 따라 제 2구동 주파수로 구동되는 기간 동안 화소(PXL)에서 원하는 휘도의 영상을 구현할 수 있다.
한편, 도 3a에서는 제 1안정화 트랜지스터(MS1)가 제 3트랜지스터(M3)와 제 2노드(N2) 사이에 접속되는 것으로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 3b에 도시된 바와 같이 제 1안정화 트랜지스터(MS1)는 제 1트랜지스터(M1)의 제 2전극과 제 3트랜지스터(M3)의 사이에 접속될 수 있다.
제 4트랜지스터(M4)는 제 2노드(N2)와 제 1전원(Vint) 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온되어 제 1전원(Vint)의 전압을 제 2노드(N2)로 공급한다. 여기서, 제 1전원(Vint)은 데이터선(Dm)으로 공급되는 데이터신호보다 낮은 전압으로 설정된다. 한편, i번째 제 2주사선(S2i)으로 공급되는 제 2주사신호는 i번째 제 1주사선(S1i)으로 공급되는 제 1주사신호보다 먼저 공급된다. 이에 따라 i번째 제 2주사선(S2i)은 i-1번째 제 1주사선(S1i-1)으로 설정될 수 있다.
제 5트랜지스터(M5)는 유기 발광 다이오드(OLED)의 애노드전극과 제 1전원(Vint) 사이에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 i번째 제 3주사선(S3i)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 i번째 제 3주사선(S3i)으로 제 3주사신호가 공급될 때 턴-온되어 제 1전원(Vint)의 전압을 유기 발광 다이오드(OLED)의 애노드전극으로 공급한다. 여기서, i번째 제 3주사선(S3i)으로 공급되는 제 3주사신호는 발광 제어선(Ei)으로 공급되는 발광 제어신호와 중첩된다. 이에 따라 i번째 제 3주사선(S3i)은 i번째 제 1주사선(S1i) 또는 i번째 제 2주사선(S2i)으로 설정될 수 있다.
한편, 유기 발광 다이오드(OLED)의 애노드전극으로 제 1전원(Vint)의 전압이 공급되면 유기 발광 다이오드(OLED)의 기생 커패시터(이후 "유기 커패시터(Coled)"라 하기로 함)가 방전된다. 유기 커패시터(Coled)가 방전되면 화소(PXL)의 블랙 표현 능력이 향상된다.
상세히 설명하면, 유기 커패시터(Coled)는 이전 프레임기간 동안 화소회로(2001)로부터 공급되는 전류에 대응하여 소정의 전압을 충전한다. 유기 커패시터(Coled)가 충전되면, 유기 발광 다이오드(OLED)는 낮은 전류에 의해서도 쉽게 발광될 수 있다.
한편, 현재 프레임 기간에 화소회로(2001)로 블랙 데이터신호가 공급될 수 있다. 블랙 데이터신호가 공급되는 경우 화소회로(2001)는 이상적으로 유기 발광 다이오드(OLED)로 전류를 공급하지 않아야 한다. 하지만, 트랜지스터들로 형성된 화소회로(2001)는 블랙 데이터신호가 공급되더라도 소정의 누설전류를 유기 발광 다이오드(OLED)로 공급한다. 이때, 유기 커패시터(Coled)가 충전 상태라면 유기 발광 다이오드(OLED)는 미세하게 발광될 수 있고, 이에 따라 블랙 표현 능력이 저하된다.
반면에, 본 발명과 같이 제 1전원(Vint)에 의하여 유기 커패시터(Coled)가 방전되면 누설전류에 의하여 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다. 즉, 본 발명에서는 제 1전원(Vint)을 이용하여 유기 커패시터(Coled)를 방전시키고, 이에 따라 블랙 표현 능력을 향상시킬 수 있다.
제 6트랜지스터(M6)의 제 1구동전원(ELVDD)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다.
제 7트랜지스터(M7)는 제 1트랜지스터(M1)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 7트랜지스터(M7)의 게이트전극은 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다.
스토리지 커패시터(Cst)는 제 1구동전원(ELVDD)과 제 2노드(N2) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압을 충전한다.
상술한 본 발명의 화소(PXL)에서 제 1트랜지스터(M1) 내지 제 7트랜지스터(M7)는 P타입의 폴리 실리콘 반도체 트랜지스터로 형성된다. 특히, 유기 발광 다이오드(OLED)로 전류를 공급하기 위한 전류 공급경로에 위치된 트랜지스터들(M1, M6, M7)은 P타입의 폴리 실리콘 반도체 트랜지스터로 형성된다. 트랜지스터들(M1 내지 M7)이 폴리 실리콘 반도체 트랜지스터로 형성되면 빠른 구동 특성을 확보할 수 있다.
또한, 제 1안정화 트랜지스터(MS1)는 N타입의 산화물 반도체 트랜지스트로 형성된다. 제 1안정화 트랜지스터(MS1)가 산화물 반도체 트랜지스터로 형성되면 제 2노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 원하는 화소부(100)에서 원하는 휘도의 영상을 표시할 수 있다.
도 4는 도 3a 및 도 3b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다. 도 4에서는 i번째 제 2주사선(S2i)이 i-1번째 제 1주사선(S1i-1)으로 설정되고, i번째 제 3주사선(S3i)이 i번째 제 1주사선(S1i)으로 설정되는 것으로 가정하기로 한다. 그리고, 도 4의 구동방법은 제 1구동 주파수에 대응하는 것으로 제 1안정화 트랜지스터(MS1)는 턴-온 상태로 설정된다고 가정하기로 한다.
도 4를 참조하면, 제 1기간(T1) 동안 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되고, i번째 제 2주사선(S2i)으로 제 2주사신호가 공급된다.
i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되면 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-오프된다.
제 6트랜지스터(M6)가 턴-오프되면 제 1구동전원(ELVDD)과 제 1노드(N1)가 전기적으로 차단된다. 제 7트랜지스터(M7)가 턴-오프되면 제 1트랜지스터(M1)와 유기 발광 다이오드(OLED)가 전기적으로 차단된다. 따라서, i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되는 기간, 즉 제 1기간(T1) 및 제 2기간(T2) 동안 화소(PXL)는 비발광 상태로 설정된다.
i번째 제 2주사선(S2i)으로 제 2주사신호가 공급되면 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 1전원(Vint)의 전압이 제 2노드(N2)로 공급된다.
제 2기간(T2)에는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급된다. i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 제 5트랜지스터(M5)가 턴-온된다.
제 5트랜지스터(M5)가 턴-온되면 제 1전원(Vint)의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다. 유기 발광 다이오드(OLED)의 애노드전극으로 제 1전원(Vint)의 전압이 공급되면 유기 커패시터(Coled)가 방전되고, 이에 따라 블랙 표현 능력이 향상된다.
제 3트랜지스터(M3)가 턴-온되면 제 1트랜지스터(M1)의 제 2전극과 제 2노드(N2)가 전기적으로 접속된다. 즉, 제 1트랜지스터(M1)는 다이오드 형태로 접속된다. 여기서, 제 2기간(T2) 동안 제 1안정화 트랜지스터(MS1)가 턴-온 상태로 설정되고, 이에 따라 제 3트랜지스터(M3)의 턴-온 및 턴-오프에 대응하여 제 1트랜지스터(M1)의 제 2전극과 제 2노드(N2)의 전기적 접속이 제어된다.
제 2트랜지스터(M2)가 턴-온되면 데이터선(Dm)으로부터의 데이터신호가 제 1노드(N1)로 공급된다. 이때, 제 2노드(N2)가 데이터신호보다 낮은 제 1전원(Vint)의 전압으로 초기화되었기 때문에 제 1트랜지스터(M1)가 턴-온된다.
제 1트랜지스터(M1)가 턴-온되면 제 1노드(N1)로 공급된 데이터신호가 다이오드 형태로 접속된 제 1트랜지스터(M1)를 경유하여 제 2노드(N2)로 공급된다. 이때, 제 2노드(N2)에는 데이터신호 및 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 제 2기간(T2) 동안 스토리지 커패시터(Cst)는 제 2노드(N2)의 전압을 저장한다.
제 3기간(T3)에는 i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-온된다.
제 6트랜지스터(M6)가 턴-온되면 제 1구동전원(ELVDD)과 제 1노드(N1)가 전기적으로 접속된다. 제 7트랜지스터(M7)가 턴-온되면 제 1트랜지스터(M1)의 제 2전극과 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다. 이때, 제 1트랜지스터(M1)는 제 2노드(N2)에 인가된 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL)는 제 1구동 주파수로 구동되는 기간 동안 제 1기간(T1) 내지 제 3기간(T3)을 반복하면서 소정 휘도의 빛을 생성한다. 그리고, 제 1구동 주파수로 구동되는 기간 동안 제 1안정화 트랜지스터(MS1)는 턴-온 상태를 유지하고, 이에 따라 화소(PXL)가 안정적으로 구동될 수 있다.
도 5는 도 3a 및 도 3b의 화소가 제 2구동 주파수로 구동되는 경우의 실시예를 나타내는 도면이다.
도 5를 참조하면, 저주파 구동은 화소(PXL)에 데이터신호를 공급한 후, 소정시간 동안 데이터신호의 전압을 유지하면서 화소(PXL)의 발광을 유지하는 구동방법을 의미한다. 일례로, 화소부(100)에서 정지영상이 표시되는 경우 유기전계발광 표시장치의 구동 주파수는 제 1구동 주파수에서 제 2구동 주파수로 변경될 수 있다. 유기전계발광 표시장치가 제 2구동 주파수로 구동되면 데이터신호의 공급횟수가 줄어들고, 이에 따라 소비전력이 감소된다.
동작과정을 설명하면, 화소(PXL)들로 데이터신호가 공급되는 제 1기간(T1) 및 제 2기간(T2) 동안 제어전원(VC)의 전압은 제 1안정화 트랜지스터(MS1)가 턴-온되도록 설정된다. 그러면, 화소(PXL)들 각각으로 데이터신호의 전압이 정상적으로 공급된다.
화소(PXL)들 각각으로 데이터신호가 공급된 후 제어전원(VC)의 전압은 제 1안정화 트랜지스터(MS1)가 턴-오프되도록 설정되고, 이에 따라 제 1안정화 트랜지스터(MS1)가 턴-오프된다.
제 1안정화 트랜지스터(MS1)가 턴-오프되면 화소(PXL)가 발광하는 기간 동안 제 2노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 화소(PXL)에서 원하는 휘도의 빛이 생성될 수 있다. 특히, 제 1안정화 트랜지스터(MS1)는 오프 특성이 좋은 산화물 반도체 트랜지스터로 형성되고, 이에 따라 제 2노드(N2)로부터의 누설전류를 최소화할 수 있다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 의한 화소를 나티내는 도면이다. 도 6a 및 도 6b를 설명할 때 도 3a 및 도 3b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 6a 및 도 6b를 참조하면, 본 발명의 다른 실시예에 의한 화소(PXL)는 화소회로(2001') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2001')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2001')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2001')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2001')는 제 2노드(N2)와 제 1트랜지스터(M1)의 제 2전극 사이의 전류 경로에 위치되는 제 1안정화 트랜지스터(MS1')를 구비한다. 제 1안정화 트랜지스터(MS1')는 제 3트랜지스터(M3)와 제 2노드(N2)의 사이 또는 제 1트랜지스터(M1)의 제 2전극과 제 3트랜지스터(M3)의 사이에 위치될 수 있다.
제 1안정화 트랜지스터(MS1')의 게이트전극 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제 1안정화 트랜지스터(MS1')는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-온되고, 발광 제어신호가 공급되지 않을 때 턴-오프된다.
도 4, 도 6a 및 도 6b를 참조하여 동작과정을 설명하면, 제 1기간(T1) 동안 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되고, i번째 제 2주사선(S2i)으로 제 2주사신호가 공급된다.
i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되면 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-오프되고, 이에 따라 화소(PXL)가 비발광 상태로 설정된다. i번째 제 2주사선(S2i)으로 제 2주사신호가 공급되면 제 4트랜지스터(M4)가 턴-온되고, 이에 따라 제 2노드(N2)가 제 1전원(Vint)의 전압으로 초기화된다.
또한, i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되면 제 1안정화 트랜지스터(MS1')가 턴-온된다.
제 2기간(T2)에는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급된다. i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 제 5트랜지스터(M5)가 턴-온된다.
제 5트랜지스터(M5)가 턴-온되면 제 1전원(Vint)의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급되고, 이에 따라 유기 커패시터(Coled)가 방전된다.
제 3트랜지스터(M3)가 턴-온되면 제 1트랜지스터(M1)의 제 2전극과 제 2노드(N2)가 전기적으로 접속된다. 즉, 제 1트랜지스터(M1)는 다이오드 형태로 접속된다. 여기서, 제 2기간(T2) 동안 제 1안정화 트랜지스터(MS1)가 턴-온 상태로 설정되고, 이에 따라 제 3트랜지스터(M3)의 턴-온 및 턴-오프에 대응하여 제 1트랜지스터(M1)의 제 2전극과 제 2노드(N2)의 전기적 접속이 제어된다.
제 2트랜지스터(M2)가 턴-온되면 데이터선(Dm)으로부터의 데이터신호가 제 1노드(N1)로 공급된다. 그러면, 제 1노드(N1)로 공급된 데이터신호는 다이오드 형태로 접속된 제 1트랜지스터(M1)를 경유하여 제 2노드(N2)로 공급된다. 이때, 제 2노드(N2)에는 데이터신호 및 제 1트랜지스터(M1)의 문턱전압에 대응하는 전압이 인가된다. 제 2기간(T2) 동안 스토리지 커패시터(Cst)는 제 2노드(N2)의 전압을 저장한다.
제 3기간(T3)에는 i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-온된다. 그리고, i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 1안정화 트랜지스터(MS1')가 턴-오프된다.
제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 턴-온되면 제 1구동전원(ELVDD)으로부터 제 6트랜지스터(M6), 제 1트랜지스터(M1), 제 7트랜지스터(M7) 및 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 이어지는 전류 경로가 형성된다. 이때, 제 1트랜지스터(M1)는 제 2노드(N2)에 인가된 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 화소(PXL)가 발광하는 제 3기간(T3) 동안 제 1안정화 트랜지스터(MS1')는 턴-오프 상태를 유지한다. 제 1안정화 트랜지스터(MS1')가 턴-오프되면 화소(PXL)가 발광하는 기간 동안 제 2노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 화소(PXL)에서 원하는 휘도의 빛이 생성될 수 있다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 7a 및 도 7b를 설명할 때 도 3a 및 도 3b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 7a 및 도 7b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2002) 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2002)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2002)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2002)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2002)는 제 2노드(N2)와 제 1전원(Vint) 사이의 전류경류에 위치되는 제 2안정화 트랜지스터(MS2)를 구비한다. 일례로, 제 2안정화 트랜지스터(MS2)는 제 2노드(N2)와 제 4트랜지스터(M4) 사이 또는 제 4트랜지스터(M4)와 제 1전원(Vint) 사이에 위치될 수 있다.
제 2안정화 트랜지스터(MS2)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 2안정화 트랜지스터(MS2)는 유기전계발광 표시장치가 제 1구동 주파수로 구동될 때 턴-온 상태를 유지한다. 이때, 화소(PXL)의 동작과정은 도 3a 내지 도 4를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
한편, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안, 즉 저주파로 구동되는 기간 동안 제 2안정화 트랜지스터(MS2)는 턴-오프된다. 이때, 도 5에 도시된 바와 같이 화소(PXL)들로 데이터신호가 공급되는 제 1기간(T1) 및 제 2기간(T2) 동안 제어전원(VC)의 전압은 제 2안정화 트랜지스터(MS2)가 턴-온되도록 설정된다. 그러면, 화소(PXL)들 각각으로 데이터신호의 전압이 정상적으로 공급된다.
화소(PXL)들 각각으로 데이터신호가 공급된 후 제어전원(VC)의 전압은 제 2안정화 트랜지스터(MS2)가 턴-오프되도록 설정되고, 이에 따라 제 2안정화 트랜지스터(MS2)가 턴-오프된다.
제 2안정화 트랜지스터(MS2)가 턴-오프되면 제 2노드(N2) 및 제 1전원(Vint) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 2안정화 트랜지스터(MS2)는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 7a 및 도 7b에서는 도 3a, 도 3b, 도 6a 및 도 6b와 비교하여 제 1안정화 트랜지스터(MS1, MS1')가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 7a 및 도 7b의 화소(PXL)에 제 1안정화 트랜지스터(MS1, MS1')가 추가될 수 있다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 8a 및 도 8b를 설명할 때 도 7a 및 도 7b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 8a 및 도 8b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2002') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2002')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2002')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2002')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2002')는 제 2노드(N2)와 제 1전원(Vint) 사이의 전류경류에 위치되는 제 2안정화 트랜지스터(MS2')를 구비한다. 일례로, 제 2안정화 트랜지스터(MS2')는 제 2노드(N2)와 제 4트랜지스터(M4) 사이 또는 제 4트랜지스터(M4)와 제 1전원(Vint) 사이에 위치될 수 있다.
제 2안정화 트랜지스터(MS2')의 게이트전극은 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제 2안정화 트랜지스터(MS2')는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-온되고, 발광 제어신호가 공급되지 않을 때 턴-오프된다. 화소(PXL)의 동작과정은 도 4, 도 6a 및 도 6b를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
제 2안정화 트랜지스터(MS2')가 턴-오프되면 제 2노드(N2)와 제 1전원(Vint) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 2안정화 트랜지스터(MS2')는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 8a 및 도 8b에서는 도 3a, 도 3b, 도 6a 및 도 6b와 비교하여 제 1안정화 트랜지스터(MS1)가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 8a 및 도 8b의 화소(PXL)에 제 1안정화 트랜지스터(MS1)가 추가될 수 있다.
도 9a 및 도 9b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 9a 및 도 9b를 설명할 때 도 3a 및 도 3b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 9a 및 도 9b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2003) 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2003)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2003)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2003)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2003)는 유기 발광 다이오드(OLED)의 애노드전극과 제 1전원(Vint) 사이의 전류 경로에 위치되는 제 3안정화 트랜지스터(MS3)를 구비한다. 일례로, 제 3안정화 트랜지스터(MS3)는 유기 발광 다이오드(OLED)이 애노드전극과 제 5트랜지스터(M5) 사이 또는 제 5트랜지스터(M5)와 제 1전원(Vint) 사이에 위치될 수 있다.
제 3안정화 트랜지스터(MS3)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 3안정화 트랜지스터(MS3)는 유기전계발광 표시장치가 제 1구동 주파수로 구동될 때 턴-온 상태를 유지한다. 이때, 화소(PXL)의 동작과정은 도 3a 내지 도 4를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
한편, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안, 즉 저주파로 구동되는 기간 동안 제 3안정화 트랜지스터(MS3)는 턴-오프된다. 이때, 도 5에 도시된 바와 같이 화소(PXL)들로 데이터신호가 공급되는 제 1기간(T1) 및 제 2기간(T2) 동안 제어전원(VC)의 전압은 제 3안정화 트랜지스터(MS3)가 턴-온되도록 설정된다. 그러면, 화소(PXL)들 각각으로 데이터신호의 전압이 정상적으로 공급된다.
화소(PXL)들 각각으로 데이터신호가 공급된 후 제어전원(VC)의 전압은 제 3안정화 트랜지스터(MS3)가 턴-오프되도록 설정되고, 이에 따라 제 3안정화 트랜지스터(MS3)가 턴-오프된다.
제 3안정화 트랜지스터(MS3)가 턴-오프되면 유기 발광 다이오드(OLED)의 애노드전극과 제 1전원(Vint) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 3안정화 트랜지스터(MS3)는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 9a 및 도 9b에서는 도 3a, 도 3b, 도 6a 및 도 6b와 비교하여 제 1안정화 트랜지스터(MS1)가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 9a 및 도 9b의 화소(PXL)에 제 1안정화 트랜지스터(MS1)가 추가될 수 있다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 10a 및 도 10b를 설명할 때 도 9a 및 도 9b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 10a 및 도 10b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2003') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2003')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2003')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2003')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2003')는 유기 발광 다이오드(OLED)의 애노드전극과 제 1전원(Vint) 사이의 전류 경로에 위치되는 제 3안정화 트랜지스터(MS3')를 구비한다. 일례로, 제 3안정화 트랜지스터(MS3')는 유기 발광 다이오드(OLED)이 애노드전극과 제 5트랜지스터(M5) 사이 또는 제 5트랜지스터(M5)와 제 1전원(Vint) 사이에 위치될 수 있다.
제 3안정화 트랜지스터(MS3)의 게이트전극은 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제 3안정화 트랜지스터(MS3')는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-온되고, 발광 제어신호가 공급되지 않을 때 턴-오프된다. 화소(PXL)의 동작과정은 도 4, 도 6a 및 도 6b를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
제 3안정화 트랜지스터(MS3')가 턴-오프되면 유기 발광 다이오드(OLED)의 애노드전극과 제 1전원(Vint) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 3안정화 트랜지스터(MS3')는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 10a 및 도 10b에서는 도 3a, 도 3b, 도 6a 및 도 6b와 비교하여 제 1안정화 트랜지스터(MS1)가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 10a 및 도 10b의 화소(PXL)에 제 1안정화 트랜지스터(MS1)가 추가될 수 있다.
또한, 본 발명의 실시예에서는 제 1안정화 트랜지스터(MS1 또는 MS1'), 제 2안정화 트랜지스터(MS2 또는 MS2'), 제 3안정화 트랜지스터(MS3 또는 MS3') 중 적어도 하나의 트랜지스터가 화소(PXL)에 형성될 수 있다. 일례로, 도 11a 내지 도 11d에 도시된 바와 같이 제 1안정화 트랜지스터(MS1 또는 MS1'), 제 2안정화 트랜지스터(MS2 또는 MS2'), 제 3안정화 트랜지스터(MS3 또는 MS3')가 화소(PXL)에 형성될 수 있다.
제 1안정화 트랜지스터(MS1 또는 MS1'), 제 2안정화 트랜지스터(MS2 또는 MS2'), 제 3안정화 트랜지스터(MS3 또는 MS3')가 화소(PXL)에 형성되면 유기 발광 다이오드(OLED)가 발광되는 제 3기간(T3) 동안 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 특히, 제 1안정화 트랜지스터(MS1 또는 MS1'), 제 2안정화 트랜지스터(MS2 또는 MS2'), 제 3안정화 트랜지스터(MS3 또는 MS3')가 산화물 반도체 트랜지스터로 형성되면 화소(PXL)가 저주파로 구동되더라도 안정적으로 원하는 휘도의 영상을 표시할 수 있다.
도 12a 및 도 12b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 12a 및 도 12b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(2004)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2004)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2004)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2004)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(2004)는 제 11트랜지스터(M11) 내지 제 13트랜지스터(M13), 제 4안정화 트랜지스터(MS4) 및 스토리지 커패시터(Cst)를 구비한다.
제 11트랜지스터(M11)(또는 구동 트랜지스터)의 제 1전극은 제 13트랜지스터(M13)를 경유하여 제 1구동전원(ELVDD)에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고 제 11트랜지스터(M11)의 게이트전극은 제 11노드(N11)에 접속된다. 이와 같은 제 11트랜지스터(M11)는 제 11노드(N11)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
제 12트랜지스터(M12)는 데이터선(D)과 제 11노드(N11) 사이에 접속된다. 그리고, 제 12트랜지스터(M12)의 게이트전극은 주사선(S)에 접속된다. 이와 같은 제 12트랜지스터(M12)는 주사선(S)으로 주사신호가 공급될 때 턴-온된다.
제 13트랜지스터(M13)는 제 1구동전원(ELVDD)과 제 11트랜지스터(M11)의 제 1전극 사이에 접속된다. 그리고, 제 13트랜지스터(M13)의 게이트전극은 발광 제어선(E)에 접속된다. 이와 같은 제 13트랜지스터(M13)는 발광 제어선(E)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다.
제 4안정화 트랜지스터(MS4)는 데이터선(D)과 제 11노드(N11) 사이의 전류 경로에 위치된다. 일례로, 제 4안정화 트랜지스터(MS4)는 제 12트랜지스터(M12)와 제 11노드(N11) 사이 또는 데이터선(D)과 제 12트랜지스터(M12) 사이에 위치될 수 있다.
제 4안정화 트랜지스터(MS4)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 4안정화 트랜지스터(MS4)는 유기전계발광 표시장치가 제 1구동 주파수로 구동될 때 턴-온 상태를 유지한다. 또한, 제 4안정화 트랜지스터(MS4)는 유기전계발광 표시장치가 제 2구동 주파수로 구동되며, 스토리지 커패시터(Cst)에 데이터신호에 대응되는 전압이 충전된 후 턴-오프된다.
한편, 제 4안정화 트랜지스터(MS4)는 산화물 반도체 트랜지스터로 형성된다. 따라서, 제 4안정화 트랜지스터(MS4)가 턴-오프되면 데이터선(D)과 제 11노드(N11) 사이의 누설전류가 최소화되고, 이에 따라 화소(PXL)에서 원하는 휘도의 영상을 구현할 수 있다.
스토리지 커패시터(Cst)는 제 11노드(N11)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호에 대응되는 전압을 저장한다.
한편, 상술한 본 발명의 실시예에 의한 화소(PXL)에서 제 11트랜지스터(M11) 내지 제 13트랜지스터(M13)는 N타입의 폴리 실리콘 반도체 트랜지스터로 형성된다. 이와 같이, 트랜지스터들(M11 내지 M13)이 폴리 실리콘 반도체 트랜지스터로 형성되면 빠른 구동 특성을 확보할 수 있다.
도 13은 도 12a 및 도 12b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 13을 참조하면, 먼저 발광 제어선(E)으로 발광 제어신호가 공급되어 제 13트랜지스터(M13)가 턴-오프된다. 제 13트랜지스터(M13)가 턴-오프되면 제 1구동전원(ELVDD)과 제 11트랜지스터(M11)가 전기적으로 차단되고, 이에 따라 화소(PXL)가 비발광 상태로 설정된다.
이후, 주사선(S)으로 주사신호가 공급되어 제 12트랜지스터(M12)가 턴-온된다. 제 12트랜지스터(M12)가 턴-온되면 데이터선(D)과 제 11노드(N11)가 전기적으로 접속된다. 그러면, 데이터선(D)으로부터의 데이터신호가 제 11노드(N11)로 공급되고, 이에 따라 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 저장된다.
스토리지 커패시터(Cst)에 데이터신호의 전압이 저장된 후 발광 제어선(E)으로 발광 제어신호의 공급이 중단된다. 발광 제어선(E)으로 발광 제어신호의 공급이 중단되면 제 13트랜지스터(M13)가 턴-온된다. 제 13트랜지스터(M13)가 턴-온되면 제 1구동전원(ELVDD)과 제 11트랜지스터(M11)가 전기적으로 접속된다.
이때, 제 11트랜지스터(M11)는 제 11노드(N11)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL)는 제 1구동 주파수로 구동되는 기간 동안 상술한 과정을 반복하면서 소정 휘도의 빛을 생성한다. 그리고, 제 1구동 주파수로 구동되는 기간 동안 제 4안정화 트랜지스터(MS4)는 턴-온 상태를 유지하고, 이에 따라 화소(PXL)가 안정적으로 구동될 수 있다.
추가적으로, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안 화소(PXL)들 각각의 스토리지 커패시터(Cst)에 데이터신호에 대응되는 전압이 충전된 후, 제어전원(VC)은 게이트 오프 전압으로 설정된다. 그러면, 화소(PXL)들 각각에 포함된 제 4안정화 트랜지스터(MS4)가 턴-오프되고, 이에 따라 데이터선(D)과 제 11노드(N11) 사이의 누설전류를 최소화할 수 있다. 즉, 본 발명의 실시예에 의한 화소(PXL)는 제 2구동 주파수로 구동되더라도 안정적으로 원하는 휘도의 빛을 생성할 수 있다.
한편, 본 발명의 실시예에서 도 12a 및 도 12b의 화소(PXL)의 구동방법은 도 13의 구동방법에 한정되지 않는다. 일례로, 도 12a 및 도 12b의 화소(PXL)는 현재 공지된 다양한 형태의 구동파형으로 구동될 수 있다.
도 14a 및 도 14b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 14a 및 도 14b를 설명할 때 도 12a 및 도 12b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 14a 및 도 14b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2004') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2004')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2004')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2004')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2004')는 데이터선(D)과 제 11노드(N11) 사이의 전류 경로에 위치되는 제 4안정화 트랜지스터(MS4')를 구비한다. 일례로, 제 4안정화 트랜지스터(MS4')는 제 12트랜지스터(M12)와 제 11노드(N11) 사이 또는 데이터선(D)과 제 12트랜지스터(M12) 사이에 위치될 수 있다.
제 4안정화 트랜지스터(MS4')의 게이트전극은 주사선(S)에 접속된다. 이와 같은 제 4안정화 트랜지스터(MS4')는 주사선(S)으로 주사신호가 공급될 때 턴-온되고, 주사신호가 공급되지 않을 때 턴-오프된다. 즉, 제 4안정화 트랜지스터(MS4')는 제 12트랜지스터(M12)와 동시에 턴-온 및 턴-오프된다.
도 13, 도 14a 및 도 14b를 참조하여 동작과정을 설명하면, 먼저 발광 제어선(E)으로 발광 제어신호가 공급되어 제 13트랜지스터(M13)가 턴-오프된다. 제 13트랜지스터(M13)가 턴-오프되면 제 화소(PXL)가 비발광 상태로 설정된다.
이후, 주사선(S)으로 주사신호가 공급되어 제 12트랜지스터(M12) 및 제 4안정화 트랜지스터(MS4')가 턴-온된다. 제 12트랜지스터(M12) 및 제 4안정화 트랜지스터(MS4')가 턴-온되면 데이터선(D)과 제 11노드(N11)가 전기적으로 접속된다. 그러면, 데이터선(D)으로부터의 데이터신호가 제 11노드(N11)로 공급되고, 이에 따라 스토리지 커패시터(Cst)에는 데이터신호에 대응되는 전압이 저장된다.
스토리지 커패시터(Cst)에 데이터신호의 전압이 저장된 후 발광 제어선(E)으로 발광 제어신호의 공급이 중단된다. 발광 제어선(E)으로 발광 제어신호의 공급이 중단되면 제 13트랜지스터(M13)가 턴-온된다. 제 13트랜지스터(M13)가 턴-온되면 제 1구동전원(ELVDD)과 제 11트랜지스터(M11)가 전기적으로 접속된다.
이때, 제 11트랜지스터(M11)는 제 11노드(N11)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 화소(PXL)가 발광하는 기간 동안 제 4안정화 트랜지스터(MS4')는 턴-오프 상태를 유지한다. 제 4안정화 트랜지스터(MS4')가 턴-오프되면 화소(PXL)가 발광하는 기간 동안 데이터선(D)과 제 11노드(N11) 사이의 누설전류를 최소화할 수 있고, 이에 따라 화소(PXL)에서 원하는 휘도의 빛이 생성될 수 있다.
도 15a 및 도 15b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 15a 및 도 15b에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)에 접속된 화소를 도시하기로 한다.
도 15a 및 도 15b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(2005)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2005)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2005)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2005)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(2005)는 제 21트랜지스터(M21) 내지 제 26트랜지스터(M26), 제 5안정화 트랜지스터(MS5) 및 스토리지 커패시터(Cst)를 구비한다.
제 21트랜지스터(M21)(또는 구동 트랜지스터)의 제 1전극은 제 26트랜지스터(M26)를 경유하여 제 1구동전원(ELVDD)에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고, 제 21트랜지스터(M21)의 게이트전극은 제 21노드(N21)에 접속된다. 이와 같은 제 21트랜지스터(M21)는 제 21노드(N21)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
제 22트랜지스터(M22)는 데이터선(Dm)과 제 22노드(N22) 사이에 접속된다. 그리고, 제 22트랜지스터(M22)의 게이트전극은 i번째 주사선(Si)에 접속된다. 이와 같은 제 22트랜지스터(M22)는 i번째 주사선(Si)으로 주사신호가 공급될 때 턴-온된다.
제 23트랜지스터(M23)는 제 22노드(N22)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 23트랜지스터(M23)의 게이트전극은 i-1번째 발광 제어선(Ei-1)에 접속된다. 이와 같은 제 23트랜지스터(M23)는 i-1번째 발광 제어선(Ei-1)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다.
제 24트랜지스터(M24)는 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극 사이에 접속된다. 그리고, 제 24트랜지스터(M24)의 게이트전극은 i번째 주사선(Si)에 접속된다. 이와 같은 제 24트랜지스터(M24)는 i번째 주사선(Si)으로 주사신호가 공급될 때 턴-온된다.
제 5안정화 트랜지스터(MS5)는 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극 사이의 전류 경로에 위치된다. 일례로, 제 5안정화 트랜지스터(MS5)는 제 24트랜지스터(M24)와 제 21트랜지스터(M21)의 제 1전극 사이 또는 제 21노드(N21)와 제 24트랜지스터(M24)의 사이에 위치될 수 있다.
제 5안정화 트랜지스터(MS5)는 산화물 반도체 트랜지스터로 형성된다. 따라서, 제 5안정화 트랜지스터(MS5)가 턴-오프되면 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극 사이의 누설전류가 최소화되고, 이에 따라 화소(PXL)에서 원하는 휘도의 영상을 구현할 수 있다.
제 25트랜지스터(M25)는 제 1전원(Vint')과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 25트랜지스터(M25)의 게이트전극은 i번째 주사선(Si)에 접속된다. 이와 같은 제 25트랜지스터(M25)는 i번째 주사선(Si)으로 주사신호가 공급될 때 턴-온된다. 그리고, 제 1전원(Vint')의 전압은 유기 발광 다이오드(OLED)가 턴-오프되도록 설정된다.
제 26트랜지스터(M26)는 제 1구동전원(ELVDD)과 제 21트랜지스터(M21)의 제 1전극 사이에 접속된다. 그리고, 제 26트랜지스터(M26)의 게이트전극은 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제 26트랜지스터(M26)는 i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다.
스토리지 커패시터(Cst)는 제 21노드(N21)와 제 22트랜지스터(M22)와 제 23트랜지스터(M23) 사이의 공통노드인 제 22노드(N22) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 21트랜지스터(M21)의 문턱전압에 대응하는 전압을 저장한다.
한편, 상술한 본 발명의 실시예에 의한 화소(PXL)에서 제 21트랜지스터(M21) 내지 제 26트랜지스터(M26)는 N타입의 폴리 실리콘 반도체 트랜지스터로 형성된다. 이와 같이, 트랜지스터들(M21 내지 M26)이 폴리 실리콘 반도체 트랜지스터로 형성되면 빠른 구동 특성을 확보할 수 있다.
도 16은 도 15a 및 도 15b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 16을 참조하면, 제 1기간(T1')에는 i-1번째 발광 제어선(Ei-1)으로 발광 제어신호가 공급되고, i번째 주사선(Si)으로 주사신호가 공급된다.
i-1번째 발광 제어선(Ei-1)으로 발광 제어신호가 공급되면 제 23트랜지스터(M23)가 턴-오프된다. 제 23트랜지스터(M23)가 턴-오프되면 제 22노드(N22)와 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 차단된다.
i번째 주사선(Si)으로 주사신호가 공급되면 제 22트랜지스터(M22), 제 24트랜지스터(M24) 및 제 25트랜지스터(M25)가 턴-온된다. 제 22트랜지스터(M22)가 턴-온되면 데이터선(Dm)과 제 22노드(N22)가 전기적으로 접속된다. 그러면, 데이터선(Dm)으로부터의 데이터신호가 제 22노드(N22)로 공급된다.
제 24트랜지스터(M24)가 턴-온되면 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극이 전기적으로 접속된다. 이때, 제 21노드(N21)는 제 1구동전원(ELVDD)의 전압으로 초기화된다. 그리고, 제 24트랜지스터(M24)가 턴-온되면 제 21트랜지스터(M21)는 다이오드 형태로 접속된다.
제 25트랜지스터(M25)가 턴-온되면 제 1전원(Vint')의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급되고, 이에 따라 유기 발광 다이오드(OLED)의 애노드전극이 제 1전원(Vint')의 전압으로 초기화된다. 이때, 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다.
제 2기간(T2')에는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되고, 이에 따라 제 26트랜지스터(M26)가 턴-오프된다. 제 26트랜지스터(M26)가 턴-오프되면 제 1구동전원(ELVDD)과 제 21트랜지스터(M21)의 제 1전극이 전기적으로 차단된다.
이때, 제 21트랜지스터(M21)의 제 2전극이 제 1전원(Vint')의 전압으로 설정되기 때문에 제 21노드(N21)는 제 1전원(Vint)의 전압에 제 21트랜지스터(M21)의 문턱전압을 합한 전압으로 설정된다. 그리고, 제 2기간(T2') 동안 제 22노드(N22)는 데이터신호의 전압으로 설정된다. 따라서, 제 2기간(T2') 동안 스토리지 커패시터(Cst)는 데이터신호 및 제 21트랜지스터(M21)의 문턱전압에 대응하는 전압을 저장한다.
제 3기간(T3')에는 i-1번째 발광 제어선(Ei-1) 및 i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. i-1번째 발광 제어선(Ei-1)으로 발광 제어신호의 공급이 중단되면 제 23트랜지스터(M23)가 턴-온된다. 제 23트랜지스터(M23)가 턴-온되면 제 22노드(N22)와 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다.
i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 26트랜지스터(M26)가 턴-온된다. 제 26트랜지스터(M26)가 턴-온되면 제 1구동전원(ELVDD)과 제 21트랜지스터(M21)의 제 1전극이 전기적으로 접속된다.
이때, 제 21트랜지스터(M21)는 제 21노드(N21)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL)는 제 1구동 주파수로 구동되는 기간 동안 상술한 과정을 반복하면서 소정 휘도의 빛을 생성한다. 그리고, 제 1구동 주파수로 구동되는 기간 동안 제 5안정화 트랜지스터(MS5)는 턴-온 상태를 유지하고, 이에 따라 화소(PXL)가 안정적으로 구동될 수 있다.
추가적으로, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안 화소(PXL)들 각각의 스토리지 커패시터(Cst)에 데이터신호에 대응되는 전압이 충전된 후, 제어전원(VC)은 게이트 오프 전압으로 설정된다. 그러면, 화소(PXL)들 각각에 포함된 제 5안정화 트랜지스터(MS5)가 턴-오프되고, 이에 따라 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극 사이의 누설전류를 최소화할 수 있다. 즉, 본 발명의 실시예에 의한 화소(PXL)는 제 2구동 주파수로 구동되더라도 안정적으로 원하는 휘도의 빛을 생성할 수 있다.
도 17a 및 도 17b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 17a 및 도 17b를 설명할 때 도 15a 및 도 15b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 17a 및 도 17b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2005') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2005')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2005')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2005')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2005')는 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극 사이의 전류 경로에 위치되는 제 5안정화 트랜지스터(MS5')를 구비한다. 일례로, 제 5안정화 트랜지스터(MS5')는 제 24트랜지스터(M24)와 제 21트랜지스터(M21)의 제 1전극 사이 또는 제 21노드(N21)와 제 24트랜지스터(M24)의 사이에 위치될 수 있다.
제 5안정화 트랜지스터(MS5')의 게이트전극은 i번째 주사선(Si)에 접속된다. 이와 같은 제 5안정화 트랜지스터(MS5')는 i번째 주사선(Si)으로 주사신호가 공급될 때 턴-온되고, 주사신호가 공급되지 않을 때 턴-오프된다. 즉, 제 5안정화 트랜지스터(MS5')는 제 24트랜지스터(M24)와 동시에 턴-온 및 턴-오프된다.
도 16, 도 17a 및 도 17b를 참조하여 동작과정을 설명하면, 제 1기간(T1')에는 i-1번째 발광 제어선(Ei-1)으로 발광 제어신호가 공급되고, i번째 주사선(Si)으로 주사신호가 공급된다.
i-1번째 발광 제어선(Ei-1)으로 발광 제어신호가 공급되면 제 23트랜지스터(M23)가 턴-오프되고, 이에 따라 제 22노드(N22)와 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 차단된다.
i번째 주사선(Si)으로 주사신호가 공급되면 제 22트랜지스터(M22), 제 24트랜지스터(M24), 제 5안정화 트랜지스터(MS5') 및 제 25트랜지스터(M25)가 턴-온된다.
제 22트랜지스터(M22)가 턴-온되면 데이터선(Dm)과 제 22노드(N22)가 전기적으로 접속되고, 이에 따라 데이터선(Dm)으로부터의 데이터신호가 제 22노드(N22)로 공급된다.
제 25트랜지스터(M25)가 턴-온되면 제 1전원(Vint')의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급되고, 이에 따라 유기 발광 다이오드(OLED)의 애노드전극이 제 1전원(Vint')의 전압으로 초기화된다.
제 24트랜지스터(M24) 및 제 5안정화 트랜지스터(MS5')가 턴-온되면 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극이 전기적으로 접속된다. 이때, 제 21노드(N21)는 제 1구동전원(ELVDD)의 전압으로 초기화된다.
제 2기간(T2')에는 i번째 발광 제어선(Ei)으로 발광 제어신호가 공급되고, 이에 따라 제 26트랜지스터(M26)가 턴-오프된다. 제 26트랜지스터(M26)가 턴-오프되면 제 1구동전원(ELVDD)과 제 21트랜지스터(M21)의 제 1전극이 전기적으로 차단된다.
이때, 제 21트랜지스터(M21)의 제 2전극이 제 1전원(Vint')의 전압으로 설정되기 때문에 제 21노드(N21)는 제 1전원(Vint')의 전압에 제 21트랜지스터(M21)의 문턱전압을 합한 전압으로 설정된다. 그리고, 제 2기간(T2') 동안 제 22노드(N22)는 데이터신호의 전압으로 설정된다. 따라서, 제 2기간(T2') 동안 스토리지 커패시터(Cst)는 데이터신호 및 제 21트랜지스터(M21)의 문턱전압에 대응하는 전압을 저장한다.
제 3기간(T3')에는 i-1번째 발광 제어선(Ei-1) 및 i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. i-1번째 발광 제어선(Ei-1)으로 발광 제어신호의 공급이 중단되면 제 23트랜지스터(M23)가 턴-온된다. 제 23트랜지스터(M23)가 턴-온되면 제 22노드(N22)와 유기 발광 다이오드(OLED)의 애노드전극이 전기적으로 접속된다.
i번째 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 26트랜지스터(M26)가 턴-온된다. 제 26트랜지스터(M26)가 턴-온되면 제 1구동전원(ELVDD)과 제 21트랜지스터(M21)의 제 1전극이 전기적으로 접속된다.
이때, 제 21트랜지스터(M21)는 제 21노드(N21)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 화소(PXL)가 발광하는 기간 동안 제 5안정화 트랜지스터(MS5')는 턴-오프 상태를 유지한다. 제 5안정화 트랜지스터(MS5')가 턴-오프되면 화소(PXL)가 발광하는 기간 동안 제 21노드(N21)와 제 21트랜지스터(M21)의 제 1전극 사이의 누설전류가 최소화되고, 이에 따라 화소(PXL)에서 원하는 휘도의 빛이 생성될 수 있다.
도 18a 및 도 18b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 18a 및 도 18b를 설명할 때 도 15a 및 도 15b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 18a 및 도 18b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2006) 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2006)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2006)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2006)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2006)는 데이터선(Dm)과 제 22노드(N22) 사이의 전류 경로에 위치되는 제 6안정화 트랜지스터(MS6)를 구비한다. 일례로, 제 6안정화 트랜지스터(MS6)는 제 22트랜지스터(M22)와 제 22노드(N22) 사이 또는 데이터선(Dm)과 제 22트랜지스터(M22) 사이에 위치될 수 있다.
제 6안정화 트랜지스터(MS6)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 2안정화 트랜지스터(MS6)는 유기전계발광 표시장치가 제 1구동 주파수로 구동될 때 턴-온 상태를 유지한다. 이때, 화소(PXL)의 동작과정은 도 15a 내지 도 16을 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
한편, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안, 즉 저주파로 구동되는 기간 동안 제 6안정화 트랜지스터(MS6)는 턴-오프된다. 이때, 화소(PXL)들 각각으로 데이터신호가 공급되는 기간 동안 제어전원(VC)의 전압은 게이트 온 전압으로 설정되고, 이에 따라 화소(PXL)들 각각으로 데이터신호의 전압이 정상적으로 공급된다.
화소(PXL)들 각각으로 데이터신호가 공급된 후 제어전원(VC)의 전압은 게이트 오프 전압으로 설정되고, 이에 따라 제 6안정화 트랜지스터(MS6)가 턴-오프된다.
제 6안정화 트랜지스터(MS6)가 턴-오프되면 데이터선(Dm)과 제 22노드(N22) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 6안정화 트랜지스터(MS6)는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 18a 및 도 18b에서는 도 15a, 도 15b와 비교하여 제 5안정화 트랜지스터(MS5)가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 20a 및 도 20b에 도시된 바와 같이 화소(PXL)에는 제 5안정화 트랜지스터(MS5) 및 제 6안정화 트랜지스터(MS6)가 포함될 수 있다.
도 19a 및 도 19b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 19a 및 도 19b를 설명할 때 도 17a 및 도 17b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 19a 및 도 19b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2006') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2006')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2006')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2006')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2006')는 데이터선(Dm)과 제 22노드(N22) 사이의 전류 경로에 위치되는 제 6안정화 트랜지스터(MS6')를 구비한다. 일례로, 제 6안정화 트랜지스터(MS6')는 제 22트랜지스터(M22)와 제 22노드(N22) 사이 또는 데이터선(Dm)과 제 22트랜지스터(M22) 사이에 위치될 수 있다.
제 6안정화 트랜지스터(MS6')의 게이트전극은 i번째 주사선(Si)에 접속된다. 이와 같은 제 6안정화 트랜지스터(MS6')는 i번째 주사선(Si)으로 주사신호가 공급될 때 턴-온되고, 주사신호가 공급되지 않을 때 턴-오프된다. 화소(PXL)의 동작과정은 도 16, 도 17a 및 도 17b를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
제 6안정화 트랜지스터(MS6')가 턴-오프되면 데이터선(Dm)과 제 22노드(N22) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 6안정화 트랜지스터(MS6')는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 19a 및 도 19b에서는 도 17a, 도 17b와 비교하여 제 5안정화 트랜지스터(MS5')가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 20c 및 도 20d에 도시된 바와 같이 화소(PXL)에는 제 5안정화 트랜지스터(MS5') 및 제 6안정화 트랜지스터(MS6')가 포함될 수 있다.
도 21a 및 도 21b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 21a 및 도 21b에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)에 접속된 화소를 도시하기로 한다.
도 21a 및 도 21b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어하기 위한 화소회로(2007)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2007)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2007)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2007)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(2007)는 제 31트랜지스터(M31) 내지 제 33트랜지스터(M33), 제 7안정화 트랜지스터(MS7), 스토리지 커패시터(Cst) 및 제 1커패시터(C1)를 구비한다.
제 31트랜지스터(M31)(또는 구동 트랜지스터)의 제 1전극은 제 1구동전원(ELVDD)에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고, 제 31트랜지스터(M31)의 게이트전극은 제 31노드(N31)에 접속된다. 이와 같은 제 31트랜지스터(M31)는 제 31노드(N31)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
제 32트랜지스터(M32)는 제 1전원(Vint")과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 32트랜지스터(M32)의 게이트전극은 제 2주사선(S2)에 접속된다. 이와 같은 제 32트랜지스터(M32)는 제 2주사선(S2)으로 제 2주사신호가 공급될 때 턴-온된다.
여기서, 제 1전원(Vint")은 한 프레임 기간 동안 로우전압 및 하이전압을 반복한다. 제 1전원(Vint")의 로우전압은 유기 발광 다이오드(OLED)가 오프될 수 있도록 전압값이 설정된다. 또한, 제 1전원(Vint")의 로우전압은 제 1구동전원(ELVDD)의 로우전압보다 높은 전압으로 설정된다. 그리고, 제 2주사선(S2)은 모든 화소(PXL)들에 공통적으로 접속된다. 즉, 본 발명의 다른 실시예에 의한 화소(PXL)는 동시발광 방식으로 구동될 수 있다.
제 33트랜지스터(M33)는 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극 사이에 접속된다. 그리고, 제 33트랜지스터(M33)의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 33트랜지스터(M33)는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온된다.
제 7안정화 트랜지스터(MS7)는 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극 사이의 전류 경로에 위치된다. 일례로, 제 7안정화 트랜지스터(MS7)는 제 33트랜지스터(M33)와 제 31트랜지스터(M31)의 제 2전극 사이 또는 제 31노드(N31)와 제 33트랜지스터(M33)의 사이에 위치될 수 있다.
제 7안정화 트랜지스터(MS7)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 7안정화 트랜지스터(MS7)는 제어전원(VC)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제 7안정화 트랜지스터(MS7)는 산화물 반도체 트랜지스터로 형성된다. 따라서, 제 7안정화 트랜지스터(MS5)가 턴-오프되면 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극 사이의 누설전류가 최소화되고, 이에 따라 화소(PXL)에서 원하는 휘도의 영상을 구현할 수 있다.
스토리지 커패시터(Cst)는 제 1전원(Vint")과 제 31노드(N31) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 31트랜지스터(M31)의 문턱전압에 대응하는 전압을 저장한다.
제 1커패시터(C1)는 데이터선(Dm)과 제 31트랜지스터(M31)의 제 2전극 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 데이터선(Dm)의 전압에 대응하여 제 31트랜지스터(M31)의 제 2전극의 전압을 제어한다.
한편, 상술한 본 발명의 실시예에 의한 화소(PXL)에서 제 31트랜지스터(M31) 내지 제 33트랜지스터(M33)는 N타입의 폴리 실리콘 반도체 트랜지스터로 형성된다. 이와 같이, 트랜지스터들(M31 내지 M33)이 폴리 실리콘 반도체 트랜지스터로 형성되면 빠른 구동 특성을 확보할 수 있다.
도 22는 도 21a 및 도 21b에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 22를 참조하면, 제 11기간(T11)에는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되고, 제 2주사선(S2)으로 제 2주사신호가 공급된다.
제 2주사선(S2)으로 제 2주사신호가 공급되면 제 32트랜지스터(M32)가 턴-온된다. 제 32트랜지스터(M32)가 턴-온되면 제 1전원(Vint")의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다. 이때, 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다.
i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 33트랜지스터(M33)가 턴-온된다. 제 33트랜지스터(M33)가 턴-온되면 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극이 전기적으로 접속된다. 이때, 제 31노드(N31)는 제 1전원(Vint")의 전압으로 초기화된다.
제 12기간(T12)에는 제 1구동전원(ELVDD)이 로우전압으로 하강됨과 아울러 제 2주사선(S2)으로 제 2주사신호의 공급이 중단된다. 제 2주사선(S2)으로 제 2주사신호의 공급이 중단되면 제 32트랜지스터(M32)가 턴-오프된다.
제 1구동전원(ELVDD)이 로우전압으로 하강되면 다이오드 형태로 접속된 제 31트랜지스터(M31)에 의하여 유기 발광 다이오드(OLED)의 애노드전극(즉, 제 1전원(Vint")의 전압)으로부터 제 1구동전원(ELVDD)으로 전류가 공급된다. 따라서, 최종적으로 제 31노드(N31)는 제 1구동전원(ELVDD)의 로우전압에 제 31트랜지스터(M31)의 문턱전압을 합한 전압으로 설정된다. 즉, 제 12기간(T12) 동안 제 31트랜지스터(M31)의 문턱전압이 보상된다. 스토리지 커패시터(Cst)는 제 12기간(T12) 동안 제 31노드(N31)의 전압을 저장한다.
제 13기간(T13)에는 제 1구동전원(ELVDD)이 하이전압으로 설정된다. 그리고, 제 13기간(T13) 동안 제 1주사선들(S1)로 제 1주사신호가 순차적으로 공급된다. i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 33트랜지스터(M33)가 턴-온된다. 제 33트랜지스터(M33)가 턴-온되면 데이터선(Dm)으로 공급된 데이터신호의 전압에 대응하여 제 31노드(N31)의 전압이 변화된다. 즉, 제 13기간(T13) 동안 제 31노드(N31)는 데이터신호의 전압에 대응하여 변화된다. 이 경우, 스토리지 커패시터(Cst)에는 제 31트랜지스터(M31)의 문턱전압 및 데이터신호에 대응되는 전압이 저장된다.
제 14기간(T14)에는 제 1전원(Vint")이 하이전압으로 설정된다. 제 1전원(Vint")이 하이전압으로 설정되면, 스토리지 커패시터(Cst)의 커플링에 의하여 제 31노드(N31)의 전압이 상승된다. 이때, 제 31트랜지스터(M31)는 제 31노드(N31)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
상술한 바와 같이 본 발명의 실시예에 의한 화소(PXL)는 제 1구동 주파수로 구동되는 기간 동안 상술한 과정을 반복하면서 소정 휘도의 빛을 생성한다. 그리고, 제 1구동 주파수로 구동되는 기간 동안 제 7안정화 트랜지스터(MS7)는 턴-온 상태를 유지하고, 이에 따라 화소(PXL)가 안정적으로 구동될 수 있다.
추가적으로, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안 화소(PXL)들 각각의 스토리지 커패시터(Cst)에 데이터신호에 대응되는 전압이 충전된 후, 제어전원(VC)은 게이트 오프 전압으로 설정된다. 그러면, 화소(PXL)들 각각에 포함된 제 7안정화 트랜지스터(MS7)가 턴-오프되고, 이에 따라 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극 사이의 누설전류를 최소화할 수 있다. 즉, 본 발명의 실시예에 의한 화소(PXL)는 제 2구동 주파수로 구동되더라도 안정적으로 원하는 휘도의 빛을 생성할 수 있다.
도 23a 및 도 23b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 23a 및 도 23b를 설명할 때 도 21a 및 도 21b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 23a 및 도 23b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2007') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2007')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2007')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2007')는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2007')는 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극 사이의 전류 경로에 위치되는 제 7안정화 트랜지스터(MS7')를 구비한다. 일례로, 제 7안정화 트랜지스터(MS7')는 제 33트랜지스터(M33)와 제 31트랜지스터(M31)의 제 2전극 사이 또는 제 31노드(N31)와 제 33트랜지스터(M33)의 사이에 위치될 수 있다.
제 7안정화 트랜지스터(MS7')의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 7안정화 트랜지스터(MS7')는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온되고, 제 1주사신호가 공급되지 않을 때 턴-오프된다. 즉, 제 7안정화 트랜지스터(MS7')는 제 33트랜지스터(M33)와 동시에 턴-온 및 턴-오프된다.
도 22, 도 23a 및 도 23b를 참조하여 동작과정을 설명하면, 먼저 제 11기간(T11)에는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되고, 제 2주사선(S2)으로 제 2주사신호가 공급된다.
제 2주사선(S2)으로 제 2주사신호가 공급되면 제 32트랜지스터(M32)가 턴-온되고, 이에 따라 제 1전원(Vint")의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다.
i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 33트랜지스터(M33) 및 제 7안정화 트랜지스터(MS7')가 턴-온된다. 제 33트랜지스터(M33) 및 제 7안정화 트랜지스터(MS7')가 턴-온되면 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극이 전기적으로 접속된다. 이때, 제 31노드(N31)는 제 1전원(Vint")의 전압으로 초기화된다.
제 12기간(T12)에는 제 1구동전원(ELVDD)이 로우전압으로 하강됨과 아울러 제 2주사선(S2)으로 제 2주사신호의 공급이 중단된다. 제 2주사선(S2)으로 제 2주사신호의 공급이 중단되면 제 32트랜지스터(M32)가 턴-오프된다.
제 1구동전원(ELVDD)이 로우전압으로 하강되면 다이오드 형태로 접속된 제 31트랜지스터(M31)에 의하여 유기 발광 다이오드(OLED)의 애노드전극(즉, 제 1전원(Vint")의 전압)으로부터 제 1구동전원(ELVDD)으로 전류가 공급된다. 따라서, 최종적으로 제 31노드(N31)는 제 1구동전원(ELVDD)의 로우전압에 제 31트랜지스터(M31)의 문턱전압을 합한 전압으로 설정된다. 제 12기간(T12) 동안 스토리지 커패시터(Cst)는 제 31노드(N31)의 전압을 저장한다.
제 13기간(T13)에는 제 1구동전원(ELVDD)이 하이전압으로 설정된다. 그리고, 제 13기간(T13) 동안 제 1주사선들(S1)로 제 1주사신호가 순차적으로 공급된다. i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 33트랜지스터(M33) 및 제 7안정화 트랜지스터(MS7')가 턴-온된다.
제 33트랜지스터(M33) 및 제 7안정화 트랜지스터(MS7')가 턴-온되면 데이터선(Dm)으로 공급된 데이터신호의 전압에 대응하여 제 31노드(N31)의 전압이 변화된다. 즉, 제 13기간(T13) 동안 제 31노드(N31)는 데이터신호의 전압에 대응하여 변화된다. 이 경우, 스토리지 커패시터(Cst)에는 제 31트랜지스터(M31)의 문턱전압 및 데이터신호에 대응되는 전압이 저장된다.
제 14기간(T14)에는 제 1전원(Vint")이 하이전압으로 설정된다. 제 1전원(Vint")이 하이전압으로 설정되면, 스토리지 커패시터(Cst)의 커플링에 의하여 제 31노드(N31)의 전압이 상승된다. 이때, 제 31트랜지스터(M31)는 제 31노드(N31)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 화소(PXL)가 발광하는 기간 동안 제 7안정화 트랜지스터(MS7')는 턴-오프 상태를 유지한다. 제 7안정화 트랜지스터(MS7')가 턴-오프되면 화소(PXL)가 발광하는 기간 동안 제 31노드(N31)와 제 31트랜지스터(M31)의 제 2전극 사이의 누설전류를 최소화되고, 이에 따라 화소(PXL)에서 원하는 휘도의 빛이 생성될 수 있다.
도 24a 및 도 24b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 24a 및 도 24b를 설명할 때 도 21a 및 도 21와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 24a 및 도 24b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2008) 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2008)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2008)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2008)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
화소회로(2008)는 제 1전원(Vint")과 유기 발광 다이오드(OLED)의 애노드전극 사이의 전류 경로에 위치되는 제 8안정화 트랜지스터(MS8)를 구비한다. 일례로, 제 8안정화 트랜지스터(MS8)는 제 1전원(Vint")과 제 32트랜지스터(M32) 사이 또는 제 32트랜지스터(M32)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 위치될 수 있다.
제 8안정화 트랜지스터(MS8)의 게이트전극은 제어전원(VC)에 접속된다. 이와 같은 제 8안정화 트랜지스터(MS8)는 유기전계발광 표시장치가 제 1구동 주파수로 구동될 때 턴-온 상태를 유지한다. 이때, 화소(PXL)의 동작과정은 도 21a 내지 도 22를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
한편, 유기전계발광 표시장치가 제 2구동 주파수로 구동되는 기간 동안, 즉 저주파로 구동되는 기간 동안 제 8안정화 트랜지스터(MS8)는 턴-오프된다. 이때, 화소(PXL)들 각각으로 데이터신호가 공급되는 기간 동안 제어전원(VC)의 전압은 게이트 온 전압으로 설정되고, 이에 따라 화소(PXL)들 각각으로 데이터신호의 전압이 정상적으로 공급된다.
화소(PXL)들 각각으로 데이터신호가 공급된 후 제어전원(VC)의 전압은 게이트 오프 전압으로 설정되고, 이에 따라 제 8안정화 트랜지스터(MS8)가 턴-오프된다.
제 8안정화 트랜지스터(MS8)가 턴-오프되면 제 1전원(Vint")과 유기 발광 다이오드(OLED)이 애노드전극 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 8안정화 트랜지스터(MS8)는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 24a 및 도 24b에서는 도 21a, 도 21b와 비교하여 제 7안정화 트랜지스터(MS7)가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 26a 및 도 26b에 도시된 바와 같이 화소(PXL)에는 제 7안정화 트랜지스터(MS7) 및 제 8안정화 트랜지스터(MS8)가 포함될 수 있다.
도 25a 및 도 25b는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 25a 및 도 25b를 설명할 때 23a 및 도 23b와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 25a 및 도 25b를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL)는 화소회로(2008') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2008')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2008')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(2008')는 제 1전원(Vint")과 유기 발광 다이오드(OLED)의 애노드전극 사이의 전류 경로에 위치되는 제 8안정화 트랜지스터(MS8')를 구비한다. 일례로, 제 8안정화 트랜지스터(MS8')는 제 1전원(Vint")과 제 32트랜지스터(M32) 사이 또는 제 32트랜지스터(M32)와 유기 발광 다이오드(OLED)의 애노드전극 사이에 위치될 수 있다.
제 8안정화 트랜지스터(MS8')의 게이트전극은 제 2주사선(S2)에 접속된다. 이와 같은 제 8안정화 트랜지스터(MS8')는 제 2주사선(S2)으로 제 2주사신호가 공급될 때 턴-온되고, 제 2주사신호가 공급되지 않을 때 턴-오프된다. 화소(PXL)의 동작과정은 도 22, 도 23a 및 도 23b를 참조하여 설명한 바와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
제 8안정화 트랜지스터(MS8')가 턴-오프되면 제 1전원(Vint")과 유기 발광 다이오드(OLED)이 애노드전극 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 또한, 본 발명의 실시예에서 제 8안정화 트랜지스터(MS8')는 산화물 반도체 트랜지스터로 형성되고, 이에 따라 누설전류를 최소화할 수 있다.
한편, 도 25a 및 도 25b에서는 도 23a, 도 23b와 비교하여 제 7안정화 트랜지스터(MS7')가 제거되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 도 26c 및 도 26d에 도시된 바와 같이 화소(PXL)에는 제 7안정화 트랜지스터(MS7') 및 제 8안정화 트랜지스터(MS8')가 포함될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
전술한 발명에 대한 권리범위는 이하의 특허청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등 범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.
100 : 화소부 110 : 주사 구동부
120 : 데이터 구동부 130 : 발광 구동부
140 : 타이밍 제어부 150 : 호스트 시스템
2001,2002,2003,2004,2005,2006,2007,2008 : 화소회로

Claims (57)

  1. 유기 발광 다이오드와;
    제 1노드에 접속된 제 1구동전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 2노드의 전압에 대응하여 상기 제 1구동전원으로부터 상기 유기 발광 다이오드로 공급되는 전류량을 제어하기 위한 제 1트랜지스터와;
    데이터선과 상기 제 1노드 사이에 접속되며, i(i는 자연수)번째 제 1주사선으로 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 상기 제 2노드 사이에 접속되며, 상기 제 1주사신호가 공급될 때 턴-온되는 제 3트랜지스터와;
    상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 스토리지 커패시터와;
    상기 제 3트랜지스터와 상기 제 2노드의 사이 또는 상기 제 1트랜지스터의 제 2전극과 상기 제 3트랜지스터의 사이에 접속되며, 상기 제 3트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 1안정화 트랜지스터를 구비하고,
    상기 제 1안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  2. 제 1항에 있어서,
    상기 제 1트랜지스터, 상기 제 2트랜지스터 및 상기 제 3트랜지스터는 P타입의 폴리 실리콘 반도체 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  3. 제 1항에 있어서,
    상기 제 1안정화 트랜지스터는 N타입의 산화물 반도체 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  4. 삭제
  5. 제 1항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  6. 제 1항에 있어서,
    상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고 그 외의 경우에 턴-온되는 제 6트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 6트랜지스터와 동시에 턴-온 및 턴-오프되는 제 7트랜지스터를 더 구비하며;
    상기 i번째 발광 제어선으로 공급되는 발광 제어신호는 상기 제 1주사신호보다 넓은 폭으로 설정됨과 동시에 상기 제 1주사신호와 중첩되게 공급되는 것을 특징으로 하는 화소.
  7. 삭제
  8. 제 1항에 있어서,
    상기 제 2노드와 제 1전원 사이에 접속되며, i번째 제 2주사선으로 제 2주사신호가 공급될 때 턴-온되는 제 4트랜지스터와;
    상기 제 2노드와 상기 제 4트랜지스터의 사이 또는 상기 제 4트랜지스터와 상기 제 1전원 사이에 접속되며, 상기 제 4트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 2안정화 트랜지스터를 더 구비하는 것을 특징으로 하는 화소.
  9. 제 8항에 있어서,
    상기 제 1전원은 상기 데이터선으로 공급되는 데이터신호보다 낮은 전압으로 설정되는 것을 특징으로 하는 화소.
  10. 제 8항에 있어서,
    상기 제 2안정화 트랜지스터는 N타입의 산화물 반도체 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  11. 제 8항에 있어서,
    상기 제 2안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  12. 제 11항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  13. 제 8항에 있어서,
    상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고 그 외의 경우에 턴-온되는 제 6트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 6트랜지스터와 동시에 턴-온 및 턴-오프되는 제 7트랜지스터를 더 구비하며;
    상기 i번째 발광 제어선으로 공급되는 발광 제어신호는 상기 제 1주사신호보다 넓은 폭으로 설정됨과 동시에 상기 제 1주사신호와 중첩되게 공급되는 것을 특징으로 하는 화소.
  14. 제 13항에 있어서,
    상기 제 2안정화 트랜지스터의 게이트전극은 상기 i번째 발광 제어선에 접속되는 것을 특징으로 하는 화소.
  15. 제 8항에 있어서,
    상기 i번째 제 2주사선은 i-1번째 제 1주사선으로 설정되는 것을 특징으로 하는 화소.
  16. 제 1항에 있어서,
    상기 유기 발광 다이오드의 애노드전극과 제 1전원 사이에 접속되며, i번째 제 3주사선으로 제 3주사신호가 공급될 때 턴-온되는 제 5트랜지스터와;
    상기 유기 발광 다이오드의 애노드전극과 상기 제 5트랜지스터의 사이 또는 상기 제 5트랜지스터와 상기 제 1전원 사이에 접속되며, 상기 제 5트랜지스터가 턴-오프되는 기간 중 일부기간 동안 턴-오프 상태로 설정되는 제 3안정화 트랜지스터를 더 구비하는 것을 특징으로 하는 화소.
  17. 제 16항에 있어서,
    상기 제 3안정화 트랜지스터는 N타입의 산화물 반도체 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  18. 제 16항에 있어서,
    상기 제 3안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  19. 제 18항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  20. 제 16항에 있어서,
    상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되고 그 외의 경우에 턴-온되는 제 6트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 6트랜지스터와 동시에 턴-온 및 턴-오프되는 제 7트랜지스터를 더 구비하며;
    상기 i번째 발광 제어선으로 공급되는 발광 제어신호는 상기 제 1주사신호보다 넓은 폭으로 설정됨과 동시에 상기 제 1주사신호와 중첩되게 공급되는 것을 특징으로 하는 화소.
  21. 제 20항에 있어서,
    상기 제 3안정화 트랜지스터의 게이트전극은 상기 i번째 발광 제어선에 접속되는 것을 특징으로 하는 화소.
  22. 제 16항에 있어서,
    상기 i번째 제 3주사선은 상기 i번째 제 1주사선으로 설정되는 것을 특징으로 하는 화소.
  23. 유기 발광 다이오드와;
    제 11노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 11트랜지스터와;
    데이터선과 상기 제 11노드 사이에 접속되며, 주사선으로 주사신호가 공급될 때 턴-온되는 제 12트랜지스터와;
    상기 제 11노드와 상기 제 11트랜지스터의 제 2전극 사이에 접속되는 스토리지 커패시터와;
    상기 데이터선과 상기 제 12트랜지스터의 사이 또는 상기 제 12트랜지스터와 상기 제 11노드 사이에 접속되는 제 4안정화 트랜지스터를 구비하며;
    상기 제 11트랜지스터 및 제 12트랜지스터는 N타입 폴리 실리콘 반도체 트랜지스터로 설정되고, 상기 제 4안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정되고,
    상기 제 4안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  24. 삭제
  25. 제 23항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  26. 삭제
  27. 제 23항에 있어서,
    상기 제 1구동전원과 상기 제 11트랜지스터의 제 1전극 사이에 접속되며, 상기 제 12트랜지스터와 턴-온 기간이 중첩되지 않는 제 13트랜지스터를 더 구비하는 것을 특징으로 하는 화소.
  28. 유기 발광 다이오드와;
    제 21노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 21트랜지스터와;
    데이터선과 제 22노드 사이에 접속되며, 주사선으로 주사신호가 공급될 때 턴-온되는 제 22트랜지스터와;
    상기 제 22노드와 상기 제 21트랜지스터의 제 2전극 사이에 접속되며, i-1번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 23트랜지스터와;
    상기 제 21노드와 상기 제 21트랜지스터의 제 1전극 사이에 접속되며, 상기 주사신호가 공급될 때 턴-온되는 제 24트랜지스터와;
    상기 제 21노드와 상기 제 22노드 사이에 접속되는 스토리지 커패시터와;
    상기 제 21노드와 상기 제 24트랜지스터의 사이 또는 상기 제 24트랜지스터와 상기 제 21트랜지스터의 제 1전극 사이에 접속되는 제 5안정화 트랜지스터를 구비하며;
    상기 제 21트랜지스터 내지 제 24트랜지스터는 N타입 폴리 실리콘 반도체 트랜지스터로 설정되고, 상기 제 5안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정되고,
    상기 제 5안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  29. 삭제
  30. 제 28항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  31. 삭제
  32. 제 28항에 있어서,
    상기 데이터선과 상기 제 22트랜지스터의 사이 또는 상기 제 22트랜지스터와 상기 제 22노드 사이에 접속되는 제 6안정화 트랜지스터를 더 구비하는 것을 특징으로 하는 화소.
  33. 제 32항에 있어서,
    상기 제 6안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  34. 제 32항에 있어서,
    상기 제 6안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  35. 제 34항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  36. 제 32항에 있어서,
    상기 제 6안정화 트랜지스터의 게이트전극은 상기 주사선에 접속되는 것을 특징으로 하는 화소.
  37. 제 28항에 있어서,
    제 1전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 게이트전극이 상기 주사선에 접속되는 제 25트랜지스터와;
    상기 제 1구동전원과 상기 제 21트랜지스터의 제 1전극 사이에 접속되며, 게이트전극이 i번째 발광 제어선에 접속되는 제 26트랜지스터를 더 구비하는 것을 특징으로 하는 화소.
  38. 유기 발광 다이오드와;
    제 31노드의 전압에 대응하여 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 31트랜지스터와;
    제 1전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 제 2주사선으로 제 2주사신호가 공급될 때 턴-온되는 제 32트랜지스터와;
    상기 제 31노드와 상기 제 31트랜지스터의 제 2전극 사이에 접속되며, 제 1주사선으로 제 1주사신호가 공급될 때 턴-온되는 제 33트랜지스터와;
    상기 제 1전원과 상기 제 31노드 사이에 접속되는 스토리지 커패시터와;
    상기 제 31노드와 상기 제 33트랜지스터의 사이 또는 상기 제 33트랜지스터와 상기 제 31트랜지스터의 제 2전극 사이에 접속되는 제 7안정화 트랜지스터 구비하며;
    상기 제 31트랜지스터 내지 제 33트랜지스터는 N타입 폴리 실리콘 반도체 트랜지스터로 설정되고, 상기 제 7안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정되고,
    상기 제 7안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  39. 삭제
  40. 제 38항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  41. 삭제
  42. 제 38항에 있어서,
    상기 제 32트랜지스터와 상기 유기 발광 다이오드의 애노드전극 사이 또는 상기 제 1전원과 상기 제 32트랜지스터의 사이에 접속되는 제 8안정화 트랜지스터를 더 구비하는 것을 특징으로 하는 화소.
  43. 제 42항에 있어서,
    상기 제 8안정화 트랜지스터는 N타입 산화물 반도체 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  44. 제 42항에 있어서,
    상기 제 8안정화 트랜지스터의 게이트전극은 제어전원에 접속되며,
    상기 제어전원은 상기 화소가 제 1구동 주파수로 구동되는 기간 동안 게이트 온 전압으로 설정되고, 상기 제 1구동 주파수보다 낮은 제 2구동 주파수로 구동되는 기간 중 일부기간 동안 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  45. 제 44항에 있어서,
    상기 화소가 상기 제 2구동 주파수로 구동될 때 상기 제어전원은 상기 스토리지 커패시터에 데이터신호의 전압이 저장된 후 상기 게이트 오프 전압으로 설정되는 것을 특징으로 하는 화소.
  46. 제 42항에 있어서,
    상기 제 8안정화 트랜지스터의 게이트전극은 상기 제 2주사선에 접속되는 것을 특징으로 하는 화소.
  47. 제 38항에 있어서,
    데이터선과 상기 제 31트랜지스터의 제 2전극 사이에 접속되는 제 1커패시터를 더 구비하는 것을 특징으로 하는 화소.
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
KR1020160162995A 2016-12-01 2016-12-01 화소 및 이를 가지는 유기전계발광 표시장치 KR102547871B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160162995A KR102547871B1 (ko) 2016-12-01 2016-12-01 화소 및 이를 가지는 유기전계발광 표시장치
US15/811,922 US10529283B2 (en) 2016-12-01 2017-11-14 Pixel including a pair of transistors in a current leakage path and organic light emitting display device having the pixel
CN201711193768.5A CN108133687B (zh) 2016-12-01 2017-11-24 像素和具有该像素的有机发光显示装置
US16/709,256 US10957253B2 (en) 2016-12-01 2019-12-10 Pixel and organic light emitting display device having the pixel
US16/709,234 US11024227B2 (en) 2016-12-01 2019-12-10 Pixel and organic light emitting display device having the pixel
US16/709,309 US11017720B2 (en) 2016-12-01 2019-12-10 Pixel and organic light emitting display device having the pixel
US17/318,564 US11769451B2 (en) 2016-12-01 2021-05-12 Pixel and organic light emitting display device having the pixel
US18/473,549 US20240013722A1 (en) 2016-12-01 2023-09-25 Pixel and organic light emitting display device having the pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160162995A KR102547871B1 (ko) 2016-12-01 2016-12-01 화소 및 이를 가지는 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20180063425A KR20180063425A (ko) 2018-06-12
KR102547871B1 true KR102547871B1 (ko) 2023-06-28

Family

ID=62243345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160162995A KR102547871B1 (ko) 2016-12-01 2016-12-01 화소 및 이를 가지는 유기전계발광 표시장치

Country Status (3)

Country Link
US (6) US10529283B2 (ko)
KR (1) KR102547871B1 (ko)
CN (1) CN108133687B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106710529B (zh) * 2016-12-19 2019-02-05 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
KR102555397B1 (ko) * 2018-06-15 2023-07-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102527847B1 (ko) * 2018-06-18 2023-05-03 삼성디스플레이 주식회사 표시 장치
CN110619849A (zh) * 2018-06-19 2019-12-27 三星显示有限公司 显示装置
KR102544572B1 (ko) * 2018-07-18 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR102593537B1 (ko) * 2018-12-27 2023-10-26 삼성디스플레이 주식회사 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR102646885B1 (ko) 2019-04-15 2024-03-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN110277060B (zh) * 2019-05-21 2021-11-16 合肥维信诺科技有限公司 一种像素电路和显示装置
KR102656092B1 (ko) 2019-07-15 2024-04-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210021219A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 화소 회로
KR102599715B1 (ko) * 2019-08-21 2023-11-09 삼성디스플레이 주식회사 화소 회로
KR20210050050A (ko) * 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN110827756B (zh) * 2019-12-11 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置
CN111179841B (zh) * 2020-02-28 2021-05-11 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、显示装置
KR20210148538A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치
CN117542318A (zh) * 2020-07-15 2024-02-09 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN111816118B (zh) * 2020-08-28 2020-12-15 京东方科技集团股份有限公司 显示面板及显示装置
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN112599097A (zh) * 2021-01-06 2021-04-02 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
WO2022226727A1 (zh) * 2021-04-26 2022-11-03 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN115529840A (zh) * 2021-04-26 2022-12-27 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
TWI780844B (zh) * 2021-07-29 2022-10-11 友達光電股份有限公司 驅動電路
CN115023756B (zh) * 2021-07-30 2023-10-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN115035858A (zh) * 2022-06-29 2022-09-09 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板
CN115294938A (zh) * 2022-08-03 2022-11-04 武汉天马微电子有限公司 一种像素扫描电路、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679247A (zh) * 2010-10-28 2016-06-15 三星显示有限公司 有机发光显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2518276A1 (en) * 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
CN102346999B (zh) * 2011-06-27 2013-11-06 昆山工研院新型平板显示技术中心有限公司 Amoled像素电路及其驱动方法
KR20140028921A (ko) * 2012-08-31 2014-03-10 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101985298B1 (ko) * 2012-10-26 2019-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2014109707A (ja) * 2012-12-03 2014-06-12 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置
KR20140081262A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140096862A (ko) * 2013-01-29 2014-08-06 삼성디스플레이 주식회사 화소, 이를 포함하는 유기 전계 발광 표시 장치 및 이의 구동 방법
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN104167168B (zh) * 2014-06-23 2016-09-07 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN105448235B (zh) 2014-09-28 2018-01-26 昆山工研院新型平板显示技术中心有限公司 Amoled像素单元及其驱动方法、amoled显示装置
US9947269B2 (en) 2015-05-28 2018-04-17 Lg Display Co., Ltd. Organic light emitting display and circuit thereof
US10032413B2 (en) 2015-05-28 2018-07-24 Lg Display Co., Ltd. Organic light emitting display
US10121430B2 (en) * 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
US9818344B2 (en) * 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR20180067768A (ko) * 2016-12-12 2018-06-21 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679247A (zh) * 2010-10-28 2016-06-15 三星显示有限公司 有机发光显示器

Also Published As

Publication number Publication date
CN108133687B (zh) 2022-07-12
US11017720B2 (en) 2021-05-25
US20200111416A1 (en) 2020-04-09
US20210264856A1 (en) 2021-08-26
US20200111415A1 (en) 2020-04-09
US10529283B2 (en) 2020-01-07
US20200118491A1 (en) 2020-04-16
US20240013722A1 (en) 2024-01-11
US10957253B2 (en) 2021-03-23
US11024227B2 (en) 2021-06-01
KR20180063425A (ko) 2018-06-12
US20180158407A1 (en) 2018-06-07
US11769451B2 (en) 2023-09-26
CN108133687A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
KR102547871B1 (ko) 화소 및 이를 가지는 유기전계발광 표시장치
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
KR20230115277A (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치
US10700146B2 (en) Pixel and organic light-emitting display device having the same
KR102561294B1 (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102348062B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
CN108648696B (zh) 像素电路、阵列基板、显示装置和像素驱动方法
US10692440B2 (en) Pixel and organic light emitting display device including the same
KR101142660B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102583838B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20180003390A (ko) 유기발광 표시장치 및 그의 구동 방법
KR20190040849A (ko) 유기 발광 표시 장치 및 그의 구동 방법
US20230108865A1 (en) Pixel of display device
CN114582288A (zh) 有机发光显示设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right