KR20210021219A - 화소 회로 - Google Patents

화소 회로 Download PDF

Info

Publication number
KR20210021219A
KR20210021219A KR1020190100339A KR20190100339A KR20210021219A KR 20210021219 A KR20210021219 A KR 20210021219A KR 1020190100339 A KR1020190100339 A KR 1020190100339A KR 20190100339 A KR20190100339 A KR 20190100339A KR 20210021219 A KR20210021219 A KR 20210021219A
Authority
KR
South Korea
Prior art keywords
transistor
initialization
signal
node
turned
Prior art date
Application number
KR1020190100339A
Other languages
English (en)
Inventor
박세혁
고준철
권상안
노진영
이효진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190100339A priority Critical patent/KR20210021219A/ko
Priority to US16/932,031 priority patent/US11094258B2/en
Priority to EP20190549.4A priority patent/EP3779952A3/en
Priority to CN202010817240.6A priority patent/CN112397028A/zh
Publication of KR20210021219A publication Critical patent/KR20210021219A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

화소 회로는 메인 회로 및 서브 회로를 포함한다. 메인 회로는 제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제3 노드에 연결된 제2 단자를 구비한 구동 트랜지스터 및 제1 전원 전압과 제2 전원 전압 사이에서 구동 트랜지스터와 직렬 연결된 유기 발광 소자를 포함하고, 데이터 라인을 통해 인가된 데이터 신호에 상응하는 구동 전류를 유기 발광 소자로 흐르게 하여 유기 발광 소자를 발광시킨다. 서브 회로는 제1 게이트 신호를 수신하는 게이트 단자, 제1 노드에 연결된 제1 단자 및 제4 노드에 연결된 제2 단자를 구비한 제1 보상 트랜지스터 및 제2 게이트 신호를 수신하는 게이트 단자, 제4 노드에 연결된 제1 단자 및 제3 노드에 연결된 제2 단자를 구비한 제2 보상 트랜지스터를 포함한다. 이 때, 저주파 구동 모드에서, 제1 게이트 신호의 구동 주파수는 n헤르츠이고, 제2 게이트 신호의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠이며, 제1 보상 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 제2 보상 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온된다.

Description

화소 회로{PIXEL CIRCUIT}
본 발명은 화소 회로에 관한 것이다. 보다 상세하게는, 본 발명은 유기 발광 소자(예를 들어, 유기 발광 다이오드), 스토리지 커패시터, 스위칭 트랜지스터, 구동 트랜지스터, 발광 제어 트랜지스터, 보상 트랜지스터, 초기화 트랜지스터 등을 포함하는 화소 회로에 관한 것이다.
일반적으로, 유기 발광 표시 장치에 구비되는 화소 회로는 유기 발광 소자, 스토리지 커패시터, 스위칭 트랜지스터, 구동 트랜지스터, 발광 제어 트랜지스터, 보상 트랜지스터, 초기화 트랜지스터 등을 포함할 수 있다. 이 때, 상기 트랜지스터들이 저온 다결정 실리콘(low temperature poly silicon; LTPS) 트랜지스터들인 경우, 유기 발광 표시 장치가 소정의 구동 주파수 미만으로(예를 들어, 30헤르츠(hertz; Hz) 미만으로) 구동되면 플리커(flicker)가 발생할 수 있다. 다시 말하면, 상기 트랜지스터들이 턴오프되더라도 상기 트랜지스터들을 통해 누설 전류가 흐르기 때문에, 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우 상기 누설 전류에 의해 스토리지 커패시터에 저장된 데이터 신호(즉, 구동 트랜지스터의 게이트 단자의 전압)가 변하고, 그에 따라, 사용자가 휘도 변화를 감지하게 되는 것이다. 특히, 화소 회로가 초기화 동작, 문턱 전압 보상-데이터 기입 동작 및 발광 동작을 순차적으로 수행하는 구조(예를 들어, 소정의 노드에 구동 트랜지스터의 게이트 단자, 스토리지 커패시터의 일 단자, 초기화 트랜지스터의 일 단자, 보상 트랜지스터의 일 단자가 연결된 구조)를 갖는 경우, 보상 트랜지스터와 초기화 트랜지스터가 턴오프됨에도 불구하고 누설 전류가 보상 트랜지스터와 초기화 트랜지스터를 통해 흘러 스토리지 커패시터에 저장된 데이터 신호(즉, 구동 트랜지스터의 게이트 단자의 전압)이 변할 수 있다. 이에, 종래의 화소 회로는 보상 트랜지스터와 초기화 트랜지스터를 각각 듀얼(dual) 구조로 구성함으로써 보상 트랜지스터와 초기화 트랜지스터를 통해 흐르는 누설 전류를 감소시키고 있으나, 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에는 상기 누설 전류의 감소 효과가 미미하다는 한계가 있다.
본 발명의 일 목적은 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 보상 트랜지스터와 초기화 트랜지스터를 통해 흐르는 누설 전류에 의해 구동 트랜지스터의 게이트 단자의 전압이 변하는 것을 최소화(또는 감소)시켜 사용자가 인지 가능한 플리커를 방지할 수 있는 화소 회로를 제공하는 것이다. 다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제3 노드에 연결된 제2 단자를 구비한 구동 트랜지스터 및 제1 전원 전압과 제2 전원 전압 사이에서 상기 구동 트랜지스터와 직렬 연결된 유기 발광 소자를 포함하고, 데이터 라인을 통해 인가된 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자로 흐르게 하여 상기 유기 발광 소자를 발광시키는 메인 회로, 및 상기 제1 게이트 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 제4 노드에 연결된 제2 단자를 구비한 제1 보상 트랜지스터 및 제2 게이트 신호를 수신하는 게이트 단자, 상기 제4 노드에 연결된 제1 단자 및 상기 제3 노드에 연결된 제2 단자를 구비한 제2 보상 트랜지스터를 포함하는 서브 회로를 포함할 수 있다. 이 때, 저주파 구동 모드에서, 상기 제1 게이트 신호의 구동 주파수는 n(단, n은 양의 정수)헤르츠이고, 상기 제2 게이트 신호의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m(단, m은 n이 아닌 양의 정수)헤르츠이며, 상기 제1 보상 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 상기 제2 보상 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온될 수 있다.
일 실시예에 의하면, 상기 저주파 구동 모드에서 상기 제1 게이트 신호의 상기 구동 주파수는 상기 제2 게이트 신호의 상기 구동 주파수보다 높을 수 있다.
일 실시예에 의하면, 상기 제1 게이트 신호와 상기 제2 게이트 신호는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다.
일 실시예에 의하면, 상기 서브 회로는 제1 초기화 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 제5 노드에 연결된 제2 단자를 구비한 제1 초기화 트랜지스터 및 제2 초기화 신호를 수신하는 게이트 단자, 상기 제5 노드에 연결된 제1 단자 및 초기화 전압을 수신하는 제2 단자를 구비한 제2 초기화 트랜지스터를 더 포함할 수 있다. 이 때, 상기 저주파 구동 모드에서, 상기 제1 초기화 신호의 구동 주파수는 n헤르츠이고, 상기 제2 초기화 신호의 구동 주파수는 m헤르츠이며, 상기 제1 초기화 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 상기 제2 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온될 수 있다.
일 실시예에 의하면, 상기 제1 초기화 신호와 상기 제2 초기화 신호는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다.
일 실시예에 의하면, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간에서, 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 제1 보상 트랜지스터와 상기 제2 보상 트랜지스터가 턴온되었다가 턴오프될 수 있다.
일 실시예에 의하면, 상기 초기화 동작 및 상기 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간에서, 상기 제1 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 제1 보상 트랜지스터가 턴온되었다가 턴오프될 수 있다.
일 실시예에 의하면, 상기 서브 회로는 초기화 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 초기화 전압을 수신하는 제2 단자를 구비한 초기화 트랜지스터를 더 포함할 수 있다. 이 때, 상기 저주파 구동 모드에서, 상기 초기화 신호의 구동 주파수는 m헤르츠이고, 상기 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온될 수 있다.
일 실시예에 의하면, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간에서, 상기 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 제1 보상 트랜지스터와 상기 제2 보상 트랜지스터가 턴온되었다가 턴오프될 수 있다.
일 실시예에 의하면, 상기 초기화 동작 및 상기 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간에서, 상기 제1 보상 트랜지스터가 턴온되었다가 턴오프될 수 있다.
일 실시예에 의하면, 상기 메인 회로는 상기 제1 게이트 신호를 수신하는 게이트 단자, 상기 데이터 라인과 연결된 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 스위칭 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제1 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 제1 발광 제어 신호를 수신하는 게이트 단자, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 제1 발광 제어 트랜지스터, 및 제2 발광 제어 신호를 수신하는 게이트 단자, 상기 제3 노드에 연결된 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 제2 발광 제어 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 서브 회로는 바이패스 신호를 수신하는 게이트 단자, 상기 초기화 전압을 수신하는 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 바이패스 트랜지스터를 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제3 노드에 연결된 제2 단자를 구비한 구동 트랜지스터 및 제1 전원 전압과 제2 전원 전압 사이에서 상기 구동 트랜지스터와 직렬 연결된 유기 발광 소자를 포함하고, 데이터 라인을 통해 인가된 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자로 흐르게 하여 상기 유기 발광 소자를 발광시키는 메인 회로, 및 제1 초기화 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 제5 노드에 연결된 제2 단자를 구비한 제1 초기화 트랜지스터, 제2 초기화 신호를 수신하는 게이트 단자, 상기 제5 노드에 연결된 제1 단자 및 초기화 전압을 수신하는 제2 단자를 구비한 제2 초기화 트랜지스터, 및 게이트 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 상기 제3 노드에 연결된 제2 단자를 구비한 보상 트랜지스터를 포함하는 서브 회로를 포함할 수 있다. 이 때, 저주파 구동 모드에서, 상기 제1 초기화 신호의 구동 주파수는 n헤르츠이고, 상기 제2 초기화 신호의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m(단, m은 n이 아닌 양의 정수)헤르츠이며, 상기 게이트 신호의 구동 주파수는 m헤르츠이고, 상기 제1 초기화 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 상기 제2 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온되며, 상기 보상 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온될 수 있다.
일 실시예에 의하면, 상기 저주파 구동 모드에서 상기 제1 초기화 신호의 상기 구동 주파수는 상기 제2 초기화 신호의 상기 구동 주파수보다 높을 수 있다.
일 실시예에 의하면, 상기 제1 초기화 신호와 상기 제2 초기화 신호는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다.
일 실시예에 의하면, 상기 저주파 구동 모드에서 상기 제1 초기화 신호의 상기 구동 주파수는 상기 게이트 신호의 상기 구동 주파수보다 높을 수 있다.
일 실시예에 의하면, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간에서, 상기 제1 초기화 트랜지스터와 상기 제2 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 보상 트랜지스터가 턴온되었다가 턴오프될 수 있다.
일 실시예에 의하면, 상기 초기화 동작 및 상기 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간에서, 상기 제1 초기화 트랜지스터가 턴온되었다가 턴오프될 수 있다.
일 실시예에 의하면, 상기 메인 회로는 상기 게이트 신호를 수신하는 게이트 단자, 상기 데이터 라인과 연결된 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 스위칭 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제1 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 제1 발광 제어 신호를 수신하는 게이트 단자, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 제1 발광 제어 트랜지스터, 및 제2 발광 제어 신호를 수신하는 게이트 단자, 상기 제3 노드에 연결된 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 제2 발광 제어 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 서브 회로는 바이패스 신호를 수신하는 게이트 단자, 상기 초기화 전압을 수신하는 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 바이패스 트랜지스터를 더 포함할 수 있다.
본 발명의 실시예들에 따른 화소 회로는 구동 트랜지스터의 게이트 단자와 일 단자 사이에 직렬 연결된 제1 보상 트랜지스터 및 제2 보상 트랜지스터를 포함(이 때, 제1 보상 트랜지스터의 일 단자가 구동 트랜지스터의 게이트 단자에 연결되고, 제2 보상 트랜지스터의 일 단자가 구동 트랜지스터의 일 단자에 연결됨)하거나 또는 구동 트랜지스터의 게이트 단자와 일 단자 사이에 보상 트랜지스터를 포함하는 구성 및 구동 트랜지스터의 게이트 단자와 초기화 전압을 전달하는 초기화 전압 라인 사이에 직렬 연결된 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 포함(이 때, 제1 초기화 트랜지스터의 일 단자가 구동 트랜지스터의 게이트 단자에 연결되고, 제2 초기화 트랜지스터의 일 단자가 초기화 전압을 전달하는 초기화 전압 라인에 연결됨)하거나 또는 구동 트랜지스터의 게이트 단자와 초기화 전압을 전달하는 초기화 전압 라인 사이에 초기화 트랜지스터를 포함하는 구성을 갖고, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 보상 트랜지스터 및/또는 제1 초기화 트랜지스터를 초(second) 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온시키고(즉, 제1 보상 트랜지스터를 제어하는 제1 게이트 신호의 구동 주파수와 제1 초기화 트랜지스터를 제어하는 제1 초기화 신호의 구동 주파수가 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠임), 제2 보상 트랜지스터 및/또는 제2 초기화 트랜지스터를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온시킴(즉, 제2 보상 트랜지스터를 제어하는 제2 게이트 신호의 구동 주파수와 제2 초기화 트랜지스터를 제어하는 제2 초기화 신호의 구동 주파수가 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠임)으로써, 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 제1 보상 트랜지스터 및/또는 제1 초기화 트랜지스터를 통해 흐르는 누설 전류를 최소화(또는 감소)시켜 사용자가 인지 가능한 플리커가 발생하는 것(즉, 구동 트랜지스터의 게이트 단자의 전압이 변하는 것)을 방지(또는 감소)할 수 있다. 다만, 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 화소 회로를 나타내는 블록도이다.
도 2는 도 1의 화소 회로의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소 회로가 동작하는 일 예를 나타내는 도면이다.
도 4는 종래의 화소 회로에서 제4 노드 및 제5 노드가 플로팅됨에 따라 누설 전류가 흐르는 것을 설명하기 위한 도면이다.
도 5는 도 2의 화소 회로에서 제4 노드 및 제5 노드가 플로팅되지 않음에 따라 누설 전류가 감소하는 것을 설명하기 위한 도면이다.
도 6은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 것을 설명하기 위한 도면이다.
도 7은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 일 예를 나타내는 도면이다.
도 8은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 다른 예를 나타내는 도면이다.
도 9는 도 2의 화소 회로가 저주파 구동 모드로 동작하는 또 다른 예를 나타내는 도면이다.
도 10은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 또 다른 예를 나타내는 도면이다.
도 11은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 또 다른 예를 나타내는 도면이다.
도 12는 도 1의 화소 회로의 다른 예를 나타내는 회로도이다.
도 13은 도 1의 화소 회로의 또 다른 예를 나타내는 회로도이다.
도 14는 도 1의 화소 회로의 또 다른 예를 나타내는 회로도이다.
도 15는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 17은 도 16의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 화소 회로를 나타내는 블록도이고, 도 2는 도 1의 화소 회로의 일 예를 나타내는 회로도이며, 도 3은 도 2의 화소 회로가 동작하는 일 예를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 화소 회로(100)는 메인 회로(120) 및 서브 회로(140)를 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 화소 회로(100)는 매 이미지 프레임(IF(k), IF(k+1), IF(k+2))마다 비발광 구간(즉, 초기화 구간(IP) 및 문턱 전압 보상-데이터 기입 구간(CWP))과 발광 구간(EP)을 순차적으로 수행할 수 있다. 이 때, 비발광 구간(IP+CWP)은 제1 및 제2 발광 제어 신호들(EM1, EM2)의 턴오프 전압 레벨 구간에 상응하고, 발광 구간(EP)은 제1 및 제2 발광 제어 신호들(EM1, EM2)의 턴온 전압 레벨 구간에 상응할 수 있다.
메인 회로(120)는 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS) 사이에서 직렬 연결된 구동 트랜지스터(DT) 및 유기 발광 소자(OLED)를 포함하고, 데이터 라인을 통해 인가된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자(OLED)로 흐르게 하여 유기 발광 소자(OLED)를 발광시킬 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 메인 회로(120)는 유기 발광 소자(OLED), 스토리지 커패시터(CST), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 발광 제어 트랜지스터(ET1) 및 제2 발광 제어 트랜지스터(ET2)를 포함할 수 있다. 유기 발광 소자(OLED)는 제2 발광 제어 트랜지스터(ET2)를 거쳐 제3 노드(N3)에 연결된 애노드(anode) 및 제2 전원 전압(ELVSS)을 수신하는 캐소드(cathode)를 포함할 수 있다. 스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)을 수신하는 제1 단자 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다. 구동 트랜지스터(DT)는 제1 노드(N1)에 연결된 게이트 단자, 제2 노드(N2)에 연결된 제1 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함할 수 있다. 스위칭 트랜지스터(ST)는 제1 게이트 신호(GW1)를 수신하는 게이트 단자, 데이터 신호(DS)를 전달하는 데이터 라인과 연결된 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다. 제1 발광 제어 트랜지스터(ET1)는 제1 발광 제어 신호(EM1)를 수신하는 게이트 단자, 제1 전원 전압(ELVDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다. 제2 발광 제어 트랜지스터(ET2)는 제2 발광 제어 신호(EM2)를 수신하는 게이트 단자, 제3 노드(N3)에 연결된 제1 단자 및 유기 발광 소자(OLED)의 애노드에 연결된 제2 단자를 포함할 수 있다. 한편, 도 2에서는 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)가 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 각각 제어(예를 들어, 제1 발광 제어 트랜지스터(ET1)는 제1 발광 제어 신호(EM1)에 의해 제어되고, 제2 발광 제어 트랜지스터(ET2)는 제1 발광 제어 신호(EM1)가 소정의 시간만큼 지연된 제2 발광 제어 신호(EM2)에 의해 제어)되는 것으로 도시되어 있으나, 이것은 예시적인 것으로서, 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 동일한 발광 제어 신호에 의해 제어될 수도 있다. 실시예에 따라, 메인 회로(120)는 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2) 중 하나만을 포함할 수도 있다.
서브 회로(140)는 제1 노드(N1)와 제3 노드(N3) 사이에 직렬 연결된 제1 보상 트랜지스터(CT1) 및 제2 보상 트랜지스터(CT2)를 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 서브 회로(140)는 제1 보상 트랜지스터(CT1), 제2 보상 트랜지스터(CT2), 제1 초기화 트랜지스터(IT1), 제2 초기화 트랜지스터(IT2) 및 바이패스 트랜지스터(BT)를 포함할 수 있다. 제1 보상 트랜지스터(CT1)는 제1 게이트 신호(GW1)를 수신하는 게이트 단자, 제1 노드(N1)에 연결된 제1 단자 및 제4 노드(N4)에 연결된 제2 단자를 포함할 수 있다. 제2 보상 트랜지스터(CT2)는 제2 게이트 신호(GW2)를 수신하는 게이트 단자, 제4 노드(N4)에 연결된 제1 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함할 수 있다. 제1 초기화 트랜지스터(IT1)는 제1 초기화 신호(GI1)를 수신하는 게이트 단자, 제1 노드(N1)에 연결된 제1 단자 및 제5 노드(N5)에 연결된 제2 단자를 포함할 수 있다. 제2 초기화 트랜지스터(IT2)는 제2 초기화 신호(GI2)를 수신하는 게이트 단자, 제5 노드(N5)에 연결된 제1 단자 및 초기화 전압(VINT)을 수신하는 제2 단자를 포함할 수 있다. 바이패스 트랜지스터(BT)는 바이패스 신호(BI)를 수신하는 게이트 단자, 초기화 전압(VINT)을 수신하는 제1 단자 및 유기 발광 소자(OLED)의 애노드에 연결된 제2 단자를 포함할 수 있다. 실시예에 따라, 바이패스 트랜지스터(BT)를 제어하는 바이패스 신호(BI)는 제1 초기화 트랜지스터(IT1)를 제어하는 제1 초기화 신호(GI1) 또는 제2 초기화 트랜지스터(IT2)를 제어하는 제2 초기화 신호(GI2)일 수 있다. 이 때, 유기 발광 표시 장치의 저주파 구동 모드(예를 들어, 30헤르츠(Hz) 구동)에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)일 수 있다. 이에, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온될 수 있다. 또한, 유기 발광 표시 장치의 저주파 구동 모드(예를 들어, 30헤르츠 구동)에서, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)일 수 있다. 이에, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온될 수 있다.
일 실시예에서, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 게이트 신호(GW1)의 구동 주파수는 제2 게이트 신호(GW2)의 구동 주파수보다 높고, 제1 초기화 신호(GI1)의 구동 주파수는 제2 초기화 신호(GI2)의 구동 주파수보다 높을 수 있다. 예를 들어, 유기 발광 표시 장치의 구동 주파수가 30헤르츠인 경우, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 60헤르츠이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 30헤르츠일 수 있다. 이 경우, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 60개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 30개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온될 수 있다. 또한, 유기 발광 표시 장치의 구동 주파수가 30헤르츠인 경우, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 60헤르츠이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 30헤르츠일 수 있다. 이 경우, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 60개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 30개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온될 수 있다. 따라서, 제1 이미지 프레임의 비발광 구간(IP+CWP)(예를 들어, 노멀 비발광 구간으로 명명)에서는 제1 초기화 트랜지스터(IT1), 제2 초기화 트랜지스터(IT2), 제1 보상 트랜지스터(CT1) 및 제2 보상 트랜지스터(CT2)가 턴온되었다가 턴오프되고, 제1 이미지 프레임을 뒤따르는 제2 이미지 프레임의 비발광 구간(IP+CWP)(예를 들어, 홀드 비발광 구간으로 명명)에서는 제1 초기화 트랜지스터(IT1)와 제1 보상 트랜지스터(CT1)만 턴온되었다가 턴오프될 수 있다. 다만, 이에 대해서는 도 4 내지 도 7을 참조하여 자세하게 설명하기로 한다. 이 때, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)가 서로 상이한 구동 주파수를 가져야 하기 때문에, 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다. 또한, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)가 서로 상이한 구동 주파수를 가져야 하기 때문에, 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다. 일 실시예에서, 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)는 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)와는 독립적으로 생성될 수 있다. 다른 실시예에서, 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)는 인접한 게이트 라인들(또는 수평 라인들로 명명)에 인가되는 제1 게이트 신호(GW1) 및/또는 제2 게이트 신호(GW2)로 대체될 수 있다.
상술한 바와 같이, 화소 회로(100)는 매 이미지 프레임(IF(k), IF(k+1), IF(k+2))마다 비발광 구간(즉, 초기화 구간(IP) 및 문턱 전압 보상-데이터 기입 구간(CWP))과 발광 구간(EP)을 순차적으로 수행할 수 있다. 예를 들어, 초기화 구간(IP)에서는, 제1 초기화 트랜지스터(IT1), 제2 초기화 트랜지스터(IT2) 및 바이패스 트랜지스터(BT)가 턴온됨으로써, 초기화 전압(VINT)(예를 들어, -4V)이 제1 노드(N1)(즉, 구동 트랜지스터(DT)의 게이트 단자)와 유기 발광 소자(OLED)의 애노드에 인가될 수 있다. 이에, 구동 트랜지스터(DT)의 게이트 단자와 유기 발광 소자(OLED)의 애노드가 초기화 전압(VINT)으로 초기화될 수 있다. 문턱 전압 보상-데이터 기입 구간(CWP)에서는, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 보상 트랜지스터(CT1) 및 제2 보상 트랜지스터(CT2)가 턴온됨으로써, 구동 트랜지스터(DT)의 문턱 전압이 보상된 데이터 신호(DS)가 스토리지 커패시터(CST)에 저장될 수 있다. 발광 구간(EP)에서는, 제1 발광 제어 트랜지스터(ET1), 제2 발광 제어 트랜지스터(ET2) 및 구동 트랜지스터(DT)가 턴온됨으로써, 스토리지 커패시터(CST)에 저장된 데이터 신호(DS)에 상응하는 구동 전류가 유기 발광 소자(OLED)로 흐를 수 있다. 이 때, 상기 데이터 신호(DS)에 상응하는 구동 전류가 유기 발광 소자(OLED)로만 흘러야 하기 때문에, 스위칭 트랜지스터(ST), 바이패스 트랜지스터(BT), 제1 보상 트랜지스터(CT1), 제2 보상 트랜지스터(CT2), 제1 초기화 트랜지스터(IT1) 및 제2 초기화 트랜지스터(IT2)는 모두 턴오프될 수 있다. 그러나, 비발광 구간(IP+CWP)에서는, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 턴온되었다가 턴오프된 이후에 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅(floating) 상태가 되기 때문에, 제4 노드(N4)가 계속 플로팅 상태를 유지하게 되면 제4 노드(N4)의 전압은 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)에 인가되는 게이트 신호들(GW1, GW2)의 턴오프 전압(예를 들어, 7.6V)에 해당하는 전압으로 상승할 수 있다. 또한, 비발광 구간(IP+CWP)에서는, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 턴온되었다가 턴오프된 이후에 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태가 되기 때문에, 제5 노드(N5)가 계속 플로팅 상태를 유지하게 되면 제5 노드(N5)의 전압은 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)에 인가되는 초기화 신호들(GI1, GI2)의 턴오프 전압(예를 들어, 7.6V)에 해당하는 전압으로 상승할 수 있다. 이에, 제4 노드(N4)의 전압이 제1 노드(N1)의 전압보다 매우 크기 때문에 누설 전류가 제4 노드(N4)에서 제1 노드(N1)로 제1 보상 트랜지스터(CT1)를 거쳐 흐를 수 있고, 제5 노드(N5)의 전압이 제1 노드(N1)의 전압보다 매우 크기 때문에 누설 전류가 제5 노드(N5)에서 제1 노드(N1)로 제1 초기화 트랜지스터(IT1)를 거쳐 흐를 수 있다. 즉, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태가 되면 제1 노드(N1)의 전압이 변동(즉, 구동 트랜지스터(DT)의 게이트 단자의 전압이 변동)되고, 그에 따라, 유기 발광 소자(OLED)로 흐르는 구동 전류가 변해 사용자가 인지 가능한 플리커가 발생할 수 있다. 또한, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태가 되면 제1 노드(N1)의 전압이 변동(즉, 구동 트랜지스터(DT)의 게이트 단자의 전압이 변동)되고, 그에 따라, 유기 발광 소자(OLED)로 흐르는 구동 전류가 변해 사용자가 인지 가능한 플리커가 발생할 수 있다. 특히, 유기 발광 표시 장치가 상대적으로 높은 주파수로 구동되는 경우에는 누설 전류가 흐르는 시간이 짧아서 상기 플리커에 의한 이미지 품질 저하가 크지 않지만, 유기 발광 표시 장치가 상대적으로 낮은 주파수로 동작하는 경우에는(즉, 유기 발광 표시 장치의 저주파 구동 모드에서는) 누설 전류가 흐르는 시간이 길기 때문에 상기 플리커에 의한 이미지 품질 저하가 클 수 있다.
그러므로, 화소 회로(100)는 구동 트랜지스터(DT)의 게이트 단자(즉, 제1 노드(N1))와 일 단자(즉, 제3 노드(N3)) 사이에 직렬 연결된 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)를 포함(이 때, 제1 보상 트랜지스터(CT1)의 일 단자가 구동 트랜지스터(DT)의 게이트 단자에 연결되고, 제2 보상 트랜지스터(CT2)의 일 단자가 구동 트랜지스터(DT)의 일 단자에 연결됨)하는 구성 및 구동 트랜지스터(DT)의 게이트 단자(즉, 제1 노드(N1))와 초기화 전압(VINT)을 전달하는 초기화 전압 라인 사이에 직렬 연결된 제1 초기화 트랜지스터(IT1) 및 제2 초기화 트랜지스터(IT2)를 포함(이 때, 제1 초기화 트랜지스터(IT1)의 일 단자가 구동 트랜지스터(DT)의 게이트 단자에 연결되고, 제2 초기화 트랜지스터(IT2)의 일 단자가 초기화 전압(VINT)을 전달하는 초기화 전압 라인에 연결됨)하는 구성을 갖고, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 보상 트랜지스터(CT1) 및 제1 초기화 트랜지스터(IT1)를 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온시키고(즉, 제1 보상 트랜지스터(CT1)를 제어하는 제1 게이트 신호(GW1)의 구동 주파수와 제1 초기화 트랜지스터(IT1)를 제어하는 제1 초기화 신호(GI1)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠임), 제2 보상 트랜지스터(CT2) 및 제2 초기화 트랜지스터(IT2)를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온시킬 수 있다(즉, 제2 보상 트랜지스터(CT2)를 제어하는 제2 게이트 신호(GW2)의 구동 주파수와 제2 초기화 트랜지스터(IT2)를 제어하는 제2 초기화 신호(GI2)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠임). 이에, 유기 발광 표시 장치가 저주파 구동 모드로 동작할 때, 일부 비발광 구간(IP+CWP)들에서 제1 게이트 신호(GW1)에 의해 제1 보상 트랜지스터(CT1)가 턴온되고, 제1 초기화 신호(GI1)에 의해 제1 초기화 트랜지스터(IT1)도 턴온되기 때문에, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4) 및 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제(즉, 제1 게이트 신호(GW1)에 의해 제1 보상 트랜지스터(CT1)가 턴온되는 동안에 제1 노드(N1)와 제4 노드(N4)가 전기적으로 연결되고, 제1 초기화 신호(GI1)에 의해 제1 초기화 트랜지스터(IT1)가 턴온되는 동안에 제1 노드(N1)와 제5 노드(N5)가 전기적으로 연결됨)될 수 있다. 그 결과, 화소 회로(100)는 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 일부 비발광 구간(IP+CWP)들에서 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4) 및 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)를 플로팅 상태에서 해제시킬 수 있고, 그에 따라, 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 제1 노드(N1)로 흐르는 누설 전류를 최소화(또는 감소)시켜 사용자가 인지 가능한 플리커가 발생하는 것(즉, 구동 트랜지스터의 게이트 단자의 전압이 변하는 것)을 방지(또는 감소)할 수 있다.
도 4는 종래의 화소 회로에서 제4 노드 및 제5 노드가 플로팅됨에 따라 누설 전류가 흐르는 것을 설명하기 위한 도면이고, 도 5는 도 2의 화소 회로에서 제4 노드 및 제5 노드가 플로팅되지 않음에 따라 누설 전류가 감소하는 것을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 유기 발광 표시 장치의 저주파 구동 모드에서 화소 회로(100)는 종래의 화소 회로(10)에 비해 일부 비발광 구간(IP+CWP)들에서 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 흐르는 누설 전류(LC1, LC2)를 최소화(또는 감소)시킬 수 있다. 다만, 설명의 편의를 위해, 아래에서는 게이트 신호들(GW, GW1, GW2)의 턴오프 전압이 7.6V이고, 초기화 신호들(GI, GI1, GI2)의 턴오프 전압도 7.6V이며, 초기화 전압(VINT)은 -4V라고 가정하고 설명하기로 한다.
상술한 바와 같이, 화소 회로(100)는 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)를 서로 상이한 구동 주파수를 갖는 제1 게이트 신호(GW1)과 제2 게이트 신호(GW2)로 각각 제어하고, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)를 서로 상이한 구동 주파수를 갖는 제1 초기화 신호(GI1)과 제2 초기화 신호(GI2)로 각각 제어함으로써, 일부 비발광 구간(IP+CWP)들에서 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 흐르는 누설 전류(LC1, LC2)를 최소화(또는 감소)시킬 수 있다. 구체적으로, 종래의 화소 회로(10) 및 화소 회로(100)에서 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀(normal) 비발광 구간(IP+CWP) 동안 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 턴온되었다가 턴오프된 후(즉, 제1 노드(N1)를 초기화하는 초기화 동작이 수행), 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 턴온되었다가 턴오프된다(즉, 구동 트랜지스터(DT)의 문턱 전압이 보상된 데이터 신호(DS)를 스토리지 커패시터(CST)에 저장하는 문턱 전압 보상-데이터 기입 동작이 수행)될 수 있다.
한편, 도 4에 도시된 바와 같이, 종래의 화소 회로(10)에서는 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드(hold) 비발광 구간(IP+CWP) 동안 제1 보상 트랜지스터(CT1), 제2 보상 트랜지스터(CT2), 제1 초기화 트랜지스터(IT1) 및 제2 초기화 트랜지스터(IT2)가 모두 턴오프될 수 있다. 다시 말하면, 종래의 화소 회로(10)에서는 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP)에서 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 보상 트랜지스터(CT1), 제2 보상 트랜지스터(CT2), 제1 발광 제어 트랜지스터(ET1), 제2 발광 제어 트랜지스터(ET2), 제1 초기화 트랜지스터(IT1), 제2 초기화 트랜지스터(IT2) 및 바이패스 트랜지스터(BT)가 모두 턴오프(즉, ST(OFF), DT(OFF), CT1(OFF), CT2(OFF), ET1(OFF), ET2(OFF), IT1(OFF), IT2(OFF), BT(OFF)로 표시)될 수 있다. 이 때, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 모두 턴오프되기 때문에, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)는 플로팅 상태가 될 수 있다(즉, N4(FLOATING)으로 표시). 이에, 제1 보상 트랜지스터(CT1)의 게이트 단자와 제2 보상 트랜지스터(CT2)의 게이트 단자에 인가되는 게이트 신호(GW)가 7.6V의 턴오프 전압을 갖기 때문에, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)도 게이트 신호(GW)의 영향으로 대략 7.6V의 전압을 가질 수 있다. 그 결과, 제4 노드(N4)의 전압이 7.6V이고, 제1 노드(N1)의 전압은 데이터 신호에 상응하는 전압(예를 들어, 31계조에서 0.63V, 87계조에서 -0.03V, 255계조에서 -0.7V 등)이기 때문에, 제1 누설 전류(LC1)가 제4 노드(N4)에서 제1 노드(N1)로 제1 보상 트랜지스터(CT1)를 거쳐 흐르게 된다. 마찬가지로, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 모두 턴오프되기 때문에, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)는 플로팅 상태가 될 수 있다(즉, N5(FLOATING)으로 표시). 이에, 제1 초기화 트랜지스터(IT1)의 게이트 단자와 제2 초기화 트랜지스터(IT2)의 게이트 단자에 인가되는 초기화 신호(GI)가 7.6V의 턴오프 전압을 갖기 때문에, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)도 초기화 신호(GI)의 영향으로 대략 7.6V의 전압을 가질 수 있다. 그 결과, 제5 노드(N4)의 전압이 7.6V이고, 제1 노드(N1)의 전압은 데이터 신호에 상응하는 전압이기 때문에, 제2 누설 전류(LC2)가 제5 노드(N5)에서 제1 노드(N1)로 제1 초기화 트랜지스터(IT1)를 거쳐 흐르게 된다. 이와 같이, 종래의 화소 회로(10)에서는 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP) 동안 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 흐르는 누설 전류(LC1, LC2)에 의해 구동 트랜지스터(DT)의 게이트 단자(즉, 제1 노드(N1))의 전압이 변하고, 그에 따라, 유기 발광 소자(OLED)의 발광 휘도가 변해 사용자가 인지 가능한 플리커가 발생할 수 있다.
반면에, 도 5에 도시된 바와 같이, 화소 회로(100)에서는 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP) 동안 제2 보상 트랜지스터(CT2) 및 제2 초기화 트랜지스터(IT2)는 턴오프되지만, 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)은 턴온되었다가 턴오프(즉, 제1 보상 트랜지스터(CT1)가 소정의 시간 동안 턴온되고, 제1 초기화 트랜지스터(IT1)가 소정의 시간 동안 턴온)될 수 있다. 다시 말하면, 화소 회로(100)에서는 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP)에서 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 보상 트랜지스터(CT1) 및 제1 초기화 트랜지스터(IT1)가 턴온(즉, ST(ON), DT(ON), CT1(ON), IT1(ON)으로 표시)되고, 제2 보상 트랜지스터(CT2), 제2 초기화 트랜지스터(IT2), 제1 발광 제어 트랜지스터(ET1), 제2 발광 제어 트랜지스터(ET2) 및 바이패스 트랜지스터(BT)는 턴오프(즉, CT2(OFF), IT2(OFF), ET1(OFF), ET2(OFF), BT(OFF)로 표시)될 수 있다. 이 때, 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)가 소정의 시간 동안 턴온되기 때문에, 제1 보상 트랜지스터(CT1)가 턴온되는 동안에 제1 노드(N1)와 제4 노드(N4)가 전기적으로 연결되고, 제1 초기화 트랜지스터(IT1)가 턴온되는 동안에 제1 노드(N1)와 제5 노드(N5)가 전기적으로 연결될 수 있다. 따라서, 화소 회로(100)에서는 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP)에서 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제(즉, N4(NON-FLOATING)으로 표시)되고, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해재(즉, N5(NON-FLOATING))될 수 있다. 즉, 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)와 구동 트랜지스터(DT)의 게이트 단자에 해당하는 제1 노드(N1) 사이의 전압차가 줄어들어 제1 누설 전류(LC1)가 감소하고, 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)와 구동 트랜지스터(DT)의 게이트 단자에 해당하는 제1 노드(N1) 사이의 전압차가 줄어들어 제2 누설 전류(LC2)도 감소할 수 있다. 이와 같이, 화소 회로(100)에서는 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP) 동안 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 흐르는 누설 전류(LC1, LC2)에 의해 사용자가 인지 가능한 플리커가 발생하는 것(즉, 구동 트랜지스터(DT)의 게이트 단자의 전압이 변하는 것)이 방지(또는 감소)될 수 있다. 한편, 도 5에서는 화소 회로(100)에 포함된 스위칭 트랜지스터(ST)의 게이트 단자에 제1 게이트 신호(GW1)가 인가되는 것으로 도시되어 있으나, 실시예에 따라, 화소 회로(100)에 포함된 스위칭 트랜지스터(ST)의 게이트 단자에 제2 게이트 신호(GW2)가 인가될 수도 있다. 이 경우, 화소 회로(100)에서 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간(IP+CWP) 동안 스위칭 트랜지스터(ST)와 구동 트랜지스터(DT)가 턴오프 상태를 유지할 수도 있다.
도 6은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 것을 설명하기 위한 도면이고, 도 7은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 일 예를 나타내는 도면이다.
도 6 내지 도 7을 참조하면, 유기 발광 표시 장치의 저주파 모드에서 화소 회로(100)가 매 이미지 프레임마다 초기화 구간(IP), 문턱 전압 보상-데이터 기입 구간(CWP) 및 발광 구간(EP)을 순차적으로 수행할 수 있다. 상술한 바와 같이, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠이며, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠일 수 있다. 한편, 제1 발광 제어 신호(EM1)의 구동 주파수와 제2 발광 제어 신호(EM2)의 구동 주파수는 제1 게이트 신호(GW1)의 구동 주파수와 동일(즉, 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠)할 수 있다. 이에, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되며, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온될 수 있다. 다만, 설명의 편의를 위해, 아래에서는 유기 발광 표시 장치의 구동 주파수가 30헤르츠이고, 제1 게이트 신호(GW1)의 구동 주파수가 60헤르츠이며, 제2 게이트 신호(GW2)의 구동 주파수가 30헤르츠이고, 제1 초기화 신호(GI1)의 구동 주파수가 60헤르츠이며, 제2 초기화 신호(GI2)의 구동 주파수가 30헤르츠이고, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)가 초 당 60개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)가 초 당 30개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되며, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)가 초 당 60개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)가 초 당 30개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되는 것으로 가정하여 설명하기로 한다.
제1 이미지 프레임의 비발광 구간(IP+CWP)(즉, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간)에서는 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)가 소정의 시간 동안 턴온 전압 레벨을 갖고, 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)도 소정의 시간 동안 턴온 전압 레벨을 가질 수 있다(즉, GW1(ON), GW2(ON), GI1(ON), GI2(ON)으로 표시). 구체적으로, 도 2 및 도 7에 도시된 바와 같이, 제1 이미지 프레임의 비발광 구간(IP+CWP)에서 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 턴오프될 수 있다. 이 때, 제1 이미지 프레임의 초기화 구간(IP)에서 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)에 의해 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 턴온되었다가 턴오프된 후, 제1 이미지 프레임의 문턱 전압 보상-데이터 기입 구간(CWP)에서 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)에 의해 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 턴온되었다가 턴오프될 수 있다. 이후, 제1 이미지 프레임의 발광 구간(EP)에서 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)가 턴온될 수 있다. 다음, 제1 이미지 프레임을 뒤따르는 제2 이미지 프레임의 비발광 구간(IP+CWP)(즉, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간)에서는 제2 게이트 신호(GW2)와 제2 초기화 신호(GI2)는 턴오프 전압 레벨을 갖고, 제1 게이트 신호(GW1)와 제1 초기화 신호(GI1)는 소정의 시간 동안 턴온 전압 레벨을 가질 수 있다(즉, GW1(ON), GW2(OFF), GI1(ON), GI2(OFF)으로 표시). 구체적으로, 도 2 및 도 7에 도시된 바와 같이, 제2 이미지 프레임의 비발광 구간(IP+CWP)에서 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 턴오프될 수 있다. 이 때, 제2 이미지 프레임의 초기화 구간(IP)에서 제2 초기화 신호(GI2)에 의해 제2 초기화 트랜지스터(IT2)는 턴오프 상태를 유지하고, 제2 이미지 프레임의 문턱 전압 보상-데이터 기입 구간(CWP)에서 제2 게이트 신호(GW2)에 의해 제2 보상 트랜지스터(CT2)도 턴오프 상태를 유지할 수 있다. 그러나, 제2 이미지 프레임의 초기화 구간(IP)에서 제1 초기화 신호(GI1)에 의해 제1 초기화 트랜지스터(IT1)는 턴온되었다가 턴오프되고(즉, 제1 노드(N1)와 제5 노드(N5)가 전기적으로 연결), 제2 이미지 프레임의 문턱 전압 보상-데이터 기입 구간(CWP)에서 제1 게이트 신호(GW1)에 의해 제1 보상 트랜지스터(CT1)가 턴온되었다가 턴오프될 수 있다(즉, 제1 노드(N1)와 제4 노드(N4)가 전기적으로 연결). 그 결과, 도 5를 참조하여 설명한 바와 같이, 제2 이미지 프레임의 비발광 구간(IP+CWP)에서는 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 흐르는 누설 전류(LC1, LC2)가 감소될 수 있다.
다음, 제2 이미지 프레임을 뒤따르는 제3 이미지 프레임의 비발광 구간(IP+CWP)(즉, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간)에서는 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)가 소정의 시간 동안 턴온 전압 레벨을 갖고, 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)도 소정의 시간 동안 턴온 전압 레벨을 가질 수 있다(즉, GW1(ON), GW2(ON), GI1(ON), GI2(ON)으로 표시). 구체적으로, 도 2 및 도 7에 도시된 바와 같이, 제3 이미지 프레임의 비발광 구간(IP+CWP)에서 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 턴오프될 수 있다. 이 때, 제3 이미지 프레임의 초기화 구간(IP)에서 제1 초기화 신호(GI1)와 제2 초기화 신호(GI2)에 의해 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 턴온되었다가 턴오프된 후, 제3 이미지 프레임의 문턱 전압 보상-데이터 기입 구간(CWP)에서 제1 게이트 신호(GW1)와 제2 게이트 신호(GW2)에 의해 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 턴온되었다가 턴오프될 수 있다. 이후, 제3 이미지 프레임의 발광 구간(EP)에서 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)가 턴온될 수 있다. 다음, 제3 이미지 프레임을 뒤따르는 제4 이미지 프레임의 비발광 구간(IP+CWP)(즉, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간)에서는 제2 게이트 신호(GW2)와 제2 초기화 신호(GI2)는 턴오프 전압 레벨을 갖고, 제1 게이트 신호(GW1)와 제1 초기화 신호(GI1)는 소정의 시간 동안 턴온 전압 레벨을 가질 수 있다(즉, GW1(ON), GW2(OFF), GI1(ON), GI2(OFF)으로 표시). 구체적으로, 도 2 및 도 7에 도시된 바와 같이, 제4 이미지 프레임의 비발광 구간(IP+CWP)에서 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)에 의해 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 턴오프될 수 있다. 이 때, 제4 이미지 프레임의 초기화 구간(IP)에서 제2 초기화 신호(GI2)에 의해 제2 초기화 트랜지스터(IT2)는 턴오프 상태를 유지하고, 제4 이미지 프레임의 문턱 전압 보상-데이터 기입 구간(CWP)에서 제2 게이트 신호(GW2)에 의해 제2 보상 트랜지스터(CT2)도 턴오프 상태를 유지할 수 있다. 그러나, 제4 이미지 프레임의 초기화 구간(IP)에서 제1 초기화 신호(GI1)에 의해 제1 초기화 트랜지스터(IT1)는 턴온되었다가 턴오프되고(즉, 제1 노드(N1)와 제5 노드(N5)가 전기적으로 연결), 제4 이미지 프레임의 문턱 전압 보상-데이터 기입 구간(CWP)에서 제1 게이트 신호(GW1)에 의해 제1 보상 트랜지스터(CT1)가 턴온되었다가 턴오프될 수 있다(즉, 제1 노드(N1)와 제4 노드(N4)가 전기적으로 연결). 그 결과, 도 5를 참조하여 설명한 바와 같이, 제4 이미지 프레임의 비발광 구간(IP+CWP)에서는 제1 보상 트랜지스터(CT1)와 제1 초기화 트랜지스터(IT1)를 통해 흐르는 누설 전류(LC1, LC2)가 감소될 수 있다.
이러한 방식으로, 제1 보상 트랜지스터(CT1)는 초 당 60개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 보상 트랜지스터(CT2)는 초 당 30개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되며, 제1 초기화 트랜지스터(IT1)는 초 당 60개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온되고, 제2 초기화 트랜지스터(IT2)는 초 당 30개의 비발광 구간(IP+CWP)들에서 소정의 시간 동안 턴온될 수 있다. 이를 위해, 제1 보상 트랜지스터(CT1)를 제어하는 제1 게이트 신호(GW1)는 유기 발광 표시 장치의 구동 주파수보다 높은 60헤르츠의 구동 주파수를 갖도록 생성(즉, 60Hz로 표시)되고, 제2 보상 트랜지스터(CT2)를 제어하는 제2 게이트 신호(GW2)는 유기 발광 표시 장치의 구동 주파수에 해당하는 30헤르츠의 구동 주파수를 갖도록 생성(즉, 30Hz로 표시)되며, 제1 초기화 트랜지스터(IT1)를 제어하는 제1 초기화 신호(GI1)는 유기 발광 표시 장치의 구동 주파수보다 높은 60헤르츠의 구동 주파수를 갖도록 생성(즉, 60Hz로 표시)되고, 제2 초기화 트랜지스터(IT2)를 제어하는 제2 초기화 신호(GI2)는 유기 발광 표시 장치의 구동 주파수에 해당하는 30헤르츠의 구동 주파수를 갖도록 생성(즉, 30Hz로 표시)될 수 있다. 이 때, 제1 보상 트랜지스터(CT1)를 제어하는 제1 게이트 신호(GW1)와 제2 보상 트랜지스터(CT2)를 제어하는 제2 게이트 신호(GW2)는 서로 상이한 구동 주파수를 가지므로, 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다. 마찬가지로, 제1 초기화 트랜지스터(IT1)를 제어하는 제1 초기화 신호(GI1)와 제2 초기화 트랜지스터(IT2)를 제어하는 제2 초기화 신호(GI2)는 서로 상이한 구동 주파수를 가지므로, 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성될 수 있다. 한편, 상기에서는 유기 발광 표시 장치의 구동 주파수가 30헤르츠(즉, 유기 발광 표시 장치의 저주파 구동 모드)이고, 제1 보상 트랜지스터(CT1)를 제어하는 제1 게이트 신호(GW1)의 구동 주파수가 60헤르츠이며, 제2 보상 트랜지스터(CT2)를 제어하는 제2 게이트 신호(GW2)의 구동 주파수가 30헤르츠이고, 제1 초기화 트랜지스터(IT1)를 제어하는 제1 초기화 신호(GI1)의 구동 주파수가 60헤르츠이며, 제2 초기화 트랜지스터(IT2)를 제어하는 제2 초기화 신호(GI2)의 구동 주파수가 30헤르츠인 것으로 설명하였으나, 이것은 예시적인 것으로서, 제1 게이트 신호(GW1)의 구동 주파수, 제2 게이트 신호(GW2)의 구동 주파수, 제1 초기화 신호(GI1)의 구동 주파수 및 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 따라 다양하게 설정될 수 있음을 이해하여야 한다.
도 8은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 다른 예를 나타내는 도면이다.
도 8을 참조하면, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이며, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)일 수 있다. 한편, 제1 발광 제어 신호(EM1)의 구동 주파수와 제2 발광 제어 신호(EM2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)일 수 있다. 도 8에 도시된 바와 같이, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온되며, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온될 수 있다. 즉, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간은 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간보다 길고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 또한, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간은 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간보다 길고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 일 실시예에서, 도 8에 도시된 바와 같이, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 시작점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 시작점에 일치하고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 종료점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 종료점보다 빠르며, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 시작점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 시작점에 일치하고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 종료점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 종료점보다 빠를 수 있다. 따라서, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 동시에 턴오프되지 않기 때문에, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간과 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 또한, 이미지 프레임의 홀드 비발광 구간(IP+CWP)에서는 제1 보상 트랜지스터(CT1)가 제1 시간 동안 턴온됨으로써 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 제1 누설 전류(LC1)가 감소할 수 있다. 마찬가지로, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 동시에 턴오프되지 않기 때문에, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간과 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 또한, 이미지 프레임의 홀드 비발광 구간(IP+CWP)에서는 제1 초기화 트랜지스터(IT1)가 제1 시간 동안 턴온됨으로써 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 제2 누설 전류(LC2)가 감소할 수 있다.
도 9는 도 2의 화소 회로가 저주파 구동 모드로 동작하는 또 다른 예를 나타내는 도면이다.
도 9를 참조하면, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이며, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)일 수 있다. 한편, 제1 발광 제어 신호(EM1)의 구동 주파수와 제2 발광 제어 신호(EM2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)일 수 있다. 이 경우, 이미지 프레임의 홀드 비발광 구간(IP+CWP)에서 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1), 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2), 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1) 및 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)가 모두 턴오프되기 때문에, 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 제1 누설 전류(LC1)와 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 제2 누설 전류(LC2)는 클 수 있다. 도 9에 도시된 바와 같이, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온되며, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온될 수 있다. 즉, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간은 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간보다 길고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 또한, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간은 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간보다 길고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 일 실시예에서, 도 9에 도시된 바와 같이, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 시작점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 시작점에 일치하고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 종료점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 종료점보다 빠르며, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 시작점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 시작점에 일치하고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 종료점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 종료점보다 빠를 수 있다. 따라서, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 동시에 턴오프되지 않기 때문에, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간과 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 제1 누설 전류(LC1)가 감소할 수 있다. 마찬가지로, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 동시에 턴오프되지 않기 때문에, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간과 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 제2 누설 전류(LC2)가 감소할 수 있다.
도 10은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 또 다른 예를 나타내는 도면이다.
도 10을 참조하면, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이며, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)일 수 있다. 한편, 제1 발광 제어 신호(EM1)의 구동 주파수와 제2 발광 제어 신호(EM2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)일 수 있다. 도 10에 도시된 바와 같이, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온되며, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 n개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온될 수 있다. 즉, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간은 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간보다 길고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 또한, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간은 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간보다 길고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 일 실시예에서, 도 10에 도시된 바와 같이, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 시작점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 시작점보다 늦고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 종료점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 종료점에 일치하며, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 시작점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 시작점보다 늦고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 종료점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 종료점에 일치할 수 있다. 따라서, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 동시에 턴오프되지 않기 때문에, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간과 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 또한, 이미지 프레임의 홀드 비발광 구간(IP+CWP)에서는 제1 보상 트랜지스터(CT1)가 제1 시간 동안 턴온됨으로써 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 제1 누설 전류(LC1)가 감소할 수 있다. 마찬가지로, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 동시에 턴오프되지 않기 때문에, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간과 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 또한, 이미지 프레임의 홀드 비발광 구간(IP+CWP)에서는 제1 초기화 트랜지스터(IT1)가 제1 시간 동안 턴온됨으로써 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 제2 누설 전류(LC2)가 감소할 수 있다. 한편, 실시예에 따라, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 시작점이 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 시작점보다 늦고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 종료점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 종료점보다 빠를 수도 있다.
도 11은 도 2의 화소 회로가 저주파 구동 모드로 동작하는 또 다른 예를 나타내는 도면이다.
도 11을 참조하면, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이며, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠(예를 들어, 30헤르츠)일 수 있다. 한편, 제1 발광 제어 신호(EM1)의 구동 주파수와 제2 발광 제어 신호(EM2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠(예를 들어, 60헤르츠)일 수 있다. 이 경우, 이미지 프레임의 홀드 비발광 구간(IP+CWP)에서 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1), 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2), 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1) 및 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)가 모두 턴오프되기 때문에, 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 제1 누설 전류(LC1)와 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 제2 누설 전류(LC2)는 클 수 있다. 도 11에 도시된 바와 같이, 제1 게이트 신호(GW1)에 의해 제어되는 제1 보상 트랜지스터(CT1)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 게이트 신호(GW2)에 의해 제어되는 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온되며, 제1 초기화 신호(GI1)에 의해 제어되는 제1 초기화 트랜지스터(IT1)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제1 시간(예를 들어, 2개의 수평 기간(2H)) 동안 턴온되고, 제2 초기화 신호(GI2)에 의해 제어되는 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간(IP+CWP)들에서 제2 시간(예를 들어, 1개의 수평 기간(1H)) 동안 턴온될 수 있다. 즉, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간은 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간보다 길고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 또한, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간은 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간보다 길고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간에 오버랩될 수 있다. 일 실시예에서, 도 11에 도시된 바와 같이, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 시작점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 시작점보다 늦고, 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간의 종료점은 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간의 종료점에 일치하며, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 시작점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 시작점보다 늦고, 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간의 종료점은 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간의 종료점에 일치할 수 있다. 따라서, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)가 동시에 턴오프되지 않기 때문에, 제1 게이트 신호(GW1)의 턴온 전압 레벨 구간과 제2 게이트 신호(GW2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 제1 누설 전류(LC1)가 감소할 수 있다. 마찬가지로, 이미지 프레임의 노멀 비발광 구간(IP+CWP)에서 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2)가 동시에 턴오프되지 않기 때문에, 제1 초기화 신호(GI1)의 턴온 전압 레벨 구간과 제2 초기화 신호(GI2)의 턴온 전압 레벨 구간이 오버랩되지 않는 구간 동안 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 그 결과, 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 제2 누설 전류(LC2)가 감소할 수 있다.
도 12는 도 1의 화소 회로의 다른 예를 나타내는 회로도이다.
도 12를 참조하면, 화소 회로(200)는 메인 회로 및 서브 회로를 포함할 수 있다. 이 때, 메인 회로는 데이터 라인을 통해 인가된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자(OLED)로 흐르게 하여 유기 발광 소자(OLED)를 발광시킬 수 있다. 예를 들어, 메인 회로는 유기 발광 소자(OLED), 스토리지 커패시터(CST), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 발광 제어 트랜지스터(ET1) 및 제2 발광 제어 트랜지스터(ET2)를 포함할 수 있다. 실시예에 따라, 메인 회로는 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2) 중 하나만을 포함할 수도 있다. 서브 회로는 화소 회로(200)의 초기화 동작 및 문턱 전압 보상 동작을 수행할 수 있다. 예를 들어, 서브 회로는 제1 보상 트랜지스터(CT1), 제2 보상 트랜지스터(CT2), 초기화 트랜지스터(IT) 및 바이패스 트랜지스터(BT)를 포함할 수 있다. 실시예에 따라, 메인 회로는 바이패스 트랜지스터(BT)를 포함하지 않을 수도 있다. 한편, 화소 회로(200)는 초기화 트랜지스터(IT)가 듀얼 구조를 가지지 않는다는 점을 제외하고는 도 2의 화소 회로(100)와 실질적으로 동일하므로, 화소 회로(200)를 설명함에 있어 도 2의 화소 회로(100)와 중복되는 설명은 생략하기로 한다. 초기화 트랜지스터(IT)는 초기화 신호(GI)를 수신하는 게이트 단자, 제1 노드(N1)에 연결된 제1 단자 및 초기화 전압(VINT)을 수신하는 제2 단자를 포함할 수 있다. 상술한 바와 같이, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠이며, 제1 보상 트랜지스터(CT1)는 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온되고, 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 이 때, 제1 게이트 신호(GW1)의 구동 주파수는 제2 게이트 신호(GW2)의 구동 주파수보다 높을 수 있다(즉, n>m). 또한, 유기 발광 표시 장치의 저주파 구동 모드에서, 초기화 신호(GI)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠이고, 초기화 트랜지스터(IT)는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 이와 같이, 화소 회로(200)는 구동 트랜지스터(DT)의 게이트 단자(즉, 제1 노드(N1))와 일 단자(즉, 제3 노드(N3)) 사이에 직렬 연결된 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)를 포함(이 때, 제1 보상 트랜지스터(CT1)의 일 단자가 구동 트랜지스터(DT)의 게이트 단자에 연결되고, 제2 보상 트랜지스터(CT2)의 일 단자가 구동 트랜지스터(DT)의 일 단자에 연결됨)하는 구성을 갖고, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 보상 트랜지스터(CT1)를 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온(즉, 제1 보상 트랜지스터(CT1)를 제어하는 제1 게이트 신호(GW1)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠임)시키고, 제2 보상 트랜지스터(CT2)를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온(즉, 제2 보상 트랜지스터(CT2)를 제어하는 제2 게이트 신호(GW2)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠임)시킴으로써, 특정 비발광 구간들(즉, 홀드 비발광 구간들)에서는 제1 보상 트랜지스터(CT1)만 소정의 시간 동안 턴온되어 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 그 결과, 화소 회로(200)는 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 누설 전류를 일부 비발광 구간들(즉, 홀드 비발광 구간들)에서 최소화(또는 감소)시킬 수 있고, 그에 따라, 사용자가 인지 가능한 플리커가 발생하는 것을 방지할 수 있다.
도 13은 도 1의 화소 회로의 또 다른 예를 나타내는 회로도이다.
도 13을 참조하면, 화소 회로(300)는 메인 회로 및 서브 회로를 포함할 수 있다. 이 때, 메인 회로는 데이터 라인을 통해 인가된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자(OLED)로 흐르게 하여 유기 발광 소자(OLED)를 발광시킬 수 있다. 예를 들어, 메인 회로는 유기 발광 소자(OLED), 스토리지 커패시터(CST), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 발광 제어 트랜지스터(ET1) 및 제2 발광 제어 트랜지스터(ET2)를 포함할 수 있다. 실시예에 따라, 메인 회로는 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2) 중 하나만을 포함할 수도 있다. 서브 회로는 화소 회로(300)의 초기화 동작 및 문턱 전압 보상 동작을 수행할 수 있다. 예를 들어, 서브 회로는 보상 트랜지스터(CT), 제1 초기화 트랜지스터(IT1), 제2 초기화 트랜지스터(IT2) 및 바이패스 트랜지스터(BT)를 포함할 수 있다. 실시예에 따라, 메인 회로는 바이패스 트랜지스터(BT)를 포함하지 않을 수도 있다. 한편, 화소 회로(300)는 보상 트랜지스터(CT)가 듀얼 구조를 가지지 않는다는 점을 제외하고는 도 2의 화소 회로(100)와 실질적으로 동일하므로, 화소 회로(300)를 설명함에 있어 도 2의 화소 회로(100)와 중복되는 설명은 생략하기로 한다. 보상 트랜지스터(CT)는 게이트 신호(GW)를 수신하는 게이트 단자, 제1 노드(N1)에 연결된 제1 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함할 수 있다. 상술한 바와 같이, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠이고, 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠이며, 제1 초기화 트랜지스터(IT1)는 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온되고, 제2 초기화 트랜지스터(IT2)는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 이 때, 제1 초기화 신호(GI1)의 구동 주파수는 제2 초기화 신호(GI2)의 구동 주파수보다 높을 수 있다(즉, n>m). 또한, 유기 발광 표시 장치의 저주파 구동 모드에서, 게이트 신호(GW)의 구동 주파수는 m헤르츠이고, 보상 트랜지스터(CT)는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 이와 같이, 화소 회로(300)는 구동 트랜지스터(DT)의 게이트 단자(즉, 제1 노드(N1))와 초기화 전압(VINT)을 전달하는 초기화 전압 라인 사이에 직렬 연결된 제1 초기화 트랜지스터(IT1) 및 제2 초기화 트랜지스터(IT2)를 포함(이 때, 제1 초기화 트랜지스터(IT1)의 일 단자가 구동 트랜지스터(DT)의 게이트 단자에 연결되고, 제2 초기화 트랜지스터(IT2)의 일 단자가 초기화 전압(VINT)을 전달하는 초기화 전압 라인에 연결됨)하는 구성을 갖고, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 초기화 트랜지스터(IT1)를 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온(즉, 제1 초기화 트랜지스터(IT1)를 제어하는 제1 초기화 신호(GI1)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠임)시키고, 제2 초기화 트랜지스터(IT2)를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온(즉, 제2 초기화 트랜지스터(IT2)를 제어하는 제2 초기화 신호(GI2)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠임)시킬 수 있다. 이에, 특정 비발광 구간들(즉, 홀드 비발광 구간들)에서는 제1 초기화 트랜지스터(IT1)만 소정의 시간 동안 턴온되어 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)가 플로팅 상태에서 해제될 수 있다. 그 결과, 화소 회로(300)는 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 제1 초기화 트랜지스터(IT1)와 제2 초기화 트랜지스터(IT2) 사이의 제5 노드(N5)에서 제1 초기화 트랜지스터(IT1)를 거쳐 제1 노드(N1)로 흐르는 누설 전류를 일부 비발광 구간들(즉, 홀드 비발광 구간들)에서 최소화(또는 감소)시킬 수 있고, 그에 따라, 사용자가 인지 가능한 플리커가 발생하는 것을 방지할 수 있다.
도 14는 도 1의 화소 회로의 또 다른 예를 나타내는 회로도이다.
도 14를 참조하면, 화소 회로(400)는 메인 회로 및 서브 회로를 포함할 수 있다. 이 때, 메인 회로는 데이터 라인을 통해 인가된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자(OLED)로 흐르게 하여 유기 발광 소자(OLED)를 발광시킬 수 있다. 예를 들어, 메인 회로는 유기 발광 소자(OLED), 스토리지 커패시터(CST), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 제1 발광 제어 트랜지스터(ET1) 및 제2 발광 제어 트랜지스터(ET2)를 포함할 수 있다. 실시예에 따라, 메인 회로는 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2) 중 하나만을 포함할 수도 있다. 서브 회로는 화소 회로(400)의 문턱 전압 보상 동작을 수행할 수 있다. 예를 들어, 서브 회로는 제1 보상 트랜지스터(CT1) 및 제2 보상 트랜지스터(CT2)를 포함할 수 있다. 한편, 화소 회로(400)는 제1 초기화 트랜지스터(IT1), 제2 초기화 트랜지스터(IT2) 및 바이패스 트랜지스터(BT)를 포함하지 않는다는 점을 제외하고는 도 2의 화소 회로(100)와 실질적으로 동일하므로, 화소 회로(400)를 설명함에 있어 도 2의 화소 회로(100)와 중복되는 설명은 생략하기로 한다. 상술한 바와 같이, 유기 발광 표시 장치의 저주파 구동 모드에서, 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠이고, 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠이며, 제1 보상 트랜지스터(CT1)는 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온되고, 제2 보상 트랜지스터(CT2)는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 이 때, 제1 게이트 신호(GW1)의 구동 주파수는 제2 게이트 신호(GW2)의 구동 주파수보다 높을 수 있다(즉, n>m). 이와 같이, 화소 회로(400)는 구동 트랜지스터(DT)의 게이트 단자(즉, 제1 노드(N1))와 일 단자(즉, 제3 노드(N3)) 사이에 직렬 연결된 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2)를 포함(이 때, 제1 보상 트랜지스터(CT1)의 일 단자가 구동 트랜지스터(DT)의 게이트 단자에 연결되고, 제2 보상 트랜지스터(CT2)의 일 단자가 구동 트랜지스터(DT)의 일 단자에 연결됨)하는 구성을 갖고, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 보상 트랜지스터(CT1)를 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온(즉, 제1 보상 트랜지스터(CT1)를 제어하는 제1 게이트 신호(GW1)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수보다 높은 n헤르츠임)시키고, 제2 보상 트랜지스터(CT2)를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온(즉, 제2 보상 트랜지스터(CT2)를 제어하는 제2 게이트 신호(GW2)의 구동 주파수가 유기 발광 표시 장치의 구동 주파수에 해당하는 m헤르츠임)시킴으로써, 특정 비발광 구간들(즉, 홀드 비발광 구간들)에서는 제1 보상 트랜지스터(CT1)만 소정의 시간 동안 턴온되어 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)가 플로팅 상태에서 해제될 수 있다. 그 결과, 화소 회로(400)는 유기 발광 표시 장치가 저주파 구동 모드로 동작하는 경우에 제1 보상 트랜지스터(CT1)와 제2 보상 트랜지스터(CT2) 사이의 제4 노드(N4)에서 제1 보상 트랜지스터(CT1)를 거쳐 제1 노드(N1)로 흐르는 누설 전류를 일부 비발광 구간들(즉, 홀드 비발광 구간들)에서 최소화(또는 감소)시킬 수 있고, 그에 따라, 사용자가 인지 가능한 플리커가 발생하는 것을 방지할 수 있다.
도 15는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 15를 참조하면, 유기 발광 표시 장치(500)는 표시 패널(510) 및 표시 패널 구동 회로(520)를 포함할 수 있다.
표시 패널(510)은 화소 회로(511)들을 포함할 수 있다. 이 때, 화소 회로(511)들 각각은 메인 회로 및 서브 회로를 포함할 수 있다. 메인 회로는 데이터 라인을 통해 인가된 데이터 신호(DS)에 상응하는 구동 전류를 유기 발광 소자로 흐르게 하여 유기 발광 소자를 발광시킬 수 있다. 예를 들어, 메인 회로는 유기 발광 소자, 스토리지 커패시터, 스위칭 트랜지스터, 구동 트랜지스터, 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터를 포함할 수 있다. 실시예에 따라, 메인 회로는 제1 발광 제어 트랜지스터와 제2 발광 제어 트랜지스터 중 하나만을 포함할 수도 있다. 서브 회로는 화소 회로(511)의 초기화 동작 및/또는 문턱 전압 보상 동작을 수행할 수 있다. 예를 들어, 서브 회로는 제1 보상 트랜지스터, 제2 보상 트랜지스터, 제1 초기화 트랜지스터, 제2 초기화 트랜지스터 및 바이패스 트랜지스터를 포함할 수 있다. 다른 예를 들어, 서브 회로는 제1 보상 트랜지스터, 제2 보상 트랜지스터, 초기화 트랜지스터 및 바이패스 트랜지스터를 포함할 수 있다. 또 다른 예를 들어, 서브 회로는 보상 트랜지스터, 제1 초기화 트랜지스터, 제2 초기화 트랜지스터 및 바이패스 트랜지스터를 포함할 수 있다. 또 다른 예를 들어, 서브 회로는 제1 보상 트랜지스터 및 제2 보상 트랜지스터를 포함할 수 있다. 다만, 이것은 예시적인 것으로서, 서브 회로는 보상 트랜지스터 및/또는 초기화 트랜지스터가 듀얼 구조를 갖는 구성으로 다양하게 설계 변경될 수 있다. 한편, 유기 발광 표시 장치(500)의 저주파 구동 모드에서, 제1 보상 트랜지스터를 제어하는 제1 게이트 신호(GW1)의 구동 주파수는 유기 발광 표시 장치(500)의 구동 주파수보다 높은 n헤르츠이고, 제2 보상 트랜지스터를 제어하는 제2 게이트 신호(GW2)의 구동 주파수는 유기 발광 표시 장치(500)의 구동 주파수에 해당하는 m헤르츠이며, 제1 보상 트랜지스터는 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온되고, 제2 보상 트랜지스터는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 또한, 유기 발광 표시 장치(500)의 저주파 구동 모드에서, 제1 초기화 트랜지스터를 제어하는 제1 초기화 신호(GI1)의 구동 주파수는 유기 발광 표시 장치(500)의 구동 주파수보다 높은 n헤르츠이고, 제2 초기화 트랜지스터를 제어하는 제2 초기화 신호(GI2)의 구동 주파수는 유기 발광 표시 장치(500)의 구동 주파수에 해당하는 m헤르츠이며, 제1 초기화 트랜지스터는 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온되고, 제2 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온될 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
표시 패널 구동 회로(520)는 표시 패널(510)에 다양한 신호들(DS, GW1, GW2, GI1, GI2, EM1, EM2, BI)을 제공하여 표시 패널(510)을 구동할 수 있다. 일 실시예에서, 표시 패널 구동 회로(520)는 제1 게이트 신호 생성 회로, 제2 게이트 신호 생성 회로, 제1 초기화 신호 생성 회로, 제2 초기화 신호 생성 회로, 데이터 신호 생성 회로, 발광 제어 신호 생성 회로, 바이패스 신호 생성 회로, 타이밍 제어 회로 등을 포함할 수 있다. 제1 게이트 신호 생성 회로는 n헤르츠의 구동 주파수를 가진 제1 게이트 신호(GW1)를 생성하고, 제2 게이트 신호 생성 회로는 m헤르츠의 구동 주파수를 가진 제2 게이트 신호(GW2)를 생성할 수 있다. 제1 초기화 신호 생성 회로는 n헤르츠의 구동 주파수를 가진 제1 초기화 신호(GI1)를 생성하고, 제2 초기화 신호 생성 회로는 m헤르츠의 구동 주파수를 가진 제2 초기화 신호(GI2)를 생성할 수 있다. 데이터 신호 생성 회로는 데이터 신호(DS)를 생성할 수 있다. 발광 제어 신호 생성 회로는 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)를 생성할 수 있다. 이 때, 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)는 동일한 신호일 수도 있고, 서로 독립적인 별개의 신호들일 수도 있다. 바이패스 신호 생성 회로는 바이패스 신호(BI)를 생성할 수 있다. 타이밍 제어 회로는 복수의 제어 신호들을 생성하여 제1 게이트 신호 생성 회로, 제2 게이트 신호 생성 회로, 제1 초기화 신호 생성 회로, 제2 초기화 신호 생성 회로, 데이터 신호 생성 회로, 발광 제어 신호 생성 회로, 바이패스 신호 생성 회로 등을 제어할 수 있다. 실시예에 따라, 타이밍 제어 회로는 이미지 데이터를 입력받아 소정의 데이터 처리(예를 들어, 열화 보상 등)를 수행하여 데이터 신호 생성 회로에 제공할 수 있다. 이와 같이, 유기 발광 표시 장치(500)는 구동 트랜지스터의 게이트 단자와 일 단자 사이에 직렬 연결된 제1 보상 트랜지스터 및 제2 보상 트랜지스터를 포함하거나 또는 구동 트랜지스터의 게이트 단자와 일 단자 사이에 보상 트랜지스터를 포함하는 구성 및/또는 구동 트랜지스터의 게이트 단자와 초기화 전압을 전달하는 초기화 전압 라인 사이에 직렬 연결된 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 포함하거나 또는 구동 트랜지스터의 게이트 단자와 초기화 전압을 전달하는 초기화 전압 라인 사이에 초기화 트랜지스터를 포함하는 구성을 갖고, 유기 발광 표시 장치의 저주파 구동 모드에서 제1 보상 트랜지스터 및/또는 제1 초기화 트랜지스터를 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온시키고, 제2 보상 트랜지스터 및/또는 제2 초기화 트랜지스터를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온시키는 화소 회로(511)들을 포함함으로써, 저주파 구동 모드로 동작하는 경우에도 플리커가 시인되지 않는 고품질의 이미지를 사용자에게 제공할 수 있다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 17은 도 16의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 16 및 도 17을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 유기 발광 표시 장치(1060)를 포함할 수 있다. 이 때, 유기 발광 표시 장치(1060)는 도 16의 유기 발광 표시 장치(500)에 상응할 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 17에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(1060)는 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
상술한 바와 같이, 유기 발광 표시 장치(1060)는 화소 회로들을 포함하는 표시 패널 및 표시 패널을 구동하는 표시 패널 구동 회로를 포함할 수 있다. 이 때, 유기 발광 표시 장치(1060)에 포함된 화소 회로들 각각은 구동 트랜지스터의 게이트 단자와 일 단자 사이에 직렬 연결된 제1 보상 트랜지스터 및 제2 보상 트랜지스터를 포함(이 때, 제1 보상 트랜지스터의 일 단자가 구동 트랜지스터의 게이트 단자에 연결되고, 제2 보상 트랜지스터의 일 단자가 구동 트랜지스터의 일 단자에 연결됨)하거나 또는 구동 트랜지스터의 게이트 단자와 일 단자 사이에 보상 트랜지스터를 포함하는 구성 및 구동 트랜지스터의 게이트 단자와 초기화 전압을 전달하는 초기화 전압 라인 사이에 직렬 연결된 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 포함(이 때, 제1 초기화 트랜지스터의 일 단자가 구동 트랜지스터의 게이트 단자에 연결되고, 제2 초기화 트랜지스터의 일 단자가 초기화 전압을 전달하는 초기화 전압 라인에 연결됨)하거나 또는 구동 트랜지스터의 게이트 단자와 초기화 전압을 전달하는 초기화 전압 라인 사이에 초기화 트랜지스터를 포함하는 구성을 갖고, 유기 발광 표시 장치(1060)의 저주파 구동 모드에서 제1 보상 트랜지스터 및/또는 제1 초기화 트랜지스터를 초 당 n개의 비발광 구간들에서 소정의 시간 동안 턴온시키고(즉, 제1 보상 트랜지스터를 제어하는 제1 게이트 신호의 구동 주파수와 제1 초기화 트랜지스터를 제어하는 제1 초기화 신호의 구동 주파수가 유기 발광 표시 장치(1060)의 구동 주파수보다 높은 n헤르츠임), 제2 보상 트랜지스터 및/또는 제2 초기화 트랜지스터를 초 당 m개의 비발광 구간들에서 소정의 시간 동안 턴온시킴(즉, 제2 보상 트랜지스터를 제어하는 제2 게이트 신호의 구동 주파수와 제2 초기화 트랜지스터를 제어하는 제2 초기화 신호의 구동 주파수가 유기 발광 표시 장치(1060)의 구동 주파수에 해당하는 m헤르츠임)으로써, 유기 발광 표시 장치(1060)가 저주파 구동 모드로 동작하는 경우에 제1 보상 트랜지스터 및/또는 제1 초기화 트랜지스터를 통해 흐르는 누설 전류를 최소화(또는 감소)시켜 사용자가 인지 가능한 플리커가 발생하는 것(즉, 구동 트랜지스터의 게이트 단자의 전압이 변하는 것)을 방지(또는 감소)할 수 있다. 이에, 유기 발광 표시 장치(1060)는 사용자에게 고품질의 이미지를 제공할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 장치, MP3 플레이어 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소 회로 120: 메인 회로
140: 서브 회로 OLED: 유기 발광 소자
CST: 스토리지 커패시터 ST: 스위칭 트랜지스터
DT: 구동 트랜지스터 ET1: 제1 발광 제어 트랜지스터
ET2: 제2 발광 제어 트랜지스터 CT1: 제1 보상 트랜지스터
CT2: 제2 보상 트랜지스터 IT1: 초기화 트랜지스터
IT2: 제2 초기화 트랜지스터 BT: 바이패스 트랜지스터
500: 유기 발광 표시 장치 510: 표시 패널
511: 화소 회로 520: 표시 패널 구동 회로
1000: 전자 기기 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이
1060: 유기 발광 표시 장치

Claims (20)

  1. 제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제3 노드에 연결된 제2 단자를 구비한 구동 트랜지스터 및 제1 전원 전압과 제2 전원 전압 사이에서 상기 구동 트랜지스터와 직렬 연결된 유기 발광 소자를 포함하고, 데이터 라인을 통해 인가된 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자로 흐르게 하여 상기 유기 발광 소자를 발광시키는 메인 회로; 및
    상기 제1 게이트 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 제4 노드에 연결된 제2 단자를 구비한 제1 보상 트랜지스터 및 제2 게이트 신호를 수신하는 게이트 단자, 상기 제4 노드에 연결된 제1 단자 및 상기 제3 노드에 연결된 제2 단자를 구비한 제2 보상 트랜지스터를 포함하는 서브 회로를 포함하고,
    저주파 구동 모드에서, 상기 제1 게이트 신호의 구동 주파수는 n(단, n은 양의 정수)헤르츠이고, 상기 제2 게이트 신호의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m(단, m은 n이 아닌 양의 정수)헤르츠이며, 상기 제1 보상 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 상기 제2 보상 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온되는 것을 특징으로 하는 화소 회로.
  2. 제 1 항에 있어서, 상기 저주파 구동 모드에서 상기 제1 게이트 신호의 상기 구동 주파수는 상기 제2 게이트 신호의 상기 구동 주파수보다 높은 것을 특징으로 하는 화소 회로.
  3. 제 2 항에 있어서, 상기 제1 게이트 신호와 상기 제2 게이트 신호는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성되는 것을 특징으로 하는 화소 회로.
  4. 제 1 항에 있어서, 상기 서브 회로는 제1 초기화 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 제5 노드에 연결된 제2 단자를 구비한 제1 초기화 트랜지스터 및 제2 초기화 신호를 수신하는 게이트 단자, 상기 제5 노드에 연결된 제1 단자 및 초기화 전압을 수신하는 제2 단자를 구비한 제2 초기화 트랜지스터를 더 포함하고,
    상기 저주파 구동 모드에서, 상기 제1 초기화 신호의 구동 주파수는 n헤르츠이고, 상기 제2 초기화 신호의 구동 주파수는 m헤르츠이며, 상기 제1 초기화 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 상기 제2 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온되는 것을 특징으로 하는 화소 회로.
  5. 제 4 항에 있어서, 상기 제1 초기화 신호와 상기 제2 초기화 신호는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성되는 것을 특징으로 하는 화소 회로.
  6. 제 4 항에 있어서, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간에서, 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 제1 보상 트랜지스터와 상기 제2 보상 트랜지스터가 턴온되었다가 턴오프되는 것을 특징으로 하는 화소 회로.
  7. 제 6 항에 있어서, 상기 초기화 동작 및 상기 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간에서, 상기 제1 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 제1 보상 트랜지스터가 턴온되었다가 턴오프되는 것을 특징으로 하는 화소 회로.
  8. 제 1 항에 있어서, 상기 서브 회로는 초기화 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 초기화 전압을 수신하는 제2 단자를 구비한 초기화 트랜지스터를 더 포함하고,
    상기 저주파 구동 모드에서, 상기 초기화 신호의 구동 주파수는 m헤르츠이고, 상기 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온되는 것을 특징으로 하는 화소 회로.
  9. 제 8 항에 있어서, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간에서, 상기 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 제1 보상 트랜지스터와 상기 제2 보상 트랜지스터가 턴온되었다가 턴오프되는 것을 특징으로 하는 화소 회로.
  10. 제 9 항에 있어서, 상기 초기화 동작 및 상기 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간에서, 상기 제1 보상 트랜지스터가 턴온되었다가 턴오프되는 것을 특징으로 하는 화소 회로.
  11. 제 1 항에 있어서, 상기 메인 회로는 상기 제1 게이트 신호를 수신하는 게이트 단자, 상기 데이터 라인과 연결된 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 스위칭 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제1 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 제1 발광 제어 신호를 수신하는 게이트 단자, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 제1 발광 제어 트랜지스터, 및 제2 발광 제어 신호를 수신하는 게이트 단자, 상기 제3 노드에 연결된 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 제2 발광 제어 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  12. 제 1 항에 있어서, 상기 서브 회로는 바이패스 신호를 수신하는 게이트 단자, 상기 초기화 전압을 수신하는 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 바이패스 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  13. 제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제3 노드에 연결된 제2 단자를 구비한 구동 트랜지스터 및 제1 전원 전압과 제2 전원 전압 사이에서 상기 구동 트랜지스터와 직렬 연결된 유기 발광 소자를 포함하고, 데이터 라인을 통해 인가된 데이터 신호에 상응하는 구동 전류를 상기 유기 발광 소자로 흐르게 하여 상기 유기 발광 소자를 발광시키는 메인 회로; 및
    제1 초기화 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 제5 노드에 연결된 제2 단자를 구비한 제1 초기화 트랜지스터, 제2 초기화 신호를 수신하는 게이트 단자, 상기 제5 노드에 연결된 제1 단자 및 초기화 전압을 수신하는 제2 단자를 구비한 제2 초기화 트랜지스터, 및 게이트 신호를 수신하는 게이트 단자, 상기 제1 노드에 연결된 제1 단자 및 상기 제3 노드에 연결된 제2 단자를 구비한 보상 트랜지스터를 포함하는 서브 회로를 포함하고,
    저주파 구동 모드에서, 상기 제1 초기화 신호의 구동 주파수는 n헤르츠이고, 상기 제2 초기화 신호의 구동 주파수는 유기 발광 표시 장치의 구동 주파수에 해당하는 m(단, m은 n이 아닌 양의 정수)헤르츠이며, 상기 게이트 신호의 구동 주파수는 m헤르츠이고, 상기 제1 초기화 트랜지스터는 초 당 n개의 비발광 구간들에서 기 설정된 시간 동안 턴온되고, 상기 제2 초기화 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온되며, 상기 보상 트랜지스터는 초 당 m개의 비발광 구간들에서 기 설정된 시간 동안 턴온되는 것을 특징으로 하는 화소 회로.
  14. 제 13 항에 있어서, 상기 저주파 구동 모드에서 상기 제1 초기화 신호의 상기 구동 주파수는 상기 제2 초기화 신호의 상기 구동 주파수보다 높은 것을 특징으로 하는 화소 회로.
  15. 제 14 항에 있어서, 상기 제1 초기화 신호와 상기 제2 초기화 신호는 서로 별개의 독립적인 신호 생성 회로들에 의해 각각 생성되는 것을 특징으로 하는 화소 회로.
  16. 제 13 항에 있어서, 상기 저주파 구동 모드에서 상기 제1 초기화 신호의 상기 구동 주파수는 상기 게이트 신호의 상기 구동 주파수보다 높은 것을 특징으로 하는 화소 회로.
  17. 제 13 항에 있어서, 초기화 동작 및 문턱 전압 보상-데이터 기입 동작을 수행하는 노멀 비발광 구간에서, 상기 제1 초기화 트랜지스터와 상기 제2 초기화 트랜지스터가 턴온되었다가 턴오프된 후 상기 보상 트랜지스터가 턴온되었다가 턴오프되는 것을 특징으로 하는 화소 회로.
  18. 제 17 항에 있어서, 상기 초기화 동작 및 상기 문턱 전압 보상-데이터 기입 동작을 비수행하는 홀드 비발광 구간에서, 상기 제1 초기화 트랜지스터가 턴온되었다가 턴오프되는 것을 특징으로 하는 화소 회로.
  19. 제 13 항에 있어서, 상기 메인 회로는 상기 게이트 신호를 수신하는 게이트 단자, 상기 데이터 라인과 연결된 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 스위칭 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제1 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 제1 발광 제어 신호를 수신하는 게이트 단자, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 구비한 제1 발광 제어 트랜지스터, 및 제2 발광 제어 신호를 수신하는 게이트 단자, 상기 제3 노드에 연결된 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 제2 발광 제어 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  20. 제 13 항에 있어서, 상기 서브 회로는 바이패스 신호를 수신하는 게이트 단자, 상기 초기화 전압을 수신하는 제1 단자 및 상기 유기 발광 소자의 애노드에 연결된 제2 단자를 구비한 바이패스 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
KR1020190100339A 2019-08-16 2019-08-16 화소 회로 KR20210021219A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190100339A KR20210021219A (ko) 2019-08-16 2019-08-16 화소 회로
US16/932,031 US11094258B2 (en) 2019-08-16 2020-07-17 Pixel circuit
EP20190549.4A EP3779952A3 (en) 2019-08-16 2020-08-11 Pixel circuit
CN202010817240.6A CN112397028A (zh) 2019-08-16 2020-08-14 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190100339A KR20210021219A (ko) 2019-08-16 2019-08-16 화소 회로

Publications (1)

Publication Number Publication Date
KR20210021219A true KR20210021219A (ko) 2021-02-25

Family

ID=72046784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190100339A KR20210021219A (ko) 2019-08-16 2019-08-16 화소 회로

Country Status (4)

Country Link
US (1) US11094258B2 (ko)
EP (1) EP3779952A3 (ko)
KR (1) KR20210021219A (ko)
CN (1) CN112397028A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421526A (zh) * 2021-06-29 2021-09-21 合肥维信诺科技有限公司 显示面板及显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210049220A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN111179851A (zh) * 2020-02-25 2020-05-19 合肥鑫晟光电科技有限公司 像素电路及其驱动方法、和显示装置
CN111489701B (zh) * 2020-05-29 2021-09-14 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN111583866B (zh) * 2020-06-30 2021-12-17 武汉天马微电子有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN115210800A (zh) * 2020-11-11 2022-10-18 京东方科技集团股份有限公司 像素驱动电路及显示面板
KR20220075737A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 전계발광 표시장치
CN115240599A (zh) 2021-03-01 2022-10-25 上海天马微电子有限公司 显示面板及其驱动方法和显示装置
WO2022226733A1 (zh) * 2021-04-26 2022-11-03 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN113192460B (zh) * 2021-05-17 2023-05-30 厦门天马微电子有限公司 一种显示面板和显示装置
WO2023274240A1 (zh) * 2021-06-30 2023-01-05 云谷（固安）科技有限公司 像素驱动电路和显示面板
KR20230010897A (ko) * 2021-07-12 2023-01-20 삼성디스플레이 주식회사 화소 및 표시 장치
WO2023004817A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
KR20230058228A (ko) * 2021-10-22 2023-05-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20230071223A (ko) * 2021-11-16 2023-05-23 엘지디스플레이 주식회사 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
CN114566127A (zh) * 2022-03-04 2022-05-31 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板
CN114758624B (zh) * 2022-03-31 2023-07-04 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114694589A (zh) * 2022-05-06 2022-07-01 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板
CN114783379B (zh) * 2022-05-26 2024-02-09 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
CN115762401B (zh) * 2022-11-14 2024-01-26 重庆惠科金渝光电科技有限公司 有机发光二极管显示电路以及显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058116B1 (ko) * 2009-12-08 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 유기 전계 발광 표시 장치
KR20120044507A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US9165518B2 (en) * 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
KR102070660B1 (ko) 2012-04-20 2020-01-30 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102007906B1 (ko) * 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
CN103474025B (zh) * 2013-09-06 2015-07-01 京东方科技集团股份有限公司 一种像素电路及显示器
KR20150116959A (ko) * 2014-04-08 2015-10-19 삼성디스플레이 주식회사 화소 및 화소의 구동 방법
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102455618B1 (ko) * 2015-02-05 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102320641B1 (ko) * 2015-04-29 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102431363B1 (ko) * 2015-06-30 2022-08-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102330860B1 (ko) * 2015-10-05 2021-11-25 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR102432801B1 (ko) * 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US10121430B2 (en) 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
KR102597024B1 (ko) * 2015-11-23 2023-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치
US10223965B2 (en) * 2016-03-02 2019-03-05 Apple Inc. System and method for data sensing for compensation in an electronic display
KR102547871B1 (ko) * 2016-12-01 2023-06-28 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102547079B1 (ko) * 2016-12-13 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102564603B1 (ko) * 2016-12-20 2023-08-08 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR102367752B1 (ko) 2017-07-26 2022-03-02 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102457718B1 (ko) 2017-11-14 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
US10490128B1 (en) * 2018-06-05 2019-11-26 Apple Inc. Electronic devices having low refresh rate display pixels with reduced sensitivity to oxide transistor threshold voltage
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421526A (zh) * 2021-06-29 2021-09-21 合肥维信诺科技有限公司 显示面板及显示装置
CN113421526B (zh) * 2021-06-29 2022-06-14 合肥维信诺科技有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
EP3779952A2 (en) 2021-02-17
US20210049959A1 (en) 2021-02-18
US11094258B2 (en) 2021-08-17
EP3779952A3 (en) 2021-03-24
CN112397028A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
KR20210021219A (ko) 화소 회로
KR102599715B1 (ko) 화소 회로
KR102555125B1 (ko) 표시 장치
KR102415275B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR20210114578A (ko) 화소 회로
KR102503156B1 (ko) 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20150007057A (ko) 유기 발광 표시 장치 및 그 구동 방법
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
KR20210143970A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11244629B2 (en) Scan driver and display device
KR102460558B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20200089780A (ko) 화소 회로
KR102458374B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
US20210375209A1 (en) Organic light emitting diode display system
JP2014228676A (ja) 画素回路及びその駆動方法
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
US11468841B2 (en) Emission control driver and display apparatus including the same
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
US11600229B2 (en) Pixel and organic light emitting diode display device
KR20220100116A (ko) 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법
KR20210007057A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN117935709A (en) Display device, method of driving the same, and electronic device including the same
KR20220126323A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal