KR20220100116A - 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법 - Google Patents

화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20220100116A
KR20220100116A KR1020210001727A KR20210001727A KR20220100116A KR 20220100116 A KR20220100116 A KR 20220100116A KR 1020210001727 A KR1020210001727 A KR 1020210001727A KR 20210001727 A KR20210001727 A KR 20210001727A KR 20220100116 A KR20220100116 A KR 20220100116A
Authority
KR
South Korea
Prior art keywords
light emitting
mode
transistor
mode control
electrode
Prior art date
Application number
KR1020210001727A
Other languages
English (en)
Inventor
강도현
박동준
표동학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210001727A priority Critical patent/KR20220100116A/ko
Publication of KR20220100116A publication Critical patent/KR20220100116A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

화소 회로는 제1 발광부에 배치되는 제1 발광 소자, 제2 발광부에 배치되는 제2 발광 소자 및 제1 발광 소자와 제2 발광 소자 사이에 연결되고, 모드 제어 신호에 응답하여 턴 온 또는 턴 오프되는 모드 제어 트랜지스터를 포함한다. 화소 회로는 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 제1 휘도보다 작은 제2 휘도로 발광한다. 이에 따라, 화소 회로는 제2 모드에서 휘도가 작아질 뿐 화소 자체가 턴 오프되지 않으므로, 표시 장치는 표시 영상의 해상도 저하 없이 개인 정보 보호 모드를 제공할 수 있다.

Description

화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법{PIXEL CIRCUIT, DISPLAY DEVICE HAVING THE SAME AND METHOD OF OPERATING A DISPLAY DEVICE HAVING THE SAME}
본 발명은 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법에 관한 것으로, 보다 상세하게는 개인 정보 보호 모드를 제공하는 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법에 관한 것이다.
표시 장치는 일반 구동 모드로 동작되거나, 개인 정보 보호 모드로 동작될 수 있다. 표시 장치가 일반 구동 모드로 동작되는 경우, 표시 장치는 상대적으로 높은 휘도로 영상을 표시할 수 있다. 반대로, 표시 장치가 개인 정보 보호 모드로 동작되는 경우, 표시 장치는 상대적으로 낮은 휘도로 영상을 표시할 수 있다. 표시 장치가 개인 정보 보호 모드로 동작되는 경우, 표시 장치는 상대적으로 낮은 휘도로 영상을 표시함으로써, 표시 영상의 노출을 최소화할 수 있다.
표시 장치가 개인 정보 보호 모드로 동작하는 경우, 표시 장치는 화소의 일부를 턴 오프하여 표시 영상의 휘도를 조절할 수 있다. 그러나, 이 경우, 일부 화소는 턴 온되고 다른 화소는 턴 오프됨에 따라, 개인 정보 보호 모드에서 표시 영상의 해상도가 저하되는 문제점이 발생할 수 있다.
본 발명의 목적은 해상도 저하를 최소화하는 개인 정보 보호 모드를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치의 구동 방법을 제공하는 것이다.
그러나, 본 발명이 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 화소 회로는 제1 발광부에 배치되는 제1 발광 소자, 제2 발광부에 배치되는 제2 발광 소자 및 제1 발광 소자와 제2 발광 소자 사이에 연결되고, 모드 제어 신호에 응답하여 턴 온 또는 턴 오프되는 모드 제어 트랜지스터를 포함할 수 있다. 화소는 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 제1 휘도보다 작은 제2 휘도로 발광할 수 있다.
일 실시예에 있어서, 상기 제1 모드는 일반 구동 모드이고, 상기 제2 모드는 개인 정보 보호 모드일 수 있다.
일 실시예에 있어서, 상기 제2 발광부는 상기 제1 발광부를 둘러싸는 형태로 배치될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터는 상기 제1 모드에서 상기 모드 제어 신호에 응답하여 턴 온될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터가 턴 온되는 경우, 상기 제1 발광 소자 및 상기 제2 발광 소자가 모두 발광될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터는 상기 제2 모드에서 상기 모드 제어 신호에 응답하여 턴 오프될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터가 턴 오프되는 경우, 상기 제1 발광 소자만 발광될 수 있다.
일 실시예에 있어서, 상기 화소 회로는 제1 노드에 연결된 게이트 전극, 제2 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호를 수신하는 게이트 전극, 데이터 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 상기 데이터 기입 게이트 신호를 수신하는 게이트 전극, 상기 제1 노드에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터, 데이터 초기화 게이트 신호를 수신하는 게이트 전극, 상기 제1 노드에 연결된 제1 전극 및 제4 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터, 에미션 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제5 트랜지스터, 상기 에미션 신호를 수신하는 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 제5 노드에 연결된 제2 전극을 포함하는 제6 트랜지스터, 발광 소자 초기화 게이트 신호를 수신하는 게이트 전극, 초기화 전압을 수신하는 제1 전극 및 상기 제5 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다. 이 때, 상기 모드 제어 트랜지스터는 상기 모드 제어 신호를 수신하는 게이트 전극, 상기 제5 노드에 연결된 제1 전극 및 제6 노드에 연결된 제2 전극을 포함할 수 있다. 또한, 상기 제1 발광 소자는 상기 제5 노드에 연결된 제1 전극 및 제2 전원전압을 수신하는 제2 전극을 포함할 수 있다. 또한, 상기 제2 발광 소자는 상기 제6 노드에 연결된 제1 전극 및 상기 제2 전원 전압을 수신하는 제2 전극을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널 및 상기 표시 패널을 구동하는 패널 구동부를 포함할 수 있다. 이 때, 상기 화소들 각각은 제1 발광부에 배치되는 제1 발광 소자, 제2 발광부에 배치되는 제2 발광 소자 및 제1 발광 소자와 제2 발광 소자 사이에 연결되고, 모드 제어 신호에 응답하여 턴 온 또는 턴 오프되는 모드 제어 트랜지스터를 포함할 수 있다. 상기 화소들 각각은 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 제1 휘도보다 작은 제2 휘도로 발광할 수 있다.
일 실시예에 있어서, 상기 제1 모드는 일반 구동 모드이고, 상기 제2 모드는 개인 정보 보호 모드일 수 있다.
일 실시예에 있어서, 상기 제2 발광부는 상기 제1 발광부를 둘러싸는 형태로 배치될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터는 상기 제1 모드에서 상기 모드 제어 신호에 응답하여 턴 온될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터가 턴 온되는 경우, 상기 제1 발광 소자 및 상기 제2 발광 소자가 모두 발광될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터는 상기 제2 모드에서 상기 모드 제어 신호에 응답하여 턴 오프될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터가 턴 오프되는 경우, 상기 제1 발광 소자만 발광될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 화소의 휘도를 조절하는 모드 제어 신호를 입력받는 단계, 상기 모드 제어 신호에 응답하여 모드 제어 트랜지스터를 턴 온 또는 턴 오프하는 단계 및 상기 모드 제어 트랜지스터의 스위칭 동작에 기초하여 제1 발광 소자 및 제2 발광 소자 중 적어도 하나를 발광하는 단계를 포함할 수 있다. 이 때, 상기 제1 발광 소자는 제1 발광부에 배치되고, 상기 제2 발광 소자는 제2 발광부에 배치될 수 있다. 또한, 상기 화소는 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 상기 제1 휘도보다 작은 제2 휘도로 발광할 수 있다.
일 실시예에 있어서, 상기 제1 모드는 일반 구동 모드이고, 상기 제2 모드는 개인 정보 보호 모드일 수 있다.
일 실시예에 있어서, 상기 제2 발광부는 상기 제1 발광부를 둘러싸는 형태로 배치될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터는 상기 제1 모드에서 상기 모드 제어 신호에 응답하여 턴 온될 수 있다.
일 실시예에 있어서, 상기 모드 제어 트랜지스터는 상기는 제2 모드에서 상기 모드 제어 신호에 응답하여 턴 오프될 수 있다.
본 발명에 따른 화소는 표시 영상의 모드에 따라 모드 제어 트랜지스터를 턴 온 및 턴 오프함으로써 표시 영상의 휘도를 조절할 수 있다. 특히, 화소는 개인 정보 보호 모드에서 휘도가 작아질 뿐 화소 자체가 턴 오프되지 않으므로, 표시 장치는 표시 영상의 해상도 저하 없이 개인 정보 보호 모드를 제공할 수 있다.
다만, 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 종래 기술의 화소의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치의 화소의 일 예를 나타내는 구성도이다.
도 5는 도 4의 화소의 회로 구조를 나타내는 도면이다.
도 6은 도 4의 화소의 일 실시예에 따른 입력 신호들을 나타내는 타이밍도이다.
도 7은 도 4의 화소의 다른 실시예에 따른 입력 신호들을 나타내는 타이밍도이다.
도 8은 도 1의 표시 장치의 동작을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(10)를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부를 포함할 수 있다. 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함할 수 있다.
표시 패널(100)은 영상을 표시하는 표시부 및 표시부에 이웃하여 배치되는 주변부를 포함할 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL) 및 게이트 라인들(GL), 데이터 라인들(DL) 및 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 화소(P)들을 포함할 수 있다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 에미션 라인들(EL)은 제1 방향(D1)으로 연장될 수 있다.
구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 에미션 구동부(600)의 동작을 제어하기 위한 제4 제어 신호(CONT4)를 생성하여 에미션 구동부(600)에 출력할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 출력할 수 있다.
감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력 받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.
예를 들어, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 데이터 구동부(500) 내에 배치될 수 있다.
데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력 받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압(VDATA)으로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압(VDATA)을 데이터 라인(DL)에 출력할 수 있다.
에미션 구동부(600)는 구동 제어부(200)로부터 입력 받은 제4 제어 신호(CONT4)에 응답하여 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성할 수 있다. 에미션 구동부(600)는 에미션 신호들을 에미션 라인들(EL)에 출력할 수 있다.
한편, 표시 장치(10)는 일반 구동 모드로 동작되거나, 개인 정보 보호 모드로 동작될 수 있다. 표시 장치(10)가 일반 구동 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 높은 휘도로 영상을 표시할 수 있다. 반대로, 표시 장치(10)가 개인 정보 보호 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시할 수 있다. 표시 장치(10)가 개인 정보 보호 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시함으로써, 표시 영상의 노출을 최소화할 수 있다.
도 2는 종래 기술의 화소(P)의 일 예를 나타내는 도면이고, 도 3은 도 2의 화소(P)에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 종래의 표시 패널(100)은 복수의 화소(P)들을 포함하고, 화소(P)들은 각각 발광 소자(EE)를 포함할 수 있다. 종래의 7T1C 구조를 가지는 화소(P)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제1 커패시터(CST)를 포함할 수 있다.
종래의 7T1C 구조의 화소(P)는 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 구간(DU1), 문턱 전압이 보상된 데이터 전압(VDATA)이 기입되는 제2 구간(DU2), 발광 소자(EE)의 제1 전극이 초기화되는 제3 구간(DU3) 및 발광 소자(EE)가 발광하는 제4 구간(DU4)을 포함할 수 있다. 화소(P)들은 데이터 기입 게이트 신호(GW), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 데이터 전압(VDATA) 및 에미션 신호(EM)를 입력 받아, 데이터 전압(VDATA)의 레벨에 따라 발광 소자(EE)를 발광시켜 영상을 표시할 수 있다. 구체적으로, 제1 구간(DU1) 동안 제4 트랜지스터(T4)가 턴 온되고, 제1 노드(N1)에 초기화 전압(VI)이 인가되어 제1 트랜지스터(T1)의 게이트 전극이 초기화될 수 있다. 제2 구간(DU2) 동안 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴 온될 수 있다. 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 전압(VDATA)이 제1 노드(N1)에 공급되고, 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(T1)가 다이오드 결합을 할 수 있다. 따라서, 제1 커패시터(CST)에 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 전압(VDATA)이 저장될 수 있다. 제3 구간(DU3) 동안 제7 트랜지스터(T7)가 턴 온되고, 발광 소자(EE)의 제1 전극에 초기화 전압(VI)이 인가되어 초기화될 수 있다. 제4 구간(DU4) 동안 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온되어 제1 트랜지스터(T1)에서 생성되는 구동 전류가 발광 소자(EE)로 흐를 수 있다. 구동 전류가 발광 소자(EE)로 흐를 때, 발광 소자(EE)는 발광할 수 있다.
표시 장치(10)가 개인 정보 보호 모드로 동작하는 경우, 표시 장치(10)는 화소(P)의 일부를 턴 오프하여 표시 영상의 휘도를 조절할 수 있다. 그러나, 이 경우, 일부 화소(P)는 턴 온되고 다른 화소(P)는 턴 오프됨에 따라, 개인 정보 보호 모드에서 표시 영상의 해상도가 저하되는 문제점이 발생할 수 있다. 본 발명에 따른 화소(P)는 이러한 문제점을 해결하기 위하여, 제1 발광부(EA1) 및 제2 발광부(EA2)를 포함하고, 일반 구동 모드에서 제1 발광부(EA1) 및 제2 발광부(EA2)가 모두 발광하고, 개인 정보 보호 모드에서 제1 발광부(EA1)만 발광할 수 있다. 이하 본 발명에 따른 표시 장치(10)의 구체적인 동작은 도 4 내지 도 7을 참조하여 설명한다.
도 4는 도 1의 표시 장치(10)의 화소(P)의 일 예를 나타내는 구성도이고, 도 5는 도 4의 화소(P)의 회로 구조를 나타내는 도면이며, 도 6은 도 4의 화소(P)의 일 실시예에 따른 입력 신호들을 나타내는 타이밍도이고, 도 7은 도 4의 화소(P)의 다른 실시예에 따른 입력 신호들을 나타내는 타이밍도이다.
도 4 내지 도 7을 참조하면, 화소(P)는 제1 발광부(EA1)에 배치되는 제1 발광 소자(EE1), 제2 발광부(EA2)에 배치되는 제2 발광 소자(EE2) 및 제1 발광 소자(EE1)와 제2 발광 소자(EE2) 사이에 연결되고, 모드 제어 신호(MC)에 응답하여 턴 온 또는 턴 오프되는 모드 제어 트랜지스터를 포함할 수 있다.
도 4에서 보듯이, 각각의 화소(P)는 제1 발광부(EA1) 및 제2 발광부(EA2)를 포함할 수 있다. 제2 발광부(EA2)는 제1 발광부(EA1)를 둘러싸는 형태로 배치될 수 있다. 제1 발광 소자(EE1)는 제1 발광부(EA1)에 배치될 수 있다. 제2 발광 소자(EE2)는 제2 발광부(EA2)에 배치될 수 있다. 화소(P)는 제1 발광 소자(EE1)와 제2 발광 소자(EE2) 사이에 연결되는 모드 제어 트랜지스터를 포함할 수 있다. 모드 제어 트랜지스터는 모드 제어 신호(MC)에 응답하여 턴 온 또는 턴 오프될 수 있다. 도 5에서 보듯이, 본 발명에 따른 화소(P)는 제1 발광 소자(EE1)와 제2 발광 소자(EE2)가 모드 제어 트랜지스터를 통해 연결될 수 있다. 즉, 모드 제어 트랜지스터의 스위칭 동작에 따라 제1 발광 소자(EE1)와 제2 발광 소자(EE2)가 전기적으로 연결될 수 있다. 또한, 모드 제어 트랜지스터의 스위칭 동작에 따라 제1 발광 소자(EE1)와 제2 발광 소자(EE2)가 전기적으로 연결되지 않을 수 있다.
본 발명에 따른 화소(P)들 각각은 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)를 포함할 수 있다. 화소(P)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 모드 제어 트랜지스터 및 제1 커패시터(CST)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 P형 박막 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 제어 전극은 게이트 전극, 제1 트랜지스터(T1)의 입력 전극은 소스 전극, 제1 트랜지스터(T1)의 출력 전극은 드레인 전극일 수 있다.
제2 트랜지스터(T2)는 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 데이터 전압(VDATA)이 인가되는 입력 전극 및 제2 노드(N2)에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제2 트랜지스터(T2)는 P형 박막 트랜지스터일 수 있다. 제2 트랜지스터(T2)의 제어 전극은 게이트 전극, 제2 트랜지스터(T2)의 입력 전극은 소스 전극, 제2 트랜지스터(T2)의 출력 전극은 드레인 전극일 수 있다.
제3 트랜지스터(T3)는 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 제1 노드(N1)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제3 트랜지스터(T3)는 P형 박막 트랜지스터일 수 있다. 제3 트랜지스터(T3)의 제어 전극은 게이트 전극, 제3 트랜지스터(T3)의 입력 전극은 소스 전극, 제3 트랜지스터(T3)의 출력 전극은 드레인 전극일 수 있다.
제4 트랜지스터(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 신호(VI)가 인가되는 입력 전극 및 제1 노드(N1)에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제4 트랜지스터(T4)는 P형 박막 트랜지스터일 수 있다. 제4 트랜지스터(T4)의 제어 전극은 게이트 전극, 제4 트랜지스터(T4)의 입력 전극은 소스 전극, 제4 트랜지스터(T4)의 출력 전극은 드레인 전극일 수 있다.
제5 트랜지스터(T5)는 에미션 신호(EM)가 인가되는 제어 전극, 하이 전원 전압(ELVDD)이 인가되는 입력 전극 및 제2 노드(N2)에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제5 트랜지스터(T5)는 P형 박막 트랜지스터일 수 있다. 제5 트랜지스터(T5)의 제어 전극은 게이트 전극, 제5 트랜지스터(T5)의 입력 전극은 소스 전극, 제5 트랜지스터(T5)의 출력 전극은 드레인 전극일 수 있다.
제6 트랜지스터(T6)는 에미션 신호(EM)가 인가되는 제어 전극, 제3 노드(N3)에 연결되는 입력 전극 및 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제6 트랜지스터(T6)는 P형 박막 트랜지스터일 수 있다. 제6 트랜지스터(T6)의 제어 전극은 게이트 전극, 제6 트랜지스터(T6)의 입력 전극은 소스 전극, 제6 트랜지스터(T6)의 출력 전극은 드레인 전극일 수 있다.
제7 트랜지스터(T7)는 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 초기화 신호(VI)가 인가되는 입력 전극 및 제1 발광 소자(EE1)의 애노드 전극에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 제7 트랜지스터(T7)는 P형 박막 트랜지스터일 수 있다. 제7 트랜지스터(T7)의 제어 전극은 게이트 전극, 제7 트랜지스터(T7)의 입력 전극은 소스 전극, 제7 트랜지스터(T7)의 출력 전극은 드레인 전극일 수 있다.
모드 제어 트랜지스터(T8)는 모드 제어 신호(MC)가 인가되는 제어 전극, 제1 발광 소자(EE1)의 애노드 전극에 연결되는 입력 전극 및 제2 발광 소자(EE2)의 애노드 전극에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 모드 제어 트랜지스터(T8)는 P형 박막 트랜지스터일 수 있다. 모드 제어 트랜지스터(T8)의 제어 전극은 게이트 전극, 모드 제어 트랜지스터(T7)의 입력 전극은 소스 전극, 모드 제어 트랜지스터(T8)의 출력 전극은 드레인 전극일 수 있다.
스토리지 캐패시터(CST)는 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다.
제1 발광 소자(EE1)는 애노드 전극 및 로우 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함할 수 있다. 마찬가지로, 제2 발광 소자(EE2)는 애노드 전극 및 로우 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함할 수 있다.
일 실시예에서, 화소(P)는 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 제1 휘도보다 작은 제2 휘도로 발광할 수 있다. 각각의 화소(P)는 제1 발광부(EA1) 및 제2 발광부(EA2)를 포함할 수 있다. 제1 발광 소자(EE1)는 제1 발광부(EA1)에 배치될 수 있다. 제2 발광 소자(EE2)는 제2 발광부(EA2)에 배치될 수 있다. 일반 구동 모드에서, 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)는 모두 발광할 수 있다. 개인 정보 보호 모드에서, 제1 발광 소자(EE1)는 발광하고, 제2 발광 소자(EE2)는 발광하지 않을 수 있다. 즉, 개인 정보 보호 모드에서는 제1 발광 소자(EE1)만 발광할 수 있다. 예를 들어, 제1 모드는 일반 구동 모드이고, 제2 모드는 개인 정보 보호 모드일 수 있다. 표시 장치(10)가 일반 구동 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 높은 휘도로 영상을 표시할 수 있다. 반대로, 표시 장치(10)가 개인 정보 보호 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시할 수 있다.
구체적으로, 본 발명에 따른 화소(P)는 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 구간(DU1), 문턱 전압이 보상된 데이터 전압(VDATA)이 기입되는 제2 구간(DU2), 제1 발광 소자(EE1)의 제1 전극이 초기화되는 제3 구간(DU3) 및 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)가 발광하는 제4 구간(DU4)을 포함할 수 있다. 이 때, 제4 구간(DU4)에서 화소(P)는 모드 제어 신호(MC)에 기초하여 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)의 발광 여부를 결정할 수 있다. 화소(P)들은 데이터 기입 게이트 신호(GW), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 모드 제어 신호(MC), 데이터 전압(VDATA) 및 에미션 신호(EM)를 입력 받아, 데이터 전압(VDATA)의 레벨에 따라 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)를 발광시켜 영상을 표시할 수 있다. 예를 들어, 제1 구간(DU1) 동안 제4 트랜지스터(T4)가 턴 온되고, 제1 노드(N1)에 초기화 전압(VI)이 인가되어 제1 트랜지스터(T1)의 게이트 전극이 초기화될 수 있다. 제2 구간(DU2) 동안 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴 온될 수 있다. 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 전압(VDATA)이 제1 노드(N1)에 공급되고, 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(T1)가 다이오드 결합을 할 수 있다. 따라서, 제1 커패시터(CST)에 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 전압(VDATA)이 저장될 수 있다. 제3 구간(DU3) 동안 제7 트랜지스터(T7)가 턴 온되고, 제1 발광 소자(EE1)의 제1 전극에 초기화 전압(VI)이 인가되어 초기화될 수 있다. 제4 구간(DU4) 동안 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온되어 제1 트랜지스터(T1)에서 생성되는 구동 전류가 제1 발광 소자(EE1)로 흐를 수 있다. 구동 전류가 제1 발광 소자(EE1)로 흐를 때, 제1 발광 소자(EE1)는 발광할 수 있다. 도 6과 같이, 제4 구간(DU4) 동안 모드 제어 트랜지스터가 턴 온되어 구동 전류가 제2 발광 소자(EE2)로 흐를 수 있다. 구동 전류가 제2 발광 소자(EE2)로 흐를 때, 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)는 모두 발광할 수 있다. 즉, 모드 제어 트랜지스터가 제1 모드에서 모드 제어 신호(MC)에 응답하여 턴 온되는 경우 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)가 모두 발광될 수 있다. 이 때, 제1 발광부(EA1)와 제2 발광부(EA2)가 모두 발광하므로, 표시 장치(10)는 상대적으로 높은 휘도로 영상을 표시할 수 있다. 반대로, 도 7과 같이, 제4 구간(DU4) 동안 모드 제어 트랜지스터가 턴 오프되어 구동 전류가 제2 발광 소자(EE2)로 흐르지 않을 수 있다. 구동 전류가 제2 발광 소자(EE2)로 흐르지 않을 때, 제1 발광 소자(EE1)만 발광할 수 있다. 즉, 모드 제어 트랜지스터가 제2 모드에서 모드 제어 신호(MC)에 응답하여 턴 오프되는 경우 제1 발광 소자(EE1)만 발광될 수 있다. 이 때, 제1 발광부(EA1)만 발광하고, 제2 발광부(EA2)는 발광하지 않으므로, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시할 수 있다.
이와 같이, 본 발명에 따른 화소(P)는 표시 영상의 모드에 따라 모드 제어 트랜지스터를 턴 온 및 턴 오프함으로써 표시 영상의 휘도를 조절할 수 있다. 특히, 화소(P)는 개인 정보 보호 모드에서 휘도가 작아질 뿐 화소(P) 자체가 턴 오프되지 않으므로, 표시 장치(10)는 표시 영상의 해상도 저하 없이 개인 정보 보호 모드를 제공할 수 있다.
도 8은 도 1의 표시 장치(10)의 동작을 나타내는 순서도이다.
도 8을 참조하면, 본 발명에 따른 화소(P)는 화소(P)의 휘도를 조절하는 모드 제어 신호(MC)를 입력받고(S100), 모드 제어 신호(MC)에 응답하여 모드 제어 트랜지스터를 턴 온 또는 턴 오프(S200)하며, 모드 제어 트랜지스터의 스위칭 동작에 기초하여 제1 발광 소자(EE1) 및 제2 발광 소자(EE2) 중 적어도 하나를 발광(S300)할 수 있다.
일 실시예에서, 화소(P)는 화소(P)의 휘도를 조절하는 모드 제어 신호(MC)를 입력받을(S100) 수 있다. 구체적으로, 표시 장치(10)는 일반 구동 모드로 동작되거나, 개인 정보 보호 모드로 동작될 수 있다. 표시 장치(10)가 일반 구동 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 높은 휘도로 영상을 표시할 수 있다. 반대로, 표시 장치(10)가 개인 정보 보호 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시할 수 있다. 표시 장치(10)가 개인 정보 보호 모드로 동작되는 경우, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시함으로써, 표시 영상의 노출을 최소화할 수 있다. 화소(P) 내부의 모드 제어 트랜지스터는 모드 제어 신호(MC)를 입력받을 수 있다. 예를 들어, 표시 장치(10)가 일반 구동 모드로 동작하는 경우, 모드 제어 신호(MC)는 화소(P)의 휘도가 상대적으로 높아지도록 모드 제어 트랜지스터를 제어할 수 있다. 다른 예를 들어, 표시 장치(10)가 개인 정보 보호 모드로 동작하는 경우, 모드 제어 신호(MC)는 화소(P)의 휘도가 상대적으로 낮아지도록 모드 제어 트랜지스터를 제어할 수 있다.
일 실시예에서, 화소(P)는 모드 제어 신호(MC)에 응답하여 모드 제어 트랜지스터를 턴 온 또는 턴 오프(S200)할 수 있다. 본 발명에 따른 화소(P)들 각각은 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)를 포함할 수 있다. 화소(P)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 모드 제어 트랜지스터 및 제1 커패시터(CST)를 포함할 수 있다. 구체적으로, 모드 제어 트랜지스터(T8)는 모드 제어 신호(MC)가 인가되는 제어 전극, 제1 발광 소자(EE1)의 애노드 전극에 연결되는 입력 전극 및 제2 발광 소자(EE2)의 애노드 전극에 연결되는 출력 전극을 포함할 수 있다. 예를 들어, 모드 제어 트랜지스터(T8)는 P형 박막 트랜지스터일 수 있다. 모드 제어 트랜지스터의 제어 전극은 게이트 전극, 모드 제어 트랜지스터의 입력 전극은 소스 전극, 모드 제어 트랜지스터의 출력 전극은 드레인 전극일 수 있다. 모드 제어 트랜지스터는 모드 제어 신호(MC)에 응답하여 턴 온 또는 턴 오프될 수 있다. 본 발명에 따른 화소(P)는 제1 발광 소자(EE1)와 제2 발광 소자(EE2)가 모드 제어 트랜지스터를 통해 연결될 수 있다. 즉, 모드 제어 트랜지스터의 스위칭 동작에 따라 제1 발광 소자(EE1)와 제2 발광 소자(EE2)가 연결될 수 있다. 또한, 모드 제어 트랜지스터의 스위칭 동작에 따라 제1 발광 소자(EE1)와 제2 발광 소자(EE2)가 연결되지 않을 수 있다.
일 실시예에서, 화소(P)는 모드 제어 트랜지스터의 스위칭 동작에 기초하여 제1 발광 소자(EE1) 및 제2 발광 소자(EE2) 중 적어도 하나를 발광(S300)할 수 있다. 화소(P)는 제1 발광부(EA1) 및 제2 발광부(EA2)를 포함할 수 있다. 제1 발광 소자(EE1)는 제1 발광부(EA1)에 배치될 수 있다. 제2 발광 소자(EE2)는 제2 발광부(EA2)에 배치될 수 있다. 일반 구동 모드에서, 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)는 모두 발광할 수 있다. 개인 정보 보호 모드에서, 제1 발광 소자(EE1)는 발광하고, 제2 발광 소자(EE2)는 발광하지 않을 수 있다. 즉, 개인 정보 보호 모드에서는 제1 발광 소자(EE1)만 발광할 수 있다. 구체적으로, 제1 구간(DU1) 동안 제4 트랜지스터(T4)가 턴 온되고, 제1 노드(N1)에 초기화 전압(VI)이 인가되어 제1 트랜지스터(T1)의 게이트 전극이 초기화될 수 있다. 제2 구간(DU2) 동안 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴 온될 수 있다. 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 전압(VDATA)이 제1 노드(N1)에 공급되고, 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(T1)가 다이오드 결합을 할 수 있다. 따라서, 제1 커패시터(CST)에 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 전압(VDATA)이 저장될 수 있다. 제3 구간(DU3) 동안 제7 트랜지스터(T7)가 턴 온되고, 제1 발광 소자(EE1)의 제1 전극에 초기화 전압(VI)이 인가되어 초기화될 수 있다. 제4 구간(DU4) 동안 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온되어 제1 트랜지스터(T1)에서 생성되는 구동 전류가 제1 발광 소자(EE1)로 흐를 수 있다. 구동 전류가 제1 발광 소자(EE1)로 흐를 때, 제1 발광 소자(EE1)는 발광할 수 있다. 제4 구간(DU4) 동안 모드 제어 트랜지스터가 턴 온되어 구동 전류가 제2 발광 소자(EE2)로 흐를 수 있다. 구동 전류가 제2 발광 소자(EE2)로 흐를 때, 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)는 모두 발광할 수 있다. 즉, 모드 제어 트랜지스터가 제1 모드에서 모드 제어 신호(MC)에 응답하여 턴 온되는 경우 제1 발광 소자(EE1) 및 제2 발광 소자(EE2)가 모두 발광될 수 있다. 이 때, 제1 발광부(EA1)와 제2 발광부(EA2)가 모두 발광하므로, 표시 장치(10)는 상대적으로 높은 휘도로 영상을 표시할 수 있다. 반대로, 제4 구간(DU4) 동안 모드 제어 트랜지스터가 턴 오프되어 구동 전류가 제2 발광 소자(EE2)로 흐르지 않을 수 있다. 구동 전류가 제2 발광 소자(EE2)로 흐르지 않을 때, 제1 발광 소자(EE1)만 발광할 수 있다. 즉, 모드 제어 트랜지스터가 제2 모드에서 모드 제어 신호(MC)에 응답하여 턴 오프되는 경우 제1 발광 소자(EE1)만 발광될 수 있다. 이 때, 제1 발광부(EA1)만 발광하고, 제2 발광부(EA2)는 발광하지 않으므로, 표시 장치(10)는 상대적으로 낮은 휘도로 영상을 표시할 수 있다.
이와 같이, 본 발명에 따른 화소(P)는 표시 영상의 모드에 따라 모드 제어 트랜지스터를 턴 온 및 턴 오프함으로써 표시 영상의 휘도를 조절할 수 있다. 개인 정보 보호 모드에서 화소(P)는 휘도가 작아질 뿐 화소(P) 자체가 턴 오프되지 않으므로, 표시 장치(10)는 표시 영상의 해상도 저하 없이 개인 정보 보호 모드를 제공할 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims (20)

  1. 제1 발광부에 배치되는 제1 발광 소자;
    제2 발광부에 배치되는 제2 발광 소자; 및
    상기 제1 발광 소자와 상기 제2 발광 소자 사이에 연결되고, 모드 제어 신호에 응답하여 턴 온 또는 턴 오프되는 모드 제어 트랜지스터를 포함하고,
    제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 상기 제1 휘도보다 작은 제2 휘도로 발광하는 것을 특징으로 하는 화소 회로.
  2. 제1항에 있어서, 상기 제1 모드는 일반 구동 모드이고, 상기 제2 모드는 개인 정보 보호 모드인 것을 특징으로 하는 화소 회로.
  3. 제1항에 있어서, 상기 제2 발광부는 상기 제1 발광부를 둘러싸는 것을 특징으로 하는 화소 회로.
  4. 제1항에 있어서, 상기 모드 제어 트랜지스터는
    상기 제1 모드에서 상기 모드 제어 신호에 응답하여 턴 온되는 것을 특징으로 하는 화소 회로.
  5. 제4항에 있어서, 상기 모드 제어 트랜지스터가 턴 온되는 경우, 상기 제1 발광 소자 및 상기 제2 발광 소자가 모두 발광되는 것을 특징으로 하는 화소 회로.
  6. 제1항에 있어서, 상기 모드 제어 트랜지스터는
    상기 제2 모드에서 상기 모드 제어 신호에 응답하여 턴 오프되는 것을 특징으로 하는 화소 회로.
  7. 제6항에 있어서, 상기 모드 제어 트랜지스터가 턴 오프되는 경우, 상기 제1 발광 소자만 발광되는 것을 특징으로 하는 화소 회로.
  8. 제1항에 있어서,
    제1 노드에 연결된 게이트 전극, 제2 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    데이터 기입 게이트 신호를 수신하는 게이트 전극, 데이터 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    상기 데이터 기입 게이트 신호를 수신하는 게이트 전극, 상기 제1 노드에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터;
    데이터 초기화 게이트 신호를 수신하는 게이트 전극, 상기 제1 노드에 연결된 제1 전극 및 제4 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터;
    에미션 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제5 트랜지스터;
    상기 에미션 신호를 수신하는 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 제5 노드에 연결된 제2 전극을 포함하는 제6 트랜지스터;
    발광 소자 초기화 게이트 신호를 수신하는 게이트 전극, 초기화 전압을 수신하는 제1 전극 및 상기 제5 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터를 더 포함하고,
    상기 모드 제어 트랜지스터는 상기 모드 제어 신호를 수신하는 게이트 전극, 상기 제5 노드에 연결된 제1 전극 및 제6 노드에 연결된 제2 전극을 포함하고,
    상기 제1 발광 소자는 상기 제5 노드에 연결된 제1 전극 및 제2 전원전압을 수신하는 제2 전극을 포함하고,
    상기 제2 발광 소자는 상기 제6 노드에 연결된 제1 전극 및 상기 제2 전원 전압을 수신하는 제2 전극을 포함하는 것을 특징으로 하는 화소 회로.
  9. 복수의 화소들을 포함하는 표시 패널; 및
    상기 표시 패널을 구동하는 패널 구동부를 포함하고,
    상기 화소들 각각은
    제1 발광부에 배치되는 제1 발광 소자;
    제2 발광부에 배치되는 제2 발광 소자; 및
    상기 제1 발광 소자와 상기 제2 발광 소자 사이에 연결되고, 모드 제어 신호에 응답하여 턴 온 또는 턴 오프되는 모드 제어 트랜지스터를 포함하고,
    상기 화소들 각각은 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 상기 제1 휘도보다 작은 제2 휘도로 발광하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제1 모드는 일반 구동 모드이고, 상기 제2 모드는 개인 정보 보호 모드인 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서, 상기 제2 발광부는 상기 제1 발광부를 둘러싸는 것을 특징으로 하는 표시 장치.
  12. 제9항에 있어서, 상기 모드 제어 트랜지스터는
    상기 제1 모드에서 상기 모드 제어 신호에 응답하여 턴 온되는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 모드 제어 트랜지스터가 턴 온되는 경우, 상기 제1 발광 소자 및 상기 제2 발광 소자가 모두 발광되는 것을 특징으로 하는 표시 장치.
  14. 제9항에 있어서, 상기 모드 제어 트랜지스터는
    상기 제2 모드에서 상기 모드 제어 신호에 응답하여 턴 오프되는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 모드 제어 트랜지스터가 턴 오프되는 경우, 상기 제1 발광 소자만 발광되는 것을 특징으로 하는 표시 장치.
  16. 화소의 휘도를 조절하는 모드 제어 신호를 입력받는 단계;
    상기 모드 제어 신호에 응답하여 모드 제어 트랜지스터를 턴 온 또는 턴 오프하는 단계; 및
    상기 모드 제어 트랜지스터의 스위칭 동작에 기초하여 제1 발광 소자 및 제2 발광 소자 중 적어도 하나를 발광하는 단계를 포함하고,
    상기 제1 발광 소자는 제1 발광부에 배치되고, 상기 제2 발광 소자는 제2 발광부에 배치되고,
    상기 화소는 제1 모드에서 제1 휘도로 발광하고, 제2 모드에서 상기 제1 휘도보다 작은 제2 휘도로 발광하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제16항에 있어서, 상기 제1 모드는 일반 구동 모드이고, 상기 제2 모드는 개인 정보 보호 모드인 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제16항에 있어서, 상기 제2 발광부는 상기 제1 발광부를 둘러싸는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제16항에 있어서, 상기 모드 제어 트랜지스터는
    상기 제1 모드에서 상기 모드 제어 신호에 응답하여 턴 온되는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제16항에 있어서, 상기 모드 제어 트랜지스터는
    상기 제2 모드에서 상기 모드 제어 신호에 응답하여 턴 오프되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020210001727A 2021-01-07 2021-01-07 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법 KR20220100116A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210001727A KR20220100116A (ko) 2021-01-07 2021-01-07 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210001727A KR20220100116A (ko) 2021-01-07 2021-01-07 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220100116A true KR20220100116A (ko) 2022-07-15

Family

ID=82400899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210001727A KR20220100116A (ko) 2021-01-07 2021-01-07 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법

Country Status (1)

Country Link
KR (1) KR20220100116A (ko)

Similar Documents

Publication Publication Date Title
CN111710299B (zh) 一种显示面板、其驱动方法及显示装置
CN111009218B (zh) 显示装置以及使用该显示装置驱动显示面板的方法
US11094258B2 (en) Pixel circuit
CN111710300B (zh) 一种显示面板、驱动方法及显示装置
KR102555125B1 (ko) 표시 장치
US10971077B2 (en) Organic light emitting diode display device performing low frequency driving
KR102599715B1 (ko) 화소 회로
CN112349243B (zh) 显示装置
CN110176213A (zh) 像素电路及其驱动方法、显示面板
US11574594B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
CN112449714B (zh) 显示面板、显示装置及驱动方法
KR20170049682A (ko) 유기 발광 표시 장치
CN109346009B (zh) 有机发光显示面板和显示装置
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20110013689A (ko) 유기전계발광표시장치 및 그의 구동방법
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
JP2009271493A (ja) 有機電界発光表示装置及びその駆動方法
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
US11393374B2 (en) Display device and method of driving the same
KR20200037893A (ko) 표시 패널의 화소 및 표시 장치
KR20220100116A (ko) 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법
US11600229B2 (en) Pixel and organic light emitting diode display device
CN220604307U (zh) 像素电路和包括该像素电路的显示装置
KR20230054539A (ko) 화소 회로 및 이를 포함하는 표시 장치
CN117593996A (zh) 显示面板、显示装置和电子装置

Legal Events

Date Code Title Description
A201 Request for examination