KR20210149944A - 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20210149944A
KR20210149944A KR1020200066427A KR20200066427A KR20210149944A KR 20210149944 A KR20210149944 A KR 20210149944A KR 1020200066427 A KR1020200066427 A KR 1020200066427A KR 20200066427 A KR20200066427 A KR 20200066427A KR 20210149944 A KR20210149944 A KR 20210149944A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
light emitting
node
transistors
Prior art date
Application number
KR1020200066427A
Other languages
English (en)
Inventor
박세혁
임재근
김홍수
노진영
이효진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066427A priority Critical patent/KR20210149944A/ko
Priority to US17/204,213 priority patent/US11410599B2/en
Priority to CN202110597605.3A priority patent/CN113763887A/zh
Publication of KR20210149944A publication Critical patent/KR20210149944A/ko
Priority to US17/882,919 priority patent/US11727867B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 발광 표시 장치의 화소는 커패시터, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터, 제9 트랜지스터 및 유기 발광 다이오드를 포함하고, 제3 트랜지스터는 제1 트랜지스터의 드레인과 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하고, 제4 트랜지스터는 초기화 전압의 배선과 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하며, 제8 트랜지스터는 발광 신호에 응답하여 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 기준 전압을 인가하고, 제9 트랜지스터는 발광 신호에 응답하여 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 기준 전압을 인가한다. 이에 따라, 발광 구간에서의 게이트 노드와 제1 노드 사이의 누설 전류, 및 게이트 노드와 제2 노드 사이의 누설 전류가 감소될 수 있다.

Description

유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치{PIXEL OF AN ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE, AND ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치에 관한 것이다.
스마트 폰, 태블릿 컴퓨터와 같은 휴대용 단말기에 사용되는 유기 발광 표시 장치는 이의 전력 소모를 감소시키는 것이 요구된다. 최근, 유기 발광 표시 장치의 전력 소모를 감소시키기 위하여, 유기 발광 표시 장치가 정지 영상을 표시할 때 구동 주파수를 감소시키는 저주파 구동 기술이 개발되고 있다. 저주파 구동 시, 유기 발광 표시 장치는 적어도 하나의 프레임에서 표시 패널을 구동하지 않음으로써, 예를 들어 상기 표시 패널에 데이터 신호들을 제공하지 않고, 상기 표시 패널이 저장된 데이터 신호들에 기초하여 영상을 표시함으로써, 전력 소모가 감소될 수 있다.
다만, 상기 표시 패널이 상기 저장된 데이터 신호들에 기초하여 영상을 표시하는 동안, 상기 표시 패널의 화소들의 누설 전류에 의해 상기 저장된 데이터 신호들이 왜곡되고, 유기 발광 표시 장치의 영상 품질이 저하되는 문제가 발생될 수 있다.
본 발명의 일 목적은 화소의 누설 전류를 감소시킬 수 있는 유기 발광 표시 장치의 화소를 제공하는 것이다.
본 발명의 다른 목적은 화소의 누설 전류를 감소시킬 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는 제1 전원 전압의 배선에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 커패시터, 상기 게이트 노드에 연결된 게이트를 포함하는 제1 트랜지스터, 스캔 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 상기 스캔 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 트랜지스터의 드레인과 상기 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하는 제3 트랜지스터, 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하고, 상기 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하는 제4 트랜지스터, 발광 신호에 응답하여 상기 제1 전원 전압의 상기 배선과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 상기 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 제7 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 기준 전압을 인가하는 제8 트랜지스터, 상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 상기 기준 전압을 인가하는 제9 트랜지스터, 및 상기 애노드, 및 제2 전원 전압의 배선에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함한다.
일 실시예에서, 상기 제8 트랜지스터는, 발광 구간에서의 상기 게이트 노드와 상기 제1 노드 사이의 누설 전류를 감소시키도록, 상기 발광 구간 동안 상기 제1 노드에 상기 기준 전압을 인가하고, 상기 제9 트랜지스터는, 상기 발광 구간에서의 상기 게이트 노드와 상기 제2 노드 사이의 누설 전류를 감소시키도록, 상기 발광 구간 동안 상기 제2 노드에 상기 기준 전압을 인가할 수 있다.
일 실시예에서, 상기 기준 전압의 전압 레벨은 상기 데이터 전압 및 상기 제1 트랜지스터의 문턱 전압에 기초하여 결정될 수 있다.
일 실시예에서, 상기 제1 서브-트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 드레인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하고, 상기 제2 서브-트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 노드에 연결된 제1 단자, 및 상기 게이트 노드에 연결된 제2 단자를 포함하고, 상기 제3 서브-트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 초기화 전압의 상기 배선에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하고, 상기 제4 서브-트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 제2 노드에 연결된 제1 단자, 및 상기 게이트 노드에 연결된 제2 단자를 포함할 수 있다.
일 실시예에서, 상기 제2 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 소스에 연결된 제2 단자를 포함하고, 상기 제5 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 제1 전원 전압의 상기 배선에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 소스에 연결된 제2 단자를 포함하고, 상기 제6 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 드레인에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하고, 상기 제7 트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 초기화 전압의 상기 배선에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
일 실시예에서, 상기 제8 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 기준 전압의 배선에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하고, 상기 제9 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 기준 전압의 상기 배선에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함할 수 있다.
일 실시예에서, 상기 화소에 대한 프레임 구간은, 상기 게이트 노드 및 상기 유기 발광 다이오드의 상기 애노드가 초기화되는 초기화 구간, 상기 커패시터의 상기 제2 전극에 상기 데이터 전압으로부터 상기 제1 트랜지스터의 문턱 전압이 감산된 전압이 저장되는 데이터 기입 구간, 및 상기 유기 발광 다이오드가 발광하는 발광 구간을 포함할 수 있다.
일 실시예에서, 상기 게이트 및 애노드 초기화 구간에서, 상기 제4 및 제7 트랜지스터들이 턴-온되고, 상기 제4 트랜지스터는, 상기 게이트 노드가 초기화되도록, 상기 게이트 노드에 상기 초기화 전압을 인가하고, 상기 제7 트랜지스터는, 상기 유기 발광 다이오드의 상기 애노드가 초기화되도록, 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가할 수 있다.
일 실시예에서, 상기 데이터 기입 구간에서, 상기 제2 및 제3 트랜지스터들이 턴-온되고, 상기 제2 트랜지스터는 상기 데이터 전압을 상기 제1 트랜지스터의 상기 소스에 전달하고, 상기 제3 트랜지스터는, 상기 커패시터의 상기 제2 전극에 상기 데이터 전압으로부터 상기 문턱 전압이 감산된 상기 전압이 저장되도록, 상기 제1 트랜지스터를 다이오드-연결시킬 수 있다.
일 실시예에서, 상기 발광 구간에서, 상기 제5, 제6, 제8 및 제9 트랜지스터들이 턴-온되고, 상기 제1 트랜지스터는 상기 게이트 노드의 전압에 기초하여 구동 전류를 생성하고, 상기 제5 및 제6 트랜지스터들은 상기 제1 전원 전압의 상기 배선으로부터 상기 제2 전원 전압의 상기 배선으로의 상기 구동 전류의 경로를 형성하고, 상기 제8 트랜지스터는 상기 제1 노드에 상기 기준 전압을 인가하고, 상기 제9 트랜지스터는 상기 제2 노드에 상기 기준 전압을 인가할 수 있다.
일 실시예에서, 상기 제1 내지 제9 트랜지스터들은 PMOS 트랜지스터들로 구현될 수 있다.
일 실시예에서, 상기 제1, 제2, 및 제5 내지 제9 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는 제1 전원 전압의 배선에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 커패시터, 상기 게이트 노드에 연결된 게이트를 포함하는 제1 트랜지스터, 스캔 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 상기 스캔 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 트랜지스터의 드레인과 상기 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하는 제3 트랜지스터, 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하고, 상기 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하는 제4 트랜지스터, 발광 신호에 응답하여 상기 제1 전원 전압의 상기 배선과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 상기 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 제7 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 제1 기준 전압을 인가하는 제8 트랜지스터, 상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 제2 기준 전압을 인가하는 제9 트랜지스터, 및 상기 애노드, 및 제2 전원 전압의 배선에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함한다.
일 실시예에서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 동일한 전압일 수 있다.
일 실시예에서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 서로 다른 전압들일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 상기 복수의 화소들에 스캔 신호들 및 초기화 신호들을 제공하는 스캔 드라이버, 상기 복수의 화소들에 발광 신호를 제공하는 발광 드라이버, 상기 표시 패널에 제1 전원 전압, 제2 전원 전압, 초기화 전압 및 기준 전압을 제공하는 전력 관리 회로, 및 상기 데이터 드라이버, 상기 스캔 드라이버, 상기 발광 드라이버 및 상기 전력 관리 회로를 제어하는 컨트롤러를 포함한다. 상기 복수의 화소들 각각은, 상기 제1 전원 전압의 배선에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 커패시터, 상기 게이트 노드에 연결된 게이트를 포함하는 제1 트랜지스터, 상기 스캔 신호들 상응하는 하나에 응답하여 상기 데이터 전압들 중 상응하는 하나를 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 상기 스캔 신호들 상응하는 하나에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 트랜지스터의 드레인과 상기 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하는 제3 트랜지스터, 상기 초기화 신호들 상응하는 하나에 응답하여 상기 게이트 노드에 상기 초기화 전압을 인가하고, 상기 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하는 제4 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 전원 전압의 상기 배선과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 상기 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 상기 초기화 신호들 상응하는 하나에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 제7 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 상기 기준 전압을 인가하는 제8 트랜지스터, 상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 상기 기준 전압을 인가하는 제9 트랜지스터, 및 상기 애노드, 및 상기 제2 전원 전압의 배선에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함한다.
일 실시예에서, 상기 컨트롤러는, 상기 복수의 화소들에 대한 영상 데이터 및 상기 복수의 화소들의 상기 제1 트랜지스터들의 문턱 전압들에 기초하여 상기 기준 전압의 전압 레벨을 결정하는 기준 전압 결정 블록을 포함할 수 있다.
일 실시예에서, 상기 기준 전압 결정 블록은, 상기 복수의 화소들의 상기 제1 트랜지스터들의 대표 문턱 전압을 저장하는 문턱 전압 저장 블록, 상기 복수의 화소들에 대한 상기 영상 데이터의 대표 값을 계산하는 대표 값 계산 블록, 및 상기 영상 데이터의 대표 값에 상응하는 대표 데이터 전압을 결정하고, 상기 대표 데이터 전압으로부터 상기 대표 문턱 전압을 감산하여 상기 기준 전압의 상기 전압 레벨을 결정하는 제어 블록을 포함할 수 있다.
일 실시예에서, 상기 표시 패널은 복수의 블록들로 구분되고, 상기 표시 패널에 제공되는 상기 기준 전압은 상기 복수의 블록들에 각각 제공되는 복수의 블록 기준 전압들을 포함할 수 있다.
일 실시예에서, 상기 컨트롤러는, 상기 복수의 블록들 각각에 포함된 상기 복수의 화소들에 대한 영상 데이터 및 상기 복수의 블록들 각각에 포함된 상기 복수의 화소들의 상기 제1 트랜지스터들의 문턱 전압들에 기초하여 상기 복수의 블록 기준 전압들 각각의 전압 레벨을 결정하는 기준 전압 결정 블록을 포함할 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에서, 제3 트랜지스터는 제1 트랜지스터의 드레인과 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하고, 제4 트랜지스터는 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하며, 제8 트랜지스터는 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 기준 전압을 인가하고, 제9 트랜지스터는 상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 상기 기준 전압을 인가할 수 있다. 이에 따라, 발광 구간에서의 상기 게이트 노드와 상기 제1 노드 사이의 누설 전류 및 상기 게이트 노드와 상기 제2 노드 사이의 누설 전류가 감소되고, 상기 유기 발광 표시 장치의 표시 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 2는 구동 주파수에 따른 제8 및 제9 트랜지스터들을 포함하지 않는 화소의 휘도의 일 예를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 4는 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 5는 데이터 기입 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 6은 발광 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 11은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 12는 본 발명의 실시예들에 따른 유기 발광 표시 장치에 포함된 기준 전압 결정 블록의 일 예를 나타내는 블록도이다.
도 13은 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 2는 구동 주파수에 따른 제8 및 제9 트랜지스터들을 포함하지 않는 화소의 휘도의 일 예를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(100)는 커패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
커패시터(CST)는 제2 트랜지스터(T2) 및 (다이오드-연결된) 제1 트랜지스터(T1)를 통하여 전달된 데이터 전압(DV)을 저장할 수 있다. 커패시터(CST)는 데이터 전압(DV)을 저장하기 위한 스토리지 커패시터로 불릴 수 있다. 일 실시예에서, 커패시터(CST)는 제1 전원 전압(ELVDD)의 배선에 연결된 제1 전극, 및 게이트 노드(NG)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 커패시터(CST)의 상기 제2 전극의 전압, 즉 게이트 노드(NG)의 전압에 기초하여 구동 전류를 생성할 수 있다. 제1 트랜지스터(T1)는 유기 발광 다이오드(EL)를 구동하기 위한 구동 트랜지스터로 불릴 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 커패시터(CST)의 상기 제2 전극, 즉 게이트 노드(NG)에 연결된 게이트, 제5 트랜지스터(T5)의 제2 단자에 연결된 제1 단자(예를 들어, 소스), 및 제6 트랜지스터(T6)의 제1 단자에 연결된 제2 단자(예를 들어, 드레인)를 포함할 수 있다.
제2 트랜지스터(T2)는 스캔 신호(SS)에 응답하여 데이터 전압(DV)을 제1 트랜지스터(T1)의 상기 소스에 전달할 수 있다. 제2 트랜지스터(T2)는 데이터 라인의 데이터 전압(DV)을 전달하기 위한 스위칭 트랜지스터 또는 스캔 트랜지스터로 불릴 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 스캔 신호(SS)를 수신하는 게이트, 상기 데이터 라인에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 상기 소스에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(T3)는 스캔 신호(SS)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 문턱 전압 보상 트랜지스터로 불릴 수 있다. 스캔 신호(SS)가 인가되는 동안, 제3 트랜지스터(T3)에 의해 전달된 데이터 전압(DV)이 제3 트랜지스터(T3)에 의해 다이오드-연결된 제1 트랜지스터(T1)를 통하여 커패시터(CST)에 저장될 수 있다. 이에 따라, 커패시터(CST)에는 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 전압(DV)이 저장될 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 상기 드레인과 게이트 노드(NG) 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들(T3-1, T3-2)을 포함하는 듀얼 트랜지스터로 구현될 수 있다. 이 경우, 게이트 노드(NG)로부터 또는 게이트 노드(NG)로의 제3 트랜지스터(T3)의 누설 전류가 감소될 수 있다. 또한, 일 실시예에서, 제1 서브-트랜지스터(T3-1)는 스캔 신호(SS)를 수신하는 게이트, 제1 트랜지스터(T1)의 상기 드레인에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함하고, 제2 서브-트랜지스터(T3-2)는 스캔 신호(SS)를 수신하는 게이트, 제1 노드(N1)에 연결된 제1 단자, 및 게이트 노드(NG)에 연결된 제2 단자를 포함할 수 있다.
제4 트랜지스터(T4)는 초기화 신호(SI)에 응답하여 게이트 노드(NG)에 초기화 전압(VINT)을 인가할 수 있다. 제4 트랜지스터(T4)는 게이트 노드(NG)를 초기화하기 위한 게이트 초기화 트랜지스터로 불릴 수 있다. 초기화 신호(SI)가 인가되는 동안, 제4 트랜지스터(T4)는 게이트 노드(NG)에 초기화 전압(VINT)을 인가하고, 게이트 노드(NG)의 초기화 전압(VINT)에 기초하여 제1 트랜지스터(T1)의 상기 게이트 및 커패시터(CST)가 초기화될 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 제4 트랜지스터(T4)는 초기화 전압(VINT)의 배선과 게이트 노드(NG) 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들(T4-1, T4-2)을 포함하는 듀얼 트랜지스터로 구현될 수 있다. 이 경우, 게이트 노드(NG)로부터 또는 게이트 노드(NG)로의 제4 트랜지스터(T4)의 누설 전류가 감소될 수 있다. 또한, 일 실시예에서, 제3 서브-트랜지스터(T4-1)는 초기화 신호(SI)를 수신하는 게이트, 초기화 전압(VINT)의 상기 배선에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함하고, 제4 서브-트랜지스터(T4-2)는 초기화 신호(SI)를 수신하는 게이트, 제2 노드(N2)에 연결된 제1 단자, 및 게이트 노드(NG)에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(T5)는 발광 신호(EM)에 응답하여 제1 전원 전압(ELVDD)의 상기 배선과 제1 트랜지스터(T1)의 상기 소스를 연결할 수 있고, 제6 트랜지스터(T6)는 발광 신호(EM)에 응답하여 제1 트랜지스터(T1)의 상기 드레인과 유기 발광 다이오드(EL)의 애노드를 연결할 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 유기 발광 다이오드(EL)를 발광시키기 위한 발광 트랜지스터들로 불릴 수 있다. 발광 신호(EM)가 인가되는 동안, 제5 및 제6 트랜지스터들(T5, T6)은 제1 전원 전압(ELVDD)의 상기 배선으로부터 제2 전원 전압(ELVSS)의 배선으로의 상기 구동 전류의 경로를 형성할 수 있다. 일 실시예에서, 제5 트랜지스터(T5)는 발광 신호(EM)를 수신하는 게이트, 제1 전원 전압(ELVDD)의 상기 배선에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 상기 소스에 연결된 제2 단자를 포함하고, 제6 트랜지스터(T6)는 발광 신호(EM)를 수신하는 게이트, 제1 트랜지스터(T1)의 상기 드레인에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
제7 트랜지스터(T7)는 초기화 신호(SI)에 응답하여 유기 발광 다이오드(EL)의 상기 애노드에 초기화 전압(VINT)을 인가할 수 있다. 제7 트랜지스터(T7)는 유기 발광 다이오드(EL)를 초기화시키기 위한 다이오드 초기화 트랜지스터로 불릴 수 있다. 초기화 신호(SI)가 인가되는 동안, 제7 트랜지스터(T7)는 초기화 전압(VINT)을 이용하여 유기 발광 다이오드(EL)를 초기화할 수 있다. 일 실시예에서, 제7 트랜지스터(T7)는 초기화 신호(SI)를 수신하는 게이트, 초기화 전압(VINT)의 상기 배선에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
제8 트랜지스터(T8)는 발광 신호(EM)에 응답하여 제1 및 제2 서브-트랜지스터들(T3-1, T3-2) 사이의 제1 노드(N1)에 기준 전압(VREF)을 인가하고, 제9 트랜지스터(T9)는 발광 신호(EM)에 응답하여 제3 및 제4 서브-트랜지스터들(T4-1, T4-2) 사이의 제2 노드(N2)에 기준 전압(VREF)을 인가할 수 있다. 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 제1 노드(N1) 및 제2 노드(N2)를 제어하기 위한 노드 제어 트랜지스터들로 불릴 수 있다. 발광 신호(EM)가 인가되는 동안, 제8 및 제9 트랜지스터들(T8, T9)은 제1 및 제2 노드들(N1, N2)에 기준 전압(VREF)을 인가하고, 제1 및 제2 노드들(N1, N2)에 인가된 기준 전압(VREF)에 기초하여 게이트 노드(NG)와 제1 노드(N1) 사이의 누설 전류 및 게이트 노드(NG)와 제2 노드(N2) 사이의 누설 전류가 감소될 수 있다. 일 실시예에서, 제8 트랜지스터(T8)는 발광 신호(EM)를 수신하는 게이트, 기준 전압(VREF)의 배선에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함하고, 제9 트랜지스터(T9)는 발광 신호(EM)를 수신하는 게이트, 기준 전압(VREF)의 상기 배선에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 제1 내지 제9 트랜지스터들(T1 내지 T9)은 PMOS 트랜지스터들로 구현될 수 있다. 예를 들어, 제1 내지 제9 트랜지스터들(T1 내지 T9)은 LTPS(Low-Temperature Polycrystalline Silicon) PMOS 트랜지스터들로 구현될 수 있다.
유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 발광 신호(EM)가 인가되는 동안, 유기 발광 다이오드(EL)에 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류가 제공되고, 유기 발광 다이오드(EL)는 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 제6 트랜지스터(T6)의 상기 제2 단자에 연결된 상기 애노드, 및 제2 전원 전압(ELVSS)의 상기 배선에 연결된 캐소드를 포함할 수 있다.
일 실시예에서, 화소(100)를 포함하는 유기 발광 표시 장치는, 전력 소모를 감소시키도록, (예를 들어, 정지 영상이 표시될 때) 저주파 구동을 수행할 수 있다. 상기 저주파 구동 시, 각 화소(100)는, 복수의 프레임 구간들 중 적어도 일부에서, 즉 저주파 홀드 구간에서, 초기화 신호(SI), 스캔 신호(SS) 및 데이터 전압(DV)을 수신하지 않고, 이전 프레임 구간에서 커패시터(CST)에 저장된 데이터 전압(DV)에 기초하여 발광할 수 있다. 이 경우, 화소(100)의 트랜지스터들(T1 내지 T9)의 누설 전류, 특히 커패시터(CST)의 상기 제2 전극, 즉 게이트 노드(NG)에 직접 연결된 제3 및 제4 트랜지스터들(T3, T4)의 누설 전류에 의해, 커패시터(CST)에 저장된 데이터 전압(DV), 즉 게이트 노드(NG)의 전압이 왜곡될 수 있고, 상기 유기 발광 표시 장치의 영상 품질이 저하될 수 있다. 이러한 제3 및 제4 트랜지스터들(T3, T4)의 누설 전류를 감소시키도록, 일 실시예에서, 상술한 바와 같이, 제3 트랜지스터(T3)는 제1 및 제2 서브-트랜지스터들(T3-1, T3-2)을 포함하는 듀얼 트랜지스터로 구현되고, 제4 트랜지스터(T4)는 제3 및 제4 서브-트랜지스터들(T4-1, T4-2)을 포함하는 듀얼 트랜지스터로 구현될 수 있다. 이에 따라, 게이트 노드(NG)로부터 또는 게이트 노드(NG)로의 제3 및 제4 트랜지스터들(T3, T4)의 누설 전류들이 감소될 수 있다.
다만, 제3 트랜지스터(T3)가 제1 및 제2 서브-트랜지스터들(T3-1, T3-2)를 포함하더라도, 제1 및 제2 서브-트랜지스터들(T3-1, T3-2) 사이의 제1 노드(N1)와 화소(100)의 배선(예를 들어, 스캔 신호(SS)의 배선) 사이에 기생 커패시터가 형성되고, 제1 노드(N1)로부터 게이트 노드(NG)로의 제2 서브-트랜지스터(T3-2)의 누설 전류가 발생될 수 있다. 또한, 제4 트랜지스터(T4)가 제3 및 제4 서브-트랜지스터들(T4-1, T4-2)를 포함하더라도, 제3 및 제4 서브-트랜지스터들(T4-1, T4-2) 사이의 제2 노드(N2)와 화소(100)의 배선(예를 들어, 초기화 신호(SI)의 배선) 사이에 기생 커패시터가 형성되고, 제2 노드(N2)로부터 게이트 노드(NG)로의 제4 서브-트랜지스터(T4-2)의 누설 전류가 발생될 수 있다. 이에 따라, 게이트 노드(NG)의 전압이 증가되고, 구동 트랜지스터(T1)의 상기 구동 전류가 감소되며, 유기 발광 다이오드(EL)의 휘도가 감소될 수 있다. 즉, 제8 및 제9 트랜지스터들(T8, T9)을 포함하지 않는 종래의 화소에서는, 상술한 게이트 노드(NG)로의 상기 누설 전류에 의해 게이트 노드(NG)의 전압이 증가되고, 유기 발광 다이오드(EL)의 휘도가 감소될 수 있다. 특히, 상기 종래의 화소를 포함하는 유기 발광 표시 장치의 구동 주파수가 증가될수록, 상기 누설 전류에 의한 상기 휘도 감소가 커질 수 있고, 낮은 구동 주파수로 동작하는 상기 유기 발광 표시 장치에서 휘도 차이에 의한 플리커가 시인될 수 있다. 예를 들어, 약 60Hz의 구동 주파수의 경우, 도 2의 210으로 도시된 바와 같이, 상기 종래의 화소는 상기 누설 전류에 의해 약 420nit의 휘도로부터 약 417nit의 휘도로 약 0.71%만큼 감소될 수 있다. 또한, 상기 구동 주파수가 감소된 경우, 즉 약 30Hz의 구동 주파수의 경우, 도 2의 230으로 도시된 바와 같이, 상기 종래의 화소는 상기 누설 전류에 의해 약 420nit의 휘도로부터 약 384.6nit의 휘도로 약 8.43%만큼 감소될 수 있고, 약 384.6nit와 약 420nit 사이의 휘도 차이에 의해 플리커가 시인될 수 있다.
그러나, 본 발명의 실시예들에 따른 상기 유기 발광 표시 장치의 화소(100)에서는, 발광 구간에서의 게이트 노드(NG)와 제1 노드(N1) 사이의 누설 전류를 감소시키도록, 제8 트랜지스터(T8)는 상기 발광 구간 동안 제1 노드(N1)에 기준 전압(VREF)을 인가하고, 상기 발광 구간에서의 게이트 노드(NG)와 제2 노드(N2) 사이의 누설 전류를 감소시키도록, 제9 트랜지스터(T9)는 상기 발광 구간 동안 제2 노드(N2)에 기준 전압(VREF)을 인가할 수 있다. 또한, 일 실시예에서, 기준 전압(VREF)이 게이트 노드(NG)의 전압에 근접한 전압 레벨을 가지도록, 기준 전압(VREF)의 전압 레벨은 데이터 전압(DV) 및 제1 트랜지스터(T1)의 문턱 전압에 기초하여 결정될 수 있다. 예를 들어, 기준 전압(VREF)은 데이터 전압(DV)으로부터 제1 트랜지스터(T1)의 상기 문턱 전압이 감산된 전압으로 결정될 수 있다. 일 실시예에서, 기준 전압(VREF)은 상기 유기 발광 표시 장치의 모든 화소들(100)에 대한 데이터 전압들(DV)의 평균으로부터 모든 화소들(100)의 제1 트랜지스터들(T1)의 문턱 전압들의 평균이 감산된 전압으로 결정될 수 있다. 다른 실시예에서, 상기 유기 발광 표시 장치의 화소들(100)이 복수의 블록들로 그룹화되고, 각 블록에 대한 기준 전압(VREF)은 상기 블록 내의 화소들(100)에 대한 데이터 전압들(DV)의 평균으로부터 상기 블록 내의 화소들(100)의 제1 트랜지스터들(T1)의 문턱 전압들의 평균이 감산된 전압으로 결정될 수 있다. 또 다른 실시예에서, 각 화소(100)에 대한 기준 전압(VREF)은 상기 화소(100)에 대한 데이터 전압(DV)으로부터 상기 화소(100)의 제1 트랜지스터(T1)의 문턱 전압이 감산된 전압으로 결정될 수 있다. 이에 따라, 제1 노드(N1)의 전압, 제2 노드(N2)의 전압, 및 게이트 노드(NG)의 전압이 모두 데이터 전압(DV)으로부터 제1 트랜지스터(T1)의 상기 문턱 전압이 감산된 전압에 상응할 수 있고, 따라서 게이트 노드(NG)와 제1 노드(N1) 사이의 누설 전류 및 게이트 노드(NG)와 제2 노드(N2) 사이의 누설 전류가 방지 또는 감소될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 화소(100)에서, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 상기 드레인과 게이트 노드(NG) 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들(T3-1, T3-2)을 포함하고, 제4 트랜지스터(T4)는 초기화 전압(VINT)의 상기 배선과 게이트 노드(NG) 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들(T4-1, T4-2)을 포함하며, 제8 트랜지스터(T8)는 발광 신호(EM)에 응답하여 제1 및 제2 서브-트랜지스터들(T3-1, T3-2) 사이의 제1 노드(N1)에 기준 전압(VREF)을 인가하고, 제9 트랜지스터(T9)는 발광 신호(EM)에 응답하여 제3 및 제4 서브-트랜지스터들(T4-1, T4-2) 사이의 제2 노드(N2)에 기준 전압(VREF)을 인가할 수 있다. 이에 따라, 상기 발광 구간에서의 게이트 노드(NG)와 제1 노드(N1) 사이의 누설 전류, 및 게이트 노드(NG)와 제2 노드(N2) 사이의 누설 전류가 감소되고, 화소(100)를 포함하는 상기 유기 발광 표시 장치의 표시 품질이 향상될 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 4는 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 5는 데이터 기입 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 6은 발광 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 1 및 도 3을 참조하면, 화소(100)에 대한 프레임 구간(FP)은 초기화 구간(IP), 데이터 기입 구간(DWP) 및 발광 구간(EMP)을 포함할 수 있다. 일 실시예에서, 화소(100)의 제1 내지 제9 트랜지스터들(T1 내지 T9)은 PMOS 트랜지스터들로 구현되고, 초기화 신호(SI), 스캔 신호(SS) 및 발광 신호(EM)는 온 레벨로서 로우 레벨을 가지고 오프 레벨로서 하이 레벨을 가지는 액티브 로우 신호들일 수 있다.
초기화 구간(IP)에서, 게이트 노드(NG) 및 유기 발광 다이오드(EL)의 애노드가 초기화될 수 있다. 초기화 구간(IP)에서, 발광 신호(EM) 및 스캔 신호(SS)는 상기 오프 레벨을 가지고, 초기화 신호(SI)는 상기 온 레벨을 가질 수 있다. 도 4에 도시된 바와 같이, 제4 및 제7 트랜지스터들(T4, T7)은 상기 온 레벨을 가지는 초기화 신호(SI)에 응답하여 턴-온될 수 있다. 따라서, 제4 트랜지스터(T4)는, 게이트 노드(NG)가 초기화되도록, 즉, 제1 트랜지스터(T1)의 게이트 및 커패시터(CST)가 초기화되도록, 게이트 노드(NG)에 초기화 전압(VINT)을 인가할 수 있다. 또한, 제7 트랜지스터(T7)는, 유기 발광 다이오드(EL)의 상기 애노드가 초기화되도록, 유기 발광 다이오드(EL)의 상기 애노드에 초기화 전압(VINT)을 인가할 수 있다.
데이터 기입 구간(DWP)에서, 커패시터(CST)의 제2 전극에 데이터 전압(DV)으로부터 제1 트랜지스터(T1)의 문턱 전압이 감산된 전압이 저장될 수 있다. 데이터 기입 구간(DWP)에서, 발광 신호(EM) 및 초기화 신호(SI)는 상기 오프 레벨을 가지고, 스캔 신호(SS)는 상기 온 레벨을 가질 수 있다. 도 5에 도시된 바와 같이, 제2 및 제3 트랜지스터들(T2, T3)은 상기 온 레벨을 가지는 스캔 신호(SS)에 응답하여 턴-온될 수 있다. 따라서, 제2 트랜지스터(T2)는 데이터 라인의 데이터 전압(DV)을 제1 트랜지스터(T1)의 소스에 전달할 수 있다. 또한, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 다이오드-연결시키고, 커패시터(CST)의 상기 제2 전극에 다이오드-연결된 제1 트랜지스터(T1)를 통하여 데이터 전압(DV)으로부터 제1 트랜지스터(T1)의 문턱 전압(VTH)이 감산된 전압(DV-VTH)이 저장될 수 있다.
발광 구간(EMP)에서, 유기 발광 다이오드(EL)가 발광할 수 있다. 발광 구간(EMP)에서, 초기화 신호(SI) 및 스캔 신호(SS)는 상기 오프 레벨을 가지고, 발광 신호(EM)는 상기 온 레벨을 가질 수 있다. 도 6에 도시된 바와 같이, 제5, 제6, 제8 및 제9 트랜지스터들(T5, T6, T8, T9)은 상기 온 레벨을 가지는 발광 신호(EM)에 응답하여 턴-온될 수 있다. 제1 트랜지스터(T1)는 제2 커패시터(C2)의 상기 제2 전극의 전압(DV-VTH), 즉 게이트 노드(NG)의 전압(DV-VTH)에 기초하여 구동 전류(IDR)를 생성하고, 제5 및 제6 트랜지스터들(T5, T6)은 제1 전원 전압(ELVDD)의 배선으로부터 제2 전원 전압(ELVSS)의 배선으로의 구동 전류(IDR)의 경로를 형성하고, 유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 구동 전류(IDR)에 기초하여 발광할 수 있다. 따라서, 제1 트랜지스터(T1)가 데이터 전압(DV)으로부터 제1 트랜지스터(T1)의 문턱 전압(VTH)이 감산된 전압(DV-VTH)에 기초하여 구동 전류(IDR)를 생성하므로, 구동 전류(IDR)는 제1 트랜지스터(T1)의 문턱 전압(VTH)과 무관하게 데이터 전압(DV)에 기초하여 결정될 수 있다.
발광 구간(EMP)에서, 도 6에 도시된 바와 같이, 제8 트랜지스터(T8)는 제1 및 제2 서브-트랜지스터들(T3-1, T3-2) 사이의 제1 노드(N1)에 기준 전압(VREF)을 인가하고, 제9 트랜지스터(T9)는 제3 및 제4 서브-트랜지스터들(T4-1, T4-2) 사이의 제2 노드(N2)에 기준 전압(VREF)을 인가할 수 있다. 또한, 기준 전압(VREF)은 게이트 노드(NG)의 전압(DV-VTH)에 근접한 전압 레벨을 가질 수 있고, 이에 따라 발광 구간(EMP)에서의 게이트 노드(NG)와 제1 노드(N1) 사이의 누설 전류, 및 게이트 노드(NG)와 제2 노드(N2) 사이의 누설 전류가 감소될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 8은 본 발명의 다른 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소(300)는 커패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(NT3), 제4 트랜지스터(NT4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 7의 화소(300)는, 제3 및 제4 트랜지스터들(NT3, NT4)가 NMOS 트랜지스터들로 구현된 것을 제외하고, 도 1의 화소(100)와 실질적으로 동일한 구조를 가질 수 있다. 또한, 도 7 및 도 8에 도시된 화소(300)에 제공되는 신호들(PSS, NSS, PSI, NSI, EM)은, 제3 및 제4 트랜지스터들(NT3, NT4)에 인가되는 신호들(NSS, NSI)이 액티브 하이 신호들인 것을 제외하고, 도 1 및 도 3에 도시된 화소(100)에 제공되는 신호들(SS, SI, EM)과 실질적으로 동일할 수 있다.
화소(300)에서, 제1, 제2, 및 제5 내지 제9 트랜지스터들(T1, T2, T5, T6, T7, T8, T9)은 PMOS 트랜지스터들로 구현되고, 제3 및 제4 트랜지스터들(NT3, NT4)은 NMOS 트랜지스터들로 구현될 수 있다. 예를 들어, 제1, 제2, 및 제5 내지 제9 트랜지스터들(T1, T2, T5, T6, T7, T8, T9)은 LTPS(Low-Temperature Polycrystalline Silicon) PMOS 트랜지스터들로 구현되고, 제3 및 제4 트랜지스터들(NT3, NT4)의 제1, 제2, 제3 및 제4 서브-트랜지스터들(NT3-1, NT3-2, NT4-1, NT4-2)은 산화물(Oxide) NMOS 트랜지스터들로 구현될 수 있다. 이와 같이, 커패시터(CST)에 직접 연결된 제3 및 제4 트랜지스터들(NT3, NT4), 즉 제1, 제2, 제3 및 제4 서브-트랜지스터들(NT3-1, NT3-2, NT4-1, NT4-2)이 상대적으로 작은 누설 전류를 가지는 상기 NMOS 트랜지스터들로 구현됨으로써, 게이트 노드(NG)로부터 또는 게이트 노드(NG)로의 제3 및 제4 트랜지스터들(NT3, NT4)의 누설 전류들이 더욱 감소될 수 있다.
또한, 도 7 및 도 8에 도시된 바와 같이, 제2, 및 제5 내지 제9 트랜지스터들(T2, T5, T6, T7, T8, T9)에 인가되는 초기화 신호(PSI), 스캔 신호(PSS) 및 발광 신호(EM)는 온 레벨로서 로우 레벨을 가지고 오프 레벨로서 하이 레벨을 가지는 액티브 로우 신호들이고, 제3 및 제4 트랜지스터들(NT3, NT4)에 인가되는 초기화 신호(NSI) 및 스캔 신호(NSS)는 상기 온 레벨로서 하이 레벨을 가지고 상기 오프 레벨로서 로우 레벨을 가지는 액티브 하이 신호들일 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소(400)는 커패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8'), 제9 트랜지스터(T9') 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 9의 화소(400)는, 제8 트랜지스터(T8')가 제1 기준 전압(VREF1)의 배선에 연결되고, 제9 트랜지스터(T9')가 제1 기준 전압(VREF1)의 배선과 다른 제2 기준 전압(VREF1)의 배선에 연결된 것을 제외하고, 도 1의 화소(100)와 실질적으로 동일한 구조를 가질 수 있다.
제8 트랜지스터(T8')는 발광 신호(EM)에 응답하여 제3 트랜지스터(T3)의 제1 및 제2 서브-트랜지스터들(T3-1, T3-2) 사이의 제1 노드(N1)에 제1 기준 전압(VREF1)을 인가하고, 제9 트랜지스터(T9')는 발광 신호(EM)에 응답하여 제4 트랜지스터(T4)의 제3 및 제4 서브-트랜지스터들(T4-1, T4-2) 사이의 제2 노드(N2)에 제2 기준 전압(VREF2)을 인가할 수 있다. 일 실시예에서, 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)은 동일한 전압일 수 있다. 다른 실시예에서, 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)은 서로 다른 전압일 수 있다. 이 경우, 제1 기준 전압(VREF1)은 제1 노드(N1)에 적합한 전압 레벨을 가지고, 제2 기준 전압(VREF2)은 제2 노드(N2)에 적합한 전압 레벨을 가짐으로써, 게이트 노드(NG)와 제1 노드(N1) 사이의 누설 전류, 및 게이트 노드(NG)와 제2 노드(N2) 사이의 누설 전류가 더욱 감소될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 10을 참조하면, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소(500)는 커패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(NT3), 제4 트랜지스터(NT4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8'), 제9 트랜지스터(T9') 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 10의 화소(500)는, 제3 및 제4 트랜지스터들(NT3, NT4)가 NMOS 트랜지스터들로 구현된 것을 제외하고, 도 9의 화소(400)와 실질적으로 동일한 구조를 가질 수 있다. 또한, 도 10에 도시된 화소(500)에 제공되는 신호들(PSS, NSS, PSI, NSI, EM)은, 제3 및 제4 트랜지스터들(NT3, NT4)에 인가되는 신호들(NSS, NSI)이 액티브 하이 신호들인 것을 제외하고, 도 9에 도시된 화소(400)에 제공되는 신호들(SS, SI, EM)과 실질적으로 동일할 수 있다.
화소(500)에서, 제1, 제2, 및 제5 내지 제9 트랜지스터들(T1, T2, T5, T6, T7, T8', T9')은 PMOS 트랜지스터들로 구현되고, 제3 및 제4 트랜지스터들(NT3, NT4)은 NMOS 트랜지스터들로 구현될 수 있다. 이와 같이, 커패시터(CST)에 직접 연결된 제3 및 제4 트랜지스터들(NT3, NT4), 즉 제1, 제2, 제3 및 제4 서브-트랜지스터들(NT3-1, NT3-2, NT4-1, NT4-2)이 상대적으로 작은 누설 전류를 가지는 상기 NMOS 트랜지스터들로 구현됨으로써, 게이트 노드(NG)로부터 또는 게이트 노드(NG)로의 제3 및 제4 트랜지스터들(NT3, NT4)의 누설 전류들이 더욱 감소될 수 있다.
도 11은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이고, 도 12는 본 발명의 실시예들에 따른 유기 발광 표시 장치에 포함된 기준 전압 결정 블록의 일 예를 나타내는 블록도이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치(600)는 복수의 화소들(PX)을 포함하는 표시 패널(610), 복수의 화소들(PX)에 데이터 전압들(DV)을 제공하는 데이터 드라이버(620), 복수의 화소들(PX)에 스캔 신호들(SS) 및 초기화 신호들(SI)을 제공하는 스캔 드라이버(630), 복수의 화소들(PX)에 발광 신호(EM)를 제공하는 발광 드라이버(640), 표시 패널(610)에 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINT) 및 기준 전압(VREF)을 제공하는 전력 관리 회로(650), 및 데이터 드라이버(620), 스캔 드라이버(630), 발광 드라이버(640) 및 전력 관리 회로(650)를 제어하는 컨트롤러(660)를 포함할 수 있다.
표시 패널(610)은 복수의 화소들(PX)을 포함할 수 있다. 실시예에 따라, 각 화소(PX)는 도 1의 화소(100), 도 7의 화소(300), 도 9의 화소(400), 도 10의 화소(500), 또는 이와 유사한 구조를 가지는 화소일 수 있다. 각 화소(PX)에서, 제3 트랜지스터는 제1 트랜지스터의 드레인과 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하고, 제4 트랜지스터는 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하며, 제8 트랜지스터는 발광 신호(EM)에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 기준 전압(VREF)을 인가하고, 제9 트랜지스터는 발광 신호(EM)에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 기준 전압(VREF)을 인가할 수 있다. 이에 따라, 발광 구간에서의 상기 게이트 노드와 상기 제1 노드 사이의 누설 전류 및 상기 게이트 노드와 상기 제2 노드 사이의 누설 전류가 감소되고, 유기 발광 표시 장치(600)의 표시 품질이 향상될 수 있다.
데이터 드라이버(620)는 컨트롤러(660)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 데이터 전압들(DV)을 생성하고, 복수의 화소들(PX)에 데이터 전압들(DV)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 드라이버(620) 및 컨트롤러(660)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(620) 및 컨트롤러(660)는 별개의 집적 회로들로 구현될 수 있다.
스캔 드라이버(630)는 컨트롤러(660)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 스캔 신호들(SS) 및 초기화 신호들(SI)을 생성하고, 복수의 화소들(PX)에 스캔 신호들(SS) 및 초기화 신호들(SI)을 화소 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 초기화 개시 신호, 초기화 클록 신호, 스캔 개시 신호 및 스캔 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(630)는 표시 패널(610)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(630)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
발광 드라이버(640)는 컨트롤러(660)로부터 수신된 발광 제어 신호(EMCTRL)에 기초하여 발광 신호(EM)를 생성하고, 복수의 화소들(PX)에 발광 신호(EM)를 제공할 수 있다. 일 실시예에서, 발광 신호(EM)은 복수의 화소들(PX)에 대하여 실질적으로 동시에 제공되는 글로벌 신호일 수 있다. 다른 실시예에서, 발광 신호(EM)은 복수의 화소들(PX)에 화소 행 단위로 순차적으로 제공될 수 있다. 일 실시예에서, 발광 드라이버(640)는 표시 패널(610)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 발광 드라이버(640)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
전력 관리 회로(650)는 표시 패널(610)에 제공되는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINT) 및 기준 전압(VREF)을 생성할 수 있다. 일 실시예에서, 전력 관리 회로(650)는 기준 전압(VREF)의 전압 레벨을 나타내는 기준 전압 제어 신호(VREFCS)를 수신하고, 기준 전압 제어 신호(VREFCS)이 나타내는 상기 전압 레벨을 가지는 기준 전압(VREF)을 생성할 수 있다. 일 실시예에서, 전력 관리 회로(650)는 집적 회로, 예를 들어 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)로 구현될 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 전력 관리 회로(650)는 컨트롤러(660) 또는 데이터 드라이버(620)에 포함될 수 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller; T-CON))(660)는 외부의 호스트(예를 들어, 그래픽 처리부(Graphic Processing Unit; GPU) 또는 그래픽 카드(Graphic Card))로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(660)는 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 출력 영상 데이터(ODAT), 데이터 제어 신호(DCTRL), 스캔 제어 신호(SCTRL), 발광 제어 신호(EMCTRL) 및 기준 전압 제어 신호(VREFCS)를 생성하고, 데이터 드라이버(620)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(620)의 동작을 제어하고, 스캔 드라이버(630)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(630)를 제어하고, 발광 드라이버(640)에 발광 제어 신호(EMCTRL)를 제공하여 발광 드라이버(640)를 제어하고, 전력 관리 회로(650)에 기준 전압 제어 신호(VREFCS)를 제공하여 전력 관리 회로(650)를 제어할 수 있다.
일 실시예에서, 도 11에 도시된 바와 같이, 컨트롤러(660)는 기준 전압(VREF)을 제어하기 위한 기준 전압 결정 블록(670)을 포함할 수 있다. 기준 전압 결정 블록(670)은 입력 영상 데이터(IDAT), 즉 복수의 화소들(PX)에 대한 화소 영상 데이터, 및 복수의 화소들(PX)의 제1 트랜지스터들(즉, 구동 트랜지스터들)의 문턱 전압들에 기초하여 기준 전압(VREF)의 전압 레벨을 결정할 수 있다. 이러한 동작을 수행하도록, 도 12에 도시된 바와 같이, 기준 전압 결정 블록(670)은 문턱 전압 저장 블록(672), 대표 값 계산 블록(674) 및 제어 블록(676)을 포함할 수 있다.
문턱 전압 저장 블록(672)은 표시 패널(610)의 복수의 화소들(PX)의 상기 제1 트랜지스터들(즉, 구동 트랜지스터들)의 대표 문턱 전압(AVTH)을 저장할 수 있다. 일 실시예에서, 대표 문턱 전압(AVTH)은 복수의 화소들(PX)의 상기 구동 트랜지스터들의 상기 문턱 전압들의 평균 값일 수 있다. 다른 실시예에서, 대표 문턱 전압(AVTH)은 복수의 화소들(PX)의 상기 구동 트랜지스터들의 상기 문턱 전압들의 중간 값일 수 있다. 또한, 일 실시예에서, 대표 문턱 전압(AVTH)은 유기 발광 표시 장치(600)가 제조될 때 결정되고, 문턱 전압 저장 블록(672)에 저장될 수 있다. 한편, 서로 다른 유기 발광 표시 장치들(600)에서 서로 다른 대표 문턱 전압들(AVTH)이 이용될 수 있고, 이에 따라 기준 전압(VREF)이 서로 다른 유기 발광 표시 장치들(600)에 각각 적합하게 결정될 수 있다.
대표 값 계산 블록(674)은 입력 영상 데이터(IDAT), 즉 입력 영상 데이터(IDAT)에 포함된 표시 패널(610)의 복수의 화소들(PX)에 대한 복수의 화소 영상 데이터(PXDAT)를 수신하고, 복수의 화소 영상 데이터(PXDAT)의 대표 값(RV)을 계산할 수 있다. 일 실시예에서, 대표 값 계산 블록(674)은, 대표 값(RV)으로서, 복수의 화소 영상 데이터(PXDAT)의 평균 값을 계산할 수 있다. 다른 실시예에서, 대표 값 계산 블록(674)은, 대표 값(RV)으로서, 복수의 화소 영상 데이터(PXDAT)의 중간 값을 계산할 수 있다. 또 다른 실시예에서, 대표 값 계산 블록(674)은, 대표 값(RV)으로서, 복수의 화소 영상 데이터(PXDAT)로부터 상기 평균 값 및 상기 중간 값과 다른 임의의 값을 계산할 수 있다.
제어 블록(676)은 대표 값 계산 블록(674)으로부터의 대표 값(RV)에 상응하는 대표 데이터 전압을 결정할 수 있다. 예를 들어, 제어 블록(676)은, 상기 대표 데이터 전압으로서, 룩업 테이블을 이용하여 대표 값(RV)이 나타내는 계조에 상응하는 데이터 전압(DV)을 결정할 수 있다. 또한, 제어 블록(676)은 상기 대표 데이터 전압으로부터 대표 문턱 전압(AVTH)을 감산하여 기준 전압(VREF)의 상기 전압 레벨을 결정할 수 있다. 또한, 제어 블록(676)은 전력 관리 회로(650)에 상기 결정된 전압 레벨을 나타내는 기준 전압 제어 신호(VREFCS)를 제공하고, 전력 관리 회로(650)는 기준 전압 제어 신호(VREFCS)이 나타내는 상기 전압 레벨을 가지는 기준 전압(VREF)을 생성할 수 있다. 이에 따라, 각 화소(PX)에서, 상기 제1 및 제2 서브-트랜지스터들 사이의 상기 제1 노드 및 상기 제3 및 제4 서브-트랜지스터들 사이의 상기 제2 노드에 상기 대표 데이터 전압으로부터 대표 문턱 전압(AVTH)이 감산된 전압에 상응하는 기준 전압(VREF)이 인가됨으로써, 상기 게이트 노드와 상기 제1 노드 사이의 누설 전류 및 상기 게이트 노드와 상기 제2 노드 사이의 누설 전류가 감소되고, 유기 발광 표시 장치(600)의 표시 품질이 향상될 수 있다.
도 13은 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 13을 참조하면, 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치(700)는 표시 패널(710), 데이터 드라이버(720), 스캔 드라이버(730), 발광 드라이버(740), 전력 관리 회로(750) 및 컨트롤러(760)를 포함할 수 있다. 도 13의 유기 발광 표시 장치(700)는, 표시 패널(710)이 복수의 블록들(PXB1, PXB2)로 구분되고, 전력 관리 회로(750)가 복수의 블록들(PXB1, PXB2)에, 기준 전압(VREF)으로서, 복수의 블록 기준 전압들(VREFB1, VREFB2)을 각각 제공하는 것을 제외하고, 도 11의 유기 발광 표시 장치(600)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
유기 발광 표시 장치(700)에서, 컨트롤러(760)의 기준 전압 결정 블록(770)은 복수의 블록들(PXB1, PXB2)에 대한 복수의 블록 기준 전압들(VREFB1, VREFB2)을 각각 결정할 수 있다. 기준 전압 결정 블록(770)은 복수의 블록들(PXB1, PXB2) 각각에 포함된 복수의 화소들(PX)에 대한 입력 영상 데이터(IDAT) 및 복수의 블록들(PXB1, PXB2) 각각에 포함된 복수의 화소들(PX)의 제1 트랜지스터들(즉, 구동 트랜지스터들)의 문턱 전압들에 기초하여 복수의 블록 기준 전압들(VREFB1, VREFB2) 각각의 전압 레벨을 결정할 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 표시 패널(710)이 제1 블록(예를 들어, 상부 블록)(PXB1) 및 제2 블록(예를 들어, 하부 블록)(PXB2)으로 구분되고, 기준 전압 결정 블록(770)은 제1 블록(PXB1)에 포함된 복수의 화소들(PX)에 대한 입력 영상 데이터(IDAT)의 대표 값 및 제1 블록(PXB1)에 포함된 복수의 화소들(PX)의 상기 구동 트랜지스터들의 대표 문턱 전압에 기초하여 제1 블록(PXB1)에 제공되는 제1 블록 기준 전압(VREFB1)의 전압 레벨을 결정하고, 제2 블록(PXB2)에 포함된 복수의 화소들(PX)에 대한 입력 영상 데이터(IDAT)의 대표 값 및 제2 블록(PXB2)에 포함된 복수의 화소들(PX)의 상기 구동 트랜지스터들의 대표 문턱 전압에 기초하여 제2 블록(PXB2)에 제공되는 제2 블록 기준 전압(VREFB2)의 전압 레벨을 결정할 수 있다. 또한, 기준 전압 결정 블록(770)은 전력 관리 회로(750)에 제1 블록 기준 전압(VREFB1)의 상기 결정된 전압 레벨을 나타내는 제1 기준 전압 제어 신호(VREFCS1) 및 제2 블록 기준 전압(VREFB2)의 상기 결정된 전압 레벨을 나타내는 제2 기준 전압 제어 신호(VREFCS2)를 제공하고, 전력 관리 회로(750)은 제1 블록(PXB1)에 제1 기준 전압 제어 신호(VREFCS1)가 나타내는 상기 전압 레벨을 가지는 제1 블록 기준 전압(VREFB1)을 제공하고, 제2 블록(PXB2)에 제2 기준 전압 제어 신호(VREFCS2)가 나타내는 상기 전압 레벨을 가지는 제2 블록 기준 전압(VREFB2)을 제공할 수 있다.
한편, 도 13에는 표시 패널(710)이 상부 블록(PXB1) 및 하부 블록(PXB2)으로 구분된 예가 도시되어 있으나, 실시예에 따라, 표시 패널(710)은 임의의 복수의 블록들로 구분되고, 상기 복수의 블록들에 서로 다른 블록 기준 전압들(VREFB1, VREFB2)이 각각 제공될 수 있다. 또한, 도 13에는 각각이 2 이상의 화소들(PX)을 포함하는 복수의 블록들(PXB1, PXB2)에 서로 다른 (블록) 기준 전압들(VREFB1, VREFB2)이 제공된 예가 도시되어 있으나, 실시예에 따라, 복수의 화소들(PX)에 서로 다른 기준 전압들(VREF)이 제공될 수 있다.
도 14는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 14를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 유기 발광 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1160)의 각 화소에서, 제3 트랜지스터는 제1 트랜지스터의 드레인과 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하고, 제4 트랜지스터는 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하며, 제8 트랜지스터는 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 기준 전압을 인가하고, 제9 트랜지스터는 상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 상기 기준 전압을 인가할 수 있다. 이에 따라, 발광 구간에서의 상기 게이트 노드와 상기 제1 노드 사이의 누설 전류 및 상기 게이트 노드와 상기 제2 노드 사이의 누설 전류가 감소되고, 유기 발광 표시 장치(1160)의 표시 품질이 향상될 수 있다.
실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 디지털 TV(Digital Television), 3D TV, 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, 노트북 컴퓨터, PC, TV, 디지털 TV, 3D TV, 가정용 전자기기, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 300, 400, 500, PX: 화소
T1 내지 T9: 제1 내지 제9 트랜지스터들
CST: 커패시터
EL: 유기 발광 다이오드
600, 700: 유기 발광 표시 장치
610, 710: 표시 패널
620, 720: 데이터 드라이버
630, 730: 스캔 드라이버
640, 740: 발광 드라이버
650, 750: 전력 관리 회로
660, 760: 컨트롤러
670, 770: 기준 전압 결정 블록
672: 문턱 전압 저장 블록
674: 대표 값 계산 블록
676: 및 제어 블록

Claims (20)

  1. 제1 전원 전압의 배선에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 커패시터;
    상기 게이트 노드에 연결된 게이트를 포함하는 제1 트랜지스터;
    스캔 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    상기 스캔 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 트랜지스터의 드레인과 상기 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하는 제3 트랜지스터;
    초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하고, 상기 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하는 제4 트랜지스터;
    발광 신호에 응답하여 상기 제1 전원 전압의 상기 배선과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 트랜지스터의 상기 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 제7 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 기준 전압을 인가하는 제8 트랜지스터;
    상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 상기 기준 전압을 인가하는 제9 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압의 배선에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 유기 발광 표시 장치의 화소.
  2. 제1 항에 있어서, 상기 제8 트랜지스터는, 발광 구간에서의 상기 게이트 노드와 상기 제1 노드 사이의 누설 전류를 감소시키도록, 상기 발광 구간 동안 상기 제1 노드에 상기 기준 전압을 인가하고,
    상기 제9 트랜지스터는, 상기 발광 구간에서의 상기 게이트 노드와 상기 제2 노드 사이의 누설 전류를 감소시키도록, 상기 발광 구간 동안 상기 제2 노드에 상기 기준 전압을 인가하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  3. 제1 항에 있어서, 상기 기준 전압의 전압 레벨은 상기 데이터 전압 및 상기 제1 트랜지스터의 문턱 전압에 기초하여 결정되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  4. 제1 항에 있어서,
    상기 제1 서브-트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 드레인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하고,
    상기 제2 서브-트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 제1 노드에 연결된 제1 단자, 및 상기 게이트 노드에 연결된 제2 단자를 포함하고,
    상기 제3 서브-트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 초기화 전압의 상기 배선에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하고,
    상기 제4 서브-트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 제2 노드에 연결된 제1 단자, 및 상기 게이트 노드에 연결된 제2 단자를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  5. 제1 항에 있어서,
    상기 제2 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 소스에 연결된 제2 단자를 포함하고,
    상기 제5 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 제1 전원 전압의 상기 배선에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 소스에 연결된 제2 단자를 포함하고,
    상기 제6 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 드레인에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하고,
    상기 제7 트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 초기화 전압의 상기 배선에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  6. 제1 항에 있어서,
    상기 제8 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 기준 전압의 배선에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하고,
    상기 제9 트랜지스터는 상기 발광 신호를 수신하는 게이트, 상기 기준 전압의 상기 배선에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  7. 제1 항에 있어서, 상기 화소에 대한 프레임 구간은,
    상기 게이트 노드 및 상기 유기 발광 다이오드의 상기 애노드가 초기화되는 초기화 구간;
    상기 커패시터의 상기 제2 전극에 상기 데이터 전압으로부터 상기 제1 트랜지스터의 문턱 전압이 감산된 전압이 저장되는 데이터 기입 구간; 및
    상기 유기 발광 다이오드가 발광하는 발광 구간을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  8. 제7 항에 있어서, 상기 게이트 및 애노드 초기화 구간에서,
    상기 제4 및 제7 트랜지스터들이 턴-온되고,
    상기 제4 트랜지스터는, 상기 게이트 노드가 초기화되도록, 상기 게이트 노드에 상기 초기화 전압을 인가하고,
    상기 제7 트랜지스터는, 상기 유기 발광 다이오드의 상기 애노드가 초기화되도록, 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  9. 제7 항에 있어서, 상기 데이터 기입 구간에서,
    상기 제2 및 제3 트랜지스터들이 턴-온되고,
    상기 제2 트랜지스터는 상기 데이터 전압을 상기 제1 트랜지스터의 상기 소스에 전달하고,
    상기 제3 트랜지스터는, 상기 커패시터의 상기 제2 전극에 상기 데이터 전압으로부터 상기 문턱 전압이 감산된 상기 전압이 저장되도록, 상기 제1 트랜지스터를 다이오드-연결시키는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  10. 제7 항에 있어서, 상기 발광 구간에서,
    상기 제5, 제6, 제8 및 제9 트랜지스터들이 턴-온되고,
    상기 제1 트랜지스터는 상기 게이트 노드의 전압에 기초하여 구동 전류를 생성하고,
    상기 제5 및 제6 트랜지스터들은 상기 제1 전원 전압의 상기 배선으로부터 상기 제2 전원 전압의 상기 배선으로의 상기 구동 전류의 경로를 형성하고,
    상기 제8 트랜지스터는 상기 제1 노드에 상기 기준 전압을 인가하고,
    상기 제9 트랜지스터는 상기 제2 노드에 상기 기준 전압을 인가하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  11. 제1 항에 있어서, 상기 제1 내지 제9 트랜지스터들은 PMOS 트랜지스터들로 구현된 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  12. 제1 항에 있어서, 상기 제1, 제2, 및 제5 내지 제9 트랜지스터들은 PMOS 트랜지스터들로 구현되고,
    상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현된 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  13. 제1 전원 전압의 배선에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 커패시터;
    상기 게이트 노드에 연결된 게이트를 포함하는 제1 트랜지스터;
    스캔 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    상기 스캔 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 트랜지스터의 드레인과 상기 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하는 제3 트랜지스터;
    초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하고, 상기 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하는 제4 트랜지스터;
    발광 신호에 응답하여 상기 제1 전원 전압의 상기 배선과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 트랜지스터의 상기 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    상기 초기화 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 제7 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 제1 기준 전압을 인가하는 제8 트랜지스터;
    상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 제2 기준 전압을 인가하는 제9 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압의 배선에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 유기 발광 표시 장치의 화소.
  14. 제13 항에 있어서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 동일한 전압인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  15. 제13 항에 있어서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 서로 다른 전압들인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  16. 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버;
    상기 복수의 화소들에 스캔 신호들 및 초기화 신호들을 제공하는 스캔 드라이버;
    상기 복수의 화소들에 발광 신호를 제공하는 발광 드라이버;
    상기 표시 패널에 제1 전원 전압, 제2 전원 전압, 초기화 전압 및 기준 전압을 제공하는 전력 관리 회로; 및
    상기 데이터 드라이버, 상기 스캔 드라이버, 상기 발광 드라이버 및 상기 전력 관리 회로를 제어하는 컨트롤러를 포함하고,
    상기 복수의 화소들 각각은,
    상기 제1 전원 전압의 배선에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 커패시터;
    상기 게이트 노드에 연결된 게이트를 포함하는 제1 트랜지스터;
    상기 스캔 신호들 상응하는 하나에 응답하여 상기 데이터 전압들 중 상응하는 하나를 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    상기 스캔 신호들 상응하는 하나에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 트랜지스터의 드레인과 상기 게이트 노드 사이에서 직렬 연결된 제1 및 제2 서브-트랜지스터들을 포함하는 제3 트랜지스터;
    상기 초기화 신호들 상응하는 하나에 응답하여 상기 게이트 노드에 상기 초기화 전압을 인가하고, 상기 초기화 전압의 배선과 상기 게이트 노드 사이에서 직렬 연결된 제3 및 제4 서브-트랜지스터들을 포함하는 제4 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 전원 전압의 상기 배선과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 트랜지스터의 상기 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    상기 초기화 신호들 상응하는 하나에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 제7 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 및 제2 서브-트랜지스터들 사이의 제1 노드에 상기 기준 전압을 인가하는 제8 트랜지스터;
    상기 발광 신호에 응답하여 상기 제3 및 제4 서브-트랜지스터들 사이의 제2 노드에 상기 기준 전압을 인가하는 제9 트랜지스터; 및
    상기 애노드, 및 상기 제2 전원 전압의 배선에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 유기 발광 표시 장치.
  17. 제16 항에 있어서, 상기 컨트롤러는,
    상기 복수의 화소들에 대한 영상 데이터 및 상기 복수의 화소들의 상기 제1 트랜지스터들의 문턱 전압들에 기초하여 상기 기준 전압의 전압 레벨을 결정하는 기준 전압 결정 블록을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제17 항에 있어서, 상기 기준 전압 결정 블록은,
    상기 복수의 화소들의 상기 제1 트랜지스터들의 대표 문턱 전압을 저장하는 문턱 전압 저장 블록;
    상기 복수의 화소들에 대한 상기 영상 데이터의 대표 값을 계산하는 대표 값 계산 블록; 및
    상기 영상 데이터의 대표 값에 상응하는 대표 데이터 전압을 결정하고, 상기 대표 데이터 전압으로부터 상기 대표 문턱 전압을 감산하여 상기 기준 전압의 상기 전압 레벨을 결정하는 제어 블록을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제16 항에 있어서, 상기 표시 패널은 복수의 블록들로 구분되고,
    상기 표시 패널에 제공되는 상기 기준 전압은 상기 복수의 블록들에 각각 제공되는 복수의 블록 기준 전압들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제19 항에 있어서, 상기 컨트롤러는,
    상기 복수의 블록들 각각에 포함된 상기 복수의 화소들에 대한 영상 데이터 및 상기 복수의 블록들 각각에 포함된 상기 복수의 화소들의 상기 제1 트랜지스터들의 문턱 전압들에 기초하여 상기 복수의 블록 기준 전압들 각각의 전압 레벨을 결정하는 기준 전압 결정 블록을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020200066427A 2020-06-02 2020-06-02 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 KR20210149944A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200066427A KR20210149944A (ko) 2020-06-02 2020-06-02 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US17/204,213 US11410599B2 (en) 2020-06-02 2021-03-17 Pixel of an organic light emitting diode display device, and organic light emitting diode display device
CN202110597605.3A CN113763887A (zh) 2020-06-02 2021-05-31 有机发光二极管显示装置及其像素
US17/882,919 US11727867B2 (en) 2020-06-02 2022-08-08 Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066427A KR20210149944A (ko) 2020-06-02 2020-06-02 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210149944A true KR20210149944A (ko) 2021-12-10

Family

ID=78705339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066427A KR20210149944A (ko) 2020-06-02 2020-06-02 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Country Status (3)

Country Link
US (2) US11410599B2 (ko)
KR (1) KR20210149944A (ko)
CN (1) CN113763887A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927098A (zh) * 2022-05-07 2022-08-19 重庆邮电大学 一种像素驱动电路及像素驱动方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230001075A (ko) * 2021-06-25 2023-01-04 삼성디스플레이 주식회사 화소 및 유기 발광 표시 장치
CN114241998B (zh) * 2021-12-27 2023-06-30 昆山国显光电有限公司 像素电路、显示装置和显示装置的驱动方法
KR20230116991A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 화소 회로
CN114927101B (zh) * 2022-05-26 2023-05-09 武汉天马微电子有限公司 一种显示装置及其驱动方法
WO2023230841A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 像素电路及其驱动方法和显示面板
CN117642804A (zh) * 2022-06-24 2024-03-01 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040786B1 (ko) * 2009-12-30 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102070660B1 (ko) 2012-04-20 2020-01-30 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102181944B1 (ko) 2013-12-20 2020-11-23 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102527226B1 (ko) 2015-11-23 2023-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN110619849A (zh) * 2018-06-19 2019-12-27 三星显示有限公司 显示装置
CN110085170B (zh) 2019-04-29 2022-01-07 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927098A (zh) * 2022-05-07 2022-08-19 重庆邮电大学 一种像素驱动电路及像素驱动方法
CN114927098B (zh) * 2022-05-07 2024-04-19 重庆邮电大学 一种像素驱动电路及像素驱动方法

Also Published As

Publication number Publication date
CN113763887A (zh) 2021-12-07
US11727867B2 (en) 2023-08-15
US11410599B2 (en) 2022-08-09
US20220383809A1 (en) 2022-12-01
US20210375201A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US11017723B2 (en) Pixel and related organic light emitting diode display device
KR102432801B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US10971077B2 (en) Organic light emitting diode display device performing low frequency driving
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11257437B2 (en) Light-emitting display device and pixel thereof
KR20200019307A (ko) 센싱 동작을 수행하는 표시 장치
US11670232B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR20190027057A (ko) 표시 장치 및 화소
US11508320B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US20230360590A1 (en) Pixel of a display device, and display device
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20220126323A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11600229B2 (en) Pixel and organic light emitting diode display device
KR20230123556A (ko) 표시 장치의 화소, 및 표시 장치
KR20240054443A (ko) 테스트 화소를 포함하는 표시 장치
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
CN118155544A (zh) 设置面板电压的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal