KR20230001075A - 화소 및 유기 발광 표시 장치 - Google Patents

화소 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20230001075A
KR20230001075A KR1020210083422A KR20210083422A KR20230001075A KR 20230001075 A KR20230001075 A KR 20230001075A KR 1020210083422 A KR1020210083422 A KR 1020210083422A KR 20210083422 A KR20210083422 A KR 20210083422A KR 20230001075 A KR20230001075 A KR 20230001075A
Authority
KR
South Korea
Prior art keywords
transistor
node
pixel
electrode
emission
Prior art date
Application number
KR1020210083422A
Other languages
English (en)
Inventor
김한빛
강미재
김근우
김두나
김상섭
이도경
주재환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210083422A priority Critical patent/KR20230001075A/ko
Priority to US17/684,227 priority patent/US11600229B2/en
Priority to CN202210727435.0A priority patent/CN115527495A/zh
Publication of KR20230001075A publication Critical patent/KR20230001075A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

화소는 제1 전원 전압이 인가되는 제1 전극, 제1 노드에 연결되는 제2 전극을 포함하는 제1 커패시터, 상기 제1 노드에 연결되는 게이트 전극, 제2 노드에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터, 상기 데이터 기입 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 데이터 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 노드에 전달하는 제4 트랜지스터, 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터 및 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 유기 발광 다이오드를 포함한다.

Description

화소 및 유기 발광 표시 장치{PIXEL AND ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에 관한 것이다.
스마트 폰, 태블릿 컴퓨터와 같은 휴대용 단말기에 사용되는 유기 발광 표시 장치는 이의 전력 소모를 감소시키는 것이 요구된다. 최근, 유기 발광 표시 장치의 전력 소모를 감소시키기 위하여, 유기 발광 표시 장치가 정지 영상을 표시할 때 구동 주파수를 감소시키는 저주파 구동 기술이 개발되고 있다.
다만, 상기 표시 패널이 데이터 신호들에 기초하여 영상을 표시하는 동안, 상기 표시 패널의 화소들에 포함된 트랜지스터들의 누설 전류 등에 의해 상기 저장된 데이터 신호들이 왜곡되고, 유기 발광 표시 장치의 영상 품질이 저하되는 문제가 발생될 수 있다.
본 발명의 일 목적은 저주파 구동 시의 영상 품질 저하를 방지 또는 감소시킬 수 있는 화소를 제공하는 것이다.
본 발명의 다른 목적은 저주파 구동 시의 영상 품질 저하를 방지 또는 감소시킬 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소는 제1 전원 전압이 인가되는 제1 전극, 제1 노드에 연결되는 제2 전극을 포함하는 제1 커패시터, 상기 제1 노드에 연결되는 게이트 전극, 제2 노드에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터, 상기 데이터 기입 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 데이터 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 노드에 전달하는 제4 트랜지스터, 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터 및 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 제3 트랜지스터는 상기 제1 노드와 상기 제3 노드 사이에서 직렬 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함할 수 있다. 상기 제4 트랜지스터는 상기 제1 노드와 상기 초기화 전압이 인가되는 초기화 전압 입력 단자 사이에서 직렬 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함할 수 있다. 상기 제8 트랜지스터는 상기 에미션 바이어스 신호가 인가되는 게이트 전극, 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이의 제3 트랜지스터 노드에 연결되는 제1 전극, 및 상기 제3 서브 트랜지스터와 상기 제4 서브 트랜지스터 사이의 제4 트랜지스터 노드에 연결되는 제2 전극을 포함할 수 있다.
일 실시예에서, 상기 제8 트랜지스터는 상기 화소가 제1 주파수로 구동되는 경우 상기 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 상기 전류 및 상기 제4 트랜지스터에 흐르는 상기 전류를 제어하고, 상기 화소가 제2 주파수로 구동되는 경우 턴 오프될 수 있다.
일 실시예에서, 상기 제1 주파수는 0Hz보다 크고 60Hz보다 작고, 상기 제2 주파수는 60Hz보다 크거나 같고 240Hz 작거나 같을 수 있다.
일 실시예에서, 상기 화소가 상기 제1 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 상기 화소의 발광 구간에서 로직 로우 레벨을 가지고, 상기 화소의 비발광 구간에서 로직 하이 레벨을 가질 수 있다.
일 실시예에서, 상기 에미션 바이어스 신호가 상기 로직 로우 레벨을 가지는 경우, 상기 제8 트랜지스터가 턴 온됨에 따라 상기 제3 트랜지스터 노드의 전압이 상기 제4 트랜지스터 노드의 전압과 동일할 수 있다.
일 실시예에서, 상기 화소가 상기 제2 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 로직 하이 레벨을 가질 수 있다.
일 실시예에서, 상기 화소는 에미션 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제5 트랜지스터, 상기 에미션 신호가 인가되는 게이트 전극, 상기 제3 노드에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제6 트랜지스터 및 애노드 초기화 게이트 신호가 인가되는 게이트 전극, 상기 초기화 전압 입력 단자에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제8 트랜지스터는 상기 데이터 전압에 따른 계조 레벨이 제1 계조 레벨인 경우 상기 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 상기 전류 및 상기 제4 트랜지스터에 흐르는 상기 전류를 제어하고, 상기 데이터 전압에 따른 상기 계조 레벨이 제2 계조 레벨인 경우 턴 오프될 수 있다.
일 실시예에서, 상기 제1 계조 레벨은 127G보다 크거나 같고 255G보다 작거나 같고, 상기 제2 계조 레벨은 0G보다 크거나 같고 127G보다 작을 수 있다.
일 실시예에서, 상기 데이터 전압에 따른 상기 계조 레벨이 상기 제1 계조 레벨인 경우, 상기 에미션 바이어스 신호는 상기 화소의 발광 구간에서 로직 로우 레벨을 가지고, 상기 화소의 비발광 구간에서 로직 하이 레벨을 가질 수 있다.
일 실시예에서, 상기 에미션 바이어스 신호가 상기 로직 로우 레벨을 가지는 경우, 상기 제8 트랜지스터가 턴 온됨에 따라 상기 제3 트랜지스터 노드의 전압이 상기 제4 트랜지스터 노드의 전압과 동일할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 화소를 포함하는 표시 패널, 상기 화소에 데이터 전압을 제공하는 데이터 구동부, 상기 화소에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 구동 제어부를 포함할 수 있다. 상기 화소는 제1 전원 전압이 인가되는 제1 전극, 제1 노드에 연결되는 제2 전극을 포함하는 제1 커패시터, 상기 제1 노드에 연결되는 게이트 전극, 제2 노드에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터, 상기 데이터 기입 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 데이터 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 노드에 전달하는 제4 트랜지스터, 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터 및 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 제3 트랜지스터는 상기 제1 노드와 상기 제3 노드 사이에서 직렬 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함할 수 있다. 상기 제4 트랜지스터는 상기 제1 노드와 상기 초기화 전압이 인가되는 초기화 전압 입력 단자 사이에서 직렬 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함할 수 있다. 상기 제8 트랜지스터는 상기 에미션 바이어스 신호가 인가되는 게이트 전극, 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이의 제3 트랜지스터 노드에 연결되는 제1 전극, 및 상기 제3 서브 트랜지스터와 상기 제4 서브 트랜지스터 사이의 제4 트랜지스터 노드에 연결되는 제2 전극을 포함할 수 있다.
일 실시예에서, 상기 제8 트랜지스터는 상기 화소가 제1 주파수로 구동되는 경우 상기 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 상기 전류 및 상기 제4 트랜지스터에 흐르는 상기 전류를 제어하고, 상기 화소가 제2 주파수로 구동되는 경우 턴 오프될 수 있다.
일 실시예에서, 상기 제1 주파수는 0Hz보다 크고 60Hz보다 작고, 상기 제2 주파수는 60Hz보다 크거나 같고 240Hz 작거나 같을 수 있다.
일 실시예에서, 상기 화소가 상기 제1 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 상기 화소의 발광 구간에서 로직 로우 레벨을 가지고, 상기 화소의 비발광 구간에서 로직 하이 레벨을 가질 수 있다.
일 실시예에서, 상기 에미션 바이어스 신호가 상기 로직 로우 레벨을 가지는 경우, 상기 제8 트랜지스터가 턴 온됨에 따라 상기 제3 트랜지스터 노드의 전압이 상기 제4 트랜지스터 노드의 전압과 동일할 수 있다.
일 실시예에서, 상기 화소가 상기 제2 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 로직 하이 레벨을 가질 수 있다.
일 실시예에서, 상기 화소는 에미션 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제5 트랜지스터, 상기 에미션 신호가 인가되는 게이트 전극, 상기 제3 노드에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제6 트랜지스터 및 애노드 초기화 게이트 신호가 인가되는 게이트 전극, 상기 초기화 전압 입력 단자에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
본 발명의 화소 및 유기 발광 표시 장치는 에미션 바이어스 신호에 응답하여 제3 트랜지스터 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터를 포함할 수 있다. 제8 트랜지스터의 전류 제어에 따라, 제3 트랜지스터의 누설 전류와 제4 트랜지스터의 누설 전류 사이의 전류 불균형이 감소되고, 유기 발광 다이오드의 구동 전류가 증가할 수 있다. 따라서, 유기 발광 표시 장치의 영상 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 유기 발광 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 4는 도 3의 화소에 인가되는 게이트 신호 및 에미션 신호의 일 예를 나타내는 타이밍도이다.
도 5는 도 4에 따른 게이트 신호 및 에미션 신호가 화소에 인가될 때, 화소의 동작을 나타내는 회로도이다.
도 6은 도 3의 화소에 인가되는 게이트 신호 및 에미션 신호의 다른 예시를 나타내는 타이밍도이다.
도 7은 도 6에 따른 게이트 신호 및 에미션 신호가 화소에 인가될 때, 화소의 동작을 나타내는 회로도이다.
도 8은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블럭도이다.
도 9는 도 8의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치(10)를 나타내는 블록도이고, 도 2는 도 1의 유기 발광 표시 장치에 포함된 화소(P)의 일 예를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 유기 발광 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부를 포함할 수 있다. 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함할 수 있다.
표시 패널(100)은 영상을 표시하는 표시부 및 표시부에 이웃하여 배치되는 주변부를 포함할 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL) 및 게이트 라인들(GL), 데이터 라인들(DL), 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 화소(P)들을 포함할 수 있다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 에미션 라인들(EL)은 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 게이트 라인들(GL)은 데이터 기입 게이트 신호(GW)가 인가되는 데이터 기입 게이트 라인, 데이터 초기화 게이트 신호(GI)가 인가되는 데이터 초기화 게이트 라인, 에미션 바이어스 신호(EB)가 인가되는 에미션 바이어스 라인 및 애노드 초기화 게이트 신호(GB)가 인가되는 애노드 초기화 게이트 라인을 포함할 수 있다.
구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4), 및 데이터 신호(DATA)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)를 근거로 에미션 구동부(600)의 동작을 제어하기 위한 제4 제어 신호(CONT4)를 생성하여 에미션 구동부(600)에 출력할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 출력할 수 있다. 예를 들어, 게이트 구동부(300)는 데이터 기입 게이트 신호(GW)를 데이터 기입 게이트 라인에 출력할 수 있다. 게이트 구동부(300)는 데이터 초기화 게이트 신호(GI)를 데이터 초기화 게이트 라인에 출력할 수 있다. 게이트 구동부(300)는 에미션 바이어스 신호(EB)를 에미션 바이어스 라인에 출력할 수 있다. 게이트 구동부(300)는 애노드 초기화 게이트 신호(GB)를 애노드 초기화 게이트 라인에 출력할 수 있다.
감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력 받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.
예를 들어, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 데이터 구동부(500) 내에 배치될 수 있다.
데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력 받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압(VDATA)로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압(VDATA)을 데이터 라인(DL)에 출력할 수 있다.
에미션 구동부(600)는 구동 제어부(200)로부터 입력 받은 제4 제어 신호(CONT4)에 응답하여 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성할 수 있다. 에미션 구동부(600)는 에미션 신호들을 에미션 라인들(EL)에 출력할 수 있다.
실시예들에서, 표시 패널(100)은 복수의 화소(P)들을 포함하고, 화소(P)들은 각각 유기 발광 다이오드(OLED)를 포함할 수 있다. 본 발명의 일 실시예에 따른 화소(P)는 제1 커패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 일 실시예에서, 화소(P)는 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 더 포함할 수 있다.
제1 커패시터(CST)는 제2 트랜지스터(T2) 및 다이오드-연결된 제1 트랜지스터(T1)를 통하여 전달된 데이터 전압(VDATA)을 저장할 수 있다. 일 실시예에서, 제1 커패시터(CST)는 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 커패시터(CST)에 저장된 데이터 전압(VDATA), 즉 제1 노드(N1)의 전압에 기초하여 구동 전류(IOLED)를 생성할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 불릴 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 커패시터(CST)의 제2 전극, 즉 제1 노드(N1)에 연결되는 게이트 전극, 제2 노드(N2)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 데이터 기입 게이트 신호(GW)에 응답하여 데이터 전압(VDATA)을 제1 트랜지스터(T1)의 제1 전극에 전달할 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터 또는 스캔 트랜지스터로 불릴 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 데이터 기입 게이트 신호(GW)가 인가되는 게이트 전극, 데이터 전압(VDATA)이 안가되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
제3 트랜지스터(T3)는 데이터 기입 게이트 신호(GW)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 제3 트랜지스터(T3)는 문턱 전압 보상 트랜지스터로 불릴 수 있다. 일 실시예에서, 제3 트랜지스터(T3)는 데이터 기입 게이트 신호(GW)가 인가되는 게이트 전극, 제1 노드(N1)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다. 데이터 기입 게이트 신호(GW)가 인가되는 동안, 제2 트랜지스터(T2)에 의해 전달된 데이터 전압(VDATA)이 제3 트랜지스터(T3)에 의해 다이오드-연결된 제1 트랜지스터(T1)를 통하여 제1 커패시터(CST)에 저장될 수 있다. 이에 따라, 제1 커패시터(CST)에는 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 전압(VDATA)가 저장될 수 있다. 예를 들어, 제3 트랜지스터(T3)는 상기 제1 노드(N1)와 상기 제3 노드(N3) 사이에서 직렬 연결된 제1 서브 트랜지스터(T3-1) 및 제2 서브 트랜지스터(T3-2)를 포함할 수 있다.
제4 트랜지스터(T4)는 데이터 초기화 게이트 신호(GI)에 응답하여 초기화 전압(VINIT)을 제1 노드(N1)에 전달할 수 있다. 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 불릴 수 있다. 일 실시예에서, 제4 트랜지스터(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 게이트 전극, 제1 노드(N1)에 연결되는 제1 전극, 및 초기화 전압(VINIT)이 인가되는 초기화 전압 입력 단자에 연결되는 제2 전극을 포함할 수 있다. 데이터 초기화 게이트 신호(GI)가 인가되는 동안, 제4 트랜지스터(T4)는 초기화 전압(VINIT)을 이용하여 제1 노드(N1), 즉 제1 커패시터(CST) 및 제1 트랜지스터(T1)의 게이트 전극을 초기화할 수 있다. 예를 들어, 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 상기 제3 노드(N3) 사이에서 직렬 연결된 제3 서브 트랜지스터(T4-1) 및 제4 서브 트랜지스터(T4-2)를 포함할 수 있다.
제5 트랜지스터(T5)는 에미션 신호(EM)에 응답하여 제1 전원 전압(ELVDD)의 배선을 제1 트랜지스터(T1)의 제1 전극에 연결할 수 있다. 제5 트랜지스터(T5)는 제1 발광 트랜지스터로 불릴 수 있다. 일 실시예에서, 제5 트랜지스터(T5)는 에미션 신호(EM)가 인가되는 게이트 전극, 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 에미션 신호(EM)에 응답하여 제1 트랜지스터(T1)의 제2 전극을 유기 발광 다이오드(OLED)의 애노드 전극에 연결할 수 있다. 제6 트랜지스터(T6)는 제2 발광 트랜지스터로 불릴 수 있다. 일 실시예에서, 제6 트랜지스터(T6)는 에미션 신호(EM)가 인가되는 게이트 전극, 제1 트랜지스터(T1)의 제2 전극에 연결되는 제1 전극, 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 에미션 신호(EM)가 인가되는 동안, 제5 및 제6 트랜지스터들(T5, T6)이 턴 온되고, 제1 전원 전압(ELVDD)의 배선으로부터 제2 전원 전압(ELVSS)의 배선으로의 구동 전류(IOLED)의 경로가 형성될 수 있다.
제7 트랜지스터(T7)는 애노드 초기화 게이트 신호(GB)에 응답하여 초기화 전압(VINIT)을 유기 발광 다이오드(OLED)의 애노드 전극에 전달할 수 있다. 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터 또는 다이오드 초기화 트랜지스터로 불릴 수 있다. 일 실시예에서, 제7 트랜지스터(T7)는 애노드 초기화 게이트 신호(GB)가 인가되는 게이트 전극, 초기화 전압 입력 단자에 연결되는 제1 전극, 유기 발광 다이오드(OLED)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다. 애노드 초기화 게이트 신호(GB)가 인가되는 동안, 제7 트랜지스터(T7)는 초기화 전압(VINIT)을 이용하여 유기 발광 다이오드(OLED)를 초기화할 수 있다.
유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)에 의해 생성된 구동 전류(IOLED)에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(OLED)는 제6 트랜지스터(T6)의 제2 전극에 연결되는 애노드 전극, 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 가질 수 있다. 에미션 신호(EM)가 인가되는 동안, 유기 발광 다이오드(OLED)에 제1 트랜지스터(T1)에 의해 생성된 구동 전류(IOLED)가 제공되고, 유기 발광 다이오드(OLED)는 구동 전류(IOLED)에 기초하여 발광할 수 있다.
화소(P)를 포함하는 유기 발광 표시 장치는, 전력 소모를 감소시키도록, 저주파 구동을 수행할 수 있다. 저주파 구동 시, 각 화소(P)는, 복수의 프레임 구간들 중 적어도 일부에서, 데이터 초기화 게이트 신호(GI), 데이터 기입 게이트 신호(GW) 및 데이터 전압(VDATA)를 수신하지 않고, 이전 프레임 구간에서 제1 커패시터(CST)에 저장된 데이터 전압(VDATA)에 기초하여 발광할 수 있다. 이 경우, 화소(P)의 트랜지스터들(T1 내지 T7)의 누설 전류, 특히 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통해 흐르는 누설 전류에 의해, 제1 커패시터(CST)에 저장된 데이터 전압(VDATA), 즉 제1 노드(N1)의 전압이 왜곡될 수 있고, 유기 발광 표시 장치의 영상 품질이 저하될 수 있다. 예를 들어, 제3 트랜지스터 누설 전류(IOFFT3)에 의해, 제1 커패시터(CST)에 저장된 데이터 전압(VDATA), 즉 제1 노드(N1)의 전압이 왜곡될 수 있다. 예를 들어, 제4 트랜지스터 누설 전류(IOFFT4)에 의해, 제1 커패시터(CST)에 저장된 데이터 전압(VDATA), 즉 제1 노드(N1)의 전압이 왜곡될 수 있다.
일 실시예에서, 이러한 제3 트랜지스터 누설 전류(IOFFT3) 및 제4 트랜지스터 누설 전류(IOFFT4)를 감소시키도록, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은 듀얼 트랜지스터 구조를 가질 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제3 트랜지스터(T3)는 제1 노드(N1)와 제3 노드(N3) 사이에서 직렬 연결된 제1 서브 트랜지스터(T3-1) 및 제2 서브 트랜지스터(T3-2)를 포함할 수 있다. 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전압(VINIT)이 인가되는 초기화 전압 입력 단자 사이에서 직렬 연결된 제3 서브 트랜지스터(T4-1) 및 제4 서브 트랜지스터(T4-2)를 포함할 수 있다. 제3 트랜지스터(T3)가 제1 서브 트랜지스터(T3-1) 및 제2 서브 트랜지스터(T3-2)를 포함하는 경우, 제1 트랜지스터(T1)의 제2 전극으로부터 제1 노드(N1)로의 제3 트랜지스터 누설 전류(IOFFT3)가 감소될 수 있다. 또한, 제4 트랜지스터(T4)가 제3 서브 트랜지스터(T4-1) 및 제4 서브 트랜지스터(T4-2)를 포함하는 경우, 초기화 전압 입력 단자로부터 제1 노드(N1)로의 제4 트랜지스터 누설 전류(IOFFT4)가 감소될 수 있다.
다만, 제3 트랜지스터(T3)가 제1 서브 트랜지스터(T3-1) 및 제2 서브 트랜지스터(T3-2)를 포함하더라도, 제1 서브 트랜지스터(T3-1)와 제2 서브 트랜지스터(T3-2) 사이의 제3 트랜지스터 노드(NT3)와 화소(P)의 배선(예를 들어, 데이터 기입 게이트 신호(GW)가 인가되는 데이터 기입 게이트 라인) 사이에 기생 커패시터가 형성되고, 제3 트랜지스터 노드(NT3)로부터 제1 노드(N1)로의 제1 서브 트랜지스터(T3-1)의 누설 전류가 발생될 수 있다. 또한, 제4 트랜지스터(T4)가 제3 서브 트랜지스터(T4-1) 및 제4 서브 트랜지스터(T4-2)를 포함하더라도, 제3 서브 트랜지스터(T4-1)와 제4 서브 트랜지스터(T4-2)의 제4 트랜지스터 노드(NT4)와 화소(P)의 배선(예를 들어, 데이터 초기화 게이트 신호(GI)가 인가되는 데이터 초기화 게이트 라인) 사이에 기생 커패시터가 형성되고, 제4 트랜지스터 노드(NT4)로부터 제1 노드(N1)로의 제3 서브 트랜지스터(T4-1)의 누설 전류가 발생될 수 있다. 또한, 제3 트랜지스터 노드(NT3)와 화소(P)의 배선 사이의 기생 커패시터 및 제4 트랜지스터 노드(NT4)와 화소(P)의 배선 사이의 기생 커패시터로 인해 제3 트랜지스터 누설 전류(IOFFT3)와 제4 트랜지스터 누설 전류(IOFFT4)의 전류 불균형이 발생하게 될 수 있다. 제3 트랜지스터 누설 전류(IOFFT3)와 제4 트랜지스터 누설 전류(IOFFT4)의 전류 불균형에 따라, 제1 노드(N1)의 전압이 증가되고, 구동 트랜지스터(T1)의 구동 전류(IOLED)가 감소되며, 유기 발광 다이오드(OELD)의 휘도가 감소될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(P)에서는, 이러한 제1 서브 트랜지스터(T3-1)의 누설 전류 및 제3 서브 트랜지스터(T4-1)의 누설 전류에 의한 제1 노드(N1)의 전압 왜곡을 보상하도록, 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3) 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하는 제8 트랜지스터(T8)를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소(P)를 나타내는 회로도이다.
도 1 및 도 3을 참조하면, 표시 패널(100)은 복수의 화소(P)들을 포함하고, 화소(P)들은 각각 유기 발광 다이오드(OLED)를 포함할 수 있다. 본 발명의 일 실시예에 따른 화소(P)는 제1 커패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 커패시터(CST)의 제2 전극, 즉 제1 노드(N1)에 연결되는 게이트 전극, 제2 노드(N2)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 데이터 기입 게이트 신호(GW)가 인가되는 게이트 전극, 데이터 전압(VDATA)이 안가되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
제3 트랜지스터(T3)는 데이터 기입 게이트 신호(GW)가 인가되는 게이트 전극, 제1 노드(N1)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 상기 제1 노드(N1)와 상기 제3 노드(N3) 사이에서 직렬 연결된 제1 서브 트랜지스터(T3-1) 및 제2 서브 트랜지스터(T3-2)를 포함할 수 있다.
제4 트랜지스터(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 게이트 전극, 제1 노드(N1)에 연결되는 제1 전극, 및 초기화 전압(VINIT)이 인가되는 초기화 전압 입력 단자에 연결되는 제2 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 상기 제3 노드(N3) 사이에서 직렬 연결된 제3 서브 트랜지스터(T4-1) 및 제4 서브 트랜지스터(T4-2)를 포함할 수 있다.
제5 트랜지스터(T5)는 에미션 신호(EM)가 인가되는 게이트 전극, 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 에미션 신호(EM)가 인가되는 게이트 전극, 제1 트랜지스터(T1)의 제2 전극에 연결되는 제1 전극, 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다.
제7 트랜지스터(T7)는 애노드 초기화 게이트 신호(GB)가 인가되는 게이트 전극, 초기화 전압 입력 단자에 연결되는 제1 전극, 유기 발광 다이오드(OLED)의 애노드 전극에 연결되는 제2 전극을 포함할 수 있다.
제8 트랜지스터(T8)는 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 동기화 트랜지스터 및 안정화 트랜지스터로 불릴 수 있다. 제8 트랜지스터(T8)는 상기 에미션 바이어스 신호(EB)가 인가되는 게이트 전극, 상기 제1 서브 트랜지스터(T3-1)와 상기 제2 서브 트랜지스터(T3-2) 사이의 제3 트랜지스터 노드(NT3)에 연결되는 제1 전극, 및 상기 제3 서브 트랜지스터(T4-1)와 상기 제4 서브 트랜지스터(T4-2) 사이의 제4 트랜지스터 노드(NT4)에 연결되는 제2 전극을 포함할 수 있다.
일 실시예에서, 제8 트랜지스터(T8)는 표시 패널(100)의 구동 주파수에 따라 제어될 수 있다. 즉, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수에 따라 제어될 수 있다. 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우 동작하고, 화소(P)의 구동 주파수가 고주파수인 경우 동작하지 않을 수 있다. 예를 들어, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 고주파수인 경우 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하지 않을 수 있다.
일 실시예에서, 제8 트랜지스터(T8)는 데이터 전압(VDATA)에 따른 계조 레벨에 따라 제어될 수 있다. 제8 트랜지스터(T8)는 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우 동작하고, 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우 동작하지 않을 수 있다. 예를 들어, 제8 트랜지스터(T8)는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하지 않을 수 있다.
이와 같은, 제8 트랜지스터의 전류 제어에 따라, 제3 트랜지스터(T4)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류 사이의 전류 불균형이 감소되고, 유기 발광 다이오드에 인가되는 구동 전류(IOLED)가 증가할 수 있다. 따라서, 유기 발광 표시 장치의 영상 품질이 향상될 수 있다.
도 4는 도 3의 화소(P)에 인가되는 게이트 신호 및 에미션 신호의 일 예를 나타내는 타이밍도이고, 도 5는 도 4에 따른 게이트 신호 및 에미션 신호가 화소(P)에 인가될 때, 화소(P)의 동작을 나타내는 회로도이다. 도 6은 도 3의 화소(P)에 인가되는 게이트 신호 및 에미션 신호의 다른 예시를 나타내는 타이밍도이고, 도 7은 도 6에 따른 게이트 신호 및 에미션 신호가 화소(P)에 인가될 때, 화소(P)의 동작을 나타내는 회로도이다.
화소(P)는 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 구간(DU1), 문턱 전압이 보상된 데이터 전압(VDATA)이 기입되는 제2 구간(DU2), 유기 발광 다이오드(OLED)의 제1 전극이 초기화되는 제3 구간(DU3) 및 유기 발광 다이오드(OLED)가 발광하는 제4 구간(DU4)을 포함할 수 있다. 화소(P)들은 데이터 기입 게이트 신호(GW), 데이터 초기화 게이트 신호(GI), 애노드 초기화 게이트 신호(GB), 에미션 바이어스 신호(EB), 데이터 전압(VDATA) 및 에미션 신호(EM)를 입력 받고, 데이터 전압(VDATA)의 레벨에 따라 유기 발광 다이오드(OLED)를 발광시켜 영상을 표시할 수 있다.
일 실시예에서, 제8 트랜지스터(T8)는 표시 패널(100)의 구동 주파수에 따라 제어될 수 있다. 즉, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수에 따라 제어될 수 있다. 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우 동작하고, 화소(P)의 구동 주파수가 고주파수인 경우 동작하지 않을 수 있다.
구체적으로, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 고주파수인 경우 턴 오프되고, 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하지 않을 수 있다. 예를 들어, 저주파수는 0Hz보다 크고 60Hz보다 작은 주파수일 수 있다. 예를 들어, 고주파수는 60Hz보다 크거나 같고, 240Hz보다 작거나 같을 수 있다. 다만, 상기 주파수 범위는 일 예시이며, 본 발명에 따른 고주파수 및 저주파수는 상기 주파수 범위에 한정되지 않는다.
제4 구간(DU4)에서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통해 흐르는 누설 전류는 제1 전류 경로(LEACKAGE PATH1)를 따라 흐를 수 있다. 제4 구간(DU4)에서, 제3 트랜지스터 노드(NT3)와 화소(P)의 배선 사이의 기생 커패시터, 및 제4 트랜지스터 노드(NT4)와 화소(P)의 배선 사이의 기생 커패시터로 인해, 제1 전류 경로(LEACKAGE PATH1)를 따라 흐르는 제3 트랜지스터(T3)의 누설 전류와 제1 전류 경로(LEACKAGE PATH1)를 따라 흐르는 제4 트랜지스터(T4)의 누설 전류 사이에 전류 불균형이 발생할 수 있다. 이 경우, 전류 불균형으로 인해 제1 노드(N1)의 전압이 증가되고, 구동 트랜지스터(T1)의 구동 전류(IOLED)가 감소되며, 유기 발광 다이오드(OELD)의 휘도가 감소될 수 있다.
도 4 및 도 5를 참조하면, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우, 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우 에미션 바이어스 신호(EB)에 응답하여 턴 온됨으로써, 제2 전류 경로(LEACKAGE PATH2)를 생성할 수 있다. 제2 전류 경로(LEACKAGE PATH2)를 생성되는 경우, 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류는 제1 전류 경로(LEACKAGE PATH1)뿐만 아니라, 제2 전류 경로(LEACKAGE PATH2)를 따라 흐를 수 있다. 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류가 제1 전류 경로(LEACKAGE PATH1)뿐만 아니라, 제2 전류 경로(LEACKAGE PATH2)를 따라 흐르는 경우, 제3 트랜지스터(T4)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류 사이의 전류 불균형이 감소될 수 있다.
일 실시예에서, 상기 화소가 0Hz보다 크고 60Hz보다 작은 주파수로 구동되는 경우, 에미션 바이어스 신호(EB)는 유기 발광 다이오드(OLED)가 발광하는 제4 구간(DU4)에서 로직 로우 레벨을 가질 수 있다. 상기 화소가 저주파수로 구동되는 경우, 에미션 바이어스 신호(EB)는 유기 발광 다이오드(OLED)가 발광하지 않는 제1 구간(DU1), 제2 구간(DU2) 및 제3 구간(DU3)에서 로직 하이 레벨을 가질 수 있다.
구체적으로, 상기 에미션 바이어스 신호(EB)가 로직 로우 레벨을 가지는 경우, 제8 트랜지스터는 턴 온될 수 있다. 상기 제8 트랜지스터가 턴 온되는 경우, 제3 트랜지스터 노드(NT3)의 전압이 제4 트랜지스터 노드(NT4)의 전압과 동일해질 수 있다. 즉, 상기 제8 트랜지스터가 턴 온되는 경우, 제3 트랜지스터 노드(NT3)와 제4 트랜지스터 노드(NT4)가 동기화될 수 있다. 이 경우, 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류는 제1 전류 경로(LEACKAGE PATH1)뿐만 아니라, 제2 전류 경로(LEACKAGE PATH2)를 따라 흐를 수 있다.
예를 들어, 제1 구간(DU1) 동안 제4 트랜지스터(T4)가 턴 온되고, 제1 노드(N1)에 초기화 전압(VINIT)이 인가되어 제1 트랜지스터(T1)의 게이트 전극이 초기화될 수 있다. 제2 구간(DU2) 동안 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴 온될 수 있다. 제2 트랜지스터(T2)가 턴 온됨에 따라 데이터 전압(VDATA)이 제1 노드(N1)에 공급되고, 제3 트랜지스터(T3)가 턴 온됨에 따라 제1 트랜지스터(T1)가 다이오드 결합을 할 수 있다. 따라서, 제1 커패시터(CST)에 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 전압(VDATA)이 저장될 수 있다. 제3 구간(DU3) 동안 제7 트랜지스터(T7)가 턴 온되고, 유기 발광 다이오드(OLED)의 제1 전극에 초기화 전압(VINIT)이 인가되어 초기화될 수 있다. 제4 구간(DU4) 동안 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온되어 제1 트랜지스터(T1)에서 생성되는 구동 전류가 유기 발광 다이오드(OLED)로 흐를 수 있다. 제4 구간(DU4) 동안 제8 트랜지스터가 턴 온되어 제2 전류 경로(LEACKAGE PATH2)를 생성될 수 있다. 제2 전류 경로(LEACKAGE PATH2)를 생성되는 경우, 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류는 제1 전류 경로(LEACKAGE PATH1)뿐만 아니라, 제2 전류 경로(LEACKAGE PATH2)를 따라 흐를 수 있다.
도 6 및 도 7을 참조하면, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 고주파수인 경우 턴 오프되고, 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하지 않을 수 있다. 예를 들어, 상기 화소가 60Hz보다 크거나 같고, 240Hz보다 작거나 같은 주파수로 구동되는 경우, 에미션 바이어스 신호(EB)는 제1 구간(DU1) 내지 제4 구간(DU4)에서 로직 하이 레벨을 가질 수 있다.
제1 구간(DU1) 내지 제4 구간(DU4)에서 에미션 바이어스 신호(EB)가 로직 하이 레벨을 가지는 경우, 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류는 제1 전류 경로(LEACKAGE PATH1)를 따라서만 흐를 수 있다. 즉, 에미션 바이어스 신호(EB)가 로직 하이 레벨을 가지는 경우, 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류는 제2 전류 경로(LEACKAGE PATH2)를 따라서 흐르지 않을 수 있다. 본 발명에 따른 유기 발광 표시 장치는 화소(P)의 구동 주파수가 고주파수인 경우 제8 트랜지스터(T8)을 턴 오프함으로써, 제8 트랜지스터(T8)를 효율적으로 동작시키고, 제8 트랜지스터(T8)의 동작으로 인한 추가적인 전력 소비를 최소화할 수 있다.
이와 같은, 제8 트랜지스터의 전류 제어에 따라, 화소가 저주파수로 구동될 때 제3 트랜지스터(T4)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류 사이의 전류 불균형이 감소되고, 유기 발광 다이오드에 인가되는 구동 전류(IOLED)가 증가할 수 있다. 따라서, 유기 발광 표시 장치의 영상 품질이 향상될 수 있다.
일 실시예에서, 제8 트랜지스터(T8)는 데이터 전압(VDATA)에 따른 계조 레벨에 따라 제어될 수 있다. 제8 트랜지스터(T8)는 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우 동작하고, 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우 동작하지 않을 수 있다.
일 실시예에서, 제8 트랜지스터(T8)는 데이터 전압에 따른 계조 레벨에 따라 제어될 수 있다. 즉, 제8 트랜지스터(T8)는 화소(P)의 구동 주파수에 따라 제어될 수 있다. 제8 트랜지스터(T8)는 화소(P)의 구동 주파수가 저주파수인 경우 동작하고, 화소(P)의 구동 주파수가 고주파수인 경우 동작하지 않을 수 있다.
구체적으로, 제8 트랜지스터(T8)는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우 턴 오프되고, 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하지 않을 수 있다. 예를 들어, 고계조 레벨은 127G보다 크거나 같고, 255G보다 작거나 같을 수 있다. 예를 들어, 저계조 레벨은 0G보다 크거나 같고, 127G보다 작을 수 있다. 다만, 상기 계조 레벨의 범위는 일 예시이며, 본 발명에 따른 고계조 레벨 및 저계조 레벨은 상기 계조 레벨의 범위에 한정되지 않는다.
예를 들어, 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우, 에미션 바이어스 신호(EB)는 유기 발광 다이오드(OLED)가 발광하는 제4 구간(DU4)에서 로직 로우 레벨을 가질 수 있다. 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우, 에미션 바이어스 신호(EB)는 유기 발광 다이오드(OLED)가 발광하지 않는 제1 구간(DU1), 제2 구간(DU2) 및 제3 구간(DU3)에서 로직 하이 레벨을 가질 수 있다.
제8 트랜지스터(T8)는 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우, 에미션 바이어스 신호(EB)에 응답하여 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어할 수 있다. 제8 트랜지스터(T8)는 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 고계조 레벨인 경우, 에미션 바이어스 신호(EB)에 응답하여 턴 온됨으로써, 제2 전류 경로(LEACKAGE PATH2)를 생성할 수 있다. 제2 전류 경로(LEACKAGE PATH2)를 생성되는 경우, 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류는 제1 전류 경로(LEACKAGE PATH1)뿐만 아니라, 제2 전류 경로(LEACKAGE PATH2)를 따라 흐를 수 있다. 제3 트랜지스터(T3)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류가 제1 전류 경로(LEACKAGE PATH1)뿐만 아니라, 제2 전류 경로(LEACKAGE PATH2)를 따라 흐르는 경우, 제3 트랜지스터(T4)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류 사이의 전류 불균형이 감소될 수 있다.
제8 트랜지스터(T8)는 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우 턴 오프되고, 상기 제3 트랜지스터(T3)에 흐르는 전류 및 상기 제4 트랜지스터(T4)에 흐르는 전류를 제어하지 않을 수 있다. 예를 들어, 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우, 에미션 바이어스 신호(EB)는 제1 구간(DU1) 내지 제4 구간(DU4)에서 로직 하이 레벨을 가질 수 있다. 본 발명에 따른 유기 발광 표시 장치는 화소(P)에 인가되는 데이터 전압(VDATA)에 따른 계조 레벨이 저계조 레벨인 경우 제8 트랜지스터(T8)을 턴 오프함으로써, 제8 트랜지스터(T8)를 효율적으로 동작시키고, 제8 트랜지스터(T8)의 동작으로 인한 추가적인 전력 소비를 최소화할 수 있다.
이와 같은, 제8 트랜지스터의 전류 제어에 따라, 데이터 전압(VDATA)에 따른 계조 레벨이 고계조인 경우 제3 트랜지스터(T4)의 누설 전류와 제4 트랜지스터(T4)의 누설 전류 사이의 전류 불균형이 감소되고, 유기 발광 다이오드에 인가되는 구동 전류(IOLED)가 증가할 수 있다. 따라서, 유기 발광 표시 장치의 영상 품질이 향상될 수 있다.
도 8은 본 발명의 실시예들에 따른 전자 기기(1000)를 나타내는 블록도이고, 도 9는 도 8의 전자 기기(1000)가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 8 및 도 9를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 유기 발광 표시 장치(10)일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 9에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1060)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1060)는 전자 기기(1000)의 시각적 정보에 해당하는 이미지를 표시할 수 있다. 표시 장치(1060)는 화소를 포함하는 표시 패널, 상기 화소에 데이터 전압을 제공하는 데이터 구동부, 상기 화소에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 구동 제어부를 포함할 수 있다. 상기 화소는 제1 전원 전압이 인가되는 제1 전극, 및 제1 노드에 연결되는 제2 전극을 포함하는 제1 커패시터, 상기 제1 노드에 연결되는 게이트 전극, 제2 노드에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 데이터 기입 게이트 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터, 상기 데이터 기입 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 데이터 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 노드에 전달하는 제4 트랜지스터, 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터, 및 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 유기 발광 다이오드를 포함할 수 있다. 상기 제3 트랜지스터는 상기 제1 노드와 상기 제3 노드 사이에서 직렬 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함할 수 있다. 상기 제4 트랜지스터는 상기 제1 노드와 상기 초기화 전압이 인가되는 초기화 전압 입력 단자 사이에서 직렬 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함할 수 있다. 본 발명에 따른 표시 장치(1060)의 제8 트랜지스터의 전류 제어에 따라, 화소 내부의 제3 트랜지스터의 누설 전류와 제4 트랜지스터의 누설 전류 사이의 전류 불균형이 감소되고, 발광 다이오드에 인가되는 구동 전류가 증가할 수 있다. 따라서, 표시 장치(1060)의 영상 품질이 향상될 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, 노트북 컴퓨터, PC, TV, 디지털 TV, 3D TV, 가정용 전자기기, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims (20)

  1. 제1 전원 전압이 인가되는 제1 전극, 및 제1 노드에 연결되는 제2 전극을 포함하는 제1 커패시터;
    상기 제1 노드에 연결되는 게이트 전극, 제2 노드에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    데이터 기입 게이트 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터;
    상기 데이터 기입 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    데이터 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 노드에 전달하는 제4 트랜지스터;
    에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터; 및
    애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 유기 발광 다이오드를 포함하는 화소.
  2. 제1항에 있어서,
    상기 제3 트랜지스터는 상기 제1 노드와 상기 제3 노드 사이에서 직렬 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하고,
    상기 제4 트랜지스터는 상기 제1 노드와 상기 초기화 전압이 인가되는 초기화 전압 입력 단자 사이에서 직렬 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하고,
    상기 제8 트랜지스터는 상기 에미션 바이어스 신호가 인가되는 게이트 전극, 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이의 제3 트랜지스터 노드에 연결되는 제1 전극, 및 상기 제3 서브 트랜지스터와 상기 제4 서브 트랜지스터 사이의 제4 트랜지스터 노드에 연결되는 제2 전극을 포함하는 것을 특징으로 하는 화소.
  3. 제2항에 있어서, 상기 제8 트랜지스터는
    상기 화소가 제1 주파수로 구동되는 경우 상기 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 상기 전류 및 상기 제4 트랜지스터에 흐르는 상기 전류를 제어하고,
    상기 화소가 제2 주파수로 구동되는 경우 턴 오프되는 것을 특징으로 하는 화소.
  4. 제3항에 있어서,
    상기 제1 주파수는 0Hz보다 크고 60Hz보다 작60Hz보다 작고,
    상기 제2 주파수는 60Hz보다 크거나 같고 240Hz보다 작거나 같은 것을 특징으로 하는 화소.
  5. 제3항에 있어서, 상기 화소가 상기 제1 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 상기 화소의 발광 구간에서 로직 로우 레벨을 가지고, 상기 화소의 비발광 구간에서 로직 하이 레벨을 가지는 것을 특징으로 하는 화소.
  6. 제5항에 있어서, 상기 에미션 바이어스 신호가 상기 로직 로우 레벨을 가지는 경우, 상기 제8 트랜지스터가 턴 온됨에 따라 상기 제3 트랜지스터 노드의 전압이 상기 제4 트랜지스터 노드의 전압과 동일한 것을 특징으로 하는 화소.
  7. 제3항에 있어서, 상기 화소가 상기 제2 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 로직 하이 레벨을 가지는 것을 특징으로 하는 화소.
  8. 제3항에 있어서,
    에미션 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제5 트랜지스터;
    상기 에미션 신호가 인가되는 게이트 전극, 상기 제3 노드에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제6 트랜지스터; 및
    애노드 초기화 게이트 신호가 인가되는 게이트 전극, 상기 초기화 전압 입력 단자에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  9. 제2항에 있어서, 상기 제8 트랜지스터는
    상기 데이터 전압에 따른 계조 레벨이 제1 계조 레벨인 경우 상기 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 상기 전류 및 상기 제4 트랜지스터에 흐르는 상기 전류를 제어하고,
    상기 데이터 전압에 따른 상기 계조 레벨이 제2 계조 레벨인 경우 턴 오프되는 것을 특징으로 하는 화소.
  10. 제9항에 있어서,
    상기 제1 계조 레벨은 127G보다 크거나 같고 255G보다 작거나 같고,
    상기 제2 계조 레벨은 0G보다 크거나 같고 127G보다 작은 것을 특징으로 하는 화소.
  11. 제9항에 있어서, 상기 데이터 전압에 따른 상기 계조 레벨이 상기 제1 계조 레벨인 경우, 상기 에미션 바이어스 신호는 상기 화소의 발광 구간에서 로직 로우 레벨을 가지고, 상기 화소의 비발광 구간에서 로직 하이 레벨을 가지는 것을 특징으로 하는 화소.
  12. 제11항에 있어서, 상기 에미션 바이어스 신호가 상기 로직 로우 레벨을 가지는 경우, 상기 제8 트랜지스터가 턴 온됨에 따라 상기 제3 트랜지스터 노드의 전압이 상기 제4 트랜지스터 노드의 전압과 동일한 것을 특징으로 하는 화소.
  13. 화소를 포함하는 표시 패널;
    상기 화소에 데이터 전압을 제공하는 데이터 구동부;
    상기 화소에 게이트 신호를 제공하는 게이트 구동부; 및
    상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 구동 제어부를 포함하고,
    상기 화소는,
    제1 전원 전압이 인가되는 제1 전극, 및 제1 노드에 연결되는 제2 전극을 포함하는 제1 커패시터;
    상기 제1 노드에 연결되는 게이트 전극, 제2 노드에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    데이터 기입 게이트 신호가 인가되는 게이트 전극, 데이터 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터;
    상기 데이터 기입 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    데이터 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 노드에 전달하는 제4 트랜지스터;
    에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 전류 및 상기 제4 트랜지스터에 흐르는 전류를 제어하는 제8 트랜지스터; 및
    애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 유기 발광 다이오드를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제3 트랜지스터는 상기 제1 노드와 상기 제3 노드 사이에서 직렬 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하고,
    상기 제4 트랜지스터는 상기 제1 노드와 상기 초기화 전압이 인가되는 초기화 전압 입력 단자 사이에서 직렬 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하고,
    상기 제8 트랜지스터는 상기 에미션 바이어스 신호가 인가되는 게이트 전극, 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이의 제3 트랜지스터 노드에 연결되는 제1 전극, 및 상기 제3 서브 트랜지스터와 상기 제4 서브 트랜지스터 사이의 제4 트랜지스터 노드에 연결되는 제2 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제14항에 있어서, 상기 제8 트랜지스터는
    상기 화소가 제1 주파수로 구동되는 경우 상기 에미션 바이어스 신호에 응답하여 상기 제3 트랜지스터에 흐르는 상기 전류 및 상기 제4 트랜지스터에 흐르는 상기 전류를 제어하고,
    상기 화소가 제2 주파수로 구동되는 경우 턴 오프되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제15항에 있어서,
    상기 제1 주파수는 0Hz보다 크고 60Hz보다 작고,
    상기 제2 주파수는 60Hz보다 크거나 같고 240Hz보다 작거나 같은 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제15항에 있어서, 상기 화소가 상기 제1 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 상기 화소의 발광 구간에서 로직 로우 레벨을 가지고, 상기 화소의 비발광 구간에서 로직 하이 레벨을 가지는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제17항에 있어서, 상기 에미션 바이어스 신호가 상기 로직 로우 레벨을 가지는 경우, 상기 제8 트랜지스터가 턴 온됨에 따라 상기 제3 트랜지스터 노드의 전압이 상기 제4 트랜지스터 노드의 전압과 동일한 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제15항에 있어서, 상기 화소가 상기 제2 주파수로 구동되는 경우, 상기 에미션 바이어스 신호는 로직 하이 레벨을 가지는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제15항에 있어서, 상기 화소는
    에미션 신호가 인가되는 게이트 전극, 상기 제1 전원 전압이 인가되는 제1 전극, 및 상기 제2 노드에 연결되는 제2 전극을 포함하는 제5 트랜지스터;
    상기 에미션 신호가 인가되는 게이트 전극, 상기 제3 노드에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제6 트랜지스터; 및
    애노드 초기화 게이트 신호가 인가되는 게이트 전극, 상기 초기화 전압 입력 단자에 연결되는 제1 전극, 및 상기 유기 발광 다이오드의 상기 애노드 전극에 연결되는 제2 전극을 포함하는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020210083422A 2021-06-25 2021-06-25 화소 및 유기 발광 표시 장치 KR20230001075A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210083422A KR20230001075A (ko) 2021-06-25 2021-06-25 화소 및 유기 발광 표시 장치
US17/684,227 US11600229B2 (en) 2021-06-25 2022-03-01 Pixel and organic light emitting diode display device
CN202210727435.0A CN115527495A (zh) 2021-06-25 2022-06-24 像素和有机发光二极管显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210083422A KR20230001075A (ko) 2021-06-25 2021-06-25 화소 및 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20230001075A true KR20230001075A (ko) 2023-01-04

Family

ID=84542427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210083422A KR20230001075A (ko) 2021-06-25 2021-06-25 화소 및 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US11600229B2 (ko)
KR (1) KR20230001075A (ko)
CN (1) CN115527495A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490041B1 (ko) 1997-10-09 2005-09-15 삼성전자주식회사 액정표시장치용박막트랜지스터및제조방법
KR100485531B1 (ko) 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
KR101040786B1 (ko) * 2009-12-30 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101097325B1 (ko) * 2009-12-31 2011-12-23 삼성모바일디스플레이주식회사 화소 회로 및 유기 전계 발광 표시 장치
KR101682690B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101647160B1 (ko) 2011-12-01 2016-08-10 삼성디스플레이 주식회사 픽셀간의 누설전류를 방지하여 발광 품질을 향상시킨 유기발광소자
KR102527226B1 (ko) * 2015-11-23 2023-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102597024B1 (ko) * 2015-11-23 2023-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
KR20210029330A (ko) * 2019-09-05 2021-03-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210149944A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Also Published As

Publication number Publication date
US11600229B2 (en) 2023-03-07
US20220415255A1 (en) 2022-12-29
CN115527495A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US11094258B2 (en) Pixel circuit
KR102555125B1 (ko) 표시 장치
EP3879517A1 (en) Pixel circuit
KR102415275B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR102599715B1 (ko) 화소 회로
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102372054B1 (ko) 표시 장치 및 화소
US11257437B2 (en) Light-emitting display device and pixel thereof
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
US11521558B2 (en) Display device, and method of operating a display device
CN114822410A (zh) 有机发光显示装置的像素及有机发光显示装置
KR20230057510A (ko) 화소 및 화소를 포함하는 표시 장치
US20230360590A1 (en) Pixel of a display device, and display device
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20230049794A (ko) 화소 및 화소를 포함하는 표시 장치
US11600229B2 (en) Pixel and organic light emitting diode display device
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
KR20220100116A (ko) 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법
KR20230130193A (ko) 화소 및 화소를 포함하는 표시 장치
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20230054539A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20220126323A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치