KR20230049794A - 화소 및 화소를 포함하는 표시 장치 - Google Patents

화소 및 화소를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230049794A
KR20230049794A KR1020210132332A KR20210132332A KR20230049794A KR 20230049794 A KR20230049794 A KR 20230049794A KR 1020210132332 A KR1020210132332 A KR 1020210132332A KR 20210132332 A KR20210132332 A KR 20210132332A KR 20230049794 A KR20230049794 A KR 20230049794A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
gate
voltage
light emitting
Prior art date
Application number
KR1020210132332A
Other languages
English (en)
Inventor
김근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210132332A priority Critical patent/KR20230049794A/ko
Priority to US17/939,721 priority patent/US11715421B2/en
Publication of KR20230049794A publication Critical patent/KR20230049794A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

화소는 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자, 구동 전류를 생성하고, 제1 전원 전압 및 바이어스 전원 전압이 인가되는 제1 단자, 유기 발광 소자의 제1 단자와 연결되는 제2 단자 및 제1 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터, 구동 트랜지스터의 게이트 단자와 구동 트랜지스터의 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터, 바이어스 전원 전압이 인가되는 제1 단자, 구동 트랜지스터의 제1 단자와 연결되는 제2 단자 및 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터 및 제1 스위칭 트랜지스터의 제2 단자와 연결되는 제1 단자, 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 단자 및 제1 전원 전압이 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터를 포함할 수 있다.

Description

화소 및 화소를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING PIXEL}
본 발명은 화소 및 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 화소 및 화소를 포함하는 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치, 유기 발광 표시 장치, 퀀텀닷 표시 장치 등이 있다.
최근, 다양한 주파수들로 구동될 수 있는 표시 장치가 개발되고 있다. 이러한 표시 장치는 고사양의 표시 장치에 해당될 수 있다. 표시 장치에 포함되는 배터리의 효율을 증가시키기 위해 표시 장치에 포함된 화소들의 전력 소모를 감소시키는 것이 필요하다. 화소들의 전력 소모를 감소시키기 위하여, 화소들이 정지 영상을 표시할 때(또는 저주파수로 구동할 때) 상기 화소들을 구동하는 구동 주파수를 감소시키는 저주파 구동 기술이 개발되고 있다. 다만, 화소들이 데이터 신호들에 기초하여 영상을 표시하는 동안, 화소들에 포함된 트랜지스터들이 누설 전류 등에 의해 상기 데이터 신호들이 왜곡되고, 상기 표시 장치의 영상 품질이 저하되는 문제가 발생될 수 있다.
본 발명의 일 목적은 화소를 제공하는 것이다.
본 발명의 다른 목적은 화소를 포함하는 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 화소는 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자, 구동 전류를 생성하고, 제1 전원 전압 및 바이어스 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 제1 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터, 상기 바이어스 전원 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터 및 상기 제1 스위칭 트랜지스터의 제2 단자와 연결되는 제1 단자, 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 단자 및 상기 제1 전원 전압이 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 스위칭 트랜지스터는 상기 바이어스 전원 전압의 전압 레벨을 감소시켜 상기 바이어스 전원 전압의 상기 전압 레벨보다 낮은 전압 레벨을 갖는 전원 전압을 상기 제1 노드에 제공할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 스위칭 트랜지스터는 상기 발광 소자 초기화 신호에 응답하여 바이어스 전원 전압을 상기 구동 트랜지스터의 상기 제1 단자에 제공하고, 상기 바이어스 전원 전압이 인가된 상기 구동 트랜지스터는 온 바이어스 상태일 수 있다.
예시적인 실시예들에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 보상 게이트 신호가 인가되는 게이트 단자를 포함하고, 상기 보상 게이트 신호는 제1 주파수로 구동하고, 상기 발광 소자 초기화 신호는 상기 제1 주파수와 다른 제2 주파수로 구동하며, 상기 제2 주파수는 상기 제1 주파수보다 높은 주파수를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 제2 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 데이터 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 데이터 기입 게이트 신호가 인가되는 게이트 단자를 포함하는 제4 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터, 상기 제1 전원 전압이 인가되는 제1 전원 전압 라인과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제5 스위칭 트랜지스터 및 상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제6 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 보상 게이트 신호가 인가되는 게이트 단자를 포함하고, 상기 에미션 신호 및 상기 보상 게이트 신호는 동일한 주파수로 구동될 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 서브 트랜지스터와 상기 제1 초기화 전압이 제공되는 초기화 전압 라인 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 스위칭 트랜지스터의 상기 제2 단자는 상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 더 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 스위칭 트랜지스터는 상기 바이어스 전원 전압의 전압 레벨을 감소시켜 상기 바이어스 전원 전압의 상기 전압 레벨보다 낮은 전압 레벨을 갖는 전원 전압을 상기 제2 노드에 제공할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 스위칭 트랜지스터와 상기 제2 스위칭 트랜지스터 사이에 연결되는 제7 스위칭 트랜지스터를 더 포함하고, 상기 제7 스위칭트랜지스터의 게이트 단자에는 상기 제1 전원 전압이 인가될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 및 제7 스위칭 트랜지스터는 상기 바이어스 전원 전압의 전압 레벨을 감소시켜 상기 바이어스 전원 전압의 상기 전압 레벨보다 낮은 전압 레벨을 갖는 전원 전압을 상기 제1 노드에 제공할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 보상 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결시킬 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 표시 장치는 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자, 구동 전류를 생성하고, 제1 전원 전압 및 바이어스 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 제1 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터, 상기 바이어스 전원 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터 및 상기 제1 스위칭 트랜지스터의 제2 단자와 연결되는 제1 단자, 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 단자 및 상기 제1 전원 전압이 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터를 포함하는 화소를 포함하는 표시 패널, 데이터 기입 게이트 신호, 데이터 초기화 게이트 신호 및 보상 게이트 신호를 생성하고, 상기 데이터 기입 게이트 신호, 상기 데이터 초기화 게이트 신호 및 상기 보상 게이트 신호를 상기 화소에 제공하며, 제1 주파수로 구동하는 게이트 드라이버 및 에미션 신호를 생성하고, 에미션 신호를 상기 화소에 제공하며, 상기 제1 주파수와 다른 제2 주파수로 구동하는 에미션 드라이버를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 발광 소자 초기화 신호를 생성하고, 상기 발광 소자 초기화 신호를 상기 화소에 제공하며, 상기 제2 주파수로 구동하는 초기화 드라이버를 더 포함하고, 상기 제2 주파수는 상기 제1 주파수보다 높은 주파수를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 제2 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터, 데이터 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 상기 데이터 기입 게이트 신호가 인가되는 게이트 단자를 포함하는 제4 스위칭 트랜지스터, 상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터, 상기 제1 전원 전압이 인가되는 제1 전원 전압 라인과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제5 스위칭 트랜지스터 및 상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제6 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 서브 트랜지스터와 상기 제1 초기화 전압이 제공되는 초기화 전압 라인 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 스위칭 트랜지스터의 상기 제2 단자는 상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 더 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 스위칭 트랜지스터와 상기 제2 스위칭 트랜지스터 사이에 연결되는 제7 스위칭 트랜지스터를 더 포함하고, 상기 제7 스위칭트랜지스터의 게이트 단자는 상기 제1 전원 전압이 인가될 수 있다.
본 발명의 예시적인 실시예들에 따른 화소를 포함하는 표시 장치는 제8 트랜지스터를 포함함으로써, 표시 장치의 저주파 구동에서, 화소가 저계조 및 중계조로 구동 시 휘도가 감소되지 않을 수 있다. 또한, 표시 장치가 제9 트랜지스터를 포함함으로써, 표시 장치의 저주파 구동에서, 고계조로 구동 시 휘도가 감소되지 않을 수 있다. 이에 따라, 표시 장치가 저주파 구동 시, 표시 장치는 모든 계조에서 유기 발광 소자의 휘도 감소 없이 구동될 수 있다.
또한, 본 발명의 예시적인 실시예들에 따른 화소를 포함하는 표시 장치는 바이어스 전원 전압이 상대적으로 더 높은 전압 레벨을 갖더라도, 제8 트랜지스터와 제1 노드 사이에 직렬로 연결된 제9 트랜지스터 및 제10 트랜지스터를 포함함으로써, 제1 노드에 기설정된 전압을 제공할 수 있다. 이에 따라, 표시 장치가 저주파 구동 시, 표시 장치는 모든 계조에서 유기 발광 소자의 휘도 감소 없이 구동될 수 있다.
더욱이, 본 발명의 예시적인 실시예들에 따른 화소를 포함하는 표시 장치는 제8 트랜지스터 및 제9 트랜지스터를 포함함으로써, 제1 트랜지스터의 히스테리시스 현상을 감소시킬 수 있고, 제1 및 제2 노드들 각각에서 전압이 증가되는 것을 방지하여 플리커 현상을 더욱 줄일 수 있다. 이에 따라, 표시 장치가 저주파 구동 시, 표시 장치는 모든 계조에서 유기 발광 소자의 휘도 감소 없이 구동될 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1에 포함된 화소를 나타내는 회로도이다.
도 3은도 1의 표시 장치를 구동하는 신호들을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다.
도 5는 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다.
도 6은 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다.
도 7은 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 9는 도 8에 포함된 화소를 나타내는 회로도이다.
도 10은 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다.
도 11은 본 발명의 예시적인 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 화소들 및 표시 장치들에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 컨트롤러(150), 데이터 드라이버(120), 게이트 드라이버(140), 에미션 드라이버(190), 전원 공급부(160), 감마 기준 전압 생성부(180), 초기화 드라이버(130) 등을 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들(DL), 복수의 데이터 기입 게이트 라인들(GWL), 복수의 데이터 초기화 게이트 라인들(GIL), 복수의 보상 게이트 라인들(GCL), 복수의 에미션 라인들(EML), 복수의 발광 소자 초기화 라인들(EBL), 복수의 제1 전원 라인들(ELVDDL), 복수의 제2 전원 라인들(ELVSSL), 복수의 제1 초기화 전원 라인들(VINTL), 복수의 제2 초기화 전원 라인들(AVINTL), 복수의 바이어스 전원 라인들(VL) 및 상기 라인들과 연결된 복수의 화소들(PX)을 포함할 수 있다.
예시적인 실시예들에 있어서, 각 화소(PX)는 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 발광 소자를 포함하고, 표시 패널(110)은 발광 표시 패널일 수 있다. 예시적인 실시예들에 있어서, 표시 패널(110)은 유기 발광 표시 장치(organic light emitting display device OLED)의 표시 패널일 수 있다. 다른 예시적인 실시예들에서, 표시 패널(110)은 퀀텀닷 표시 장치(quantum dot display device QDD)의 표시 패널, 액정 표시 장치(liquid crystal display device LCD)의 표시 패널, 전계 방출 표시 장치(field emission display device FED)의 표시 패널, 플라즈마 표시 장치(plasma display device PDP)의 표시 패널 또는 전기 영동 표시 장치(electrophoretic display device EPD)의 표시 패널을 포함할 수도 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(timing controller T-CON))(150)는 외부의 호스트 프로세서(예를 들어, 어플리케이션 프로세서(application processor AP), 그래픽 처리부(graphic processing unit GPU) 또는 그래픽 카드(graphic card))로부터 영상 데이터(IMG) 및 입력 제어 신호(CON)를 제공받을 수 있다. 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있다. 또한, 영상 데이터(IMG)는 구동 주파수의 정보를 포함할 수 있다. 제어 신호(CON)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클럭 신호 등을 포함할 수 있으나, 이에 한정되지 않는다.
컨트롤러(150)는 외부의 호스트 프로세서로부터 공급되는 영상 데이터(IMG)에 화질을 보정하는 알고리즘(예를 들어, 동적 커패시턴스 보상(dynamic capacitance compensation DCC) 등)을 적용하여 영상 데이터(IMG)를 입력 영상 데이터(IDATA)로 변환할 수 있다. 선택적으로, 컨트롤러(150)가 화질 개선을 위한 알고리즘을 포함하지 않는 경우, 영상 데이터(IMG)가 그대로 입력 영상 데이터(IDATA)로서 출력될 수 있다. 컨트롤러(150)는 입력 영상 데이터(IDATA)를 데이터 드라이버(120)로 공급할 수 있다.
컨트롤러(150)는 입력 제어 신호(CON)에 기초하여 데이터 드라이버(120)의 동작을 제어하는 데이터 제어 신호(CTLD), 게이트 드라이버(140)의 동작을 제어하는 게이트 제어 신호(CTLS), 에미션 드라이버(190)의 동작을 제어하는 에미션 제어 신호(CTLE), 감마 기준 전압 생성부(180)의 동작을 제어하는 감마 제어 신호(CTLG) 및 초기화 드라이버(130)의 동작을 제어하는 초기화 제어 신호(CTLI)를 생성할 수 있다. 예를 들면, 게이트 제어 신호(CTLS)는 수직 개시 신호, 게이트 클럭 신호들 등을 포함할 수 있고, 데이터 제어 신호(CTLD)는 수평 개시 신호, 데이터 클럭 신호 등을 포함할 수 있다.
게이트 드라이버(140)는 컨트롤러(150)로부터 수신된 게이트 제어 신호(CTLS)에 기초하여 데이터 기입 게이트 신호들(GW), 데이터 초기화 게이트 신호들(GI) 및 보상 게이트 신호들(GC)을 생성할 수 있다. 게이트 드라이버(140)는 데이터 기입 게이트 신호들(GW), 데이터 초기화 게이트 신호들(GI) 및 보상 게이트 신호들(GC)을 데이터 기입 게이트 라인들(GWL), 데이터 초기화 게이트 라인들(GIL) 및 보상 게이트 라인들(GCL)과 연결되는 화소들(PX)에 출력할 수 있다.
에미션 드라이버(190)는 컨트롤러(150)로부터 수신된 에미션 신호(CTLE)에 기초하여 에미션 신호들(EM)을 생성할 수 있다. 에미션 드라이버(190)는 에미션 신호들(EM)을 에미션 라인들(EML)과 연결되는 화소들(PX)에 출력할 수 있다.
초기화 드라이버(130)는 컨트롤러(150)로부터 수신된 초기화 제어 신호(CTLI)에 기초하여 발광 소자 초기화 신호들(EB)을 생성할 수 있다. 초기화 드라이버(130)는 발광 소자 초기화 신호들(EB)을 발광 소자 초기화 라인들(EBL)과 연결되는 화소(PX)에 출력할 수 있다. 실시예에 따라, 초기화 드라이버(130)는 게이트 드라이버(140) 또는 에미션 드라이버(190)와 일체로 형성될 수도 있다.
전원 공급부(160)는 바이어스 전원 전압(VBIAS), 제1 초기화 전압(VINT), 제2 초기화 전압(AVINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 생성할 수 있고, 바이어스 전원 전압 라인(VL), 제1 초기화 전압 라인(VINTL), 제2 초기화 전압 라인(AVINTL), 제1 전원 전압 라인(ELVDDL) 및 제2 전원 전압 라인(ELVSSL)을 통해 바이어스 전원 전압(VBIAS), 제1 초기화 전압(VINT), 제2 초기화 전압(AVINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 화소들(PX)에 제공할 수 있다.
바이어스 전원 전압(VBIAS)을 사용하는 표시 장치(100)는 고사양의 표시 장치(100)에 해당될 수 있다. 예를 들면, 일반적으로, 표시 장치는 대략 60Hz, 대략 120HZ 또는 대략 240Hz 등의 고정 프레임 주파수(또는 일정한 리프레쉬 레이트)로 영상을 표시한다. 그러나, 본 발명의 표시 장치(100)에 프레임 데이터를 제공하는 호스트 프로세서(예를 들어, GPU 또는 그래픽 카드)에 의한 렌더링의 프레임 주파수가 표시 장치(100)의 프레임 주파수와 일치하지 않을 수 있다. 특히, 상기 호스트 프로세서가 복잡한 렌더링을 수행하는 게임 영상에 대한 프레임 데이터를 표시 장치(100)에 제공할 때 이러한 프레임 주파수 불일치(즉, 레이턴시(latency) 차이)가 발생할 수 있고, 이를 해결하기 위해 표시 장치(100)는 바이어스 전원 전압(VBIAS)을 추가하여 이용하여 해결할 수 있다.
감마 기준 전압 생성부(180)는 컨트롤러(150)로부터 입력 받은 감마 제어 신호(CTLG)에 기초하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(180)는 감마 기준 전압(VGREF)을 데이터 드라이버(120)에 제공할 수 있다. 데이터 드라이버(120)에 제공된 감마 기준 전압(VGREF)은 각각의 입력 영상 데이터(IDATA)에 대응하는 값을 가질 수 있다. 실시예에 따라, 감마 기준 전압 생성부(180)는 데이터 드라이버(120) 또는 컨트롤러(150)와 일체로 형성될 수도 있다.
데이터 드라이버(120)는 컨트롤러(150)로부터 데이터 제어 신호(CTLD) 및 입력 영상 데이터(IDATA)를 입력 받을 수 있고, 감마 기준 전압 생성부(180)로부터 감마 기준 전압(VGREF)을 입력 받을 수 있다. 데이터 드라이버(120)는 디지털 형태의 입력 영상 데이터(IDATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 여기서, 아날로그 형태로 변경된 데이터 전압을 데이터 전압(VDATA)으로 정의한다. 데이터 드라이버(120)는 데이터 제어 신호(CTLD)에 기초하여 데이터 전압들(VDATA)을 데이터 라인들(DL)과 연결되는 화소들(PX)에 출력할 수 있다. 다른 예시적인 실시예들에 있어서, 데이터 드라이버(120) 및 컨트롤러(150)는 단일한 집적 회로로 구현될 수도 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(timing controller embedded data driver TED)로 불릴 수 있다.
도 2는 도 1에 포함된 화소를 나타내는 회로도이다.
도 2를 참조하면, 표시 장치(100)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 바이어스 전원 라인(VL), 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 제1 초기화 전원 라인(VINTL), 제2 초기화 전원 라인(AVINTL), 발광 소자 초기화 라인(EBL), 데이터 라인(DL), 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 보상 게이트 라인(GCL), 에미션 라인(EML) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제9 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9) 각각은 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
예시적인 실시예들에 있어서, 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9) 각각은 피모스(PMOS) 트랜지스터일 수 있고, 폴리실리콘을 포함하는 채널을 가질 수 있다. 다른 예시적인 실시예들에 있어서, 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9) 각각은 엔모스(NMOS) 트랜지스터일 수 있고, 금속 산화물 반도체를 포함하는 채널을 가질 수 있다. 또 다른 예시적인 실시예들에 있어서, 제1, 제2 제5 내지 제9 트랜지스터들(TR1, TR2, TR5, TR6, TR7, TR8, TR9) 각각은 피모스 트랜지스터이고, 제3 및 제4 트랜지스터들(TR3, TR4) 각각은 엔모스 트랜지스터일 수 있다.
유기 발광 소자(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 소자(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(OLED)의 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있고, 유기 발광 소자(OLED)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 여기서, 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)은 제1 전원 전압 라인(ELVDDL) 및 제2 전원 전압 라인(ELVSSL) 각각을 통해 전원 공급부(160)로부터 제공될 수 있다. 예를 들면, 유기 발광 소자(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 소자(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 애노드 단자일 수도 있다.
제1 트랜지스터(TR1)의 제1 단자에는 제1 전원 전압(ELVDD) 및 바이어스 전원 전압(VBIAS)이 인가될 수 있다. 제1 트랜지스터(TR1)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제1 트랜지스터(TR1)의 게이트 단자에는 제1 초기화 전압(VINT)이 인가될 수 있다. 여기서, 바이어스 전원 전압(VBIAS) 및 제1 초기화 전압(VINT)은 바이어스 전원 전압 라인(VL) 및 제1 초기화 전압 라인(VINTL) 각각을 통해 전원 공급부(160)로부터 제공될 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 게이트 단자와 소스 단자 사이의 전압 차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 소자(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 소자(OLED)에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)(예를 들어, 제4 스위칭 트랜지스터)의 게이트 단자는 데이터 기입 게이트 신호(GW)를 공급받을 수 있다. 여기서, 데이터 기입 게이트 신호(GW)가 데이터 기입 게이트 라인(GWL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 전압(VDATA)을 공급받을 수 있다. 여기서, 데이터 전압(VDATA)이 데이터 라인(DL)을 통해 데이터 드라이버(120)로부터 제공될 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제2 트랜지스터(TR2)는 데이터 기입 게이트 신호(GW)의 활성화 구간 동안 데이터 전압(VDATA)을 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)의 게이트 단자는 보상 게이트 신호(GC)를 공급받을 수 있다. 여기서, 보상 게이트 신호(GC)가 보상 게이트 라인(GCL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 다시 말하면, 제3 트랜지스터(TR3)는 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자 사이에 연결될 수 있다.
제3 트랜지스터(TR3)는 보상 게이트 신호(GC)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이러한 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 보상 게이트 신호(GC)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 다시 말하면, 제3 트랜지스터(TR3)는 보상 게이트 신호(GC)에 응답하여 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 여기서, 상기 문턱 전압은 음의 값을 갖는다. 그 결과, 데이터 기입 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(VDATA)에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 문턱 전압만큼 보상될 수 있고, 보상된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)는 제1 듀얼 게이트 트랜지스터(또는 더블 게이트 트랜지스터, 이중 게이트 트랜지스터 등)로 정의될 수 있다. 상기 제1 듀얼 게이트 트랜지스터는 제1 서브 트랜지스터(TR3_1) 및 제2 서브 트랜지스터(TR3_2)를 포함할 수 있다. 제1 서브 트랜지스터(TR3_1)와 제2 서브 트랜지스터(TR3_2)는 직렬로 연결될 수 있고, 제1 노드(N1)는 제1 서브 트랜지스터(TR3_1)와 제2 서브 트랜지스터(TR3_2)를 연결시킬 수 있다. 즉, 제3 트랜지스터(TR3)는 듀얼 게이트 트랜지스터로 동작할 수 있고, 제1 서브 트랜지스터(TR3_1) 및 제2 서브 트랜지스터(TR3_2) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 따라서, 제1 및 제2 서브 트랜지스터들(TR3_1, TR3_2) 각각의 게이트 전극은 보상 게이트 신호(GC)를 공급받을 수 있다. 또한, 제1 서브 트랜지스터(TR3_1)의 제2 단자와 제2 서브 트랜지스터(TR3_2)의 제1 단자는 서로 연결될 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 데이터 초기화 게이트 신호(GI)를 공급받을 수 있다. 여기서, 데이터 초기화 게이트 신호(GI)가 데이터 초기화 게이트 라인(GIL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 제1 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 다시 말하면, 제4 트랜지스터(TR4)는 제1 서브 트랜지스터(TR3_1)와 제1 초기화 전압 라인(VINTL) 사이에 연결될 수 있다.
제4 트랜지스터(TR4)는 데이터 초기화 게이트 신호(GI)의 활성화 구간 동안 제1 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 데이터 초기화 게이트 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 제1 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 제1 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 전압(VDATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 제1 초기화 전압(VINT)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 전압(VDATA)의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 제1 초기화 전압(VINT)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 예시적인 실시예들에 있어서, 데이터 초기화 게이트 신호(GI)는 일 수평 시간 전의 데이터 기입 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들면, 표시 장치(100)가 포함하는 복수의 화소들(PX) 중 제n(단, n은 2이상의 정수)행의 화소들(PX)에 공급되는 데이터 초기화 게이트 신호(GI)는 화소들(PX) 중 (n-1)행의 화소들(PX)에 공급되는 데이터 기입 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 화소들(PX) 중 (n-1)행의 화소들(PX)에 활성화된 데이터 기입 게이트 신호(GW)를 공급함으로써, 화소들(PX) 중 n행의 화소들(PX)에 활성화된 데이터 초기화 게이트 신호(GI)를 공급할 수 있다. 그 결과, 화소들(PX) 중 (n-1)행의 화소들(PX)에 데이터 전압(VDATA)을 공급함과 동시에 화소들(PX) 중 n행의 화소들(PX)이 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 제1 초기화 전압(VINT)으로 초기화시킬 수 있다.
예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)는 제2 듀얼 게이트 트랜지스터(또는 더블 게이트 트랜지스터, 이중 게이트 트랜지스터 등)로 정의될 수 있다. 상기 제2 듀얼 게이트 트랜지스터는 제3 서브 트랜지스터(TR4_1) 및 제4 서브 트랜지스터(TR4_2)를 포함할 수 있다. 제3 서브 트랜지스터(TR4_1)와 제4 서브 트랜지스터(TR4_2)는 직렬로 연결될 수 있고, 제2 노드(N2)는 제3 서브 트랜지스터(TR4_1)와 제4 서브 트랜지스터(TR4_2)를 연결시킬 수 있다. 즉, 제4 트랜지스터(TR4)는 듀얼 게이트 트랜지스터로 동작할 수 있고, 제3 서브 트랜지스터(TR4_1) 및 제4 서브 트랜지스터(TR4_2) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 따라서, 제3 및 제4 서브 트랜지스터들(TR4_1, TR4_2) 각각의 게이트 전극은 데이터 초기화 게이트 신호(GI)를 공급받을 수 있다. 또한, 제3 서브 트랜지스터(TR4_1)의 제2 단자와 제4 서브 트랜지스터(TR4_2)의 제1 단자는 서로 연결될 수 있다.
제5 트랜지스터(TR5)(예를 들어, 제5 스위칭 트랜지스터)의 게이트 단자는 에미션 신호(EM)를 공급받을 수 있다. 여기서, 에미션 신호(EM)는 에미션 라인들(EML)을 통해 에미션 드라이버(190)로부터 제공될 수 있다. 제5 트랜지스터(TR5)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제5 트랜지스터(TR5)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제5 트랜지스터(TR5)는 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 에미션 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 에미션 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)(예를 들어, 제6 스위칭 트랜지스터)의 게이트 단자는 에미션 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제6 트랜지스터(TR6)는 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급함으로써, 유기 발광 소자(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 에미션 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 소자(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 전압(VDATA)(예를 들어, 문턱 전압 보상이 된 데이터 신호)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)(예를 들어, 제3 스위칭 트랜지스터)의 게이트 단자는 발광 소자 초기화 신호(EB)를 공급받을 수 있다. 여기서, 발광 소자 초기화 신호(EB)는 발광 소자 초기화 라인(EBL)을 통해 초기화 드라이버(130)로부터 제공될 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 제2 초기화 전압(AVINT)을 공급받을 수 있다. 여기서, 제2 초기화 전압(AVINT)은 제2 초기화 전압 라인(AVINTL)을 통해 전원 공급부(160)로부터 제공될 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제7 트랜지스터(TR7)는 발광 소자 초기화 신호(EB)의 활성화 구간 동안 제2 초기화 전압(AVINT)을 유기 발광 소자(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 발광 소자 초기화 신호(EB)의 활성화 구간 동안 유기 발광 소자(OLED)의 제1 단자를 제2 초기화 전압(AVINT)으로 초기화시킬 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압 라인(ELVDDL)과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있고, 스토리지 커패시터(CST)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 스토리지 커패시터(CST)는 데이터 기입 게이트 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 데이터 기입 게이트 신호(GW)의 비활성화 구간은 에미션 신호(EM)의 활성화 구간을 포함할 수 있고, 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 소자(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 소자(OLED)에 공급될 수 있다.
제8 트랜지스터(TR8)(예를 들어, 제1 스위칭 트랜지스터)의 게이트 단자는 발광 소자 초기화 신호(EB)를 공급받을 수 있다. 제8 트랜지스터(TR8)의 제1 단자는 바이어스 전원 전압(VBIAS)을 공급받을 수 있다. 제8 트랜지스터(TR8)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자와 연결될 수 있다. 선택적으로, 제8 트랜지스터(TR8)의 제2 단자가 제1 트랜지스터(TR1)의 게이트 단자와 연결될 수도 있다. 제8 트랜지스터(TR8)는 발광 소자 초기화 신호(EB)의 활성화 구간 동안 바이어스 전원 전압(VBIAS)을 제1 트랜지스터(TR1)의 제1 단자에 공급할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 온 바이어스 상태일 수 있고, 제1 트랜지스터(TR1)의 히스테리시스(hysteresis) 현상이 줄여들 수 있다. 제1 트랜지스터(TR1)의 히스테리시스(hysteresis) 현상이 줄어드는 경우, 표시 장치(100)의 저주파 구동에서 저계조(또는 중계조 및 저계조)로 구동되는 경우, 유기 발광 소자(OLED)의 휘도 감소를 줄일 수 있다.
제9 트랜지스터(TR9)(예를 들어, 제2 스위칭 트랜지스터)의 게이트 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제9 트랜지스터(TR9)의 제1 단자는 제8 트랜지스터(TR8)의 제2 단자에 연결될 수 있다. 제9 트랜지스터(TR9)의 제2 단자는 제1 노드(N1)에 연결될 수 있다.
예를 들면, 보상 게이트 신호(GC)의 활성화 구간의 종료 후 보상 게이트 신호(GC)의 비활성화 구간이 시작 시, 제1 노드(N1)에서의 전압이 증가될 수 있고, 제1 노드(N1)의 전압이 증가하여 제1 트랜지스터(TR1)의 게이트 단자의 전압이 증가되는 킥백 전압이 증가될 수 있다. 이러한 경우, 제1 트랜지스터(TR1)의 게이트 단자의 전압이 증가함에 따라, 구동 전류(ID)가 감소할 수 있고, 유기 발광 소자(OLED)의 휘도가 감소(예를 들어, 플리커 현상)될 수 있다. 이러한 플리커 현상은 표시 장치(100)의 저주파 구동에서 화소(PX)가 고계조로 구동 시 더욱 발생될 수 있다.
예시적인 실시예들에 있어서, 표시 장치(100)의 저주파 구동에서 화소(PX)가 고계조로 구동할 경우, 구동 전류(ID)는 상대적으로 클 수 있다. 제1 트랜지스터(TR1)의 게이트 단자의 전압이 높아져 구동 전류(ID)가 감소될 경우, 표시 장치(100)의 사용자는 휘도 감소를 쉽게 인지할 수 있다. 따라서, 제1 노드(N1)와 제8 트랜지스터(TR8)의 제2 단자 사이에 제9 트랜지스터(TR9)가 연결될 수 있고, 제9 트랜지스터(TR9)를 통해 제1 노드(N1)에 상대적으로 낮은 전압이 인가될 수 있다. 이러한 경우, 보상 게이트 신호(GC)의 비활성화 구간이 시작 시 제1 노드(N1)의 전압이 증가되는 것을 방지할 수 있고, 표시 장치(100)의 저주파 구동에서 화소(PX)가 고계조로 구동 시, 구동 전류(ID)가 감소되지 않을 수 있으며, 유기 발광 소자(OLED)의 휘도 또한 감소되지 않을 수 있다. 다시 말하면, 상기 킥백 전압이 감소하여 상기 플리커 현상이 줄어들 수 있다.
다만, 본 발명의 화소 회로(PC)가 1개의 구동 트랜지스터, 2개의 듀얼 게이트 트랜지스터들, 6개의 스위칭 트랜지스터들 및 1개의 스토리지 커패시터를 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 예를 들면, 화소 회로(PC)는 적어도 1개의 구동 트랜지스터, 적어도 1개의 듀얼 게이트 트랜지스터, 적어도 1개의 스위칭 트랜지스터 및 적어도 1개의 스토리지 커패시터를 포함하는 구성을 가질 수도 있다.
또한, 본 발명의 화소(PX)에 포함된 발광 소자가 유기 발광 소자(OLED)를 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 상기 발광 소자는 퀀텀 닷(quantum dot QD) 발광 소자, 무기 발광 다이오드(inorganic light emitting diode) 등을 포함할 수도 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(100)는 제8 트랜지스터(TR8)를 포함함으로써, 표시 장치(100)의 저주파 구동에서, 화소(PX)가 저계조 및 중계조로 구동 시 유기 발광 소자(OLED)의 휘도가 감소되지 않을 수 있다. 또한, 표시 장치(100)가 제9 트랜지스터(TR9)를 포함함으로써, 표시 장치(100)의 저주파 구동에서, 고계조로 구동 시 유기 발광 소자(OLED)의 휘도가 감소되지 않을 수 있다. 이에 따라, 표시 장치(100)가 저주파 구동 시, 표시 장치(100)는 모든 계조에서 유기 발광 소자(OLED)의 휘도 감소 없이 구동될 수 있다.
도 3은 도 1의 표시 장치를 구동하는 신호들을 설명하기 위한 타이밍도이다.
도 3을 참조하면, 표시 장치(100)는 가변 주파수로 구동될 수 있다.
예를 들면, 표시 장치(100)는 구동 조건에 따라 다양한 구동 주파수(또는, 영상 리프레시 레이트, 화면 재생률)로 영상을 표시할 수 있다. 구동 주파수는 화소(PX)의 제1 트랜지스터(TR1)에 실질적으로 데이터 신호(VDATA)가 기입되는 빈도수이다. 예를 들어, 구동 주파수는 화면 주사율, 화면 재생 빈도수라고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다. 예시적인 실시예들에 있어서, 표시 장치(100)는 구동 조건에 따라 게이트 드라이버(140)의 출력 주파수 및 이에 대응하는 데이터 드라이버(120)의 출력 주파수를 조절할 수 있다. 예를 들면, 표시 장치(100)는 1Hz 내지 120Hz의 다양한 구동 주파수들에 대응하여 영상을 표시할 수 있다.
게이트 드라이버(140)는 최대 120Hz로 구동할 수 있다. 실시예에 따라, 게이트 드라이버(140)는 최대 240Hz로 구동할 수도 있다. 게이트 드라이버(140)는 복수의 프레임 기간들 중 일부에 주기적으로 데이터 기입 데이터 기입 게이트 신호(GW), 데이터 초기화 게이트 신호(GI) 또는 보상 게이트 신호(GC)를 제공할 수 있다. 구동 주파수가 상대적으로 높은 주파수일수록 상기 신호를 제공하는 간격이 상대적으로 짧을 수 있다.
에미션 드라이버(190)는 480Hz로 구동할 수 있다. 에미션 드라이버(190)는 모든 프레임 기간마다 에미션 신호(EM)를 제공할 수 있다. 예를 들면, 전술한 바와 같이, 호스트 프로세서와 표시 장치(100) 사이 레이턴시 차이를 빠르게 인지하기 위해 에미션 드라이버(190)는 고주파수로 구동할 수 있다. 실시예에 따라, 에미션 드라이버(190)는 호스트 프로세서에 의한 렌더링의 프레임 주파수가 변경될 때 프레임 주파수 불일치를 줄여주기 위해 480Hz로 구동하고, 호스트 프로세서에 의한 렌더링의 프레임 주파수가 변경되지 않은 때는 상대적으로 낮은 주파수로 구동될 수도 있다.
초기화 드라이버(130)는 480Hz로 구동할 수 있다. 초기화 드라이버(130)는 모든 프레임 기간마다 발광 소자 초기화 신호(EB)를 제공할 수 있다. 예를 들면, 모든 프레임 기간마다 발광 소자(OLED)(예를 들어, 애노드 단자)는 제2 초기화 전압(AVINT)으로 초기화될 수 있다. 이러한 경우, 표시 장치(100)가 저주파수 구동 시, 표시 장치(100)는 저계조(또는 중계조 및 저계조)에서의 휘도 감소를 방지할 수 있다. 여기서, 상기 저주파수는 0Hz보다 크고 60Hz보다 작은 주파수일 수 있다. 또한, 고주파수는 60Hz보다 크거나 같고, 240Hz보다 작거나 같을 수 있다. 다만, 상기 주파수 범위는 일 예시이며, 본 발명에 따른 고주파수 및 저주파수는 상기 주파수 범위에 한정되지 않는다.
예를 들면, 모든 프레임 기간마다 바이어스 전원 전압(VBIAS)이 제8 트랜지스터(TR8)를 통해 제1 트랜지스터(TR1)의 소스 단자에 제공될 수 있다. 상대적으로 높은 전압을 갖는 바이어스 전원 전압(VBIAS)이 모든 프레임 기간마다 제1 트랜지스터(TR1)의 소스 단자에 제공됨으로써, 제1 트랜지스터(TR1)의 히스테리시스 현상을 줄여줄 수 있다. 구체적으로, 계조가 변경됨에 따라, 제1 트랜지스터(TR1)의 문턱 전압이 변경될 수 있지만, 제1 트랜지스터(TR1)의 소스 단자에 바이어스 전원 전압(VBIAS) 제공됨으로써, 상기 문턱 전압이 변경되는 것을 줄여줄 수 있다. 이에 따라, 화소(PX)의 휘도가 감소를 줄여줄 수 있다. 다시 말하면, 표시 장치(100)의 저주파 구동에서, 화소(PX)가 저계조(또는 중계조 및 저계조)로 구동되는 경우, 제1 트랜지스터(TR1)의 히스테리시스 현상에 의해 화소(PX)의 휘도가 감소되는 것을 방지하기 위해, 발광 소자(OLED)가 턴-온되기 전 제1 트랜지스터(TR1)를 온 바이어스 상태로 설정할 수 있다. 이에 따라, 표시 장치(100)의 저주파 구동에서, 화소(PX)가 저계조로 구동되더라도, 휘도가 감소되지 않을 수 있다.
또한, 모든 프레임 기간마다 제8 트랜지스터(TR8)의 제2 단자에 연결된 제9 트랜지스터(TR9)가 제1 노드(N1)에 상대적으로 낮은 전압을 공급할 수 있다. 상대적으로 낮은 전압이 제1 노드(N1)에 제공됨으로써, 보상 게이트 신호(GC)의 비활성화 구간이 시작 시 제1 노드(N1)의 전압이 증가되는 것을 방지할 수 있고, 킥백 전압이 줄어들어 상기 플리커 현상이 줄어들 수 있다. 다시 말하면, 표시 장치(100)의 저주파 구동에서, 화소(PX)가 고계조로 구동되는 경우, 상기 킥백 전압이 증가하여 화소(PX)의 휘도가 감소되는 것을 방지하기 위해, 발광 소자(OLED)가 턴-온되기 전 제1 노드(N1)에 상대적으로 낮은 전압이 공급될 수 있다. 이에 따라, 표시 장치(100)의 저주파 구동에서, 고계조로 구동되더라도, 휘도가 감소되지 않을 수 있다.
도 4는 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다. 도 4에 예시한 표시 장치(500)는 제9 트랜지스터(TR9)의 구성을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 4에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 4를 참조하면, 표시 장치(500)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제10 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9, TR10), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 바이어스 전원 라인(VL), 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 제1 초기화 전원 라인(VINTL), 제2 초기화 전원 라인(AVINTL), 발광 소자 초기화 라인(EBL), 데이터 라인(DL), 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 보상 게이트 라인(GCL), 에미션 라인(EML) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제10 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9, TR10)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제10 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9, TR10) 각각은 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
제10 트랜지스터(TR10)(예를 들어, 제7 스위칭 트랜지스터)는 제9 트랜지스터(TR9)와 제8 트랜지스터(TR8) 사이에 연결될 수 있다. 예를 들면, 제10 트랜지스터(TR10)의 게이트 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제10 트랜지스터(TR10)의 제1 단자는 제8 트랜지스터(TR8)의 제2 단자와 연결될 수 있다. 제10 트랜지스터(TR10)의 제2 단자는 제9 트랜지스터(TR9)의 제1 단자와 연결될 수 있다.
다시 말하면, 제9 트랜지스터(TR9)와 제10 트랜지스터(TR10)는 직렬로 연결될 수 있고, 제9 트랜지스터(TR9) 및 제10 트랜지스터(TR10) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제9 트랜지스터(TR9) 및 제10 트랜지스터(TR10) 각각의 게이트 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다.
예를 들면, 제1 노드(N1)에 상대적으로 낮은 전압을 제공하기 위해 제9 트랜지스터(TR9)가 직렬로 연결된 트랜지스터들로 구성될 수 있다. 바이어스 전원 전압(VBIAS)은 표시 장치(500)의 종류에 따라 다양한 전압 레벨을 가질 수 있다. 따라서, 제1 노드(N1)에 기설정된 전압을 제공하기 위해 제9 트랜지스터(TR9) 및 제10 트랜지스터(TR10)는 제8 트랜지스터(TR8)의 제2 단자에 제공된 바이어스 전원 전압(VBIAS)의 전압 레벨을 낮추는 트랜지스터들로 기능할 수 있다.
다만, 본 발명의 화소(PX)가 제8 트랜지스터(TR8)와 제1 노드(N1) 사이에 직렬로 연결된 2개의 트랜지스터들(즉, 제9 트랜지스터(TR9) 및 제10 트랜지스터(TR10))을 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 화소(PX)는 제8 트랜지스터(TR8)와 제1 노드(N1) 사이에 직렬로 연결된 적어도 3개의 트랜지스터들을 포함할 수도 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(500)는 바이어스 전원 전압(VBIAS)이 상대적으로 더 높은 전압 레벨을 갖더라도, 제8 트랜지스터(TR8)와 제1 노드(N1) 사이에 직렬로 연결된 제9 트랜지스터(TR9) 및 제10 트랜지스터(TR10)를 포함함으로써, 제1 노드(N1)에 기설정된 전압(예를 들어, 상대적으로 낮은 전압)을 제공할 수 있다. 이에 따라, 표시 장치(500)가 저주파 구동 시, 표시 장치(500)는 모든 계조에서 유기 발광 소자(OLED)의 휘도 감소 없이 구동될 수 있다.
도 5는 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다. 도 5에 예시한 표시 장치(600)는 저항(R)을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 4에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 5를 참조하면, 표시 장치(600)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9, TR10), 저항(R), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 바이어스 전원 라인(VL), 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 제1 초기화 전원 라인(VINTL), 제2 초기화 전원 라인(AVINTL), 발광 소자 초기화 라인(EBL), 데이터 라인(DL), 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 보상 게이트 라인(GCL), 에미션 라인(EML) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제8 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8)은 스위칭 트랜지스터에 해당될 수 있다.
저항(R)은 제1 노드(N1)와 제8 트랜지스터(TR8)의 제2 단자 사이에 연결될 수 있다.
예를 들면, 제1 노드(N1)에 상대적으로 낮은 전압을 제공하기 위해 제1 노드(N1)와 제8 트랜지스터(TR8)의 제2 단자 사이에 저항(R)이 연결될 수 있다. 따라서, 제1 노드(N1)에 기설정된 전압을 제공하기 위해 저항(R)은 제8 트랜지스터(TR8)의 제2 단자에 제공된 바이어스 전원 전압(VBIAS)의 전압 레벨을 낮출 수 있다.
또한, 바이어스 전원 전압(VBIAS)은 표시 장치(600)의 종류에 따라 다양한 전압 레벨을 가질 수 있다. 이에 따라, 저항(R)은 바이어스 전원 전압(VBIAS)의 전압 레벨에 따라 다양한 저항 값을 가질 수도 있다.
다만, 본 발명의 화소(PX)가 제8 트랜지스터(TR8)와 제1 노드(N1) 사이에 하나의 저항(R)을 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 화소(PX)는 제8 트랜지스터(TR8)와 제1 노드(N1) 사이에 직렬로 연결된 적어도 2개의 저항들을 포함할 수도 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(600)는 제8 트랜지스터(TR8) 및 저항(R)을 포함함으로써, 표시 장치(600)가 저주파 구동 시, 모든 계조에서 유기 발광 소자(OLED)의 휘도 감소 없이 구동할 수 있다.
또한, 표시 장치(600)는 바이어스 전원 전압(VBIAS)이 상대적으로 더 높은 전압 레벨을 갖더라도, 제8 트랜지스터(TR8)와 제1 노드(N1) 사이에 연결된 저항(R)을 포함함으로써, 제1 노드(N1)에 기설정된 전압(예를 들어, 상대적으로 낮은 전압)을 제공할 수 있다.
도 6은 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다. 도 6에 예시한 표시 장치(700)는 제9 트랜지스터(TR9)가 제2 노드(N2)에 연결되는 구성을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 6에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 6을 참조하면, 표시 장치(700)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 바이어스 전원 라인(VL), 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 제1 초기화 전원 라인(VINTL), 제2 초기화 전원 라인(AVINTL), 발광 소자 초기화 라인(EBL), 데이터 라인(DL), 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 보상 게이트 라인(GCL), 에미션 라인(EML) 등과 연결될 수 있다.
제9 트랜지스터(TR9)의 게이트 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제9 트랜지스터(TR9)의 제1 단자는 제8 트랜지스터(TR8)의 제2 단자에 연결될 수 있다. 제9 트랜지스터(TR9)의 제2 단자는 제1 노드(N1) 및 제2 노드(N2)에 동시에 연결될 수 있다.
예를 들면, 보상 게이트 신호(GC)의 활성화 구간의 종료 후 보상 게이트 신호(GC)의 비활성화 구간이 시작 시, 제1 노드(N1)에서의 전압이 증가될 수 있고, 제1 노드(N1)의 전압이 증가하여 제1 트랜지스터(TR1)의 게이트 단자의 전압이 증가되는 킥백 전압이 증가될 수 있다. 또한, 데이터 초기화 게이트 신호(GI)의 활성화 구간의 종료 후 데이터 초기화 게이트 신호(GI)의 비활성화 구간이 시작 시, 제2 노드(N2)에서의 전압이 증가될 수 있고, 제2 노드(N2)의 전압이 증가하여 제1 트랜지스터(TR1)의 게이트 단자의 전압이 증가되는 킥백 전압이 증가될 수 있다. 이러한 경우, 제1 트랜지스터(TR1)의 게이트 단자의 전압이 증가함에 따라, 구동 전류(ID)가 감소할 수 있고, 유기 발광 소자(OLED)의 휘도가 감소(예를 들어, 플리커 현상)될 수 있다. 이러한 플리커 현상은 표시 장치(700)의 저주파 구동에서 화소(PX)가 고계조로 구동 시 더욱 발생될 수 있다.
예시적인 실시예들에 있어서, 표시 장치(700)의 저주파 구동에서 화소(PX)가 고계조로 구동할 경우, 구동 전류(ID)는 상대적으로 클 수 있다. 제1 트랜지스터(TR1)의 게이트 단자의 전압이 높아져 구동 전류(ID)가 감소될 경우, 표시 장치(700)의 사용자는 휘도 감소를 쉽게 인지할 수 있다. 따라서, 제1 및 제2 노드들(N1, N2)과 제8 트랜지스터(TR8)의 제2 단자 사이에 제9 트랜지스터(TR9)가 연결될 수 있고, 제9 트랜지스터(TR9)를 통해 제1 및 제2 노드들(N1, N2)에 상대적으로 낮은 전압이 인가될 수 있다. 이러한 경우, 보상 게이트 신호(GC) 및 데이터 초기화 게이트 신호(GI) 각각의 비활성화 구간이 시작 시 제1 및 제2 노드들(N1, N2) 각각에서 전압이 증가되는 것을 방지할 수 있고, 표시 장치(700)의 저주파 구동에서 화소(PX)가 고계조로 구동 시, 구동 전류(ID)가 감소되지 않을 수 있고, 유기 발광 소자(OLED)의 휘도 또한 감소되지 않을 수 있다. 다시 말하면, 제1 및 제2 노드들(N1, N2)에서 상기 킥백 전압이 감소하여 상기 플리커 현상이 더욱 줄어들 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(700)는 제8 트랜지스터(TR8) 및 제9 트랜지스터(TR9)를 포함함으로써, 제1 트랜지스터(TR1)의 히스테리시스 현상을 감소시킬 수 있고, 제1 및 제2 노드들(N1, N2) 각각에서 전압이 증가되는 것을 방지하여 플리커 현상을 더욱 줄일 수 있다. 이에 따라, 표시 장치(700)가 저주파 구동 시, 표시 장치(700)는 모든 계조에서 유기 발광 소자(OLED)의 휘도 감소 없이 구동될 수 있다.
도 7은 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다. 도 7에 예시한 표시 장치(800)는 저항(R)의 구성을 제외하고 도 6을 참조하여 설명한 표시 장치(700)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 7에 있어서, 도 6을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 7을 참조하면, 표시 장치(800)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8), 저항(R), 스토리지 커패시터(CST) 등을 포함할 수 있다.
저항(R)은 제1 및 제2 노드들(N1, N2)과 제8 트랜지스터(TR8)의 제2 단자 사이에 연결될 수 있다.
예를 들면, 제1 및 제2 노드들(N1, N2) 각각에 상대적으로 낮은 전압을 제공하기 위해 제1 및 제2 노드들(N1, N2)과 제8 트랜지스터(TR8)의 제2 단자 사이에 저항(R)이 연결될 수 있다. 따라서, 제1 및 제2 노드들(N1, N2) 각각에 기설정된 전압을 제공하기 위해 저항(R)은 제8 트랜지스터(TR8)의 제2 단자에 제공된 바이어스 전원 전압(VBIAS)의 전압 레벨을 낮출 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 8을 참조하면, 표시 장치(900)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 컨트롤러(150), 데이터 드라이버(120), 게이트 드라이버(140), 에미션 드라이버(190), 전원 공급부(160), 감마 기준 전압 생성부(180) 등을 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들(DL), 복수의 데이터 기입 게이트 라인들(GWL), 복수의 데이터 초기화 게이트 라인들(GIL), 복수의 에미션 라인들(EML), 복수의 발광 소자 초기화 라인들(GBL), 복수의 제1 전원 라인들(ELVDDL), 복수의 제2 전원 라인들(ELVSSL), 복수의 초기화 전원 라인들(VINTL), 복수의 바이어스 전원 라인들(VL) 및 상기 라인들과 연결된 복수의 화소들(PX)을 포함할 수 있다.
예시적인 실시예들에 있어서, 표시 패널(110)은 유기 발광 표시 장치의 표시 패널일 수 있다.
컨트롤러(150)는 외부의 호스트 프로세서로부터 영상 데이터(IMG) 및 입력 제어 신호(CON)를 제공받을 수 있다. 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있다. 또한, 영상 데이터(IMG)는 구동 주파수의 정보를 포함할 수 있다. 제어 신호(CON)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클럭 신호 등을 포함할 수 있으나, 이에 한정되지 않는다.
컨트롤러(150)는 외부의 호스트 프로세서로부터 공급되는 영상 데이터(IMG)에 화질을 보정하는 알고리즘을 적용하여 영상 데이터(IMG)를 입력 영상 데이터(IDATA)로 변환할 수 있다. 선택적으로, 컨트롤러(150)가 화질 개선을 위한 알고리즘을 포함하지 않는 경우, 영상 데이터(IMG)가 그대로 입력 영상 데이터(IDATA)로서 출력될 수 있다. 컨트롤러(150)는 입력 영상 데이터(IDATA)를 데이터 드라이버(120)로 공급할 수 있다.
컨트롤러(150)는 입력 제어 신호(CON)에 기초하여 데이터 드라이버(120)의 동작을 제어하는 데이터 제어 신호(CTLD), 게이트 드라이버(140)의 동작을 제어하는 게이트 제어 신호(CTLS), 에미션 드라이버(190)의 동작을 제어하는 에미션 제어 신호(CTLE) 및 감마 기준 전압 생성부(180)의 동작을 제어하는 감마 제어 신호(CTLG)를 생성할 수 있다. 예를 들면, 게이트 제어 신호(CTLS)는 수직 개시 신호, 게이트 클럭 신호들 등을 포함할 수 있고, 데이터 제어 신호(CTLD)는 수평 개시 신호, 데이터 클럭 신호 등을 포함할 수 있다.
게이트 드라이버(140)는 컨트롤러(150)로부터 수신된 게이트 제어 신호(CTLS)에 기초하여 데이터 기입 게이트 신호들(GW), 데이터 초기화 게이트 신호들(GI) 및 발광 소자 초기화 신호들(GB)을 생성할 수 있다. 게이트 드라이버(140)는 데이터 기입 게이트 신호들(GW), 데이터 초기화 게이트 신호들(GI) 및 발광 소자 초기화 신호들(GB)을 데이터 기입 게이트 라인들(GWL), 데이터 초기화 게이트 라인들(GIL) 및 발광 소자 초기화 라인들(GBL)과 연결되는 화소들(PX)에 출력할 수 있다.
에미션 드라이버(190)는 컨트롤러(150)로부터 수신된 에미션 신호(CTLE)에 기초하여 에미션 신호들(EM)을 생성할 수 있다. 에미션 드라이버(190)는 에미션 신호들(EM)을 에미션 라인들(EML)과 연결되는 화소들(PX)에 출력할 수 있다.
전원 공급부(160)는 바이어스 전원 전압(VBIAS), 초기화 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 생성할 수 있고, 바이어스 전원 전압 라인(VL), 초기화 전압 라인(VINTL), 제1 전원 전압 라인(ELVDDL) 및 제2 전원 전압 라인(ELVSSL)을 통해 바이어스 전원 전압(VBIAS), 초기화 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 화소들(PX)에 제공할 수 있다.
표시 장치(900)는 대략 60Hz, 대략 120HZ 또는 대략 240Hz 등의 고정 프레임 주파수(또는 일정한 리프레쉬 레이트)로 영상을 표시하는 표시 장치일 수 있다.
감마 기준 전압 생성부(180)는 컨트롤러(150)로부터 입력 받은 감마 제어 신호(CTLG)에 기초하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(180)는 감마 기준 전압(VGREF)을 데이터 드라이버(120)에 제공할 수 있다. 데이터 드라이버(120)에 제공된 감마 기준 전압(VGREF)은 각각의 입력 영상 데이터(IDATA)에 대응하는 값을 가질 수 있다. 실시예에 따라, 감마 기준 전압 생성부(180)는 데이터 드라이버(120) 또는 컨트롤러(150)와 일체로 형성될 수도 있다.
데이터 드라이버(120)는 컨트롤러(150)로부터 데이터 제어 신호(CTLD) 및 입력 영상 데이터(IDATA)를 입력 받을 수 있고, 감마 기준 전압 생성부(180)로부터 감마 기준 전압(VGREF)을 입력 받을 수 있다. 데이터 드라이버(120)는 디지털 형태의 입력 영상 데이터(IDATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 여기서, 아날로그 형태로 변경된 데이터 전압을 데이터 전압(VDATA)으로 정의한다. 데이터 드라이버(120)는 데이터 제어 신호(CTLD)에 기초하여 데이터 전압들(VDATA)을 데이터 라인들(DL)과 연결되는 화소들(PX)에 출력할 수 있다. 다른 예시적인 실시예들에 있어서, 데이터 드라이버(120) 및 컨트롤러(150)는 단일한 집적 회로로 구현될 수도 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버로 불릴 수 있다.
도 9는 도 8에 포함된 화소를 나타내는 회로도이다.
도 9를 참조하면, 표시 장치(900)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 바이어스 전원 라인(VL), 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 초기화 전원 라인(VINTL), 발광 소자 초기화 라인(GBL), 데이터 라인(DL), 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 에미션 라인(EML) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제9 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9) 각각은 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
유기 발광 소자(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 소자(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(OLED)의 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있고, 유기 발광 소자(OLED)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 여기서, 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)은 제1 전원 전압 라인(ELVDDL) 및 제2 전원 전압 라인(ELVSSL) 각각을 통해 전원 공급부(160)로부터 제공될 수 있다. 예를 들면, 유기 발광 소자(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 소자(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 애노드 단자일 수도 있다.
제1 트랜지스터(TR1)의 제1 단자에는 제1 전원 전압(ELVDD) 및 바이어스 전원 전압(VBIAS)이 인가될 수 있다. 제1 트랜지스터(TR1)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제1 트랜지스터(TR1)의 게이트 단자에는 초기화 전압(VINT)이 인가될 수 있다. 여기서, 바이어스 전원 전압(VBIAS) 및 초기화 전압(VINT)은 바이어스 전원 전압 라인(VL) 및 초기화 전압 라인(VINT) 각각을 통해 전원 공급부(160)로부터 제공될 수 있다. 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다.
제2 트랜지스터(TR2)의 게이트 단자는 데이터 기입 게이트 신호(GW)를 공급받을 수 있다. 여기서, 데이터 기입 게이트 신호(GW)가 데이터 기입 게이트 라인(GWL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 전압(VDATA)을 공급받을 수 있다. 여기서, 데이터 전압(VDATA)이 데이터 라인(DL)을 통해 데이터 드라이버(120)로부터 제공될 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제2 트랜지스터(TR2)는 데이터 기입 게이트 신호(GW)의 활성화 구간 동안 데이터 전압(VDATA)을 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다.
제3 트랜지스터(TR3)의 게이트 단자는 데이터 기입 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 다시 말하면, 제3 트랜지스터(TR3)는 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자 사이에 연결될 수 있다.
제3 트랜지스터(TR3)는 데이터 기입 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 즉, 제3 트랜지스터(TR3)는 데이터 기입 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 데이터 기입 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(VDATA)에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 전압(VDATA)은 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)는 제1 듀얼 게이트 트랜지스터로 정의될 수 있다. 상기 제1 듀얼 게이트 트랜지스터는 제1 서브 트랜지스터(TR3_1) 및 제2 서브 트랜지스터(TR3_2)를 포함할 수 있다. 제1 서브 트랜지스터(TR3_1)와 제2 서브 트랜지스터(TR3_2)는 직렬로 연결될 수 있고, 제1 노드(N1)는 제1 서브 트랜지스터(TR3_1)와 제2 서브 트랜지스터(TR3_2)를 연결시킬 수 있다. 즉, 제3 트랜지스터(TR3)는 듀얼 게이트 트랜지스터로 동작할 수 있고, 제1 서브 트랜지스터(TR3_1) 및 제2 서브 트랜지스터(TR3_2) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제1 및 제2 서브 트랜지스터들(TR3_1, TR3_2) 각각의 게이트 전극은 데이터 기입 게이트 신호(GW)를 공급받을 수 있다. 또한, 제1 서브 트랜지스터(TR3_1)의 제2 단자와 제2 서브 트랜지스터(TR3_2)의 제1 단자는 서로 연결될 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 데이터 초기화 게이트 신호(GI)를 공급받을 수 있다. 여기서, 데이터 초기화 게이트 신호(GI)가 데이터 초기화 게이트 라인(GIL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 다시 말하면, 제4 트랜지스터(TR4)는 제1 서브 트랜지스터(TR3_1)와 초기화 전압 라인(VINTL) 사이에 연결될 수 있다.
제4 트랜지스터(TR4)는 데이터 초기화 게이트 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 즉, 제4 트랜지스터(TR4)는 데이터 초기화 게이트 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 전압(VDATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 초기화 전압(VINT)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)는 제2 듀얼 게이트 트랜지스터로 정의될 수 있다. 상기 제2 듀얼 게이트 트랜지스터는 제3 서브 트랜지스터(TR4_1) 및 제4 서브 트랜지스터(TR4_2)를 포함할 수 있다. 제3 서브 트랜지스터(TR4_1)와 제4 서브 트랜지스터(TR4_2)는 직렬로 연결될 수 있고, 제2 노드(N2)는 제3 서브 트랜지스터(TR4_1)와 제4 서브 트랜지스터(TR4_2)를 연결시킬 수 있다. 즉, 제4 트랜지스터(TR4)는 듀얼 게이트 트랜지스터로 동작할 수 있고, 제3 서브 트랜지스터(TR4_1) 및 제4 서브 트랜지스터(TR4_2) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제3 및 제4 서브 트랜지스터들(TR4_1, TR4_2) 각각의 게이트 전극은 데이터 초기화 게이트 신호(GI)를 공급받을 수 있다. 또한, 제3 서브 트랜지스터(TR4_1)의 제2 단자와 제4 서브 트랜지스터(TR4_2)의 제1 단자는 서로 연결될 수 있다.
제5 트랜지스터(TR5)의 게이트 단자는 에미션 신호(EM)를 공급받을 수 있다. 여기서, 에미션 신호(EM)는 에미션 라인들(EML)을 통해 에미션 드라이버(190)로부터 제공될 수 있다. 제5 트랜지스터(TR5)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제5 트랜지스터(TR5)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제5 트랜지스터(TR5)는 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 에미션 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 제5 트랜지스터(TR5)가 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 에미션 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)의 게이트 단자는 에미션 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제6 트랜지스터(TR6)는 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급할 수 있다. 즉, 제6 트랜지스터(TR6)가 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급함으로써, 유기 발광 소자(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 에미션 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 소자(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 상기 보상된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)의 게이트 단자는 발광 소자 초기화 신호(GB)를 공급받을 수 있다. 여기서, 발광 소자 초기화 신호(GB)는 발광 소자 초기화 라인(GBL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제7 트랜지스터(TR7)는 발광 소자 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 소자(OLED)의 제1 단자에 공급할 수 있다. 즉, 제7 트랜지스터(TR7)는 발광 소자 초기화 신호(GB)의 활성화 구간 동안 유기 발광 소자(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압 라인(ELVDDL)과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있고, 스토리지 커패시터(CST)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 스토리지 커패시터(CST)는 데이터 기입 게이트 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 데이터 기입 게이트 신호(GW)의 비활성화 구간은 에미션 신호(EM)의 활성화 구간을 포함할 수 있고, 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 소자(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 소자(OLED)에 공급될 수 있다.
제8 트랜지스터(TR8)의 게이트 단자는 발광 소자 초기화 신호(GB)를 공급받을 수 있다. 제8 트랜지스터(TR8)의 제1 단자는 바이어스 전원 전압(VBIAS)을 공급받을 수 있다. 제8 트랜지스터(TR8)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자와 연결될 수 있다. 제8 트랜지스터(TR8)는 발광 소자 초기화 신호(GB)의 활성화 구간 동안 바이어스 전원 전압(VBIAS)을 제1 트랜지스터(TR1)의 제1 단자에 공급할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 온 바이어스 상태일 수 있고, 제1 트랜지스터(TR1)의 히스테리시스 현상이 줄여들 수 있다. 제1 트랜지스터(TR1)의 히스테리시스 현상이 줄어드는 경우, 표시 장치(900)의 저주파 구동에서 저계조(또는 중계조 및 저계조)로 구동되는 경우, 유기 발광 소자(OLED)의 휘도 감소를 줄일 수 있다.
제9 트랜지스터(TR9)의 게이트 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제9 트랜지스터(TR9)의 제1 단자는 제8 트랜지스터(TR8)의 제2 단자에 연결될 수 있다. 제9 트랜지스터(TR9)의 제2 단자는 제1 노드(N1)에 연결될 수 있다.
예를 들면, 제1 노드(N1) 주변에는 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 발광 소자 초기화 라인(GBL), 데이터 배선(DL) 등이 배치될 수 있고, 데이터 기입 게이트 신호(GW), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 신호(GB), 데이터 신호(VDATA)의 전압 변화에 의해 제1 노드(N1)의 전압이 변동될 수 있다. 예시적인 실시예들에 있어서, 제1 노드(N1)와 제9 트랜지스터(TR9)가 연결됨으로써 제1 노드(N1)의 전압 변동을 감소시킬 수 있다.
또한, 표시 장치(900)의 저주파 구동에서 화소(PX)가 고계조로 구동할 경우, 구동 전류(ID)는 상대적으로 클 수 있다. 제1 트랜지스터(TR1)의 게이트 단자의 전압이 높아져 구동 전류(ID)가 감소될 경우, 표시 장치(900)의 사용자는 휘도 감소를 쉽게 인지할 수 있다. 따라서, 제1 노드(N1)와 제8 트랜지스터(TR8)의 제2 단자 사이에 제9 트랜지스터(TR9)가 연결될 수 있고, 제9 트랜지스터(TR9)를 통해 제1 노드(N1)에 상대적으로 낮은 전압이 인가될 수 있다. 이러한 경우, 데이터 기입 게이트 신호(GW)의 비활성화 구간이 시작 시 제1 노드(N1)의 전압이 증가되는 것을 방지할 수 있고, 표시 장치(900)의 저주파 구동에서 화소(PX)가 고계조로 구동 시, 구동 전류(ID)가 감소되지 않을 수 있으며, 유기 발광 소자(OLED)의 휘도 또한 감소되지 않을 수 있다. 다시 말하면, 상기 킥백 전압이 감소하여 상기 플리커 현상이 줄어들 수 있다.
도 10은 본 발명의 예시적인 실시예들에 따른 화소를 나타내는 회로도이다. 도 10에 예시한 표시 장치(1000)는 제9 트랜지스터(TR9)가 제2 노드(N2)에 연결되는 구성을 제외하고 도 8 및 9를 참조하여 설명한 표시 장치(900)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 10에 있어서, 도 8 및 9를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 10을 참조하면, 표시 장치(1000)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제9 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 바이어스 전원 라인(VL), 제1 전원 라인(ELVDDL), 제2 전원 라인(ELVSSL), 초기화 전원 라인(VINTL), 발광 소자 초기화 라인(GBL), 데이터 라인(DL), 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 에미션 라인(EML) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제9 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8, TR9)은 스위칭 트랜지스터에 해당될 수 있다.
제9 트랜지스터(TR9)의 게이트 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제9 트랜지스터(TR9)의 제1 단자는 제8 트랜지스터(TR8)의 제2 단자에 연결될 수 있다. 제9 트랜지스터(TR9)의 제2 단자는 제1 노드(N1) 및 제2 노드(N2)에 동시에 연결될 수 있다.
예를 들면, 제1 및 제2 노드들(N1, N2) 주변에는 데이터 기입 게이트 라인(GWL), 데이터 초기화 게이트 라인(GIL), 발광 소자 초기화 라인(GBL), 데이터 배선(DL) 등이 배치될 수 있고, 데이터 기입 게이트 신호(GW), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 신호(GB), 데이터 신호(VDATA)의 전압 변화에 의해 제1 및 제2 노드들(N1, N2)의 전압이 변동될 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 노드들(N1, N2)과 제9 트랜지스터(TR9)가 연결됨으로써 제1 및 제2 노드들(N1, N2)의 전압 변동을 감소시킬 수 있다.
또한, 표시 장치(1000)의 저주파 구동에서 화소(PX)가 고계조로 구동할 경우, 구동 전류(ID)는 상대적으로 클 수 있다. 제1 트랜지스터(TR1)의 게이트 단자의 전압이 높아져 구동 전류(ID)가 감소될 경우, 표시 장치(1000)의 사용자는 휘도 감소를 쉽게 인지할 수 있다. 따라서, 제1 및 제2 노드들(N1, N2)과 제8 트랜지스터(TR8)의 제2 단자 사이에 제9 트랜지스터(TR9)가 연결될 수 있고, 제9 트랜지스터(TR9)를 통해 제1 및 제2 노드들(N1, N2) 각각에 상대적으로 낮은 전압이 인가될 수 있다. 이러한 경우, 데이터 기입 게이트 신호(GW) 및 데이터 초기화 게이트 신호(GI) 각각의 비활성화 구간이 시작 시 제1 및 제2 노드들(N1, N2) 각각의 전압이 증가되는 것을 방지할 수 있고, 표시 장치(1000)의 저주파 구동에서 화소(PX)가 고계조로 구동 시, 구동 전류(ID)가 감소되지 않을 수 있으며, 유기 발광 소자(OLED)의 휘도 또한 감소되지 않을 수 있다. 다시 말하면, 상기 킥백 전압이 감소하여 상기 플리커 현상이 더욱 줄어들 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 11을 참조하면, 전자 기기(1100)는 호스트 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
호스트 프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 호스트 프로세서(1110)는 어플리케이션 프로세서(AP), 그래픽 처리부(GPU), 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 호스트 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 호스트 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(dynamic random access memory), SRAM(static random access memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(solid state drive SSD), 하드 디스크 드라이브(hard disk drive HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)는 복수의 화소들을 포함하는 표시 패널, 컨트롤러, 데이터 드라이버, 게이트 드라이버, 에미션 드라이버, 전원 공급부, 감마 기준 전압 생성부, 초기화 드라이버 등을 포함할 수 있다. 여기서, 화소들 각각은 화소 회로 및 유기 발광 소자를 포함할 수 있고, 화소 회로는 제1 내지 제9 트랜지스터들, 스토리지 커패시터 등을 포함할 수 있다. 또한, 제1 트랜지스터는 구동 트랜지스터로 기능할 수 있고, 제3 트랜지스터 및 제4 트랜지스터는 듀얼 게이트 트랜지스터로 기능할 수 있다. 예시적인 실시예들에 있어서, 제8 트랜지스터는 발광 소자 초기화 신호의 활성화 구간 동안 바이어스 전원 전압을 제1 트랜지스터의 제1 단자에 공급할 수 있고, 제1 트랜지스터는 온 바이어스 상태로 만들 수 있다. 이러한 경우, 표시 장치의 저주파 구동에서 중계조 및 저계조로 구동되는 경우, 유기 발광 소자의 휘도 감소를 줄일 수 있다. 또한, 제1 노드와 제8 트랜지스터의 제2 단자 사이에 제9 트랜지스터가 연결될 수 있고, 제9 트랜지스터를 통해 제1 노드에 상대적으로 낮은 전압이 인가될 수 있다. 이러한 경우, 보상 게이트 신호의 비활성화 구간이 시작 시 제1 노드의 전압이 증가되는 것을 방지할 수 있고, 표시 장치의 저주파 구동에서 화소가 고계조로 구동 시, 구동 전류가 감소되지 않을 수 있으며, 유기 발광 소자의 휘도 또한 감소하지 않을 수 있다. 즉, 표시 장치(1160)가 저주파 구동 시, 표시 장치(1160)는 모든 계조에서 유기 발광 소자의 휘도 감소 없이 구동할 수 있다.
실시예들에 따라, 전자 기기(1000)는 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿 컴퓨터(tablet computer), 디지털 TV(digital television), 3D TV, VR(virtual reality) 기기, 개인용 컴퓨터(personal computer PC), 가정용 전자기기, 노트북 컴퓨터(laptop computer), 개인 정보 단말기(personal digital assistant PDA), 휴대형 멀티미디어 플레이어(portable multimedia player PMP), 디지털 카메라(digital camera), 음악 재생기(music player), 휴대용 게임 콘솔(portable game console), 내비게이션(navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 전자 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용 디스플레이 장치들, 선박용 디스플레이 장치들, 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 디스플레이 장치들, 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 전자 기기들에 적용 가능하다.
100: 표시 장치 110: 표시 패널
120: 데이터 드라이버 130: 초기화 드라이버
140: 게이트 드라이버 150: 컨트롤러
160: 전원 공급부 180: 감마 기준 전압 생성부
190: 에미션 드라이버

Claims (20)

  1. 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자;
    구동 전류를 생성하고, 제1 전원 전압 및 바이어스 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 제1 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터;
    상기 바이어스 전원 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터; 및
    상기 제1 스위칭 트랜지스터의 제2 단자와 연결되는 제1 단자, 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 단자 및 상기 제1 전원 전압이 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터를 포함하는 화소.
  2. 제 1 항에 있어서, 상기 제2 스위칭 트랜지스터는 상기 바이어스 전원 전압의 전압 레벨을 감소시켜 상기 바이어스 전원 전압의 상기 전압 레벨보다 낮은 전압 레벨을 갖는 전원 전압을 상기 제1 노드에 제공하는 것을 특징으로 하는 화소.
  3. 제 1 항에 있어서, 상기 제1 스위칭 트랜지스터는 상기 발광 소자 초기화 신호에 응답하여 바이어스 전원 전압을 상기 구동 트랜지스터의 상기 제1 단자에 제공하고, 상기 바이어스 전원 전압이 인가된 상기 구동 트랜지스터는 온 바이어스 상태인 것을 특징으로 하는 화소.
  4. 제 1 항에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 보상 게이트 신호가 인가되는 게이트 단자를 포함하고, 상기 보상 게이트 신호는 제1 주파수로 구동하고, 상기 발광 소자 초기화 신호는 상기 제1 주파수와 다른 제2 주파수로 구동하며, 상기 제2 주파수는 상기 제1 주파수보다 높은 주파수를 갖는 것을 특징으로 하는 화소.
  5. 제 1 항에 있어서,
    제2 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  6. 제 1 항에 있어서,
    데이터 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 데이터 기입 게이트 신호가 인가되는 게이트 단자를 포함하는 제4 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  7. 제 1 항에 있어서,
    상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터;
    상기 제1 전원 전압이 인가되는 제1 전원 전압 라인과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제5 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제6 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  8. 제 7 항에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 보상 게이트 신호가 인가되는 게이트 단자를 포함하고,
    상기 에미션 신호 및 상기 보상 게이트 신호는 동일한 주파수로 구동되는 것을 특징으로 하는 화소.
  9. 제 1 항에 있어서,
    상기 제1 서브 트랜지스터와 상기 제1 초기화 전압이 제공되는 초기화 전압 라인 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  10. 제 9 항에 있어서, 상기 제2 스위칭 트랜지스터의 상기 제2 단자는,
    상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 더 연결되는 것을 특징으로 하는 화소.
  11. 제 10 항에 있어서, 상기 제2 스위칭 트랜지스터는 상기 바이어스 전원 전압의 전압 레벨을 감소시켜 상기 바이어스 전원 전압의 상기 전압 레벨보다 낮은 전압 레벨을 갖는 전원 전압을 상기 제2 노드에 제공하는 것을 특징으로 하는 화소.
  12. 제 1 항에 있어서,
    상기 제1 스위칭 트랜지스터와 상기 제2 스위칭 트랜지스터 사이에 연결되는 제7 스위칭 트랜지스터를 더 포함하고,
    상기 제7 스위칭트랜지스터의 게이트 단자에는 상기 제1 전원 전압이 인가되는 것을 특징으로 하는 화소.
  13. 제 12 항에 있어서, 상기 제2 및 제7 스위칭 트랜지스터들은 상기 바이어스 전원 전압의 전압 레벨을 감소시켜 상기 바이어스 전원 전압의 상기 전압 레벨보다 낮은 전압 레벨을 갖는 전원 전압을 상기 제1 노드에 제공하는 것을 특징으로 하는 화소.
  14. 제 1 항에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 보상 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결시키는 것을 특징을 하는 화소.
  15. 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자;
    구동 전류를 생성하고, 제1 전원 전압 및 바이어스 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 제1 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터;
    상기 바이어스 전원 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터; 및
    상기 제1 스위칭 트랜지스터의 제2 단자와 연결되는 제1 단자, 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 단자 및 상기 제1 전원 전압이 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터를 포함하는 화소를 포함하는 표시 패널;
    데이터 기입 게이트 신호, 데이터 초기화 게이트 신호 및 보상 게이트 신호를 생성하고, 상기 데이터 기입 게이트 신호, 상기 데이터 초기화 게이트 신호 및 상기 보상 게이트 신호를 상기 화소에 제공하며, 제1 주파수로 구동하는 게이트 드라이버; 및
    에미션 신호를 생성하고, 에미션 신호를 상기 화소에 제공하며, 상기 제1 주파수와 다른 제2 주파수로 구동하는 에미션 드라이버를 포함하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 발광 소자 초기화 신호를 생성하고, 상기 발광 소자 초기화 신호를 상기 화소에 제공하며, 상기 제2 주파수로 구동하는 초기화 드라이버를 더 포함하고,
    상기 제2 주파수는 상기 제1 주파수보다 높은 주파수를 갖는 것을 특징으로 하는 표시 장치.
  17. 제 15 항에 있어서, 상기 화소는,
    제2 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 발광 소자 초기화 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터;
    데이터 전압이 인가되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 상기 데이터 기입 게이트 신호가 인가되는 게이트 단자를 포함하는 제4 스위칭 트랜지스터;
    상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터;
    상기 제1 전원 전압이 인가되는 제1 전원 전압 라인과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제5 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제6 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 15 항에 있어서, 상기 화소는,
    상기 제1 서브 트랜지스터와 상기 제1 초기화 전압이 제공되는 초기화 전압 라인 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제2 스위칭 트랜지스터의 상기 제2 단자는,
    상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 더 연결되는 것을 특징으로 하는 표시 장치.
  20. 제 15 항에 있어서, 상기 화소는,
    상기 제1 스위칭 트랜지스터와 상기 제2 스위칭 트랜지스터 사이에 연결되는 제7 스위칭 트랜지스터를 더 포함하고,
    상기 제7 스위칭트랜지스터의 게이트 단자는 상기 제1 전원 전압이 인가되는 것을 특징으로 하는 표시 장치.
KR1020210132332A 2021-10-06 2021-10-06 화소 및 화소를 포함하는 표시 장치 KR20230049794A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210132332A KR20230049794A (ko) 2021-10-06 2021-10-06 화소 및 화소를 포함하는 표시 장치
US17/939,721 US11715421B2 (en) 2021-10-06 2022-09-07 Pixel and display device including pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210132332A KR20230049794A (ko) 2021-10-06 2021-10-06 화소 및 화소를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230049794A true KR20230049794A (ko) 2023-04-14

Family

ID=85775113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210132332A KR20230049794A (ko) 2021-10-06 2021-10-06 화소 및 화소를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11715421B2 (ko)
KR (1) KR20230049794A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102711519B1 (ko) * 2024-03-28 2024-09-26 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240018723A (ko) * 2022-08-02 2024-02-14 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR20240096143A (ko) * 2022-12-19 2024-06-26 엘지디스플레이 주식회사 디스플레이 장치, 디스플레이 패널, 및 서브픽셀 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432801B1 (ko) * 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN107256690B (zh) * 2017-07-31 2019-11-19 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
KR102544555B1 (ko) 2018-08-02 2023-06-19 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN111508435B (zh) 2020-04-29 2021-08-03 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN112259050B (zh) 2020-10-30 2023-01-06 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
KR20220108863A (ko) 2021-01-27 2022-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102711519B1 (ko) * 2024-03-28 2024-09-26 한국항공대학교산학협력단 화소 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20230103495A1 (en) 2023-04-06
US11715421B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
KR20230049794A (ko) 화소 및 화소를 포함하는 표시 장치
US11257437B2 (en) Light-emitting display device and pixel thereof
US20210193048A1 (en) Scan driver and display device
US11810511B2 (en) Pixel, display device, and method of driving display device
KR20230057510A (ko) 화소 및 화소를 포함하는 표시 장치
US11817056B2 (en) Display device and pixel of a display device
KR20220034971A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US11741893B2 (en) Display device and method of driving display device
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20230118211A (ko) 표시 장치 및 표시 장치의 구동 방법
US20240347005A1 (en) Pixel and display device including pixel
KR20230034469A (ko) 표시 장치의 화소, 및 표시 장치
KR20240006136A (ko) 표시 장치
KR20230168217A (ko) 표시 장치
CN118800157A (zh) 驱动控制器、显示装置以及驱动显示装置的方法
KR20230001075A (ko) 화소 및 유기 발광 표시 장치
KR20230054539A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN117935709A (zh) 显示设备、驱动其的方法以及包括其的电子设备

Legal Events

Date Code Title Description
A201 Request for examination