KR20210138186A - 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20210138186A
KR20210138186A KR1020200055731A KR20200055731A KR20210138186A KR 20210138186 A KR20210138186 A KR 20210138186A KR 1020200055731 A KR1020200055731 A KR 1020200055731A KR 20200055731 A KR20200055731 A KR 20200055731A KR 20210138186 A KR20210138186 A KR 20210138186A
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
node
gate
terminal connected
Prior art date
Application number
KR1020200055731A
Other languages
English (en)
Inventor
김정규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200055731A priority Critical patent/KR20210138186A/ko
Priority to US17/177,245 priority patent/US11678542B2/en
Priority to CN202110389135.1A priority patent/CN113643665A/zh
Publication of KR20210138186A publication Critical patent/KR20210138186A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 발광 표시 장치의 화소는 제1 노드에 연결된 게이트를 포함하는 제1 트랜지스터, 제1 스캔 신호를 수신하는 게이트를 포함하는 제2 트랜지스터, 제1 스캔 신호를 수신하는 게이트를 포함하는 제3 트랜지스터, 제2 스캔 신호를 수신하는 게이트를 포함하는 제4 트랜지스터, 제2 스캔 신호를 수신하는 게이트를 포함하는 제5 트랜지스터, 제3 스캔 신호를 수신하는 게이트를 포함하는 제6 트랜지스터, 발광 신호를 수신하는 게이트를 포함하는 제7 트랜지스터, 제1 전원 전압의 라인에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 제2 노드에 연결된 제1 전극, 및 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터, 및 애노드 및 제2 전원 전압의 라인에 연결된 캐소드를 포함한다.

Description

유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치{PIXEL OF AN ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치의 전력 소모를 감소시키는 것이 요구되고 있고, 특히 스마트 폰, 태블릿 컴퓨터와 같은 모바일 기기에서의 유기 발광 표시 장치의 전력 소모를 감소시키는 것이 요구되고 있다. 이러한 유기 발광 표시 장치의 전력 소모 감소를 위하여, 영상 데이터를 분석하여 일반 구동 주파수보다 낮은 주파수로 표시 패널을 구동 또는 리프레쉬하는 저주파 구동 기술이 개발되었다. 예를 들어, 저주파 구동 시, 유기 발광 표시 장치는 적어도 하나의 프레임에서 표시 패널을 구동하지 않고, 즉 상기 표시 패널에 데이터 신호들을 제공하지 않고, 상기 표시 패널은 저장된 데이터 신호들에 기초하여 영상을 표시함으로써, 전력 소모가 감소될 수 있다.
다만, 상기 표시 패널이 상기 저장된 데이터 신호들에 기초하여 영상을 표시하는 동안, 상기 표시 패널의 화소들에 포함된 트랜지스터들의 누설 전류 등에 의해 상기 저장된 데이터 신호들이 왜곡될 수 있다. 이에 따라, 표시 패널의 구동 주파수가 변경되는 경우, 상기 표시 패널의 휘도가 변경되고, 유기 발광 표시 장치의 영상 품질이 저하될 수 있다.
본 발명의 일 목적은 구동 주파수가 변경되더라도 일정한 휘도를 가질 수 있는 유기 발광 표시 장치의 화소를 제공하는 것이다.
본 발명의 다른 목적은 구동 주파수가 변경되더라도 일정한 휘도를 가질 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는 제1 노드에 연결된 게이트, 제1 전원 전압의 라인에 연결된 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 제1 스캔 신호를 수신하는 게이트, 초기화 전압의 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터, 상기 제1 스캔 신호를 수신하는 게이트, 상기 초기화 전압의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제3 트랜지스터, 제2 스캔 신호를 수신하는 게이트, 기준 전압의 라인에 연결된 제1 단자, 및 제2 노드에 연결된 제2 단자를 포함하는 제4 트랜지스터, 상기 제2 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제5 트랜지스터, 제3 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터, 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터, 상기 제1 전원 전압의 상기 라인에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 상기 제2 노드에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터, 및 상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함한다.
일 실시예에서, 상기 제1 및 제7 트랜지스터들은 PMOS 트랜지스터들이고, 상기 제2, 제3, 제4, 제5 및 제6 트랜지스터들은 NMOS 트랜지스터들일 수 있다.
일 실시예에서, 상기 화소에 대한 프레임 구간은, 상기 제1 트랜지스터의 상기 게이트 및 상기 유기 발광 다이오드의 상기 애노드가 초기화되는 게이트 및 애노드 초기화 구간, 상기 제1 트랜지스터의 문턱 전압이 보상되는 문턱 전압 보상 구간, 상기 제2 노드에 상기 데이터 라인의 데이터 전압이 인가되는 데이터 기입 구간, 및 상기 유기 발광 다이오드가 발광하는 발광 구간을 포함할 수 있다.
일 실시예에서, 상기 게이트 및 애노드 초기화 구간에서, 상기 발광 신호는 오프 레벨을 가지고, 상기 제1 스캔 신호는 온 레벨을 가지며, 상기 제2 및 제3 스캔 신호들은 상기 오프 레벨을 가지고, 상기 제2 및 제3 트랜지스터들이 턴-온되고, 상기 제2 트랜지스터는 상기 제1 노드에 상기 초기화 전압을 인가하고, 상기 제3 트랜지스터는 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가할 수 있다.
일 실시예에서, 상기 문턱 전압 보상 구간에서, 상기 발광 신호는 오프 레벨을 가지고, 상기 제2 스캔 신호는 온 레벨을 가지며, 상기 제1 및 제3 스캔 신호들은 상기 오프 레벨을 가지고, 상기 제4 및 제5 트랜지스터들이 턴-온되고, 상기 제4 트랜지스터는 상기 제2 노드에 상기 기준 전압을 인가하고, 상기 제5 트랜지스터는 상기 제1 트랜지스터를 다이오드-연결시키고, 상기 제1 전원 전압으로부터 상기 문턱 전압이 감산된 전압이 상기 다이오드-연결된 제1 트랜지스터를 통하여 상기 제1 노드에 인가될 수 있다.
일 실시예에서, 상기 데이터 기입 구간에서, 상기 발광 신호는 오프 레벨을 가지고, 상기 제3 스캔 신호는 온 레벨을 가지며, 상기 제1 및 제2 스캔 신호들은 상기 오프 레벨을 가지고, 상기 제6 트랜지스터가 턴-온되고, 상기 제6 트랜지스터는 상기 제2 노드에 상기 데이터 전압을 인가할 수 있다.
일 실시예에서, 상기 발광 구간에서, 상기 발광 신호는 온 레벨을 가지고, 상기 제1, 제2 및 제3 스캔 신호들은 오프 레벨을 가지며, 상기 제7 트랜지스터가 턴-온되고, 상기 제1 트랜지스터는 상기 제1 노드의 전압에 기초하여 구동 전류를 생성하고, 상기 제7 트랜지스터는 상기 유기 발광 다이오드에 상기 구동 전류를 제공할 수 있다.
일 실시예에서, 상기 문턱 전압 보상 구간의 시간 길이는 상기 데이터 기입 구간의 시간 길이보다 길 수 있다.
일 실시예에서, 상기 게이트 및 애노드 초기화 구간, 상기 문턱 전압 보상 구간 및 상기 데이터 기입 구간은 동일한 시간 길이를 가질 수 있다.
일 실시예에서, 상기 화소는 제4 스캔 신호를 수신하는 게이트, 상기 발광 신호를 수신하는 제1 단자, 및 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제2 단자를 포함하는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 제1 트랜지스터는 PMOS 트랜지스터이고, 상기 제2, 제3, 제4, 제5, 제6, 제7 및 제8 트랜지스터들은 NMOS 트랜지스터들일 수 있다.
일 실시예에서, 상기 화소에 대한 프레임 구간은, 상기 제1 트랜지스터의 상기 게이트 및 상기 유기 발광 다이오드의 상기 애노드가 초기화되는 게이트 및 애노드 초기화 구간, 상기 제1 트랜지스터의 상기 제2 단자가 초기화되는 드레인 초기화 구간, 상기 제1 트랜지스터의 문턱 전압이 보상되는 문턱 전압 보상 구간, 상기 제2 노드에 상기 데이터 라인의 데이터 전압이 인가되는 데이터 기입 구간, 및 상기 유기 발광 다이오드가 발광하는 발광 구간을 포함할 수 있다.
일 실시예에서, 상기 드레인 초기화 구간에서, 상기 발광 신호는 오프 레벨을 가지고, 상기 제4 스캔 신호는 온 레벨을 가지며, 상기 제1, 제2 및 제3 스캔 신호들은 상기 오프 레벨을 가지고, 상기 제8 트랜지스터가 턴-온되고, 상기 제8 트랜지스터는 상기 제1 트랜지스터의 상기 제2 단자에 상기 오프 레벨을 가지는 상기 발광 신호를 인가할 수 있다.
일 실시예에서, 상기 드레인 초기화 구간은 상기 문턱 전압 보상 구간과 중첩되지 않을 수 있다.
일 실시예에서, 상기 드레인 초기화 구간은 상기 문턱 전압 보상 구간과 부분적으로 중첩될 수 있다.
일 실시예에서, 상기 드레인 초기화 구간과 상기 문턱 전압 보상 구간이 중첩된 구간에서, 상기 발광 신호는 오프 레벨을 가지고, 상기 제2 및 제4 스캔 신호들은 온 레벨을 가지며, 상기 제1 및 제3 스캔 신호들은 상기 오프 레벨을 가지고, 상기 제5 및 제8 트랜지스터들이 턴-온되고, 상기 오프 레벨을 가지는 상기 발광 신호가 상기 제8 트랜지스터 및 상기 제5 트랜지스터를 통하여 상기 제1 노드에 인가될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는 제1 노드에 연결된 게이트, 제1 전원 전압의 라인에 연결된 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 제1 스캔 신호를 수신하는 게이트, 초기화 전압의 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터, 제4 스캔 신호를 수신하는 게이트, 상기 초기화 전압의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제3 트랜지스터, 제2 스캔 신호를 수신하는 게이트, 기준 전압의 라인에 연결된 제1 단자, 및 제2 노드에 연결된 제2 단자를 포함하는 제4 트랜지스터, 상기 제2 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제5 트랜지스터, 제3 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터, 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터, 상기 제1 전원 전압의 상기 라인에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 상기 제2 노드에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터, 및 상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함한다.
일 실시예에서, 상기 제1, 제3 및 제7 트랜지스터들은 PMOS 트랜지스터들이고, 상기 제2, 제4, 제5 및 제6 트랜지스터들은 NMOS 트랜지스터일 수 있다.
일 실시예에서, 상기 제4 스캔 신호는 상기 제1 스캔 신호의 반전 신호일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 상기 복수의 화소들에 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 제공하는 스캔 드라이버, 상기 복수의 화소들에 발광 신호를 제공하는 발광 드라이버, 및 상기 데이터 드라이버, 상기 스캔 드라이버 및 상기 발광 드라이버를 제어하는 컨트롤러를 포함한다. 상기 복수의 화소들 각각은, 제1 노드에 연결된 게이트, 제1 전원 전압의 라인에 연결된 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 상기 제1 스캔 신호를 수신하는 게이트, 초기화 전압의 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터, 상기 제1 스캔 신호를 수신하는 게이트, 상기 초기화 전압의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제3 트랜지스터, 상기 제2 스캔 신호를 수신하는 게이트, 기준 전압의 라인에 연결된 제1 단자, 및 제2 노드에 연결된 제2 단자를 포함하는 제4 트랜지스터, 상기 제2 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제5 트랜지스터, 상기 제3 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터, 상기 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터, 상기 제1 전원 전압의 상기 라인에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 상기 제2 노드에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터, 및 상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함한다.
본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소 및 상기 유기 발광 표시 장치에서, 상기 화소는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제1 커패시터, 제2 커패시터 및 유기 발광 다이오드를 포함하고, 제1 내지 제7 트랜지스터들의 일부가 NMOS 트랜지스터로 구현될 수 있다. 이에 따라, 상기 화소를 포함하는 표시 패널의 구동 주파수가 변경되더라도, 상기 화소가 동일한 계조에서 일정한 휘도로 발광할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 3은 게이트 및 애노드 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 4는 문턱 전압 보상 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 5는 데이터 기입 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 6은 발광 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 7은 본 발명의 일 실시예에 따른 화소의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 동작의 또 다른 예를 설명하기 위한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 10은 본 발명의 다른 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 12는 본 발명의 또 다른 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 13은 드레인 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 14는 본 발명의 또 다른 실시예에 따른 화소의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 15는 드레인 초기화 구간과 문턱 전압 보상 구간이 중첩된 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 16은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 17은 본 발명의 실시예들에 따른 유기 발광 표시 장치에서의 발광 신호, 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호의 일 예를 나타내는 타이밍도이다.
도 18은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 19는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 화소(100)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압, 즉 제2 커패시터(C2)의 제2 전극의 전압에 기초하여 구동 전류를 생성할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 상기 구동 전류를 생성하는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트, 제1 전원 전압(VDD)(예를 들어, 고 전원 전압)의 라인에 연결된 제1 단자, 및 제2 단자를 포함할 수 있다.
제2 트랜지스터(T2)는 제1 스캔 신호(SCAN1)에 응답하여 제1 노드(N1)에 초기화 전압(VINIT)을 인가할 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 제1 스캔 신호(SCAN1)를 수신하는 게이트, 초기화 전압(VINIT)의 라인에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(T3)는 제1 스캔 신호(SCAN1)에 응답하여 유기 발광 다이오드(EL)의 애노드에 초기화 전압(VINIT)을 인가할 수 있다. 일 실시예에서, 제3 트랜지스터(T3)는 제1 스캔 신호(SCAN1)를 수신하는 게이트, 초기화 전압(VINIT)의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
제4 트랜지스터(T4)는 제2 스캔 신호(SCAN2)에 응답하여 제2 노드(N2)에 기준 전압(VREF)을 인가할 수 있다. 일 실시예에서, 제4 트랜지스터(T4)는 제2 스캔 신호(SCAN2)를 수신하는 게이트, 기준 전압(VREF)의 라인에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(T5)는 제2 스캔 신호(SCAN2)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 일 실시예에서, 제5 트랜지스터(T5)는 제2 스캔 신호(SCAN2)를 수신하는 게이트, 제1 트랜지스터(T1)의 상기 제2 단자에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다.
제6 트랜지스터(T6)는 제3 스캔 신호(SCAN3)에 응답하여 제2 노드(N2)에 데이터 라인(DL)의 데이터 전압을 전송할 수 있다. 일 실시예에서, 제6 트랜지스터(T6)는 제3 스캔 신호(SCAN3)를 수신하는 게이트, 데이터 라인(DL)에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다. 또한, 일 실시예에서, 제6 트랜지스터(T6)는 상부 게이트 및 하부 게이트를 포함하는 더블 게이트 구조를 가질 수 있다. 상기 더블 게이트 구조를 가지는 제6 트랜지스터(T6)는 상기 데이터 전압을 보다 신속하고 효율적으로 전송할 수 있다.
제7 트랜지스터(T7)는 발광 신호(EM)에 응답하여 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류를 유기 발광 다이오드(EL)에 제공할 수 있다. 일 실시예에서, 제7 트랜지스터(T7)는 발광 신호(EM)를 수신하는 게이트, 제1 트랜지스터(T1)의 상기 제2 단자에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
제1 커패시터(C1)는 제1 전원 전압(VDD)의 상기 라인과 제2 노드(N2) 사이에 연결될 수 있다. 일 실시예에서, 제1 커패시터(C1)는 제1 전원 전압(VDD)의 상기 라인에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(C2)는 제2 노드(N2)와 제1 노드(N1) 사이에 연결될 수 있다. 일 실시예에서, 제2 커패시터(C2)는 제2 노드(N2)에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 또한, 일 실시예에서, 제2 커패시터(C2)는 높은 커패시턴스를 가질 수 있고, 이에 따라 상기 데이터 전압을 보다 안정적으로 저장할 수 있다. 예를 들어, 제2 커패시터(C2)의 커패시턴스는 제1 커패시터(C1)의 커패시턴스보다 높을 수 있으나, 이에 한정되지 않는다.
유기 발광 다이오드(EL)는, 제7 트랜지스터(T7)가 턴-온된 동안, 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 제7 트랜지스터(T7)의 상기 제2 단자에 연결된 상기 애노드, 및 제2 전원 전압(VSS)(예를 들어, 저 전원 전압)의 라인에 연결된 캐소드를 포함할 수 있다.
한편, 저주파 구동 기술이 적용된 유기 발광 표시 장치는 입력 영상 데이터를 분석하고, 상기 입력 영상 데이터가 나타내는 영상에 따라 표시 패널의 구동 주파수를 변경할 수 있다. 예를 들어, 상기 유기 발광 표시 장치는 상기 입력 영상 데이터가 동영상을 나타내는 경우 상기 표시 패널을 일반 구동 주파수 또는 상기 입력 영상 데이터의 입력 프레임 주파수(예를 들어, 약 240Hz 또는 약 120Hz)로 구동하고, 상기 입력 영상 데이터가 정지 영상을 나타내는 경우 상기 표시 패널을 상기 일반 구동 주파수 또는 상기 입력 프레임 주파수보다 낮은 저주파수로 구동할 수 있다. 이에 따라, 상기 정지 영상이 표시될 때, 상기 유기 발광 표시 장치의 전력 소모가 감소될 수 있다. 다만, 상기 표시 패널의 상기 구동 주파수가 변경되는 경우, 상기 입력 영상 데이터가 동일한 계조를 나타내더라도, 각 프레임 구간의 시간 길이가 증가함에 따라 화소(100)의 트랜지스터들(T1 내지 T7)의 누설 전류, 특히 단자들(소스 및/또는 드레인들)이 제1 및 제2 커패시터들(C1, C2)에 직접적으로 연결된 트랜지스터들(T2, T4, T5, T6)의 누설 전류에 의해 (특히, 고 계조에서) 화소(100) 또는 상기 표시 패널의 휘도가 감소될 수 있다.
그러나, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(100)에서는, 도 1에 도시된 바와 같이, 제1 및 제7 트랜지스터들(T1, T7)은 PMOS 트랜지스터들로 구현되고, 제2, 제3, 제4, 제5 및 제6 트랜지스터들(T2, T3, T4, T5, T6)은 누설 전류가 상대적으로 작은 NMOS 트랜지스터들로 구현될 수 있다. 이 경우, 단자들(소스 및/또는 드레인들)이 제1 및 제2 커패시터들(C1, C2)에 직간접적으로 연결된 제2, 제3, 제4, 제5 및 제6 트랜지스터들(T2, T3, T4, T5, T6)이 상기 NMOS 트랜지스터들로 구현되므로, 제1 및 제2 커패시터들(C1, C2)로부터 제2, 제3, 제4, 제5 및 제6 트랜지스터들(T2, T3, T4, T5, T6)을 통한 누설 전류가 감소될 수 있다. 따라서, 상기 표시 패널의 상기 구동 주파수가 변경되더라도, 화소(100) 또는 상기 표시 패널이 동일한 계조에서 실질적으로 일정한 휘도로 영상을 표시할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 화소(100)는 (예를 들어, 약 10Hz 내지 약 240Hz의) 넓은 구동 주파수 범위에서 실질적으로 일정한 휘도로 영상을 표시할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 3은 게이트 및 애노드 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 4는 문턱 전압 보상 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 5는 데이터 기입 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 6은 발광 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 1 및 도 2를 참조하면, 화소(100)에 대한 프레임 구간(FP)은 게이트 및 애노드 초기화 구간(GAIP), 문턱 전압 보상 구간(CMPP), 데이터 기입 구간(DWP) 및 발광 구간(EP)을 포함할 수 있다. 일 실시예에서, 발광 신호(EM)는 온 레벨로서 로우 레벨을 가지고 오프 레벨로서 하이 레벨을 가지는 액티브 로우 신호이고, 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)은 상기 온 레벨로서 상기 하이 레벨을 가지고 상기 오프 레벨로서 상기 로우 레벨을 가지는 액티브 하이 신호들일 수 있다. 예를 들어, 발광 신호(EM) 및 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)의 상기 하이 레벨은 약 8V이고, 발광 신호(EM) 및 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)의 상기 로우 레벨은 약 -6V일 수 있으나, 이에 한정되지 않는다.
게이트 및 애노드 초기화 구간(GAIP)에서, 제1 트랜지스터(T1)의 게이트 및 유기 발광 다이오드(EL)의 애노드가 초기화될 수 있다. 게이트 및 애노드 초기화 구간(GAIP)에서, 발광 신호(EM)는 상기 오프 레벨을 가지고, 제1 스캔 신호(SCAN1)는 상기 온 레벨을 가지며, 제2 및 제3 스캔 신호들(SCAN2, SCAN3)은 상기 오프 레벨을 가질 수 있다. 일 실시예에서, 발광 신호(EM)가 상기 오프 레벨로 변경되고, 그 후 제1 스캔 신호(SCAN1)가 상기 온 레벨로 변경될 수 있다. 다른 실시예에서, 발광 신호(EM) 및 제1 스캔 신호(SCAN1)가 상기 오프 레벨 및 상기 온 레벨로 실질적으로 동시에 변경될 수 있다. 또한, 일 실시예에서, 게이트 및 애노드 초기화 구간(GAIP)의 시간 길이는 3 수평 시간(3H 시간)에 상응할 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 유기 발광 표시 장치의 1 수평 시간(1H 시간)은 표시 패널의 최대 구동 주파수(예를 들어, 약 240Hz)에 따라 결정될 수 있다.
게이트 및 애노드 초기화 구간(GAIP)에서, 도 3에 도시된 바와 같이, 제7 트랜지스터(T7)는 상기 오프 레벨을 가지는 발광 신호(EM)에 응답하여 턴-오프되고, 제2 및 제3 트랜지스터들(T2, T3)은 상기 온 레벨을 가지는 제1 스캔 신호(SCAN1)에 응답하여 턴-온될 수 있다. 따라서, 제2 트랜지스터(T2)는 제1 노드(N1), 즉 제1 트랜지스터(T1)의 상기 게이트에 초기화 전압(VINIT)을 인가하고, 이에 따라 제1 트랜지스터(T1)의 게이트가 초기화될 수 있다. 또한, 제3 트랜지스터(T3)는 유기 발광 다이오드(EL)의 상기 애노드에 초기화 전압(VINIT)을 인가하고, 이에 따라 유기 발광 다이오드(EL)의 상기 애노드가 초기화될 수 있다. 예를 들어, 초기화 전압(VINIT)은 약 -1V일 수 있으나, 이에 한정되지 않는다.
문턱 전압 보상 구간(CMPP)에서, 제1 트랜지스터(T1)(예를 들어, 구동 트랜지스터)의 문턱 전압이 보상될 수 있다. 문턱 전압 보상 구간(CMPP)에서, 발광 신호(EM)는 상기 오프 레벨을 가지고, 제2 스캔 신호(SCAN2)는 상기 온 레벨을 가지며, 제1 및 제3 스캔 신호들(SCAN1, SCAN3)은 상기 오프 레벨을 가질 수 있다. 일 실시예에서, 제1 스캔 신호(SCAN1)가 상기 오프 레벨로 변경되고, 그 후 제2 스캔 신호(SCAN2)가 상기 온 레벨로 변경될 수 있다. 다른 실시예에서, 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)가 상기 오프 레벨 및 상기 온 레벨로 실질적으로 동시에 변경될 수 있다. 또한, 일 실시예에서, 문턱 전압 보상 구간(CMPP)의 시간 길이는 3 수평 시간(3H 시간)에 상응할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 도 2에 도시된 바와 같이, 문턱 전압 보상 구간(CMPP)과 데이터 기입 구간(DWP)이 분리되고, 문턱 전압 보상 구간(CMPP)이 데이터 기입 구간(DWP)보다 긴 시간 길이, 예를 들어 3 수평 시간(3H 시간)을 가질 수 있다. 문턱 전압 보상 구간(CMPP)이 데이터 기입 구간(DWP)보다 긴 시간 길이를 가지는 경우, 제1 트랜지스터(T1)(예를 들어, 구동 트랜지스터)의 상기 문턱 전압이 충분히 보상될 수 있다.
문턱 전압 보상 구간(CMPP)에서, 도 4에 도시된 바와 같이, 제4 및 제5 트랜지스터들(T4, T5)은 상기 온 레벨을 가지는 제2 스캔 신호(SCAN2)에 응답하여 턴-온될 수 있다. 따라서, 제4 트랜지스터(T4)는 제2 노드(N2), 즉 제2 커패시터(C2)의 제1 전극에 기준 전압(VREF)을 인가할 수 있다. 예를 들어, 기준 전압(VREF)은 약 2V일 수 있으나, 이에 한정되지 않는다. 또한, 제5 트랜지스터(T5)는 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 이에 따라, 제1 전원 전압(VDD)으로부터 제1 트랜지스터(T1)의 문턱 전압(VTH)이 감산된 전압(VDD-VTH)이 다이오드-연결된 제1 트랜지스터(T1)를 통하여 제1 노드(N1), 즉 제2 커패시터(C2)의 제2 전극에 인가될 수 있다. 예를 들어, 제1 전원 전압(VDD)은 약 8V이고, 제2 전원 전압(VSS)은 약 -5V일 수 있으나, 이에 한정되지 않는다.
데이터 기입 구간(DWP)에서, 제2 노드(N2), 즉 제2 커패시터(C2)의 상기 제1 전극에 데이터 라인(DL)의 데이터 전압이 인가될 수 있다. 데이터 기입 구간(DWP)에서, 발광 신호(EM)는 상기 오프 레벨을 가지고, 제3 스캔 신호(SCAN3)는 상기 온 레벨을 가지며, 제1 및 제2 스캔 신호들(SCAN1, SCAN2)은 상기 오프 레벨을 가질 수 있다. 일 실시예에서, 제2 스캔 신호(SCAN2)가 상기 오프 레벨로 변경되고, 그 후 제3 스캔 신호(SCAN3)가 상기 온 레벨로 변경될 수 있다. 다른 실시예에서, 제2 스캔 신호(SCAN2) 및 제3 스캔 신호(SCAN3)가 상기 오프 레벨 및 상기 온 레벨로 실질적으로 동시에 변경될 수 있다. 또한, 일 실시예에서, 데이터 기입 구간(DWP)의 시간 길이는 1 수평 시간(1H 시간)에 상응할 수 있으나, 이에 한정되지 않는다.
데이터 기입 구간(DWP)에서, 도 5에 도시된 바와 같이, 제6 트랜지스터(T6)는 상기 온 레벨을 가지는 제3 스캔 신호(SCAN3)에 응답하여 턴-온될 수 있다. 따라서, 제6 트랜지스터(T6)는 제2 노드(N2), 즉 제2 커패시터(C2)의 상기 제1 전극에 데이터 전압(VDAT)을 인가할 수 있다. 이에 따라, 제2 커패시터(C2)의 상기 제1 전극은 기준 전압(VREF)으로부터 데이터 전압(VDAT)으로 데이터 전압(VDAT)과 기준 전압(VREF)의 차(VDAT-VREF)만큼 변경될 수 있다. 제2 커패시터(C2)의 상기 제1 전극이 데이터 전압(VDAT)과 기준 전압(VREF)의 차(VDAT-VREF)만큼 변경되면, 플로팅 상태인 제2 커패시터(C2)의 상기 제2 전극 또한 데이터 전압(VDAT)과 기준 전압(VREF)의 차(VDAT-VREF)만큼 변경될 수 있다. 이에 따라, 데이터 기입 구간(DWP)에서, 제2 커패시터(C2)의 상기 제2 전극의 전압, 즉 제1 노드(N1)의 전압은 제1 전원 전압(VDD)으로부터 문턱 전압(VTH)이 감산된 전압(VDD-VTH)에 데이터 전압(VDAT)과 기준 전압(VREF)의 차(VDAT-VREF)가 가산된 전압(VDD-VTH+VDAT-VREF)이 될 수 있다.
발광 구간(EP)에서, 유기 발광 다이오드(EL)가 발광할 수 있다. 발광 구간(EP)에서, 발광 신호(EM)는 상기 온 레벨을 가지고, 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)은 상기 오프 레벨을 가질 수 있다. 일 실시예에서, 제3 스캔 신호(SCAN3)가 상기 오프 레벨로 변경되고, 그 후 발광 신호(EM)가 상기 온 레벨로 변경될 수 있다. 다른 실시예에서, 제3 스캔 신호(SCAN3) 및 발광 신호(EM)가 상기 오프 레벨 및 상기 온 레벨로 실질적으로 동시에 변경될 수 있다.
발광 구간(EP)에서, 도 6에 도시된 바와 같이, 제7 트랜지스터(T7)는 상기 온 레벨을 가지는 발광 신호(EM1)에 응답하여 턴-온될 수 있다. 따라서, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압(VDD-VTH+VDAT-VREF), 즉 제2 커패시터(C2)의 상기 제2 전극의 전압(VDD-VTH+VDAT-VREF)에 기초하여 구동 전류(IDR)를 생성하고, 제7 트랜지스터(T7)는 유기 발광 다이오드(EL)에 제1 트랜지스터(T1)에 의해 생성된 구동 전류(IDR)를 제공하며, 유기 발광 다이오드(EL)는 구동 전류(IDR)에 기초하여 발광할 수 있다. 한편, 제1 트랜지스터(T1)에 의해 생성되는 구동 전류(IDR)는 수학식 "β/2 * (VSG - VTH)^2"에 의해 결정될 수 있다. 여기서, β는 제1 트랜지스터(T1)의 이동도(mobility), 커패시턴스, 폭 및 길이에 의해 결정되는 트랜지스터 게인이고, VSG는 제1 트랜지스터(T1)의 소스-게이트 전압이며, VTH는 제1 트랜지스터(T1)의 상기 문턱 전압이다. 한편, 제1 트랜지스터(T1)의 소스 전압은 제1 전원 전압(VDD)이고, 제1 트랜지스터(T1)의 게이트 전압은 제1 노드(N1)의 전압, 즉 "VDD-VTH+VDAT-VREF"이므로, "VSG - VTH"는 "VDD - VDD + VTH - VDAT + VREF - VTH = VREF - VDAT"이다. 따라서, 구동 전류(IDR)는 제1 트랜지스터(T1)의 문턱 전압(VTH)과 무관하게 기준 전압(VREF) 및 데이터 전압(VDAT)에 기초하여 결정될 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 1 및 도 7을 참조하면, 화소(100)에 대한 프레임 구간(FP)은 게이트 및 애노드 초기화 구간(GAIP), 문턱 전압 보상 구간(CMPP), 데이터 기입 구간(DWP) 및 발광 구간(EP)을 포함할 수 있다. 도 7에 도시된 프레임 구간(FP)은, 데이터 기입 구간(DWP)이 1 수평 시간(1H 시간)으로부터 3 수평 시간(3H 시간)으로 증가된 것을 제외하고, 도 2에 도시된 프레임 구간(FP)과 실질적으로 동일할 수 있다.
일 실시예에서, 도 7에 도시된 바와 같이, 게이트 및 애노드 초기화 구간(GAIP), 문턱 전압 보상 구간(CMPP) 및 데이터 기입 구간(DWP)은 동일한 시간 길이, 예를 들어 3 수평 시간(3H 시간)을 가질 수 있다. 한편, 도 7은 제N 행(N은 3 이상의 정수)의 화소(100)에 대한 발광 신호(EM), 및 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)을 나타낸다. 데이터 기입 구간(DWP)의 첫 번째 1H 시간에서 제N-2 행의 화소(100)에 제1 데이터 전압이 기입되고, 데이터 기입 구간(DWP)의 두 번째 1H 시간에서 제N-1 행의 화소(100)에 제2 데이터 전압이 기입되고, 데이터 기입 구간(DWP)의 세 번째 1H 시간에서 제N 행의 화소(100)에 제3 데이터 전압이 기입될 수 있다. 이 경우, 상기 제N 행의 화소(100)에 상기 제3 데이터 전압이 기입되기 전에, 상기 제N-2 행 및 상기 제N-1 행의 화소들(100)에 대한 상기 제1 및 제2 데이터 전압들이 제공되므로, 제N 행의 화소(100)에 대한 프리-차지 동작이 수행될 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소의 동작의 또 다른 예를 설명하기 위한 타이밍도이다.
도 1 및 도 8을 참조하면, 화소(100)에 대한 프레임 구간(FP)은 게이트 및 애노드 초기화 구간(GAIP), 문턱 전압 보상 구간(CMPP), 데이터 기입 구간(DWP) 및 발광 구간(EP)을 포함할 수 있다. 도 8에 도시된 프레임 구간(FP)은, 게이트 및 애노드 초기화 구간(GAIP)이 감소되고, 문턱 전압 보상 구간(CMPP)이 증가된 것을 제외하고, 도 2에 도시된 프레임 구간(FP)과 실질적으로 동일할 수 있다.
일 실시예에서, 도 2에 도시된 프레임 구간(FP)과 비교하여, 도 8에 도시된 게이트 및 애노드 초기화 구간(GAIP)은 3 수평 시간(3H 시간)으로부터 2 수평 시간(2H 시간)으로 감소되고, 문턱 전압 보상 구간(CMPP)은 3 수평 시간(3H 시간)으로부터 4 수평 시간(4H 시간)으로 증가될 수 있다. 이 경우, 발광 구간(EP)의 시간 길이가 감소되지 않으면서, 문턱 전압 보상 구간(CMPP)의 시간 길이가 증가될 수 있고, 이에 따라 제1 트랜지스터(T1)(예를 들어, 구동 트랜지스터)의 문턱 전압이 충분히 보상될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 10은 본 발명의 다른 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9 및 도 10을 참조하면, 본 발명의 다른 실시예에 따른 화소(200)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3'), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 9의 화소(200)는, 제3 트랜지스터(T3')가 PMOS 트랜지스터로 구현되고, 제3 트랜지스터(T3')가 제1 스캔 신호(SCAN1)가 아닌 제4 스캔 신호(SCAN1B)를 수신하는 것을 제외하고, 도 1의 화소(100)와 실질적으로 동일한 구조를 가질 수 있다. 또한, 도 10에 도시된 화소(200)에 제공되는 신호들(EM, SCAN1, SCAN1B, SCAN2, SCAN3)은, 화소(200)가 제4 스캔 신호(SCAN1B)를 더욱 수신하는 것을 제외하고, 도 2에 도시된 화소(100)에 제공되는 신호들(EM, SCAN1, SCAN2, SCAN3)과 실질적으로 동일할 수 있다.
제3 트랜지스터(T3')는 제4 스캔 신호(SCAN1B)에 응답하여 유기 발광 다이오드(EL)의 애노드에 초기화 전압(VINIT)을 인가할 수 있다. 일 실시예에서, 제3 트랜지스터(T3')는 제4 스캔 신호(SCAN1B)를 수신하는 게이트, 초기화 전압(VINIT)의 라인에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다. 또한, 일 실시예에서, 도 9 및 도 10에 도시된 바와 같이, 제3 트랜지스터(T3')는 PMOS 트랜지스터이고, 제4 스캔 신호(SCAN1B)는 제1 스캔 신호(SCAN1)의 반전 신호일 수 있다. 이에 따라, 제3 트랜지스터(T3')는, 제2 트랜지스터(T2)가 턴-온되는 동안, 턴-온될 수 있다.
도 9에 도시된 바와 같이, 제1, 제3 및 제7 트랜지스터들(T1, T3, T7)은 PMOS 트랜지스터들로 구현되고, 제2, 제4, 제5 및 제6 트랜지스터들(T2, T4, T5, T6)은 누설 전류가 상대적으로 작은 NMOS 트랜지스터들로 구현될 수 있다. 이 경우, 단자들(소스 및/또는 드레인들)이 제1 및 제2 커패시터들(C1, C2)에 직접적으로 연결된 제2, 제4, 제5 및 제6 트랜지스터들(T2, T4, T5, T6)이 상기 NMOS 트랜지스터들로 구현되므로, 제1 및 제2 커패시터들(C1, C2)로부터 제2, 제4, 제5 및 제6 트랜지스터들(T2, T4, T5, T6)을 통한 누설 전류가 감소될 수 있다. 따라서, 표시 패널의 구동 주파수가 변경되더라도, 화소(200) 또는 상기 표시 패널이 동일한 계조에서 실질적으로 일정한 휘도로 영상을 표시할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 화소(200)는 (예를 들어, 약 10Hz 내지 약 240Hz의) 넓은 구동 주파수 범위에서 실질적으로 일정한 휘도로 영상을 표시할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 12는 본 발명의 또 다른 실시예에 따른 화소의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 13은 드레인 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 11 및 도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 화소(300)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7'), 제8 트랜지스터(T8), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 11의 화소(300)는, 제7 트랜지스터(T7')가 PMOS 트랜지스터로 구현되고, 화소(300)가 제8 트랜지스터(T8)를 더 포함하는 것을 제외하고, 도 1의 화소(100)와 실질적으로 동일한 구조를 가질 수 있다. 또한, 도 12에 도시된 화소(200)에 제공되는 신호들(EM, SCAN1, SCAN2, SCAN3, SCAN4)은, 화소(300)가 제4 스캔 신호(SCAN4)를 더욱 수신하는 것을 제외하고, 도 2에 도시된 화소(100)에 제공되는 신호들(EM, SCAN1, SCAN2, SCAN3)과 실질적으로 동일할 수 있다. 또한, 도 12에 도시된 프레임 구간(FP)은, 프레임 구간(FP)을 더 포함하는 것을 제외하고, 도 2에 도시된 프레임 구간(FP)과 실질적으로 동일할 수 있다.
제7 트랜지스터(T7')는 발광 신호(EM)에 응답하여 제1 트랜지스터(T1)에 의해 생성된 구동 전류를 유기 발광 다이오드(EL)에 제공할 수 있다. 일 실시예에서, 도 11 및 도 12에 도시된 바와 같이, 제7 트랜지스터(T7')는 NMOS 트랜지스터이고, 발광 신호(EM)는 온 레벨로서 하이 레벨을 가지고, 오프 레벨(OFF)로서 로우 레벨을 가지는 액티브 하이 신호일 수 있다. 예를 들어, 발광 신호(EM)의 상기 하이 레벨, 즉 상기 온 레벨은 약 8V이고, 발광 신호(EM)의 상기 로우 레벨, 즉 상기 오프 레벨(OFF)은 약 -6V일 수 있으나, 이에 한정되지 않는다.
제8 트랜지스터(T8)는 제4 스캔 신호(SCAN4)에 응답하여 제1 트랜지스터(T1)의 제2 단자, 즉 드레인에 오프 레벨(OFF)(예를 들어, 로우 레벨)을 가지는 발광 신호(EM)를 인가할 수 있다. 일 실시예에서, 제8 트랜지스터(T8)는 제4 스캔 신호(SCAN4)를 수신하는 게이트, 발광 신호(EM)를 수신하는 제1 단자, 및 제1 트랜지스터(T1)의 상기 제2 단자, 즉 상기 드레인에 연결된 제2 단자를 포함할 수 있다. 또한, 일 실시예에서, 제8 트랜지스터(T8)는 상부 게이트 및 하부 게이트를 포함하는 더블 게이트 구조를 가질 수 있으나, 이에 한정되지 않는다.
도 11에 도시된 바와 같이, 제1 트랜지스터(T1)은 PMOS 트랜지스터로 구현되고, 제2 내지 제8 트랜지스터들(T2, T3, T4, T5, T6, T7, T8)은 누설 전류가 상대적으로 작은 NMOS 트랜지스터들로 구현될 수 있다. 이 경우, 단자들(소스 및/또는 드레인들)이 제1 및 제2 커패시터들(C1, C2)에 직간접적으로 연결된 제2 내지 제8 트랜지스터들(T2, T3, T4, T5, T6, T7, T8)이 상기 NMOS 트랜지스터들로 구현되므로, 제1 및 제2 커패시터들(C1, C2)로부터 제2 내지 제8 트랜지스터들(T2, T3, T4, T5, T6, T7, T8)을 통한 누설 전류가 감소될 수 있다. 따라서, 표시 패널의 구동 주파수가 변경되더라도, 화소(300) 또는 상기 표시 패널이 동일한 계조에서 실질적으로 일정한 휘도로 영상을 표시할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 화소(300)는 (예를 들어, 약 10Hz 내지 약 240Hz의) 넓은 구동 주파수 범위에서 실질적으로 일정한 휘도로 영상을 표시할 수 있다.
또한, 도 12에 도시된 바와 같이, 화소(300)에 대한 프레임 구간(FP)은 게이트 및 애노드 초기화 구간(GAIP), 드레인 초기화 구간(DIP), 문턱 전압 보상 구간(CMPP), 데이터 기입 구간(DWP) 및 발광 구간(EP)을 포함할 수 있다. 일 실시예에서, 드레인 초기화 구간(DIP)은 문턱 전압 보상 구간(CMPP)과 중첩되지 않을 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 드레인 초기화 구간(DIP)은 게이트 및 애노드 초기화 구간(GAIP)과 드레인 초기화 구간(DIP) 사이에 배치되고, 게이트 및 애노드 초기화 구간(GAIP)과 드레인 초기화 구간(DIP)에 중첩되지 않을 수 있다.
드레인 초기화 구간(DIP)에서, 제1 트랜지스터(T1)의 상기 제2 단자, 즉 상기 드레인이 초기화될 수 있다. 드레인 초기화 구간(DIP)에서, 발광 신호(EM)는 상기 오프 레벨(OFF)을 가지고, 제4 스캔 신호(SCAN4)는 상기 온 레벨을 가지며, 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)은 상기 오프 레벨을 가질 수 있다. 일 실시예에서, 제1 스캔 신호(SCAN1)가 상기 오프 레벨로 변경되고, 그 후 제4 스캔 신호(SCAN4)가 상기 온 레벨로 변경될 수 있다. 다른 실시예에서, 제1 스캔 신호(SCAN1) 및 제4 스캔 신호(SCAN4)가 상기 오프 레벨 및 상기 온 레벨로 실질적으로 동시에 변경될 수 있다. 또한, 일 실시예에서, 드레인 초기화 구간(DIP)의 시간 길이는 2 수평 시간(2H 시간)에 상응할 수 있으나, 이에 한정되지 않는다.
드레인 초기화 구간(DIP)에서, 도 13에 도시된 바와 같이, 제8 트랜지스터(T8)는 상기 온 레벨(예를 들어, 상기 하이 레벨)을 가지는 제4 스캔 신호(SCAN4)에 응답하여 턴-온될 수 있다. 따라서, 제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 상기 제2 단자, 즉 상기 드레인에 상기 오프 레벨(OFF)(예를 들어, 상기 로우 레벨)을 가지는 발광 신호(EM)를 인가하고, 이에 따라 제1 트랜지스터(T1)의 상기 드레인이 초기화될 수 있다. 예를 들어, 상기 오프 레벨(OFF)을 가지는 발광 신호(EM)는 약 -6V일 수 있으나, 이에 한정되지 않는다.
도 14는 본 발명의 또 다른 실시예에 따른 화소의 동작의 다른 예를 설명하기 위한 타이밍도이고, 도 15는 드레인 초기화 구간과 문턱 전압 보상 구간이 중첩된 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 11 및 도 14를 참조하면, 화소(300)에 대한 프레임 구간(FP)은 게이트 및 애노드 초기화 구간(GAIP), 드레인 초기화 구간(DIP), 문턱 전압 보상 구간(CMPP), 데이터 기입 구간(DWP) 및 발광 구간(EP)을 포함할 수 있다. 일 실시예에서, 드레인 초기화 구간(DIP)은 문턱 전압 보상 구간(CMPP)과 부분적으로 중첩될 수 있다. 예를 들어, 도 14에 도시된 바와 같이, 드레인 초기화 구간(DIP)은 2 수평 시간(2H 시간)의 시간 길이를 가지고, 드레인 초기화 구간(DIP)의 첫 번째 1H 시간은 게이트 및 애노드 초기화 구간(GAIP)과 중첩되고, 드레인 초기화 구간(DIP)의 두 번째 1H 시간은 문턱 전압 보상 구간(CMPP)과 중첩될 수 있다.
게이트 및 애노드 초기화 구간(GAIP)에서, 제1 트랜지스터(T1)의 게이트 및 유기 발광 다이오드(EL)의 애노드가 초기화 전압(VINIT)에 의해 초기화될 수 있다. 드레인 초기화 구간(DIP)에서, 제1 트랜지스터(T1)의 제2 단자, 즉 드레인이 오프 레벨(예를 들어, 로우 레벨)을 가지는 발광 신호(EM)에 의해 초기화될 수 있다. 또한, 드레인 초기화 구간(DIP)과 문턱 전압 보상 구간(CMPP)이 중첩된 구간(OP)에서, 발광 신호(EM)는 상기 오프 레벨을 가지고, 제2 및 제4 스캔 신호들(SCAN2, SCAN4)은 온 레벨을 가지며, 제1 및 제3 스캔 신호들(SCAN1, SCAN3)은 상기 오프 레벨을 가질 수 있다. 이 경우, 도 15에 도시된 바와 같이, 제4 및 제5 트랜지스터들(T4, T5)은 상기 온 레벨을 가지는 제2 스캔 신호(SCAN2)에 응답하여 턴-온되고, 제8 트랜지스터(T8)는 상기 온 레벨을 가지는 제4 스캔 신호(SCAN4)에 응답하여 턴-온될 수 있다. 제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 상기 제2 단자, 즉 상기 드레인에 상기 오프 레벨(OFF)(예를 들어, 상기 로우 레벨)을 가지는 발광 신호(EM)를 인가하고, 이에 따라 제1 트랜지스터(T1)의 상기 드레인이 초기화될 수 있다. 또한, 상기 오프 레벨(OFF)을 가지는 발광 신호(EM)가 제8 트랜지스터(T8) 및 제5 트랜지스터(T5)를 통하여 제1 노드(N1), 즉 제1 트랜지스터(T1)의 상기 게이트에 인가되고, 이에 따라 제1 트랜지스터(T1)의 상기 게이트가 상기 오프 레벨(OFF)을 가지는 발광 신호(EM)에 의해 초기화될 수 있다. 즉, 제1 트랜지스터(T1)의 상기 게이트는 게이트 및 애노드 초기화 구간(GAIP)에서 초기화 전압(VINIT)에 의해 초기화되고, 그 후 드레인 초기화 구간(DIP)과 문턱 전압 보상 구간(CMPP)이 중첩된 구간(OP)에서 상기 오프 레벨(OFF)을 가지는 발광 신호(EM)에 의해 더욱 초기화될 수 있다. 또한, 유기 발광 다이오드(EL)의 상기 애노드가 초기화 전압(VINIT)에 의해 초기화되고, 제1 트랜지스터(T1)의 상기 게이트가 상기 오프 레벨(OFF)을 가지는 발광 신호(EM)에 의해 더욱 초기화되므로, 유기 발광 다이오드(EL)의 상기 애노드와 제1 트랜지스터(T1)의 상기 게이트가 초기화하기 위한 전압들이 분리될 수 있다.
도 16은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이고, 도 17은 본 발명의 실시예들에 따른 유기 발광 표시 장치에서의 발광 신호, 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호의 일 예를 나타내는 타이밍도이고, 도 18은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 16을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치(400)는 표시 패널(410), 데이터 드라이버(420), 스캔 드라이버(430), 발광 드라이버(440) 및 컨트롤러(450)를 포함할 수 있다.
표시 패널(410)은 복수의 화소들(PX)을 포함할 수 있다. 실시예에 따라, 표시 패널(410)의 각 화소(PX)는 도 1에 도시된 7T2C 구조를 가지는 화소(100), 도 9에 도시된 7T2C 구조를 가지는 화소(200), 도 11에 도시된 8T2C 구조를 가지는 화소(300), 또는 다른 구조의 화소일 수 있다. 도 1, 도 9 또는 도 11에 도시된 바와 같이, 화소(PX)의 제1 트랜지스터는 PMOS 트랜지스터로 구현되고, 화소(PX)의 다른 하나 이상의 트랜지스터들은 NMOS 트랜지스터들로 구현될 수 있다. 이에 따라, 표시 패널(410)의 구동 주파수(DF)가 변경되더라도, 화소(PX)는 동일한 계조에서 일정한 휘도로 발광할 수 있다.
데이터 드라이버(420)는 컨트롤러(450)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 복수의 화소들(PX)에 데이터 전압들(VDAT)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 데이터 드라이버(420)는 컨트롤러(450)로부터, 출력 영상 데이터(ODAT)로서, 표시 패널(410)의 구동 주파수(DF)로 프레임 데이터를 수신할 수 있다. 일 실시예에서, 데이터 드라이버(420) 및 컨트롤러(450)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(420) 및 컨트롤러(450)는 별개의 집적 회로들로 구현될 수 있다.
스캔 드라이버(430)는 컨트롤러(450)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 복수의 화소들(PX)에 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 제3 스캔 신호(SCAN3)를 제공할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 스캔 시작 신호 및 스캔 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(430)는 복수의 화소들(PX)에 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 제3 스캔 신호(SCAN3)를 행 단위로 순차적으로 제공할 수 있다. 예를 들어, 표시 패널(410)은 N개의 행들의 화소들(PX)을 포함하고, 도 17에 도시된 바와 같이, 스캔 드라이버(430)는 제1 행의 화소들(PX)에 대한 제1, 제2 및 제3 스캔 신호들(SCAN1_1, SCAN2_1, SCAN3_1)을 출력하고, 제1 행의 화소들(PX)에 대한 제1, 제2 및 제3 스캔 신호들(SCAN1_1, SCAN2_1, SCAN3_1)에 비하여 1 수평 시간(1H)만큼 쉬프트된 제2 행의 화소들(PX)에 대한 제1, 제2 및 제3 스캔 신호들(SCAN1_2, SCAN2_2, SCAN3_2)을 출력할 수 있다. 또한, 이러한 방식으로, 스캔 드라이버(430)는, 마지막 제N 행의 화소들(PX)에 대한 제1, 제2 및 제3 스캔 신호들(SCAN1_N, SCAN2_N, SCAN3_N)을 출력할 때까지, 제1, 제2 및 제3 스캔 신호들(SCAN1, SCAN2, SCAN3)을 1 수평 시간(1H)만큼 쉬프트시켜 순차적으로 출력할 수 있다. 한편, 도 17에는 도 2에 도시된 각 화소(100)에 제공되는 신호들(EM, SCAN1, SCAN2, SCAN3)의 타이밍에 상응하도록 스캔 드라이버(430)가 동작하는 예가 도시되어 있으나, 스캔 드라이버(430)의 동작은 도 17에 도시된 예에 한정되지 않는다. 예를 들어, 스캔 드라이버(430)는 도 7, 도 8, 도 10, 도 12 또는 도 14의 예에 상응하도록 동작할 수 있다. 일 실시예에서, 각 화소(PX)가 도 11의 화소(300)인 경우, 스캔 드라이버(430)는 복수의 화소들(PX)에 제4 스캔 신호(SCAN4)를 더욱 제공할 수 있다. 일 실시예에서, 스캔 드라이버(430)는 표시 패널(410)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(430)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
발광 드라이버(440)는 컨트롤러(450)로부터 수신된 발광 제어 신호(EMCTRL)에 기초하여 복수의 화소들(PX)에 발광 신호(EM)를 제공할 수 있다. 일 실시예에서, 발광 제어 신호(EMCTRL)는 발광 시작 신호 및 발광 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 발광 드라이버(440)는 복수의 화소들(PX)에 발광 신호(EM)를 행 단위로 순차적으로 제공할 수 있다. 예를 들어, 표시 패널(410)은 N개의 행들의 화소들(PX)을 포함하고, 도 17에 도시된 바와 같이, 발광 드라이버(440)는 제1 행의 화소들(PX)에 대한 발광 신호(EM_1)를 출력하고, 제1 행의 화소들(PX)에 대한 발광 신호(EM_1)에 비하여 1 수평 시간(1H)만큼 쉬프트된 제2 행의 화소들(PX)에 대한 발광 신호(EM_2)를 출력할 수 있다. 또한, 이러한 방식으로, 발광 드라이버(440)는, 마지막 제N 행의 화소들(PX)에 대한 발광 신호(EM_N)를 출력할 때까지, 발광 신호(EM)를 1 수평 시간(1H)만큼 쉬프트시켜 순차적으로 출력할 수 있다. 한편, 도 17에는 도 2에 도시된 각 화소(100)에 제공되는 신호들(EM, SCAN1, SCAN2, SCAN3)의 타이밍에 상응하도록 발광 드라이버(440)가 동작하는 예가 도시되어 있으나, 발광 드라이버(440)의 동작은 도 17에 도시된 예에 한정되지 않는다. 예를 들어, 발광 드라이버(440)는 도 7, 도 8, 도 10, 도 12 또는 도 14의 예에 상응하도록 동작할 수 있다. 일 실시예에서, 발광 드라이버(440)는 표시 패널(410)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 발광 드라이버(440)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
컨트롤러(450)(예를 들어, 타이밍 컨트롤러(Timing Controller; T-CON))는 외부의 호스트 프로세서(예를 들어, 그래픽 처리부(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 또는 그래픽 카드(Graphic Card))로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(450)는 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 출력 영상 데이터(ODAT), 데이터 제어 신호(DCTRL), 스캔 제어 신호(SCTRL) 및 발광 제어 신호(EMCTRL)를 생성하고, 데이터 드라이버(420)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(420)를 제어하고, 스캔 드라이버(430)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(430)를 제어하고, 발광 드라이버(440)에 발광 제어 신호(EMCTRL)를 제공하여 발광 드라이버(440)를 제어할 수 있다.
일 실시예에서, 유기 발광 표시 장치(400)의 컨트롤러(450)는 입력 영상 데이터(IDAT)를 분석하여 표시 패널(410)의 구동 주파수(DF)를 변경할 수 있다. 예를 들어, 유기 발광 표시 장치(400)는 입력 영상 데이터(IDAT)가 동영상을 나타내는 경우 표시 패널(410)을 일반 구동 주파수 또는 입력 영상 데이터(IDAT)의 입력 프레임 주파수(IFF)(예를 들어, 약 240Hz)로 구동하고, 입력 영상 데이터(IDAT)가 정지 영상을 나타내는 경우 표시 패널(410)을 상기 일반 구동 주파수 또는 입력 프레임 주파수(IFF)보다 낮은 저주파수로 구동할 수 있다. 즉, 컨트롤러(450)는 고정된 입력 프레임 주파수(IFF)(예를 들어, 약 240Hz)로 입력 영상 데이터(IDAT)로 수신하더라도, 데이터 드라이버(420)에 (예를 들어, 약 10Hz 내지 약 240Hz의) 넓은 구동 주파수 범위의 구동 주파수(DF)로 출력 영상 데이터(ODAT)를 제공할 수 있다. 예를 들어, 도 18에 도시된 바와 같이, 입력 영상 데이터(IDAT)가 상기 동영상을 나타내는 제1 및 제2 프레임 구간들(FP1, FP2)에서, 컨트롤러(450)는 입력 영상 데이터(IDAT)로서 프레임 데이터(FDAT)를 약 240Hz의 입력 프레임 주파수(IFF)로 수신하고, 데이터 드라이버(420)에 출력 영상 데이터(ODAT)로서 프레임 데이터(FDAT)를 입력 프레임 주파수(IFF)와 동일한 약 240Hz의 구동 주파수(DF)로 제공할 수 있다. 이에 따라, 표시 패널(410)이 약 240Hz의 구동 주파수(DF)로 구동될 수 있다. 한편, 상기 정지 영상이 검출되면, 컨트롤러(450)는 약 240Hz의 입력 프레임 주파수(IFF)보다 낮은 저 주파수, 예를 들어 약 80Hz를 표시 패널(410)의 구동 주파수(DF)로 결정할 수 있다. 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내는 경우, 컨트롤러(450)는 제3 및 제6 프레임 구간들(FP3, FP6)에서 데이터 드라이버(420)에 프레임 데이터(FDAT)를 제공하고, 제4, 제5, 제7 및 제8 프레임 구간들(FP4, FP5, FP7, FP8)에서 데이터 드라이버(420)에 프레임 데이터(FDAT)를 제공하지 않을 수 있다. 이에 따라, 제3 내지 제8 프레임 구간들(FP3 내지 FP8)에서, 컨트롤러(450)는 데이터 드라이버(420)에 프레임 데이터(FDAT)를 약 240Hz의 입력 프레임 주파수(IFF)의 1/3인 약 80Hz의 구동 주파수(DF)로 제공하고, 데이터 드라이버(420)는 표시 패널(410)을 약 80Hz의 구동 주파수(DF)로 구동할 수 있다. 한편, 도 18에는 표시 패널(410)이 약 240Hz의 구동 주파수(DF) 또는 약 80Hz의 구동 주파수(DF)로 구동되는 예가 도시되어 있으나, 일 실시예에서, 표시 패널(410)은 약 10Hz 내지 약 240Hz의 넓은 구동 주파수 범위의 구동 주파수(DF)로 구동될 수 있다.
또한, 도 18에는 컨트롤러(450)가 약 240Hz의 고정된 입력 프레임 주파수(IFF)로 입력 영상 데이터(IDAT)를 수신하는 예가 도시되어 있으나, 다른 실시예에서, 컨트롤러(450)는 약 10Hz 내지 약 240Hz의 가변 입력 프레임 주파수(IFF)로 입력 영상 데이터(IDAT)를 수신할 수 있다. 이 경우, 컨트롤러(450)는 가변 입력 프레임 주파수(IFF)에 상응하는 가변 구동 주파수(DF)로 표시 패널(410)을 구동할 수 있다.
상술한 바와 같이, 표시 패널(410)의 구동 주파수(DF)가 변경될 수 있다. 그러나, 본 발명의 실시예들에 따른 유기 발광 표시 장치(400)에서, 표시 패널(410)의 각 화소(PX)의 하나 이상의 트랜지스터들이 NMOS 트랜지스터들로 구현될 수 있다. 이에 따라, 표시 패널(410)의 구동 주파수(DF)가 변경되더라도, 각 화소(PX)는 동일한 계조에서 일정한 휘도로 발광할 수 있다.
도 19는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 19를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 유기 발광 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1160)에서, 각 화소는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 제1 커패시터, 제2 커패시터 및 유기 발광 다이오드를 포함하고, 제1 내지 제7 트랜지스터들의 일부가 NMOS 트랜지스터로 구현될 수 있다. 이에 따라, 상기 화소를 포함하는 표시 패널의 구동 주파수가 변경되더라도, 상기 화소가 동일한 계조에서 일정한 휘도로 발광할 수 있다.
실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 300, PX: 화소
T1, T2, T3, T4, T5, T6, T7, T8: 트랜지스터
C1, C2: 커패시터
EL: 유기 발광 다이오드
EM: 발광 신호
SCAN1, SCAN2, SCAN3, SCAN4: 스캔 신호
400: 유기 발광 표시 장치
410: 표시 패널
420: 데이터 드라이버
430: 스캔 드라이버
440: 발광 드라이버
450: 컨트롤러

Claims (20)

  1. 제1 노드에 연결된 게이트, 제1 전원 전압의 라인에 연결된 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터;
    제1 스캔 신호를 수신하는 게이트, 초기화 전압의 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터;
    상기 제1 스캔 신호를 수신하는 게이트, 상기 초기화 전압의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제3 트랜지스터;
    제2 스캔 신호를 수신하는 게이트, 기준 전압의 라인에 연결된 제1 단자, 및 제2 노드에 연결된 제2 단자를 포함하는 제4 트랜지스터;
    상기 제2 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제5 트랜지스터;
    제3 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터;
    발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터;
    상기 제1 전원 전압의 상기 라인에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터;
    상기 제2 노드에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터; 및
    상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 유기 발광 표시 장치의 화소.
  2. 제1 항에 있어서, 상기 제1 및 제7 트랜지스터들은 PMOS 트랜지스터들이고,
    상기 제2, 제3, 제4, 제5 및 제6 트랜지스터들은 NMOS 트랜지스터들인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  3. 제1 항에 있어서, 상기 화소에 대한 프레임 구간은,
    상기 제1 트랜지스터의 상기 게이트 및 상기 유기 발광 다이오드의 상기 애노드가 초기화되는 게이트 및 애노드 초기화 구간;
    상기 제1 트랜지스터의 문턱 전압이 보상되는 문턱 전압 보상 구간;
    상기 제2 노드에 상기 데이터 라인의 데이터 전압이 인가되는 데이터 기입 구간; 및
    상기 유기 발광 다이오드가 발광하는 발광 구간을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  4. 제3 항에 있어서, 상기 게이트 및 애노드 초기화 구간에서,
    상기 발광 신호는 오프 레벨을 가지고, 상기 제1 스캔 신호는 온 레벨을 가지며, 상기 제2 및 제3 스캔 신호들은 상기 오프 레벨을 가지고,
    상기 제2 및 제3 트랜지스터들이 턴-온되고,
    상기 제2 트랜지스터는 상기 제1 노드에 상기 초기화 전압을 인가하고,
    상기 제3 트랜지스터는 상기 유기 발광 다이오드의 상기 애노드에 상기 초기화 전압을 인가하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  5. 제3 항에 있어서, 상기 문턱 전압 보상 구간에서,
    상기 발광 신호는 오프 레벨을 가지고, 상기 제2 스캔 신호는 온 레벨을 가지며, 상기 제1 및 제3 스캔 신호들은 상기 오프 레벨을 가지고,
    상기 제4 및 제5 트랜지스터들이 턴-온되고,
    상기 제4 트랜지스터는 상기 제2 노드에 상기 기준 전압을 인가하고,
    상기 제5 트랜지스터는 상기 제1 트랜지스터를 다이오드-연결시키고,
    상기 제1 전원 전압으로부터 상기 문턱 전압이 감산된 전압이 상기 다이오드-연결된 제1 트랜지스터를 통하여 상기 제1 노드에 인가되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  6. 제3 항에 있어서, 상기 데이터 기입 구간에서,
    상기 발광 신호는 오프 레벨을 가지고, 상기 제3 스캔 신호는 온 레벨을 가지며, 상기 제1 및 제2 스캔 신호들은 상기 오프 레벨을 가지고,
    상기 제6 트랜지스터가 턴-온되고,
    상기 제6 트랜지스터는 상기 제2 노드에 상기 데이터 전압을 인가하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  7. 제3 항에 있어서, 상기 발광 구간에서,
    상기 발광 신호는 온 레벨을 가지고, 상기 제1, 제2 및 제3 스캔 신호들은 오프 레벨을 가지며,
    상기 제7 트랜지스터가 턴-온되고,
    상기 제1 트랜지스터는 상기 제1 노드의 전압에 기초하여 구동 전류를 생성하고,
    상기 제7 트랜지스터는 상기 유기 발광 다이오드에 상기 구동 전류를 제공하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  8. 제3 항에 있어서, 상기 문턱 전압 보상 구간의 시간 길이는 상기 데이터 기입 구간의 시간 길이보다 긴 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  9. 제3 항에 있어서, 상기 게이트 및 애노드 초기화 구간, 상기 문턱 전압 보상 구간 및 상기 데이터 기입 구간은 동일한 시간 길이를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  10. 제1 항에 있어서,
    제4 스캔 신호를 수신하는 게이트, 상기 발광 신호를 수신하는 제1 단자, 및 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제2 단자를 포함하는 제8 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  11. 제10 항에 있어서, 상기 제1 트랜지스터는 PMOS 트랜지스터이고,
    상기 제2, 제3, 제4, 제5, 제6, 제7 및 제8 트랜지스터들은 NMOS 트랜지스터들인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  12. 제10 항에 있어서, 상기 화소에 대한 프레임 구간은,
    상기 제1 트랜지스터의 상기 게이트 및 상기 유기 발광 다이오드의 상기 애노드가 초기화되는 게이트 및 애노드 초기화 구간;
    상기 제1 트랜지스터의 상기 제2 단자가 초기화되는 드레인 초기화 구간;
    상기 제1 트랜지스터의 문턱 전압이 보상되는 문턱 전압 보상 구간;
    상기 제2 노드에 상기 데이터 라인의 데이터 전압이 인가되는 데이터 기입 구간; 및
    상기 유기 발광 다이오드가 발광하는 발광 구간을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  13. 제12 항에 있어서, 상기 드레인 초기화 구간에서,
    상기 발광 신호는 오프 레벨을 가지고, 상기 제4 스캔 신호는 온 레벨을 가지며, 상기 제1, 제2 및 제3 스캔 신호들은 상기 오프 레벨을 가지고,
    상기 제8 트랜지스터가 턴-온되고,
    상기 제8 트랜지스터는 상기 제1 트랜지스터의 상기 제2 단자에 상기 오프 레벨을 가지는 상기 발광 신호를 인가하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  14. 제12 항에 있어서, 상기 드레인 초기화 구간은 상기 문턱 전압 보상 구간과 중첩되지 않는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  15. 제12 항에 있어서, 상기 드레인 초기화 구간은 상기 문턱 전압 보상 구간과 부분적으로 중첩되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  16. 제15 항에 있어서, 상기 드레인 초기화 구간과 상기 문턱 전압 보상 구간이 중첩된 구간에서,
    상기 발광 신호는 오프 레벨을 가지고, 상기 제2 및 제4 스캔 신호들은 온 레벨을 가지며, 상기 제1 및 제3 스캔 신호들은 상기 오프 레벨을 가지고,
    상기 제5 및 제8 트랜지스터들이 턴-온되고,
    상기 오프 레벨을 가지는 상기 발광 신호가 상기 제8 트랜지스터 및 상기 제5 트랜지스터를 통하여 상기 제1 노드에 인가되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  17. 제1 노드에 연결된 게이트, 제1 전원 전압의 라인에 연결된 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터;
    제1 스캔 신호를 수신하는 게이트, 초기화 전압의 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터;
    제4 스캔 신호를 수신하는 게이트, 상기 초기화 전압의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제3 트랜지스터;
    제2 스캔 신호를 수신하는 게이트, 기준 전압의 라인에 연결된 제1 단자, 및 제2 노드에 연결된 제2 단자를 포함하는 제4 트랜지스터;
    상기 제2 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제5 트랜지스터;
    제3 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터;
    발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터;
    상기 제1 전원 전압의 상기 라인에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터;
    상기 제2 노드에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터; 및
    상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 유기 발광 표시 장치의 화소.
  18. 제17 항에 있어서, 상기 제1, 제3 및 제7 트랜지스터들은 PMOS 트랜지스터들이고,
    상기 제2, 제4, 제5 및 제6 트랜지스터들은 NMOS 트랜지스터인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  19. 제17 항에 있어서, 상기 제4 스캔 신호는 상기 제1 스캔 신호의 반전 신호인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  20. 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버;
    상기 복수의 화소들에 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 제공하는 스캔 드라이버;
    상기 복수의 화소들에 발광 신호를 제공하는 발광 드라이버; 및
    상기 데이터 드라이버, 상기 스캔 드라이버 및 상기 발광 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 복수의 화소들 각각은,
    제1 노드에 연결된 게이트, 제1 전원 전압의 라인에 연결된 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터;
    상기 제1 스캔 신호를 수신하는 게이트, 초기화 전압의 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터;
    상기 제1 스캔 신호를 수신하는 게이트, 상기 초기화 전압의 상기 라인에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제3 트랜지스터;
    상기 제2 스캔 신호를 수신하는 게이트, 기준 전압의 라인에 연결된 제1 단자, 및 제2 노드에 연결된 제2 단자를 포함하는 제4 트랜지스터;
    상기 제2 스캔 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제5 트랜지스터;
    상기 제3 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제6 트랜지스터;
    상기 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터;
    상기 제1 전원 전압의 상기 라인에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제1 커패시터;
    상기 제2 노드에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 커패시터; 및
    상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020200055731A 2020-05-11 2020-05-11 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 KR20210138186A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200055731A KR20210138186A (ko) 2020-05-11 2020-05-11 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US17/177,245 US11678542B2 (en) 2020-05-11 2021-02-17 Pixel of an organic light emitting diode display device, and organic light emitting diode display device
CN202110389135.1A CN113643665A (zh) 2020-05-11 2021-04-12 有机发光二极管显示装置及其像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200055731A KR20210138186A (ko) 2020-05-11 2020-05-11 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210138186A true KR20210138186A (ko) 2021-11-19

Family

ID=78413180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200055731A KR20210138186A (ko) 2020-05-11 2020-05-11 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US11678542B2 (ko)
KR (1) KR20210138186A (ko)
CN (1) CN113643665A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798473B2 (en) * 2020-09-28 2023-10-24 Boe Technology Group Co., Ltd. Pixel driving circuit and display panel
US11508309B2 (en) * 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
KR20230132865A (ko) 2021-03-04 2023-09-18 애플 인크. 감소된 온도 휘도 감도를 갖는 디스플레이들
CN114360458B (zh) * 2022-01-27 2023-02-07 京东方科技集团股份有限公司 一种显示数据补偿的方法、电路及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110078387A (ko) 2009-12-31 2011-07-07 엘지디스플레이 주식회사 유기 발광장치 및 그 구동방법
KR101135534B1 (ko) 2010-02-10 2012-04-13 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
KR101770633B1 (ko) * 2010-08-11 2017-08-24 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101768473B1 (ko) 2010-10-26 2017-08-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
US9489882B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
KR102383741B1 (ko) 2015-09-10 2022-04-08 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
CN109256094A (zh) * 2018-12-05 2019-01-22 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Also Published As

Publication number Publication date
CN113643665A (zh) 2021-11-12
US20210351260A1 (en) 2021-11-11
US11678542B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
US11574594B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
CN112771602A (zh) 显示装置
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210044349A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210046910A (ko) 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치
KR20210126177A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11636810B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20190128760A (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20220014373A (ko) 다중 주파수 구동을 수행하는 표시 장치, 및 표시 장치의 구동 방법
KR20210154297A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
EP3968315B1 (en) Pixel of an organic light emitting diode display device and organic light emitting diode display device
KR20230057510A (ko) 화소 및 화소를 포함하는 표시 장치
US20240038169A1 (en) Display device and pixel of a display device
KR20220126323A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20230034469A (ko) 표시 장치의 화소, 및 표시 장치
KR20230030130A (ko) 화소, 표시 장치 및 표시 장치의 구동 방법
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230116459A (ko) 선택적 스캔 구동이 가능한 스캔 드라이버, 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal