KR20210154297A

KR20210154297A - 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치

Info

Publication number: KR20210154297A
Application number: KR1020200070916A
Authority: KR
Inventors: 편기현; 성시덕
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-06-11
Filing date: 2020-06-11
Publication date: 2021-12-21
Also published as: US11257431B2; US20210390906A1; CN113808541A; US20220148507A1; US11670232B2

Abstract

유기 발광 표시 장치의 화소는, 제1 노드와 제2 노드 사이에 연결된 스토리지 커패시터, 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 제1 스위칭 트랜지스터, 제1 노드의 전압에 기초하여 구동 전류를 생성하는 드라이빙 트랜지스터, 초기화 신호에 응답하여 초기화 라인과 제2 노드를 연결하는 제2 스위칭 트랜지스터, 및 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함한다. 화소는 이전 수평 시간의 제1 구간에서 제1 노드를 초기화 라인의 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 이전 수평 시간의 제2 구간에서 제1 노드를 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행한다.

Description

유기 발광 표시 장치의 화소 및 유기 발광 표시 장치{PIXEL OF AN ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE, AND ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에 관한 것이다.

유기 발광 표시 장치의 각 화소는 게이트 온 시간(또는 스캔 온 시간) 또는 1 수평(1H) 시간 내에 스토리지 커패시터에 데이터 전압을 저장한다. 다만, 표시 패널의 해상도, 구동 주파수 등이 증가됨에 따라, 상기 게이트 온 시간, 즉 1 수평 시간이 감소될 수 있다. 예를 들어, 약 8K의 해상도 및 약 120Hz의 구동 주파수를 가지는 표시 패널에서의 1 수평 시간은 약 8K의 해상도 및 약 60Hz의 구동 주파수를 가지는 표시 패널에서의 약 3.7μs의 1 수평 시간의 절반, 즉 약 1.85μs로 감소될 수 있다. 상기 게이트 온 시간, 즉 1 수평 시간이 감소되는 경우, 상기 스토리지 커패시터의 충전율이 데이터 전압을 저장하는 데에 충분하지 않을 수 있다. 이 경우, 상기 스토리지 커패시터에 원하는 전압 레벨을 가지는 데이터 전압이 저장되지 않고, 상기 화소가 원하는 휘도로 발광하지 못할 수 있다.

본 발명의 일 목적은 화소의 충전율을 향상시킬 수 있는 유기 발광 표시 장치의 화소를 제공하는 것이다.

본 발명의 다른 목적은 화소의 충전율을 향상시킬 수 있는 유기 발광 표시 장치를 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는, 제1 노드와 제2 노드 사이에 연결된 스토리지 커패시터, 스캔 신호에 응답하여 데이터 라인과 상기 제1 노드를 연결하는 제1 스위칭 트랜지스터, 상기 제1 노드의 전압에 기초하여 구동 전류를 생성하는 드라이빙 트랜지스터, 초기화 신호에 응답하여 초기화 라인과 상기 제2 노드를 연결하는 제2 스위칭 트랜지스터, 및 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함한다. 상기 화소는 이전 수평 시간의 제1 구간에서 상기 제1 노드를 상기 초기화 라인의 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 상기 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행한다.

일 실시예에서, 상기 제2 초기화 전압은 상기 제1 초기화 전압보다 낮을 수 있다.

일 실시예에서, 상기 제2 초기화 전압은 최저 데이터 전압보다 낮을 수 있다.

일 실시예에서, 상기 스캔 신호는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 오프 전압을 가지고, 상기 초기화 신호는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 온 전압을 가지며, 상기 제1 스위칭 트랜지스터는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 상기 오프 전압을 가지는 상기 스캔 신호에 응답하여 턴-오프되고, 상기 제2 스위칭 트랜지스터는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 상기 온 전압을 가지는 상기 초기화 신호에 응답하여 턴-온될 수 있다.

일 실시예에서, 상기 스캔 신호 및 상기 초기화 신호는 현재 수평 시간의 제1 구간에서 온 전압을 가지고, 상기 현재 수평 시간의 제2 구간에서 오프 전압을 가질 수 있다.

일 실시예에서, 상기 제1 스위칭 트랜지스터는 상기 현재 수평 시간의 상기 제1 구간에서 상기 온 전압을 가지는 상기 스캔 신호에 응답하여 상기 데이터 라인의 데이터 전압을 상기 제1 노드에 전송하고, 상기 제2 스위칭 트랜지스터는 상기 현재 수평 시간의 상기 제1 구간에서 상기 온 전압을 가지는 상기 초기화 신호에 응답하여 상기 초기화 라인의 상기 제1 초기화 전압을 상기 제2 노드에 전송할 수 있다.

일 실시예에서, 상기 현재 수평 시간의 상기 제1 구간의 시작 시점에서의 상기 제1 스위칭 트랜지스터의 초기 게이트-소스 전압은 일정한 전압일 수 있다.

일 실시예에서, 상기 제1 스위칭 트랜지스터의 상기 초기 게이트-소스 전압은 상기 스캔 신호의 온 전압으로부터 상기 제2 초기화 전압이 감산된 전압일 수 있다.

일 실시예에서, 상기 현재 수평 시간의 상기 제1 구간의 종료 시점에서의 상기 제1 스위칭 트랜지스터의 최종 게이트-소스 전압은 상기 데이터 전압에 따라 변경될 수 있다.

일 실시예에서, 상기 제1 스위칭 트랜지스터의 상기 최종 게이트-소스 전압은 상기 스캔 신호의 온 전압으로부터 상기 데이터 전압이 감산된 전압일 수 있다.

일 실시예에서, 상기 현재 수평 시간의 상기 제1 구간에서 상기 데이터 라인과 상기 제1 노드 사이에 형성되는 전류 경로의 방향은 상기 데이터 전압의 전압 레벨과 무관하게 일정할 수 있다.

일 실시예에서, 상기 현재 수평 시간의 상기 제1 구간에서 상기 전류 경로는 상기 데이터 라인에서 상기 제1 노드로의 방향을 가지도록 형성될 수 있다.

일 실시예에서, 상기 스토리지 커패시터는 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고, 상기 제1 스위칭 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 데이터 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하고, 상기 드라이빙 트랜지스터는 상기 제1 노드에 연결된 게이트, 제1 전원 전압을 수신하는 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하고, 상기 제2 스위칭 트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 제2 노드에 연결된 제1 단자, 및 상기 초기화 라인에 연결된 제2 단자를 포함하고, 상기 유기 발광 다이오드는 상기 제2 노드에 연결된 애노드, 및 제2 전원 전압을 수신하는 캐소드를 포함할 수 있다.

일 실시예에서, 상기 제1 스위칭 트랜지스터, 상기 드라이빙 트랜지스터 및 상기 제2 스위칭 트랜지스터는 NMOS 트랜지스터들일 수 있다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는, 제1 노드에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터, 스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제1 스위칭 트랜지스터, 상기 제1 노드에 연결된 게이트, 제1 전원 전압을 수신하는 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 드라이빙 트랜지스터, 초기화 신호를 수신하는 게이트, 상기 제2 노드에 연결된 제1 단자, 및 초기화 라인에 연결된 제2 단자를 포함하는 제2 스위칭 트랜지스터, 및 상기 제2 노드에 연결된 애노드, 및 제2 전원 전압을 수신하는 캐소드를 포함하는 유기 발광 다이오드를 포함한다. 상기 화소는 이전 수평 시간의 제1 구간에서 상기 제1 노드를 상기 초기화 라인의 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 상기 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행한다.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는, 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들 각각에 데이터 전압을 제공하는 데이터 드라이버, 상기 복수의 화소들 각각에 스캔 신호 및 초기화 신호를 제공하는 스캔 드라이버, 상기 복수의 화소들 각각에 초기화 전압을 제공하는 전력 관리 회로, 및 상기 데이터 드라이버, 상기 스캔 드라이버 및 상기 전력 관리 회로를 제어하는 컨트롤러를 포함한다. 상기 복수의 화소들 각각은, 제1 노드와 제2 노드 사이에 연결된 스토리지 커패시터, 상기 스캔 신호에 응답하여 데이터 라인과 상기 제1 노드를 연결하는 제1 스위칭 트랜지스터, 상기 제1 노드의 전압에 기초하여 구동 전류를 생성하는 드라이빙 트랜지스터, 상기 초기화 신호에 응답하여 초기화 라인과 상기 제2 노드를 연결하는 제2 스위칭 트랜지스터, 및 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함한다. 각 프레임 구간은 복수의 수평 시간들을 포함한다. 상기 전력 관리 회로는 상기 복수의 수평 시간들 각각의 제1 구간에서 상기 초기화 전압으로서 제1 초기화 전압을 생성하고, 상기 복수의 수평 시간들 각각의 제2 구간에서 상기 초기화 전압으로서 상기 제1 초기화 전압과 다른 제2 초기화 전압을 생성한다.

일 실시예에서, 상기 복수의 화소들 각각은 상기 복수의 수평 시간들 중 이전 수평 시간의 상기 제1 구간에서 상기 제1 노드를 상기 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 상기 제2 구간에서 상기 제1 노드를 상기 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행한다.

일 실시예에서, 상기 복수의 수평 시간들 중 현재 수평 시간의 상기 제1 구간에서 상기 데이터 라인과 상기 제1 노드 사이에 형성되는 전류 경로의 방향은 상기 데이터 전압의 전압 레벨과 무관하게 일정할 수 있다.

본 발명의 실시예들에 따른 유기 발광 표시 장치에서, 각 화소는 이전 수평 시간의 제1 구간에서 제1 노드(예를 들어, 게이트 노드)를 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 상기 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행할 수 있다. 이에 따라, 각 화소의 제1 스위칭 트랜지스터의 전류 경로는 데이터 전압의 전압 레벨과 무관하게 데이터 라인에서 상기 제1 노드로의 일정한 방향을 가질 수 있다. 또한, 상기 제1 스위칭 트랜지스터의 게이트-소스 전압이 리셋 동작이 수행되지 않는 경우에 비하여 증가되고, 상기 화소의 충전율이 향상될 수 있다.

다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 2는 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 3은 이전 수평 시간의 제1 구간에서의 화소의 제1 리셋 동작을 설명하기 위한 회로도이다.
도 4는 이전 수평 시간의 제2 구간에서의 화소의 제2 리셋 동작을 설명하기 위한 회로도이다.
도 5는 현재 수평 시간의 제1 구간에서의 화소의 데이터 기입 동작을 설명하기 위한 회로도이다.
도 6은 리셋 동작이 수행되지 않는 경우에서의 제1 스위칭 트랜지스터의 게이트 소스 전압의 예들을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따라 2-스텝 리셋 동작을 수행하는 화소에서의 제1 스위칭 트랜지스터의 게이트 소스 전압의 예들을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 유기 발광 표시 장치의 하나의 프레임 구간 동안의 초기화 전압의 일 예를 설명하기 위한 타이밍도이다.
도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.

도 1을 참조하면, 유기 발광 표시 장치의 화소(100)는 스토리지 커패시터(CST), 제1 스위칭 트랜지스터(ST1), 드라이빙 트랜지스터(DT), 제2 스위칭 트랜지스터(ST2) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 1에 도시된 바와 같이, 화소(100)는 제1 스위칭 트랜지스터(ST1), 드라이빙 트랜지스터(DT) 및 제2 스위칭 트랜지스터(ST2)의 세 개의 트랜지스터들, 및 스토리지 커패시터(CST)의 하나의 커패시터만을 구비하는 3T1C 구조를 가질 수 있다.

스토리지 커패시터(CST)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 데이터 라인(DL)으로부터 제1 스위칭 트랜지스터(ST1)을 통하여 전달된 데이터 전압(VDAT)을 저장할 수 있다. 일 실시예에서, 스토리지 커패시터(CST)는 제1 노드(N1)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.

제1 스위칭 트랜지스터(ST1)는 스캔 신호(SC)에 응답하여 데이터 라인(DL)과 제1 노드(N1)를 연결할 수 있다. 제1 스위칭 트랜지스터(ST1)는, 스캔 신호(SC)가 온 전압(예를 들어, 약 20V)을 가지는 동안, 데이터 라인(DL)의 데이터 전압(VDAT)을 제1 노드(N1), 즉 스토리지 커패시터(CST)의 상기 제1 전극에 전송할 수 있다. 일 실시예에서, 제1 스위칭 트랜지스터(ST1)는 스캔 신호(SC)를 수신하는 게이트, 데이터 라인(DL)에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다.

드라이빙 트랜지스터(DT)는 제1 노드(N1)의 전압, 즉 스토리지 커패시터(CST)에 저장된 데이터 전압(VDAT)에 기초하여 구동 전류를 생성할 수 있다. 일 실시예에서, 드라이빙 트랜지스터(DT)는 제1 노드(N1)에 연결된 게이트, 제1 전원 전압(ELVDD)(예를 들어, 고 전원 전압)을 수신하는 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다.

제2 스위칭 트랜지스터(ST2)는 초기화 신호(SI)에 응답하여 초기화 라인(IL)과 제2 노드(N2)를 연결할 수 있다. 제2 스위칭 트랜지스터(ST2)는, 초기화 신호(SI)가 온 전압(예를 들어, 약 20V)을 가지는 동안 응답하여 초기화 라인(IL)의 초기화 전압(VINT)을 제2 노드(N2), 즉 스토리지 커패시터(CST)의 상기 제2 전극에 전송할 수 있다. 일 실시예에서, 제2 스위칭 트랜지스터(ST2)는 초기화 신호(SI)를 수신하는 게이트, 제2 노드(N2)에 연결된 제1 단자, 및 초기화 라인(IL)에 연결된 제2 단자를 포함할 수 있다.

유기 발광 다이오드(EL)는 드라이빙 트랜지스터(DT)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 제2 노드(N2)에 연결된 애노드, 및 제2 전원 전압(ELVSS)(예를 들어, 저 전원 전압)을 수신하는 캐소드를 포함할 수 있다.

일 실시예에서, 제1 스위칭 트랜지스터(ST1), 드라이빙 트랜지스터(DT) 및 제2 스위칭 트랜지스터(ST2)는 NMOS 트랜지스터들일 수 있으나, 이에 한정되지 않는다.

본 발명의 실시예들에 따른 화소(100)는, 화소(100)가 위치한 행의 직전 행(예를 들어, 바로 위의 행)의 화소들에 대한 수평 시간, 즉 이전 수평 시간의 제1 구간에서 제1 노드(N1)를 초기화 라인(IL)의 제1 초기화 전압(VINT1)으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 제1 노드(N1)를 제1 초기화 전압(VINT1)과 다른 제2 초기화 전압(VINT2)으로 리셋하는 제2 리셋 동작을 수행할 수 있다. 즉, 화소(100)는 서로 다른 초기화 전압들(VINT1, VINT2)을 이용하는 상기 제1 및 제2 리셋 동작들을 포함하는 2-스텝 리셋 동작을 수행할 수 있다.

일 실시예에서, 제2 초기화 전압(VINT2)은 제1 초기화 전압(VINT1)보다 낮을 수 있다. 예를 들어, 제1 초기화 전압(VINT1)은 약 1V이고, 제2 초기화 전압(VINT2)은 약 -5V일 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 제2 초기화 전압(VINT2)은 최저 데이터 전압보다 낮을 수 있다. 예를 들어, 데이터 전압(VDAT)은 0-계조에 상응하는 약 1V 내지 255-계조에 상응하는 약 11V의 데이터 전압 범위를 가질 수 있고, 제2 초기화 전압(VINT2)은 약 1V의 상기 최저 데이터 전압보다 낮은 약 -5V일 수 있으나, 이에 한정되지 않는다.

한편, 리셋 동작이 수행되지 않는 경우, 스토리지 커패시터(CST)에 데이터 전압(VDAT)이 기입될 때, 제1 노드(N1)에서의 이전 데이터 전압(이전 프레임 구간에서의 데이터 전압(VDAT))과 데이터 라인(DL)의 현재 데이터 전압(VDAT)(현재 프레임 구간에서의 데이터 전압(VDAT))에 따라 제1 스위칭 트랜지스터(ST1)의 전류 경로는 데이터 라인(DL)으로부터 제1 노드(N1)의 방향을 가지거나, 제1 노드(N1)로부터 데이터 라인(DL)의 방향을 가질 수 있다. 또한, 제1 스위칭 트랜지스터(ST1)의 게이트 소스 전압은 상기 전류 경로의 방향에 따라 스캔 신호(SC)의 온 전압과 현재 데이터 전압(VDAT)의 차이로 결정되거나, 스캔 신호(SC)의 상기 온 전압과 제1 노드(N1)의 전압(또는 데이터 기입 동작의 시작 시점에서 상기 이전 데이터 전압)의 차이로 결정될 수 있다. 이에 따라, 1 스위칭 트랜지스터(ST1)의 상기 게이트 소스 전압은 상기 이전 데이터 전압 및/또는 현재 데이터 전압(VDAT)에 의해 변경될 수 있다.

그러나, 본 발명의 실시예들에 따른 화소(100)에서는, 제1 노드(N1)가 상기 이전 수평 시간의 상기 제1 구간에서 상기 제1 리셋 동작에 의해 제1 초기화 전압(VINT1)으로 리셋되고, 상기 이전 수평 시간의 상기 제2 구간에서의 상기 제2 리셋 동작에 의해 제2 초기화 전압(VINT2)으로 리셋될 수 있다. 이에 따라, 화소(100)가 위치한 행에 대한 수평 시간, 즉 현재 수평 시간의 제1 구간에서, 데이터 라인(DL)의 데이터 전압(VDAT)은 제1 노드(N1)의 전압, 즉 제2 초기화 전압(VINT2)보다 높고, 제1 스위칭 트랜지스터(ST1)의 전류 경로는 데이터 전압(VDAT)의 전압 레벨과 무관하게 데이터 라인(DL)에서 제1 노드(N1)로의 일정한 방향을 가질 수 있다. 또한, 상기 현재 수평 시간의 상기 제1 구간의 시작 시점에서의 제1 스위칭 트랜지스터(ST1)의 초기 게이트-소스 전압은 데이터 전압(VDAT)의 전압 레벨과 무관하게 스캔 신호(SCAN)의 온 전압(예를 들어, 약 20V)으로부터 상기 시작 시점에서의 제1 노드(N1)의 상기 전압, 즉 제2 초기화 전압(VINT2)(예를 들어, 약 -5V)이 감산된 일정한 전압(예를 들어, 약 25V)일 수 있고, 상기 리셋 동작이 수행되지 않는 경우에 비하여 증가될 수 있다. 이에 따라, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압이 증가되므로, 제1 스위칭 트랜지스터(ST1)의 전류 전송 능력이 향상되고, 화소(100)의 충전율(예를 들어, 스토리지 커패시터(CST)의 충전율)이 향상될 수 있다.

이하, 도 2 내지 도 7을 참조하여 유기 발광 표시 장치의 화소(100)의 동작의 일 예를 설명한다.

도 2는 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 3은 이전 수평 시간의 제1 구간에서의 화소의 제1 리셋 동작을 설명하기 위한 회로도이고, 도 4는 이전 수평 시간의 제2 구간에서의 화소의 제2 리셋 동작을 설명하기 위한 회로도이고, 도 5는 현재 수평 시간의 제1 구간에서의 화소의 데이터 기입 동작을 설명하기 위한 회로도이고, 도 6은 리셋 동작이 수행되지 않는 경우에서의 제1 스위칭 트랜지스터의 게이트 소스 전압의 예들을 설명하기 위한 도면이고, 도 7은 본 발명의 실시예들에 따라 2-스텝 리셋 동작을 수행하는 화소에서의 제1 스위칭 트랜지스터의 게이트 소스 전압의 예들을 설명하기 위한 도면이다.

도 1 및 도 2를 참조하면, 화소(100)를 포함하는 유기 발광 표시 장치의 각 프레임 구간은 복수의 화소 행들에 각각 상응하는 복수의 수평 시간들(HTN-1, HTN, HTN+1)을 포함할 수 있다. 예를 들어, 상기 유기 발광 표시 장치가 M개의 화소 행들(M은 2 이상의 정수)을 포함하는 경우, 각 프레임 구간은 M개(또는 M+1개)의 수평 시간들(HTN-1, HTN, HTN+1)을 포함할 수 있다. 도 2에는, 제N 수평 시간(HTN)(N은 2 이상 및 M 미만의 정수)이 화소(100)를 포함하는 화소 행에 대한 수평 시간, 즉 현재 수평 시간이고, 제N-1 수평 시간(HTN-1)이 이전 화소 행에 대한 수평 시간, 즉 이전 수평 시간인 예가 도시되어 있다. 또한, 각 수평 시간(HTN-1, HTN, HTN+1)은 제1 구간(P1) 및 제2 구간(P2)으로 구분되고, 초기화 라인(IL)의 초기화 전압(VINT)은 각 수평 시간(HTN-1, HTN, HTN+1)의 제1 구간(P1)에서 제1 초기화 전압(VINT1)이고, 각 수평 시간(HTN-1, HTN, HTN+1)의 제2 구간(P2)에서 제1 초기화 전압(VINT1)과 다른 제2 초기화 전압(VINT2)일 수 있다. 예를 들어, 제1 초기화 전압(VINT1)은 약 1V이고, 제2 초기화 전압(VINT2)은 약 -5V일 수 있으나, 이에 한정되지 않는다.

도 2 및 도 3을 참조하면, 이전 수평 시간(HTN-1)의 제1 구간(P1)에서, 스캔 신호(SC)는 오프 전압(VOFF)을 가지고, 초기화 신호(SI)는 온 전압(VON)을 가질 수 있다. 제1 스위칭 트랜지스터(ST1)는 오프 전압(VOFF)을 가지는 스캔 신호(SC)에 응답하여 턴-오프되고, 제2 스위칭 트랜지스터(ST2)는 온 전압(VON)을 가지는 초기화 신호(SI)에 응답하여 턴-온될 수 있다. 이전 수평 시간(HTN-1)의 제1 구간(P1)의 시작 시점에서는, 제1 노드(N1), 즉 스토리지 커패시터(CST)의 제1 전극은 이전 프레임 구간에서의 데이터 전압(VDAT), 즉 이전 데이터 전압(PVDAT)을 가질 수 있다. 그러나, 이전 수평 시간(HTN-1)의 제1 구간(P1) 동안, 제2 노드(N2), 즉 스토리지 커패시터(CST)의 제2 전극에 제1 초기화 전압(VINT1)이 인가될 수 있다. 이에 따라, 제2 노드(N2)는 이전 수평 시간(HTN-1)의 제1 구간(P1)에서 제1 초기화 전압(VINT1)을 가질 수 있고, 또한 제1 노드(N1)는 (예를 들어, 스토리지 커패시터(CST)의 누설 전류에 의해) 이전 데이터 전압(PVDAT)으로부터 제1 초기화 전압(VINT1)으로 (또는 제1 초기화 전압(VINT1)에 근접하게) 변경될 수 있다. 한편, 이러한 제1 노드(N1)가 제1 초기화 전압(VINT1)으로 (또는 제1 초기화 전압(VINT1)에 근접하게) 변경되는 동작은 제1 초기화 전압(VINT1)을 이용한 제1 리셋 동작으로 불릴 수 있다.

도 2 및 도 4를 참조하면, 이전 수평 시간(HTN-1)의 제2 구간(P2)에서, 스캔 신호(SC)는 오프 전압(VOFF)으로 유지되고, 초기화 신호(SI)는 온 전압(VON)으로 유지되며. 초기화 라인(IL)의 초기화 전압(VINT)은 제1 초기화 전압(VINT1)으로부터 제2 초기화 전압(VINT2)으로 변경될 수 있다. 일 실시예에서, 제2 초기화 전압(VINT2)은 제1 초기화 전압(VINT1)보다 낮을 수 있다. 예를 들어, 제1 초기화 전압(VINT1)은 약 1V이고, 제2 초기화 전압(VINT2)은 약 -5V일 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 제2 초기화 전압(VINT2)은 최저 데이터 전압보다 낮을 수 있다. 예를 들어, 데이터 전압(VDAT)은 0-계조에 상응하는 약 1V 내지 255-계조에 상응하는 약 11V의 데이터 전압 범위를 가질 수 있고, 제2 초기화 전압(VINT2)은 약 1V의 상기 최저 데이터 전압보다 낮은 약 -5V일 수 있으나, 이에 한정되지 않는다. 이에 따라, 이전 수평 시간(HTN-1)의 제2 구간(P2)에서, 제2 노드(N2)는 약 -5V의 제2 초기화 전압(VINT2)을 가질 수 있고, 또한 제1 노드(N1)는 약 1V의 제1 초기화 전압(VINT1)으로부터 약 -5V의 제2 초기화 전압(VINT2)으로 (또는 약 -5V의 제2 초기화 전압(VINT2)에 근접하게) 변경될 수 있다. 한편, 이러한 제1 노드(N1)가 약 -5V의 제2 초기화 전압(VINT2)으로 변경되는 동작은 제2 초기화 전압(VINT2)을 이용한 제2 리셋 동작으로 불릴 수 있다. 또한, 서로 다른 초기화 전압들(VINT1, VINT2)을 이용하는 상기 제1 및 제2 리셋 동작들은 2-스텝 리셋 동작으로 불릴 수 있다.

도 2 및 도 5를 참조하면, 현재 수평 시간(HTN)의 제1 구간(P1)에서, 스캔 신호(SC)는 온 전압(VON)으로 변경되고, 초기화 신호(SI)는 온 전압(VON)으로 유지되며. 초기화 라인(IL)의 초기화 전압(VINT)은 제2 초기화 전압(VINT2)으로부터 제1 초기화 전압(VINT1)으로 변경될 수 있다. 현재 수평 시간(HTN)의 제1 구간(P1)에서, 제1 스위칭 트랜지스터(ST1)는 온 전압(VON)을 가지는 스캔 신호(SC)에 응답하여 데이터 라인(DL)의 데이터 전압(VDAT)을 제1 노드(N1)에 전송하고, 제2 스위칭 트랜지스터(ST2)는 온 전압(VON)을 가지는 초기화 신호(SI)에 응답하여 초기화 라인(IL)의 제1 초기화 전압(VINT1)을 제2 노드(N2)에 전송할 수 있다. 이에 따라, 현재 수평 시간(HTN)의 제1 구간(P1) 동안, 화소(100)에 대한 데이터 기입 동작이 수행될 수 있다. 즉, 현재 수평 시간(HTN)의 제1 구간(P1) 동안, 스토리지 커패시터(CST)는 데이터 전압(VDAT)과 제1 초기화 전압(VINT1) 사이의 전압 차를 저장하고, 제1 노드(N1), 즉 상기 제1 전극에서 데이터 전압(VDAT)을 저장할 수 있다.

한편, 리셋 동작이 수행되지 않는 경우, 상기 데이터 기입 동작이 수행될 때, 제1 스위칭 트랜지스터(ST1)의 전류 경로의 방향 및 게이트 소스 전압은 일정하지 않을 수 있다. 예를 들어, 도 6의 제1 컬럼에 도시된 바와 같이, 이전 데이터 전압(PVDAT)이 255-계조(255G)에 상응하는 약 11V이고, 현재 데이터 전압(VDAT)이 128-계조(128G)에 상응하는 약 6V이고, 스캔 신호(SC)의 온 전압이 약 20V인 경우, 상기 데이터 기입 동작이 개시될 때, 제1 노드(N1)는 약 11V의 이전 데이터 전압(PVDAT)을 가지고, 데이터 라인(DL)은 약 6V의 현재 데이터 전압(VDAT)을 가질 수 있다. 이 경우, 제1 스위칭 트랜지스터(ST1)의 제1 전류 경로(IDAT1)는 제1 노드(N1)로부터 데이터 라인(DL)의 방향을 가질 수 있고, 데이터 라인(DL)에 연결된 제1 스위칭 트랜지스터(ST1)의 제1 단자가 제1 스위칭 트랜지스터(ST1)의 소스의 역할을 할 수 있다. 이에 따라, 상기 데이터 기입 동작이 수행되는 동안, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)은 약 20V의 상기 온 전압으로부터 약 6V의 현재 데이터 전압(VDAT)이 감산된 약 14V로 일정할 수 있다. 다른 예에서, 도 6의 제2 컬럼에 도시된 바와 같이, 이전 데이터 전압(PVDAT)이 0-계조(0G)에 상응하는 약 1V이고, 현재 데이터 전압(VDAT)이 128-계조(128G)에 상응하는 약 6V이고, 스캔 신호(SC)의 온 전압이 약 20V인 경우, 상기 데이터 기입 동작이 개시될 때, 제1 노드(N1)는 약 1V의 이전 데이터 전압(PVDAT)을 가지고, 데이터 라인(DL)은 약 6V의 현재 데이터 전압(VDAT)을 가질 수 있다. 이 경우, 제1 스위칭 트랜지스터(ST1)의 제2 전류 경로(IDAT2)는 데이터 라인(DL)으로부터 제1 노드(N1)의 방향을 가질 수 있고, 제1 노드(N1)에 연결된 제1 스위칭 트랜지스터(ST1)의 제2 단자가 제1 스위칭 트랜지스터(ST1)의 소스의 역할을 할 수 있다. 또한, 상기 데이터 기입 동작이 종료될 때, 제1 노드(N1)의 전압은 약 6V의 현재 데이터 전압(VDAT)을 가질 수 있다. 이에 따라, 상기 데이터 기입 동작이 수행되는 동안, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)은 약 20V의 상기 온 전압으로부터 약 1V의 이전 데이터 전압(PVDAT)이 감산된 약 19V로부터 약 20V의 상기 온 전압으로부터 약 6V의 현재 데이터 전압(VDAT)이 감산된 약 14V로 점진적으로 변경될 수 있다.

그러나, 본 발명의 실시예들에 따른 화소(100)에서는, 제1 노드(N1)가 현재 수평 시간(HTN) 전의 이전 수평 시간(HTN-1) 동안 제1 및 제2 초기화 전압들(VINT1, VINT2)을 이용한 상기 2-스텝 리셋 동작에 의해 리셋되므로, 현재 수평 시간(HTN)의 제1 구간(P1)에서 데이터 라인(DL)과 제1 노드(N1) 사이에 형성되는 전류 경로(IDAT)의 방향은 이전 및 현재 데이터 전압들(PVDAT, VDAT)의 전압 레벨들과 무관하게 일정할 수 있다. 즉, 현재 수평 시간(HTN)의 제1 구간(P1)의 시작 시점에서, 제1 노드(N1)는 약 1V 내지 약 11V의 데이터 전압 범위보다 낮은, 즉 약 1V의 최저 데이터 전압보다 낮은 제2 초기화 전압(VINT2)을 가지고, 따라서, 도 7에 도시된 바와 같이, 현재 데이터 전압(VDAT)이 0-계조(0G)의 약 1V인지, 128-계조(128G)의 약 6V인지, 또는 255-계조(255G)의 약 11V인지와 무관하게, 제1 스위칭 트랜지스터(ST1)의 전류 경로(IDAT)는 데이터 라인(DL)에서 제1 노드(N1)로의 일정한 방향을 가질 수 있다.

또한, 본 발명의 실시예들에 따른 화소(100)에서는, 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 시작 시점에서의 제1 스위칭 트랜지스터(ST1)의 초기 게이트-소스 전압은 이전 및 현재 데이터 전압들(PVDAT, VDAT)의 전압 레벨들과 무관하게 일정할 수 있다. 한편, 현재 수평 시간(HTN)의 제1 구간(P1)의 종료 시점에서의 제1 스위칭 트랜지스터(T1)의 최종 게이트-소스 전압은 현재 데이터 전압(VDAT)에 따라 결정될 수 있다.

예를 들어, 도 7의 제1 컬럼에 도시된 바와 같이, 데이터 전압(VDAT)이 255-계조(255G)에 상응하는 약 11V이고, 스캔 신호(SC)의 온 전압이 약 20V인 경우, 제1 노드(N1)는 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 시작 시점에서 약 -5V의 제2 초기화 전압(VINT2)을 가지고, 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 종료 시점에서 약 11V의 데이터 전압(VDAT)을 가질 수 있다. 이에 따라, 제1 스위칭 트랜지스터(ST1)의 상기 초기 게이트-소스 전압은 약 20V의 상기 온 전압으로부터 약 -5V의 제2 초기화 전압(VINT2)이 감산된 약 25V로 결정되고, 제1 스위칭 트랜지스터(ST1)의 상기 최종 게이트-소스 전압은 약 20V의 상기 온 전압으로부터 약 11V의 데이터 전압(VDAT)이 감산된 약 9V로 결정되며, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)은 현재 수평 시간(HTN)의 제1 구간(P1) 동안 약 25V로부터 약 9V로 변경될 수 있다.

다른 예에서, 도 7의 제2 컬럼에 도시된 바와 같이, 데이터 전압(VDAT)이 128-계조(128G)에 상응하는 약 6V이고, 스캔 신호(SC)의 온 전압이 약 20V인 경우, 제1 노드(N1)는 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 시작 시점에서 약 -5V의 제2 초기화 전압(VINT2)을 가지고, 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 종료 시점에서 약 6V의 데이터 전압(VDAT)을 가질 수 있다. 이에 따라, 제1 스위칭 트랜지스터(ST1)의 상기 초기 게이트-소스 전압은 약 20V의 상기 온 전압으로부터 약 -5V의 제2 초기화 전압(VINT2)이 감산된 약 25V로 결정되고, 제1 스위칭 트랜지스터(ST1)의 상기 최종 게이트-소스 전압은 약 20V의 상기 온 전압으로부터 약 6V의 데이터 전압(VDAT)이 감산된 약 14V로 결정되며, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)은 현재 수평 시간(HTN)의 제1 구간(P1) 동안 약 25V로부터 약 14V로 변경될 수 있다.

또 다른 예에서, 도 7의 제3 컬럼에 도시된 바와 같이, 데이터 전압(VDAT)이 0-계조(0G)에 상응하는 약 1V이고, 스캔 신호(SC)의 온 전압이 약 20V인 경우, 제1 노드(N1)는 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 시작 시점에서 약 -5V의 제2 초기화 전압(VINT2)을 가지고, 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 종료 시점에서 약 1V의 데이터 전압(VDAT)을 가질 수 있다. 이에 따라, 제1 스위칭 트랜지스터(ST1)의 상기 초기 게이트-소스 전압은 약 20V의 상기 온 전압으로부터 약 -5V의 제2 초기화 전압(VINT2)이 감산된 약 25V로 결정되고, 제1 스위칭 트랜지스터(ST1)의 상기 최종 게이트-소스 전압은 약 20V의 상기 온 전압으로부터 약 1V의 데이터 전압(VDAT)이 감산된 약 19V로 결정되며, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)은 현재 수평 시간(HTN)의 제1 구간(P1) 동안 약 25V로부터 약 19V로 변경될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 화소(100)에서는, 현재 수평 시간(HTN)의 제1 구간(P1)에서, 데이터 라인(DL)의 데이터 전압(VDAT)은 제1 노드(N1)의 전압, 즉 제2 초기화 전압(VINT2)보다 높고, 제1 스위칭 트랜지스터(ST1)의 전류 경로(IDAT)는 데이터 전압(VDAT)의 전압 레벨과 무관하게 데이터 라인(DL)에서 제1 노드(N1)로의 일정한 방향을 가질 수 있다. 또한, 현재 수평 시간(HTN)의 제1 구간(P1)의 상기 시작 시점에서의 제1 스위칭 트랜지스터(ST1)의 상기 초기 게이트-소스 전압은 데이터 전압(VDAT)의 전압 레벨과 무관하게 스캔 신호(SCAN)의 상기 온 전압(예를 들어, 약 20V)으로부터 제2 초기화 전압(VINT2)(예를 들어, 약 -5V)이 감산된 일정한 전압(예를 들어, 약 25V)일 수 있다. 또한, 도 6 및 도 7에 도시된 바와 같이, 상기 2-스텝 리셋 동작을 수행하는 화소(100)의 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)은 상기 리셋 동작이 수행되지 않는 경우보다 증가될 수 있다. 이에 따라, 제1 스위칭 트랜지스터(ST1)의 게이트-소스 전압(VGS)이 증가되므로, 제1 스위칭 트랜지스터(ST1)의 전류 전송 능력이 향상되고, 화소(100)의 충전율이 향상될 수 있다.

또한, 도 1 및 도 2에 도시된 바와 같이, 스캔 신호(SC) 및 초기화 신호(SI)는 현재 수평 시간(HTN)의 제2 구간(P2)에서 오프 전압으로 변경되고, 화소(100)는 제1 노드(N1)의 데이터 전압(VDAT)에 기초하여 발광할 수 있다.

도 8은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이고, 도 9는 본 발명의 실시예들에 따른 유기 발광 표시 장치의 하나의 프레임 구간 동안의 초기화 전압의 일 예를 설명하기 위한 타이밍도이다.

도 8을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치(300)는 복수의 화소들(PX)을 포함하는 표시 패널(310), 복수의 화소들(PX) 각각에 데이터 전압(VDAT)을 제공하는 데이터 드라이버(330), 복수의 화소들(PX) 각각에 스캔 신호(SC) 및 초기화 신호(SI)를 제공하는 스캔 드라이버(350), 복수의 화소들(PX) 각각에 초기화 전압(VINT)을 제공하는 전력 관리 회로(370), 및 데이터 드라이버(330), 스캔 드라이버(350) 및 전력 관리 회로(370)를 제어하는 컨트롤러(390)를 포함할 수 있다.

표시 패널(310)은 복수의 데이터 라인들(DL), 복수의 초기화 라인들(IL), 복수의 스캔 신호 라인들, 복수의 초기화 신호 라인들, 및 이들에 연결된 복수의 화소들(PX)을 포함할 수 있다. 실시예에 따라, 표시 패널(310)의 각 화소(PX)는 도 1에 도시된 3T1C 구조를 가지는 화소(100), 또는 다른 구조의 화소일 수 있다. 각 화소(PX)는 전력 관리 회로(370)로부터 제1 초기화 전압(VINT1)과 제2 초기화 전압(VINT2) 사이에서 교대되는 초기화 전압(VINT)을 수신하고, 이전 수평 시간의 제1 구간에서 제1 노드(또는 게이트 노드)를 제1 초기화 전압(VINT1)으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 제2 초기화 전압(VINT2)으로 리셋하는 제2 리셋 동작을 수행할 수 있다. 이에 따라, 각 화소(PX)의 제1 스위칭 트랜지스터의 전류 경로는 데이터 전압(VDAT)의 전압 레벨과 무관하게 데이터 라인(DL)에서 상기 제1 노드로의 일정한 방향을 가질 수 있다. 또한, 각 화소(PX)의 상기 제1 스위칭 트랜지스터의 게이트-소스 전압이 리셋 동작이 수행되지 않는 경우에 비하여 증가되고, 화소(PX)의 충전율이 향상될 수 있다.

데이터 드라이버(330)는 컨트롤러(390)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 데이터 전압들(VDAT)을 생성하고, 복수의 데이터 라인들(DL)을 통하여 복수의 화소들(PX)에 데이터 전압들(VDAT)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 데이터 드라이버(330)의 데이터 전압들(VDAT)의 출력 타이밍을 제어하기 위한 트랜스퍼 펄스 신호(TP)를 포함할 수 있다. 예를 들어, 데이터 드라이버(330)는 트랜스퍼 펄스 신호(TP)의 상승 에지에서 복수의 데이터 라인들(DL)에 하나의 행의 화소들(PX)을 위한 데이터 전압들(VDAT)을 출력할 수 있다. 다른 실시예에서, 데이터 드라이버(330)는 수평 개시 신호 및 로드 신호 등을 더 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 드라이버(330)는 하나 이상의 데이터 드라이버 집적 회로(Integrated Circuit; IC)들로 구현될 수 있다. 다른 실시예에서, 데이터 드라이버(330) 및 컨트롤러(390)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다.

스캔 드라이버(350)는 컨트롤러(390)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 스캔 신호(SC) 및 초기화 신호(SI)를 생성하고, 상기 복수의 스캔 신호 라인들을 통하여 복수의 화소들(PX)에 스캔 신호(SC)를 행 단위로 순차적으로 제공하고, 상기 복수의 초기화 신호 라인들을 통하여 복수의 화소들(PX)에 초기화 신호(SI)를 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 스캔 시작 신호, 스캔 클록 신호, 초기화 시작 신호 및 초기화 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(350)는 표시 패널(310)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(350)는 하나 또는 그 이상의 스캔 드라이버 IC들로 구현될 수 있다.

전력 관리 회로(370)는 복수의 화소들(PX)에 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS) 및 초기화 전압(VINT)을 제공할 수 있다. 전력 관리 회로(370)는 각 수평 시간의 제1 구간에서 초기화 전압(VINT)으로서 제1 초기화 전압(VINT1)을 생성하고, 상기 각 수평 시간의 제2 구간에서 초기화 전압(VINT)으로서 제1 초기화 전압(VINT1)과 다른 제2 초기화 전압(VINT2)을 생성할 수 있다. 이러한 동작을 수행하도록, 전력 관리 회로(370)는 컨트롤러(390)로부터 초기화 전압 제어 신호(VINTCTRL)를 수신하고, 초기화 전압 제어 신호(VINTCTRL)에 응답하여 (예를 들어, 서로 연결된) 복수의 초기화 라인들(IL)에 제1 초기화 전압(VINT1) 또는 제2 초기화 전압(VINT2)을 선택적으로 출력하기 위한 스위치(SW)를 포함할 수 있다. 예를 들어, 스위치(SW)는 로우 레벨을 가지는 초기화 전압 제어 신호(VINTCTRL)에 응답하여 복수의 초기화 라인들(IL)에 제1 초기화 전압(VINT1)을 출력하고, 하이 레벨을 가지는 초기화 전압 제어 신호(VINTCTRL)에 응답하여 복수의 초기화 라인들(IL)에 제2 초기화 전압(VINT1)을 출력할 수 있다. 일 실시예에서, 전력 관리 회로(370)는 별도의 집적 회로로 구현될 수 있고, 이러한 집적 회로는 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)로 불릴 수 있다. 다른 실시예에서, 전력 관리 회로(370)는 컨트롤러(390)에 포함될 수 있다.

컨트롤러(390)(예를 들어, 타이밍 컨트롤러(Timing Controller; T-CON))는 외부의 호스트 프로세서(예를 들어, 그래픽 처리부(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 또는 그래픽 카드(Graphic Card))로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(390)는 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 출력 영상 데이터(ODAT), 데이터 제어 신호(DCTRL), 스캔 제어 신호(SCTRL) 및 초기화 전압 제어 신호(VINTCTRL)를 생성하고, 데이터 드라이버(330)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(330)를 제어하고, 스캔 드라이버(350)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(350)를 제어하고, 전력 관리 회로(370)에 초기화 전압 제어 신호(VINTCTRL)를 제공하여 전력 관리 회로(370)를 제어할 수 있다.

일 실시예에서, 도 9에 도시된 바와 같이, 유기 발광 표시 장치(300)의 각 프레임 구간(FP)은 액티브 구간 및 블랭크 구간(BP)을 포함하고, 상기 액티브 구간은 복수의 화소 행들에 각각 상응하는 복수의 수평 시간들(HT0, HT1, HT2, …, HTM-1, HTM)을 포함할 수 있다. 예를 들어, 표시 패널(310)이 제1 내지 제M 화소 행들(M은 2 이상의 정수)을 포함하는 경우, 도 9에 도시된 바와 같이, 각 프레임 구간은 상기 제1 화소 행의 이전 수평 시간(HT0), 및 상기 제1 내지 제M 화소 행들의 M개의 현재 수평 시간들인 제1 내지 제M 수평 시간들(HT1, HT2, …, HTM-1, HTM)을 포함할 수 있다. 각 수평 시간(HT0, HT1, HT2, …, HTM-1, HTM)은 제1 구간(P1) 및 제2 구간(P2)은 포함할 수 있다. 전력 관리 회로(370)는 각 수평 시간(HT0, HT1, HT2, …, HTM-1, HTM)의 제1 구간(P1)에서 로우 레벨을 가지는 초기화 전압 제어 신호(VINTCTRL)에 응답하여 초기화 전압(VINT)으로서 제1 초기화 전압(VINT1)을 생성하고, 각 수평 시간(HT0, HT1, HT2, …, HTM-1, HTM)의 제2 구간(P2)에서 초기화 전압(VINT)으로서 제2 초기화 전압(VINT2)을 생성할 수 있다.

상기 제1 화소 행의 이전 수평 시간(HT0)의 제1 및 제2 구간들(P1, P2)에서, 상기 제1 화소 행에 대한 제1 초기화 신호(SI1)는 온 전압을 가질 수 있다. 상기 온 전압을 가지는 제1 초기화 신호(SI1)에 응답하여, 상기 제1 화소 행의 화소들(PX)은 이전 수평 시간(HT0)의 제1 구간(P1)에서 제1 초기화 전압(VINT1)을 이용한 상기 제1 리셋 동작을 수행하고, 이전 수평 시간(HT0)의 제2 구간(P2)에서 제2 초기화 전압(VINT2)을 이용한 상기 제2 리셋 동작을 수행할 수 있다. 제1 수평 시간(HT1)의 제1 구간(P1)에서, 상기 제1 화소 행에 대한 제1 스캔 신호(SS1) 및 제1 초기화 신호(SI1)는 상기 온 전압을 가지고, 상기 제1 화소 행의 화소들(PX)은 상기 온 전압을 가지는 제1 스캔 신호(SS1) 및 제1 초기화 신호(SI1)에 응답하여 데이터 기입 동작을 수행할 수 있다. 한편, 이전 수평 시간(HT0)에서의 상기 제1 및 제2 리셋 동작들에 의해 상기 제1 화소 행의 화소들(PX)의 충전율이 향상될 수 있고, 상기 제1 화소 행의 화소들(PX)은 원하는 전압 레벨들을 가지는 데이터 전압들(VDAT)을 저장할 수 있다. 제1 수평 시간(HT1)의 제2 구간(P2)에서, 상기 제1 화소 행에 대한 제1 스캔 신호(SS1) 및 제1 초기화 신호(SI1)는 오프 전압으로 변경될 수 있다.

또한, 제1 수평 시간(HT1)의 제1 및 제2 구간들(P1, P2)에서, 제2 화소 행에 대한 제2 초기화 신호(SI2)는 온 전압을 가지고, 상기 제2 화소 행의 화소들(PX)은 제1 수평 시간(HT1)의 제1 구간(P1)에서 제1 초기화 전압(VINT1)을 이용한 상기 제1 리셋 동작을 수행하고, 제1 수평 시간(HT1)의 제2 구간(P2)에서 제2 초기화 전압(VINT2)을 이용한 상기 제2 리셋 동작을 수행할 수 있다. 제2 수평 시간(HT2)의 제1 구간(P1)에서, 상기 제2 화소 행에 대한 제2 스캔 신호(SS2) 및 제2 초기화 신호(SI2)는 상기 온 전압을 가지고, 상기 제2 화소 행의 화소들(PX)은 상기 온 전압을 가지는 제2 스캔 신호(SS2) 및 제2 초기화 신호(SI2)에 응답하여 데이터 기입 동작을 수행할 수 있다.

이와 유사하게, 제M-1 수평 시간(HTM-1)의 제1 및 제2 구간들(P1, P2)에서, 제M 화소 행에 대한 제M 초기화 신호(SIM)는 온 전압을 가지고, 상기 제M 화소 행의 화소들(PX)은 제M-1 수평 시간(HTM-1)의 제1 구간(P1)에서 제1 초기화 전압(VINT1)을 이용한 상기 제1 리셋 동작을 수행하고, 제M-1 수평 시간(HTM-1)의 제2 구간(P2)에서 제2 초기화 전압(VINT2)을 이용한 상기 제2 리셋 동작을 수행할 수 있다. 제M 수평 시간(HTM)의 제1 구간(P1)에서, 상기 제M 화소 행에 대한 제M 스캔 신호(SSM) 및 제M 초기화 신호(SIM)는 상기 온 전압을 가지고, 상기 제M 화소 행의 화소들(PX)은 상기 온 전압을 가지는 제M 스캔 신호(SSM) 및 제M 초기화 신호(SIM)에 응답하여 데이터 기입 동작을 수행할 수 있다.

이러한 방식으로, 각 프레임 구간(FP)에서, 복수의 화소들(PX)은 화소 행 단위로 순차적으로 인가되는 제1 내지 제M 스캔 신호들(SC1, SC2, …, SCM) 및 제1 내지 제M 초기화 신호들(SI1, SI2, …, SIM)에 응답하여 2-스텝 리셋 동작 및 데이터 기입 동작을 화소 행 단위로 순차적으로 수행할 수 있다. 또한, 각 화소(PX)가 상기 2-스텝 리셋 동작을 수행하므로, 화소(PX)의 충전율이 향상될 수 있다.

도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

도 10을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 유기 발광 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.

유기 발광 표시 장치(1160)에서, 각 화소는 이전 수평 시간의 제1 구간에서 제1 노드(예를 들어, 게이트 노드)를 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 상기 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행할 수 있다. 이에 따라, 각 화소의 제1 스위칭 트랜지스터의 전류 경로는 데이터 전압의 전압 레벨과 무관하게 데이터 라인에서 상기 제1 노드로의 일정한 방향을 가질 수 있다. 또한, 상기 제1 스위칭 트랜지스터의 게이트-소스 전압이 리셋 동작이 수행되지 않는 경우에 비하여 증가되고, 상기 화소의 충전율이 향상될 수 있다.

실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.

본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 화소
CST: 스토리지 커패시터
ST1: 제1 스위칭 트랜지스터
DT: 드라이빙 트랜지스터
ST2: 제2 스위칭 트랜지스터
300: 유기 발광 표시 장치
310: 표시 패널
330: 데이터 드라이버
350: 스캔 드라이버
370: 전력 관리 회로
390: 컨트롤러

Claims

유기 발광 표시 장치의 화소에 있어서,
제1 노드와 제2 노드 사이에 연결된 스토리지 커패시터;
스캔 신호에 응답하여 데이터 라인과 상기 제1 노드를 연결하는 제1 스위칭 트랜지스터;
상기 제1 노드의 전압에 기초하여 구동 전류를 생성하는 드라이빙 트랜지스터;
초기화 신호에 응답하여 초기화 라인과 상기 제2 노드를 연결하는 제2 스위칭 트랜지스터; 및
상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함하고,
상기 화소는 이전 수평 시간의 제1 구간에서 상기 제1 노드를 상기 초기화 라인의 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 상기 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제1 항에 있어서, 상기 제2 초기화 전압은 상기 제1 초기화 전압보다 낮은 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제1 항에 있어서, 상기 제2 초기화 전압은 최저 데이터 전압보다 낮은 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제1 항에 있어서, 상기 스캔 신호는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 오프 전압을 가지고,
상기 초기화 신호는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 온 전압을 가지며,
상기 제1 스위칭 트랜지스터는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 상기 오프 전압을 가지는 상기 스캔 신호에 응답하여 턴-오프되고,
상기 제2 스위칭 트랜지스터는 상기 이전 수평 시간의 상기 제1 구간 및 상기 제2 구간에서 상기 온 전압을 가지는 상기 초기화 신호에 응답하여 턴-온되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제1 항에 있어서, 상기 스캔 신호 및 상기 초기화 신호는 현재 수평 시간의 제1 구간에서 온 전압을 가지고, 상기 현재 수평 시간의 제2 구간에서 오프 전압을 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제5 항에 있어서, 상기 제1 스위칭 트랜지스터는 상기 현재 수평 시간의 상기 제1 구간에서 상기 온 전압을 가지는 상기 스캔 신호에 응답하여 상기 데이터 라인의 데이터 전압을 상기 제1 노드에 전송하고,
상기 제2 스위칭 트랜지스터는 상기 현재 수평 시간의 상기 제1 구간에서 상기 온 전압을 가지는 상기 초기화 신호에 응답하여 상기 초기화 라인의 상기 제1 초기화 전압을 상기 제2 노드에 전송하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제6 항에 있어서, 상기 현재 수평 시간의 상기 제1 구간의 시작 시점에서의 상기 제1 스위칭 트랜지스터의 초기 게이트-소스 전압은 일정한 전압인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제7 항에 있어서, 상기 제1 스위칭 트랜지스터의 상기 초기 게이트-소스 전압은 상기 스캔 신호의 온 전압으로부터 상기 제2 초기화 전압이 감산된 전압인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제6 항에 있어서, 상기 현재 수평 시간의 상기 제1 구간의 종료 시점에서의 상기 제1 스위칭 트랜지스터의 최종 게이트-소스 전압은 상기 데이터 전압에 따라 변경되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제9 항에 있어서, 상기 제1 스위칭 트랜지스터의 상기 최종 게이트-소스 전압은 상기 스캔 신호의 온 전압으로부터 상기 데이터 전압이 감산된 전압인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제6 항에 있어서, 상기 현재 수평 시간의 상기 제1 구간에서 상기 데이터 라인과 상기 제1 노드 사이에 형성되는 전류 경로의 방향은 상기 데이터 전압의 전압 레벨과 무관하게 일정한 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제11 항에 있어서, 상기 현재 수평 시간의 상기 제1 구간에서 상기 전류 경로는 상기 데이터 라인에서 상기 제1 노드로의 방향을 가지도록 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제1 항에 있어서, 상기 스토리지 커패시터는 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
상기 제1 스위칭 트랜지스터는 상기 스캔 신호를 수신하는 게이트, 상기 데이터 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하고,
상기 드라이빙 트랜지스터는 상기 제1 노드에 연결된 게이트, 제1 전원 전압을 수신하는 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하고,
상기 제2 스위칭 트랜지스터는 상기 초기화 신호를 수신하는 게이트, 상기 제2 노드에 연결된 제1 단자, 및 상기 초기화 라인에 연결된 제2 단자를 포함하고,
상기 유기 발광 다이오드는 상기 제2 노드에 연결된 애노드, 및 제2 전원 전압을 수신하는 캐소드를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
제1 항에 있어서, 상기 제1 스위칭 트랜지스터, 상기 드라이빙 트랜지스터 및 상기 제2 스위칭 트랜지스터는 NMOS 트랜지스터들인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
유기 발광 표시 장치의 화소에 있어서,
제1 노드에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터;
스캔 신호를 수신하는 게이트, 데이터 라인에 연결된 제1 단자, 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제1 스위칭 트랜지스터;
상기 제1 노드에 연결된 게이트, 제1 전원 전압을 수신하는 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 포함하는 드라이빙 트랜지스터;
초기화 신호를 수신하는 게이트, 상기 제2 노드에 연결된 제1 단자, 및 초기화 라인에 연결된 제2 단자를 포함하는 제2 스위칭 트랜지스터; 및
상기 제2 노드에 연결된 애노드, 및 제2 전원 전압을 수신하는 캐소드를 포함하는 유기 발광 다이오드를 포함하고,
상기 화소는 이전 수평 시간의 제1 구간에서 상기 제1 노드를 상기 초기화 라인의 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 제2 구간에서 상기 제1 노드를 상기 제1 초기화 전압과 다른 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
복수의 화소들을 포함하는 표시 패널;
상기 복수의 화소들 각각에 데이터 전압을 제공하는 데이터 드라이버;
상기 복수의 화소들 각각에 스캔 신호 및 초기화 신호를 제공하는 스캔 드라이버;
상기 복수의 화소들 각각에 초기화 전압을 제공하는 전력 관리 회로; 및
상기 데이터 드라이버, 상기 스캔 드라이버 및 상기 전력 관리 회로를 제어하는 컨트롤러를 포함하고,
상기 복수의 화소들 각각은,
제1 노드와 제2 노드 사이에 연결된 스토리지 커패시터;
상기 스캔 신호에 응답하여 데이터 라인과 상기 제1 노드를 연결하는 제1 스위칭 트랜지스터;
상기 제1 노드의 전압에 기초하여 구동 전류를 생성하는 드라이빙 트랜지스터;
상기 초기화 신호에 응답하여 초기화 라인과 상기 제2 노드를 연결하는 제2 스위칭 트랜지스터; 및
상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드를 포함하고,
각 프레임 구간은 복수의 수평 시간들을 포함하고,
상기 전력 관리 회로는 상기 복수의 수평 시간들 각각의 제1 구간에서 상기 초기화 전압으로서 제1 초기화 전압을 생성하고, 상기 복수의 수평 시간들 각각의 제2 구간에서 상기 초기화 전압으로서 상기 제1 초기화 전압과 다른 제2 초기화 전압을 생성하는 것을 특징으로 하는 유기 발광 표시 장치.
제16 항에 있어서, 상기 복수의 화소들 각각은 상기 복수의 수평 시간들 중 이전 수평 시간의 상기 제1 구간에서 상기 제1 노드를 상기 제1 초기화 전압으로 리셋하는 제1 리셋 동작, 및 상기 이전 수평 시간의 상기 제2 구간에서 상기 제1 노드를 상기 제2 초기화 전압으로 리셋하는 제2 리셋 동작을 수행하는 것을 특징으로 하는 유기 발광 표시 장치.
제16 항에 있어서, 상기 제2 초기화 전압은 상기 제1 초기화 전압보다 낮은 것을 특징으로 하는 유기 발광 표시 장치.
제16 항에 있어서, 상기 제2 초기화 전압은 최저 데이터 전압보다 낮은 것을 특징으로 하는 유기 발광 표시 장치.
제16 항에 있어서, 상기 복수의 수평 시간들 중 현재 수평 시간의 상기 제1 구간에서 상기 데이터 라인과 상기 제1 노드 사이에 형성되는 전류 경로의 방향은 상기 데이터 전압의 전압 레벨과 무관하게 일정한 것을 특징으로 하는 유기 발광 표시 장치.