KR102661651B1 - 화소 및 이를 포함하는 표시 장치 및 화소 - Google Patents
화소 및 이를 포함하는 표시 장치 및 화소 Download PDFInfo
- Publication number
- KR102661651B1 KR102661651B1 KR1020170016277A KR20170016277A KR102661651B1 KR 102661651 B1 KR102661651 B1 KR 102661651B1 KR 1020170016277 A KR1020170016277 A KR 1020170016277A KR 20170016277 A KR20170016277 A KR 20170016277A KR 102661651 B1 KR102661651 B1 KR 102661651B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- transistor
- level
- power source
- initialization
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 26
- 230000007547 defect Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 208000006930 Pseudomyxoma Peritonei Diseases 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치는 복수의 화소들을 포함하는 표시 패널 및 표시 패널을 구동하는 패널 구동부를 포함한다. 각각의 화소는, 데이터 라인과 제1 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터, 제2 노드와 제3 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제2 트랜지스터, 제1 전원과 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터, 제1 노드와 제2 노드 사이에서 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터, 제2 노드와 제2 전원 사이에 결합되는 유기 발광 다이오드 및 제1 전원과 제3 노드 사이에 결합되는 저장 커패시터를 포함한다.
Description
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 동시 발광 방식으로 구동되는 표시 장치 및 이에 포함되는 화소에 관한 것이다.
화소는 데이터 전압에 기초하여 발광하며, 화소의 구동을 제어하는 트랜지스터(예를 들어, 박막 트랜지스터(TFT))를 포함한다. 표시 장치는 화소가 화소행 단위로 순차적으로 발광하는 순차 발광 방식 또는 데이터 기입을 순차적으로 완료한 후 전체 화소들이 동시에 발광하는 동시 발광 방식으로 영상을 표시할 수 있다.
순차 발광 방식의 표시 장치는 일반적으로 7T1C 구조 등으로 구현되는 화소를 포함한다. 동시 발광 방식의 표시 장치는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터를 포함하는 4T1C 구조의 화소들로 구현될 수 있다. 상기 4T1C 구조의 화소는 유기 발광 다이오드의 애노드 전압을 따로 초기화하는 구성을 구비하지 않으며, 화소의 구동 전압으로 공급되는 제1 전원 및 제2 전원은 데이터 기입, 발광 등의 상태에 따라 모두 전압 레벨을 변경하여야 한다. 이에 따라, 상기 애노드를 초기화하는 시간 및 비발광 시간이 증가되고, 전원 안정성이 저감되어, 휘도 편차, 영상 균일성 저하 등의 영상 표시 불량이 발생할 우려가 크다.
본 발명의 일 목적은 유기 발광 다이오드의 애노드 전압과 구동 트랜지스터의 게이트 전압을 동시에 초기화하는 트랜지스터를 포함하는 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 동시 발광 방식의 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 표시 패널에 연결되는 스캔 라인들, 발광 제어 라인들, 초기화 라인들 및 데이터 라인들을 구동하고, 상기 표시 패널에 제1 전원 및 제2 전원을 제공하는 패널 구동부를 포함할 수 있다. 상기 화소들 각각은, 데이터 라인들 중 하나와 제1 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터, 상기 제2 노드와 상기 제3 노드 사이에 결합되고, 게이트 전극으로 상기 스캔 신호를 수신하는 제2 트랜지스터, 제1 전원과 상기 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에서 상기 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터, 상기 제2 노드와 제2 전원 사이에 결합되는 유기 발광 다이오드 및 상기 제1 전원과 상기 제3 노드 사이에 결합되는 저장 커패시터를 포함할 수 있다.
일 실시예에 의하면, 하나의 프레임 주기는 상기 제2 노드 및 상기 제3 노드의 전압을 동시에 초기화하는 초기화 구간, 상기 초기화 구간 후의 상기 구동 트랜지스터의 문턱 전압을 보상하고 데이터 전압을 순차적으로 기입하는 기입 구간 및 상기 기입 구간 후의 상기 화소들이 동시에 발광하는 발광 구간을 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터이고, 상기 제4 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제1 전원은 기 설정된 정전압 레벨을 가지고, 상기 제2 전원은 제1 전압 레벨 및 상기 제1 전압 레벨보다 높은 제2 전압 레벨 중 하나를 가질 수 있다.
일 실시예에 의하면, 상기 스캔 신호의 턴-온 레벨 및 상기 발광 제어 신호의 턴-온 레벨은 각각 로직 로우 레벨에 상응하고, 상기 초기화 신호의 턴-온 레벨은 로직 하이 레벨에 상응할 수 있다.
일 실시예에 의하면, 상기 초기화 구간에서, 상기 제2 전원은 상기 제1 전압 레벨을 가지고, 상기 스캔 신호 및 상기 초기화 신호는 턴-온 레벨을 가지며, 상기 발광 제어 신호는 턴-오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 기입 구간에서, 상기 제2 전원은 상기 제2 전압 레벨을 가지고, 상기 초기화 신호 및 상기 발광 제어 신호는 턴-오프 레벨을 가지며, 상기 스캔 신호는 화소행 단위로 순차적으로 턴-온 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 발광 구간에서, 상기 제2 전원은 상기 제1 전압 레벨을 가지고, 상기 발광 제어 신호는 턴-온 레벨을 가지며, 상기 스캔 신호들 및 상기 초기화 신호는 턴-오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제2 전원의 상기 제1 전압 레벨은 상기 제1 전원보다 낮고, 상기 제2 전원의 상기 제2 전압 레벨은 상기 제1 전원보다 높을 수 있다.
일 실시예에 의하면, 상기 패널 구동부는 상기 발광 제어 라인들을 통해 상기 화소들에 공통으로 제공되는 상기 발광 제어 신호를 제공하고, 상기 초기화 라인들을 통해 상기 화소들에 공통으로 제공되는 상기 초기화 신호를 제공하는 글로벌 게이트 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 글로벌 게이트 구동부는 상기 초기화 구간 동안 턴-온 레벨을 갖는 상기 초기화 신호를 출력하고, 상기 발광 구간 동안 턴-온 레벨을 갖는 발광 제어 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 글로벌 게이트 구동부는 상기 초기화 구간 동안 턴-온 레벨을 갖는 상기 초기화 신호를 출력하고, 상기 발광 구간 동안 턴-온 레벨을 갖는 발광 제어 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 패널 구동부는 상기 초기화 구간 동안 턴-온 레벨을 갖는 스캔 신호를 상기 스캔 라인들로 동시에 출력하고, 상기 기입 구간 동안 상기 턴-온 레벨을 갖는 스캔 신호를 화소행 단위로 순차적으로 출력할 수 있다.
일 실시예에 의하면, 상기 전원 공급부는 상기 데이터 라인들로 서스테인(sustain) 전압을 더 제공하고, 상기 서스테인 전압은 상기 초기화 구간 및 상기 발광 구간에서 상기 데이터 라인들을 통해 상기 표시 패널로 제공되며, 상기 초기화 구간에서 상기 유기 발광 다이오드의 애노드 전압 및 상기 구동 트랜지스터의 게이트 전압은 상기 서스테인 전압으로 동시에 초기화될 수 있다.
일 실시예에 의하면, 상기 제1 내지 상기 제4 트랜지스터들 및 상기 구동 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 패널 구동부는 상기 발광 제어 라인들을 통해 상기 화소들에 공통으로 제공되는 상기 발광 제어 신호를 제공하는 글로벌 게이트 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 초기화 신호는 다음 화소행에 대응하는 다음 스캔 라인 인가되는 다음 스캔 신호에 상응할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는 데이터 라인과 제1 노드 사이에 결합되고, 게이트 전극으로 제k 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터, 상기 제2 노드와 상기 제3 노드 사이에 결합되고, 게이트 전극으로 상기 제k 스캔 신호를 수신하는 제2 트랜지스터, 제1 전원과 상기 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에서 상기 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터, 상기 제2 노드와 제2 전원 사이에 결합되는 유기 발광 다이오드 및 상기 제1 전원과 상기 제3 노드 사이에 결합되는 저장 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터이고, 상기 제4 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는 산화물 박막 트랜지스터, 저온 폴리 실리콘(Low Temperature Poly-silicon; LTPS) 박막 트랜지스터 및 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터 중 하나로 구현될 수 있다.
일 실시예에 의하면, 상기 제1 전원은 기 설정된 정전압 레벨을 가지고, 상기 제2 전원은 제1 전압 레벨 및 상기 제1 전압 레벨보다 높은 제2 전압 레벨 중 하나를 가질 수 있다.
본 발명의 실시예들에 따른 화소는 구동 트랜지스터에 병렬로 연결된 제4 트랜지스터의 동작에 기초하여 초기화 구간 동안 상기 구동 트랜지스터의 게이트 전압 및 유기 발광 다이오드의 애노드 전압을 동시에 동일한 전압으로 초기화할 수 있다. 이에 따라, 표시 장치 구동의 초기화 시간이 감소되고, 표시 패널 내부의 초기화 편차가 제거될 수 있다. 나아가, 상기 제4 트랜지스터는 응답 속도가 빠른 엔모스 트랜지스터로 구현됨으로써 초기화 시간이 더욱 단축될 수 있다.
또한, 본 발명의 실시예들에 따른 동시 발광 방식의 표시 장치는 상기 화소들을 포함함으로써 프레임 주기 내에서 초기화 구간을 포함하는 비발광 구간이 짧아질 수 있다. 따라서, 표시 패널 내부의 편차가 최소화되고, 동시 발광 방식의 표시 장치에서의 영상 균일성 저하 등의 표시 불량이 제거될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 3은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 4는 도 3의 화소의 동작의 일 예를 나타내는 파형도이다.
도 5는 도 1의 표시 장치의 일 예를 나타내는 도면이다.
도 6은 도 5의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 7은 도 5의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 8은 도 7의 화소의 동작의 일 예를 나타내는 파형도이다.
도 9는 도 7의 화소의 다른 예를 나타내는 회로도이다.
도 10은 도 9의 화소의 동작의 일 예를 나타내는 파형도이다.
도 11은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 12는 본 발명의 실시예들에 따른 화소의 다른 예를 나타내는 회로도이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 3은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 4는 도 3의 화소의 동작의 일 예를 나타내는 파형도이다.
도 5는 도 1의 표시 장치의 일 예를 나타내는 도면이다.
도 6은 도 5의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 7은 도 5의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 8은 도 7의 화소의 동작의 일 예를 나타내는 파형도이다.
도 9는 도 7의 화소의 다른 예를 나타내는 회로도이다.
도 10은 도 9의 화소의 동작의 일 예를 나타내는 파형도이다.
도 11은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 12는 본 발명의 실시예들에 따른 화소의 다른 예를 나타내는 회로도이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110) 및 표시 패널 구동부를 포함할 수 있다. 상기 표시 패널 구동부는 타이밍 제어부(120), 스캔 구동부(130), 글로벌 게이트 구동부(140), 데이터 구동부(150) 및 전원 공급부(160)를 포함할 수 있다.
표시 장치(100)는 순차 기입 및 동시 발광 구동 방식으로 영상을 표시할 수 있다. 표시 장치(100)는 유기 발광 표시 장치로 구현되며, 평판 표시 장치, 플렉서블 표시 장치, 투명 표시 장치, 헤드 마운트 표시 장치 등에 적용될 수 있다.
표시 패널(110)은 복수의 스캔 라인들(SL1 내지 SLn), 복수의 초기화 라인들(GL1 내지 GLn), 복수의 발광 제어 라인들(EL1 내지 ELn), 복수의 데이터 라인들(DL1 내지 DLm) 및 복수의 스캔 라인들(SL1 내지 SLn), 초기화 라인들(GL1 내지 GLn), 복수의 발광 제어 라인들(EL1 내지 ELn) 및 복수의 데이터 라인들(DL1 내지 DLm)에 각각 연결되는 복수의 화소(10)들을 포함할 수 있다(단, n과 m은 2 이상의 정수).
화소(10)들 각각은 데이터 라인 중 하나와 제1 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터, 상기 제2 노드와 상기 제3 노드 사이에 결합되고, 게이트 전극으로 상기 스캔 신호를 수신하는 제2 트랜지스터, 제1 전원(ELVDD)과 상기 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에서 상기 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터, 상기 제2 노드와 제2 전원(ELVSS) 사이에 결합되는 유기 발광 다이오드 및 제1 전원(ELVDD)과 상기 제3 노드 사이에 결합되는 저장 커패시터를 포함할 수 있다. 화소(10)의 구체적인 구성 및 동작에 대해서는 도 3 내지 도 6을 참조하여 자세히 설명하기로 한다.
일 실시예에서, 하나의 프레임 주기 동안 표시 장치(100)는 상기 구동 트랜지스터의 게이트 전압과 상기 유기 발광 소자의 애노드 전압을 동시에 초기화하는 초기화 구간, 데이터 전압을 화소 행들에 순차적으로 기입하는 기입 구간, 전체 화소(10)들이 동시에 발광하는 발광 구간으로 구분하여 동작할 수 있다.
상기 패널 구동부는 표시 패널(120)에 연결되는 스캔 라인들(SL1 내지 SLn), 발광 제어 라인들(EL1 내지 ELn), 초기화 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLm)을 구동하고, 표시 패널(120)에 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 제공할 수 있다. 상기 표시 패널 구동부는 타이밍 제어부(120), 스캔 구동부(130), 글로벌 게이트 구동부(140), 데이터 구동부(150) 및 전원 공급부(160)를 포함할 수 있다.
타이밍 제어부(120)는 스캔 구동부(130), 글로벌 게이트 구동부(140), 데이터 구동부(150) 및 전원 공급부(160)의 구동을 제어할 수 있다. 타이밍 제어부(120)는 스캔 구동부(130), 글로벌 게이트 구동부(140), 데이터 구동부(150) 및 전원 공급부(160) 각각에 제1 내지 제4 제어 신호들(CON1, CON2, CON3, CON4)을 각각 제공하고, 스캔 구동부(130), 글로벌 게이트 구동부(140), 데이터 구동부(150) 및 전원 공급부(160) 각각의 구동을 제어할 수 있다. 일 실시예에서, 타이밍 제어부(120)는 외부의 그래픽 컨트롤러(도시되지 않음)로부터 RGB 화상 신호, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 수신하고, 이러한 신호들에 기초하여 제1 내지 제4 제어 신호들(CON1, CON2, CON3, CON4) 및 상기 RGB 화상 신호에 상응하는 영상 데이터(DATA)를 생성할 수 있다.
스캔 구동부(130)는 제1 제어 신호(CON1)에 기초하여 스캔 라인들(SL1 내지 SLn)에 스캔 신호를 제공할 수 있다. 일 실시예에서, 스캔 구동부(130)는 상기 초기화 구간 동안 턴-온 레벨을 갖는 스캔 신호를 스캔 라인들(SL1 내지 SLn)로 동시에 출력할 수 있다. 여기서, 상기 턴-온 레벨은 상기 스캔 신호가 제공되는 트랜지스터가 턴 온되기 위해 상기 스캔 신호가 갖는 전압 레벨일 수 있다. 이에 따라, 모든 화소(10)들에서 상기 구동 트랜지스터의 게이트 전압 상기 유기 발광 다이오드의 애노드 전압이 소정의 전압 레벨로 초기화될 수 있다. 일 실시예에서, 스캔 구동부(130)는 상기 기입 구간 동안 스캔 라인들(SL1 내지 SLn)에 대응하는 화소 행들에 상기 턴-온 레벨을 갖는 스캔 신호를 순차적으로 제공할 수 있다.
글로벌 게이트 구동부(140)는 제2 제어 신호(CON2)에 기초하여 발광 제어 라인들(EL1 내지 ELn)에 발광 제어 신호를 제공하고 초기화 라인들(GL1 내지 GLn)에 초기화 신호를 제공할 수 있다. 일 실시예에서, 상기 발광 제어 신호 및 상기 초기화 신호는 각각 글로벌 게이트 신호에 상응할 수 있다. 즉, 상기 발광 제어 신호는 표시 패널(110)에 포함되는 모든 화소(10)들에 공통으로 제공될 수 있고, 상기 초기화 신호 또한 표시 패널(110)에 포함되는 모든 화소(10)들에 공통으로 제공될 수 있다. 일 실시예에서, 글로벌 게이트 구동부(140)는 상기 초기화 구간 동안 상기 턴-온 레벨을 갖는 상기 초기화 신호를 출력할 수 있다. 상기 초기화 신호의 논리 레벨에 따라 화소(10)들은 동시에 초기화 동작을 수행할 수 있다. 일 실시예에서, 글로벌 게이트 구동부(140)는 상기 발광 구간 동안 상기 턴-온 레벨을 갖는 상기 발광 제어 신호를 출력할 수 있다. 상기 발광 제어 신호의 논리 레벨에 따라 화소(10)들은 동시에 발광할 수 있다. 또한, 일 실시예예서, 글로벌 게이트 구동부(140)는 물리적으로 스캔 구동부(130) 내에 포함될 수 있다.
데이터 구동부(150)는 타이밍 제어부(120)로부터 수신한 제3 제어 신호(CON3) 및 영상 데이터(DATA)에 기초하여 데이터 신호(데이터 전압)를 생성할 수 있다. 데이터 구동부(150)는 데이터 라인들(DL1 내지 DLm)을 통해 상기 데이터 신호를 화소(10)들에 제공할 수 있다. 상기 기입 구간에서 상기 데이터 신호들은 영상에 대응하는 데이터 전압에 상응할 수 있다. 상기 기입 구간 이외의 구간에서 데이터 라인들(DL1 내지 DLm)에 제공되는 전압은 서스테인 전압(VSUS)에 상응할 수 있다.
상기 데이터 전압이 제공되지 않는 경우에 서스테인 전압(VSUS)이 데이터 라인들(DL1 내지 DLm)을 통해 화소(10)에 인가될 수 있다. 서스테인 전압(VSUS)은 상기 구동 트랜지스터의 상기 게이트 전압 및 상기 유기 발광 다이오드의 애노드 전압을 초기화하기 위한 전압일 수 있다. 일 실시예에서, 서스테인 전압(VSUS)은 상기 유기 발광 다이오드의 문턱 전압보다 작게 설정될 수 있다. 일 실시예에서, 서스테인 전압(VSUS)은 전원 공급부(160)로부터 제공될 수 있다.
전원 공급부(160)는 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 표시 패널(110)에 제공할 수 있다. 제1 전원(ELVDD)은 기 설정된 정전압 레벨을 가질 수 있다. 즉, 제1 전원(ELVDD)은 직류 전압을 갖는다. 제2 전원(ELVSS)은 제1 전압 레벨과 상기 제1 전압 레벨보다 높은 제2 전압 레벨로 스윙할 수 있다. 일 실시예에서, 상기 구동 트랜지스터가 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터로 구현되는 경우, 제2 전원(ELVSS)은 상기 초기화 구간 및 상기 발광 구간에서 상기 제1 전압 레벨을 가지며, 상기 기입 구간에서 상기 제2 전압 레벨을 가질 수 있다. 상기 기입 구간에서 제2 전원(ELVSS)이 상기 제2 전압 레벨을 가지므로, 데이터 기입에 의한 상기 구동 트랜지스터의 전류 누설 또는 상기 애노드 전압의 상승으로 인한 상기 유기 발광 다이오드의 의도치 않은 발광이 방지될 수 있다.
예를 들어, 제2 전원(ELVSS)의 상기 제2 전압 레벨은 상기 데이터 전압이 가질 수 있는 최대 전압이 상기 구동 트랜지스터에 인가되었을 때의 상기 애노드 전압보다 큰 값으로 결정될 수 있다. 또는 예를 들어, 제2 전원(ELVSS)의 상기 제2 전압 레벨은 제1 전원(ELVDD)의 전압 레벨과 실질적으로 동일하거나 더 큰 값을 가질 수도 있다. 다만, 이는 예시적인 것으로서, 제2 전원(ELVSS)의 상기 제2 전압 레벨의 크기가 이에 한정되는 것은 아니다. 예를 들어, 제2 전원(ELVSS)의 상기 제2 전압 레벨은 기입 구간 동안 상기 유기 발광 소자가 발광되지 않을 정도의 크기로 결정될 수 있다.
일 실시예에서, 전원 공급부(160)는 데이터 라인들(DL1 내지 DLm)로 서스테인 전압(VSUS)을 더 제공할 수 있다. 일 실시예에서, 표시 장치(100)는 전원 공급부(160)로부터 데이터 라인들(DL1 내지 DLm) 사이에 결합되고, 데이터 라인 제어 신호(GLC)를 수신하는 게이트 전극을 포함하는 스위치 트랜지스터(SW)를 더 포함할 수 있다. 일 실시예에서, 데이터 라인 제어 신호(GLC)는 타이밍 제어부(120)로부터 제공될 수 있다. 또한 서스테인 전압(VSUS)은 전원 공급부(160)가 아닌 다른 구성 요소로부터 생성되어 제공될 수도 있다. 스위치 트랜지스터(SW)는 표시 패널(110) 외부에 배치될 수 있다.
스위치 트랜지스터(SW)가 턴 온되면, 서스테인 전압(VSUS)이 데이터 라인들(DL1 내지 DLm)을 통해 화소(10)들로 제공될 수 있다. 일 실시예에서, 데이터 라인 제어 신호(GLC)는 상기 초기화 구간 및 상기 발광 제어 구간에서 게이트-온 레벨을 가질 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 동시 발광 구동 방식의 표시 장치(100)는 초기화 구간 동안 전체화소(10)들 각각의 상기 구동 트랜지스터의 상기 게이트 전압과 상기 유기 발광 다이오드의 상기 애노드 전압을 동시에 초기화함으로써 초기화 시간을 줄일 수 있으며, 표시 패널(110) 내부 화소(10)들의 초기화 편차 및 상기 게이트 전압과 상기 애노드 전압의 초기화 편차를 제거할 수 있다. 또한, 상기 초기화를 위한 트랜지스터가 응답 속도가 빠른 상기 엔모스 트랜지스터(예를 들어, 산화물 박막 트랜지스터, 엔모스 LTPS 박막 트랜지스터 등)로 구현됨으로써 초기화 시간이 더욱 단축될 수 있다. 따라서, 초기화 편차에 의한 표시 불량이 개선될 수 있다.
또한, 제1 전원(ELVDD)은 정전압 레벨을 가지며, 제2 전원(ELVSS)은 2개의 전압 레벨들(V1, V2)로만 스윙하므로, 영상 흔들림 없이 안정적으로 영상이 표시될 수 있다.
도 2는 도 1의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 1 및 도 2를 참조하면, 표시 장치(100)의 하나의 프레임 주기는 초기화 구간(P1), 기입 구간(P2) 및 발광 구간(P3)을 포함할 수 있다.
일 실시예에서, 제1 전원(ELVDD)은 기 설정된 정전압 레벨을 가지고, 제2 전원(ELVSS)은 제1 전압 레벨(V1) 및 제1 전압 레벨(V1)보다 높은 제2 전압 레벨(V2) 중 하나를 가질 수 있다. 예를 들어, 제2 전원(ELVSS)은 초기화 구간(P1) 및 발광 구간(P3)에서 제1 전압 레벨(V1)을 갖고, 기입 구간(P2)에서 제2 전압 레벨(V2)을 가질 수 있다.
일 실시예에서, 발광 제어 신호(EM) 및 초기화 신호(GI)는 각각 모든 화소(10)들에 공통으로 제공되는 글로벌 신호일 수 있다.
초기화 구간(P1)에서, 전체 스캔 신호들(SCAN(1) 내지 SCAN(n)) 및 초기화 신호(GI)는 턴-온 레벨을 가지고, 발광 제어 신호(EM)는 턴-오프 레벨을 가질 수 있다. 일 실시예예서, 스캔 구동부(130)는 초기화 구간(P1) 동안 상기 턴-온 레벨을 갖는 스캔 신호들(SCAN(1) 내지 SCAN(n))을 동시에 출력할 수 있다. 글로벌 게이트 구동부(140)는 초기화 구간(P1) 동안 턴-온 레벨을 갖는 초기화 신호(GI) 및 턴-오프 레벨을 갖는 발광 제어 신호(EM)를 출력할 수 있다. 이에 따라, 초기화 구간(P1) 동안 화소(10)들 각각의 구동 트랜지스터의 게이트 전압 및 유기 발광 다이오드의 애노드 전압이 동시에 동일한 전압으로 초기화될 수 있다.
일 실시예에서, 초기화 신호(GI)를 인가받는 트랜지스터가 엔모스 트랜지스터이고, 상기 구동 트랜지스터는 피모스 트랜지스터일 수 있다. 따라서, 도 2에 도시된 바와 같이, 초기화 신호(GI)의 상기 턴-온 레벨은 로직 하이 레벨이고 턴-오프 레벨이 로직 로우 레벨일 수 있다. 이와 반대로, 스캔 신호들(SCAN(1) 내지 SCAN(n)) 및 발광 제어 신호(EM)의 상기 턴-온 레벨은 로직 로우 레벨이고, 상기 턴-오프 레벨은 로직 하이 레벨일 수 있다. 즉, 초기화 신호(GI)의 턴-온 레벨은 스캔 신호 및 발광 제어 신호(EM)의 턴-온 레벨과 다르게 정의될 수 있다.
일 실시예예서, 표시 패널(110) 외부에 배치되어 데이터 라인들(DL1 내지 DLm)에 연결되는 스위치(SW)가 초기화 구간(P1) 동안 데이터 라인 제어 신호(GLC)에 의해 턴 온되어 서스테인 전압(VSUS)이 데이터 라인들(DL1 내지 DLm)을 통해 화소(10)들에 제공될 수 있다. 상기 구동 트랜지스터의 게이트 전압 및 유기 발광 다이오드의 애노드 전압은 서스테인 전압(VSUS)으로 초기화될 수 있다.
기입 구간(P2)에서, 제2 전원(ELVSS)은 제2 전압 레벨(V2)을 가지고, 초기화 신호(GI) 및 발광 제어 신호(EM)는 상기 턴-오프 레벨을 가지며, 스캔 신호들(SCAN(1) 내지 SCAN(n))은 화소행 단위로 순차적으로 턴-온 레벨을 가질 수 있다. 스캔 구동부(130)는 기입 구간(P2) 동안 상기 턴-온 레벨을 갖는 스캔 신호들(SCAN(1) 내지 SCAN(n))을 화소행 단위로 순차적으로 출력할 수 있다. 글로벌 게이트 구동부(140)는 기입 구간(P2) 동안 턴-온 레벨을 갖는 초기화 신호(GI) 및 턴-오프 레벨을 갖는 발광 제어 신호(EM)를 출력할 수 있다. 이에 따라, 화소 행들 각각에 데이터 전압(DATA)이 순차적으로 기입될 수 있다. 이 때, 화소(10)들 각각의 구동 트랜지스터는 드레인 전극과 게이트 전극이 단락된 형태(예를 들어, 다이오드 연결됨)를 가질 수 있다. 따라서, 데이터 기입과 함께 상기 구동 트랜지스터의 문턱 전압 보상이 동시에 수행될 수 있다.
일 실시예에서, 제2 전원(ELVSS)의 제2 전압 레벨(V2)은 데이터 전압(DATA)이 가질 수 있는 최대 전압이 상기 구동 트랜지스터에 인가되었을 때의 상기 애노드 전압보다 큰 값으로 결정될 수 있다. 예를 들어, 상기 구동 트랜지스터가 피모스 트랜지스터인 경우, 블랙 영상 또는 최저 계조에 상응하는 데이터 전압(DATA)에 기초하여 제2 전압 레벨(V2)이 결정될 수 있다.
기입 구간(P2) 동안 데이터 라인 제어 신호(GLC)는 턴 오프 레벨을 가지므로, 스위치(SW)는 턴 오프되고, 데이터 라인들(DL1 내지 DLm)을 통해 데이터 전압(DATA)이 제공될 수 있다.
발광 구간(P3)에서, 제2 전원(ELVSS)은 제1 전압 레벨(V1)을 가지고, 발광 제어 신호(EM)는 턴-온 레벨을 가지며, 스캔 신호들(SCAN(1) 내지 SCAN(n)) 및 초기화 신호(GI)는 턴-오프 레벨을 가질 수 있다. 이에 따라, 전체 화소(10)들이 동시에 각각의 데이터 전압(DATA)에 대응하는 휘도로 발광할 수 있다.
도 3은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이고, 도 4는 도 3의 화소의 동작의 일 예를 나타내는 파형도이다.
도 3 및 도 4를 참조하면, 화소(10)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 구동 트랜지스터(TD), 유기 발광 다이오드(OLED) 및 저장 커패시터(CST)를 포함할 수 있다.
일 실시예에서, 화소(10)는 동시 발광 방식으로 구동되는 표시 장치에 포함될 수 있다.
제1 트랜지스터(T1)는 데이터 라인(DL)과 제1 노드(N1) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다. 제1 트랜지스터(T1)는 스캔 신호(SCAN(k)의 턴-온 레벨에 의해 턴 온되어 데이터 라인(DL)으로부터 수신하는 전압을 제1 노드(N1)에 전달할 수 있다.
구동 트랜지스터(TD)는 제1 노드(N1)와 제2 노드(N2) 사이에 결합되고, 게이트 전극이 제3 노드(N3)에 결합될 수 있다. 일 실시예에서, 구동 트랜지스터(TD)는 피모스 트랜지스터로 구현될 수 있으며, 제1 노드(N1)는 구동 트랜지스터(TD)의 소스 전극에 대응하고, 제2 노드(N2)는 구동 트랜지스터(TD)의 드레인 전극에 대응하며, 제3 노드(N3)는 구동 트랜지스터의 상기 게이트 전극에 대응할 수 있다.
제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다. 제2 트랜지스터(T2)가 턴 온되는 경우, 구동 트랜지스터(TD)의 상기 게이트 전극과 상기 드레인 전극이 단락되어 문턱 전압 보상이 수행될 수 있다.
제3 트랜지스터(T3)는 제1 전원(ELVDD)과 제1 노드(N1) 사이에 결합되고, 게이트 전극으로 발광 제어 신호(EM)를 수신할 수 있다. 제3 트랜지스터(T3)는 발광 구간(P3)에서 턴-온되어 제1 전원(ELVDD)을 제1 노드(N1)에 전달할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 제2 노드(N2) 사이에서 구동 트랜지스터(TD)와 병렬로 연결될 수 있다. 제4 트랜지스터(T4)는 게이트 전극으로 초기화 신호(GI)를 수신할 수 있다. 제4 트랜지스터(T4)는 구동 트랜지스터(TD)와 다른 타입의 트랜지스터로 구현될 수 있다. 일 실시예에서, 제4 트랜지스터(T4)는 엔모스 트랜지스터일 수 있다. 일 실시예에서, 상기 엔모스 트랜지스터는 산화물 박막 트랜지스터로 구현될 수 있다. 또는 일 실시예에서, 상기 엔모스 트랜지스터는 저온 폴리 실리콘(Low Temperature Poly-silicon; LTPS) 박막 트랜지스터로 구현될 수 있다. 또는 일 실시예에서, 상기 엔모스 트랜지스터는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다. 즉, 제4 트랜지스터(T4)는 구동 트랜지스터(TD)와 비교하여 비교적 응답 속도가 빠르고 누설이 적은 트랜지스터로 구현될 수 있다.
저장 커패시터(CST)는 제1 전원(ELVDD)과 제3 노드(N3) 사이에 연결될 수 있다. 유기 발광 다이오드(OLED)는 제2 노드(N2)와 제2 전원(ELVSS) 사이에 연결될 수 있다.
일 실시예에서, 제1 내지 제3 트랜지스터들(T1, T2, T3) 및 구동 트랜지스터(TD)는 피모스 트랜지스터이고, 제4 트랜지스터(T4)만이 엔모스 트랜지스터일 수 있다. 따라서, 초기화 신호(GI)는 로직 하이 레벨에서 상기 턴-온 레벨을 가질 수 있다.
도 4에 도시된 바와 같이, 초기화 구간(P1)에서, 제2 전원(ELVSS)은 제1 전압 레벨(V1)을 가지고, 스캔 신호(SCAN(k)) 및 초기화 신호(GI)는 턴-온 레벨을 가지며, 발광 제어 신호(EM)는 턴-오프 레벨을 가질 수 있다. 또한 초기화 구간(P1)에서 표시 패널 외부의 스위치(SW)가 턴 온되어 데이터 라인(DL)으로 서스테인 전압(VSUS)이 전달될 수 있다. 이에 따라, 제1, 제2 및 제4 트랜지스터들(T1, T2, T4)이 턴 온되고, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)가 단락될 수 있다. 따라서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)에 서스테인 전압(VSUS)이 인가될 수 있다. 여기서, 제2 노드(N2)는 유기 발광 다이오드(OLED)의 애노드에 상응하고, 제3 노드(N3)는 구동 트랜지스터(TD)의 상기 게이트 전압(N3)에 상응한다. 따라서, 초기화 구간(P1)에서 상기 애노드 전압 및 구동 트랜지스터(TD)의 상기 게이트 전압이 동시에 서스테인 전압(VSUS)으로 초기화될 수 있다.
기입 구간(P2)에서 기입 구간(P2)에서, 제2 전원(ELVSS)은 제2 전압 레벨(V2)을 가지고, 초기화 신호(GI) 및 발광 제어 신호(EM)는 상기 턴-오프 레벨을 가지며, 스캔 신호(SCAN(k))는 턴-온 레벨을 가질 수 있다. 기입 구간(P2)에서는 데이터 전압(DATA)이 데이터 라인(DL)을 통해 전달될 수 있다. 따라서, 제1 및 제2 트랜지스터들(T1, T2)이 턴 온될 수 있다. 구동 트랜지스터(TD)의 상기 드레인 전극과 상기 게이트 전극이 단락되어 상기 게이트 전극에 데이터 전압(DATA)과 구동 트랜지스터(TD)의 문턱 전압과의 차에 상응하는 전압이 인가될 수 있다. 따라서, 기입 구간(P2)에서 구동 트랜지스터(TD)의 게이트 전압과 소스 전압 사이에는 문턱 전압만큼의 전압차가 발생되는 문턱 전압 보상이 데이터 기입과 함께 일어날 수 있다.
여기서, 기입 구간(P2)에서 제2 전원(ELVSS)이 상기 제2 전압 레벨을 가지므로, 데이터 전압(DATA) 인가에 의한 구동 트랜지스터(TD)에서의 전류 누설 또는 제2 노드(N2)에서의 전압 상승으로 인한 상기 유기 발광 다이오드(OLED)의 의도치 않은 발광이 방지될 수 있다.
발광 구간(P3)에서는, 제2 전원(ELVSS)이 다시 제1 전압 레벨(V1)을 가지고, 발광 제어 신호(EM)는 턴-온 레벨을 가지며, 스캔 신호(SCAN(k)) 및 초기화 신호(GI)는 턴-오프 레벨을 가질 수 있다. 즉, 제3 트랜지스터(T3)가 턴 온되어 구동 트랜지스터(TD)가 데이터 전압(DATA)에 기초한 발광 전류를 생성함으로써 유기 발광 다이오드(OLED)가 발광할 수 있다.
일 실시예에서, 제2 트랜지스터(T2) 또한 상기 엔모스 트랜지스터(예를 들어, 산화물 박막 트랜지스터)로 구현될 수 있다. 이 경우, 제2 트랜지스터(T2)의 게이트 전극에 제공되는 신호는 스캔 신호(SCAN(k))와 반대 파형을 가질 수 있다.
상술한 바와 같이, 화소(10)는 피모스 타입의 구동 트랜지스터(TD)에 병렬로 연결되는 제4 트랜지스터(T4)를 이용하여 유기 발광 다이오드(OLED)의 애노드 전압 및 구동 트랜지스터(TD)의 게이트 전압을 동시에 초기화할 수 있다. 이에 따라, 표시 장치 구동의 초기화 시간이 감소될 수 있다. 따라서, 표시 패널 내부의 초기화 편차가 제거되고, 이에 의한 표시 불량이 제거될 수 있다. 나아가, 제4 트랜지스터(T4)가 응답 속도가 빠른 엔모스 트랜지스터로 구현됨으로써 초기화 시간이 더욱 단축될 수 있다.
도 5는 도 1의 표시 장치의 일 예를 나타내는 도면이고, 도 6은 도 5의 표시 장치의 동작의 일 예를 나타내는 파형도이다.
도 5 및 도 6에서는 도 1 및 도 2를 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 5의 표시 장치(100A)는 화소(11) 및 글로벌 게이트 구동부(140A)를 제외하면, 도 1의 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5 및 도 6을 참조하면, 표시 장치(100A)는 표시 패널(110) 및 패널 구동부를 포함할 수 있다. 상기 패널 구동부는 타이밍 제어부(120), 스캔 구동부(130), 글로벌 게이트 구동부(140A), 데이터 구동부(150) 및 전원 공급부(160)를 포함할 수 있다.
표시 장치(100)는 순차 기입 및 동시 발광 구동 방식으로 영상을 표시할 수 있다.
표시 패널(110)은 복수의 화소(11)들을 포함할 수 있다. 화소(11)들 각각은 제4 트랜지스터의 구성을 제외하면 도 3의 화소(10)와 실질적으로 동일한 구성을 가질 수 있다.
하나의 프레임 주기 동안 표시 장치(100)는 상기 구동 트랜지스터의 게이트 전압과 상기 유기 발광 소자의 애노드 전압을 동시에 초기화하는 초기화 구간, 데이터 전압을 화소 행들에 순차적으로 기입하는 기입 구간, 전체 화소(10)들이 동시에 발광하는 발광 구간으로 구분하여 동작할 수 있다.
타이밍 제어부(120)는 스캔 구동부(130), 글로벌 게이트 구동부(140A), 데이터 구동부(150) 및 전원 공급부(160)의 구동을 제어할 수 있다.
스캔 구동부(130)는 제1 제어 신호(CON1)에 기초하여 스캔 라인들(SL1 내지 SLn)에 스캔 신호를 제공할 수 있다.
글로벌 게이트 구동부(140A)는 제2 제어 신호(CON2)에 기초하여 발광 제어 라인들(EL1 내지 ELn)에 발광 제어 신호를 제공할 수 있다.
데이터 구동부(150)는 타이밍 제어부(120)로부터 수신한 제3 제어 신호(CON3) 및 영상 데이터(DATA)에 기초하여 데이터 신호(데이터 전압)를 생성할 수 있다. 데이터 구동부(150)는 데이터 라인들(DL1 내지 DLm)을 통해 상기 데이터 신호를 화소(11)들에 제공할 수 있다.
상기 데이터 전압이 제공되지 않는 경우에 서스테인 전압(VSUS)이 데이터 라인들(DL1 내지 DLm)을 통해 화소(11)에 인가될 수 있다. 서스테인 전압(VSUS)은 상기 구동 트랜지스터의 상기 게이트 전압 및 상기 유기 발광 다이오드의 애노드 전압을 초기화하기 위한 전압일 수 있다.
전원 공급부(160)는 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 표시 패널(110)에 제공할 수 있다. 제1 전원(ELVDD)은 기 설정된 정전압 레벨을 가질 수 있다. 즉, 제1 전원(ELVDD)은 직류 전압을 갖는다. 제2 전원(ELVSS)은 제1 전압 레벨과 상기 제1 전압 레벨보다 높은 제2 전압 레벨로 스윙할 수 있다.
도 6에 도시된 바와 같이, 표시 장치(100)는 초기화 구간(P1), 기입 구간(P2) 및 발광 구간(P3) 순으로 동작할 수 있다. 도 1 및 도 2의 표시 장치(100)와는 다르게, 글로벌 게이트 구동부(140A)는 초기화 신호를 생성하지 않는다.
초기화 구간(P1)에서, 제2 전원(ELVSS)은 제1 전압 레벨(V1)을 가지고, 전체 스캔 신호들(SCAN(1) 내지 SCAN(n))은 제1 턴-온 레벨을 가지며, 발광 제어 신호(EM)는 턴-오프 레벨을 가질 수 있다. 이에 따라, 초기화 구간(P1) 동안 화소(11)들 각각의 구동 트랜지스터의 게이트 전압 및 유기 발광 다이오드의 애노드 전압이 동시에 동일한 전압으로 초기화될 수 있다.
기입 구간(P2)에서, 제2 전원(ELVSS)은 제2 전압 레벨(V2)을 가지고, 발광 제어 신호(EM)는 상기 턴-오프 레벨을 가지며, 스캔 신호들(SCAN(1) 내지 SCAN(n))은 화소행 단위로 순차적으로 턴-온 레벨을 가질 수 있다. 이에 따라, 화소 행들 각각에 데이터 전압(DATA)이 순차적으로 기입될 수 있다.
발광 구간(P3)에서, 제2 전원(ELVSS)은 제1 전압 레벨(V1)을 가지고, 발광 제어 신호(EM)는 턴-온 레벨을 가지며, 스캔 신호들(SCAN(1) 내지 SCAN(n))은 턴-오프 레벨을 가질 수 있다. 이에 따라, 전체 화소(11)들이 동시에 각각의 데이터 전압(DATA)에 대응하는 휘도로 발광할 수 있다.
도 7은 도 5의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 8은 도 7의 화소의 동작의 일 예를 나타내는 파형도이다.
도 7 및 도 8에서는 도 3 및 도 4를 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7의 화소(11)는 제4 트랜지스터(T4)를 제외하면, 도 3의 화소(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 7 및 도 8을 참조하면, 제k 화소행(단, k는 자연수)에 포함되는 화소(11)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 구동 트랜지스터(TD), 유기 발광 다이오드(OLED) 및 저장 커패시터(CST)를 포함할 수 있다.
제1 트랜지스터(T1)는 데이터 라인(DL)과 제1 노드(N1) 사이에 결합되고, 게이트 전극으로 제k 스캔 신호(SCAN(k))를 수신할 수 있다. 제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극으로 제k 스캔 신호(SCAN(k))를 수신할 수 있다. 제3 트랜지스터(T3)는 제1 전원(ELVDD)과 제1 노드(N1) 사이에 결합되고, 게이트 전극으로 발광 제어 신호(EM)를 수신할 수 있다. 제4 트랜지스터(T4)는 제1 노드(N1)와 제2 노드(N2) 사이에서 구동 트랜지스터(TD)와 병렬로 연결될 수 있다. 제4 트랜지스터(T4)는 게이트 전극으로 다음 화소행(즉, 제k+1 화소행)에 인가되는 제k+1 스캔 신호(SCAN(k+1))를 수신할 수 있다.
일 실시예에서, 제1 내지 제4 트랜지스터들(T1, T2, T3, T4) 및 구동 트랜지스터(TD)는 모두 피모스 트랜지스터로 구현될 수 있다. 이에 따라, 제4 트랜지스터(T4)에는 다음 화소행의 스캔 라인이 연결될 수 있다.
도 4에 도시된 바와 같이, 초기화 구간(P1)에서, 제2 전원(ELVSS)은 제1 전압 레벨(V1)을 가지고, 제k 스캔 신호(SCAN(k)) 및 제k+1 스캔 신호(SCAN(k+1))는 턴-온 레벨을 가지며, 발광 제어 신호(EM)는 턴-오프 레벨을 가질 수 있다. 따라서, 초기화 구간(P1)에서 제1, 제2 및 제4 트랜지스터들(T1, T2, T4)이 턴 온되고, 유기 발광 다이오드(OLED)의 상기 애노드 전압 및 구동 트랜지스터(TD)의 상기 게이트 전압이 동시에 서스테인 전압(VSUS)으로 초기화될 수 있다.
기입 구간(P2)에서 기입 구간(P2)에서, 제2 전원(ELVSS)은 제2 전압 레벨(V2)을 가지고, 발광 제어 신호(EM)는 상기 턴-오프 레벨을 가지며, 제k 스캔 신호(SCAN(k))는 턴-온 레벨을 가질 수 있다. 따라서, 제1 및 제2 트랜지스터들(T1, T2)이 턴 온되고, 구동 트랜지스터(TD)의 드레인 전극과 상기 게이트 전극이 단락될 수 있다. 따라서, 기입 구간(P2)에서 구동 트랜지스터(TD)의 게이트 전압과 소스 전압 사이에는 문턱 전압만큼의 전압차가 발생되는 문턱 전압 보상이 데이터 기입과 함께 일어날 수 있다.
발광 구간(P3)에서는, 제2 전원(ELVSS)이 다시 제1 전압 레벨(V1)을 가지고, 발광 제어 신호(EM)는 턴-온 레벨을 가지며, 제k 스캔 신호(SCAN(k)) 및 제k+1 스캔 신호(SCAN(k+1))는 턴-오프 레벨을 가질 수 있다. 즉, 제3 트랜지스터(T3)가 턴 온되어 구동 트랜지스터(TD)가 데이터 전압(DATA)에 기초한 발광 전류를 생성함으로써 유기 발광 다이오드(OLED)가 발광할 수 있다.
상술한 바와 같이, 화소(11)는 피모스 타입의 구동 트랜지스터(TD)에 병렬로 연결되는 제4 트랜지스터(T4)를 이용하여 유기 발광 다이오드(OLED)의 애노드 전압 및 구동 트랜지스터(TD)의 게이트 전압을 동시에 초기화할 수 있다. 이에 따라, 표시 장치 구동의 초기화 시간이 감소될 수 있다. 따라서, 표시 패널 내부의 초기화 편차가 제거되고, 이에 의한 표시 불량이 제거될 수 있다.
도 9는 도 7의 화소의 다른 예를 나타내는 회로도이고, 도 10은 도 9의 화소의 동작의 일 예를 나타내는 파형도이다.
도 9 및 도 10에서는 도 7 및 도 8을 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 9의 화소(12)는 제4 트랜지스터(T4)에 제공되는 신호를 제외하면, 도 7의 화소(11)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 9 및 도 10을 참조하면, 제k 화소행(단, k는 자연수)에 포함되는 화소(11)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 구동 트랜지스터(TD), 유기 발광 다이오드(OLED) 및 저장 커패시터(CST)를 포함할 수 있다.
1 내지 제4 트랜지스터들(T1, T2, T3, T4) 및 구동 트랜지스터(TD)는 모두 피모스 트랜지스터로 구현될 수 있다. 또한, 제4 트랜지스터(T4)에는 글로벌 게이트 신호인 초기화 신호(GI)가 제공될 수 있다.
도 10에 도시된 바와 같이, 초기화 신호(GI)는 초기화 구간(P1) 동안 턴-온 레벨을 가지며, 기입 구간(P2) 및 발광 구간(P3)에서 턴-오프 레벨을 가질 수 있다. 따라서, 제4 트랜지스터(T4)는 초기화 구간(P1)에서만 턴-온되어 구동 트랜지스터(TD)의 게이트 전압 및 유기 발광 다이오드(OLED)의 애노드 전압이 동시에 서스테인 전압(VSUS)으로 초기화될 수 있다.
이와 같이, 화소(120)는 피모스 타입의 구동 트랜지스터(TD)에 병렬로 연결되는 제4 트랜지스터(T4)를 이용하여 유기 발광 다이오드(OLED)의 애노드 전압 및 구동 트랜지스터(TD)의 게이트 전압을 동시에 초기화할 수 있다. 이에 따라, 표시 장치 구동의 초기화 시간이 감소될 수 있다.
도 11은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이고, 도 12는 본 발명의 실시예들에 따른 화소의 다른 예를 나타내는 회로도이다.
도 11 및 도 12에서는 도 3을 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 11 및 도 12의 화소는 엔모스 트랜지스터로 구현되는 실시예를 제외하면 도 3의 화소(10)와 유사한 구성을 가질 수 있다.
도 11 및 도 12를 참조하면, 화소(15, 16)는 제1 트랜지스터(T11), 제2 트랜지스터(T21), 제3 트랜지스터(T31), 제4 트랜지스터(T41), 구동 트랜지스터(TD1), 유기 발광 다이오드(OLED) 및 저장 커패시터(CST)를 포함할 수 있다. 일 실시예에서, 구동 트랜지스터(TD1)는 엔모스 트랜지스터로 구현될 수 있다. 예를 들어, 구동 트랜지스터는 엔모스 타입의 산화물 박막 트랜지스터, LTPS 박막 트랜지스터, 또는 LTPO 박막 트랜지스터로 구현될 수 있다.
일 실시예에서, 도 11에 도시된 바와 같이, 제1 내지 제4 트랜지스터들(T11, T21, T31, T41)은 엔모스 트랜지스터로 구현될 수 있다. 다른 실시예에서, 도 12에 도시된 바와 같이, 제4 트랜지스터(T41)는 피모스 트랜지스터로 구현될 수 있다.
제1 트랜지스터(T11)는 데이터 라인(DL)과 제1 노드(N1) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다. 제2 트랜지스터(T21)는 제1 노드(N1)와 제2 노드(N2) 사이에 결합되고, 게이트 전극으로 스캔 신호(SCAN(k))를 수신할 수 있다. 제3 트랜지스터(T31)는 제1 전원(ELVDD)과 제2 노드(N2) 사이에 결합되고, 발광 제어 신호(EM)를 수신할 수 있다. 구동 트랜지스터(TD1)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합되고, 게이트 전극이 제1 노드(N1)에 결합될 수 있다. 제4 트랜지스터(T41)는 제2 노드(N2)와 제3 노드(N3) 사이에서 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호(GI)를 수신할 수 있다. 유기 발광 다이오드(OLED)는 제3 노드(N3)와 제2 전원(ELVSS) 사이에 결합될 수 있다. 저장 커패시터(CST)는 제1 노드(N1)와 제3 노드(N3) 사이에 결합될 수 있다.
이에 따라, 초기화 구간에서 구동 트랜지스터(T11)의 게이트 전압과 유기 발광 다이오드(OLED)의 애노드 전압이 동시에 동일한 전압으로 초기화될 수 있다.
화소(15, 16)의 구성 및 동작에 대해서는 도 1 내지 도 10을 참조하여 자세히 설명하였으므로, 이와 중복되는 설명은 생략하기로 한다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 13을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1 또는 도 5의 표시 장치(100, 100A)에 상응할 수 있다. 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 전자 기기(1000)는 헤드 마운트 디스플레이(head mounted display; HMD), 텔레비전, 스마트폰 등으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 전자 기기(1000)는 그에 한정되지 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛, 어플리케이션 프로세서 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 표시 장치(1060)는 입출력 장치(1040)에 포함될 수도 있다. 상술한 바와 같이, 표시 장치(1060)는 복수의 화소 회로들을 포함하는 표시 패널, 상기 표시 패널에 스캔 신호를 제공하는 스캔 구동부, 상기 표시 패널에 발광 제어 신호 및 초기화 신호를 제공하는 글로벌 게이트 구동부, 상기 표시 패널에 데이터 신호를 인가하는 데이터 구동부, 및 상기 표시 패널에 제1 및 제2 전원들을 제공하는 전원 공급부를 포함할 수 있다.
상기 표시 패널에 포함되는 화소들 각각은 데이터 라인과 제1 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터, 상기 제2 노드와 상기 제3 노드 사이에 결합되고, 게이트 전극으로 상기 스캔 신호를 수신하는 제2 트랜지스터, 상기 제1 전원과 상기 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터 및 상기 제1 노드와 상기 제2 노드 사이에서 상기 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터를 포함할 수 있다.
따라서, 상기 유기 발광 다이오드의 애노드 전압 및 상기 구동 트랜지스터의 게이트 전압이 동시에 동일한 전압으로 초기화할 수 있다. 이에 따라, 표시 장치 구동의 초기화 시간이 감소되고, 표시 패널 내부의 초기화 편차가 제거될 수 있다. 따라서, 상기 편차에 의한 표시 불량이 제거될 수 있다. 나아가, 제4 트랜지스터(T4)가 응답 속도가 빠른 엔모스 트랜지스터로 구현됨으로써 초기화 시간이 더욱 단축될 수 있다.
본 발명은 표시 장치를 포함하는 임의의 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 HMD 장치, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, 태블릿 컴퓨터, 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 11, 15, 16: 화소 100, 100A: 표시 장치
110: 표시 패널 120: 타이밍 제어부
130: 스캔 구동부 140: 글로벌 게이트 구동부
150: 데이터 구동부 160: 전원 제어부
110: 표시 패널 120: 타이밍 제어부
130: 스캔 구동부 140: 글로벌 게이트 구동부
150: 데이터 구동부 160: 전원 제어부
Claims (20)
- 복수의 화소들을 포함하는 표시 패널; 및
상기 표시 패널에 연결되는 스캔 라인들, 발광 제어 라인들, 초기화 라인들 및 데이터 라인들을 구동하고, 상기 표시 패널에 제1 전원 및 제2 전원을 제공하는 패널 구동부를 포함하고,
상기 화소들 각각은,
데이터 라인들 중 하나와 제1 노드 사이에 결합되고, 게이트 전극으로 스캔 신호를 수신하는 제1 트랜지스터;
상기 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터;
상기 제2 노드와 상기 제3 노드 사이에 결합되고, 게이트 전극으로 상기 스캔 신호를 수신하는 제2 트랜지스터;
상기 제1 전원과 상기 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터;
상기 제1 노드와 상기 제2 노드 사이에서 상기 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터;
상기 제2 노드와 제2 전원 사이에 결합되는 유기 발광 다이오드; 및
상기 제1 전원과 상기 제3 노드 사이에 결합되는 저장 커패시터를 포함하며,
상기 제1 전원은 기 설정된 정전압 레벨을 갖는 것을 특징으로 하는 표시 장치. - 제 1 항에 있어서, 하나의 프레임 주기는 상기 제2 노드 및 상기 제3 노드의 전압을 동시에 초기화하는 초기화 구간, 상기 초기화 구간 후의 상기 구동 트랜지스터의 문턱 전압을 보상하고 데이터 전압을 순차적으로 기입하는 기입 구간 및 상기 기입 구간 후의 상기 화소들이 동시에 발광하는 발광 구간을 포함하는 것을 특징으로 하는 표시 장치.
- 제 2 항에 있어서, 상기 구동 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터이고, 상기 제4 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터인 것을 특징으로 하는 표시 장치.
- 제 3 항에 있어서, 상기 제2 전원은 제1 전압 레벨 및 상기 제1 전압 레벨보다 높은 제2 전압 레벨 중 하나를 갖는 것을 특징으로 하는 표시 장치.
- 제 4 항에 있어서, 상기 스캔 신호의 턴-온 레벨 및 상기 발광 제어 신호의 턴-온 레벨은 각각 로직 로우 레벨에 상응하고,
상기 초기화 신호의 턴-온 레벨은 로직 하이 레벨에 상응하는 것을 특징으로 하는 표시 장치. - 제 4 항에 있어서, 상기 초기화 구간에서, 상기 제2 전원은 상기 제1 전압 레벨을 가지고, 상기 스캔 신호 및 상기 초기화 신호는 턴-온 레벨을 가지며, 상기 발광 제어 신호는 턴-오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
- 제 4 항에 있어서, 상기 기입 구간에서, 상기 제2 전원은 상기 제2 전압 레벨을 가지고, 상기 초기화 신호 및 상기 발광 제어 신호는 턴-오프 레벨을 가지며, 상기 스캔 신호는 화소행 단위로 순차적으로 턴-온 레벨을 갖는 것을 특징으로 하는 표시 장치.
- 제 4 항에 있어서, 상기 발광 구간에서, 상기 제2 전원은 상기 제1 전압 레벨을 가지고, 상기 발광 제어 신호는 턴-온 레벨을 가지며, 상기 스캔 신호 및 상기 초기화 신호는 턴-오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
- 제 4 항에 있어서, 상기 제2 전원의 상기 제1 전압 레벨은 상기 제1 전원보다 낮고, 상기 제2 전원의 상기 제2 전압 레벨은 상기 제1 전원보다 높은 것을 특징으로 하는 표시 장치.
- 제 3 항에 있어서, 상기 패널 구동부는
상기 발광 제어 라인들을 통해 상기 화소들에 공통으로 제공되는 상기 발광 제어 신호를 제공하고, 상기 초기화 라인들을 통해 상기 화소들에 공통으로 제공되는 상기 초기화 신호를 제공하는 글로벌 게이트 구동부를 포함하는 것을 특징으로 하는 표시 장치. - 제 10 항에 있어서, 상기 글로벌 게이트 구동부는 상기 초기화 구간 동안 턴-온 레벨을 갖는 상기 초기화 신호를 출력하고, 상기 발광 구간 동안 턴-온 레벨을 갖는 발광 제어 신호를 출력하는 것을 특징으로 하는 표시 장치.
- 제 3 항에 있어서, 상기 패널 구동부는
상기 초기화 구간 동안 턴-온 레벨을 갖는 스캔 신호를 상기 스캔 라인들로 동시에 출력하고, 상기 기입 구간 동안 상기 턴-온 레벨을 갖는 스캔 신호들을 화소행 단위로 상기 스캔 라인들로 순차적으로 출력하는 스캔 구동부를 포함하는 것을 특징으로 하는 표시 장치. - 제 3 항에 있어서, 상기 패널 구동부는 상기 데이터 라인들로 서스테인(sustain) 전압을 더 제공하고,
상기 서스테인 전압은 상기 초기화 구간 및 상기 발광 구간에서 상기 데이터 라인들을 통해 상기 표시 패널로 제공되며,
상기 초기화 구간에서 상기 유기 발광 다이오드의 애노드 전압 및 상기 구동 트랜지스터의 게이트 전압은 상기 서스테인 전압으로 동시에 초기화되는 것을 특징으로 하는 표시 장치. - 제 2 항에 있어서, 상기 제1 내지 상기 제4 트랜지스터들 및 상기 구동 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터이고,
상기 제1 전원은 기 설정된 정전압 레벨을 가지며,
상기 제2 전원은 제1 전압 레벨 및 상기 제1 전압 레벨보다 높은 제2 전압 레벨 중 하나를 갖는 것을 특징으로 하는 표시 장치. - 제 14 항에 있어서, 상기 패널 구동부는
상기 발광 제어 라인들을 통해 상기 화소들에 공통으로 제공되는 상기 발광 제어 신호를 제공하는 글로벌 게이트 구동부를 포함하는 것을 특징으로 하는 표시 장치. - 제 15 항에 있어서, 상기 초기화 신호는 다음 화소행에 대응하는 다음 스캔 라인 인가되는 다음 스캔 신호에 상응하는 것을 특징으로 하는 표시 장치.
- 데이터 라인과 제1 노드 사이에 결합되고, 게이트 전극으로 제k 스캔 신호를 수신하는 제1 트랜지스터;
상기 제1 노드와 제2 노드 사이에 결합되고, 게이트 전극이 제3 노드에 결합된 구동 트랜지스터;
상기 제2 노드와 상기 제3 노드 사이에 결합되고, 게이트 전극으로 상기 제k 스캔 신호를 수신하는 제2 트랜지스터;
제1 전원과 상기 제1 노드 사이에 결합되고, 게이트 전극으로 발광 제어 신호를 수신하는 제3 트랜지스터;
상기 제1 노드와 상기 제2 노드 사이에서 상기 구동 트랜지스터와 병렬로 결합되며, 게이트 전극으로 초기화 신호를 수신하는 제4 트랜지스터;
상기 제2 노드와 제2 전원 사이에 결합되는 유기 발광 다이오드; 및
상기 제1 전원과 상기 제3 노드 사이에 결합되는 저장 커패시터를 포함하고,
상기 제1 전원은 기 설정된 정전압 레벨을 갖는 것을 특징으로 하는 화소. - 제 17 항에 있어서, 상기 구동 트랜지스터는 피모스(P-channel Metal Oxide Semiconductor; PMOS) 트랜지스터이고, 상기 제4 트랜지스터는 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터인 것을 특징으로 하는 화소.
- 제 18 항에 있어서, 상기 제4 트랜지스터는 산화물 박막 트랜지스터, 저온 폴리 실리콘(Low Temperature Poly-silicon; LTPS) 박막 트랜지스터 및 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터 중 하나로 구현되는 것을 특징으로 하는 화소.
- 제 18 항에 있어서, 상기 제2 전원은 제1 전압 레벨 및 상기 제1 전압 레벨보다 높은 제2 전압 레벨 중 하나를 갖는 것을 특징으로 하는 화소.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170016277A KR102661651B1 (ko) | 2017-02-06 | 2017-02-06 | 화소 및 이를 포함하는 표시 장치 및 화소 |
US15/696,734 US10283054B2 (en) | 2017-02-06 | 2017-09-06 | Pixel and display device having the same |
CN201810117659.3A CN108399892B (zh) | 2017-02-06 | 2018-02-06 | 像素以及具有像素的显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170016277A KR102661651B1 (ko) | 2017-02-06 | 2017-02-06 | 화소 및 이를 포함하는 표시 장치 및 화소 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180091984A KR20180091984A (ko) | 2018-08-17 |
KR102661651B1 true KR102661651B1 (ko) | 2024-04-30 |
Family
ID=63037326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170016277A KR102661651B1 (ko) | 2017-02-06 | 2017-02-06 | 화소 및 이를 포함하는 표시 장치 및 화소 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10283054B2 (ko) |
KR (1) | KR102661651B1 (ko) |
CN (1) | CN108399892B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10304378B2 (en) * | 2017-08-17 | 2019-05-28 | Apple Inc. | Electronic devices with low refresh rate display pixels |
KR102528519B1 (ko) | 2018-08-23 | 2023-05-03 | 삼성디스플레이 주식회사 | 표시장치 |
KR102555125B1 (ko) * | 2018-09-20 | 2023-07-14 | 삼성디스플레이 주식회사 | 표시 장치 |
CN110226195A (zh) * | 2018-11-22 | 2019-09-10 | 京东方科技集团股份有限公司 | 用于单列中的多行像素的显示驱动电路、显示装置和显示方法 |
KR102640827B1 (ko) * | 2018-12-03 | 2024-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN109801595A (zh) * | 2019-03-07 | 2019-05-24 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
KR20200115767A (ko) * | 2019-03-25 | 2020-10-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR20210014819A (ko) | 2019-07-30 | 2021-02-10 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 포함하는 가상 현실 표시 시스템 |
KR20210029328A (ko) | 2019-09-05 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
KR20210101378A (ko) | 2020-02-07 | 2021-08-19 | 삼성디스플레이 주식회사 | 표시장치 |
JP2024069729A (ja) * | 2021-03-15 | 2024-05-22 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
TWI799244B (zh) * | 2022-04-26 | 2023-04-11 | 友達光電股份有限公司 | 畫素電路及其關機供電順序的供電方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005283781A (ja) * | 2004-03-29 | 2005-10-13 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置およびこれを搭載した電子機器 |
JP2016027364A (ja) * | 2014-06-27 | 2016-02-18 | Nltテクノロジー株式会社 | 画素回路及びその駆動方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100731741B1 (ko) * | 2005-04-29 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광장치 |
KR101042956B1 (ko) * | 2009-11-18 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 화소 회로 및 이를 이용한 유기전계발광 표시장치 |
CN103280182B (zh) * | 2013-05-29 | 2015-04-15 | 中国科学院上海高等研究院 | Amoled阈值电压的补偿方法及补偿电路 |
KR20150057588A (ko) * | 2013-11-20 | 2015-05-28 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
CN103956142B (zh) * | 2014-05-15 | 2016-03-09 | 深圳市华星光电技术有限公司 | 面板驱动电路及面板驱动方法 |
KR102307500B1 (ko) | 2015-03-20 | 2021-10-01 | 삼성디스플레이 주식회사 | 표시 장치의 화소회로 및 이를 포함하는 표시 장치 |
-
2017
- 2017-02-06 KR KR1020170016277A patent/KR102661651B1/ko active IP Right Grant
- 2017-09-06 US US15/696,734 patent/US10283054B2/en active Active
-
2018
- 2018-02-06 CN CN201810117659.3A patent/CN108399892B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005283781A (ja) * | 2004-03-29 | 2005-10-13 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置およびこれを搭載した電子機器 |
JP2016027364A (ja) * | 2014-06-27 | 2016-02-18 | Nltテクノロジー株式会社 | 画素回路及びその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108399892B (zh) | 2022-05-31 |
KR20180091984A (ko) | 2018-08-17 |
CN108399892A (zh) | 2018-08-14 |
US20180226029A1 (en) | 2018-08-09 |
US10283054B2 (en) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102661651B1 (ko) | 화소 및 이를 포함하는 표시 장치 및 화소 | |
KR102575662B1 (ko) | 화소 및 이를 포함하는 표시 장치 | |
US11869446B2 (en) | Display device | |
KR102457757B1 (ko) | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 | |
KR102372054B1 (ko) | 표시 장치 및 화소 | |
KR102490147B1 (ko) | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 | |
US11380265B2 (en) | Scan driver and display device including the same | |
KR20210057277A (ko) | 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치 | |
KR20210028774A (ko) | 스캔 드라이버 및 표시 장치 | |
US20210390906A1 (en) | Pixel of an organic light emitting diode display device, and organic light emitting diode display device | |
US11462170B2 (en) | Scan driver and display device | |
KR20170078913A (ko) | 스캔 드라이버 및 이를 포함하는 표시 장치 | |
KR102555805B1 (ko) | 표시 패널의 화소 및 표시 장치 | |
US20210351260A1 (en) | Pixel of an organic light emitting diode display device, and organic light emitting diode display device | |
US11244629B2 (en) | Scan driver and display device | |
CN111179856A (zh) | 显示装置 | |
KR20170078891A (ko) | 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치 | |
KR20160148790A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법 | |
US11551604B2 (en) | Scan driver and display device | |
KR20170036158A (ko) | 화소 및 이를 포함하는 유기 발광 표시 장치 | |
KR102458374B1 (ko) | 표시 장치 및 이를 포함하는 전자 기기 | |
KR102486399B1 (ko) | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 | |
KR102587818B1 (ko) | 유기 발광 표시 장치 및 이를 포함하는 전자 기기 | |
KR102432670B1 (ko) | 화소 및 이를 포함하는 유기 발광 표시 장치 | |
KR20160074761A (ko) | 디스플레이 패널 및 이를 포함하는 디스플레이 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |