KR20210046910A - 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20210046910A
KR20210046910A KR1020190130121A KR20190130121A KR20210046910A KR 20210046910 A KR20210046910 A KR 20210046910A KR 1020190130121 A KR1020190130121 A KR 1020190130121A KR 20190130121 A KR20190130121 A KR 20190130121A KR 20210046910 A KR20210046910 A KR 20210046910A
Authority
KR
South Korea
Prior art keywords
pixels
gate
data lines
data
signal
Prior art date
Application number
KR1020190130121A
Other languages
English (en)
Inventor
인해정
가지현
곽원규
엄기명
오경환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190130121A priority Critical patent/KR20210046910A/ko
Priority to US17/021,935 priority patent/US11657761B2/en
Publication of KR20210046910A publication Critical patent/KR20210046910A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

표시 영역을 가지는 유기 발광 표시 장치의 표시 패널은 표시 영역의 상부 절반에 위치한 복수의 제1 화소들, 표시 영역의 하부 절반에 위치한 복수의 제2 화소들, 제1 방향으로 연장되고, 복수의 제1 화소들에 연결된 복수의 제1 데이터 라인들, 제1 방향으로 연장되고, 제1 방향과 교차하는 제2 방향을 따라 복수의 제1 데이터 라인들과 교번하여 배치되며, 복수의 제2 화소들에 연결된 복수의 제2 데이터 라인들, 및 데이터 드라이버의 복수의 데이터 채널들을 복수의 제1 데이터 라인들 또는 복수의 제2 데이터 라인들에 선택적으로 연결하는 디멀티플렉싱 회로를 포함한다. 이에 따라, 고스트 불량 없이 데이터 기입 동작의 주파수보다 높은 주파수로 바이어싱 동작이 수행될 수 있다.

Description

유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치{DISPLAY PANEL OF AN ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치의 각각의 화소들은 데이터 라인들을 통하여 인가되는 데이터 신호들을 저장하고, 저장된 데이터 신호들에 기초하여 구동 전류들을 생성하며, 생성된 구동 전류들에 기초하여 원하는 휘도로 발광할 수 있다. 다만, 각각의 화소들의 구동 트랜지스터들은 이전 및 현재 데이터 신호들에 기초한 구동 히스테리시스(이력 효과, Hysteresis)에 의해 서로 다른 전압-전류 특성들을 가질 수 있다. 이에 따라, 각각의 화소들이 원하는 휘도로 발광하지 않을 수 있고, 유기 발광 표시 장치의 휘도 균일도가 저하될 수 있다.
이러한 휘도 균일도를 향상시키도록, 상기 구동 트랜지스터들에 바이어스(예를 들어, 온-바이어스)를 인가하여 상기 구동 트랜지스터들의 전압-전류 특성들을 초기화하는 바이어싱(Biasing) 동작이 수행될 수 있다. 한편, 각각의 화소들에 데이터 신호들을 기입(또는 프로그램)하는 데이터 기입 동작(또는 데이터 프로그래밍 동작)이 수행되면서 상기 화소들의 구동 트랜지스터들에 대한 상기 바이어싱 동작이 수행될 수 있다. 다만, 상기 데이터 기입 동작의 주파수는 유기 발광 표시 장치의 해상도 또는 화소 행들의 개수에 의해 제한될 수 있고, 이에 따라 바이어싱 동작의 주파수 또한 제한될 수 있다.
본 발명의 일 목적은 고스트 불량 없이 데이터 기입 동작의 주파수보다 높은 주파수로 바이어싱 동작이 수행될 수 있는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 고스트 불량 없이 데이터 기입 동작의 주파수보다 높은 주파수로 바이어싱 동작을 수행할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 영역을 가지는 유기 발광 표시 장치의 표시 패널은 상기 표시 영역의 상부 절반에 위치한 복수의 제1 화소들, 상기 표시 영역의 하부 절반에 위치한 복수의 제2 화소들, 제1 방향으로 연장되고, 상기 복수의 제1 화소들에 연결된 복수의 제1 데이터 라인들, 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 복수의 제1 데이터 라인들과 교번하여 배치되며, 상기 복수의 제2 화소들에 연결된 복수의 제2 데이터 라인들, 및 상기 유기 발광 표시 장치의 데이터 드라이버의 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들 또는 상기 복수의 제2 데이터 라인들에 선택적으로 연결하는 디멀티플렉싱 회로를 포함한다.
일 실시예에서, 상기 디멀티플렉싱 회로는, 프레임 구간의 제1 절반에서 상기 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들에 각각 연결하고, 상기 프레임 구간의 제2 절반에서 상기 복수의 데이터 채널들을 상기 복수의 제2 데이터 라인들에 각각 연결할 수 있다.
일 실시예에서, 상기 디멀티플렉싱 회로는, 상기 프레임 구간의 상기 제1 절반에서 상기 복수의 제2 데이터 라인들을 바이어스 전압 라인에 연결하고, 상기 프레임 구간의 상기 제2 절반에서 상기 복수의 제1 데이터 라인들을 상기 바이어스 전압 라인에 연결할 수 있다.
일 실시예에서, 상기 바이어스 전압 라인에 인가되는 바이어스 전압은 최고 데이터 전압보다 높을 수 있다.
일 실시예에서, 상기 바이어스 전압 라인에 인가되는 바이어스 전압은 매 프레임 구간마다 변경될 수 있다.
일 실시예에서, 상기 표시 패널에 대한 데이터 기입 동작은 제1 주파수로 수행되고, 상기 표시 패널에 대한 바이어싱 동작은 상기 제1 주파수보다 높은 제2 주파수로 수행될 수 있다.
일 실시예에서, 프레임 구간의 시간 길이는 상기 제1 주파수에 상응하도록 결정되고, 상기 표시 패널에 대한 상기 데이터 기입 동작은 상기 프레임 구간에서 한 번 수행되고, 상기 표시 패널에 대한 상기 바이어싱 동작은 상기 프레임 구간에서 두 번 수행될 수 있다.
일 실시예에서, 상기 복수의 제1 화소들은 제1 행으로부터 제N/2 행까지의 N/2개의 행들(N은 2 이상의 정수)에 위치하고, 상기 복수의 제2 화소들은 제N/2+1 행으로부터 제N 행까지의 N/2개의 행들에 위치하며, 프레임 구간의 제1 절반에서, 상기 복수의 제1 화소들에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 상기 제1 행으로부터 상기 제N/2 행까지 행 단위로 순차적으로 수행되고, 상기 복수의 제2 화소들에 대한 상기 바이어싱 동작이 상기 제N/2+1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행되며, 상기 프레임 구간의 제2 절반에서, 상기 복수의 제1 화소들에 대한 상기 바이어싱 동작이 상기 제1 행으로부터 상기 제N/2 행까지 행 단위로 순차적으로 수행되고, 상기 복수의 제2 화소들에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 상기 제N/2+1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행될 수 있다.
일 실시예에서, 상기 디멀티플렉싱 회로는, 상부 선택 신호에 응답하여 상기 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들에 각각 연결하는 복수의 제1 스위치들, 하부 선택 신호에 응답하여 상기 복수의 데이터 채널들을 상기 복수의 제2 데이터 라인들에 각각 연결하는 복수의 제2 스위치들, 상기 하부 선택 신호에 응답하여 상기 복수의 제1 데이터 라인들을 바이어스 전압 라인에 연결하는 복수의 제3 스위치들, 및 상기 상부 선택 신호에 응답하여 상기 복수의 제2 데이터 라인들을 상기 바이어스 전압 라인에 연결하는 복수의 제4 스위치들을 포함할 수 있다.
일 실시예에서, 프레임 구간의 제1 절반에서, 상기 상부 선택 신호가 온 레벨을 가지고, 상기 하부 선택 신호가 오프 레벨을 가지며, 상기 프레임 구간의 제2 절반에서, 상기 상부 선택 신호가 상기 오프 레벨을 가지고, 상기 하부 선택 신호가 상기 온 레벨을 가질 수 있다
일 실시예에서, 상기 복수의 제1 및 제2 화소들 각각은, 제1 전원 전압의 라인에 연결된 제1 전극, 및 제2 전극을 포함하는 커패시터, 상기 커패시터의 상기 제2 전극에 연결된 게이트, 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터, 게이트 기입 신호를 수신하는 게이트, 상기 복수의 제1 및 제2 데이터 라인들 중 상응하는 하나의 데이터 라인에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 제1 단자에 연결된 제2 단자를 포함하는 제2 트랜지스터, 게이트 보상 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 게이트에 연결된 제2 단자를 포함하는 제3 트랜지스터, 게이트 초기화 신호를 수신하는 게이트, 상기 커패시터의 상기 제2 전극 및 상기 제1 트랜지스터의 상기 게이트에 연결된 제1 단자, 및 제1 초기화 전압의 라인에 연결된 제2 단자를 포함하는 제4 트랜지스터, 발광 신호를 수신하는 게이트, 상기 제1 전원 전압의 라인에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 제1 단자에 연결된 제2 단자를 포함하는 제5 트랜지스터, 상기 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제6 트랜지스터, 게이트 바이패스 신호를 수신하는 게이트, 제2 초기화 전압의 라인에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터, 및 상기 제6 트랜지스터의 상기 제2 단자에 연결된 상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 및 제2 화소들 각각에 대한 바이어싱 동작 및 데이터 기입 동작은, 상기 발광 신호가 오프 레벨을 가지는 동안, 상기 게이트 초기화 신호, 상기 게이트 기입 신호, 상기 게이트 보상 신호 및 상기 게이트 바이패스 신호에 응답하여 수행되고, 상기 복수의 제1 및 제2 화소들 각각에 대한 상기 바이어싱 동작은, 상기 발광 신호가 상기 오프 레벨을 가지는 동안, 상기 게이트 기입 신호 및 상기 게이트 바이패스 신호에 응답하여 수행될 수 있다.
일 실시예에서, 상기 제1, 제2, 제5 및 제6 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3, 제4 및 제7 트랜지스터들은 NMOS 트랜지스터들로 구현되고, 제14 항에 있어서, 상기 제2, 제5 및 제6 트랜지스터들에 인가되는 상기 게이트 기입 신호 및 상기 발광 신호는 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들이고, 상기 제3, 제4 및 제7 트랜지스터들에 인가되는 상기 게이트 보상 신호, 상기 게이트 초기화 신호 및 상기 게이트 바이패스 신호는 온 레벨로서 하이 레벨을 가지는 액티브 하이 신호들이고, 상기 게이트 바이패스 신호로서 상기 발광 신호가 이용될 수 있다.
일 실시예에서, 상기 제1, 제2, 제5, 제6 및 제7 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현되고, 상기 제2, 제5, 제6 및 제7 트랜지스터들에 인가되는 상기 게이트 기입 신호, 상기 발광 신호 및 상기 게이트 바이패스 신호 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들이고, 상기 제3 및 제4 트랜지스터들에 인가되는 상기 게이트 보상 신호 및 상기 게이트 초기화 신호는 온 레벨로서 하이 레벨을 가지는 액티브 하이 신호들이고, 현재 행에 대한 상기 게이트 바이패스 신호로서 이전 행에 대한 상기 게이트 기입 신호, 상기 현재 행에 대한 상기 게이트 기입 신호 또는 다음 행에 대한 상기 게이트 기입 신호가 이용될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널은 N개(N은 2 이상의 정수)의 행들 및 M개(M은 2 이상의 정수)의 열들에 위치하는 복수의 화소들, 제1 방향으로 연장된 M개의 제1 데이터 라인들, 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 데이터 라인들과 교번하여 배치되는 M개의의 제2 데이터 라인들, 및 상기 유기 발광 표시 장치의 데이터 드라이버의 복수의 데이터 채널들을 상기 제1 데이터 라인들 또는 상기 제2 데이터 라인들에 선택적으로 연결하고, 상기 제1 데이터 라인들 및 상기 제2 데이터 라인들 중 상기 복수의 데이터 채널들에 연결되지 않은 데이터 라인들을 바이어스 전압 라인에 연결하는 디멀티플렉싱 회로를 포함한다. 상기 N개의 행들 중 제K 번째 행(K는 1 이상 및 N/2 이하의 정수)의 상기 복수의 화소들과 상기 N개의 행들 중 제N/2+K 번째 행의 상기 복수의 화소들은 상기 제1 데이터 라인들 및 상기 제2 데이터 라인들 중 서로 다른 데이터 라인들에 연결된다.
일 실시예에서, 제1 내지 제N/2 행들 중 홀수 번째 행의 상기 복수의 화소들은 상기 제1 데이터 라인들에 연결되고, 상기 제1 내지 제N/2 행들 중 짝수 번째 행의 상기 복수의 화소들은 상기 제2 데이터 라인들에 연결되고, 제N/2+1 내지 제N 행들 중 홀수 번째 행의 상기 복수의 화소들은 상기 제2 데이터 라인들에 연결되고, 상기 제N/2+1 내지 제N 행들 중 짝수 번째 행의 상기 복수의 화소들은 상기 제1 데이터 라인들에 연결될 수 있다.
일 실시예에서, 제1 내지 제N/2 행들의 상기 복수의 화소들은 L개(L은 2 이상 및 N/2 이하의 정수)의 행들마다 상기 제1 데이터 라인들 또는 상기 제2 데이터 라인들에 교번하여 연결되고, 제N/2+1 내지 제N 행들의 상기 복수의 화소들은 L개의 행들마다 상기 제2 데이터 라인들 또는 상기 제1 데이터 라인들에 교번하여 연결될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 표시 영역을 가지고, 상기 표시 영역의 상부 절반에 위치한 복수의 제1 화소들 및 상기 표시 영역의 하부 절반에 위치한 복수의 제2 화소들을 포함하는 표시 패널, 데이터 신호가 출력되는 복수의 데이터 채널들을 포함하는 데이터 드라이버, 상기 복수의 제1 및 제2 화소들에 게이트 초기화 신호, 게이트 기입 신호 및 게이트 보상 신호를 제공하는 게이트 드라이버, 및 상기 데이터 드라이버 및 상기 게이트 드라이버를 제어하는 컨트롤러를 포함하고, 상기 표시 패널은, 제1 방향으로 연장되고, 상기 복수의 제1 화소들에 연결된 복수의 제1 데이터 라인들, 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 복수의 제1 데이터 라인들과 교번하여 배치되며, 상기 복수의 제2 화소들에 연결된 복수의 제2 데이터 라인들, 및 상기 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들 또는 상기 복수의 제2 데이터 라인들에 선택적으로 연결하는 디멀티플렉싱 회로를 더 포함할 수 있다.
일 실시예에서, 상기 컨트롤러는 입력 영상 데이터가 정지 영상을 나타내는지 여부를 판단하는 정지 영상 검출기를 포함하고, 상기 컨트롤러는 상기 입력 영상 데이터가 상기 정지 영상을 나타내지 않는 경우 상기 표시 패널에 대한 구동 주파수를 제1 주파수로 결정하고, 상기 입력 영상 데이터가 상기 정지 영상을 나타내는 경우 상기 표시 패널에 대한 상기 구동 주파수를 상기 제1 주파수보다 낮은 제3 주파수로 결정할 수 있다.
일 실시예에서, 상기 입력 영상 데이터가 상기 정지 영상을 나타내는 경우, 상기 게이트 드라이버는, 상기 표시 패널에 대한 데이터 기입 동작이 상기 제3 주파수로 수행되도록 상기 복수의 제1 및 제2 화소들에 상기 제3 주파수로 상기 게이트 초기화 신호 및 상기 게이트 보상 신호를 제공하고, 상기 표시 패널에 대한 바이어싱 동작이 상기 제1 주파수보다 높은 제2 주파수로 수행되도록 상기 복수의 제1 및 제2 화소들에 상기 제2 주파수로 상기 게이트 기입 신호를 제공할 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널 및 상기 유기 발광 표시 장치에서는, 표시 영역의 상부 절반에 복수의 제1 화소들이 위치하고, 상기 표시 영역의 하부 절반에 복수의 제2 화소들이 위치하며, 복수의 제1 데이터 라인들이 상기 복수의 제1 화소들에 연결되고, 복수의 제2 데이터 라인들이 상기 복수의 제2 화소들에 연결되며, 디멀티플렉싱 회로가 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들 또는 상기 복수의 제2 데이터 라인들에 선택적으로 연결할 수 있다. 따라서, 상기 복수의 제1(또는 제2) 데이터 라인들을 통하여 데이터 신호들을 인가함으로써 상기 복수의 제1(또는 제2) 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 복수의 제2(또는 제1) 데이터 라인들을 통하여 바이어스 전압을 인가함으로써 상기 복수의 제2(또는 제1) 화소들에 대한 바이어싱 동작이 수행될 수 있다. 이에 따라, 고스트 불량 없이 상기 데이터 기입 동작의 주파수보다 높은 주파수로 상기 바이어싱 동작이 수행될 수 있다.
본 발명의 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널 및 상기 유기 발광 표시 장치에서는, 제K 번째 행의 복수의 화소들과 제N/2+K 번째 행의 상기 복수의 화소들은 제1 데이터 라인들 및 제2 데이터 라인들 중 서로 다른 데이터 라인들에 연결되고, 디멀티플렉싱 회로가 복수의 데이터 채널들을 상기 제1 데이터 라인들 또는 상기 제2 데이터 라인들에 선택적으로 연결하고, 상기 제1 데이터 라인들 및 상기 제2 데이터 라인들 중 상기 복수의 데이터 채널들에 연결되지 않은 데이터 라인들을 바이어스 전압 라인에 연결한다. 따라서, 상기 제K 번째 행의 복수의 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제N/2+K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행되고, 상기 제N/2+K 행의 복수의 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행될 수 있다. 이에 따라, 고스트 불량 없이 상기 데이터 기입 동작의 주파수보다 높은 주파수로 상기 바이어싱 동작이 수행될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 표시 패널에 대한 바이어싱 동작 및 데이터 기입 동작을 나타내는 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 회로도이다.
도 4는 도 3의 표시 패널의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5는 일 시간 구간 동안 표시 영역의 상부 절반에 위치한 제1 화소의 바이어싱 동작 및 데이터 기입 동작의 일 예를 설명하기 위한 도면이고, 도 6은 상기 일 시간 구간 동안 표시 영역의 하부 절반에 위치한 제2 화소의 바이어싱 동작의 일 예를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 회로도이다.
도 8은 도 7의 표시 패널의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 회로도이다.
도 10은 도 9의 표시 패널의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 11은 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 도면이다.
도 12는 본 발명의 또 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 도면이다.
도 13은 본 발명의 실시예들에 따른 표시 패널을 포함하는 유기 발광 표시 장치를 나타내는 블록도이다.
도 14는 본 발명의 다른 실시예들에 따른 표시 패널을 포함하는 유기 발광 표시 장치를 나타내는 블록도이다.
도 15는 도 14의 유기 발광 표시 장치의 바이어싱 동작 및 데이터 기입 동작의 일 예를 나타내는 타이밍도이다.
도 16은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 도면이고, 도 2는 본 발명의 실시예들에 따른 표시 패널에 대한 바이어싱 동작 및 데이터 기입 동작을 나타내는 타이밍도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널(100)은 표시 영역(110)을 가지고, 복수의 화소들(PX), 복수의 제1 데이터 라인들(DL1), 복수의 제2 데이터 라인들(DL2) 및 디멀티플렉싱 회로(150)를 포함할 수 있다.
복수의 화소들(PX)은 표시 패널(100)의 표시 영역(110)에 위치하고, 데이터 신호들(DS)에 상응하는 휘도로 발광할 수 있다. 일 실시예에서, 복수의 화소들(PX)은 게이트 초기화 신호들(GI), 게이트 기입 신호들(GW), 게이트 보상 신호들(GC), 게이트 바이패스 신호들(GB) 및 발광 신호들(EM)에 응답하여 (예를 들어, 제1 초기화 전압을 이용하여) 화소들(PX)의 구동 트랜지스터들의 전압-전류 특성들을 초기화하는 바이어싱 동작 및 데이터 신호들(DS)을 저장하는 데이터 기입 동작을 수행할 수 있다. 또한, 복수의 화소들(PX)은 게이트 기입 신호들(GW), 게이트 바이패스 신호들(GB) 및 발광 신호들(EM)에 응답하여 (예를 들어, 바이어스 전압 라인(VBL)의 바이어스 전압(VB)을 이용한) 상기 바이어싱 동작을 수행할 수 있다.
표시 패널(100)은 복수의 화소들(PX)의 열들의 개수의 두 배에 상응하는 개수의 복수의 데이터 라인들(DL1, DL2)을 포함할 수 있다. 예를 들어, 표시 패널(100)은 복수의 화소들(PX)의 각 열마다 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)을 포함할 수 있다. 표시 패널(100)에서, 도 1에 도시된 바와 같이, 복수의 제1 데이터 라인들(DL1) 및 복수의 제2 데이터 라인들(DL1)은 제1 방향(예를 들어, 수직 방향)으로 연장되고, 복수의 제1 데이터 라인들(DL1) 및 복수의 제2 데이터 라인들(DL1)은 상기 제1 방향과 교차하는 제2 방향(예를 들어, 수평 방향)을 따라 서로 교번하여 배치될 수 있다.
또한, 복수의 제1 데이터 라인들(DL1)은 표시 영역(110)의 상부 절반(120)에 위치한 복수의 화소들(PX)에 연결되고, 복수의 제2 데이터 라인들(DL2)은 표시 영역(110)의 하부 절반(130)에 위치한 복수의 화소들(PX)에 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 표시 패널(100)은 표시 영역(110)에서 N개의 행들(N은 2 이상의 정수)의 화소들(PX)을 포함하고, 제1 행으로부터 제N/2 행까지의 N/2개의 행들에 위치한 화소들(PX)이 복수의 제1 데이터 라인들(DL1)에 연결되고, 제N/2+1 행으로부터 제N 행까지의 N/2개의 행들에 위치한 화소들(PX)이 복수의 제2 데이터 라인들(DL2)에 연결될 수 있다.
디멀티플렉싱 회로(150)는 상기 유기 발광 표시 장치의 데이터 드라이버(200)의 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결할 수 있다. 일 실시예에서, 디멀티플렉싱 회로(150)는, 각 프레임 구간의 제1 절반(예를 들어, 전반(former half))에서 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1)에 각각 연결하고, 각 프레임 구간의 제2 절반(예를 들어, 후반(latter half))에서 복수의 데이터 채널들(DC)을 복수의 제2 데이터 라인들(DL2)에 각각 연결할 수 있다. 또한, 일 실시예에서, 디멀티플렉싱 회로(150)는 각 프레임 구간의 상기 제1 절반에서 복수의 제2 데이터 라인들(DL2)을 바이어스 전압 라인(VBL)에 연결하고, 각 프레임 구간의 상기 제2 절반에서 복수의 제1 데이터 라인들(DL1)을 바이어스 전압 라인(VBL)에 연결할 수 있다.
이하, 상술한 구조를 가지는 표시 패널(100)의 바이어싱 동작 및 데이터 기입 동작의 일 예가 도 1 및 도 2를 참조하여 설명될 것이다. 도 2의 220은 표시 패널(100)의 데이터 기입 동작의 타이밍을 나타내고, 도 2의 224은 표시 패널(100)의 바이어싱 동작의 타이밍을 나타낸다.
도 1 및 도 2를 참조하면, 표시 패널(100)에 대한 데이터 기입 동작은 제1 주파수(예를 들어, 약 120Hz)로 수행되고, 표시 패널(100)에 대한 바이어싱 동작은 상기 제1 주파수보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 프레임 구간(FP)의 시간 길이(예를 들어, 약 8.3ms)는 상기 제1 주파수(예를 들어, 약 120Hz)에 상응하도록 결정되고, 표시 패널(100)에 대한 상기 데이터 기입 동작은 각 프레임 구간(FP)에서 한 번 수행되고, 표시 패널(100)에 대한 상기 바이어싱 동작은 각 프레임 구간(FP)에서 두 번 수행될 수 있다.
상기 데이터 기입 동작이 한 번 수행될 때 상기 바이어싱 동작이 두 번 수행되도록, 프레임 구간(FP)의 제1 절반(예를 들어, 프레임 구간(FP)의 시작점(SP)으로부터 약 4.16ms 동안)(FH)에서, 표시 영역(110)의 상부 절반(120)에 위치한 화소들(PX), 즉 제1 행으로부터 제N/2 행까지의 N/2개의 행들에 위치한 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 상기 제1 행으로부터 상기 제N/2 행까지 행 단위로 순차적으로 수행되고, 표시 영역(110)의 하부 절반(130)에 위치한 화소들(PX), 즉 제N/2+1 행으로부터 제N 행까지의 N/2개의 행들에 위치한 화소들(PX)에 대한 상기 바이어싱 동작이 상기 제N/2+1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행될 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(예를 들어, 프레임 구간(FP)의 중간점(MP)으로부터 약 4.16ms 동안)(SH)에서, 표시 영역(110)의 상부 절반(120)에 위치한 화소들(PX)에 대한 상기 바이어싱 동작이 상기 제1 행으로부터 상기 제N/2 행까지 행 단위로 순차적으로 수행되고, 표시 영역(110)의 하부 절반(130)에 위치한 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 상기 제N/2+1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행될 수 있다.
즉, 도 2의 220에 도시된 바와 같이, 각 프레임 구간(FP)에서의 상기 데이터 기입 동작은 프레임 구간(FP)의 시작점(SP)에서 개시되고, 프레임 구간(FP) 동안(예를 들어, 약 8.3ms 동안) 상기 제1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행될 수 있다. 또한, 도 2의 240에 도시된 바와 같이, 각 프레임 구간(FP)에서의 상기 바이어싱 동작은 프레임 구간(FP)의 시작점(SP) 및 중간점(MP)에서 각각 개시되고, 프레임 구간(FP)의 시작점(SP)에서 개시된 상기 바이어싱 동작은 상기 데이터 기입 동작과 함께 프레임 구간(FP) 동안(예를 들어, 약 8.3ms 동안) 상기 제1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행되고, 프레임 구간(FP)의 중간점(MP)에서 개시된 상기 바이어싱 동작은 상기 프레임 구간(FP)의 제2 절반(SH) 및 다음 프레임 구간(FP)의 제1 절반(FH) 동안(예를 들어, 약 4.16ms + 약 4.16ms 동안, 즉 하나의 프레임 구간(FP)의 시간 길이(약 8.3ms) 동안) 상기 제1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행될 수 있다.
이와 같이, 각 프레임 구간(FP)의 시작점(SP)에서 상기 바이어싱 동작 및 상기 데이터 기입 동작이 개시되고, 각 프레임 구간(FP)의 중간점(MP)에서 상기 바이어싱 동작이 추가적으로 개시되므로, 상기 데이터 기입 동작이 약 120Hz의 상기 제1 주파수로 수행되는 경우, 상기 바이어싱 동작은 상기 제1 주파수보다 높은 약 240Hz의 상기 제2 주파수로 수행될 수 있다. 한편, 상기 데이터 기입 동작은 데이터 프로그래밍(Data Programming) 동작으로 불릴 수 있고, 상기 데이터 바이어싱 동작은, 입력 영상 데이터의 수신 없이 유기 발광 표시 장치 내에서 자체적으로 수행될 수 있으므로, 셀프 스캔(Self Scan) 동작이라 발릴 수 있다. 한편, 일 실시예에서, 각 프레임 구간(FP)의 시작점(SP)에서 개시되는 상기 바이어싱 동작 및 상기 데이터 기입 동작은 게이트 초기화 신호들(GI), 게이트 기입 신호들(GW), 게이트 보상 신호들(GC), 게이트 바이패스 신호들(GB) 및 발광 신호들(EM)에 응답하여 수행될 수 있고, 각 프레임 구간(FP)의 중간점(MP)에서 개시되는 상기 바이어싱 동작은 게이트 기입 신호들(GW), 게이트 바이패스 신호들(GB) 및 발광 신호들(EM)에 응답하여 상기 바이어싱 동작을 수행할 수 있다.
표시 패널(100)에서는, 각각의 화소들(PX)의 구동 트랜지스터들이 이전 및 현재 데이터 신호들(DS)에 기초한 구동 히스테리시스(이력 효과, Hysteresis)에 의해 서로 다른 전압-전류 특성들을 가질 수 있다. 이에 따라, 각각의 화소들(PX)이 원하는 휘도로 발광하지 않을 수 있고, 표시 패널(100)의 휘도 균일도가 저하될 수 있다. 이러한 휘도 균일도를 향상시키도록, 상기 구동 트랜지스터들에 바이어스(예를 들어, 온-바이어스)를 인가하여 상기 구동 트랜지스터들의 전압-전류 특성들을 초기화하는 바이어싱(Biasing) 동작이 수행될 수 있다. 한편, 종래의 유기 발광 표시 장치에서는, 각각의 화소들(PX)에 데이터 신호들(DS)을 기입(또는 프로그램)하는 상기 데이터 기입 동작(또는 상기 데이터 프로그래밍 동작)이 수행되면서 초기화 전압을 이용하여 상기 화소들(PX)의 구동 트랜지스터들에 대한 상기 바이어싱 동작이 수행될 수 있다. 즉, 종래의 유기 발광 표시 장치에서는, 상기 바이어싱 동작의 주파수가 상기 데이터 기입 동작의 주파수와 동일하다. 또한, 상기 데이터 기입 동작의 주파수가 상기 종래의 유기 발광 표시 장치의 해상도 또는 화소 행들의 개수에 의해 제한되고, 이에 따라 상기 바이어싱 동작의 주파수 또한 제한될 수 있다.
그러나, 본 발명의 실시예들에 따른 표시 패널(100)을 포함하는 유기 발광 표시 장치에서는, 복수의 제1 데이터 라인들(DL1)을 통하여 데이터 신호들(DS)을 인가함으로써 복수의 제1 데이터 라인들(DL1)에 연결된 화소들(PX), 즉 표시 영역(110)의 상부 절반(120)에 위치한 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되는 동안(예를 들어, 각 프레임 구간(FP)의 제1 절반(FH) 동안), 복수의 제2 데이터 라인들(DL2)을 통하여 바이어스 전압(VB)을 인가함으로써 복수의 제2 데이터 라인들(DL2)에 연결된 화소들(PX), 즉 표시 영역(110)의 하부 절반(130)에 위치한 화소들(PX)에 대한 상기 바이어싱 동작이 추가적으로 수행될 수 있다. 또한, 복수의 제2 데이터 라인들(DL2)을 통하여 데이터 신호들(DS)을 인가함으로써 복수의 제2 데이터 라인들(DL2)에 연결된 화소들(PX), 즉 표시 영역(110)의 하부 절반(130)에 위치한 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되는 동안(예를 들어, 각 프레임 구간(FP)의 제2 절반(SH) 동안), 복수의 제1 데이터 라인들(DL1)을 통하여 바이어스 전압(VB)을 인가함으로써 복수의 제1 데이터 라인들(DL1)에 연결된 화소들(PX), 즉 표시 영역(110)의 상부 절반(120)에 위치한 화소들(PX)에 대한 상기 바이어싱 동작이 추가적으로 수행될 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 패널(100)을 포함하는 유기 발광 표시 장치에서는, 상기 바이어싱 동작이 상기 데이터 기입 동작의 상기 제1 주파수(예를 들어, 약 120Hz)보다 높은 상기 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다. 이에 따라, 상기 바이어싱 동작에 의해 각각의 화소들(PX)의 구동 트랜지스터들의 전압-전류 특성들이 보다 높은 주파수(예를 들어, 약 240Hz)로 초기화될 수 있고, 본 발명의 실시예들에 따른 표시 패널(100)의 휘도 균일도가 향상될 수 있다.
일 실시예에서, 바이어스 전압 라인(VBL)을 통하여 인가되는 바이어스 전압(VB)은 데이터 신호들(DS)로서 이용 가능한 데이터 전압 범위에서 최고 데이터 전압보다 높거나 같을 수 있다. 이에 따라, 바이어스 전압(VB)에 기초한 상기 바이어싱 동작은 각각의 화소들(PX)의 구동 트랜지스터들에 온-바이어스(on-bias)를 인가함으로써 상기 구동 트랜지스터들의 전압-전류 특성들을 온-상태의 전압-전류 특성들로 초기화할 수 있다. 다른 실시예에서, 바이어스 전압 라인(VBL)을 통하여 인가되는 바이어스 전압(VB)은 매 프레임 구간(FP)마다 동적으로 변경될 수 있다. 예를 들어, 바이어스 전압(VB)은 각 프레임 구간(FP)의 데이터 신호들(DS)의 데이터 전압들(예를 들어, 각 프레임 구간(FP)의 데이터 신호들(DS)의 최고 데이터 전압)에 따라 결정될 수 있다.
또한, 종래의 유기 발광 표시 장치에서 상기 바이어싱 동작이 추가적으로 수행되는 경우, 표시 영역(110)의 상부 절반(120)에 대한 상기 추가적인 바이어싱 동작과 표시 영역(110)의 하부 절반(130)에 대한 상기 데이터 기입 동작이 동시에 수행되므로, 상기 바이어싱 동작이 수행되는 행(예를 들어, 제1 행)의 화소들(PX)에 상기 데이터 기입 동작이 수행되는 행(예를 들어, 제N/2+1 행)의 화소들(PX)에 대한 데이터 신호들(DS)이 인가될 수 있다. 이에 따라, 종래의 유기 발광 표시 장치에서 상기 바이어싱 동작이 추가적으로 수행되는 경우, 표시 영역(110)의 하부 절반(130)에 대한 영상이 표시 영역(110)의 상부 절반(120)에서도 표시되는 고스트 불량이 발생될 수 있다. 그러나, 본 발명의 실시예들에 따른 표시 패널(100)을 포함하는 유기 발광 표시 장치에서는, 복수의 제2 데이터 라인들(DL2)에 데이터 신호들(DS)을 인가하여 표시 영역(110)의 하부 절반(130)에 대한 (상기 바이어싱 동작과 함께) 상기 데이터 기입 동작이 수행되는 동안, 복수의 제1 데이터 라인들(DL1)에 바이어스 전압(VB)을 인가하여 표시 영역(110)의 상부 절반(120)에 대한 상기 추가적인 바이어스 동작을 수행할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 패널(100)을 포함하는 유기 발광 표시 장치에서는, 상기 바이어싱 동작이 상기 데이터 기입 동작의 상기 제1 주파수(예를 들어, 약 120Hz)보다 높은 상기 제2 주파수(예를 들어, 약 240Hz)로 수행되더라도, 상기 고스트 불량이 발생되지 않을 수 있다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 회로도이고, 도 4는 도 3의 표시 패널의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 5는 일 시간 구간 동안 표시 영역의 상부 절반에 위치한 제1 화소의 바이어싱 동작 및 데이터 기입 동작의 일 예를 설명하기 위한 도면이고, 도 6은 상기 일 시간 구간 동안 표시 영역의 하부 절반에 위치한 제2 화소의 바이어싱 동작의 일 예를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 패널(100a)은 표시 영역(110a)을 가지고, 표시 영역(110a)의 상부 절반(120a)에 위치한 복수의 제1 화소들(PX1), 표시 영역(110a)의 하부 절반(130a)에 위치한 복수의 제2 화소들(PX2), 복수의 제1 화소들(PX1)에 연결된 복수의 제1 데이터 라인들(DL1), 복수의 제2 화소들(PX2)에 연결된 복수의 제2 데이터 라인들(DL2), 및 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결하는 디멀티플렉싱 회로(150a)를 포함할 수 있다.
복수의 제1 화소들(PX1)과 복수의 제2 화소들(PX2)은 동일한 화소 구조를 가질 수 있다. 일 실시예에서, 복수의 제1 및 제2 화소들(PX1, PX2) 각각은, 도 3에 도시된 바와 같이, 커패시터(CST), 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
커패시터(CST)는 제2 트랜지스터(T2) 및 다이오드-연결된 제1 트랜지스터(T1)를 통하여 전달된 데이터 신호(DS)를 저장할 수 있다. 예를 들어, 커패시터(CST)는 데이터 신호(DS)를 저장하기 위한 스토리지 커패시터로 불릴 수 있다. 일 실시예에서, 커패시터(CST)는 제1 전원 전압(ELVDD)의 라인에 연결된 제1 전극, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 커패시터(CST)의 상기 제2 전극의 전압에 기초하여 구동 전류를 생성할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 상기 구동 전류를 생성하기 위한 구동 트랜지스터로 불릴 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 커패시터(CST)의 상기 제2 전극에 연결된 게이트, 제2 및 제5 트랜지스터들(T2, T5)에 연결된 제1 단자, 및 제3 및 제6 트랜지스터들(T3, T6)에 연결된 제2 단자를 포함할 수 있다.
제2 트랜지스터(T2)는 게이트 기입 신호(GW[1], GW[N/2+1])에 응답하여 데이터 라인(DL1, DL2)에 인가된 데이터 신호(DS) 또는 바이어스 전압(VB)을 제1 트랜지스터(T1)의 상기 제1 단자에 전달할 수 있다. 예를 들어, 제2 트랜지스터(T2)는 데이터 라인(DL1, DL2)의 신호/전압을 전달하기 위한 스위칭 트랜지스터로 불릴 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 게이트 기입 신호(GW[1], GW[N+1])를 수신하는 게이트, 상기 복수의 제1 및 제2 데이터 라인들(DL1, DL2) 중 상응하는 하나의 데이터 라인에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 상기 제1 단자에 연결된 제2 단자를 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 표시 영역(110a)의 상부 절반(120a)에 위치한 제1 화소(PX1)의 제2 트랜지스터(T2)의 상기 제1 단자는 복수의 제1 데이터 라인들(DL1) 중 상응하는 하나에 연결되고, 표시 영역(110a)의 하부 절반(130a)에 위치한 제2 화소(PX2)의 제2 트랜지스터(T2)의 상기 제1 단자는 복수의 제2 데이터 라인들(DL2) 중 상응하는 하나에 연결될 수 있다.
제3 트랜지스터(T3)는 게이트 보상 신호(GC[1], GW[N/2+1])에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 예를 들어, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 문턱 전압 보상을 위한 보상 트랜지스터로 불릴 수 있다. 일 실시예에서, 제3 트랜지스터(T3)는 게이트 보상 신호(GC[1], GW[N/2+1])를 수신하는 게이트, 제1 트랜지스터(T1)의 상기 제2 단자에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 상기 게이트에 연결된 제2 단자를 포함할 수 있다.
제4 트랜지스터(T4)는 게이트 초기화 신호(GI[1], GI[N/2+1])에 응답하여 커패시터(CST)의 상기 제2 전극 및 제1 트랜지스터(T1)의 상기 게이트에 제1 초기화 전압(VINT1)을 인가할 수 있다. 예를 들어, 제4 트랜지스터(T4)는 커패시터(CST) 및 제1 트랜지스터(T1)를 초기화시키기 위한 게이트 초기화 트랜지스터로 불릴 수 있다. 한편, 제1 트랜지스터(T1)의 상기 게이트에 제1 초기화 전압(VINT1)이 인가되는 경우, 제1 트랜지스터(T1)에 바이어스(예를 들어, 온-바이어스)가 인가되어 제1 트랜지스터(T1)의 전압-전류 특성이 초기화될 수 있다. 즉, 각 화소(PX1, PX2)에 대한 데이터 기입 동작과 함께 수행되는 바이어싱 동작은 제1 초기화 전압(VINT1)을 이용하여 수행될 수 있다. 일 실시예에서, 제4 트랜지스터(T4)는 게이트 초기화 신호(GI[1], GI[N/2+1])를 수신하는 게이트, 커패시터(CST)의 상기 제2 전극 및 제1 트랜지스터(T1)의 상기 게이트에 연결된 제1 단자, 및 제1 초기화 전압(VINT1)의 라인에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(T5)는 발광 신호(EM[1], EM[N/2+1])에 응답하여 제1 전원 전압(ELVDD)의 라인을 제1 트랜지스터(T1)의 상기 제1 단자에 연결하고, 제6 트랜지스터(T6)는 발광 신호(EM[1], EM[N/2+1])에 응답하여 제1 트랜지스터(T1)의 상기 제2 단자를 유기 발광 다이오드(EL)의 애노드에 연결할 수 있다. 예를 들어, 제5 및 제6 트랜지스터들(T5, T6)은 상기 구동 전류의 경로를 형성하기 위한 발광 트랜지스터들로 불릴 수 있다. 일 실시예에서, 제5 트랜지스터(T5)는 발광 신호(EM[1], EM[N/2+1])를 수신하는 게이트, 제1 전원 전압(ELVDD)의 라인에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 상기 제1 단자에 연결된 제2 단자를 포함하고, 제6 트랜지스터(T6)는 발광 신호(EM[1], EM[N/2+1])를 수신하는 게이트, 제1 트랜지스터(T1)의 상기 제2 단자에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 애노드에 연결된 제2 단자를 포함할 수 있다.
제7 트랜지스터(T7)는 게이트 바이패스 신호(GB[1], GB[N/2+1])에 응답하여 유기 발광 다이오드(EL)에 제2 초기화 전압(VINT2)을 인가할 수 있다. 예를 들어, 제7 트랜지스터(T7)는 유기 발광 다이오드(EL)의 애노드를 초기화하기 위한 애노드 초기화 트랜지스터로 불릴 수 있다. 일 실시예에서, 제7 트랜지스터(T7)는 게이트 바이패스 신호(GB[1], GB[N/2+1])를 수신하는 게이트, 제2 초기화 전압(VINT2)의 라인에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다. 일 실시예에서, 제1 초기화 전압(VINT1)의 라인과 제2 초기화 전압(VINT2)의 라인은 동일한 라인이고, 제1 초기화 전압(VINT1)과 제2 초기화 전압(VINT2)은 동일한 전압일 수 있다.
유기 발광 다이오드(EL)는, 제5 및 제6 트랜지스터들(T5, T6)이 턴-온된 동안, 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 제6 트랜지스터(T6)의 상기 제2 단자에 연결된 상기 애노드, 및 제2 전원 전압(ELVSS)의 라인에 연결된 캐소드를 포함할 수 있다.
일 실시예에서, 도 3에 도시된 바와 같이, 복수의 제1 및 제2 화소들(PX1, PX2) 각각의 제1, 제2, 제5 및 제6 트랜지스터들(T1, T2, T5, T6)은 PMOS 트랜지스터들로 구현되고, 제3, 제4 및 제7 트랜지스터들(T3, T4, T7)은 NMOS 트랜지스터들로 구현될 수 있다. 한편, 제3, 제4 및 제7 트랜지스터들(T3, T4, T7)이 NMOS 트랜지스터들로 구현되는 경우, 제3, 제4 및 제7 트랜지스터들(T3, T4, T7)의 누설 전류가 감소될 수 있다. 이에 따라, 복수의 제1 및 제2 화소들(PX1, PX2)은 커패시터(CST)에 저장된 전압을 보다 긴 시간 동안 유지할 수 있고, 따라서 저주파 구동을 수행하는 유기 발광 표시 장치에 적합할 수 있다.
디멀티플렉싱 회로(150a)는 각 프레임 구간의 제1 절반에서 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1)에 각각 연결하고, 각 프레임 구간의 제2 절반에서 복수의 데이터 채널들(DC)을 복수의 제2 데이터 라인들(DL2)에 각각 연결할 수 있다. 또한, 일 실시예에서, 디멀티플렉싱 회로(150a)는 각 프레임 구간의 상기 제1 절반에서 복수의 제2 데이터 라인들(DL2)을 바이어스 전압 라인(VBL)에 연결하고, 각 프레임 구간의 상기 제2 절반에서 복수의 제1 데이터 라인들(DL1)을 바이어스 전압 라인(VBL)에 연결할 수 있다.
이러한 동작을 수행하도록, 일 실시예에서, 디멀티플렉싱 회로(150a)는 상부 선택 신호(USS)에 응답하여 복수의 데이터 채널들(SC)을 복수의 제1 데이터 라인들(DL1)에 각각 연결하는 복수의 제1 스위치들(S1), 하부 선택 신호(LSS)에 응답하여 복수의 데이터 채널들(DC)을 복수의 제2 데이터 라인들(DL2)에 각각 연결하는 복수의 제2 스위치들(S2), 하부 선택 신호(LSS)에 응답하여 복수의 제1 데이터 라인들(DL1)을 바이어스 전압 라인(VBL)에 연결하는 복수의 제3 스위치들(S3), 및 상부 선택 신호(USS)에 응답하여 복수의 제2 데이터 라인들(DL2)을 바이어스 전압 라인(VBL)에 연결하는 복수의 제4 스위치들(S4)을 포함할 수 있다. 또한, 각 프레임 구간의 상기 제1 절반에서, 상부 선택 신호(USS)가 온 레벨(예를 들어, 로우 레벨)을 가지고, 하부 선택 신호(LSS)가 오프 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 이에 따라, 각 프레임 구간의 상기 제1 절반에서, 복수의 제1 및 제4 스위치들(S1, S4)이 턴-온되고, 복수의 데이터 채널들(SC)을 통하여 복수의 제1 데이터 라인들(DL1)에 데이터 신호들(DS)이 인가되고, 바이어스 전압 라인(VBL)을 통하여 복수의 제2 데이터 라인들(DL2)에 바이어스 전압(VB)이 인가될 수 있다. 또한, 또한, 각 프레임 구간의 상기 제2 절반에서, 상부 선택 신호(USS)가 상기 오프 레벨을 가지고, 하부 선택 신호(LSS)가 상기 온 레벨을 가질 수 있다. 이에 따라, 각 프레임 구간의 상기 제2 절반에서, 복수의 제2 및 제3 스위치들(S2, S3)이 턴-온되고, 복수의 데이터 채널들(SC)을 통하여 복수의 제2 데이터 라인들(DL2)에 데이터 신호들(DS)이 인가되고, 바이어스 전압 라인(VBL)을 통하여 복수의 제1 데이터 라인들(DL1)에 바이어스 전압(VB)이 인가될 수 있다.
이하, 표시 패널(100a)의 동작이 도 3 내지 도 6을 참조하여 설명될 것이다.
도 3 및 도 4를 참조하면, 표시 패널(100a)은 N개의 행들의 화소들(PX1, PX2)을 포함하고, 각 프레임 구간(예를 들어, 약 120Hz의 주파수에 상응하는 시간 길이(예를 들어, 약 1/120s)를 가지는 프레임 구간)(FP)에서 N개의 행들의 화소들(PX1, PX2)은 게이트 초기화 신호들(GI[1], GI[2], …, GI[N/2+1], …), 게이트 기입 신호들(GW[1], GW[2], …, GW[N/2+1], …), 게이트 보상 신호들(GC[1], GC[2], …, GC[N/2+1], …), 게이트 바이패스 신호들(GB[1], GB[2], …, GB[N/2+1], …) 및 발광 신호들(EM[1], EM[2], …, EM[N/2+1], …)을 행 단위로 순차적으로 수신할 수 있다. N개의 행들의 화소들(PX1, PX2)은, 도 4에 도시된 게이트 초기화 신호들(GI[1], GI[2], …, GI[N/2+1], …), 게이트 기입 신호들(GW[1], GW[2], …, GW[N/2+1], …), 게이트 보상 신호들(GC[1], GC[2], …, GC[N/2+1], …), 게이트 바이패스 신호들(GB[1], GB[2], …, GB[N/2+1], …) 및 발광 신호들(EM[1], EM[2], …, EM[N/2+1], …)에 응답하여 바이어싱 동작 및 게이트 기입 동작을 행 단위로 순차적으로 수행할 수 있다.
일 실시예에서, 도 4에 도시된 바와 같이, PMOS 트랜지스터들로 구현된 각 화소(PX1, PX2)의 제2, 제5 및 제6 트랜지스터들(T2, T5, T6)에 인가되는 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …) 및 발광 신호(EM[1], EM[2], …, EM[N/2+1], …)는 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들이고, NMOS 트랜지스터들로 구현된 각 화소(PX1, PX2)의 제3, 제4 및 제7 트랜지스터들(T3, T4, T7)에 인가되는 게이트 보상 신호(GC[1], GC[2], …, GC[N/2+1], …), 게이트 초기화 신호(GI[1], GI[2], …, GI[N/2+1], …) 및 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …)는 온 레벨로서 하이 레벨을 가지는 액티브 하이 신호들일 수 있다. 또한, 일 실시예에서, 도 4에 도시된 바와 같이, 각 화소(PX1, PX2)에 대한 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1]로서 상기 화소(PX1, PX2)에 대한 발광 신호(EM[1], EM[2], …, EM[N/2+1], …)가 이용될 수 있다.
또한, 각 프레임 구간(FP)의 (예를 들어, 약 1/240s의) 제1 절반(FH)에서, 표시 영역(110a)의 상부 절반(120a)에 위치한 제1 화소들(PX1)이 게이트 초기화 신호들(GI[1], GI[2], …), 게이트 기입 신호들(GW[1], GW[2], …), 게이트 보상 신호들(GC[1], GC[2], …), 게이트 바이패스 신호들(GB[1], GB[2], …) 및 발광 신호들(EM[1], EM[2], …)을 행 단위로 순차적으로 수신하는 동안, 표시 영역(110a)의 하부 절반(130a)에 위치한 제2 화소들(PX2)이 게이트 기입 신호들(GW[N/2+1], …), 게이트 바이패스 신호들(GB[N/2+1], …) 및 발광 신호들(EM[N/2+1], …)을 행 단위로 순차적으로 수신할 수 있다. 또한, 각 프레임 구간(FP)의 제1 절반(FH)에서, 상부 선택 신호(USS)가 온 레벨(예를 들어, 로우 레벨)을 가지고, 하부 선택 신호(LSS)가 오프 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 따라서, 각 프레임 구간(FP)의 제1 절반(FH)에서, 디멀티플렉싱 회로(150a)는 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1)에 연결하고, 복수의 제2 데이터 라인들(DL2)을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 각 프레임 구간(FP)의 제1 절반(FH)에서, 복수의 데이터 채널들(DC)에 연결된 복수의 제1 화소들(PX1)은 상기 바이어싱 동작 및 상기 데이터 기입 동작을 행 단위로 순차적으로 수행하고, 바이어스 전압 라인(VBL)에 연결된 복수의 제2 화소들(PX2)은 상기 바이어싱 동작을 행 단위로 순차적으로 수행할 수 있다.
예를 들어, 각 프레임 구간(FP)의 제1 절반(FH) 내의 일 시간 구간(TP)에서, 제1 행의 제1 화소들(PX1)에 온 레벨을 가지는 게이트 초기화 신호(GI[1]), 게이트 기입 신호(GW[1]), 게이트 보상 신호(GC[1]) 및 게이트 바이패스 신호(GB[1])가 인가되고, 오프 레벨을 가지는 발광 신호(EM[1])가 인가될 수 있다. 이와 동시에, 즉 상기 시간 구간(TP)에서, 제N/2+1 행의 제2 화소들(PX2)에 온 레벨을 가지는 게이트 기입 신호(GW[N/2+1]) 및 게이트 바이패스 신호(GB[N/2+1])가 인가되고, 오프 레벨을 가지는 발광 신호(EM[N/2+1])가 인가될 수 있다. 이에 따라, 상기 제1 행의 제1 화소들(PX1)은 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하고, 이와 동시에, 상기 제N/2+1 행의 제2 화소들(PX2)은 상기 바이어싱 동작을 수행할 수 있다.
예를 들어, 도 5에 도시된 바와 같이, 상기 시간 구간(TP)에서의 제1 화소(PX1@TP)는, 발광 신호(EM[1])가 상기 오프 레벨을 가지는 동안, 게이트 초기화 신호(GI[1]), 게이트 기입 신호(GW[1]), 게이트 보상 신호(GC[1]) 및 게이트 바이패스 신호(GB[1])에 응답하여 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행할 수 있다. 액티브 로우 신호인 발광 신호(EM[1])가 상기 오프 레벨을 가지는 동안, 액티브 하이 신호인 게이트 바이패스 신호(GB[1])는 상기 온 레벨을 가질 수 있고, 제7 트랜지스터(T7)는 게이트 바이패스 신호(GB[1])에 응답하여 유기 발광 다이오드(EL)의 애노드에 제2 초기화 전압(VINT2)을 인가함으로써 유기 발광 다이오드(EL)를 초기화할 수 있다. 또한, 게이트 초기화 신호(GI[1])에 응답하여 제4 트랜지스터(T4)는 커패시터(CST)의 제2 전극 및 제1 트랜지스터(T1)의 게이트에 제1 초기화 전압(VINT1)을 인가함으로써 커패시터(CST) 및 제1 트랜지스터(T1)를 초기화할 수 있다. 일 실시예에서, 제1 초기화 전압(VINT1)의 라인과 제2 초기화 전압(VINT2)의 라인은 동일한 라인이고, 제1 초기화 전압(VINT1)과 제2 초기화 전압(VINT2)은 동일한 전압일 수 있다. 한편, 제1 트랜지스터(T1)의 게이트에 제1 초기화 전압(VINT1)이 인가되면, 제1 트랜지스터(T1)에 인가되는 바이어스(예를 들어, 온-바이어스)에 의해 전압-전류 특성이 초기화될 수 있고, 이는 상기 데이터 기입 동작과 함께 수행되는 상기 바이어싱 동작이라 불릴 수 있다. 이후, 제2 트랜지스터(T2)가 게이트 기입 신호(GW[1])에 응답하여 턴-온되고, 제3 트랜지스터(T3)가 게이트 보상 신호(GC[1])에 응답하여 턴-온될 수 있다. 이 경우, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 다이오드-연결시키고, 제1 데이터 라인(DL1)에 인가된 데이터 신호(DS)가 제2 트랜지스터(T2) 및 다이오드-연결된 제1 트랜지스터(T1)를 통하여 커패시터(CST)에 전송될 수 있다. 한편, 데이터 신호(DS)가 다이오드-연결된 제1 트랜지스터(T1)를 통하여 커패시터(CST)에 전달되므로, 커패시터(CST)에는 데이터 신호(DS)로부터 제1 트랜지스터(T1)의 문턱 전압(VTH)이 감산된 전압(DS-VTH)이 인가될 수 있다. 한편, 커패시터(CST)에 전압(DS-VTH)이 인가 및 저장되는 것은 상기 데이터 기입 동작이라 불릴 수 있다. 이와 같이, 상기 시간 구간(TP)에서의 제1 화소(PX1@TP)는 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행할 수 있다.
또한, 도 6에 도시된 바와 같이, 상기 시간 구간(TP)에서의 제2 화소(PX2@TP)는, 발광 신호(EM[N/2+1])가 상기 오프 레벨을 가지는 동안, 게이트 기입 신호(GW[N/2+1]) 및 게이트 바이패스 신호(GB[N/2+1])에 응답하여 상기 바이어싱 동작을 수행할 수 있다. 제7 트랜지스터(T7)는 게이트 바이패스 신호(GB[N/2+1])에 응답하여 유기 발광 다이오드(EL)의 애노드에 제2 초기화 전압(VINT2)을 인가함으로써 유기 발광 다이오드(EL)를 초기화할 수 있다. 또한, 제2 트랜지스터(T2)가 게이트 기입 신호(GW[N/2+1])에 응답하여 턴-온될 수 있다. 이 경우, 바이어스 전압 라인(VBL)에 연결된 제2 데이터 라인(DL2)에 인가된 바이어스 전압(VB)이 제2 트랜지스터(T2)를 통하여 제1 트랜지스터(T1)의 제1 단자에 인가될 수 있다. 일 실시예에서, 데이터 신호들(DS)로서 이용 가능한 데이터 전압 범위에서 최고 데이터 전압보다 높거나 같을 수 있다. 한편, 제1 트랜지스터(T1)의 게이트에는 이전 프레임 구간에서 커패시터(CST)의 제2 전극에 저장된 전압(DS-VTH)이 인가되고, 제1 트랜지스터(T1)의 상기 제1 단자에 상기 최고 데이터 전압보다 높거나 같은 전압이 인가되므로, 제1 트랜지스터(T1)에 바이어스(예를 들어, 온-바이어스)가 인가되고, 제1 트랜지스터(T1)에 인가되는 상기 바이어스에 의해 제1 트랜지스터(T1)의 전압-전류 특성이 초기화될 수 있다. 이는 상기 데이터 기입 동작과 별도로 수행되는 상기 바이어싱 동작이라 불릴 수 있다. 한편, 상기 시간 구간(TP)에서, 제1 화소(PX1@TP)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되더라도, 제2 화소(PX2@TP)는 제1 화소(PX1@TP)가 연결된 제1 데이터 라인(DL1)과 다른 제2 데이터 라인(DL2)을 통하여 바이어스 전압(VB)을 수신하고, 제2 데이터 라인(DL2)을 통하여 수신된 바이어스 전압(VB)을 이용하여 고스트 불량 없이 상기 바이어싱 동작을 수행할 수 있다.
다시 도 4를 참조하면, 각 프레임 구간(FP)의 (예를 들어, 약 1/240s의) 제2 절반(SH)에서, 표시 영역(110a)의 하부 절반(130a)에 위치한 제2 화소들(PX2)이 게이트 초기화 신호들(GI[N/2+1], …), 게이트 기입 신호들(GW[N/2+1], …), 게이트 보상 신호들(GC[N/2+1], …), 게이트 바이패스 신호들(GB[N/2+1], …) 및 발광 신호들(EM[N/2+1], …)을 행 단위로 순차적으로 수신하는 동안, 표시 영역(110a)의 상부 절반(120a)에 위치한 제1 화소들(PX1)이 게이트 기입 신호들(GW[1], GW[2], …), 게이트 바이패스 신호들(GB[1], GB[2], …) 및 발광 신호들(EM[1], EM[2], …)을 행 단위로 순차적으로 수신할 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 상부 선택 신호(USS)가 상기 오프 레벨을 가지고, 하부 선택 신호(LSS)가 상기 온 레벨을 가질 수 있다. 따라서, 각 프레임 구간(FP)의 제2 절반(SH)에서, 디멀티플렉싱 회로(150a)는 복수의 데이터 채널들(DC)을 복수의 제2 데이터 라인들(DL2)에 연결하고, 복수의 제1 데이터 라인들(DL1)을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 각 프레임 구간(FP)의 제2 절반(SH)에서, 복수의 데이터 채널들(DC)에 연결된 복수의 제2 화소들(PX2)은 상기 바이어싱 동작 및 상기 데이터 기입 동작을 행 단위로 순차적으로 수행하고, 바이어스 전압 라인(VBL)에 연결된 복수의 제1 화소들(PX1)은 상기 바이어싱 동작을 행 단위로 순차적으로 수행할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 패널(100a)에서, 각 프레임 구간(FP)의 제1 절반(FH)에서, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(110a)의 상부 절반(120a)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(110a)의 하부 절반(130a)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작을 수행할 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(110a)의 하부 절반(130a)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(110a)의 상부 절반(120a)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작을 수행할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 패널(100a)에서는, 상기 바이어싱 동작이 고스트 불량 없이 상기 데이터 기입 동작의 제1 주파수(예를 들어, 약 120Hz)보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 회로도이고, 도 8은 도 7의 표시 패널의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널(100b)은 표시 영역(110b)을 가지고, 표시 영역(110b)의 상부 절반(120b)에 위치한 복수의 제1 화소들(PX1), 표시 영역(110b)의 하부 절반(130b)에 위치한 복수의 제2 화소들(PX2), 복수의 제1 화소들(PX1)에 연결된 복수의 제1 데이터 라인들(DL1), 복수의 제2 화소들(PX2)에 연결된 복수의 제2 데이터 라인들(DL2), 및 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결하는 디멀티플렉싱 회로(150b)를 포함할 수 있다. 도 7의 표시 패널(100b)은, 각 화소(PX1, PX2)의 제7 트랜지스터(T7)가 PMOS 트랜지스터로 구현된 것을 제외하고, 도 3의 표시 패널(100a)과 유사한 구성 및 동작을 가질 수 있다.
표시 패널(100b)에서, 각 화소(PX1, PX2)의 제1, 제2, 제5, 제6 및 제7 트랜지스터들(T1, T2, T5, T6, T7)은 PMOS 트랜지스터들로 구현되고, 제3 및 제4 트랜지스터들(T3, T4)은 NMOS 트랜지스터들로 구현될 수 있다. 이에 따라, 도 8에 도시된 바와 같이, 제2, 제5, 제6 및 제7 트랜지스터들(T2, T5, T6, T7)에 인가되는 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …), 발광 신호(EM[1], EM[2], …, EM[N/2+1], …) 및 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …)는 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들이고, 제3 및 제4 트랜지스터들(T3, T4)에 인가되는 게이트 보상 신호(GC[1], GC[2], …, GC[N/2+1], …) 및 게이트 초기화 신호(GI[1], GI[2], …, GI[N/2+1], …)는 온 레벨로서 하이 레벨을 가지는 액티브 하이 신호들일 수 있다. 또한, 일 실시예에서, 도 8에 도시된 바와 같이, 현재 행에 대한 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …)로서, 상기 현재 행에 대한 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …)가 이용될 수 있다. 다른 실시예에서, 상기 현재 행에 대한 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …)로서 이전 행에 대한 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …) 또는 다음 행에 대한 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …)가 이용될 수 있으나, 이에 한정되지 않는다.
도 8에 도시된 바와 같이, 각 프레임 구간(FP)의 제1 절반(FH)에서, 표시 영역(110b)의 상부 절반(120b)에 위치한 제1 화소들(PX1)이 게이트 초기화 신호들(GI[1], GI[2], …), 게이트 기입 신호들(GW[1], GW[2], …), 게이트 보상 신호들(GC[1], GC[2], …), 게이트 바이패스 신호들(GB[1], GB[2], …) 및 발광 신호들(EM[1], EM[2], …)을 행 단위로 순차적으로 수신하는 동안, 표시 영역(110b)의 하부 절반(130b)에 위치한 제2 화소들(PX2)이 게이트 기입 신호들(GW[N/2+1], …), 게이트 바이패스 신호들(GB[N/2+1], …) 및 발광 신호들(EM[N/2+1], …)을 행 단위로 순차적으로 수신할 수 있다. 또한, 각 프레임 구간(FP)의 제1 절반(FH)에서, 상부 선택 신호(USS)가 온 레벨을 가지고, 하부 선택 신호(LSS)가 오프 레벨을 가질 수 있다. 따라서, 각 프레임 구간(FP)의 제1 절반(FH)에서, 디멀티플렉싱 회로(150b)는 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1)에 연결하고, 복수의 제2 데이터 라인들(DL2)을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 각 프레임 구간(FP)의 제1 절반(FH)에서, 복수의 데이터 채널들(DC)에 연결된 복수의 제1 화소들(PX1)은 바이어싱 동작 및 데이터 기입 동작을 행 단위로 순차적으로 수행하고, 바이어스 전압 라인(VBL)에 연결된 복수의 제2 화소들(PX2)은 상기 바이어싱 동작을 행 단위로 순차적으로 수행할 수 있다.
또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 표시 영역(110b)의 하부 절반(130b)에 위치한 제2 화소들(PX2)이 게이트 초기화 신호들(GI[N/2+1], …), 게이트 기입 신호들(GW[N/2+1], …), 게이트 보상 신호들(GC[N/2+1], …), 게이트 바이패스 신호들(GB[N/2+1], …) 및 발광 신호들(EM[N/2+1], …)을 행 단위로 순차적으로 수신하는 동안, 표시 영역(110b)의 상부 절반(120b)에 위치한 제1 화소들(PX1)이 게이트 기입 신호들(GW[1], GW[2], …), 게이트 바이패스 신호들(GB[1], GB[2], …) 및 발광 신호들(EM[1], EM[2], …)을 행 단위로 순차적으로 수신할 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 상부 선택 신호(USS)가 상기 오프 레벨을 가지고, 하부 선택 신호(LSS)가 상기 온 레벨을 가질 수 있다. 따라서, 각 프레임 구간(FP)의 제2 절반(SH)에서, 디멀티플렉싱 회로(150b)는 복수의 데이터 채널들(DC)을 복수의 제2 데이터 라인들(DL2)에 연결하고, 복수의 제1 데이터 라인들(DL1)을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 각 프레임 구간(FP)의 제2 절반(SH)에서, 복수의 데이터 채널들(DC)에 연결된 복수의 제2 화소들(PX2)은 상기 바이어싱 동작 및 상기 데이터 기입 동작을 행 단위로 순차적으로 수행하고, 바이어스 전압 라인(VBL)에 연결된 복수의 제1 화소들(PX1)은 상기 바이어싱 동작을 행 단위로 순차적으로 수행할 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 패널(100b)에서, 각 프레임 구간(FP)의 제1 절반(FH)에서, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(110b)의 상부 절반(120b)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(110b)의 하부 절반(130b)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작을 수행할 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(110b)의 하부 절반(130b)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(110b)의 상부 절반(120b)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작을 수행할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 표시 패널(100b)에서는, 상기 바이어싱 동작이 고스트 불량 없이 상기 데이터 기입 동작의 제1 주파수(예를 들어, 약 120Hz)보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 회로도이고, 도 10은 도 9의 표시 패널의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널(100c)은 표시 영역(110c)을 가지고, 표시 영역(110c)의 상부 절반(120c)에 위치한 복수의 제1 화소들(PX1), 표시 영역(110c)의 하부 절반(130c)에 위치한 복수의 제2 화소들(PX2), 복수의 제1 화소들(PX1)에 연결된 복수의 제1 데이터 라인들(DL1), 복수의 제2 화소들(PX2)에 연결된 복수의 제2 데이터 라인들(DL2), 및 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결하는 디멀티플렉싱 회로(150c)를 포함할 수 있다. 도 9의 표시 패널(100c)은, 각 화소(PX1, PX2)의 제1 내지 제7 트랜지스터들(T1 내지 T7)가 모두 PMOS 트랜지스터들로 구현된 것을 제외하고, 도 3의 표시 패널(100a) 또는 도 7의 표시 패널(100b)과 유사한 구성 및 동작을 가질 수 있다.
표시 패널(100c)에서, 각 화소(PX1, PX2)의 제1 내지 제7 트랜지스터들(T1 내지 T7)가 모두 PMOS 트랜지스터들로 구현될 수 있다. 이에 따라, 도 10에 도시된 바와 같이, 제2 내지 제7 트랜지스터들(T2 내지 T7)에 인가되는 게이트 초기화 신호(GI[1], GI[2], …, GI[N/2+1], …), 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …), 게이트 보상 신호(GC[1], GC[2], …, GC[N/2+1], …), 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …) 및 발광 신호(EM[1], EM[2], …, EM[N/2+1], …)는 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들일 수 있다. 일 실시예에서, 도 10에 도시된 바와 같이, 현재 행에 대한 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …)로서, 상기 현재 행에 대한 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …)가 이용될 수 있다. 다른 실시예에서, 상기 현재 행에 대한 게이트 바이패스 신호(GB[1], GB[2], …, GB[N/2+1], …)로서 이전 행에 대한 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …) 또는 다음 행에 대한 게이트 기입 신호(GW[1], GW[2], …, GW[N/2+1], …)가 이용될 수 있으나, 이에 한정되지 않는다.
도 10에 도시된 바와 같이, 각 프레임 구간(FP)의 제1 절반(FH)에서, 표시 영역(110c)의 상부 절반(120c)에 위치한 제1 화소들(PX1)이 게이트 초기화 신호들(GI[1], GI[2], …), 게이트 기입 신호들(GW[1], GW[2], …), 게이트 보상 신호들(GC[1], GC[2], …), 게이트 바이패스 신호들(GB[1], GB[2], …) 및 발광 신호들(EM[1], EM[2], …)을 행 단위로 순차적으로 수신하는 동안, 표시 영역(110c)의 하부 절반(130c)에 위치한 제2 화소들(PX2)이 게이트 기입 신호들(GW[N/2+1], …), 게이트 바이패스 신호들(GB[N/2+1], …) 및 발광 신호들(EM[N/2+1], …)을 행 단위로 순차적으로 수신할 수 있다. 또한, 각 프레임 구간(FP)의 제1 절반(FH)에서, 상부 선택 신호(USS)가 온 레벨을 가지고, 하부 선택 신호(LSS)가 오프 레벨을 가질 수 있다. 따라서, 각 프레임 구간(FP)의 제1 절반(FH)에서, 디멀티플렉싱 회로(150c)는 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1)에 연결하고, 복수의 제2 데이터 라인들(DL2)을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 각 프레임 구간(FP)의 제1 절반(FH)에서, 복수의 데이터 채널들(DC)에 연결된 복수의 제1 화소들(PX1)은 바이어싱 동작 및 데이터 기입 동작을 행 단위로 순차적으로 수행하고, 바이어스 전압 라인(VBL)에 연결된 복수의 제2 화소들(PX2)은 상기 바이어싱 동작을 행 단위로 순차적으로 수행할 수 있다.
또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 표시 영역(110c)의 하부 절반(130c)에 위치한 제2 화소들(PX2)이 게이트 초기화 신호들(GI[N/2+1], …), 게이트 기입 신호들(GW[N/2+1], …), 게이트 보상 신호들(GC[N/2+1], …), 게이트 바이패스 신호들(GB[N/2+1], …) 및 발광 신호들(EM[N/2+1], …)을 행 단위로 순차적으로 수신하는 동안, 표시 영역(110c)의 상부 절반(120c)에 위치한 제1 화소들(PX1)이 게이트 기입 신호들(GW[1], GW[2], …), 게이트 바이패스 신호들(GB[1], GB[2], …) 및 발광 신호들(EM[1], EM[2], …)을 행 단위로 순차적으로 수신할 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 상부 선택 신호(USS)가 상기 오프 레벨을 가지고, 하부 선택 신호(LSS)가 상기 온 레벨을 가질 수 있다. 따라서, 각 프레임 구간(FP)의 제2 절반(SH)에서, 디멀티플렉싱 회로(150c)는 복수의 데이터 채널들(DC)을 복수의 제2 데이터 라인들(DL2)에 연결하고, 복수의 제1 데이터 라인들(DL1)을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 각 프레임 구간(FP)의 제2 절반(SH)에서, 복수의 데이터 채널들(DC)에 연결된 복수의 제2 화소들(PX2)은 상기 바이어싱 동작 및 상기 데이터 기입 동작을 행 단위로 순차적으로 수행하고, 바이어스 전압 라인(VBL)에 연결된 복수의 제1 화소들(PX1)은 상기 바이어싱 동작을 행 단위로 순차적으로 수행할 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 표시 패널(100c)에서, 각 프레임 구간(FP)의 제1 절반(FH)에서, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(110c)의 상부 절반(120c)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(110c)의 하부 절반(130c)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작을 수행할 수 있다. 또한, 각 프레임 구간(FP)의 제2 절반(SH)에서, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(110c)의 하부 절반(130c)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(110c)의 상부 절반(120c)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작을 수행할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 표시 패널(100c)에서는, 상기 바이어싱 동작이 고스트 불량 없이 상기 데이터 기입 동작의 제1 주파수(예를 들어, 약 120Hz)보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다.
도 11은 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 도면이다.
도 11을 참조하면, 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널(300)은 N개(N은 2 이상의 정수)의 행들 및 M개(M은 2 이상의 정수)의 열들에 위치하는 복수의 화소들(PX), 제1 방향으로 연장된 M개의 제1 데이터 라인들(DL1), 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 제1 데이터 라인들(DL1)과 교번하여 배치되는 M개의의 제2 데이터 라인들(DL2), 및 디멀티플렉싱 회로(350)를 포함할 수 있다. 도 11의 표시 패널(300)은, 복수의 화소들(PX)과 제1 및 제2 데이터 라인들(DL1, DL2)의 연결 관계를 제외하고, 도 1의 표시 패널(100)과 유사한 구성 및 동작을 가질 수 있다. 한편, 도 11에는 설명의 편의상 8개의 행들에 위치한 복수의 화소들(PX)을 포함하는 표시 패널(300)의 예가 도시되어 있으나, 표시 패널(300)의 화소 행들의 개수는 이에 한정되지 않는다.
상기 N개의 행들 중 제K 번째 행(K는 1 이상 및 N/2 이하의 정수)의 복수의 화소들(PX)과 상기 N개의 행들 중 제N/2+K 번째 행의 복수의 화소들(PX)은 제1 데이터 라인들(DL1) 및 제2 데이터 라인들(DL2) 중 서로 다른 데이터 라인들에 연결될 수 있다. 일 실시예에서, 도 11에 도시된 바와 같이, 표시 영역(310)의 상부 절반(320)에 위치한 복수의 화소들(PX), 즉 제1 내지 제N/2 행들에 위치한 복수의 화소들(PX) 중, 홀수 번째 행의 복수의 화소들(PX)은 제1 데이터 라인들(DL1)에 연결되고, 짝수 번째 행의 복수의 화소들(PX)은 제2 데이터 라인들(DL2)에 연결될 수 있다. 반면에, 표시 영역(310)의 하부 절반(330)에 위치한 복수의 화소들(PX), 즉 제N/2+1 내지 제N 행들에 위치한 복수의 화소들(PX) 중, 홀수 번째 행의 복수의 화소들(PX)은 제2 데이터 라인들(DL2)에 연결되고, 짝수 번째 행의 복수의 화소들(PX)은 제1 데이터 라인들(DL1)에 연결될 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 표시 영역(310)의 상부 절반(320)에서, 제1 및 제3 행들에 위치한 복수의 화소들(PX)은 제1 데이터 라인들(DL1)에 연결되고, 제2 및 제4 행들에 위치한 복수의 화소들(PX)은 제2 데이터 라인들(DL2)에 연결될 수 있다. 또한, 표시 영역(310)의 하부 절반(330)에서, 제5 및 제7 행들에 위치한 복수의 화소들(PX)은 제2 데이터 라인들(DL2)에 연결되고, 제6 및 제8 행들에 위치한 복수의 화소들(PX)은 제1 데이터 라인들(DL1)에 연결될 수 있다.
디멀티플렉싱 회로(350)는 데이터 드라이버(150)의 복수의 데이터 채널들(DC)을 제1 데이터 라인들(DL1) 또는 제2 데이터 라인들(DL2)에 선택적으로 연결하고, 제1 데이터 라인들(DL1) 및 제2 데이터 라인들(DL2) 중 복수의 데이터 채널들(DC)에 연결되지 않은 데이터 라인들을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 상기 제K 번째 행의 복수의 화소들(PX)에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제N/2+K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행되고, 상기 제N/2+K 행의 복수의 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행될 수 있다.
도 11에 도시된 예에서, 제1 행의 화소들(PX)에 게이트 초기화 신호(GI), 게이트 기입 신호(GW), 게이트 보상 신호(GC), 게이트 바이패스 신호(GB) 및 발광 신호(EM)가 인가되는 동안, 제1 행의 화소들(PX)이 연결된 제1 데이터 라인들(DL1)이 복수의 데이터 채널들(DC)에 연결되어 제1 행의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행될 수 있다. 이와 동시에, 제5 행의 화소들(PX)에 게이트 기입 신호들(GW), 게이트 바이패스 신호들(GB) 및 발광 신호들(EM)가 인가되고, 제5 행의 화소들(PX)이 연결된 제2 데이터 라인들(DL2)이 바이어스 전압 라인(VBL)에 연결되어 제5 행의 화소들(PX)에 대한 상기 바이어싱 동작이 수행될 수 있다. 이어서, 제2 행의 화소들(PX)이 연결된 제2 데이터 라인들(DL2)이 복수의 데이터 채널들(DC)에 연결되어 제2 행의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되고, 이와 동시에, 제6 행의 화소들(PX)이 연결된 제1 데이터 라인들(DL1)이 바이어스 전압 라인(VBL)에 연결되어 제6 행의 화소들(PX)에 대한 상기 바이어싱 동작이 수행될 수 있다. 이러한 방식으로, 제1 내지 제4 행들의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 행 단위로 순차적으로 수행되는 동안, 제5 내지 제8 행들의 화소들(PX)에 대한 상기 바이어싱 동작이 행 단위로 순차적으로 수행될 수 있다. 또한, 제5 내지 제8 행들의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 행 단위로 순차적으로 수행되는 동안, 제1 내지 제4 행들의 화소들(PX)에 대한 상기 바이어싱 동작이 행 단위로 순차적으로 수행될 수 있다.
이에 따라, 본 발명의 다른 실시예들에 따른 표시 패널(300)을 포함하는 유기 발광 표시 장치에서는, 상기 바이어싱 동작이 상기 데이터 기입 동작의 제1 주파수(예를 들어, 약 120Hz)보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다. 이에 따라, 상기 바이어싱 동작에 의해 각각의 화소들(PX)의 구동 트랜지스터들의 전압-전류 특성들이 보다 높은 주파수(예를 들어, 약 240Hz)로 초기화될 수 있고, 고스트 불량 없이 표시 패널(300)의 휘도 균일도가 향상될 수 있다.
도 12는 본 발명의 또 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 도면이다.
도 12를 참조하면, 본 발명의 또 다른 실시예들에 따른 유기 발광 표시 장치의 표시 패널(400)은 N개(N은 2 이상의 정수)의 행들 및 M개(M은 2 이상의 정수)의 열들에 위치하는 복수의 화소들(PX), 제1 방향으로 연장된 M개의 제1 데이터 라인들(DL1), 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 제1 데이터 라인들(DL1)과 교번하여 배치되는 M개의의 제2 데이터 라인들(DL2), 및 디멀티플렉싱 회로(450)를 포함할 수 있다. 도 12의 표시 패널(400)은, 복수의 화소들(PX)과 제1 및 제2 데이터 라인들(DL1, DL2)의 연결 관계를 제외하고, 도 1의 표시 패널(100) 또는 도 11의 표시 패널(300)과 유사한 구성 및 동작을 가질 수 있다. 한편, 도 12에는 설명의 편의상 8개의 행들에 위치한 복수의 화소들(PX)을 포함하는 표시 패널(400)의 예가 도시되어 있으나, 표시 패널(400)의 화소 행들의 개수는 이에 한정되지 않는다.
상기 N개의 행들 중 제K 번째 행(K는 1 이상 및 N/2 이하의 정수)의 복수의 화소들(PX)과 상기 N개의 행들 중 제N/2+K 번째 행의 복수의 화소들(PX)은 제1 데이터 라인들(DL1) 및 제2 데이터 라인들(DL2) 중 서로 다른 데이터 라인들에 연결될 수 있다. 일 실시예에서, 도 12에 도시된 바와 같이, 표시 영역(410)의 상부 절반(420)에 위치한 복수의 화소들(PX), 즉 제1 내지 제N/2 행들에 위치한 복수의 화소들(PX)은 L개(L은 2 이상 및 N/2 이하의 정수)의 행들(도 12의 예에서, 2 개의 행들)마다 제1 데이터 라인들(DL1) 또는 제2 데이터 라인들(DL2)에 교번하여 연결되고, 표시 영역(410)의 하부 절반(430)에 위치한 복수의 화소들(PX), 즉 제N/2+1 내지 제N 행들에 위치한 복수의 화소들(PX)은 L개의 행들마다 제2 데이터 라인들(DL2) 또는 제1 데이터 라인들(DL1)에 교번하여 연결될 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 표시 영역(410)의 상부 절반(420)에서, 제1 및 제2 행들에 위치한 복수의 화소들(PX)은 제1 데이터 라인들(DL1)에 연결되고, 제3 및 제4 행들에 위치한 복수의 화소들(PX)은 제2 데이터 라인들(DL2)에 연결될 수 있다. 또한, 표시 영역(410)의 하부 절반(430)에서, 제5 및 제6 행들에 위치한 복수의 화소들(PX)은 제2 데이터 라인들(DL2)에 연결되고, 제7 및 제8 행들에 위치한 복수의 화소들(PX)은 제1 데이터 라인들(DL1)에 연결될 수 있다.
디멀티플렉싱 회로(450)는 데이터 드라이버(150)의 복수의 데이터 채널들(DC)을 제1 데이터 라인들(DL1) 또는 제2 데이터 라인들(DL2)에 선택적으로 연결하고, 제1 데이터 라인들(DL1) 및 제2 데이터 라인들(DL2) 중 복수의 데이터 채널들(DC)에 연결되지 않은 데이터 라인들을 바이어스 전압 라인(VBL)에 연결할 수 있다. 이에 따라, 상기 제K 번째 행의 복수의 화소들(PX)에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제N/2+K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행되고, 상기 제N/2+K 행의 복수의 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행될 수 있다.
도 12에 도시된 예에서, 제1 및 제2 행들의 화소들(PX)이 연결된 제1 데이터 라인들(DL1)이 복수의 데이터 채널들(DC)에 연결되어 제1 및 제2 행들의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되고, 이와 동시에, 제5 및 제6 행들의 화소들(PX)이 연결된 제2 데이터 라인들(DL2)이 바이어스 전압 라인(VBL)에 연결되어 제5 및 제6 행들의 화소들(PX)에 대한 상기 바이어싱 동작이 수행될 수 있다. 이어서, 제3 및 제4 행들의 화소들(PX)이 연결된 제2 데이터 라인들(DL2)이 복수의 데이터 채널들(DC)에 연결되어 제3 및 제4 행들의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되고, 이와 동시에, 제7 및 제8 행들의 화소들(PX)이 연결된 제1 데이터 라인들(DL1)이 바이어스 전압 라인(VBL)에 연결되어 제7 및 제8 행들의 화소들(PX)에 대한 상기 바이어싱 동작이 수행될 수 있다. 이어서, 제5 및 제6 행들의 화소들(PX)이 연결된 제2 데이터 라인들(DL2)이 복수의 데이터 채널들(DC)에 연결되어 제5 및 제6 행들의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되고, 이와 동시에, 제1 및 제2 행들의 화소들(PX)이 연결된 제1 데이터 라인들(DL1)이 바이어스 전압 라인(VBL)에 연결되어 제1 및 제2 행들의 화소들(PX)에 대한 상기 바이어싱 동작이 수행될 수 있다. 이어서, 제7 및 제8 행들의 화소들(PX)이 연결된 제1 데이터 라인들(DL1)이 복수의 데이터 채널들(DC)에 연결되어 제7 및 제8 행들의 화소들(PX)에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되고, 이와 동시에, 제3 및 제4 행들의 화소들(PX)이 연결된 제2 데이터 라인들(DL2)이 바이어스 전압 라인(VBL)에 연결되어 제3 및 제4 행들의 화소들(PX)에 대한 상기 바이어싱 동작이 수행될 수 있다.
이에 따라, 본 발명의 또 다른 실시예들에 따른 표시 패널(400)을 포함하는 유기 발광 표시 장치에서는, 상기 바이어싱 동작이 상기 데이터 기입 동작의 제1 주파수(예를 들어, 약 120Hz)보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다. 이에 따라, 상기 바이어싱 동작에 의해 각각의 화소들(PX)의 구동 트랜지스터들의 전압-전류 특성들이 보다 높은 주파수(예를 들어, 약 240Hz)로 초기화될 수 있고, 고스트 불량 없이 표시 패널(400)의 휘도 균일도가 향상될 수 있다.
도 13은 본 발명의 실시예들에 따른 표시 패널을 포함하는 유기 발광 표시 장치를 나타내는 블록도이다.
도 13을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치(500)는 표시 패널(510), 데이터 드라이버(550), 게이트 드라이버(560), 발광 드라이버(570), 및 컨트롤러(580)를 포함할 수 있다.
표시 패널(510)은 표시 영역(520)을 가지고, 표시 영역(520)의 상부 절반(522)에 위치한 복수의 제1 화소들(PX1) 및 표시 영역(520)의 하부 절반(524)에 위치한 복수의 제2 화소들(PX2)을 포함할 수 있다. 실시예들에 따라, 표시 패널(510)은 도 1의 표시 패널(100), 도 3의 표시 패널(100a), 도 7의 표시 패널(100b), 도 9의 표시 패널(100c), 도 11의 표시 패널(300) 또는 도 12의 표시 패널(400)일 수 있다. 표시 패널(510)은, 제1 방향(예를 들어, 수직 방향)으로 연장되고, 복수의 제1 화소들(PX1)에 연결된 복수의 제1 데이터 라인들(DL1), 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향(예를 들어, 수평 방향)을 따라 복수의 제1 데이터 라인들(DL1)과 교번하여 배치되며, 복수의 제2 화소들(PX2)에 연결된 복수의 제2 데이터 라인들(DL2), 및 데이터 드라이버(550)의 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결하는 디멀티플렉싱 회로(540)를 더 포함할 수 있다. 일 실시예에서, 디멀티플렉싱 회로(540)는 컨트롤러(580)로부터 상부 및 하부 선택 신호들을 수신하고, 상기 상부 및 하부 선택 신호들에 응답하여 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결할 수 있다.
데이터 드라이버(550)는 컨트롤러(580)로부터 수신된 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)에 기초하여 복수의 제1 및 제2 화소들(PX1, PX2)에 데이터 신호들(DS)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 데이터 드라이버(550)는 데이터 신호들(DS)이 출력되는 복수의 데이터 채널들(DC)을 포함할 수 있다. 여기서, 각 데이터 채널(DC)은 상응하는 데이터 신호(DS)를 출력하는 데이터 드라이버(550)의 구성요소(예를 들어, 출력 버퍼, 디지털-아날로그 변환기 등)를 의미하거나, 상응하는 데이터 신호(DS)를 출력되는 라인을 의미하거나, 상기 구성요소 및 상기 라인의 조합을 의미할 수 있다. 또한, 일 실시예에서, 데이터 드라이버(550) 및 컨트롤러(580)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(550) 및 컨트롤러(580)는 각각 별개의 집적 회로들로 구현될 수 있다.
게이트 드라이버(560)는 컨트롤러(580)로부터 수신된 게이트 제어 신호(GCTRL)에 기초하여 복수의 제1 및 제2 화소들(PX1, PX2)에 게이트 초기화 신호들(GI), 게이트 기입 신호들(GW) 및 게이트 보상 신호들(GC)을 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 게이트 드라이버(560)는 복수의 제1 및 제2 화소들(PX1, PX2)에 게이트 바이패스 신호들(GB)을 더욱 제공할 수 있다. 일 실시예에서, 게이트 제어 신호(GCTRL)는 스캔 개시 신호, 게이트 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 게이트 드라이버(560)는 표시 패널(510)의 주변 영역에 집적 또는 형성될 수 있다. 다른 실시예에서, 게이트 드라이버(560)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
발광 드라이버(570)는 컨트롤러(580)로부터 수신된 발광 제어 신호(EMCTRL)에 기초하여 복수의 제1 및 제2 화소들(PX1, PX2)에 발광 신호들(EM)을 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 발광 제어 신호(EMCTRL)는 발광 개시 신호, 발광 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 발광 신호들(EM)이 게이트 바이패스 신호들(GB)로 이용될 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 발광 드라이버(570)는 표시 패널(510)의 상기 주변 영역에 집적 또는 형성될 수 있다. 다른 실시예에서, 발광 드라이버(570)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller))(580)는 외부의 호스트(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit; GPU) 또는 그래픽 카드(Graphic Card))로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 수신할 수 있다. 일 실시예에서, 제어 신호(CTRL)는 메인 클록 신호, 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(580)는 데이터 드라이버(550)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(550)를 제어할 수 있고, 게이트 드라이버(560)에 게이트 제어 신호(GCTRL)을 제공하여 게이트 드라이버(560)를 제어할 수 있고, 발광 드라이버(570)에 발광 제어 신호(EMCTRL)를 제공하여 발광 드라이버(570)를 제어할 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치(500)에서는, 표시 패널(510)이 N개의 행들의 화소들(PX1, PX2)을 포함하고, 제K 번째 행(K는 1 이상 및 N/2 이하의 정수)의 화소들(PX1)에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 제N/2+K 번째 행의 화소들(PX2)에 대한 바이어싱 동작이 수행되고, 상기 제N/2+K 행의 화소들(PX2)에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제K 번째 행의 화소들(PX1)에 대한 바이어싱 동작이 수행될 수 있다. 일 실시예에서, 각 프레임 구간의 제1 절반에서, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(520)의 상부 절반(522)에 위치한 제1 화소들(PX1)이 바이어싱 동작 및 데이터 기입 동작을 수행하는 동안, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(520)의 하부 절반(524)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작을 수행할 수 있다. 또한, 각 프레임 구간의 제2 절반에서, 복수의 제2 데이터 라인들(DL2)을 이용하여 표시 영역(520)의 하부 절반(524)에 위치한 제2 화소들(PX2)이 상기 바이어싱 동작 및 상기 데이터 기입 동작을 수행하는 동안, 복수의 제1 데이터 라인들(DL1)을 이용하여 표시 영역(520)의 상부 절반(522)에 위치한 제1 화소들(PX1)이 상기 바이어싱 동작을 수행할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 유기 발광 표시 장치(500)에서는, 상기 바이어싱 동작이 고스트 불량 없이 상기 데이터 기입 동작의 제1 주파수보다 높은 제2 주파수로 수행될 수 있다.
도 14는 본 발명의 다른 실시예들에 따른 표시 패널을 포함하는 유기 발광 표시 장치를 나타내는 블록도이고, 도 15는 도 14의 유기 발광 표시 장치의 바이어싱 동작 및 데이터 기입 동작의 일 예를 나타내는 타이밍도이다.
도 14를 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치(600)는 표시 패널(610), 데이터 드라이버(650), 게이트 드라이버(660), 발광 드라이버(670), 및 컨트롤러(680)를 포함할 수 있다. 표시 패널(610)은 표시 영역(620)의 상부 절반(622)에 위치한 복수의 제1 화소들(PX1), 표시 영역(620)의 하부 절반(624)에 위치한 복수의 제2 화소들(PX2), 복수의 제1 화소들(PX1)에 연결된 복수의 제1 데이터 라인들(DL1), 복수의 제2 화소들(PX2)에 연결된 복수의 제2 데이터 라인들(DL2), 및 복수의 데이터 채널들(DC)을 복수의 제1 데이터 라인들(DL1) 또는 복수의 제2 데이터 라인들(DL2)에 선택적으로 연결하는 디멀티플렉싱 회로(640)를 포함할 수 있다. 한편, 도 14의 유기 발광 표시 장치(600)는, 컨트롤러(680)가 정지 영상 검출기(690)를 포함하는 것을 제외하고, 도 13의 유기 발광 표시 장치(500)와 유사한 구성 및 동작을 가질 수 있다.
컨트롤러(680)는 입력 영상 데이터(IDAT)가 정지 영상을 나타내는지 여부를 판단하는 정지 영상 검출기(690)를 포함할 수 있다. 일 실시예에서, 정지 영상 검출기(690)는, 이전 프레임 구간에서의 입력 영상 데이터(IDAT)가 현재 프레임 구간에서의 입력 영상 데이터(IDAT)와 동일한 경우, 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내는 것으로 판단할 수 있다.
컨트롤러(680)는, 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내지 않는 것으로 판단된 경우, 예를 들어, 입력 영상 데이터(IDAT)가 동영상을 나타내는 것으로 판단된 경우, 표시 패널(610)에 대한 구동 주파수를 제1 주파수로 결정할 수 있다. 일 실시예에서, 상기 제1 주파수는 일반 구동 주파수로서, 외부의 호스트로부터 수신되는 입력 영상 데이터(IDAT)의 입력 프레임 주파수(IFF)일 수 있다. 예를 들어, 상기 제1 주파수는 약 120Hz 또는 약 60Hz일 수 있으나, 이에 한정되지 않는다.
컨트롤러(680)는, 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내 것으로 판단된 경우, 표시 패널(610)에 대한 상기 구동 주파수를 상기 제1 주파수보다 낮은 제3 주파수로 결정할 수 있다. 일 실시예에서, 상기 제3 주파수는 (예를 들어, 약 120Hz 또는 약 60Hz의) 상기 일반 구동 주파수보다 낮은 임의의 주파수일 수 있다. 또한, 일 실시예에서, 컨트롤러(680)는 상기 정지 영상의 휘도(또는 계조)에 따라 상기 정지 영상의 플리커 수치를 결정하고, 상기 플리커 수치에 따라 상기 제3 주파수를 결정할 수 있으나, 이에 한정되지 않는다. 표시 패널(610)에 대한 상기 구동 주파수가 상기 제3 주파수로 결정된 경우, 컨트롤러(680)는 데이터 드라이버(650)에 출력 영상 데이터(ODAT)를 상기 제3 주파수로 제공함으로써, 표시 패널(610)이 상기 제1 주파수보다 낮은 상기 제3 주파수로 구동 또는 리프레쉬되게 할 수 있다. 예를 들어, 컨트롤러(680)가 입력 프레임 주파수(IFF)보다 낮은 출력 프레임 주파수(OFF)로 출력 영상 데이터(ODAT)를 출력함으로써, 표시 패널(610)이 입력 프레임 주파수(IFF)보다 낮은 출력 프레임 주파수(OFF)로 구동되게 할 수 있다.
일 실시예에서, 컨트롤러(680)는, 표시 패널(610)에 대한 상기 구동 주파수를 상기 제1 주파수로 결정된 경우, 표시 패널(610)에 대한 데이터 기입 동작이 상기 제1 주파수로 수행되고, 표시 패널(610)에 대한 바이어싱 동작이 상기 제1 주파수보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행되도록, 게이트 드라이버(660)를 제어할 수 있다. 또한, 컨트롤러(680)는, 표시 패널(610)에 대한 상기 구동 주파수가 상기 제3 주파수로 결정된 경우, 표시 패널(610)에 대한 상기 데이터 기입 동작이 상기 제3 주파수로 수행되고, 표시 패널(610)에 대한 바이어싱 동작이 상기 제2 주파수(예를 들어, 약 240Hz)로 수행되도록, 게이트 드라이버(660)를 제어할 수 있다.
예를 들어, 도 15에 도시된 바와 같이, 제1 및 제2 프레임 구간들(FP1, FP2)에서, 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내지 않는 경우, 즉 입력 영상 데이터(IDAT)가 상기 동영상을 나타내는 경우, 표시 패널(610)에 대한 상기 데이터 기입 동작이 약 120Hz의 상기 제1 주파수로 수행되고, 표시 패널(610)에 대한 상기 바이어싱 동작이 약 240Hz의 상기 제2 주파수로 수행될 수 있다. 이를 위하여, 게이트 드라이버(660)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 120Hz의 상기 제1 주파수로 게이트 초기화 신호(GI) 및 게이트 보상 신호(GC)를 제공하고, 복수의 제1 및 제2 화소들(PX1, PX2)에 약 240Hz의 상기 제2 주파수로 게이트 기입 신호(GW)를 제공할 수 있다. 또한, 일 실시예에서, 발광 드라이버(670)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 240Hz의 상기 제2 주파수로 발광 신호(EM)를 제공하고, 게이트 드라이버(660) 또는 발광 드라이버(670)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 240Hz의 상기 제2 주파수로 게이트 바이패스 신호(GB)를 제공할 수 있다. 이에 따라, 제1 및 제2 프레임 구간들(FP1, FP2)에서, 약 120Hz의 상기 제1 주파수로 데이터 프로그래밍 동작이 수행되고, 약 240Hz의 상기 제2 주파수로 셀프 스캔 동작이 수행될 수 있다.
또한, 제3 내지 제10 프레임 구간들(FP3 내지 FP10)에서, 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내는 경우, 컨트롤러(680)는 표시 패널(610)에 대한 상기 구동 주파수를 상기 제1 주파수보다 낮은 제3 주파수(도 15의 예에서, 약 30Hz)로 결정할 수 있다. 이 경우, 표시 패널(610)에 대한 상기 데이터 기입 동작이 약 30Hz의 상기 제3 주파수로 수행되나, 표시 패널(610)에 대한 상기 바이어싱 동작은 약 240Hz의 상기 제2 주파수로 수행될 수 있다. 이를 위하여, 게이트 드라이버(660)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 30Hz의 상기 제3 주파수로 게이트 초기화 신호(GI) 및 게이트 보상 신호(GC)를 제공할 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 게이트 드라이버(660)는 제3 내지 제6 프레임 구간들(FP3 내지 FP6) 중 하나(FP3)에서만 또한 제7 내지 제10 프레임 구간들(FP7 내지 FP10) 중 하나(FP7)에서만 게이트 초기화 신호(GI) 및 게이트 보상 신호(GC)를 제공함으로써, 게이트 초기화 신호(GI) 및 게이트 보상 신호(GC)가 약 30Hz의 상기 제3 주파수로 제공되게 할 수 있다. 또한, 게이트 드라이버(660)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 240Hz의 상기 제2 주파수로 게이트 기입 신호(GW)를 제공할 수 있다. 또한, 일 실시예에서, 발광 드라이버(670)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 240Hz의 상기 제2 주파수로 발광 신호(EM)를 제공하고, 게이트 드라이버(660) 또는 발광 드라이버(670)는 복수의 제1 및 제2 화소들(PX1, PX2)에 약 240Hz의 상기 제2 주파수로 게이트 바이패스 신호(GB)를 제공할 수 있다. 이에 따라, 제3 내지 제10 프레임 구간들(FP3 내지 FP10)에서, 약 30Hz의 상기 제3 주파수로 데이터 프로그래밍 동작이 수행되고, 약 240Hz의 상기 제2 주파수로 셀프 스캔 동작이 수행될 수 있다.
이에 따라, 본 발명의 실시예들에 따른 유기 발광 표시 장치(600)에서 입력 프레임 주파수(IFF)보다 낮은 출력 프레임 주파수(OFF)로 표시 패널(610)을 구동하는 저주파 구동이 수행되더라도, 표시 패널(610)에 대한 상기 바이어싱 동작 또는 상기 셀프 스캔 동작은 입력 프레임 주파수(IFF)보다 높은 제2 주파수(예를 들어, 약 240Hz)로 수행될 수 있다. 이에 따라, 상기 저주파 구동이 수행되더라도, 본 발명의 실시예들에 따른 유기 발광 표시 장치(600)의 휘도 균일도가 향상될 수 있다.
도 16은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 16을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 유기 발광 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1160)에서, 표시 영역의 상부 절반에 복수의 제1 화소들이 위치하고, 상기 표시 영역의 하부 절반에 복수의 제2 화소들이 위치하며, 복수의 제1 데이터 라인들이 상기 복수의 제1 화소들에 연결되고, 복수의 제2 데이터 라인들이 상기 복수의 제2 화소들에 연결되며, 디멀티플렉싱 회로가 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들 또는 상기 복수의 제2 데이터 라인들에 선택적으로 연결할 수 있다. 따라서, 상기 복수의 제1 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안 상기 복수의 제2 화소들에 대한 바이어싱 동작이 더욱 수행될 수 있고, 상기 복수의 제2 화소들에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 수행되는 동안 상기 복수의 제1 화소들에 대한 상기 바이어싱 동작이 더욱 수행될 수 있다. 이에 따라, 유기 발광 표시 장치(1160)에서, 고스트 불량 없이 상기 데이터 기입 동작의 주파수보다 높은 주파수로 상기 바이어싱 동작이 수행될 수 있다.
다른 실시예에서, 유기 발광 표시 장치(1160)에서, 제K 번째 행의 복수의 화소들과 제N/2+K 번째 행의 상기 복수의 화소들은 제1 데이터 라인들 및 제2 데이터 라인들 중 서로 다른 데이터 라인들에 연결되고, 디멀티플렉싱 회로가 복수의 데이터 채널들을 상기 제1 데이터 라인들 또는 상기 제2 데이터 라인들에 선택적으로 연결하고, 상기 제1 데이터 라인들 및 상기 제2 데이터 라인들 중 상기 복수의 데이터 채널들에 연결되지 않은 데이터 라인들을 바이어스 전압 라인에 연결한다. 따라서, 상기 제K 번째 행의 복수의 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제N/2+K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행되고, 상기 제N/2+K 행의 복수의 화소들에 대한 바이어싱 동작 및 데이터 기입 동작이 수행되는 동안, 상기 제K 번째 행의 상기 복수의 화소들에 대한 바이어싱 동작이 수행될 수 있다. 이에 따라, 유기 발광 표시 장치(1160)에서, 고스트 불량 없이 상기 데이터 기입 동작의 주파수보다 높은 주파수로 상기 바이어싱 동작이 수행될 수 있다.
실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 100a, 100b, 100c, 300, 400, 510, 610: 표시 패널
110, 110a, 110b, 110c, 310, 410, 520, 620: 표시 영역
120, 120a, 120b, 120c, 320, 420, 522, 622: 상부 절반
130, 130a, 130b, 130c, 330, 430, 524, 624: 하부 절반
150, 150a, 150b, 150c, 350, 450, 540, 640: 디멀티플렉싱 회로
500, 600: 유기 발광 표시 장치
550, 650: 데이터 드라이버
560, 660: 게이트 드라이버
570, 670: 발광 드라이버
580, 680: 컨트롤러
690: 정지 영상 검출기

Claims (20)

  1. 표시 영역을 가지는 유기 발광 표시 장치의 표시 패널에 있어서,
    상기 표시 영역의 상부 절반에 위치한 복수의 제1 화소들;
    상기 표시 영역의 하부 절반에 위치한 복수의 제2 화소들;
    제1 방향으로 연장되고, 상기 복수의 제1 화소들에 연결된 복수의 제1 데이터 라인들;
    상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 복수의 제1 데이터 라인들과 교번하여 배치되며, 상기 복수의 제2 화소들에 연결된 복수의 제2 데이터 라인들; 및
    상기 유기 발광 표시 장치의 데이터 드라이버의 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들 또는 상기 복수의 제2 데이터 라인들에 선택적으로 연결하는 디멀티플렉싱 회로를 포함하는 표시 패널.
  2. 제1 항에 있어서, 상기 디멀티플렉싱 회로는,
    프레임 구간의 제1 절반에서 상기 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들에 각각 연결하고,
    상기 프레임 구간의 제2 절반에서 상기 복수의 데이터 채널들을 상기 복수의 제2 데이터 라인들에 각각 연결하는 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서, 상기 디멀티플렉싱 회로는,
    상기 프레임 구간의 상기 제1 절반에서 상기 복수의 제2 데이터 라인들을 바이어스 전압 라인에 연결하고,
    상기 프레임 구간의 상기 제2 절반에서 상기 복수의 제1 데이터 라인들을 상기 바이어스 전압 라인에 연결하는 것을 특징으로 하는 표시 패널.
  4. 제3 항에 있어서, 상기 바이어스 전압 라인에 인가되는 바이어스 전압은 최고 데이터 전압보다 높은 것을 특징으로 하는 표시 패널.
  5. 제3 항에 있어서, 상기 바이어스 전압 라인에 인가되는 바이어스 전압은 매 프레임 구간마다 변경되는 것을 특징으로 하는 표시 패널.
  6. 제1 항에 있어서,
    상기 표시 패널에 대한 데이터 기입 동작은 제1 주파수로 수행되고,
    상기 표시 패널에 대한 바이어싱 동작은 상기 제1 주파수보다 높은 제2 주파수로 수행되는 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서, 프레임 구간의 시간 길이는 상기 제1 주파수에 상응하도록 결정되고,
    상기 표시 패널에 대한 상기 데이터 기입 동작은 상기 프레임 구간에서 한 번 수행되고,
    상기 표시 패널에 대한 상기 바이어싱 동작은 상기 프레임 구간에서 두 번 수행되는 것을 특징으로 하는 표시 패널.
  8. 제6 항에 있어서,
    상기 복수의 제1 화소들은 제1 행으로부터 제N/2 행까지의 N/2개의 행들(N은 2 이상의 정수)에 위치하고,
    상기 복수의 제2 화소들은 제N/2+1 행으로부터 제N 행까지의 N/2개의 행들에 위치하며,
    프레임 구간의 제1 절반에서, 상기 복수의 제1 화소들에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 상기 제1 행으로부터 상기 제N/2 행까지 행 단위로 순차적으로 수행되고, 상기 복수의 제2 화소들에 대한 상기 바이어싱 동작이 상기 제N/2+1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행되며,
    상기 프레임 구간의 제2 절반에서, 상기 복수의 제1 화소들에 대한 상기 바이어싱 동작이 상기 제1 행으로부터 상기 제N/2 행까지 행 단위로 순차적으로 수행되고, 상기 복수의 제2 화소들에 대한 상기 바이어싱 동작 및 상기 데이터 기입 동작이 상기 제N/2+1 행으로부터 상기 제N 행까지 행 단위로 순차적으로 수행되는 것을 특징으로 하는 표시 패널.
  9. 제1 항에 있어서, 상기 디멀티플렉싱 회로는,
    상부 선택 신호에 응답하여 상기 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들에 각각 연결하는 복수의 제1 스위치들;
    하부 선택 신호에 응답하여 상기 복수의 데이터 채널들을 상기 복수의 제2 데이터 라인들에 각각 연결하는 복수의 제2 스위치들;
    상기 하부 선택 신호에 응답하여 상기 복수의 제1 데이터 라인들을 바이어스 전압 라인에 연결하는 복수의 제3 스위치들; 및
    상기 상부 선택 신호에 응답하여 상기 복수의 제2 데이터 라인들을 상기 바이어스 전압 라인에 연결하는 복수의 제4 스위치들을 포함하는 것을 특징으로 하는 표시 패널.
  10. 제9 항에 있어서, 프레임 구간의 제1 절반에서, 상기 상부 선택 신호가 온 레벨을 가지고, 상기 하부 선택 신호가 오프 레벨을 가지며,
    상기 프레임 구간의 제2 절반에서, 상기 상부 선택 신호가 상기 오프 레벨을 가지고, 상기 하부 선택 신호가 상기 온 레벨을 가지는 것을 특징으로 하는 표시 패널.
  11. 제1 항에 있어서, 상기 복수의 제1 및 제2 화소들 각각은,
    제1 전원 전압의 라인에 연결된 제1 전극, 및 제2 전극을 포함하는 커패시터;
    상기 커패시터의 상기 제2 전극에 연결된 게이트, 제1 단자, 및 제2 단자를 포함하는 제1 트랜지스터;
    게이트 기입 신호를 수신하는 게이트, 상기 복수의 제1 및 제2 데이터 라인들 중 상응하는 하나의 데이터 라인에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 제1 단자에 연결된 제2 단자를 포함하는 제2 트랜지스터;
    게이트 보상 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 게이트에 연결된 제2 단자를 포함하는 제3 트랜지스터;
    게이트 초기화 신호를 수신하는 게이트, 상기 커패시터의 상기 제2 전극 및 상기 제1 트랜지스터의 상기 게이트에 연결된 제1 단자, 및 제1 초기화 전압의 라인에 연결된 제2 단자를 포함하는 제4 트랜지스터;
    발광 신호를 수신하는 게이트, 상기 제1 전원 전압의 라인에 연결된 제1 단자, 및 상기 제1 트랜지스터의 상기 제1 단자에 연결된 제2 단자를 포함하는 제5 트랜지스터;
    상기 발광 신호를 수신하는 게이트, 상기 제1 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 유기 발광 다이오드의 애노드에 연결된 제2 단자를 포함하는 제6 트랜지스터;
    게이트 바이패스 신호를 수신하는 게이트, 제2 초기화 전압의 라인에 연결된 제1 단자, 및 상기 유기 발광 다이오드의 상기 애노드에 연결된 제2 단자를 포함하는 제7 트랜지스터; 및
    상기 제6 트랜지스터의 상기 제2 단자에 연결된 상기 애노드, 및 제2 전원 전압의 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 것을 특징으로 하는 표시 패널.
  12. 제11 항에 있어서, 상기 복수의 제1 및 제2 화소들 각각에 대한 바이어싱 동작 및 데이터 기입 동작은, 상기 발광 신호가 오프 레벨을 가지는 동안, 상기 게이트 초기화 신호, 상기 게이트 기입 신호, 상기 게이트 보상 신호 및 상기 게이트 바이패스 신호에 응답하여 수행되고,
    상기 복수의 제1 및 제2 화소들 각각에 대한 상기 바이어싱 동작은, 상기 발광 신호가 상기 오프 레벨을 가지는 동안, 상기 게이트 기입 신호 및 상기 게이트 바이패스 신호에 응답하여 수행되는 것을 특징으로 하는 표시 패널.
  13. 제11 항에 있어서, 상기 제1, 제2, 제5 및 제6 트랜지스터들은 PMOS 트랜지스터들로 구현되고,
    상기 제3, 제4 및 제7 트랜지스터들은 NMOS 트랜지스터들로 구현되고,
    제14 항에 있어서, 상기 제2, 제5 및 제6 트랜지스터들에 인가되는 상기 게이트 기입 신호 및 상기 발광 신호는 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들이고,
    상기 제3, 제4 및 제7 트랜지스터들에 인가되는 상기 게이트 보상 신호, 상기 게이트 초기화 신호 및 상기 게이트 바이패스 신호는 온 레벨로서 하이 레벨을 가지는 액티브 하이 신호들이고,
    상기 게이트 바이패스 신호로서 상기 발광 신호가 이용되는 것을 특징으로 하는 표시 패널.
  14. 제11 항에 있어서,
    상기 제1, 제2, 제5, 제6 및 제7 트랜지스터들은 PMOS 트랜지스터들로 구현되고,
    상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현되고,
    상기 제2, 제5, 제6 및 제7 트랜지스터들에 인가되는 상기 게이트 기입 신호, 상기 발광 신호 및 상기 게이트 바이패스 신호 온 레벨로서 로우 레벨을 가지는 액티브 로우 신호들이고,
    상기 제3 및 제4 트랜지스터들에 인가되는 상기 게이트 보상 신호 및 상기 게이트 초기화 신호는 온 레벨로서 하이 레벨을 가지는 액티브 하이 신호들이고,
    현재 행에 대한 상기 게이트 바이패스 신호로서 이전 행에 대한 상기 게이트 기입 신호, 상기 현재 행에 대한 상기 게이트 기입 신호 또는 다음 행에 대한 상기 게이트 기입 신호가 이용되는 것을 특징으로 하는 표시 패널.
  15. 유기 발광 표시 장치의 표시 패널에 있어서,
    N개(N은 2 이상의 정수)의 행들 및 M개(M은 2 이상의 정수)의 열들에 위치하는 복수의 화소들;
    제1 방향으로 연장된 M개의 제1 데이터 라인들;
    상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 데이터 라인들과 교번하여 배치되는 M개의의 제2 데이터 라인들; 및
    상기 유기 발광 표시 장치의 데이터 드라이버의 복수의 데이터 채널들을 상기 제1 데이터 라인들 또는 상기 제2 데이터 라인들에 선택적으로 연결하고, 상기 제1 데이터 라인들 및 상기 제2 데이터 라인들 중 상기 복수의 데이터 채널들에 연결되지 않은 데이터 라인들을 바이어스 전압 라인에 연결하는 디멀티플렉싱 회로를 포함하고,
    상기 N개의 행들 중 제K 번째 행(K는 1 이상 및 N/2 이하의 정수)의 상기 복수의 화소들과 상기 N개의 행들 중 제N/2+K 번째 행의 상기 복수의 화소들은 상기 제1 데이터 라인들 및 상기 제2 데이터 라인들 중 서로 다른 데이터 라인들에 연결된 표시 패널.
  16. 제15 항에 있어서, 제1 내지 제N/2 행들 중 홀수 번째 행의 상기 복수의 화소들은 상기 제1 데이터 라인들에 연결되고,
    상기 제1 내지 제N/2 행들 중 짝수 번째 행의 상기 복수의 화소들은 상기 제2 데이터 라인들에 연결되고,
    제N/2+1 내지 제N 행들 중 홀수 번째 행의 상기 복수의 화소들은 상기 제2 데이터 라인들에 연결되고,
    상기 제N/2+1 내지 제N 행들 중 짝수 번째 행의 상기 복수의 화소들은 상기 제1 데이터 라인들에 연결된 것을 특징으로 하는 표시 패널.
  17. 제15 항에 있어서, 제1 내지 제N/2 행들의 상기 복수의 화소들은 L개(L은 2 이상 및 N/2 이하의 정수)의 행들마다 상기 제1 데이터 라인들 또는 상기 제2 데이터 라인들에 교번하여 연결되고,
    제N/2+1 내지 제N 행들의 상기 복수의 화소들은 L개의 행들마다 상기 제2 데이터 라인들 또는 상기 제1 데이터 라인들에 교번하여 연결된 것을 특징으로 하는 표시 패널.
  18. 표시 영역을 가지고, 상기 표시 영역의 상부 절반에 위치한 복수의 제1 화소들 및 상기 표시 영역의 하부 절반에 위치한 복수의 제2 화소들을 포함하는 표시 패널;
    데이터 신호가 출력되는 복수의 데이터 채널들을 포함하는 데이터 드라이버;
    상기 복수의 제1 및 제2 화소들에 게이트 초기화 신호, 게이트 기입 신호 및 게이트 보상 신호를 제공하는 게이트 드라이버; 및
    상기 데이터 드라이버 및 상기 게이트 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 표시 패널은,
    제1 방향으로 연장되고, 상기 복수의 제1 화소들에 연결된 복수의 제1 데이터 라인들;
    상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 복수의 제1 데이터 라인들과 교번하여 배치되며, 상기 복수의 제2 화소들에 연결된 복수의 제2 데이터 라인들; 및
    상기 복수의 데이터 채널들을 상기 복수의 제1 데이터 라인들 또는 상기 복수의 제2 데이터 라인들에 선택적으로 연결하는 디멀티플렉싱 회로를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제18 항에 있어서, 상기 컨트롤러는 입력 영상 데이터가 정지 영상을 나타내는지 여부를 판단하는 정지 영상 검출기를 포함하고,
    상기 컨트롤러는 상기 입력 영상 데이터가 상기 정지 영상을 나타내지 않는 경우 상기 표시 패널에 대한 구동 주파수를 제1 주파수로 결정하고, 상기 입력 영상 데이터가 상기 정지 영상을 나타내는 경우 상기 표시 패널에 대한 상기 구동 주파수를 상기 제1 주파수보다 낮은 제3 주파수로 결정하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제19 항에 있어서, 상기 입력 영상 데이터가 상기 정지 영상을 나타내는 경우, 상기 게이트 드라이버는,
    상기 표시 패널에 대한 데이터 기입 동작이 상기 제3 주파수로 수행되도록 상기 복수의 제1 및 제2 화소들에 상기 제3 주파수로 상기 게이트 초기화 신호 및 상기 게이트 보상 신호를 제공하고,
    상기 표시 패널에 대한 바이어싱 동작이 상기 제1 주파수보다 높은 제2 주파수로 수행되도록 상기 복수의 제1 및 제2 화소들에 상기 제2 주파수로 상기 게이트 기입 신호를 제공하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020190130121A 2019-10-18 2019-10-18 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치 KR20210046910A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190130121A KR20210046910A (ko) 2019-10-18 2019-10-18 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치
US17/021,935 US11657761B2 (en) 2019-10-18 2020-09-15 Display panel of an organic light emitting diode display device, and organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190130121A KR20210046910A (ko) 2019-10-18 2019-10-18 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210046910A true KR20210046910A (ko) 2021-04-29

Family

ID=75492539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190130121A KR20210046910A (ko) 2019-10-18 2019-10-18 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US11657761B2 (ko)
KR (1) KR20210046910A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198202A (zh) * 2020-10-15 2023-12-08 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112331134A (zh) * 2020-10-23 2021-02-05 厦门天马微电子有限公司 显示面板及显示装置
CN113192458B (zh) * 2021-01-12 2022-04-15 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板
CN115240599A (zh) * 2021-03-01 2022-10-25 上海天马微电子有限公司 显示面板及其驱动方法和显示装置
US11955060B2 (en) * 2021-05-21 2024-04-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
KR20240009562A (ko) * 2022-07-13 2024-01-23 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
WO2024040523A1 (zh) * 2022-08-25 2024-02-29 京东方科技集团股份有限公司 液晶显示面板的驱动方法和液晶显示面板
WO2024053003A1 (ja) * 2022-09-07 2024-03-14 シャープディスプレイテクノロジー株式会社 表示装置およびその駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581800B1 (ko) * 2004-06-07 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 역다중화부
KR100602361B1 (ko) * 2004-09-22 2006-07-19 삼성에스디아이 주식회사 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
KR101082283B1 (ko) * 2009-09-02 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101642995B1 (ko) 2010-03-05 2016-08-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101875127B1 (ko) * 2011-06-10 2018-07-09 삼성디스플레이 주식회사 유기전계발광 표시장치
US20130335309A1 (en) * 2012-06-19 2013-12-19 Sharp Laboratories Of America, Inc. Electronic devices configured for adapting display behavior
KR20160006360A (ko) * 2014-07-08 2016-01-19 삼성디스플레이 주식회사 입체 영상을 표시하는 방법 및 표시 장치
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102478260B1 (ko) * 2015-11-27 2022-12-19 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20180080741A (ko) 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
KR102462008B1 (ko) 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20210118368A1 (en) 2021-04-22
US11657761B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US11017723B2 (en) Pixel and related organic light emitting diode display device
KR20210046910A (ko) 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치
KR20210021219A (ko) 화소 회로
US11574594B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20170049778A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20210024326A (ko) 화소 회로
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11670232B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11645980B2 (en) Light-emitting display device and pixel thereof
KR102372054B1 (ko) 표시 장치 및 화소
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
KR20220014373A (ko) 다중 주파수 구동을 수행하는 표시 장치, 및 표시 장치의 구동 방법
US11678542B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR20210043773A (ko) 스캔 드라이버 및 표시 장치
KR20210117383A (ko) 표시 장치, 및 표시 장치의 구동 방법
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20230104317A (ko) 표시 장치, 및 표시 장치의 화소
KR20230034469A (ko) 표시 장치의 화소, 및 표시 장치
KR20220034971A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
CN117935709A (en) Display device, method of driving the same, and electronic device including the same
KR20200019307A (ko) 센싱 동작을 수행하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal