KR102478260B1

KR102478260B1 - 표시 패널, 이를 포함하는 표시 장치 및 이의 구동 방법

Info

Publication number: KR102478260B1
Application number: KR1020150167529A
Authority: KR
Inventors: 박기범; 백승수; 이계욱; 라유미
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-11-27
Filing date: 2015-11-27
Publication date: 2022-12-19
Also published as: US10249256B2; US20170154598A1; KR20170062608A

Abstract

표시 패널은 표시 영역의 상부 표시 영역에 형성되고, 복수의 상부 데이터 라인들 및 상기 복수의 상부 데이터 라인들과 교차는 복수의 상부 게이트 라인들에 연결된 복수의 상부 화소들, 및 상기 표시 영역의 하부 표시 영역에 형성되고 상기 복수의 상부 데이터 라인들과 분리된 복수의 하부 데이터 라인들 및 상기 복수의 하부 데이터 라인들과 교차하는 복수의 하부 게이트 라인들에 연결된 복수의 하부 화소들을 포함하고, 상기 상부 표시 영역과 상기 하부 표시 영역 사이의 경계 표시 영역에 복수의 경계 화소 행들을 포함하고, 각 경계 화소 행은 상부 화소 및 하부 화소를 포함한다. 상기 표시 패널은 상부 표시 영역과 하부 표시 영역의 경계 표시 영역에 불연속적으로 상부 및 하부 데이터 라인들의 절단부가 형성되고, 상기 경계 표시 영역에서 형성된 경계 화소 행은 상부 데이터 라인에 연결된 상부 화소와 하부 데이터 라인에 연결된 하부 화소를 포함한다. 이에 따라서, 상기 표시 패널의 하프 컷 영역에서 시인되는 가로 줄 불량을 제거할 수 있다.

Description

표시 패널, 이를 포함하는 표시 장치 및 이의 구동 방법{DISPLAY PANEL, DISPLAY APPARATUS HAVING THE SAME AND METHOD OF DRIVING THE SAME}

본 발명은 표시 패널, 표시 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 패널, 표시 장치 및 이의 구동 방법에 관한 것이다.

일반적으로, 액정표시패널은, 신호 라인들을 통해 복수의 화소 전극들에 대한 제어 신호가 인가되는 어레이 기판과, 상기 어레이 기판에 마주하는 대향 기판을 포함한다. 상기 화소 전극들은 매트릭스 형태로 상기 어레이 기판의 표시영역에 배치된다. 상기 어레이 기판 및 대향 기판의 사이에는, 상기 제어 신호로부터 생성된 전계에 의해 액정들의 배향이 조절되는 액정층이 배치될 수 있다.

최근에는 초고해상도(ultra high definition; UHD)를 갖는 표시장치를 구현하기 위한 기술들이 개발되고 있다. 예를 들어, 3840x2160 의 해상도를 갖는 표시장치를 구현하기 위해서, 액정표시패널의 상부에 배치된 1080개의 데이터 라인들에 대하여 상부 데이터 신호를 인가하고, 상기 액정표시패널의 하부에 배치된 나머지 1080개의 데이터 라인들에 대하여 하부 데이터 신호를 인가하는 기술이 개발되고 있다.

그러나, 이와 같이 액정표시패널의 상부 및 하부를 절반으로 나누어 구동하는 경우, 상부 데이터 라인 및 하부 데이터 라인의 절단된 부분에서 휘도가 감소하여 표시영상에서 의도치 않은 가로줄 무늬가 시인되며, 그로 인해 표시품질이 저하되는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 불량을 막기 위한 표시 패널을 제공하는 것이다.

본 발명의 목적은 상기 표시 패널을 포함하는 표시 장치를 제공하는 것이다.

본 발명의 목적은 상기 표시 패널의 구동 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 표시 영역의 상부 표시 영역에 형성되고, 복수의 상부 데이터 라인들 및 상기 복수의 상부 데이터 라인들과 교차는 복수의 상부 게이트 라인들에 연결된 복수의 상부 화소들, 및 상기 표시 영역의 하부 표시 영역에 형성되고 상기 복수의 상부 데이터 라인들과 분리된 복수의 하부 데이터 라인들 및 상기 복수의 하부 데이터 라인들과 교차하는 복수의 하부 게이트 라인들에 연결된 복수의 하부 화소들을 포함하고, 상기 상부 표시 영역과 상기 하부 표시 영역 사이의 경계 표시 영역에 복수의 경계 화소 행들을 포함하고, 각 경계 화소 행은 상부 화소 및 하부 화소를 포함한다.

일 실시예에 있어서, 상기 경계 화소 행의 상기 상부 및 하부 화소들은 상기 상부 게이트 라인 또는 상기 하부 게이트 라인에 연결될 수 있다.

일 실시예에 있어서, 상기 경계 표시 영역에는 상기 상부 데이터 라인들 및 상기 하부 데이터 라인들이 서로 분리된 절단부를 포함하고, 상기 절단부는 게이트 라인의 연장방향으로 따라서 지그재그 형상을 가질 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 영역이 상부 표시 영역, 하부 표시 영역 및 상기 상부 표시 영역 및 상기 하부 표시 영역 사이의 경계 표시 영역으로 구분되는 표시 패널, 상기 상부 표시 영역에 형성되고, 복수의 상부 데이터 라인들 및 상기 복수의 상부 데이터 라인들과 교차는 복수의 상부 게이트 라인들에 연결된 복수의 상부 화소들, 상기 하부 표시 영역에 형성되고 상기 복수의 상부 데이터 라인들과 분리된 복수의 하부 데이터 라인들 및 상기 복수의 하부 데이터 라인들과 교차하는 복수의 하부 게이트 라인들에 연결된 복수의 하부 화소들, 제1 시점에 동작이 개시되어 상기 상부 게이트 라인들에 게이트 신호를 출력하는 제1 게이트 구동회로, 및 상기 제1 시점과 지연차를 갖는 제2 시점에 동작이 개시되어 상기 하부 게이트 라인들에 게이트 신호를 출력하는 제2 게이트 구동회로를 포함하고, 상기 경계 표시 영역은 복수의 경계 화소 행들을 포함하고, 상기 경계 화소 행들 각각은 상부 화소 및 하부 화소를 포함한다.

일 실시예에 있어서, 상기 제1 및 제2 시점 간의 지연차는 n 수평 주기(n 은 자연수)일 수 있다.

일 실시예에 있어서, 상기 n 은 상기 경계 표시 영역에 형성된 상기 경계 화소 행의 개수에 대응할 수 있다.

일 실시예에 있어서, 상기 제1 게이트 구동회로는 상기 표시 패널의 중앙에서 상부 측으로 진행하는 제1 스캔 방향을 따라서 게이트 신호를 순차적으로 출력하고, 상기 제2 게이트 구동회로는 상기 표시 패널의 중앙에서 하부 측으로 진행하는 제2 스캔 방향을 따라서 게이트 신호를 순차적으로 출력할 수 있다.

일 실시예에 있어서, 상기 경계 화소 행의 상부 화소 및 하부 화소는 상기 상부 게이트 라인에 연결되고, 상기 경계 화소 행들 각각에 포함된 상기 상부 화소의 개수는 상기 제1 스캔 방향을 따라 점진적으로 증가할 수 있다.

일 실시예에 있어서, 상기 경계 화소 행의 상부 화소 및 하부 화소는 상기 하부 게이트 라인에 연결되고, 상기 경계 화소 행들 각각에 포함된 상기 하부 화소의 개수는 상기 제2 스캔 방향을 따라 점진적으로 증가할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 표시 영역이 상부 표시 영역, 하부 표시 영역 및 상기 상부 표시 영역 및 상기 하부 표시 영역 사이의 경계 표시 영역으로 구분되는 표시 패널에서, 제1 구간 동안 상기 경계 표시 영역의 경계 화소 행들을 순차적으로 구동하는 단계, 제2 구간 동안 상기 상부 표시 영역의 상부 화소 행들을 제1 스캔 방향을 따라 순차적으로 구동하는 단계, 및 상기 제2 구간 동안 상기 하부 표시 영역의 하부 화소 행들을 상기 상부 화소 행들과 동기되어 상기 제1 스캔 방향과 반대 방향인 제2 스캔 방향을 따라 구동하는 단계를 포함한다.

일 실시예에 있어서, 상기 상부 화소 행들은 상부 데이터 라인들에 연결된 상부 화소들을 포함하고, 상기 하부 화소 행들은 상기 상부 데이터 라인들과 분리된 하부 데이터 라인들에 연결된 하부 화소들을 포함하고, 상기 경계 화소 행들 각각은 상부 화소 및 하부 화소를 포함할 수 있다.

일 실시예에 있어서, 상기 경계 화소 행들은 상기 제1 스캔 방향을 따라 순차적으로 구동할 수 있다.

일 실시예에 있어서, 상기 경계 화소 행들은 상기 제2 스캔 방향을 따라 순차적으로 구동할 수 있다.

일 실시예에 있어서, 상기 상부 표시 영역은 복수의 상부 데이터 라인들을 포함하고, 상기 하부 표시 영역은 복수의 하부 데이터 라인들을 포함하고, 상기 경계 표시 영역에는 상기 상부 데이터 라인들 및 상기 하부 데이터 라인들이 서로 분리된 절단부를 포함하고, 상기 절단부는 게이트 라인의 연장방향으로 따라서 지그재그 형상을 가질 수 있다.

본 발명의 실시예들에 따른 표시 장치는 상부 표시 영역과 하부 표시 영역의 경계 표시 영역에 불연속적으로 절단부가 형성되고, 상기 경계 표시 영역에서 형성된 경계 화소 행은 상부 데이터 라인에 연결된 상부 화소와 하부 데이터 라인에 연결된 하부 화소를 포함한다. 이에 따라서, 상기 표시 패널의 하프 컷 영역에서 시인되는 가로 줄 불량을 제거할 수 있다.

도 1은 본 발명의 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 표시 패널의 확대 평면도이다.
도 3은 도 1의 표시 장치의 구동 방법을 설명하기 위한 개념도이다.
도 4는 본 발명의 실시예에 따른 게이트 구동회로의 구동 방법을 설명하기 위한 파형도이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 데이터 구동회로의 구동 방법을 설명하기 위한 파형도들이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 표시 장치의 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 제1 타이밍 컨트롤러(211), 제1 데이터 구동회로(212), 제1 게이트 구동회로들(213a, 213b), 제2 타이밍 컨트롤러(221), 제2 데이터 구동회로(222) 및 제2 게이트 구동회로들(223a, 223b)을 포함한다.

상기 표시 패널(100)은 초고해상도를 갖는 대형 패널일 수 있다. 상기 표시 패널(100)은 복수의 화소들은 매트릭스 형태로 배열된 표시 영역을 포함하고, 대형 패널에 따른 RC 지연을 최소화하기 위해 상기 표시 영역을 상부 표시 영역(UDA), 하부 표시 영역(LDA) 및 경계 표시 영역(BDA)으로 구분되어 구동된다.

상기 상부 표시 영역(UDA)은 복수의 상부 데이터 라인들(DL11), 복수의 상부 게이트 라인들(GL11) 및 복수의 상부 화소들(Pa)을 포함한다. 상기 상부 데이터 라인들(DL11)은 제1 방향(D1)으로 연장되고 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 상부 게이트 라인들(GL11)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 상부 화소들(Pa)은 하나의 상부 데이터 라인(DL11)과 하나의 상부 게이트 라인(GL11)에 각각 연결되는 1G1D 연결 구조를 갖는다.

상기 하부 표시 영역(LDA)은 복수의 하부 데이터 라인들(DL21), 복수의 하부 게이트 라인들(GL21) 및 복수의 하부 화소들(Pb)을 포함한다. 상기 하부 데이터 라인들(DL21)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 배열된다. 상기 하부 게이트 라인들(GL21)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 하부 화소들(Pb)은 하부 데이터 라인(DL21)과 하부 게이트 라인(GL21)에 연결된다.

상기 경계 표시 영역(BDA)에는 상기 상부 데이터 라인들(DL11)에 연결된 상부 화소들(Pa)과 상기 하부 데이터 라인들(DL21)에 연결된 하부 화소들(Pb)을 포함하고, 상기 경계 표시 영역(BDA)의 상기 상부 화소 및 하부 화소는 상기 상부 게이트 라인 또는 하부 게이트 라인에 의해 구동될 수 있다. 상기 경계 표시 영역(BDA)에는 상기 상부 데이터 라인들(DL11)과 하부 데이터 라인들(DL21)이 서로 물리적으로 분리된 절단부(CT)가 형성된다. 상기 절단부(CT)는 상기 제2 방향(D2)을 따라서 지그재그 형상을 갖는다.

상기 제1 타이밍 컨트롤러(211)는 외부 동기 신호에 기초하여 상부 데이터 라인들 및 상부 게이트 라인들을 구동하기 위한 제1 표시 동기 신호를 생성한다. 상기 제1 표시 동기 신호는 수직 개시 신호, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호등을 포함할 수 있다. 상기 제1 타이밍 컨트롤러(211)는 마스터(master)로 구동할 수 있다.

상기 제1 타이밍 컨트롤러(211)는 상부 데이터 라인들(DL11)에 연결된 화소들(Pa)에 대응하는 제1 영상 신호를 상기 제1 데이터 구동회로(212)에 제공한다.

상기 제1 데이터 구동회로(212)는 상기 표시 패널(100)의 상측 가장자리에 배치될 수 있고, 상기 제1 표시 동기 신호에 기초하여 상기 제1 영상 신호를 아날로그 전압으로 변환하여 상기 상부 데이터 라인들(DL11)에 출력한다.

상기 제1 게이트 구동회로들(213a, 213b)은 상기 상부 게이트 라인들(GL11)의 양 단부에 대응하는 상기 표시 패널(100)의 상측의 좌우 측 가장자리들에 배치될 수 있고, 상기 제1 표시 동기 신호에 기초하여 상기 상부 게이트 라인들(GL11)에 게이트 신호를 제1 스캔 방향(SD1)으로 따라서 순차적으로 출력한다. 상기 제1 스캔 방향(SD1)은 상기 표시 패널(100)의 중앙에서 상측 가장자리 측으로 진행한다.

상기 제2 타이밍 컨트롤러(221)는 외부 동기 신호에 기초하여 상부 데이터 라인들(DL11) 및 상부 게이트 라인들(GL11)을 구동하기 위한 제2 표시 동기 신호를 생성한다. 상기 제2 표시 동기 신호는 수직 개시 신호, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호등을 포함할 수 있다. 상기 제2 타이밍 컨트롤러(221)는 상기 제1 타이밍 컨트롤러(211)로부터 제어 신호를 제공받는 슬레이브(slave)로 구동할 수 있다.

상기 제2 타이밍 컨트롤러(221)는 하부 데이터 라인들(DL21)에 연결된 화소들(Pb)에 대응하는 제2 영상 신호를 상기 제2 데이터 구동회로(222)에 제공한다.

상기 제2 데이터 구동회로(222)는 상기 표시 패널(100)의 상기 상측과 마주하는 하측 가장자리에 배치될 수 있고, 상기 제2 표시 동기 신호에 기초하여 상기 제2 영상 신호를 아날로그 전압으로 변환하여 상기 하부 데이터 라인들(DL21)에 출력한다.

상기 제2 게이트 구동회로들(223a, 223b)은 상기 하부 게이트 라인들(GL21)의 양단부에 각각 배치되고, 상기 제2 표시 동기 신호에 기초하여 상기 하부 게이트 라인들(GL21)에 게이트 신호를 상기 제1 스캔 방향(SD1)과 반대인 제2 스캔 방향(SD2)으로 따라서 순차적으로 출력한다. 상기 제2 스캔 방향(SD2)은 상기 표시 패널(100)의 중앙에서 하측 가장자리 측으로 진행한다.

상기 제2 게이트 구동회로들(223a, 223b)의 동작 시작 시간은 상기 제1 게이트 구동회로들(213a, 213b)의 동작 시작 시간과 n 수평주기에 대응하는 지연 차이를 가진다(n 은 자연수). 상기 n 수평 주기는 상기 경계 표시 영역(BDA)에 포함된 화소 행들의 개수에 대응한다.

예를 들면, 상기 제1 게이트 구동회로들(213a, 213b)은 제1 시점에 구동이 개시되어 상기 상부 게이트 라인들에 게이트 신호를 순차적으로 출력하고, 상기 2 게이트 구동회로들(223a, 223b)은 상기 제1 시점에서 n 수평주기만큼 지연된 제2 시점에 구동이 개시되어 상기 하부 게이트 라인들에 게이트 신호를 순차적으로 출력한다.

본 발명의 실시예에 따르면, 상기 상부 데이터 라인들(DL11)과 하부 데이터 라인들(DL21)이 서로 물리적으로 분리된 상기 절단부(CT)가 지그재그 형상과 같이 불연속적으로 형성됨으로써 상기 경계 표시 영역의 하프 컷 영역에 가로줄 불량이 시인되는 것을 막을 수 있다.

도 2는 도 1의 표시 패널의 확대 평면도이다.

도 1 및 도 2를 참조하면, 상기 표시 패널(100)의 표시 영역은 상기 제1 데이터 구동회로(212)에 의해 구동하는 복수의 상부 화소들이 배열된 상부 표시 영역(UDA)과 상기 제2 데이터 구동회로(222)에 의해 구동하는 복수의 하부 화소들이 배열된 하부 표시 영역(LDA), 및 상기 상부 화소 및 하부 화소를 모두 포함하는 경계 표시 영역(BDA)으로 구분된다.

본 실시예에서는 상기 상부 및 경계 표시 영역(UDA, BDA)은 상기 제1 게이트 구동회로(213a)에 의해 구동되고, 상기 하부 표시 영역(LDA)은 상기 제2 게이트 구동회로(223a)에 의해 구동될 수 있다. 도시되지 않았으나, 상기 경계 표시 영역(BDA)은 상기 제2 게이트 구동회로(223a)에 의해 구동될 수 있다.

구체적으로, 상기 상부 표시 영역(UDA)은 복수의 상부 데이터 라인들(DL11, DL12, DL13, DL14, DL15, DL16, DL17, DL18, DL19)과, 복수의 상부 게이트 라인들(GL11, GL12, GL13, GL14, GL15, GL16) 및 복수의 상부 화소 행들(UR)을 포함한다. 상부 화소 행은 상기 상부 게이트 라인의 연장 방향으로 배열된 복수의 상부 화소들(Pa)을 포함한다.

상기 상부 데이터 라인들(DL11, DL12, DL13, DL14, DL15, DL16, DL17, DL18, DL19)은 상기 표시 패널(100)이 제1 측 가장자리에 배치된 제1 데이터 구동회로(212)의 출력 채널들과 연결된다.

상기 상부 게이트 라인들(GL11, GL12, GL13, GL14, GL15, GL16)의 양 단부는 상기 표시 패널(100)의 서로 마주하는 상부의 제3 측 및 제4 측 가장자리에 각각 배치된 제1 게이트 구동회로들(213a, 213b)의 출력 채널들에 연결된다.

상기 상부 화소들(Pa)은 상기 상부 데이터 라인들(DL11, DL12, DL13, DL14, DL15, DL16, DL17, DL18, DL19)로부터 데이터 전압을 수신한다. 상기 상부 화소들(Pa)은 상기 상부 게이트 라인들(GL11, GL12, GL13, GL14, GL15, GL16)로부터 게이트 신호를 수신한다.

상기 하부 표시 영역(LDA)은 복수의 하부 데이터 라인들(DL21, DL22, DL23, DL24, DL25, DL26, DL27, DL28, DL29)과, 복수의 상부 게이트 라인들(GL21, GL22, GL23) 및 복수의 하부 화소 행들을 포함한다. 하부 화소 행은 상기 하부 게이트 라인의 연장 방향으로 배열된 복수의 하부 화소들(Pb)을 포함한다.

상기 하부 데이터 라인들(DL21, DL22, DL23, DL24, DL25, DL26, DL27, DL28, DL29)은 상기 표시 패널(100)이 상기 제1 측과 마주하는 제2 측 가장자리에 배치된 제2 데이터 구동회로(222)의 출력 채널들과 연결된다.

상기 하부 게이트 라인들(GL21, GL22, GL23)의 양 단부는 상기 표시 패널(100)의 서루 마주하는 하부의 제3 측 및 제4 측 가장자리에 배치된 제2 게이트 구동회로들(223a, 223b)의 출력 채널들에 연결된다.

상기 하부 화소들(Pb)은 상기 하부 데이터 라인들(DL21, DL22, DL23, DL24, DL25, DL26, DL27, DL28, DL29)로부터 데이터 전압을 수신한다. 상기 하부 화소들(Pb)은 상기 하부 게이트 라인들(GL21, GL22, GL23)로부터 게이트 신호를 수신한다.

상기 경계 표시 영역(BDA)은 복수의 경계 화소 행들(BR1, BR2, BR3)을 포함하고, 각 경계 화소 행은 게이트 라인의 연장 방향으로 배열되고 상기 제1 데이터 구동회로(212)의 출력 채널에 연결된 상부 화소 및 상기 제2 데이터 구동회로(222)의 출력 채널에 연결된 하부 화소를 포함한다.

예를 들면, 제1 경계 화소 행(BR1)은 제1 상부 게이트 라인(GL11)에 연결된 상부 화소들(Pa12, Pa18) 및 하부 화소들(Pb11, Pb13, Pb14, Pb15, Pb16, Pb17, Pb19)을 포함한다. 상기 상부 화소들(Pa12, Pa18)은 상기 상부 데이터 라인들(DL12, DL18)에 각각 연결되고, 상기 하부 화소들(Pb11, Pb13, Pb14, Pb15, Pb16, Pb17, Pb19)은 상기 하부 데이터 라인들(DL21, DL23, DL24, DL25, DL26, DL27, DL29)에 각각 연결된다.

제2 경계 화소 행(BR2)은 제2 상부 게이트 라인(GL12)에 연결된 상부 화소들(Pa21, Pa22, Pa23, Pa27, Pa28, Pa29) 및 하부 화소들(Pb24, Pb25, Pb26)을 포함한다. 상기 상부 화소들(Pa21, Pa22, Pa23, Pa27, Pa28, Pa29)은 상기 상부 데이터 라인들(DL11, DL12, DL13, DL17, DL18, DL19)에 각각 연결되고, 상기 하부 화소들(Pb24, Pb25, Pb26)은 하부 데이터 라인들(DL24, DL25, DL26)에 각각 연결된다.

제3 경계 화소 행(BR2)은 제2 상부 게이트 라인(GL12)에 연결된 상부 화소들(Pa31, Pa32, Pa33, Pa34, Pa36, Pa37, Pa38, Pa39) 및 하부 화소(Pb35)를 포함한다. 상기 상부 화소들(Pa31, Pa32, Pa33, Pa34, Pa36, Pa37, Pa38, Pa39)은 상기 상부 데이터 라인들(DL11, DL12, DL13, DL14, DL16, DL17, DL18, DL19)에 각각 연결되고, 상기 하부 화소(Pb35)는 상기 하부 데이터 라인(DL25)에 연결된다.

상기 경계 화소 행들(BR1, BR2, BR3)이 상기 제1 게이트 구동회로(213a)에 의해 구동되는 제1 내지 제3 상부 게이트 라인들(GL11, GL12, GL13)과 연결됨에 따라서 상기 경계 화소 행들(BR1, BR2, BR3) 각각에 포함된 상기 상부 화소의 개수는 상기 제1 스캔 방향(SD1)을 따라 점진적으로 증가한다. 반대로, 도시되지 않았으나, 상기 경계 화소 행들(BR1, BR2, BR3)이 상기 제2 게이트 구동회로(223a)에 의해 구동되는 제1 내지 제3 하부 게이트 라인들(GL21, GL22, GL23)과 연결되는 경우 상기 경계 화소 행들(BR1, BR2, BR3) 각각에 포함된 상기 하부 화소의 개수는 상기 제2 스캔 방향(SD2)을 따라 점진적으로 증가한다.

본 실시예에서는 상기 경계 표시 영역(BDA)에 배열된 복수의 경계 화소 행들(BR1, BR2, BR3)은 상기 상부 표시 영역(UDA)을 구동하는 상기 제1 게이트 구동회로들(213a, 213b)에 의해 구동되는 것을 예로 하였으나, 이에 한정하지 않고 상기 복수의 경계 화소 행들(BR1, BR2, BR3)은 상기 하부 표시 영역(LDA)을 구동하는 제2 게이트 구동회로들(223a, 223b)에 의해 구동될 수 있다.

도 3은 도 1의 표시 장치의 구동 방법을 설명하기 위한 개념도이다. 도 4는 본 발명의 실시예에 따른 게이트 구동회로의 구동 방법을 설명하기 위한 파형도이다. 도 5 내지 도 7은 본 발명의 실시예에 따른 데이터 구동회로의 구동 방법을 설명하기 위한 파형도들이다.

도 3 및 도 4를 참조하면, 상기 표시 패널(100)은 프레임의 액티브 구간 중 초기 제1 구간(T1) 동안 상기 경계 표시 영역(BDA)의 경계 화소 행들이 제1 스캔 방향(SD1)을 따라 순차적으로 구동한다.

이어, 상기 액티브 구간 중 제2 구간(T2) 동안 상기 상부 표시 영역(UDA)의 상부 화소 행들은 상기 제1 스캔 방향(SD1)을 따라 순차적으로 구동한다. 또한, 상기 제2 구간(T2) 동안 상기 상부 화소 행들에 각각 동기되어 상기 하부 표시 영역(LDA)의 하부 화소 행들이 상기 제1 스캔 방향(SD1)과 반대인 제2 스캔 방향(SD2)을 따라 순차적으로 구동한다.

구체적으로, 상기 제1 게이트 구동회로(213a)는 제1 표시 동기 신호인 제1 수직 개시 신호(STV1)에 응답하여 상기 제1 구간(T1)의 시작점인 제1 시점(t1)에 동작이 개시된다. 상기 제1 게이트 구동회로(213a)는 제1 내지 제N 상부 게이트 신호들(G11, G12,...,G1N)을 생성하고, 상부 게이트 신호를 상기 상부 표시 영역(UDA)의 복수의 상부 게이트 라인들(GL11 내지 GL1N)에 상기 제1 스캔 방향(SD1)을 따라서 순차적으로 출력한다.

상기 제2 게이트 구동회로(223a)는 제2 표시 동기 신호인 제2 수직 개시 신호(STV2)에 응답하여 상기 제1 시점(t1)에서 3 수평 동기(3H) 지연된 상기 제2 구간(T2)의 시작점인 제2 시점(t2)에 동작이 개시된다. 상기 제2 게이트 구동회로(223a)는 제1 내지 제K 하부 게이트 신호들(G21, G22,...,G2K)을 생성하고, 상기 하부 표시 영역(LDA)의 복수의 하부 게이트 라인들(GL21 내지 GL2K)에 순차적으로 하부 게이트 신호를 출력한다.

한편, 도 3, 도 4 및 도 5를 참조하면, 상기 경계 표시 영역(BDA)의 제1 경계 화소 행(BR1)은 상부 화소들(Pa12, Pa18) 및 하부 화소들(Pb11, Pb13, Pb14, Pb15, Pb16, Pb17, Pb19)을 포함한다.

상기 상부 화소들(Pa12, Pa18)은 제2 및 제8 상부 데이터 라인들(DL12, DL18)에 각각 연결된다. 상기 제1 상부 게이트 신호(G11)가 상기 제1 상부 게이트 라인(GL11)에 인가될 때, 상기 제2 및 제8 상부 데이터 라인들(DL12, DL18)로부터 전달된 데이터 전압들(DL12_DV, DL18_DV)은 상기 상부 화소들(Pa12, Pa18)에 충전된다. 여기서 데이터 전압은 반전 구동 모드에 따라 기준 전압에 대해 양극성 및 부극성을 가질 수 있으나, 설명의 편의를 위해 양극성의 데이터 전압만을 예로서 설명한다.

또한, 상기 하부 화소들(Pb11, Pb13, Pb14, Pb15, Pb16, Pb17, Pb19)은 상기 하부 데이터 라인들(DL21, DL23, DL24, DL25, DL26, DL27, DL29)에 각각 연결된다. 상기 제1 상부 게이트 신호(G11)가 상기 제1 상부 게이트 라인(GL11)에 인가될 때, 상기 하부 데이터 라인들(DL21, DL23, DL24, DL25, DL26, DL27, DL29)로부터 전달된 데이터 전압들(DL21_DV, DL23_DV, DL24_DV, DL25_DV, DL26_DV, DL27_DV, DL29_DV)은 상기 하부 화소들(Pb11, Pb13, Pb14, Pb15, Pb16, Pb17, Pb19)에 충전된다.

상기 경계 표시 영역(BDA)의 제2 경계 화소 행(BR2)은 상부 화소들(Pa21, Pa22, Pa23, Pa27, Pa28, Pa29) 및 하부 화소들(Pb24, Pb25, Pb26)을 포함한다.

상기 상부 화소들(Pa21, Pa22, Pa23, Pa27, Pa28, Pa29)은 제1, 제2, 제3, 제7, 제8 및 제19 상부 데이터 라인들(DL11, DL12, DL13, DL17, DL18, DL19)에 각각 연결된다. 상기 제2 상부 게이트 신호(G12)가 상기 제2 상부 게이트 라인(GL12)에 인가될 때, 상기 제1, 제2, 제3, 제7, 제8 및 제19 상부 데이터 라인들(DL11, DL12, DL13, DL17, DL18, DL19)로부터 전달된 데이터 전압들(DL11_DV, DL12_DV, DL13_DV, DL17_DV, DL18_DV, DL19_DV)은 상기 상부 화소들(Pa21, Pa22, Pa23, Pa27, Pa28, Pa29)에 충전된다.

또한, 상기 하부 화소들(Pb24, Pb25, Pb26)은 제4, 제5 및 제6 하부 데이터 라인들(DL24, DL25, DL26)에 각각 연결된다. 상기 제2 상부 게이트 신호(G12)가 상기 제2 상부 게이트 라인(GL12)에 인가될 때, 상기 제4, 제5 및 제6 하부 데이터 라인들(DL24, DL25, DL26)로부터 전달된 데이터 전압들(DL24_DV, DL25_DV, DL26_DV)은 상기 하부 화소들(Pb24, Pb25, Pb26)에 충전된다.

상기 경계 표시 영역(BDA)의 제3 경계 화소 행(BR2)은 상부 화소들(Pa31, Pa32, Pa33, Pa34, Pa36, Pa37, Pa38, Pa39) 및 하부 화소(Pb35)를 포함한다.

상기 상부 화소들(Pa31, Pa32, Pa33, Pa34, Pa36, Pa37, Pa38, Pa39)은 제1, 제2, 제3, 제4, 제6, 제7, 제8 및 제9 상부 데이터 라인들(DL11, DL12, DL13, DL14, DL16, DL17, DL18, DL19)에 각각 연결된다. 상기 제3 상부 게이트 신호(G13)가 상기 제3 상부 게이트 라인(GL13)에 인가될 때, 상기 제1, 제2, 제3, 제4, 제6, 제7, 제8 및 제9 상부 데이터 라인들(DL11, DL12, DL13, DL14, DL16, DL17, DL18, DL19)로부터 전달된 데이터 전압들(DL11_DV, DL12_DV, DL13_DV, DL14_DV, DL16_DV, DL17_DV, DL18_DV, DL19_DV)은 상기 상부 화소들(Pa31, Pa32, Pa33, Pa34, Pa36, Pa37, Pa38, Pa39)에 충전된다.

또한, 상기 하부 화소(Pb35)는 상기 하부 데이터 라인(DL25)에 연결된다. 상기 제3 상부 게이트 신호(G13)가 상기 제3 상부 게이트 라인(GL13)에 인가될 때, 상기 하부 데이터 라인(DL25)으로부터 전달된 데이터 전압(DL25_DV)은 상기 하부 화소(Pb35)에 충전된다.

본 실시예에 따르면, 상기 표시 패널은 상부 표시 영역과 하부 표시 영역의 경계 표시 영역에 불연속적으로 상부 및 하부 데이터 라인들의 절단부가 형성되고, 상기 경계 표시 영역에서 형성된 경계 화소 행은 상부 데이터 라인에 연결된 상부 화소와 하부 데이터 라인에 연결된 하부 화소를 포함한다. 이에 따라서, 상기 표시 패널의 하프 컷 영역에서 시인되는 가로 줄 불량을 제거할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 패널 211 : 제1 타이밍 컨트롤러
212 : 제1 데이터 구동회로 213a, 213b : 제1 게이트 구동회로
221 : 제2 타이밍 컨트롤러 222 : 제2 데이터 구동회로
223a, 223b : 제2 게이트 구동회로

Claims

표시 영역의 상부 표시 영역에 형성되고, 복수의 상부 데이터 라인들 및 상기 복수의 상부 데이터 라인들과 교차는 복수의 상부 게이트 라인들에 연결된 복수의 상부 화소들; 및
상기 표시 영역의 하부 표시 영역에 형성되고 상기 복수의 상부 데이터 라인들과 분리된 복수의 하부 데이터 라인들 및 상기 복수의 하부 데이터 라인들과 교차하는 복수의 하부 게이트 라인들에 연결된 복수의 하부 화소들을 포함하고,
상기 상부 표시 영역과 상기 하부 표시 영역 사이의 경계 표시 영역에 복수의 경계 화소 행들을 포함하고, 각 경계 화소 행은 상부 화소 및 하부 화소를 포함하며,
상기 경계 표시 영역에는 상기 상부 데이터 라인들 및 상기 하부 데이터 라인들이 서로 분리된 절단부를 포함하고,
상기 절단부는 게이트 라인의 연장방향으로 따라서 불연속적인 형상을 갖는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 경계 화소 행의 상기 상부 및 하부 화소들은 상기 상부 게이트 라인 또는 상기 하부 게이트 라인에 연결되는 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 절단부는 상기 게이트 라인의 연장방향으로 따라서 지그재그 형상을 갖는 것을 특징으로 하는 표시 패널.
표시 영역이 상부 표시 영역, 하부 표시 영역 및 상기 상부 표시 영역 및 상기 하부 표시 영역 사이의 경계 표시 영역으로 구분되는 표시 패널;
상기 상부 표시 영역에 형성되고, 복수의 상부 데이터 라인들 및 상기 복수의 상부 데이터 라인들과 교차는 복수의 상부 게이트 라인들에 연결된 복수의 상부 화소들;
상기 하부 표시 영역에 형성되고 상기 복수의 상부 데이터 라인들과 분리된 복수의 하부 데이터 라인들 및 상기 복수의 하부 데이터 라인들과 교차하는 복수의 하부 게이트 라인들에 연결된 복수의 하부 화소들;
제1 시점에 동작이 개시되어 상기 상부 게이트 라인들에 게이트 신호를 출력하는 제1 게이트 구동회로; 및
상기 제1 시점과 지연차를 갖는 제2 시점에 동작이 개시되어 상기 하부 게이트 라인들에 게이트 신호를 출력하는 제2 게이트 구동회로를 포함하고,
상기 경계 표시 영역은 복수의 경계 화소 행들을 포함하고, 상기 경계 화소 행들 각각은 상부 화소 및 하부 화소를 포함하며,
상기 경계 표시 영역에는 상기 상부 데이터 라인들 및 상기 하부 데이터 라인들이 서로 분리된 절단부를 포함하고,
상기 절단부는 게이트 라인의 연장방향으로 따라서 불연속적인 형상을 갖는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 제1 및 제2 시점 간의 지연차는 n 수평 주기(n 은 자연수)인 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 n 은 상기 경계 표시 영역에 형성된 상기 경계 화소 행의 개수에 대응하는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 제1 게이트 구동회로는 상기 표시 패널의 중앙에서 상부 측으로 진행하는 제1 스캔 방향을 따라서 게이트 신호를 순차적으로 출력하고,
상기 제2 게이트 구동회로는 상기 표시 패널의 중앙에서 하부 측으로 진행하는 제2 스캔 방향을 따라서 게이트 신호를 순차적으로 출력하는 것을 특징으로 하는 표시 장치.
제7항에 있어서, 상기 경계 화소 행의 상부 화소 및 하부 화소는 상기 상부 게이트 라인에 연결되고,
상기 경계 화소 행들 각각에 포함된 상기 상부 화소의 개수는 상기 제1 스캔 방향을 따라 점진적으로 증가하는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 상기 경계 화소 행의 상부 화소 및 하부 화소는 상기 하부 게이트 라인에 연결되고,
상기 경계 화소 행들 각각에 포함된 상기 하부 화소의 개수는 상기 제2 스캔 방향을 따라 점진적으로 증가하는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 절단부는 상기 게이트 라인의 연장방향으로 따라서 지그재그 형상을 갖는 것을 특징으로 하는 표시 장치.
표시 영역이 상부 표시 영역, 하부 표시 영역 및 상기 상부 표시 영역 및 상기 하부 표시 영역 사이의 경계 표시 영역으로 구분되는 표시 패널에서, 제1 구간 동안 상기 경계 표시 영역의 경계 화소 행들을 순차적으로 구동하는 단계;
제2 구간 동안 상기 상부 표시 영역의 상부 화소 행들을 제1 스캔 방향을 따라 순차적으로 구동하는 단계; 및
상기 제2 구간 동안 상기 하부 표시 영역의 하부 화소 행들을 상기 상부 화소 행들과 동기되어 상기 제1 스캔 방향과 반대 방향인 제2 스캔 방향을 따라 구동하는 단계를 포함하고,
상기 상부 표시 영역은 복수의 상부 데이터 라인들을 포함하고, 상기 하부 표시 영역은 복수의 하부 데이터 라인들을 포함하며,
상기 경계 표시 영역에는 상기 상부 데이터 라인들 및 상기 하부 데이터 라인들이 서로 분리된 절단부를 포함하고,
상기 절단부는 게이트 라인의 연장방향으로 따라서 불연속적인 형상을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.
제11항에 있어서, 상기 상부 화소 행들은 상부 데이터 라인들에 연결된 상부 화소들을 포함하고,
상기 하부 화소 행들은 상기 상부 데이터 라인들과 분리된 하부 데이터 라인들에 연결된 하부 화소들을 포함하고,
상기 경계 화소 행들 각각은 상부 화소 및 하부 화소를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
제11항에 있어서, 상기 경계 화소 행들은 상기 제1 스캔 방향을 따라 순차적으로 구동하는 것을 특징으로 하는 표시 패널의 구동 방법.
제11항에 있어서, 상기 경계 화소 행들은 상기 제2 스캔 방향을 따라 순차적으로 구동하는 것을 특징으로 하는 표시 패널의 구동 방법.
제11항에 있어서, 상기 절단부는 상기 게이트 라인의 연장방향으로 따라서 지그재그 형상을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.