TWI692096B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI692096B
TWI692096B TW104107959A TW104107959A TWI692096B TW I692096 B TWI692096 B TW I692096B TW 104107959 A TW104107959 A TW 104107959A TW 104107959 A TW104107959 A TW 104107959A TW I692096 B TWI692096 B TW I692096B
Authority
TW
Taiwan
Prior art keywords
line
data
gate
pixel
pixels
Prior art date
Application number
TW104107959A
Other languages
English (en)
Other versions
TW201539735A (zh
Inventor
朴東願
高俊哲
柳鳳鉉
林慶鎬
全相鎭
鄭浚琦
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201539735A publication Critical patent/TW201539735A/zh
Application granted granted Critical
Publication of TWI692096B publication Critical patent/TWI692096B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本發明提供一種顯示裝置，其包含：顯示面板、時序控制器、閘極驅動器及數據驅動器。顯示面板包含配置成顯示圖像的顯示區域以及與顯示區域之一側相鄰的非顯示區域。顯示區域包含斜線、與至少一部分的斜線相交並分離的交叉線以及像素。耦合至斜線或交叉線，並沿著一個方向排成一列的像素被定義為像素列。顯示區域進一步包含以連續的像素列劃分的複數個區域。構成複數個區域中的至少其一之像素列的相鄰的一個像素列中之其一的像素數量不同於構成其相鄰的另一個像素列的像素數量。

Description

顯示裝置 相關申請案之交互引用
本申請案主張於2014年3月13日向韓國智財局所申請之韓國專利申請案No.10-2014-0029795之優先權及效益，其全部內容係於此併入作為參考。
本發明的例示性實施例之態樣係針對於一種顯示裝置及其驅動方法，更具體地，係針對於一種包含具有能夠實現薄邊框(narrow bezel)之結構的顯示面板之顯示裝置及其驅動方法。
近年來，布朗管(Brown tube)(或陰極射線管)已被顯示裝置，如液晶顯示裝置、電泳顯示裝置、有機發光顯示裝置等取代。
顯示裝置包含了顯示面板、閘極驅動器及數據驅動器。顯示面板具有用於顯示圖像的顯示區域及圍繞顯示區域的非顯示區域。顯示面板進一步包含閘極線、數據線及連接至閘極線及數據線的像素。
顯示面板具有矩形形狀，從頂部觀看時，其具有在第一方向上延伸的第一邊緣以及在第二方向上延伸的第二邊緣，而第二方向與第一方向相交。閘極線在第一方向上並排地排列，而數據線在第二方向上並排地排列。
作為驅動器積體電路，閘極驅動器被安裝在連接至顯示面板的第一方向非顯示區域之印刷電路板上。閘極驅動器通過薄膜製程而直接地設置在顯示面板的第一方向非顯示區域上。
期望在最小化顯示面板的非顯示區域(或邊框)大小的研究以應付消費者的需求。然而，習用的顯示面板結構由於閘極驅動器的位置，而在消除顯示面板的第一方向非顯示區域上具有限制。
本發明的實施例提供了一種顯示裝置，其包含：顯示面板，包含配置成顯示圖像的顯示區域以及與顯示區域之一端相鄰的非顯示區域，顯示區域包含斜線、與至少一部分的斜線相交並分離的交叉線以及像素，其中耦合至斜線或交叉線，並沿著一個方向排成一列的像素被限定為像素列；時序控制器，配置成接收控制訊號及輸入圖像訊號，並輸出第一控制訊號、第二控制訊號及數據訊號；閘極驅動器，配置成基於第一控制訊號而產生閘極訊號，並經由非顯示區域來輸出閘極訊號至斜線及交叉線；及數據驅動器，配置成響應第二控制訊號，經由非顯示區域輸出藉由轉換數據訊號而得到的數據電壓至斜線及交叉線，其中顯示區域進一步包含以連續的像素列劃分的複數個區域，並且構成複數個區域中的至少一個中之相鄰的一個像素列的像素數量不同於構成其另一個像素列的像素數量。
在一個實施例中，顯示面板具有在彼此不同的第一方向及第二方向上延伸的兩個相鄰邊緣，其中斜線在相鄰非顯示區域的顯示區域之一端，在與第一方向及第二方向相交的第三方向上延伸，並且其中交叉線在顯示區域之一端，在與第一方向、第二方向及第三方向相交的第四方向上延伸。
在一個實施例中，複數個區域包含：其中構成每個像素列的像素數量每像素列地增加的增加區域；其中構成每個像素列的像素數量彼此相等的保持區域；以及其中構成每個像素列的像素數量每像素列地遞減的遞減區域。
在一個實施例中，每個斜線及交叉線包含在第三方向上延伸的閘極線；以及與閘極線分離並在第四方向上延伸的數據線中的至少一個。
在一個實施例中，顯示面板進一步包含從頂部觀看時，耦合在顯示區域的第二方向之兩端重疊之閘極線及數據線的接點部分。
在一個實施例中，像素被配置成由像素列來驅動。
在一個實施例中，在複數個區域中至少一個區域中，被配置成在相鄰水平週期之一期間驅動的像素數量不同於配置成在其另一個水平週期期間驅動的像素數量。
在一個實施例中，接點部分包含：在顯示區域的第二方向之一端的第一接點部分；以及在顯示區域的第二方向之另一端的第二接點部分。
在一個實施例中，斜線包含斜混合線及斜閘極線，斜混合線包含藉由第一接點部分而互相連接的閘極線及數據線，斜閘極線包含部分的閘極線；而交叉線包含交叉混合線及交叉數據線，交叉混合線包含藉由第二接點部分而互相連接的閘極線及數據線，交叉數據線包含部分的數據線。
在一個實施例中，閘極訊號及數據電壓被施加至斜混合線及交叉混合線。
在一個實施例中，顯示面板進一步包含耦合至像素以及斜線及 交叉線中的兩條線之薄膜電晶體。
在一個實施例中，數據電壓具有第一數據電壓範圍，並且每個薄膜電晶體具有大於第一數據電壓的上限值之閾值電壓。
在一個實施例中，每個薄膜電晶體包含：在基板上並配置成接收閘極訊號的第一閘極電極；與第一閘極電極分離、與第一閘極電極重疊、並配置成接收不同於閘極訊號的子閘極訊號的第二閘極電極；與第一閘極電極及第二閘極電極分離，並與第一閘極電極及第二閘極電極重疊的半導體層；耦合至部分半導體層的源極電極；以及與源極電極隔開，並耦合至另一部分半導體層的汲極電極。
在一個實施例中，閘極訊號及子閘極訊號具有相同的脈衝寬度及不同的導通電壓。
在一個實施例中，施加至每個斜混合線及交叉混合線的數據線之數據電壓具有第一數據電壓範圍，而施加至每個斜混合線及交叉混合線的閘極線之數據電壓具有不同於第一數據電壓範圍的第二數據電壓範圍。
在一個實施例中，第二數據電壓範圍不會與閘極訊號的導通電壓及截止電壓所限定的範圍重疊。
在一個實施例中，每個第一接點部分及第二接點部分包含：在第一節點與第二節點之間的第一電阻器；以及在第二節點與第三節點之間的第二電阻器。第一偏電壓被施加至第一節點，第二節點耦合至數據線，而第三節點耦合至閘極線。
在一個實施例中，具有第一數據電壓範圍的數據電壓係藉由根據第一電阻器及第二電阻器劃分第一偏電壓以及具有第二數據電壓範圍 的數據電壓的總和而得到。
在一個實施例中，每個第一電阻器及第二電阻器包含二極體。
在一個實施例中，第一電阻器及第二電阻器具有相同的電阻值。
在一個實施例中，施加至每個像素的數據電壓具有第一數據電壓範圍，而施加至每個斜線及交叉線的數據電壓具有不同於第一數據電壓範圍的第二數據電壓範圍。
在一個實施例中，第二數據電壓範圍不會重疊於閘極訊號的導通電壓及截止電壓所限定的範圍。
在一個實施例中，每個薄膜電晶體包含：具有耦合至閘極線的閘極電極、耦合至數據線的源極電極及耦合至像素的汲極電極之主薄膜電晶體；以及具有耦合至閘極線的閘極電極、耦合至主薄膜電晶體的汲極電極之源極電極及配置成接收第二偏電壓的汲極電極之子薄膜電晶體。
在一個實施例中，具有第一數據電壓範圍的數據電壓係藉由根據主薄膜電晶體及子薄膜電晶體劃分第二偏電壓及具有第二數據電壓範圍的數據電壓的總和而得到。
在一個實施例中，主薄膜電晶體及子薄膜電晶體具有不同的電阻值。
在一個實施例中，施加至增加區域的像素列之閘極訊號的脈衝寬度至少逐一依序地增加；施加至遞減區域的像素列之閘極訊號的脈衝寬度至少逐一依序地減少；以及施加至保持區域的像素列之閘極訊號的脈衝寬度彼此相等。
在一個實施例中，施加至保持區域的像素列之閘極訊號的脈衝 寬度大於施加至增加區域的像素列之閘極訊號的脈衝寬度；以及施加至遞減區域的像素列之閘極訊號的脈衝寬度。
在一個實施例中，複數個區域包含在同一訊框中獨立地驅動的主區域及子區域。
在一個實施例中，主區域包含與從斜線及交叉線之間，耦合至第一像素列的兩條線中的至少一條耦合之像素列部分，而子區域包含未耦合至兩條線之像素列的其餘部分。
在一個實施例中，被配置成在相同水平週期期間驅動的主區域之像素列及子區域之像素列被配置成經由不同線來接收數據電壓及閘極訊號。
在一個實施例中，顯示裝置進一步包含耦合至各斜線的至少一部分及各交叉線的至少一部分之多工器。
在一個實施例中，多工器被配置成接收閘極訊號、數據電壓及多工器控制訊號，並根據多工器控制訊號選擇性地輸出閘極訊號及數據電壓之一。
在一個實施例中，多工器包含於其中集成了閘極驅動器及數據驅動器的積體電路晶片中或非顯示區域中。
在一個實施例中，多工器控制訊號在水平空白週期或垂直空白週期期間，在高位準與低位準之間切換。
在一個實施例中，顯示裝置進一步包含：配置成驅動顯示面板的印刷電路板；以及配置成將顯示面板電性耦合至印刷電路板的可撓性印刷電路板，其中積體電路晶片被嵌入可撓性印刷電路板並電性連接顯示面板及印刷電路板。
在一個實施例中，閘極驅動器及數據驅動器包含於積體電路晶片中。
本發明的另一個實施例提供了一種顯示裝置，其包含：顯示面板，包含配置成顯示圖像的顯示區域、與顯示區域之一端相鄰的的第一非顯示區域、及與顯示區域之另一端相鄰的的第二非顯示區域，顯示區域包含閘極線、與至少一部分的閘極線相交並分離的數據線以及像素，其中耦合至閘極線或數據線，並沿著一個方向排成一列的像素被限定為像素列；時序控制器，配置成接收控制訊號及輸入圖像訊號，並輸出第一控制訊號、第二控制訊號及數據訊號；閘極驅動器，配置成基於第一控制訊號而產生閘極訊號，並經由第一及第二非顯示區域來輸出閘極訊號至閘極線；及數據驅動器，配置成響應第二控制訊號，經由第一及第二非顯示區域輸出藉由轉換數據訊號而得到的數據電壓至數據線，其中顯示區域進一步包含以連續的像素列劃分的複數個區域，並且構成複數個區域中的至少一個中之相鄰的一個像素列的像素數量不同於構成其另一個像素列的像素數量。
在一個實施例中，閘極驅動器包含配置成輸出第一區域閘極訊號至第一顯示區域的斜線及交叉線之第一閘極驅動器；以及配置成輸出第二區域閘極訊號至第二顯示區域的斜線及交叉線之第二閘極驅動器。數據驅動器可包含配置成輸出第一區域數據電壓至第一顯示區域的斜線及交叉線之第一數據驅動器；以及配置成輸出第二區域數據電壓至第二顯示區域的斜線及交叉線之第二數據驅動器。
本發明的又一個實施例提供了一種顯示裝置，其包含：顯示面板、時序控制器、閘極驅動器及數據驅動器。顯示面板包含配置成顯示圖像的顯示區域；與顯示區域之一側相鄰的第一非顯示區域；以及與顯示區域之另一側相鄰的第二非顯示區域，顯示區域包含閘極線、與至少一部分 的閘極線相交並分離的數據線以及像素，其中像素被耦合至閘極線或數據線，並沿著定義為像素列的一個方向上的直線排列。時序控制器配置成接收控制訊號及輸入圖像訊號，並輸出第一控制訊號、第二控制訊號及數據訊號。閘極驅動器配置成基於第一控制訊號而產生閘極訊號，並經由第一非顯示區域及第二非顯示區域而輸出閘極訊號至閘極線。數據驅動器配置成經由響應於第二控制訊號的第一非顯示區域及第二非顯示區域而輸出藉由轉換數據訊號而得到的數據電壓至數據線，其中顯示區域進一步包含由連續的像素列劃分的複數個區域，並且構成至少一個複數個區域中的相鄰的一個像素列之一的像素數量不同於構成其另一個像素列的像素數量。
在一個實施例中，顯示面板具有在彼此不同的第一方向及第二方向上延伸的兩個相鄰邊緣；在與第一方向及第二方向相交的第三方向上延伸的閘極線；以及與第一方向、第二方向及第三方向相交的第四方向上延伸的數據線。
在一個實施例中，複數個區域包含：其中構成每個像素列的像素數量每像素列地增加的增加區域；其中構成每個像素列的像素數量係彼此相等的保持區域；以及其中構成每個像素列的像素數量每像素列地遞減的遞減區域。
在一個實施例中，閘極線包含配置成經由第一非顯示區域而接收部分閘極訊號的上閘極線；以及配置成經由第二非顯示區域而接收其餘閘極訊號的下閘極線。數據線可包含配置成經由第一非顯示區域而接收部分數據電壓的上數據線；以及配置成經由第二非顯示區域而接收其餘數據電壓的下數據線。
本發明的又一個實施例提供了一種驅動顯示裝置之方法，顯示 裝置包含配置成顯示圖像的顯示區域以及與顯示區域之一端相鄰的非顯示區域之顯示面板，顯示區域包含斜線、與至少一部分的斜線相交並分離的交叉線以及像素，其中耦合至斜線或交叉線，並沿著一個方向排成一列的像素被限定為像素列，其中顯示區域進一步包含以連續的像素列劃分的複數個區域，方法包含：在複數個區域中的至少一個區域中的相鄰水平週期之一期間驅動第一數量的像素；並且在另一個相鄰水平週期期間驅動第二數量的像素，第一數量不同於第二數量。
在一個實施例中，方法進一步包含接收控制訊號及輸入圖像訊號，以輸出第一控制訊號、第二控制訊號及數據訊號；基於第一控制訊號而產生閘極訊號，以經由非顯示區域而輸出閘極訊號至斜線及交叉線；並且響應於第二控制訊號，經由非顯示區域而輸出藉由轉換數據訊號所得到的數據電壓至斜線及交叉線。
在一個實施例中，耦合至像素的每個薄膜電晶體之閾值電壓係設定為高於數據電壓的上限值。
在一個實施例中，閘極訊號及數據電壓被施加至斜線的斜混合線，並且閘極訊號被施加至斜線的斜閘極線，而閘極訊號及數據電壓被施加至交叉線的交叉混合線，並且數據電壓被施加至交叉線的交叉數據線。
在一個實施例中，施加至各斜混合線及交叉混合線的閘極線之數據電壓的數據電壓範圍係不同於施加至各斜混合線及交叉混合線的數據線之數據電壓的數據電壓範圍。
在一個實施例中，施加至各斜混合線及交叉混合線的閘極線之數據電壓的數據電壓範圍位準偏移成不重疊於由導通電壓及截止電壓所限定的範圍。
在一個實施例中，施加至每個像素的數據電壓之數據電壓範圍 係不同於施加至各斜線及交叉線的數據電壓之數據電壓範圍。
在一個實施例中，施加至各斜線及交叉線的數據電壓之數據電壓範圍位準偏移成不重疊於由導通電壓及截止電壓所限定的範圍。
在一個實施例中，在複數個區域中，施加至其中構成每個像素列的像素數量每隔至少一個像素列地增加之增加區域的像素列之閘極訊號的脈衝寬度至少逐一依序地增加；施加至其中構成每個像素列的像素數量係保持相等之保持區域的像素列之閘極訊號的脈衝寬度彼此相等；施加至其中構成每個像素列的像素數量每隔至少一個像素列地遞減之遞減區域的像素列之閘極訊號的脈衝寬度至少逐一依序地減少。
在一個實施例中，在複數個區域中，獨立地驅動包含耦合至斜線及交叉線之間，與第一像素列耦合的兩條線中的至少一條之像素列部分之主區域，以及包含未耦合至兩條線之像素列的其餘部分之子區域。
在一個實施例中，斜線及交叉線係耦合至多工器，多工器被配置成根據多工器控制訊號輸出閘極訊號及數據電壓之一。
在一個實施例中，多工器控制訊號在水平空白週期或垂直空白週期期間，在高位準與低位準之間切換。
本發明的又一個實施例提供了一種顯示裝置，其包含：顯示面板，包含配置成顯示圖像的顯示區域以及與顯示區域之一端相鄰的非顯示區域，顯示區域包含閘極線、與至少一部分的閘極線相交並分離的數據線以及像素，其中耦合至閘極線或數據線，並沿著一個方向排成一列的像素被限定為像素列；時序控制器，配置成接收控制訊號及輸入圖像訊號，並輸出第一控制訊號、第二控制訊號及數據訊號；閘極驅動器，配置成基於第一控制訊號而產生閘極訊號，並經由非顯示區域來輸出閘極訊號至閘極線；及數據驅動器，配置成響應第二控制訊號，經由非顯示區域輸出藉由 轉換數據訊號而得到的數據電壓至數據線，其中顯示區域進一步包含以連續的像素列劃分的複數個區域，並且構成複數個區域中的至少一個中之相鄰的一個像素列的像素數量不同於構成其另一個像素列的像素數量。
在一個實施例中，顯示面板具有在彼此不同的第一方向及第二方向上延伸的兩個相鄰邊緣，其中閘極線在第一方向上延伸，並且其中數據線在與第一方向及第二方向相交的第三方向上延伸。
在一個實施例中，非顯示區域與顯示區域的第一方向之一端相鄰。
在一個實施例中，閘極線分別耦合至相同數量的像素。
在一個實施例中，像素列由耦合至個別的數據線的像素構成，複數個區域包含：其中構成每個像素列的像素數量每像素列地增加的增加區域；其中構成每個像素列的像素數量彼此相等的保持區域；以及其中構成每個像素列的像素數量每像素列地遞減的遞減區域。
在一個實施例中，顯示面板進一步包含：在平行於閘極線的方向上延伸的虛設線；以及耦合虛設線至從頂部觀看時，在顯示區域的第一方向之一端重疊之數據線的接點部分，重疊的數據線包含於遞減區域中。
在一個實施例中，虛設線在與閘極線同一層上，與閘極線隔開。
在一個實施例中，虛設線之一端係耦合至接點部分，並且其另一端在非顯示區域中。
以本發明的實施例，可能可以最小化顯示面板的邊框。例如，除了相鄰顯示裝置的一個邊緣之非顯示區域以外，可能可以消除其餘的非顯示區域。並且，當閘極訊號及數據電壓同時發生地(例如，同時地)施加至直線時，可能可以防止或基本上防止數據電壓在耦合至像素的薄膜電晶體 充當閘極訊號。進一步地，可能可以減少或防止由於水平週期縮短的每個像素之充電故障。並且，可能可以選擇性地施加閘極訊號及數據電壓至線路。
100、101、102、103:顯示面板
200:可撓性印刷電路板
210:基膜
220:積體電路晶片
300:印刷電路板
400、410:時序控制器
500:閘極驅動器
510:第一閘極驅動器
520:第二閘極驅動器
600:數據驅動器
610:第一數據驅動器
620:第二數據驅動器
1000、1100:顯示裝置
A1:增加區域
A2:保持區域
A3:遞減區域
A4:主區域
A5:子區域
AA:顯示區域
AA1:第一顯示區域
AA2:第二顯示區域
B1:第一偏電壓
B2:第二偏電壓
CPV:閘極時脈
CS:控制訊號
CT1、CT2:接點部分
CT1_A:第一閘極控制訊號
CT1_B:第二閘極控制訊號
CT2_A:第一數據控制訊號
CT2_B:第二數據控制訊號
DATA:數據電壓
DATA_A:第一區域數據電壓
DATA_B:第二區域數據電壓
DATA_IN:輸入圖像訊號
DATA_SG:數據訊號
DATA_SG1:第一數據訊號
DATA_SG2:第二數據訊號
DE:數據致能訊號
DG1_SG:訊號
DG:斜線
DG1-DG12:第一斜線至第十二斜線
DL:數據線
DL1-DL20:第一數據線至第二十數據線
DM1、DM2:虛設線
DR1:第一方向
DR2:第二方向
DR3:第三方向
DR4:第四方向
DRE:汲極電極
DS、DS1-DS19:列數據電壓
DW1:第一數據電壓範圍
DW2:第二數據電壓範圍
E1:第一邊緣
E2:第二邊緣
E3:第三邊緣
E4:第四邊緣
GD:交叉線
GD1-GD13:第一交叉線至第十三交叉線
GE1:第一閘極電極
GE2:第二閘極電極
GI:閘極絕緣膜
GL:閘極線
GL1-GL19:第一閘極線至第十九閘極線
GS、GS1-GS19:閘極訊號
GS_A:第一區域閘極訊號
GS_B:第二區域閘極訊號
1H-1、1H-19:水平週期
H_Blank:水平空白週期
M_TR:主薄膜電晶體
MX:多工器
NA:非顯示區域
NA1:第一非顯示區域
NA2:第二非顯示區域
N1:第一節點
N2:第二節點
N3:第三節點
OE:輸出致能訊號
PAS:保護層
PX、PX1_1-PX19_2:像素
PXR1-PXR19:第一像素列至第十九像素列
R1:第一電阻器
R2:第二電阻器
SB:基板
SE:源極電極
SG1:第一控制訊號
SG2:第二控制訊號
SM:半導體層
S_TR:子薄膜電晶體
STV:垂直啟動訊號
TG:多工器控制訊號
TR、TR1_1-TR19_2:薄膜電晶體
V1:導通電壓
V2:截止電壓
V_Blank:垂直空白週期
Vth1:第一閾值電壓
Vth2:第二閾值電壓
上述及本發明的其他態樣及特徵從參照下列圖式的下列說明中將是顯而易見的，其中在所有不同圖式中的相同參考符號指相同部分，除非另有說明，並且其中：第1圖係為根據本發明的實施例示意性地繪示顯示裝置1000之示意圖；第2圖係為示意性地繪示第1圖中所示出的顯示裝置1000之方塊圖；第3A圖係為示意性地繪示第1圖及第2圖中所示出的顯示面板100之示意圖；第3B圖係為示意性地繪示第3A圖中所示出的像素之示意圖；第3C圖係為第3A圖中所示出的在第一列的第一像素及在第二列的第一像素之放大圖；第4A圖係為繪示驅動第一像素列的方法之示意圖；第4B圖係為第4A圖中所示出的第一列第一像素及第二列第一像素之放大圖；第5A圖係為繪示驅動第二像素列的方法之示意圖；第5B圖係為第5A圖中所示出的第一列第一像素及第二列第一 像素之放大圖；第6A圖係為繪示驅動第十三像素列的方法之示意圖；第6B圖係為第6A圖中所示出的第十三列第十四像素之放大圖；第7圖係為示意性地繪示當第十二像素列被驅動時的某個時間點的顯示面板之示意圖；第8圖係為示出薄膜電晶體的電壓-電流(V-I)特性之曲線圖；第9圖係為示意性地繪示耦合至本發明實施例的每個像素之薄膜電晶體的電壓-電流特性之曲線圖。
第10圖係為耦合至本發明實施例的每個像素之薄膜電晶體結構之截面圖；第11圖係為示意性地繪示第3C圖中所示出的第一斜線的第一接點部分之電路圖。
第12圖係為示意性地繪示耦合至本發明實施例的每個像素之薄膜電晶體的電壓-電流特性及第二數據電壓範圍之曲線圖；第13圖係為示意性地繪示根據本發明另一實施例的第一列第一像素之顯示面板及第二列第一像素之顯示面板之示意圖；第14圖係為示意性地繪示在訊框中的第2圖中所示出的閘極驅動器之輸入訊號及輸出訊號之示意圖；第15圖係為示意性地繪示劃分成主區域及子區域的顯示面板100之示意圖；第16圖係為示意性地繪示施加至第15圖中所示出的顯示面板 100之閘極訊號及列數據電壓DS之示意圖；第17圖係為示意性地繪示耦合至第一斜線的多工器(multiplexer)之示意圖；第18圖係為示意性地繪示施加至第17圖中所示出的多工器之多工器控制訊號、數據致能(data enable)訊號及施加至第一斜線的訊號之定時圖；第19圖係為示意性地繪示根據本發明另一實施例的顯示裝置1100之方塊圖；第20圖係為示意性地繪示根據本發明另一實施例的顯示裝置之顯示面板之示意圖；第21圖係為示意性地繪示根據本發明另一實施例的顯示裝置之顯示面板之示意圖；以及第22圖係為示意性地繪示第21圖中所示出的像素之示意圖。
實施例之態樣將參照附圖詳細地說明。然而，本發明的態樣可以各種不同形式實施，並且不應被詮釋為僅限於說明的實施例。更確切地說，這些實施例係提供作為範例，使得本揭露將為徹底及完整的，並且將充分地傳達本發明的精神及範疇給所屬技術領域中具有通常知識者。據此，習知製程、元件及技術並不對於本發明的一些實施例進行說明。除非另有指出，在所有附圖及書面說明中相同參考符號表示相同元件，且因此將不重複其說明。在圖式中，層及區域的大小及相對大小可為了清楚起見而誇大。
將理解的是，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可在本文中用來描述不同元件、組件、區域、層及/或部分，但是這些元件、組件、區域、層及/或部分不應受這些用語所限制。這些用語僅用來從另一個元件、組件、區域、層及/或部分中區分出一個元件、組件、區域、層及/或部分。因此，以下討論的第一元件、組件、區域、層及/或部分可被稱為第二元件、組件、區域、層及/或部分，而不脫離本發明的精神及範疇。
空間相對用語，如「在…之下(beneath)」、「以下(below)」、「較低的(lower)」、「在…下面(under)」、「以上(above)」、「較高的(upper)」等，在本文中可用於容易說明，以描述一個元件或特徵與另一個元件(複數個元件)或特徵(複數個特徵)之關係，如圖中所繪示的。將理解的是，除了圖式中所描繪的方位，空間相對用語旨在涵蓋使用中或操作中的裝置之不同方位。例如，如果圖式中的裝置被翻轉的話，描述為在其他元件或特徵「以下」的元件或在其他元件或特徵「之下」的元件或在其他元件或特徵「下面」的元件然後將被定位成在其他元件或特徵「以上」。因此，例如，用語「以下」及「在…下面」可涵蓋以上及以下兩種方位。進一步地，裝置可被另外定位(例如，旋轉90度或以其他方位)，並且本文中所使用的空間相對描述符號應相應地解釋。此外，亦將理解的是，當層被稱為在兩個層「之間」時，其可為這兩個層之間唯一的層，或者亦可存在一個或複數個中間層。
本文中所使用的用語僅用於描述特定例示性實施例之目的，並不旨在限制本發明的精神及範疇。如同本文中所使用的，單數形式「一(a)」、「一(an)」、「該(the)」旨在亦包含複數形式，除非在上下文中另有明確地指出。將進一步理解的是，當用語「包含(comprises)」及/或「包含(comprising)」使用於本說明書中時，明確說明了所述特徵、整數、步驟、 操作、元件及/或組件之存在，但並不排除一個或複數個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。如本文中所使用的，用語「及/或」包含一個或複數個相關所列項目的任何及所有組合。並且，用語「例示性(exemplary)」係旨在指範例或說明。
將理解的是，當元件或層被稱為「上(on)」、「連接至(connected to)」、「耦合至(coupled to)」或「相鄰(adjacent to)」另一個元件或層時，其可直接於其上、連接、耦合、或相鄰其他元件或層，或者可存在一個或複數個中間元件或中間層。相反地，當元件被稱為「直接在其上(directly on)」、「直接連接至(directly connected to)」、「直接耦合至(directly coupled to)」或「直接相鄰(immediately adjacent to)」另一個元件或層時，不存在中間元件或中間層。
除非另有定義，本文中所使用的所有用語(包含技術用語及科學用語)具有與本發明所屬的技術領域中具有通常知識者之一普遍理解的相同的含義。將進一步理解的是用語，如在常用字典中所定義的用語，應被解釋為具有與在相關領域及/或本說明書的上下文中的其含義一致的含義，並且將不會以理想化的或過於正式的意義來解釋，除非在本文中如此明確地定義。
第1圖係為根據本發明的實施例示意性地繪示顯示裝置1000之示意圖。第2圖係為示意性地繪示第1圖中所示出的顯示裝置1000之方塊圖。
參照第1圖及第2圖，顯示裝置1000包含顯示面板100、可撓性印刷電路板200、印刷電路板300、時序控制器400、閘極驅動器500及數據驅動器600。
顯示面板100可包含各種顯示面板，顯示面板包含有機發光顯示 面板、液晶顯示面板、電漿顯示面板、電泳顯示面板及電潤濕(electrowetting)顯示面板，但不限於此。
顯示面板100顯示圖像。顯示面板100包含斜線DG以及與斜線DG相交的交叉線GD。交叉線GD係排列成與至少一部分的斜線DG分離。顯示面板100包含耦合至(例如，連接至)兩條線，例如，斜線DG及交叉線GD的薄膜電晶體TR，及耦合至薄膜電晶體TR的像素PX。薄膜電晶體TR具有閘極電極、源極電極及汲極電極。經由兩條線之一來提供閘極訊號至閘極電極。經由兩條線中的另一條來提供數據訊號至源極電極。汲極電極係耦合至像素PX。薄膜電晶體TR響應於閘極訊號提供數據電壓給像素PX。
斜線DG中的至少一條係供應有提供自閘極驅動器500的閘極訊號GS，以及提供自數據驅動器600的數據電壓DATA。交叉線GD中的至少一條接收閘極訊號GS及數據電壓DATA。將在後面說明包含有如同上述排列的斜線DG及交叉線GD之顯示面板。
從頂部觀看時的顯示面板100形狀可適當地改變。在以下的說明中，假設從頂部觀看時，顯示面板100具有矩形或正方形的形狀，然而本發明並不限於此。顯示面板100的短邊緣方向可定義為第一方向DR1，而其長邊緣方向可定義為第二方向DR2。
可撓性印刷電路板200電性耦合(例如，連接)顯示面板100至印刷電路板300。可撓性印刷電路板200包含基膜210及形成在基膜210上的積體電路晶片220。
可撓性印刷電路板200的第一方向DR1之一端係電性耦合(例如，連接)至顯示面板100，而其另一端電性耦合至印刷電路板300。
在第1圖中，繪示了其中顯示裝置1000包含在第二方向DR2 上彼此空間上間隔的兩個可撓性印刷電路板200之範例。然而，本發明並不限於此。例如，可撓性印刷電路板200的數量可有各種變化。
可撓性印刷電路板200為可撓性的。可撓性印刷電路板200可以「C」形彎曲，並安裝在顯示面板100的背面上。
印刷電路板300起著驅動顯示面板100的作用。印刷電路板300由驅動器基板構成，並且複數個電路部件係安裝在驅動器基板上。印刷電路板300利用彎曲並安裝的可撓性印刷電路板200，安裝在顯示面板100的背面上。
時序控制器400從外部圖形控制器(external graphics controller)接收輸入圖像訊號DATA_IN及控制訊號CS。
時序控制器400響應於控制訊號CS產生第一控制訊號SG1及第二控制訊號SG2。控制訊號CS包含，例如，垂直同步訊號、水平同步訊號、主時脈(main clock)、數據致能訊號等等。
時序控制器400將輸入圖像訊號DATA_IN轉換成適用於數據驅動器600規格的數據訊號DATA_SG，並輸出數據訊號DATA_SG至數據驅動器600。
第一控制訊號SG1可為用於控制閘極驅動器500操作的閘極控制訊號。第一控制訊號SG1可包含閘極時脈(gate clock)、輸出致能訊號及垂直啟動訊號，但不限於此。
第二控制訊號SG2可為用於控制數據驅動器600操作的數據控制訊號。第二控制訊號SG2可包含用於表示數據驅動器600操作開始的水平啟動訊號、用於反轉數據電壓極性的反相訊號、以及用於決定數據電壓從數據驅動器600輸出時的時序之輸出方向訊號，但不限於此。
閘極驅動器500響應於第一控制訊號SG1產生閘極訊號。閘極驅動器500電性耦合至斜線DG及交叉線GD，並提供閘極訊號至斜線DG及交叉線GD。
數據驅動器600提供斜線DG及交叉線GD數據電壓DATA，數據電壓DATA係作為響應於第二控制訊號SG2轉換數據訊號DATA_SG之結果。
閘極驅動器500及數據驅動器600可形成在一個統合的積體電路晶片220中。然而，本發明並不限於此。例如，閘極驅動器500及數據驅動器600可由安裝在可撓性印刷電路板200或印刷電路板300上的獨立晶片構成。
第3A圖係為示意性地繪示第1圖及第2圖中所示出的顯示面板100之示意圖。第3B圖係為示意性地繪示第3A圖中所示出的像素之示意圖。第3C圖係為第3A圖中所示出的在第一列的第一像素及在第二列的第一像素之放大圖。
參照第2圖及第3A圖至第3C圖，顯示面板100包含顯示區域AA及非顯示區域NA。顯示區域AA顯示圖像，並包含斜線DG、交叉線GD及像素PX。顯示區域AA可進一步包含第一邊緣E1至第四邊緣E4。第一邊緣E1及第二邊緣E2可在第一方向DR1上延伸。第三邊緣E3及第四邊緣E4可在第二方向DR2上延伸。顯示面板100可進一步包含基板。從頂部觀看時，基板可被劃分成顯示區域AA及非顯示區域NA。
非顯示區域NA可為其中不顯示圖像，並形成在顯示面板100周邊之區域。非顯示區域NA可與顯示區域AA的第一方向DR1之一側相鄰。詳細地說，非顯示區域NA可在第一方向DR1上與顯示區域AA的第三邊緣E3相鄰。焊墊部分可設置在非顯示區域NA(例如，在非顯示區域 NA中)。焊墊部分可耦合至斜線DG及交叉線GD，以提供斜線DG及交叉線GD來自閘極驅動器500(參照第2圖)的閘極訊號GS及來自數據驅動器600(參照第2圖)的數據電壓DATA。
斜線DG及交叉線GD可在相對於第一方向DR1及第二方向DR2的傾斜方向上延伸。亦即，在傾斜方向上延伸的斜線DG及交叉線GD可意味(或可以指)DG及交叉線GD不僅以直線狀延伸，而且可以鋸齒(zigzag)狀延伸，且延伸方向為傾斜方向。
斜線DG及交叉線GD可限定在從相鄰顯示區域AA第一方向DR1的非顯示區域NA之一端(例如，在第3圖中，顯示面板100的頂部)延伸的方向基礎上。在以下的說明中，斜線DG可從顯示區域AA的第一方向DR1之一端，在與第一方向DR1及第二方向DR2相交(例如，交叉)的第三方向DR3上延伸。交叉線GD可從顯示區域AA的第一方向DR1之一端，在與第一方向DR1至第三方向DR3相交的第四方向DR4上延伸。第三方向DR3與第四方向DR4之間的角度可進行各種設定(例如，30°、45°、60°等等)。在以下的說明中，假設第三方向DR3與第四方向DR4之間的角度為90°。
斜線DG可為複數條斜線，而交叉線GD可為複數條交叉線。例如，在第3A圖中，斜線DG包含第一斜線DG1至第十二斜線DG12，而交叉線GD包含第一交叉線GD1至第十三交叉線GD13。然而，本發明並不限於此。
像素PX係設置在由斜線DG1至斜線DG12及交叉線GD1至交叉線GD13所限定的像素區域。當從頂部觀看時，像素PX的形狀可根據斜線DG與交叉線GD的配置進行各種改變或變形。在第3A圖及第3B圖中，繪示其中每個像素PX具有菱形的範例。
在像素PX間，耦合至斜線DG或交叉線GD，並且在第三方向DR3上設置成列的像素可被定義為像素列。像素列可包含第一像素列PXR1至第十九像素列PXR19，但本發明並不限於此。
在以下的說明中，當特定像素被識別時，特定像素所屬的像素列數可與表示特定像素位置的符號一起標示，特定像素放置在從左邊角落到右邊角落的第三方向DR3基礎上的像素列中。例如，由於耦合至第一斜線DG1及第二斜線DG2的像素PX2_1係為第二像素列的第一像素，其被定義為第二列第一像素PX2_1。
同樣地，耦合至第二列第一像素PX2_1的薄膜電晶體被定義為第二列第一薄膜電晶體TR2_1。耦合至第二像素列PXR2的薄膜電晶體可被稱為第二列薄膜電晶體。
同樣地，施加至第二列第一薄膜電晶體TR2_1的數據電壓可被稱為第二列第一數據電壓，而施加至第二列薄膜電晶體的數據電壓可被稱為第二列數據電壓。
並且，施加至與像素列耦合的薄膜電晶體之閘極訊號可以與像素列相同的參考符號來標示。例如，施加至第二列薄膜電晶體的閘極訊號可被稱為第二閘極訊號。
在第3A圖中及第3B圖中，繪示了第一像素列PXR1至第十九像素列PXR19，亦即，180個像素PX1_1至像素PX19_2。並且，可包含耦合至像素PX1_1至像素PX19_2的180個薄膜電晶體TR1_1至薄膜電晶體TR19_2。然而，本發明並不限於此。
在兩個相鄰像素列之一中的像素數量可不同於在其另一個像素列中的像素數量。顯示區域AA基於每個像素列中的像素數量是否依據相鄰像素列(或者，第二方向DR2)增加、保持、或遞減，以像素列劃分成三 個區域。三個區域可包含增加區域A1、保持區域A2及遞減區域A3。
增加區域A1包含第一像素列PXR1至第七像素列PXR7。每個像素列中的像素數量可從第一像素列PXR1朝第七像素列PXR7以每隔至少一個像素列的等差數列來增加。參照第3A圖及第3B圖，第一像素列PXR1包含一個像素，第二像素列PXR2包含三個像素，且第七像素列PXR7包含十三個像素。亦即，每當列變化時，像素數量可增加2。然而，本發明並不限於此。例如，第一像素列中的像素數量可等於第二像素列中的像素數量。第三像素列中的像素數量可等於第四像素列中的像素數量，而第三像素列及第四像素列中的像素數量可各大於每個第一像素列及第二像素列中的像素數量。
保持區域A2包含含有相同像素數量的第八像素列PXR8至第十二像素列PXR12。在第3A圖及第3B圖中，每個第八像素列PXR8至第十二像素列PXR12可包含十五個像素。遞減區域A3包含第十三像素列PXR13至第十九像素列PXR19。每個像素列中的像素數量可從第十三像素列PXR13朝第十九像素列PXR19以每隔至少一個像素列的等差數列來增加。參照第3A圖及第3B圖，第十三像素列PXR13包含十四個像素，第十四像素列PXR14包含十二個像素，而第十九像素列PXR19包含兩個像素。亦即，每當列變化時，像素數量可減少2。然而，本發明並不限於此。例如，第十三像素列中的像素數量可等於第十四像素列中的像素數量。第十八像素列中的像素數量可等於第十九像素列中的像素數量，而第十八像素列及第十九像素列中的像素數量可各小於每個第十三像素列及第十四像素列中的像素數量。
在第3B圖中，繪示了其中增加區域A1中的像素數量不同於遞減區域A3中的像素數量之範例。然而，本發明並不限於此。例如，增加 區域A1及遞減區域A3可根據顯示面板100的大小及形狀而包含相同像素數量。
每個斜線DG及交叉線GD可包含閘極線GL及數據線DL中的至少一個。
現將描述閘極線GL及數據線DL的形狀。
從頂部觀看時，閘極線GL可在第三方向DR3上延伸，而數據線DL可在第四方向DR4上延伸。閘極線GL及數據線DL以絕緣材料設置在其間地插入不同層。亦即，閘極線GL與數據線DL彼此分離。
閘極線GL包含在第四方向DR4上彼此隔開的第一閘極線至GL1第十九閘極線GL19。第一閘極線GL1至第十九閘極線GL19各耦合(例如，連接)至與像素列耦合的薄膜電晶體之閘極電極。例如，第一閘極線GL1耦合至與第一列第一像素PX1_1耦合的第一列第一薄膜電晶體TR1_1，而第二閘極線GL2耦合至個別與第二像素列中的像素PX2_1至像素PX2_3耦合的第二列薄膜電晶體。同樣地，第十九閘極線GL19分別耦合至與第十九像素列中的像素PX19_1至像素PX19_2耦合的第十九列薄膜電晶體。
數據線DL可包含在第三方向DR3上彼此隔開的第一數據線DL1至第二十數據線DL20。第一數據線DL1至第二十數據線DL20分別耦合至與像素PX1_1至像素PX19_2耦合的薄膜電晶體之源極電極。
顯示面板100進一步包含接點部分CT1及接點部分CT2。
接點部分CT1及接點部分CT2可設置在週邊邊緣與最相鄰週邊邊緣的像素之間。週邊邊緣包含顯示區域AA的第一邊緣E1、第二邊緣E2及第四邊緣E4中的至少一個。在第3A圖中，繪示了其中週邊邊緣係由第 一邊緣E1及第二邊緣E2構成之範例。
從頂部觀看時，在顯示區域AA的第二方向DR2之兩端重疊的閘極線GL與數據線DL可通過接點部分CT1及接點部分CT2而互相連接。由於閘極線GL及數據線DL設置在不同層，接點部分CT1及接點部分CT2可由閘極線GL與數據線DL之間形成的接觸孔，以及填充導電材料於接觸孔中而形成。
接點部分CT1及接點部分CT2可包含形成在顯示區域AA的第二方向DR2之一端的第一接點部分CT1；以及形成在顯示區域AA的第二方向DR2之另一端的第二接點部分CT2。
從頂部觀看時，第一閘極線GL1及第七數據線DL7在顯示區域AA的第二方向DR2之一端(例如，第3A圖的左側)重疊，並且經由第一接點部分CT1而互相連接。同樣地，其餘的各閘極線GL2至閘極線GL7及其餘的各數據線DL1至數據線DL6在顯示區域AA的第二方向DR2之一端(例如，第3A圖的左側)重疊，並且經由第一接點部分CT1而互相連接。
從頂部觀看時，第十三閘極線GL13及第二十數據線DL20在顯示區域AA的第二方向DR2之另一端(例如，第3A圖的右側)重疊，並且經由第二接點部分CT2而互相連接。同樣地，其餘的各閘極線GL14至閘極線GL19及其餘的數據線DL14至數據線DL19在顯示區域AA的第二方向DR2之另一端(例如，第3A圖的右側)重疊，並且經由第二接點部分CT2而互相連接。
斜線DG包含斜混合線及斜閘極線。
每個斜混合線包含閘極線GL、數據線DL及第一接點部分CT1。在第3A圖中，斜混合線可為第一斜線DG1至第七斜線DG7。
每個斜混合線包含經由顯示區域AA的第二方向DR2之一端的第一接點部分CT1而互相連接的閘極線GL及數據線DL。例如，第一斜線DG1包含互相連接的第一閘極線GL1及第七數據線DL7。同樣地，第七斜線DG7包含互相連接的第七閘極線GL7及第一數據線DL1。
每個斜閘極線包含閘極線GL。在第3A圖中，斜閘極線可為第八斜線DG8至第十二斜線DG12。
斜閘極線分別包含第八閘極線GL8至第十二閘極線GL12。由於第八閘極線GL8至第十二閘極線GL12各未與顯示區域AA的第二方向DR2之一端的數據線DL重疊，第八閘極線GL8至第十二閘極線GL12各未耦合(例如，連接)至數據線DL。
然而，本發明並不限於此，於斜線DG數量隨顯示面板100的大小或平面形狀減少的比例而減少的情況下，斜線DG可僅形成為斜混合線。
交叉線GD包含交叉混合線及交叉數據線。
每個交叉混合線包含閘極線GL、數據線DL及第二接點部分CT2。在第3A圖中，交叉混合線可為第七交叉線GD7至第十三交叉線GD13。
每個交叉混合線包含經由顯示區域AA的第二方向DR2之另一端的第二接點部分CT2而互相連接的閘極線GL及數據線DL。例如，第七交叉線GD7包含互相連接的第十九閘極線GL19及第十四數據線DL14。同樣地，第十三交叉線GD13包含互相連接的第十三閘極線GL13及第二十數據線DL20。
每個交叉數據線包含數據線DL。在第3A圖中，交叉數據線可為第一交叉線GD1至第六交叉線GD6。
交叉數據線GD1至交叉數據線GD6分別包含第八數據線DL8至第十三數據線DL13。由於第八數據線DL8至第十三數據線DL13各未與顯示區域AA的第二方向DR2之另一端的閘極線GL重疊，第八數據線DL8至第十三數據線DL13各未耦合至閘極線GL。
然而，本發明並不限於此，在交叉線GD數量隨顯示面板100的大小或平面形狀減少的比例而減少的情形下，交叉線GD可僅形成為交叉混合線。
像素PX1_1至像素PX19_2可以像素列驅動。在第一水平週期期間，第一像素列PXR1被驅動。像素列可依序地驅動。因此，第十九像素列PXR19可在第十九水平週期期間被驅動。
在增加區域A1及遞減區域A3中，相鄰像素列之一中所包含的像素數量不同於其另一個像素列中所包含的像素數量。這可意味著，在增加區域A1及遞減區域A3中，在每個相鄰水平週期期間被驅動的像素數量改變。在保持區域A2中，相鄰像素列之一中所包含的像素數量等於其另一個像素列中所包含的像素數量。這可意味著，在保持區域A2中，在水平週期期間被驅動的像素數量保持與每個水平週期期間被驅動的像素數量相同。
本發明實施例的顯示面板100藉由斜線DG1至斜線DG12及交叉線GD1至交叉線GD13之配置，具有其中閘極線GL及數據線DL通過第二方向DR2之兩端的接點部分CT1及接點部分CT2而耦合之結構。以這種結構，就可能消除或最小化顯示區域AA的第二方向DR2周邊的非顯示區域。換句話說，顯示面板100僅包含用於形成第一方向DR1之一端的焊墊部分之非顯示區域NA，而可消除或最小化對應至三個其餘邊緣的邊框。
將參照第4A圖至第6B圖說明顯示面板100的驅動方法。
第4A圖係為繪示驅動第一像素列PXR1的方法之示意圖；第5A圖係為繪示驅動第二像素列PXR2的方法之示意圖；以及第6A圖係為繪示驅動第十三像素列PXR13的方法之示意圖。第4B圖及第5B圖係為第4A圖及第5A圖中所示出的第一列第一像素及第二列第一像素之放大圖。第6B圖係為第6A圖中所示出的第十三列第十四像素之放大圖。
參照第4A圖及第4B圖，在第一水平週期期間，第一閘極訊號施加至第一斜線DG1，而與第一閘極訊號同步的第一數據電壓施加至第一交叉線GD1。第一列第一薄膜電晶體TR1_1響應於第一閘極訊號傳輸第一數據電壓至第一列第一像素PX1_1。因此，由一個像素構成的第一像素列PXR1對應至第一數據電壓發射出光(例如，用於顯示圖像)。
參照第5A圖及第5B圖，在第二水平週期期間，第二閘極訊號施加至第二斜線DG2，而與第二閘極訊號同步的第二數據電壓在第二水平週期期間施加至第一斜線DG1、第一交叉線GD1及第二交叉線GD2。第二列第一薄膜電晶體TR2_1、第二列第二薄膜電晶體及第二列第三薄膜電晶體響應於第二閘極訊號傳輸第二數據電壓至第二像素列PXR2中的個別像素。因此，第二像素列PXR2中的像素對應至第二數據電壓發射出光。
第一閘極訊號在第一水平週期期間施加至第一斜線DG1，然而第二數據電壓在為下一個水平週期的第二水平週期期間施加至第一斜線DG1。閘極訊號及數據電壓之一可施加至各包含互相連接的閘極線GL及數據線DL之斜混合線(即，斜線DG1至斜線DG7)。閘極訊號可施加至各由閘極線GL構成的斜閘極線(即斜線DG8至斜線DG12)。
第三閘極訊號至第十二閘極訊號可以與第一像素列PXR1及第二像素列PXR2相同的方式依序地施加至第三斜線DG3至第十二斜線 DG12。在這種情況下，第三像素列PXR3至第十二像素列PXR12可依序地被驅動而發射光(例如，以顯示圖像)。
參照第6A圖及第6B圖，第十三閘極訊號在第十三水平週期期間施加至第十三交叉線GD13。在第十三水平週期期間，與第十三閘極訊號同步的第十三列數據電壓施加至第一斜線DG1、第二斜線DG2及第一交叉線GD1至第十二交叉線GD12。第十三列薄膜電晶體響應於第十三閘極訊號分別傳輸第十三列數據電壓至第十三像素列PXR13中的像素。例如，第十三列第十四薄膜電晶體響應於第十三閘極訊號傳輸第十三列第十四數據電壓至第十三列第十四像素PX13_14。因此，第十三像素列PXR13中的像素對應至第十三列數據電壓發射出光。
第一閘極訊號至第十二閘極訊號可依序地施加至第一斜線DG1至第十二斜線DG12。第十三閘極訊號至第十九閘極訊號以相反的順序施加至第七交叉線GD7至第十三交叉線GD13。
閘極訊號及數據訊號之一可施加至各包含互相連接的閘極線GL及數據線DL之交叉混合線(即交叉線GD7至交叉線GD13)。數據訊號可施加至各由數據線DL構成的交叉數據線(即交叉線GD1至交叉線GD6)。
閘極訊號及數據訊號分別施加至斜線及交叉線時可能發生的非期望之結果，現將參照第7圖及第8圖進行說明。
第7圖係為示意性地繪示當第十二像素列被驅動時的時間點的顯示面板之示意圖。第8圖係為示出薄膜電晶體的電壓-電流特性之曲線圖。
依序地施加於每個像素列的閘極訊號可由導通電壓V1及截止電壓V2構成。導通電壓V1及截止電壓V2的電壓位準可根據耦合(例如， 連接)至像素的薄膜電晶體TR1_1至薄膜電晶體TR19_2之特性來決定。
於薄膜電晶體具有第8圖中所示的電壓-電流特性的情形下，導通電壓V1係設定為20V，而截止電壓V2係設定為-7V。第8圖中所示的電壓-電流特性僅為範例，並且本實施例並不限於此。例如，導通電壓V1及截止電壓V2可根據薄膜電晶體的材料之物理特性而變化。在以下的說明中，耦合至個別像素，並且具有第8圖的特性之薄膜電晶體將作為範例來說明。
依序地施加於每個像素列的數據電壓具有根據灰階的第一數據電壓範圍DW1。數據電壓可具有對應至第一數據電壓範圍DW1內的灰階水平之電壓位準。第一數據電壓範圍DW1可根據薄膜電晶體TR1_1至薄膜電晶體TR19_2的特性來決定。
第一數據電壓範圍DW1可在導通電壓V1與截止電壓V2之間。例如，第一數據電壓範圍DW1可在0V至6V之間。
當第十二像素列PXR12被驅動時的時間點將參照第7圖進行說明。第十二閘極訊號在第十二水平週期期間施加至第十二斜線DG12。與第十二閘極訊號同步的第十二列數據電壓在第十二水平週期期間施加至第一斜線DG1至第三斜線DG3及第一交叉線GD1及第十二交叉線GD12。第十二列薄膜電晶體響應於第十二閘極訊號分別傳輸第十二列數據電壓至的第十二像素列PXR12中的像素。
從第十二列數據電壓間，施加至第十二列第一像素PX12_1至第十二列第三像素PX12_3的數據電壓可通過第一斜線DG1至第三斜線DG3來施加。由於第一數據電壓範圍DW1在導通電壓V1與截止電壓V2之間，通過第一斜線DG1至第三斜線DG3施加的數據電壓也可用作用於第一像素列PXR1至第三像素列PXR3的閘極訊號。因此，當第十二像素 列PXR12被驅動時，在第十二水平週期期間一起驅動的第一像素列PXR1至第三像素列PXR3可為非期望的。
在以下的說明中，將說明防止數據電壓被用作(或利用)為閘極訊號之方法。
1.薄膜電晶體的閾值電壓之偏移
第9圖係為示意性地繪示耦合至本發明實施例的各像素之薄膜電晶體的電壓-電流特性之曲線圖。
在以下的說明中，將參照第8圖及第9圖更充分地說明耦合至各像素的薄膜電晶體。
第8圖的薄膜電晶體可具有屬於第一數據電壓範圍或低於第一數據電壓範圍的第一閾值電壓Vth1。在第8圖中，假設第一閾值電壓Vth1為0.6V。
回到第7圖，由於薄膜電晶體的第一閾值電壓具有第一數據電壓範圍內的電壓位準，在第十二水平週期期間經由第一斜線DG1至第三斜線DG3而施加的數據電壓可作為用於第一像素列PXR1至第三像素列PXR3的閘極訊號來使用或利用。
回到第9圖，薄膜電晶體具有大於或等於第一數據電壓範圍DW1的上限值之第二閾值電壓Vth2。現將說明耦合至本發明實施例的各像素之薄膜電晶體具有第二閾值電壓Vth2時，第7圖中所示的第十二像素列PXR12被驅動時的時間點。由於在第十二水平週期期間，經由第一斜線DG1至第三斜線DG3施加的數據電壓具有小於第二閾值電壓Vth2的電壓位準，其可不作為用於第一像素列PXR1至第三像素列PXR3的閘極訊號來使用。因此，在第十二水平週期期間，僅第十二像素列PXR12被 驅動。在這種情況下，其餘的像素列可不被驅動。分別耦合至像素的薄膜電晶體被設計成具有第二閾值電壓Vth2，從而防止數據電壓作為如上所述的閘極訊號來使用或利用。
偏移典型薄膜電晶體的第一閾值電壓Vth1之電壓位準以設計具有第二閾值電壓Vth2薄膜電晶體。
第10圖係為耦合至本發明實施例的各像素之薄膜電晶體結構之截面圖。
回到第10圖，薄膜電晶體TR包含第一閘極電極GE1、閘極絕緣膜GI、半導體層SM、源極電極SE及汲極電極DRE、保護層PAS及第二閘極電極GE2。
第一閘極電極GE1設置在基板SB上，並且接收閘極訊號。閘極絕緣膜GI由絕緣材料構成，並隔絕第一閘極電極GE1、半導體層SM以及源極電極SE及汲極電極DRE。半導體層SM係設置成在閘極絕緣膜GI上與第一閘極電極GE1及第二閘極電極GE2重疊。源極電極SE及汲極電極DRE係彼此間隔，且其部分耦合至半導體層SM。保護層PAS由絕緣材料構成，並設置在源極電極SE及汲極電極DRE以及半導體層SM上。第二閘極電極GE2設置在保護層PAS上。
第一閘極電極GE1接收從斜線DG或交叉線GD施加的閘極訊號。第二閘極電極GE2接收不同於閘極訊號的子閘極訊號。閘極訊號與子閘極訊號同步，並且具有相同或基本上相同的脈衝寬度。然而，閘極訊號的導通電壓可具有與子閘極訊號的導通電壓不同的電壓位準。
薄膜電晶體TR的閾值電壓可藉由施加不同訊號至第一閘極電極GE1及第二閘極電極GE2而偏移。例如，耦合至上述實施例的各像素之薄膜電晶體的閾值電壓藉由調整施加至第二閘極電極GE2的子閘極訊號 之導通電壓，而設定成大於或等於第一數據電壓範圍DW1的上限值。
2.第一數據電壓範圍(1)之偏移
第11圖係為示意性地繪示第3C圖中所示出的第一斜線的第一接點部分之電路圖。第12圖係為示意性地繪示耦合至本發明實施例的各像素之薄膜電晶體的電壓-電流特性及第二數據電壓範圍之曲線圖。
在第11圖中，繪示了第一接點部分CT1之範例。與第一接點部分CT1相同的結構或基本上相同的結構可應用於其餘的第一接點部分CT1及第二接點部分CT2(參照第3A圖)。
參照第3A圖、第3B圖、第11圖及第12圖，施加至斜混合線(即斜線DG1至斜線DG7)及交叉混合線(即交叉線GD7至交叉線GD13)的閘極線之數據電壓的數據電壓範圍可設定為不同於施加至斜混合線及交叉混合線的數據線之數據電壓的數據電壓範圍。例如，施加至斜混合線及交叉混合線的閘極線之數據電壓的數據電壓範圍可位準偏移(level shift)成不與導通電壓V1及截止電壓V2之間的電壓重疊。換句話說，施加至斜混合線及交叉混合線的閘極線之數據電壓可大於或等於導通電壓V1，或者小於或等於截止電壓V2。
第一接點部分CT1包含在顯示面板100的厚度方向上依序排列的第一節點N1、第二節點N2及第三節點N3。第一電阻器R1形成在第一節點N1與第二節點N2之間，而第二電阻器R2形成在第二節點N2與第三節點N3之間。第七數據線DL7耦合(例如，連接)至第二節點N2，而第一閘極線GL1耦合至第三節點N3。第一偏電壓B1供應至第一節點N1。
第一電阻器R1及第二電阻器R2各以二極體來實現。例如，第一電阻器R1及第二電阻器R2各由耦合電晶體的二極體(例如，連接電晶體的二極體)構成。作為通過第一電阻器R1及第二電阻器R2而分配 (dividing)第一偏電壓B1之結果，第二節點N2的電壓可為第一節點N1的電壓(例如，第一偏電壓B1)與第三節點N3的電壓之間。
第一電阻器R1及第二電阻器R2具有相同或基本上相同的電阻值。然而，本發明並不限於此。例如，第一電阻器R1的電阻值可不同於第二電阻器R2的電阻值。
施加至斜混合線及交叉混合線的數據線DL之數據電壓可屬於第一數據電壓範圍DW1。施加至斜混合線及交叉混合線的閘極線GL之數據電壓可屬於第二數據電壓範圍DW2。
施加至斜混合線的閘極線GL之屬於第二數據電壓範圍DW2的數據電壓可通過第一接點部分CT1而位準偏移成屬於第一數據電壓範圍DW1的數據電壓。位準偏移的電壓可施加至數據線DL。
第二數據電壓範圍DW2可不與導通電壓V1及截止電壓V2所限定的範圍重疊。更詳細地說，第二數據電壓範圍DW2的下限值大於或等於導通電壓V1，或者第二數據電壓範圍DW2的上限值小於或等於截止電壓V2。以下，假設第二數據電壓範圍DW2的上限值小於或等於截止電壓V2。例如，第一數據電壓範圍DW1可為0V至7V，第二數據電壓範圍DW2可為-21V至-7V，而第一偏電壓B1可為21V。
具有第一數據電壓範圍DW1的數據電壓由(B1+VDW2)/(R1+R2)得到。在本文中，「B1」表示第一偏電壓，「VDW2」表示具有第二數據電壓範圍DW2的數據電壓，而「R1」及「R2」表示第一電阻器R1及第二電阻器R2的電阻值。
在第一水平週期期間，第一閘極訊號施加至第一斜線DG1，以驅動第一像素列PXR1。在第一水平週期期間，具有第一數據電壓範圍DW1的第一列數據電壓施加至第一交叉線GD1。
之後，在第二水平週期期間，第二閘極訊號施加至第二斜線DG2，以驅動第二像素列PXR2。具有第二數據電壓範圍DW2的數據電壓施加至第一斜線DG1。由於第二數據電壓範圍DW2的上限值小於或等於截止電壓V2，具有第二數據電壓範圍DW2的數據電壓不用作閘極訊號。具有第二數據電壓範圍DW2的數據電壓由第一接點部分CT1的第一電阻器R1及第二電阻器R2分配，以偏移成第一數據電壓範圍DW1。第二列第一薄膜電晶體響應於第二閘極訊號傳輸具有第一數據電壓範圍DW1的數據電壓至第二列第一像素PX2_1。
施加至交叉混合線(即交叉線GD7至交叉線GD13)的數據線DL之具有第一數據電壓範圍DW1的數據電壓係通過第二接點部分CT2而位準偏移成具有第二數據電壓範圍DW2的數據電壓，而偏移的數據電壓施加至閘極線GL。由於第二數據電壓範圍DW2小於或等於截止電壓V2，具有第二數據電壓範圍DW2的數據電壓可不用作閘極訊號。
施加至斜混合線及交叉混合線的閘極線GL之數據電壓具有第二數據電壓範圍DW2，而第二數據電壓範圍DW2係設定為大於或等於導通電壓V1，或者小於或等於截止電壓V2。因此，施加至閘極線的數據電壓可不充當閘極訊號。
3.第一數據電壓範圍(2)之偏移
第13圖係為示意性地繪示根據本發明另一實施例的顯示面板之第一列第一像素及第二列第一像素之示意圖。
在第13圖中，第一列第一薄膜電晶體TR1_1及第二列第一薄膜電晶體TR2_1作為範例來說明。然而，其餘的薄膜電晶體可具有與第13圖中所述的相同或基本上相同的結構。
參照第3A圖、第12圖及第13圖，施加至像素PX1_1至像素 PX19_2的數據電壓之數據電壓範圍可設定成不同於施加至斜線DG1至斜線DG12及交叉線GD1至交叉線GD13的數據電壓之數據電壓範圍。例如，可進行位準偏移，使得施加至斜線DG1至斜線DG12及交叉線GD1至交叉線GD13的數據電壓之數據電壓範圍不與導通電壓V1及截止電壓V2之間的電壓重疊。換句話說，施加至斜線DG1至斜線DG12及交叉線GD1至交叉線GD13的數據電壓可大於或等於導通電壓V1，或者小於或等於截止電壓V2。
第一接點部分CT1可與斜混合線的閘極線GL及斜混合線的數據線DL直接地互相連接。第二接點部分CT2可與交叉混合線的閘極線GL及交叉混合線的數據線DL直接地互相連接。
耦合(例如，連接)至各別像素的各薄膜電晶體TR1_1及薄膜電晶體TR2_1包含子薄膜電晶體S_TR及主薄膜電晶體M_TR。主薄膜電晶體M_TR的閘極電極係耦合至閘極線GL；主薄膜電晶體M_TR的源極電極係耦合至數據線DL；且主薄膜電晶體M_TR的汲極電極係耦合至像素PX及子薄膜電晶體S_TR的源極電極。子薄膜電晶體S_TR的源極電極係耦合至像素PX及主薄膜電晶體M_TR的汲極電極；子薄膜電晶體S_TR的閘極電極係耦合至閘極線GL；且子薄膜電晶體S_TR的汲極電極接收第二偏電壓B2。
施加至每個像素PX1_1至像素PX19_2的數據電壓具有第一數據電壓範圍DW1。第一數據電壓範圍DW1可與由導通電壓V1及截止電壓V2所限定的範圍部分地重疊。
施加至斜線DG1至斜線DG12及交叉線GD1至交叉線GD13的數據電壓具有第二數據電壓範圍DW2。第二數據電壓範圍DW2可不與由導通電壓V1及截止電壓V2所限定的範圍重疊。例如，第二數據電壓 範圍DW2的下限值大於或等於導通電壓V1，或第二數據電壓範圍DW2的上限值小於或等於截止電壓V2。以下，假設第二數據電壓範圍DW2的上限值小於或等於截止電壓V2。例如，第一數據電壓範圍DW1可為0V至7V，第二數據電壓範圍DW2可為-21V至-7V，且第二偏電壓B2可為21V。
主薄膜電晶體M_TR及子薄膜電晶體S_TR充當具有相同或基本上相同的電阻值的電阻器。施加至數據線DL，並具有第二數據電壓範圍DW2的數據電壓係通過響應於施加至閘極線GL的閘極訊號操作之主薄膜電晶體M_TR及子薄膜電晶體S_TR而位準偏移成第一數據電壓範圍DW1。位準偏移的電壓施加至像素PX1_1至像素PX19_2。例如，施加至每個像素的數據電壓通過主薄膜電晶體M_TR及子薄膜電晶體S_TR而劃分成具有在具有第二數據電壓範圍DW2的數據電壓與第二偏電壓B2之間的電壓位準。換句話說，具有第一數據電壓範圍DW1的數據電壓可藉由使用主薄膜電晶體M_TR及子薄膜電晶體S_TR，劃分第二偏電壓B2及具有第二數據電壓範圍DW2的數據電壓的總和而得到。
在第一水平週期期間，第一閘極訊號被施加至第一斜線DG1，以驅動第一像素列PXR1。具有第二數據電壓範圍DW2的第一列數據電壓被施加至第一交叉線GD1。第一列第一薄膜電晶體TR1_1響應於第一閘極訊號將第一列數據電壓位準偏移成具有第一數據電壓範圍DW1之數據電壓，並且位準偏移的電壓施加至第一列第一像素PX1_1。
之後，在第二水平週期期間，第二閘極訊號被施加至第二斜線DG2，以驅動第二列第一像素PX2_1。具有第二數據電壓範圍DW2的第二列第一數據電壓被施加至第一斜線DG1。由於第二數據電壓範圍DW2的上限值小於或等於截止電壓V2，具有第二數據電壓範圍DW2的第二列 第一數據電壓可不作為第一列第一薄膜電晶體TR1_1的閘極訊號。第二列第一薄膜電晶體TR2_1響應於第二閘極訊號將第二列第一數據電壓位準偏移成具有第一數據電壓範圍DW1之數據電壓，並且位準偏移的電壓被施加至第二列第一像素PX2_1。
耦合至顯示面板100的每個個別像素之薄膜電晶體包含主薄膜電晶體M_TR及子薄膜電晶體S_TR，並且將施加至數據線DL的第二數據電壓範圍DW2之電壓通過主薄膜電晶體M_TR及子薄膜電晶體S_TR，而位準偏移成第一數據電壓範圍DW1，以便施加至每個個別像素。因此，施加至閘極線GL的數據電壓可不用作為閘極訊號。
現將根據本發明的實施例進行說明像素的充電故障。
回到第3A圖，顯示面板100係由像素列驅動，使第一水平週期至第十九水平週期分別驅動第一像素列PXR1至第十九像素列PXR19。
與其中每個閘極線係耦合至相同像素數量的顯示面板相比，根據本發明實施例的顯示面板100在1-訊框中使用(或利用)更多水平週期。因此，水平週期被相對地縮短。當數據電壓根據閘極訊號被施加至每個像素時，水平週期的減少導致時間上的減少。因此，可能會降低顯示的圖像亮度。
現將說明解決上述像素充電故障之方法。
水平週期的調變(moduration)
第14圖係為示意性地繪示在訊框中的第2圖中所示出的閘極驅動器之輸入訊號及輸出訊號之示意圖。
參照第2圖、第3B圖及第14圖，閘極驅動器500接收來自時序控制器400的垂直啟動訊號STV、閘極時脈CPV及輸出致能訊號OE。 當垂直啟動訊號STV被接收時，閘極驅動器500基於輸出致能訊號OE而依序地輸出閘極訊號GS1至閘極訊號GS19。閘極訊號GS1至閘極訊號GS19與閘極時脈CPV的上升邊緣同步上升，並且與閘極時脈CPV的下降邊緣同步下降。
每個閘極訊號GS1至閘極訊號GS19的脈衝寬度可被定義為水平週期。
閘極訊號GS1至閘極訊號GS19在水平週期1H-1至水平週期1H-19期間被分別地施加。
其中包含於增加區域A1中的第一像素列PXR1至第七像素列PXR7被驅動的第一水平週期1H-1至第七水平週期1H-7可逐漸地增加。換句話說，第一閘極訊號GS1至第七閘極訊號GS7的脈衝寬度可依序地增加。由於每個像素列中的像素數量從第一像素列PXR1以等差數列朝第七像素列PXR7增加，第一閘極訊號GS1至第七閘極訊號GS7的脈衝寬度可以等差數列增加。
包含於像素列中的像素數量從第一像素列PXR1朝第七像素列PXR7增加，可意味著RC延遲值增加。當水平週期從第一像素列PXR1朝第七像素列PXR7增加時，減少或防止了由於第一像素列PXR1至第七像素列PXR7的RC延遲值之間的差值之充電故障。
其中包含於保持區域A2中的第八像素列PXR8至第十二像素列PXR12被驅動的第八水平週期1H-8至第十二水平週期1H-12可為相同的。換句話說，第八閘極訊號GS8至第十二閘極訊號GS12可具有相同的脈衝寬度。
包含於保持區域A2中的各第八像素列PXR8至第十二像素列PXR12的RC延遲值係大於包含於增加區域A1中的各第一像素列PXR1 至第七像素列PXR7的RC延遲值；以及包含於遞減區域A3中的各第十三像素列PXR13至第十九像素列PXR19的RC延遲值。因此，施加至包含於保持區域A2中的第八像素列PXR8至第十二像素列PXR12的各第八閘極訊號GS8至第十二閘極訊號GS12的脈衝寬度可大於施加至包含於增加區域A1中的第一像素列PXR1至第七像素列PXR7的各第一閘極訊號GS1至第七閘極訊號GS7的脈衝寬度；以及施加至包含於遞減區域A3中的第十三像素列PXR13至第十九像素列PXR19的各第十三閘極訊號GS13至第十九閘極訊號GS19的脈衝寬度。
其中包含於遞減區域A3中的第十三像素列PXR13至第十九像素列PXR19被驅動的第十三水平週期1H-13至第十九水平週期1H-19可逐漸地遞減。換句話說，第十三閘極訊號GS13至第十九閘極訊號GS19的脈衝寬度可依序地減少。由於每個像素列中的像素數量從第十三像素列PXR13以等差數列朝第十九像素列PXR19遞減，第十三閘極訊號GS13至第十九閘極訊號GS19的脈衝寬度可以等差數列遞減。
包含於像素列中的像素數量從第十三像素列PXR13朝第十九像素列PXR19減少，可意味著RC延遲值減少。當水平週期從第十三像素列PXR13朝第十九像素列PXR19減少時，減少或防止了由於第十三像素列PXR13至第十九像素列PXR19的RC延遲值之間的差值之充電故障。
考慮到包含增加區域A1、保持區域A2及遞減區域A3的顯示面板100，水平週期可根據每個像素列中的像素數量來調整。與其中每個閘極線耦合至相同像素數量的顯示面板相比，有可能解決顯示的圖像亮度變得更暗之現象。
顯示面板劃分成兩個獨立驅動的區域
第15圖係為示意性地繪示劃分成主區域及子區域的顯示面板 100之示意圖。第16圖係為示意性地繪示施加至第15圖中所示出的顯示面板100之閘極訊號GS1至閘極訊號GS19及列數據電壓DS，如第一列數據電壓DS1至第十九列數據電壓DS19之示意圖。
參照第15圖，顯示面板100包含主區域A4及子區域A5。
主區域A4包含從斜線DG1至斜線DG12及交叉線GD1至交叉線GD13之間，在第一水平週期期間耦合至與被驅動的第一像素列PXR1耦合的兩條線中的至少一條之像素列。例如，主區域A4包含耦合至在第一水平週期期間耦合至被驅動的第一像素列PXR1之第一斜線DG1與第一交叉線GD1中的至少一條之像素列。
子區域A5包含未耦合至兩條線的像素列。詳細地說，子區域A5包含未耦合至與第一像素列PXR1耦合的第一斜線DG1及第一交叉線GD1之像素列。
在例示性實施例中，主區域A4包含第一像素列PXR1至第十五像素列PXR15，而子區域A5包含第十六像素列PXR16至第十九像素列PXR19。例如，第一像素列PXR1耦合至第一斜線DG1及第一交叉線GD1，而第二像素列PXR2至第十五像素列PXR15耦合至第一斜線DG1及/或第一交叉線GD1。相反地，第十六像素列PXR16至第十九像素列PXR19並未耦合至第一斜線DG1及/或第一交叉線GD1。由於第一像素列PXR1及第十六像素列PXR16經由不同斜線及交叉線來接收數據電壓及閘極訊號，其可獨立地驅動並且在同一水平週期期間驅動。
主區域A4及子區域A5可在同一訊框中獨立地驅動。
包含於主區域A4中的第一像素列PXR1至第十五像素列PXR15在訊框中被依序地驅動，而包含於子區域A5中的第十六像素列PXR16至第十九像素列PXR19在該訊框的部分中被依序地驅動。例如， 同一水平週期期間被驅動的主區域A4中的像素列及子區域A5中包含的像素列兩者經由不同線來接收數據電壓及閘極訊號。包含於主區域A4中的第一像素列PXR1及包含於子區域A5中的第十六像素列PXR16可在同一水平週期期間被驅動。
參照第15圖及第16圖，在第一水平週期1H-1期間，第一閘極訊號GS1被施加至第一斜線DG1，而第一列數據電壓DS1被施加至第一交叉線GD1。此時，第一像素列PXR1被驅動。並且，在第一水平週期1H-1期間，第十六閘極訊號GS16被施加至第十交叉線GD10，而第十六列數據電壓DS16被施加至第二交叉線GD2至第九交叉線GD9。此時，第十六像素列PXR16被驅動。
第二像素列PXR2及第三像素列PXR3及第十七像素列PXR17及第十八像素列PXR18被依序地驅動之後，在第四水平週期1H-4期間，第四像素列PXR4及第十九像素列PXR19被驅動。包含於子區域A5中的所有像素列可在第一水平週期1H-1至第四水平週期1H-4期間被驅動。
第五像素列PXR5至第十四像素列PXR14被依序地驅動之後，在第十五水平週期1H-15期間，第十五像素列PXR15被驅動。包含於主區域A4中的所有像素列可在第一水平週期1H-1至第十五水平週期1H-15期間被驅動。
在如同參照第14圖描述的一個訊框中，第一像素列PXR1至第十九像素列PXR19被依序地驅動時，使用(例如，利用)了第十九水平週期。然而，根據參照第15圖及第16圖說明的例示性實施例，當在同一水平週期期間經由不同線來接收數據電壓及閘極訊號之像素列被驅動時，第一像素列PXR1至第十九像素列PXR19在使用(或利用)一個訊框，例如，第十五水平週期期間被驅動。因此，與參照第14圖的實施例相比時，水平週 期被相對地延長，並且減少或防止了上述問題，如充電故障。
在第15圖及第16圖中，繪示了其中子區域A5包含第十六像素列PXR16至第十九像素列PXR19的範例。然而，本發明並不限於此。例如，子區域A5可包含其中並未耦合至與第一像素列PXR1，或第十九像素列PXR19耦合的斜線及/或交叉線之像素列之一。
若子區域A5包含第十七像素列PXR17至第十九像素列PXR19，則第十七像素列PXR17可在第一水平週期或第二水平週期期間被驅動。
現將說明其中閘極訊號及數據電壓係選擇性地施加至斜線或交叉線之結構。
第17圖係為示意性地繪示耦合至第一斜線的多工器之示意圖。
參照第2圖、第3A圖及第17圖，本發明實施例的顯示裝置1000包含了多工器MX。多工器MX係耦合(例如，連接)至每條斜線DG及每條交叉線GD。然而，本發明並不限於此。例如，多工器MX係耦合至每條斜混合線(即斜線DG1至斜線DG7)及交叉混合線(即交叉線GD7至交叉線GD13)，但多工器MX並未耦合至每條斜閘極線(即斜線DG8至斜線DG12)及交叉數據線(即交叉線GD1至交叉線GD6)。
在第17圖中，繪示了其中多工器MX係耦合至第一斜線DG1之範例。耦合至第二斜線DG2至第十二斜線DG12及第一交叉線GD1至第十三交叉線GD13的多工器可配置為與耦合至第一斜線DG1的多工器相同或基本上相同。
多工器MX從閘極驅動器500接收閘極訊號GS，並且從數據驅動器600接收數據電壓DATA。多工器MX根據多工器控制訊號TG而選擇性地輸出閘極訊號GS及數據電壓DATA之一。
多工器MX可設置在顯示面板100的非顯示區域NA。然而，本發明並不限於此。例如，多工器MX可被包含在其中集成了閘極驅動器500及數據驅動器600的積體電路晶片上。
第18圖係為示意性地繪示施加至第17圖中所示出的多工器之多工器控制訊號TG、數據致能訊號DE及施加至第一斜線DG1的訊號DG1_SG之時序圖。
數據致能訊號DE係從時序控制器400施加至數據驅動器600的訊號。數據電壓DATA經由與數據致能訊號DE的高週期同步的列數據電壓輸出。數據致能訊號DE的低週期係為其中不輸出數據電壓，並且被定義為水平空白週期H_Blank的週期。
對應至屏幕的圖像在訊框中全被顯示，且垂直空白週期V_Blank被限定在兩個依序(例如，連續)的訊框之間。在第18圖中，繪示了依序(例如，連續)的第一訊框及第二訊框，以及在第一訊框與第二訊框之間的垂直空白週期V_Blank。
多工器控制訊號TG之由低到高的轉變或由高到低的轉變可在水平空白週期H_Blank或垂直空白週期V_Blank期間進行。在以下的描述中，假設多工器MX在多工器控制訊號TG的高週期期間輸出閘極訊號GS，而在多工器控制訊號TG的低週期期間輸出數據電壓DATA。然而，本發明並不限於此。例如，多工器MX可在多工器控制訊號TG的高週期期間輸出數據電壓DATA，而在多工器控制訊號TG的低週期期間輸出閘極訊號GS。
由於多工器控制訊號TG在第一訊框的第一水平週期1H-1期間具有高週期，第一閘極訊號GS1從多工器MX輸出至第一斜線DG1。輸出第一列數據電壓及施加第二列第一數據電壓DS2_1之前，多工器控制訊 號TG在水平空白週期H_Blank期間從高位準轉變成低位準。多工器控制訊號TG在第一訊框的第二水平週期之後具有低週期，因此第二列第一數據電壓DS2_1至第十四列第一數據電壓DS14_1可經由多工器MX被施加至第一斜線DG1。
多工器控制訊號TG在第一訊框與第二訊框之間的垂直空白週期V_Blank期間從高位準轉變成低位準。之後，多工器控制訊號TG在第二訊框的第一水平週期1H-1期間具有高週期。因此，第一閘極訊號GS1經由多工器MX施加至第一斜線DG1。
因為多工器控制訊號TG在水平空白週期H_Blank或垂直空白週期V_Blank期間，在低位準與高位準之間切換，其可不影響數據電壓DATA的波形。因此，即使閘極訊號GS及數據電壓經由多工器MX而選擇性地施加至斜線DG或交叉線GD，也不會發生如數據電壓充電故障之上述問題。
第19圖係為示意性地繪示根據本發明另一實施例的顯示裝置1100之方塊圖。
第19圖中所示出的顯示裝置1100基本上與第2圖中所示出的相同，除了下列差異。顯示裝置1100包含獨立地驅動的複數個顯示區域。現將描述第19圖中所示出的顯示裝置1100與第2圖中所示出的顯示裝置1000之間的差異。
參照第19圖，顯示裝置1100包含顯示面板101、時序控制器410、第一閘極驅動器510、第二閘極驅動器520、第一數據驅動器610及第二數據驅動器620。
顯示面板101包含了第一顯示區域AA1、第二顯示區域AA2及非顯示區域NA。第一顯示區域AA1及第二顯示區域AA2各顯示圖像。 非顯示區域NA係其中不顯示圖像的區域。非顯示區域NA可與第一顯示區域AA1及第二顯示區域AA2的第一方向DR1之一側相鄰。
第一顯示區域AA1與第二顯示區域AA2獨立驅動。第一顯示區域AA1與第二顯示區域AA2彼此相鄰。第一顯示區域AA1及第二顯示區域AA2各與第3A圖中所示出的顯示區域AA基本上相同。第一顯示區域AA1及第二顯示區域AA2各包含彼此相交(例如，交叉)並分離的斜線及交叉線。省略第一顯示區域AA1及第二顯示區域AA2的詳細描述。
時序控制器410從外部圖形控制器接收輸入圖像訊號DATA_IN及控制訊號CS。
時序控制器410響應於控制訊號CS產生第一閘極控制訊號CT1_A、第二閘極控制訊號CT1_B、第一數據控制訊號CT2_A及第二數據控制訊號CT2_B。
時序控制器410分別將輸入圖像訊號DATA_IN轉換成第一數據訊號DATA_SG1及第二數據訊號DATA_SG2，以適用於第一數據驅動器610及第二數據驅動器620的規格，並將第一數據訊號DATA_SG1及第二數據訊號DATA_SG2輸出至第一數據驅動器610及第二數據驅動器620。
第一閘極控制訊號CT1_A可為用於控制第一閘極驅動器510操作的閘極控制訊號，而第二閘極控制訊號CT1_B可為用於控制第二閘極驅動器520操作的閘極控制訊號。
第一數據控制訊號CT2_A可為用於控制第一數據驅動器610操作的數據控制訊號，而第二數據控制訊號CT2_B可為用於控制第二數據驅動器620操作的數據控制訊號。
第一閘極驅動器510基於第一閘極控制訊號CT1_A產生第一區域閘極訊號GS_A，並提供第一區域閘極訊號GS_A至包含於第一顯示區域AA1中的斜線及交叉線。
第二閘極驅動器520基於第二閘極控制訊號CT1_B產生第二區域閘極訊號GS_B，並提供第二區域閘極訊號GS_B至包含於第二顯示區域AA2中的斜線及交叉線。
第一數據驅動器610基於第一數據控制訊號CT2_A，輸出藉由轉換第一數據訊號DATA_SG1而得到的第一區域數據電壓DATA_A至第一顯示區域AA1的斜線及交叉線。
第二數據驅動器620基於第二數據控制訊號CT2_B，輸出藉由轉換第二數據訊號DATA_SG2而得到的第二區域數據電壓DATA_B至第二顯示區域AA2的斜線及交叉線。
以第19圖中所示出的顯示裝置1100，雖然顯示面板101包含獨立地驅動的兩個顯示區域AA1及顯示區域AA2，顯示區域AA1與顯示區域AA2之間的第二方向DR2之非顯示區域被最小化或消除。第19圖示出其中顯示面板101包含兩個顯示區域AA1及顯示區域AA2之範例。然而，本發明並不限於此。例如，顯示面板101可包含沿著第二方向DR2相鄰的三個或更多個顯示區域。
第20圖係為示意性地繪示根據本發明另一實施例的顯示裝置之顯示面板之示意圖。
現將描述第20圖中所示出的顯示面板102與第3A圖中所示出的顯示面板100之間的差異。未描述的部分可與第3A圖中所示出的顯示面板100相同或基本上相同。
參照第2圖及第20圖，顯示面板102包含顯示區域AA、第一非顯示區域NA1及第二非顯示區域NA2。顯示區域AA顯示圖像，並包含閘極線GL、數據線DL及像素PX。第一非顯示區域NA1及第二非顯示區域NA2係為其中不顯示圖像，並形成在顯示面板102周邊之區域。第一非顯示區域NA1及第二非顯示區域NA2以顯示區域AA插入其間地在第一方向DR1上彼此相對。
第一非顯示區域NA1可包含第一焊墊部分，而第二非顯示區域NA2可包含第二焊墊部分。第一焊墊部分及第二焊墊部分係耦合(例如，連接)至閘極線及數據線，以提供閘極線及數據線來自閘極驅動器500(參照第2圖)的閘極訊號及來自數據驅動器600(參照第2圖)的數據電壓。
閘極線GL及數據線DL可在相對於第一方向DR1及第二方向DR2的傾斜方向上延伸。在傾斜方向上延伸的閘極線GL及數據線DL可意味的不僅是其以直線狀延伸，而且以鋸齒狀延伸，且延伸方向為傾斜方向。
從頂部觀看時，閘極線GL在第三方向DR3上延伸，而數據線DL在第四方向DR4上延伸。閘極線GL及數據線DL以絕緣材料插入其間用以隔離地設置在不同層。
閘極線包含在第四方向DR4上彼此間隔的第一閘極線GL1至第十九閘極線GL19。第一閘極線GL1至第十九閘極線GL19各耦合至與像素耦合的每個薄膜電晶體的閘電極。例如，第一閘極線GL1耦合至與第一列第一像素PX1_1耦合的第一列第一薄膜電晶體，第二閘極線GL2耦合至與第二像素列PXR2中的第二列像素耦合的第二列薄膜電晶體，而第十九閘極線GL19耦合至與第十九像素列PXR19中的第十九列像素耦合的第十九列薄膜電晶體。
數據線DL包含在第三方向DR3上彼此間隔的第一數據線DL1至第二十數據線DL20。第一數據線DL1至第二十數據線DL20分別耦合至與像素PX1_1至像素PX19_2耦合的薄膜電晶體TR1_1至薄膜電晶體TR19_2的源極電極。
閘極線GL1至閘極線GL19係由上閘極線GL1至上閘極線GL12及下閘極線GL13至下閘極線GL19構成。並且，數據線DL1至數據線DL20係由上數據線DL14至上數據線DL20及下數據線DL1至下數據線DL13構成。
像素PX係設置在由閘極線GL及數據線DL所限定的像素區域。從頂部觀看時，像素PX形狀可根據閘極線GL及數據線DL的形狀進行各種決定。例如，在第20圖中，像素PX具有菱形。
在兩個相鄰像素列之一中的像素數量不同於在其另一個中的像素數量。
上閘極線GL1至上閘極線GL12及上數據線DL14至上數據線DL20可耦合在第一焊墊部分。第一焊墊部分可提供來自閘極驅動器500(參照第2圖)的部分閘極訊號GS及來自數據驅動器600(參照第2圖)的部分數據電壓DATA至上閘極線GL1至上閘極線GL12及上數據線DL8至上數據線DL20。
下閘極線GL13至下閘極線GL19及下數據線DL1至下數據線DL13可耦合在第二焊墊部分。第二焊墊部分可提供來自閘極驅動器500的其餘閘極訊號GS及來自數據驅動器600的其餘數據電壓DATA至下閘極線GL13至下閘極線GL19及下數據線DL1至下數據線DL13。
當與第3A圖中所示出的顯示面板100相比，第20圖中所示出的顯示面板102不包含接點部分。因此，閘極線GL及數據線DL不互相 連接於從頂部觀看時所重疊的點。
以包含第20圖的顯示面板102之顯示裝置，閘極訊號被提供至閘極線GL，而數據電壓被提供至數據線DL。因此，能夠從根本上防止或減少參照第7圖及第8圖所描述的問題。
第21圖係為示意性地繪示根據本發明另一實施例的顯示裝置之顯示面板之示意圖。第22圖係為示意性地繪示第21圖中所示出的像素之示意圖。
現將描述第21圖中所示出的顯示面板103與第3A圖中所示出的顯示面板100之間的差異。未描述的部分可與第3A圖中所示出的顯示面板100相同或基本上相同。
參照第2圖、第20圖及第21圖，顯示面板103包含顯示區域AA及非顯示區域NA。顯示區域AA顯示圖像，並包含閘極線GL、數據線DL及像素PX。顯示區域AA可進一步包含第一邊緣E1至第四邊緣E4。第一邊緣E1及第二邊緣E2可在第一方向DR1上延伸。第三邊緣E3及第四邊緣E4可在第二方向DR2上延伸。顯示面板103可進一步包含基板。從頂部觀看時，基板可被劃分成顯示區域AA及非顯示區域NA。
非顯示區域NA係為其中不顯示圖像，並形成在顯示面板103周邊之區域。非顯示區域NA與顯示區域AA的第一方向DR1之一側相鄰。非顯示區域NA可包含焊墊部分。焊墊部分係耦合(例如，連接)至閘極線及數據線，以提供閘極線及數據線來自閘極驅動器500(參照第2圖)的閘極訊號及來自數據驅動器600(參照第2圖)的數據電壓。
閘極線GL可在第一方向DR1上延伸，而數據線DL可在相對於第一方向DR1及第二方向DR2的傾斜方向上延伸。數據線DL在傾斜方向上延伸可意味的不僅是其以直線狀延伸，而且可以鋸齒狀延伸，且延伸 方向為傾斜方向。
在第21圖中，繪示了其中數據線DL以鋸齒狀沿著第一方向DR1及第二方向DR2延伸之範例。數據線DL的延伸方向被定義為第三方向DR3。閘極線GL及數據線DL以絕緣材料插入其間用以隔離地設置在不同層。
然而，本發明並不限於此，並且根據本發明概念的另一實施例，數據線DL可在第一方向DR1上延伸，閘極線GL可在第一方向DR1上延伸。閘極線GL可以鋸齒狀沿著第一方向DR1及第二方向DR2延伸。閘極線GL包含在第二方向DR2上彼此隔開的第一閘極線GL1至第五閘極線GL5。數據線DL包含第一數據線DL1至第七數據線DL7。
像素PX係設置在由第一閘極線GL1至第五閘極線GL5及第一數據線DL1至第七數據線DL7所限定的像素區域。從頂部觀看時，像素PX形狀可根據閘極線GL及數據線DL形狀來進行各種決定。例如，在第21圖及第22圖中，像素PX根據第一方向DR1及第二方向DR2以矩陣形式排列。
閘極線GL分別耦合至相同的像素數量。
像素PX之間，耦合至閘極線GL及數據線DL的像素可被定義為像素列。假設像素列係由耦合至數據線DL的像素構成。像素列包含第一像素列PxR1至第七像素列PXR7。
在兩個相鄰像素列之一中的像素數量可不同於其另一個像素列中的像素數量。顯示區域AA基於每個像素列中的像素數量是否增加、保持、或依據相鄰像素列而遞減，以像素列劃分成三個區域。三個區域可包含增加區域A1、保持區域A2及遞減區域A3。
增加區域A1包含第一像素列PXR1及第二像素列PXR2。每個像素列中的像素數量可從第一像素列PXR1朝第二像素列PXR2以每隔至少一個像素列的等差數列來增加。
保持區域A2包含在每個列中含有相同像素數量的第三像素列PXR3至第五像素列PXR5。
遞減區域A3包含第六像素列PXR6至第七像素列PXR7。每個像素列中的像素數量可從第六像素列PXR6朝第七像素列PXR7以每隔至少一個像素列的等差數列來遞減。
顯示面板103進一步包含虛設線DM1及虛設線DM2以及接點部分CT。
虛設線DM1及虛設線DM2在平行於閘極線GL的方向上延伸。
接點部分CT可設置在週邊邊緣與最相鄰週邊邊緣的像素之間。週邊邊緣包含顯示區域AA的第一邊緣E1、第二邊緣E2及第四邊緣E4中的至少一個。在第21圖中，繪示了其中週邊邊緣係由第四邊緣E4構成之範例。
接點部分CT耦合至包含於遞減區域A3中的數據線DL6及數據線DL7及虛設線DM1及虛設線DM2。在本文中，從頂部觀看時，數據線DL6及數據線DL7與虛設線DM1及虛設線DM2在顯示區域AA的第一方向DR1之一端重疊。
接點部分CT的數量及虛設線的數量可相同於遞減區域A3中所包含的數據線DL6及數據線DL7數量。
例如，接點部分CT包含第一接點部分CT_1及第二接點部分CT_2。第一接點部分CT_1與虛設線DM1及第六數據線DL6互相連接， 而第二接點部分CT_2與虛設線DM2及第七數據線DL7互相連接。
虛設線DM1及虛設線DM2在第二方向DR2上與閘極線GL隔開，並設置在與閘極線GL同一層上。由於虛設線DM1及虛設線DM2係設置在與數據線DL3、數據線DL4、數據線DL5及數據線DL6不同的層上，虛設線DM1及虛設線DM2可與數據線DL3、數據線DL4、數據線DL5及數據線DL6分離。
虛設線DM1及虛設線DM2之一端耦合至接點部分CT，並且其另一端設置在非顯示區域NA中。虛設線DM1及虛設線DM2之另一端可耦合至焊墊部分。虛設線DM1及虛設線DM2經由焊墊部分接收從數據驅動器600(參照第2圖)提供的部分數據電壓DATA。
儘管本發明已參照例示性實施例來說明，對所屬技術領域中具有通常知識者而言將顯而易見的是，在不脫離本發明的精神及範疇下，可進行各種變化及修改。因此，應理解的是，上述實施例並非限制性的，而是說明性的。據此，將被所屬技術領域中具有通常知識者理解的是，在不脫離如下列申請專利範圍及其等效物中所闡述的本發明之精神及範疇下，可進行形式及細節的各種變化。
100:顯示面板
400:時序控制器
500:閘極驅動器
600:數據驅動器
1000:顯示裝置
CS:控制訊號
DATA:數據電壓
DATA_IN:輸入圖像訊號
DATA_SG:數據訊號
DG:斜線
DR1:第一方向
DR2:第二方向
DR3:第三方向
DR4:第四方向
GD:交叉線
GS:閘極訊號
PX:像素
SG1:第一控制訊號
SG2:第二控制訊號
TR:薄膜電晶體

Claims (10)

  1. 一種顯示裝置，其包含：一顯示面板，其包含配置成顯示圖像的一顯示區域以及與該顯示區域之一端相鄰的一非顯示區域，該顯示區域包含複數條斜線、與至少一部分的該複數條斜線相交並分離的複數條交叉線以及複數個像素，其中耦合至該複數條斜線或該複數條交叉線，並沿著一方向排成一列之該複數個像素限定為一像素列；一時序控制器，係配置成接收一控制訊號及一輸入圖像訊號，並輸出一第一控制訊號、一第二控制訊號及一數據訊號；一閘極驅動器，係配置成基於該第一控制訊號而產生一閘極訊號，並經由該非顯示區域來輸出該閘極訊號至該複數條斜線及該複數條交叉線；一數據驅動器，係配置成響應於該第二控制訊號，經由該非顯示區域而輸出藉由轉換該數據訊號而得到的一數據電壓至該複數條斜線及該複數條交叉線；以及一接點部分，係設置在該顯示區域的一週邊邊緣與最相鄰該週邊邊緣的像素之間，以接觸該複數條斜線及該複數條交叉線；其中該顯示區域進一步包含以連續的該像素列劃分的複數個區域，並且在該複數個區域中的至少一個區域中構成複數個該像素列中相鄰的該像素列之一的該複數個像素數量不同於構成另一個該像素列的該複數個像素數量。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該顯示面板具有在彼此不同的一第一方向及一第二方向上延伸的兩個相鄰邊 緣，其中該複數條斜線在相鄰該非顯示區域的該顯示區域之一端於一第三方向上延伸，該第三方向與該第一方向及該第二方向相交，並且其中該複數條交叉線在該顯示區域一端於一第四方向上延伸，該第四方向與該第一方向、該第二方向及該第三方向相交。
  3. 如申請專利範圍第2項所述之顯示裝置，其中該複數條斜線及該複數條交叉線各包含在該第三方向上延伸之一閘極線及與該閘極線分離並且在該第四方向上延伸之一數據線中的至少一個。
  4. 如申請專利範圍第1項所述之顯示裝置，其中該複數個區域包含：一增加區域，其中構成各該複數個像素列的該複數個像素的數量每像素列地增加；一保持區域，其中構成各該複數個像素列的該複數個像素的數量彼此相等；以及一遞減區域，其中構成各該複數個像素列的該複數個像素的數量每像素列地遞減。
  5. 如申請專利範圍第4項所述之顯示裝置，其中施加至該增加區域的該複數個像素列之該閘極訊號的脈衝寬度至少逐一依序地增加；施加至該遞減區域的該複數個像素列之該閘極訊號的脈衝寬度至少逐一依序地減少；以及施加至該保持區域的該複數個像素列之該閘極訊號的脈衝寬度彼此相等。
  6. 如申請專利範圍第4項所述之顯示裝置，其中施加至該保持區域的該複數個像素列之該閘極訊號的脈衝寬度係大於施加至該增加區域的該複數個像素列之該閘極訊號的脈衝寬度、以及大於施加至該保持區域及該增加區域之外的該遞減區域的該複數個像素列之該閘極訊號的脈衝寬度。
  7. 如申請專利範圍第1項所述之顯示裝置，其中該複數個像素被配置成以該複數個像素列來驅動。
  8. 如申請專利範圍第7項所述之顯示裝置，其中在複數個區域中的至少一個區域中，被配置以在相鄰水平週期之一期間驅動的該複數個像素數量係與被配置以在相鄰水平週期之另一個期間驅動的該複數個像素數量不同。
  9. 如申請專利範圍第1項所述之顯示裝置，其中該顯示面板進一步包含：耦合至該複數個像素及該複數條斜線與該複數條交叉線的兩條線的一薄膜電晶體。
  10. 如申請專利範圍第9項所述之顯示裝置，其中該數據電壓具有一第一數據電壓範圍，並且各該薄膜電晶體具有大於該第一數據電壓範圍的上限值之一閾值電壓。
TW104107959A 2014-03-13 2015-03-12 顯示裝置 TWI692096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0029795 2014-03-13
KR1020140029795A KR102220152B1 (ko) 2014-03-13 2014-03-13 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
TW201539735A TW201539735A (zh) 2015-10-16
TWI692096B true TWI692096B (zh) 2020-04-21

Family

ID=52726973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107959A TWI692096B (zh) 2014-03-13 2015-03-12 顯示裝置

Country Status (5)

Country Link
US (1) US9607581B2 (zh)
EP (1) EP2919224B1 (zh)
KR (1) KR102220152B1 (zh)
CN (1) CN104916245B (zh)
TW (1) TWI692096B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170265B1 (ko) 2014-04-17 2020-10-26 삼성디스플레이 주식회사 표시 장치
KR102144767B1 (ko) 2014-06-02 2020-08-31 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102167715B1 (ko) 2014-07-04 2020-10-20 삼성디스플레이 주식회사 표시 장치
KR102237125B1 (ko) * 2014-07-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102161810B1 (ko) 2014-10-27 2020-10-07 삼성디스플레이 주식회사 표시 장치
KR102263252B1 (ko) 2014-12-09 2021-06-10 삼성디스플레이 주식회사 표시 패널 및 표시 장치
US9600106B2 (en) * 2014-12-12 2017-03-21 Innolux Corporation Electronic display module and apparatus using the same
KR102386891B1 (ko) * 2015-03-11 2022-04-15 삼성디스플레이 주식회사 표시 장치 및 이를 제조하는 방법
KR102525205B1 (ko) 2016-06-08 2023-04-25 삼성디스플레이 주식회사 표시 장치
KR20180018889A (ko) * 2016-08-09 2018-02-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102578836B1 (ko) * 2016-08-31 2023-09-15 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR102556084B1 (ko) * 2016-10-07 2023-07-17 삼성디스플레이 주식회사 프레임 레이트를 변경할 수 있는 표시 장치 및 그것의 동작 방법
KR102444215B1 (ko) * 2017-11-09 2022-09-20 삼성디스플레이 주식회사 표시 장치
US10197831B1 (en) * 2017-12-18 2019-02-05 Palo Alto Research Center Incorporated Bendable TFT backplane with addressing contacts at opposite ends
KR102534678B1 (ko) * 2018-04-09 2023-05-22 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN109003584B (zh) * 2018-07-24 2020-06-26 惠科股份有限公司 显示装置及其显示面板
CN109410827B (zh) * 2018-11-02 2020-12-29 东南大学 一种基于全景球面显示器的纬线方向寻址显示方法
CN113096608B (zh) * 2019-12-19 2022-08-19 京东方科技集团股份有限公司 一种电泳显示面板及其驱动方法、显示装置
WO2022027556A1 (zh) * 2020-08-07 2022-02-10 京东方科技集团股份有限公司 显示基板、显示装置
KR20220063870A (ko) 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
TWI746267B (zh) * 2020-11-17 2021-11-11 友達光電股份有限公司 顯示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293048A2 (en) * 1987-05-29 1988-11-30 Philips Electronics Uk Limited Matrix display system
US20060070274A1 (en) * 2003-01-15 2006-04-06 Koninklijke Philips Electronics, N.V. Device comprising an array of electronic elements, based on diagonal line routing
US20060164350A1 (en) * 2004-12-20 2006-07-27 Kim Sung-Man Thin film transistor array panel and display device
CN103454822A (zh) * 2013-09-04 2013-12-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、柔性显示器件及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455582A (en) * 1987-08-06 1989-03-02 Ibm Color display device
US5146356A (en) * 1991-02-04 1992-09-08 North American Philips Corporation Active matrix electro-optic display device with close-packed arrangement of diamond-like shaped
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
US6798475B2 (en) * 1999-03-02 2004-09-28 International Business Machines Corporation Reflective light valve
JP4352522B2 (ja) 1999-09-01 2009-10-28 ソニー株式会社 発光型平面表示素子
US6496238B1 (en) 2000-01-21 2002-12-17 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
JP2001154609A (ja) * 1999-12-01 2001-06-08 Kawasaki Steel Corp 表示素子
US6667783B2 (en) 2000-01-21 2003-12-23 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
US6654449B1 (en) 2000-01-21 2003-11-25 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic like, AMLCD displays with wide view angle
KR100380025B1 (ko) 2001-04-18 2003-04-18 삼성전자주식회사 반도체 메모리 장치에 적용되는 입력 버퍼의 노이즈면역성 향상장치
JP3959253B2 (ja) * 2001-10-02 2007-08-15 株式会社日立製作所 液晶表示装置及び携帯型表示装置
KR100964586B1 (ko) 2003-04-25 2010-06-21 삼성전자주식회사 지문 인식장치 및 이를 갖는 액정표시장치
JP4215562B2 (ja) 2003-05-16 2009-01-28 シャープ株式会社 液晶表示装置
KR20050015163A (ko) * 2003-08-04 2005-02-21 삼성전자주식회사 액정표시장치
KR101142996B1 (ko) 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
WO2007069195A2 (en) 2005-12-13 2007-06-21 Koninklijke Philips Electronics N.V. Autostereoscopic display device
US7768618B2 (en) * 2005-12-26 2010-08-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US8023087B2 (en) * 2006-08-23 2011-09-20 Hitachi Displays, Ltd. Display device having particular pixels and signal wiring internal circuits
TW201005714A (en) * 2008-07-22 2010-02-01 Gigno Technology Co Ltd Display module and driving method thereof
KR101528750B1 (ko) * 2009-01-07 2015-06-15 삼성전자주식회사 표시 장치 및 표시 장치의 구동 회로
TWI404011B (zh) * 2009-03-18 2013-08-01 Pervasive Display Co Ltd 非揮發性顯示模組及非揮發性顯示裝置
KR101595464B1 (ko) * 2009-10-09 2016-02-19 엘지디스플레이 주식회사 대화면 액정 표시장치
KR101589755B1 (ko) * 2009-10-19 2016-01-28 엘지디스플레이 주식회사 표시장치 어레이 기판
JP2011146587A (ja) 2010-01-15 2011-07-28 Fujifilm Corp 放射線検出素子
JP2012078415A (ja) * 2010-09-30 2012-04-19 Hitachi Displays Ltd 表示装置
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
CN103454821B (zh) * 2013-09-04 2016-06-15 京东方科技集团股份有限公司 一种阵列基板、柔性显示器件及电子设备
CN103926715B (zh) * 2013-11-18 2016-08-31 上海中航光电子有限公司 像素单元、像素阵列结构及显示装置
KR102170265B1 (ko) * 2014-04-17 2020-10-26 삼성디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293048A2 (en) * 1987-05-29 1988-11-30 Philips Electronics Uk Limited Matrix display system
US20060070274A1 (en) * 2003-01-15 2006-04-06 Koninklijke Philips Electronics, N.V. Device comprising an array of electronic elements, based on diagonal line routing
US20060164350A1 (en) * 2004-12-20 2006-07-27 Kim Sung-Man Thin film transistor array panel and display device
CN103454822A (zh) * 2013-09-04 2013-12-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、柔性显示器件及电子设备

Also Published As

Publication number Publication date
KR102220152B1 (ko) 2021-02-26
EP2919224B1 (en) 2018-05-02
TW201539735A (zh) 2015-10-16
CN104916245B (zh) 2019-11-01
US20150262554A1 (en) 2015-09-17
KR20150107943A (ko) 2015-09-24
EP2919224A1 (en) 2015-09-16
CN104916245A (zh) 2015-09-16
US9607581B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
TWI692096B (zh) 顯示裝置
US9495932B2 (en) Display device
US10984720B2 (en) Driving method and driving apparatus of display panel
KR102191977B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102204674B1 (ko) 표시 장치
EP3174042B1 (en) Organic light emitting diode display
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
US20180329546A1 (en) Touch display panel, a driving method thereof, and touch display device
US20150325197A1 (en) Display device and method for driving the same
CN106816133B (zh) 显示装置
KR20170003185A (ko) 내장형 게이트 드라이버 및 그를 이용한 표시 장치
KR102237125B1 (ko) 표시 장치 및 이의 구동 방법
CN104361862A (zh) 阵列基板及其驱动方法、显示面板、显示装置
US9472147B2 (en) Display apparatus
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
CN105489178B (zh) 栅极驱动结构、显示面板及显示装置
WO2021129798A1 (zh) 显示面板的驱动方法和显示装置
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20190036461A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR101307950B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR102169032B1 (ko) 표시장치
KR102268255B1 (ko) 표시 장치
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
WO2013099189A1 (ja) 表示装置
KR20190061357A (ko) Oled 표시패널